JP2007129270A - 半導体レーザ素子及びその製造方法 - Google Patents

Abstract

【課題】高温雰囲気においても高信頼性を確保することができる半導体レーザ素子を提供する。
【解決手段】本発明の半導体レーザは、半導体層の組成より、活性層１０６よりバッファ層１０５、１０７の禁制帯幅が大きく、またクラッド層１０４、１０８の禁制帯幅は、それぞれに接するバッファ層１０５、１０７の禁制帯幅より大きくなるように構成する。
【選択図】図１

Description

本発明は、高温雰囲気で高信頼性を有する半導体レーザ素子に関する。

半導体レーザ素子（以下では半導体レーザと称する）の一従来例として、Ｋ．Ｉｔａｙａ等によって提唱され、文献「ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ（ｖｏｌ．２９．Ｎｏ．６Ｊｕｎｅ １９９３）」に開示されたものがある。

図６はこの半導体レーザの断面構造を示す。ｎ型ＧａＡｓ基板４０２上に、ｎ型Ｉｎ_0.5（Ｇａ_0.3Ａｌ_0.7）_0.5Ｐクラッド層４０３、アンドープＧａＡｓ活性層４０４、ｐ型Ｉｎ_0.5（Ｇａ_0.3Ａｌ_0.7）_0.5Ｐクラッド層４０５及びｐ型Ｉｎ_0.5Ｇａ_0.5Ｐコンタクト層４０６をこの順に積層してある。

加えて、これらの積層構造の上にｎ型ＧａＡｓ電流ブロック層４０７及びｐ型ＧａＡｓコンタクト層４０８を積層してある。また、ｎ型ＧａＡｓ基板４０２の底面にｎ型用電極４０１を形成し、ｐ型ＧａＡｓコンタクト層４０８上にｐ型用電極４０９を形成してある。

なお、この半導体レーザの上記半導体層は、ＭＯＣＶＤ法による結晶成長を用いて積層され、結晶成長温度は７００℃とされている。

この半導体レーザでは、共振器長４００〜４５０μｍ、２５℃において、閾値電流２８ｍＡであり、ＧａＡｓ活性層４０４をＡｌＧａＡｓより禁制帯幅の大きなＩｎＧａＡｌＰからなるクラッド層４０３、４０５で挟んでいるため、活性層４０４からのキャリアリークを防止でき、２００℃以上の高温においてもレーザ発振が可能になっている。

しかしながら、上記構成の半導体レーザでは、高温時の素子において劣化が生じ、駆動電流の増大が生じるという間題があり、例えば、本発明者等の実験結果によれば、５０℃にて５ｍＷ、３０００時間のエージングを行ったところ、初期の駆動電流は４７ｍＡであったものが、エージングにより５８ｍＡに増大する等の劣化を示した。このため、上記の半導体レーザ素子では、高温雰囲気下における信頼性に問題があることがわかった。

そこで、本発明者等は、信頼性不良が発生し、劣化が起こった上記従来の半導体レーザの、エージング後の素子の活性層を電子顕微鏡で観察したところ、活性層とクラッド層の界面付近に結晶の欠陥が多く存在しており、この欠陥が素子劣化の原因であることを知見した。

このように、活性層とクラッド層の界面に多数の欠陥が生じる理由としては、クラッド層と活性層はそれぞれ主たる構成要素であるＶ族元素が異なり、主たるＶ族元素が異なる半導体層の界面では、非発光の再結合準位が存在するため、上記の半導体レーザでは、少数キャリアと多数キャリアが非発光の再結合を生じ、温度上昇による欠陥の発生が急速に進んでいることが考えられる。

以上のように、上記従来の半導体レーザでは、ＩｎＧａＡｌＰ系の半導体からなるクラッド層を用いており、クラッド層は禁制帯幅が大きいため、注入キャリアを活性層に閉じ込める効果が大きく、高温での動作が可能であるという利点を有する反面、高温時における素子の劣化が激しく、高温雰囲気下における信頼性が低いという問題点があった。

本発明は、このような事情に鑑みてなされたものであり、高温雰囲気においても高信頼性を確保することができる半導体レーザ素子及びその製造方法を提供することを目的とする。

本発明の半導体レーザ素子は、基板上に第一導電型のクラッド層、活性層及び第二導電型のクラッド層を順次積層して構成され、該第一導電型のクラッド層及び該第二導電型のクラッド層の内の少なくとも一つのクラッド層が主たる構成要素としてＰを含み、かつ該活性層が主たる構成要素としてＡｓを含む半導体レーザ素子において、Ｐを含むクラッド層と、該活性層との間に、禁制帯幅が該活性層より大きく、かつ該クラッド層より小さいＡｓを主たる構成要素として含むバッファ層を形成してなり、そのことにより上記目的が達成される。

好ましくは、前記活性層がＩｎ_1-x1-y1Ｇａ_x1Ａｌ_y1Ａｓ（０≦ｘ１≦１，０≦ｙ１≦１，２．１３２ｙ１＋０．９６４ｘ１−０．０４６ｘ１ｙ１＜１．４４）で構成され、かつ、前記バッファ層がＩｎ_1-x2-y2Ｇａ_x2Ａｌ_y2Ａｓ（０≦ｘ２≦１，０≦ｙ２≦１）で構成され、該活性層と、主たる構成要素としてＰを含む前記クラッド層との組成比率が、下記（１）式及び下記（２）式の条件を満たす
０．３６＋２．５ｙ１＋１．０６４ｘ１−０．１８９ｘ１ｙ１＜０．３６＋２．５ｙ２＋１．０６４ｘ２−０．１８９ｘ２ｙ２ …（１）
０．３６＋２．５ｙ１＋１．０６４ｘ１−０．１８９ｘ１ｙ１＜１．８＋０．３６８ｙ２＋０．１ｘ２−０．１４３ｘ２ｙ２ …（２）
構成とする。

また、好ましくは、主たる構成要素としてＰを含む前記クラッド層がＩｎ_1-x4-y4Ｇａ_x4Ａｌ_y4Ｐ（０≦ｘ４≦１，０≦ｙ４≦１）で構成され、かつ前記バッファ層がＩｎ_1-x3-y3Ｇａ_x3Ａｌ_y3Ａｓ（０≦ｘ３≦１，０≦ｙ３≦１）で構成され、該クラッド層に接して該バッファ層が形成され、両者の組成比率が、下記（３）式及び下記（４）式の条件を満たす
１．３５１＋２．２３ｙ４＋０．６４３ｘ４＋０．７８６ｘ４×ｘ４＋０．７８６ｘ４ｙ４＞１．８＋０．３６８ｙ３＋０．１ｘ３−０．１４３ｘ３ｙ３
…（３）
１．３５１＋２．２３ｙ４＋０．６４３ｘ４＋０．７８６ｘ４×ｘ４＋０．７８６ｘ４ｙ４＞０．３６＋２．５ｙ３＋１．０６４ｘ３−０．１８９ｘ３ｙ３
…（４）
構成とする。

また、好ましくは、前記バッファ層の層厚ｄが、下記（５）式の条件を満たす
０．００１μｍ≦ｄ≦０．１２μｍ …（５）
構成とする。

また、好ましくは、前記第一導電型のクラッド層及び前記第二導電型のクラッド層がいずれも主たる構成要素としてＰを含み、該第一導電型のクラッド層と該活性層との間及び該第二導電型のクラッド層と該活性層との間に、禁制帯幅が該活性層よりも大きく、Ａｓを主たる構成要素として含むバッファ層をそれぞれ形成し、ｐ導電型のクラッド層に接するバッファ層の層厚ｄ１と、ｎ導電型のクラッド層に接するバッファ層の層厚ｄ２の関係が、下記（６）式の条件を満たす
ｄ１＜ｄ２ …（６）
構成とする。

また、本発明の半導体レーザ素子の製造方法は、請求項１〜請求項５のいずれかに記載の半導体レーザ素子の製造方法であって、気相成長方法によりＰを主たる構成要素として含む前記第一導電型のクラッド層の成長後にＡｓを主たる構成要素として含む前記バッファ層を積層する工程を包含し、該工程において、該第一導電型のクラッド層の成長温度Ｔ１と、該バッファ層の成長温度Ｔ２の関係が、下記（７）式の条件を満たす
Ｔ１＞Ｔ２ …（７）
構成とする。

以下に本発明の作用を説明する。

Ｐを含むクラッド層と、活性層との間に、禁制帯幅が活性層より大きく、かつクラッド層より小さいＡｓを主たる構成要素として含むバッファ層を形成する構成によれば、後述のエージング結果により、半導体レーザの高温雰囲気における特性の劣化を抑制でき、その信頼性を向上できることを確認できた。

その理由としては、半導体レーザ、即ち本素子の駆動時に、活性層からオーバーフローする少数キャリアが、バッファ層により遮られ、Ａｓを主たる構成要素とする層（バッファ層）とＰを主たる構成要素とする層（クラッド層）との界面に存在する欠陥で再結合する確率が減少し、発熱が抑制されるため、欠陥の増殖が妨げられたためと考えられる。

なお、エージング後の本素子を電子顕微鏡で観察したところ、バッファ層とクラッド層の界面において、欠陥はほとんど見られず、欠陥の増殖が生じていないことが確認された。

Ｐを含むクラッド層と、活性層との間に、禁制帯幅が活性層より大きく、かつクラッド層より小さいＡｓを主たる構成要素として含むバッファ層を形成する構成は、上記（１）式及び（２）式を満たす組成又は上記（３）式及び（４）式を満たす組成で各半導体層を形成することにより、具体的に達成することができる。

また、バッファ層の層厚ｄを、上記（５）式の条件を満たす構成にすれば、駆動電流の変化ΔＩｏｐを顕著に低減できる。その理由は、バッファ層の層厚ｄを０．００１μｍ以上にすると、活性層からバッファ層に漏れ出した少数キャリアがＡｌＧａＡｓとＩｎＡｌＧａＰの界面の欠陥まで到達するのが抑制され、多数キャリアと非発光の再結合が生じにくくなるためである。そのため、素子の発熱が抑えられ、欠陥の増殖が抑えられ、信頼性が向上される。

一方、バッファ層の層厚ｄを０．１２μｍより大きくすると、駆動電流の変化ΔＩｏｐの増大が激しくなる。その理由は、活性層からバッファ層に漏れ出した少数キャリアが、バッファ層で非発光の再結合を起こし、発熱を生じることにより、欠陥が増殖するためである。

なお、バッファ層の層厚ｄを０．１２μｍ未満にすると、活性層からバッファ層に漏れ出した少数キャリアがクラッド層のポテンシャルを受けて反射され、活性層で再結合される確率が大きくなるので、このような効果は生じないと考えられる。

よって、バッファ層の層厚ｄを、上記（５）式の条件を満足する範囲に設定すると好ましいものになる。

また、ｐ導電型のクラッド層に接するバッファ層の層厚ｄ１と、ｎ導電型のクラッド層に接するバッファ層の層厚ｄ２の関係を、上記（６）式の条件を満たす関係に設定すると、素子の信頼性をさらに向上できる。

その理由は、一般に、電子の拡散長は正孔より大きいため、層厚ｄ２を比較的大きくすれば、電子が少数キャリアとして、クラッド層とバッファ層との界面に到達することを抑制できる。また、正孔は拡散長が電子と比較して短いため、クラッド層に接するバッファ層を薄くすることが可能であることによる。

また、気相成長方法によりＰを主たる構成要素として含む第一導電型のクラッド層の成長後にＡｓを主たる構成要素として含むバッファ層を積層する工程を包含し、この工程において、第一導電型のクラッド層の成長温度Ｔ１と、バッファ層の成長温度Ｔ２の関係が、上記（７）式の条件を満たすように設定する構成によれば、一例として、ＰＨ₃を原料として使用した後に、成長温度を下げてＡｓＨ₃を用いて成長を行う場合を例にとって説明すると、このような工程によれば、配管等に付着したＰを含む残留原料が、再蒸発して供給される効果（メモリー効果）を低減できる。即ち、ＰとＡｓが混じり合うのを低減できる。

ここで、ＰとＡｓが混じり合う半導体においては、ＡｓとＰがそれぞれ個別に凝集する場合があり、結晶欠陥発生の原因となる。

しかるに、上記構成によれば、上述した理由により、結晶欠陥発生の原因をその分低減できるので、各クラッド層及びバッファ層が設計通りに作製され、ＰとＡｓが混じり合うことが抑制されるので、信頼性の高い素子を得ることができるのである。

以上の本発明半導体レーザ素子では、クラッド層に禁制帯幅の大きな半導体を用いているために、活性層からのキャリアリークを防止でき、高温動作が可能となる。加えて、クラッド層と活性層の間にＡｓを主たる構成要素とするバッファ層を挿入することにより、ＡｓとＰの界面を活性層から離して、結晶欠陥が活性層に侵入することを防止できる。その結果、高温雰囲気における素子の信頼性を格段に向上できるという効果がある。

また、特に請求項２又は請求項３記載の半導体レーザ素子によれば、組成を調整することにより、上記同様の効果を奏することができる半導体レーザ素子を具体的に実現できる。

また、特に請求項４記載の半導体レーザ素子によれば、上記した理由により、駆動電流の変化ΔＩｏｐを顕著に低減できる高信頼性の半導体レーザ素子を実現できる。

また、特に請求項５記載の半導体レーザ素子によれば、電子が少数キャリアとして、クラッド層とバッファ層との界面に到達することを抑制できるので、その分、素子の信頼性を一層向上できる。

また、本発明の半導体レーザ素子の製造方法によれば、気相成長方法によりＰを主たる構成要素として含む第一導電型のクラッド層の成長後にＡｓを主たる構成要素として含むバッファ層を積層する工程を包含し、この工程において、第一導電型のクラッド層の成長温度Ｔ１と、バッファ層の成長温度Ｔ２の関係が、Ｔ１＞Ｔ２となるように設定するので、例えば、配管等に付着したＰを含む残留原料が、再蒸発して供給される効果を低減できる。このため、その分、結晶欠陥発生の原因を低減できるので、各クラッド層及びバッファ層が設計通りに作製され、ＰとＡｓが混じり合うことが抑制される結果、より一層信頼性の高い半導体レーザ素子を実現できる。

以下に本発明の実施の形態を図面に基づき具体的に説明する。

（実施形態１）
図１〜図３は本発明半導体レーザの実施形態１を示す。本実施形態１は本発明を実屈折率導波型の半導体レーザに適用した例を示す。以下に図１に基づき本実施形態１の半導体レーザの構造を製造工程とともに説明する。

まず、ＭＯＣＶＤ装置のサセプタ上にｎ型ＧａＡｓ基板（ウエハー）１０２を導入し、このｎ型ＧａＡｓ基板１０２上にｎ型ＧａＡｓ層１０３、ｎ型Ｉｎ_0.5Ｇａ_0.2Ａｌ_0.3Ｐクラッド層１０４、バッファ層（１）（Ｇａ_0.7Ａｌ_0.3Ａｓ、アンドープ、層厚０．０５μｍ）１０５、活性層（Ｇａ_0.86Ａｌ_0.14Ａｓ、アンドープ、層厚０．０６μｍ）１０６、バッファ層（２）（Ｇａ_0.7Ａｌ_0.3Ａｓ、アンドープ、層厚０．０５μｍ）１０７、ｐ型Ｉｎ_0.5Ｇａ_0.35Ａｌ_0.15Ｐクラッド層（１）１０８、ｐ型ＧａＡｓエッチングストッパ層１０９、ｐ型Ｉｎ_0.5Ｇａ_0.35Ａｌ_0.15Ｐクラッド層（２）１１０及びｐ型ＧａＡｓ保護層１１１を第１回目のＭＯＣＶＤ成長により順次積層する。

次に、ウエハーをＭＯＣＶＤ装置から取り出し、ウエットエッチングを行い、続いて、ウエハーを再度ＭＯＣＶＤ装置内のサセプタ上に導入し、第２回目のＭＯＣＶＤ成長により、ｎ型Ｇａ_0.3Ａｌ_0.7Ａｓ電流ブロック層（１）１１２及びｎ型ＧａＡｓ電流ブロック層（２）１１３を選択成長を用いて積層する。

その後、ｎ型ＧａＡｓ基板１０２の底面にｎ型用電極１０１を形成し、また、ｐ型ＧａＡｓ保護層（キャップ層）１１１上にｐ型用電極１１４を形成する。以上の製造工程を経て、本実施形態１の実屈折率導波型の半導体レーザが作製される。

本実施形態１の半導体レーザによれば、半導体層の組成より、活性層１０６よりバッファ層１０５、１０７の禁制帯幅が大きく、またクラッド層１０４、１０８の禁制帯幅は、それぞれに接するバッファ層１０５、１０７の禁制帯幅より大きくなっている。

次に、本実施形態１の半導体レーザのエージング結果を示す。本実施形態１の半導体レーザは、発振波長７８０ｎｍであり、５０℃において５ｍＷの光出力のエージングを行ったところ、駆動電流は初期値が５０ｍＡであり、３０００時間後には１ｍＡの増加に抑えられ、安定した特性を得ることができることを確認できた。

ここで、本実施形態１の半導体レーザにおいて、特性の劣化が少ない理由としては、半導体レーザ、即ち本素子の駆動時に、活性層からオーバーフローする少数キャリアが、バッファ層により遮られ、Ａｓを主たる構成要素とする層（バッファ層）とＰを主たる構成要素とする層（クラッド層）との界面に存在する欠陥で再結合する確率が減少し、発熱が抑制されるため、欠陥の増殖が妨げられたためと考えられる。

なお、エージング後の本素子を電子顕微鏡で観察したところ、バッファ層とクラッド層の界面において、欠陥はほとんど見られず、欠陥の増殖が生じていないことが確認された。

図２は、ＩｎＧａＡｌＡｓ系半導体及びＩｎＧａＡｌＰ系半導体の組成と、格子定数（Ａ）と、禁制帯幅Ｅｇ（ｅＶ）との関係を示す。グラフ中の（ａ）〜（ｄ）の組成における禁制帯幅Ｅｇ（ｅＶ）は下記の式で表わされる。

（１）Ｉｎ_1-x1-y1Ｇａ_x1Ａｌ_y1Ａｓ半導体について
直接遷移領域である領域（ａ）での禁制帯幅Ｅｇは、下記（８）式で表される。

Ｅｇ＝０．３６＋２．５ｙ１＋１．０６４ｘ１−０．１８９ｘ１ｙ１ …（８）
また、間接遷移領域である領域（ｂ）での禁制帯幅Ｅｇは、下記（９）式で表される。

Ｅｇ＝１．８＋０．３６８ｙ１＋０．１ｘ１−０．１４３ｘ１ｙ１ …（９）

（２）Ｉｎ_1-x2-y2Ｇａ_x2Ａｌ_y2Ｐ半導体について
直接遷移領域である領域（ｃ）での禁制帯幅Ｅｇは、下記（１０）式で表される。

Ｅｇ＝１．３５１＋２．２３ｙ２＋０．６４３ｘ２＋０．７８６ｘ２×ｘ２＋
０．７８６ｘ２ｙ２ …（１０）
間接遷移領域である領域（ｄ）での禁制帯幅Ｅｇは、下記（１１）式で表される。

Ｅｇ＝２．２５＋０．２ｙ２＋０．０１１ｘ２ …（１１）
ここで、活性層は直接遷移の半導体でなければならないため、（８）式＞（９）式の条件を満たす必要があり、下記（１２）式が必要となる。

２．１３２ｙ１＋０．９６４ｘ１−０．０４６ｘ１ｙ１＜１．４４ …（１２）
また、バッファ層の組成が活性層より大きくなるためには、上記（８）式、（１０）式及び（１１）式より、下記（１）式及び下記（２）式の条件を満足する必要がある。

０．３６＋２．５ｙ１＋１．０６４ｘ１−０．１８９ｘ１ｙ１＜０．３６＋２．５ｙ２＋１．０６４ｘ２−０．１８９ｘ２ｙ２ …（１）
０．３６＋２．５ｙ１＋１．０６４ｘ１−０．１８９ｘ１ｙ１＜１．８＋０．３６８ｙ２＋０．１ｘ２−０．１４３ｘ２ｙ２ …（２）
また、バッファ層に接するクラッド層の禁制帯幅Ｅｇが、バッファ層より大きくなるためには、上記（８）式、（９）式、（１０）式及び（１１）式より、下記（３）式及び下記（４）式の条件を満足する必要がある。

１．３５１＋２．２３ｙ４＋０．６４３ｘ４＋０．７８６ｘ４×ｘ４＋０．７８６ｘ４ｙ４＞１．８＋０．３６８ｙ３＋０．１ｘ３−０．１４３ｘ３ｙ３
…（３）
１．３５１＋２．２３ｙ４＋０．６４３ｘ４＋０．７８６ｘ４×ｘ４＋０．７８６ｘ４ｙ４＞０．３６＋２．５ｙ３＋１．０６４ｘ３−０．１８９ｘ３ｙ３
…（４）
よって、上記（１）式及び（２）式の条件、又は（３）式及び（４）式の条件を満たす組成で各半導体層を構成すれば、Ｐを含むクラッド層と、活性層との間に、禁制帯幅が活性層より大きく、かつクラッド層より小さいＡｓを主たる構成要素として含むバッファ層を備えた本実施形態１の半導体レーザと同様の効果を奏する半導体レーザを具体的に実現することができることになる。

なお、各半導体層の組成比により、格子定数が変化し、半導体層に歪が生じる場合においても、結晶欠陥の増大しない範囲であれば、上記（１）式及び（２）式、又は（３）式及び（４）式の条件を満足する組成により、同様の効果を得ることができる。

図３は、本実施形態１において、バッファ層の層厚ｄ（μｍ）を変化させたときの、エージング（３０００時間）による駆動電流の変化ΔＩｏｐ（ｍＡ）を示す。

図３より、バッファ層の層厚ｄを０．００１μｍ〜０．１２μｍに設定すると、駆動電流の変化ΔＩｏｐを顕著に低減できることがわかる。その理由は、バッファ層の層厚ｄを０．００１μｍ以上にすると、活性層からバッファ層に漏れ出した少数キャリアがＡｌＧａＡｓとＩｎＡｌＧａＰの界面の欠陥まで到達するのが抑制され、多数キャリアと非発光の再結合が生じにくくなるためである。そのため、素子の発熱が抑えられ、欠陥の増殖が抑えられ、信頼性が向上される。

一方、バッファ層の層厚ｄを０．１２μｍより大きくすると、駆動電流の変化ΔＩｏｐの増大が激しくなる。その理由は、活性層からバッファ層に漏れ出した少数キャリアが、バッファ層で非発光の再結合を起こし、発熱を生じることにより、欠陥が増殖するためである。

なお、バッファ層の層厚ｄを０．１２μｍ未満にすると、活性層からバッファ層に漏れ出した少数キャリアがクラッド層のポテンシャルを受けて反射され、活性層で再結合される確率が大きくなるので、このような効果は生じないと考えられる。

よって、バッファ層の層厚ｄは、下記（５）式の条件を満足する範囲に設定すると好ましいものになる。

０．００１μｍ≦ｄ≦０．１２μｍ …（５）
なお、バッファ層の層厚ｄをかかる範囲に設定すると、図３より、駆動電流の変化ΔＩｏｐが３ｍＡ以下となり、非常に安定した動作を得ることができることがわかる。

なお、活性層及びバッファ層の一方、或いは両方にＩｎを入れた場合でも、上記（１）式及び（２）式、又は（３）式及び（４）式の条件を満たす組成であれば、上記同様の効果が得られることを確認できた。

（実施形態２）
図４は本発明半導体レーザ素子の実施形態２を示す。本実施形態２は本発明を損失導波路型の半導体レーザに適用した例を示す。但し、本実施形態２では、その製造方法に特徴を有するものである。

本実施形態２の半導体レーザはＭＯＣＶＤ法により作製し、使用原料として、ＴＭＧ（トリメチルガリウム）、ＴＭＡ（トリメチルアルミニウム）、ＴＭＩ（トリメチルインジウム）、ＰＨ₃（ホスフィン）、ＡｓＨ₃（アルシン）、ＳｉＨ₃（モノシラン）、ＤＥＺ（ジエチルジンク）を用いた。

以下に図４に基づき本実施形態２の半導体レーザの構造を製造工程とともに説明する。

まず、ｎ型ＧａＡｓ基板２０２をＭＯＣＶＤ装置のサセプタ上に導入し、ｎ型ＧａＡｓ基板２０２上に、基板温度７５０℃にてｎ型ＧａＡｓ層２０３、ｎ型Ｇａ_0.5Ａｌ_0.5Ａｓクラッド層（１）２０４（層厚１．０μｍ）及びｎ型Ｉｎ_0.5Ｇａ_0.3Ａｌ_0.2Ｐクラッド層（２）２０５（層厚０．４μｍ）を順次成長させる。

続いて、その直後に、成長温度を７００℃に変更し、ｎ型Ｉｎ_0.5Ｇａ_0.3Ａｌ_0.2Ｐクラッド層（２）２０５上にバッファ層（１）（Ｉｎ_0.1Ｇａ_0.54Ａｌ_0.36Ａｓ、アンドープ、層厚０．０８μｍ）２０６、多重量子井戸活性層（アンドープ）２０７、バッファ層（２）（Ｉｎ_0.1Ｇａ_0.54Ａｌ_0.36Ａｓ、アンドープ、層厚０．０８μｍ）２０８、ｐ型Ｉｎ_0.5Ｇａ_0.3Ａｌ_0.2Ｐクラッド層（１）２０９及びｎ型ＧａＡｓ電流ブロック層２１０をＭＯＣＶＤ成長により積層する。

なお、多重量子井戸活性層２０７は、３層のアンドープの量子井戸活性層（層厚８ｎｍのＩｎ_0.2Ｇａ_0.72Ａｌ_0.08Ａｓ）と２層のアンドープのバリア層（層厚１０ｎｍのＩｎ_0.1Ｇａ_0.63Ａｌ_0.27Ａｓ）を交互に配置した構成となっており、量子井戸活性層には約１．４％の圧縮歪が加えられている。

次に、ウエハーをＭＯＣＶＤ装置から取り出し、電流ブロック層２１０のストライプ部分を選択エッチングにより除去する。その後、ウエハーを再度ＭＯＣＶＤ装置のサセプタ上に導入し、ＭＯＣＶＤ法による再成長により、ｐ型Ｇａ_0.5Ａｌ_0.5Ａｓクラッド層（２）２１１及びＰ型ＧａＡｓコンタクト層２１２を積層する。

その後、ｎ型ＧａＡｓ基板２０２の底面にｎ型用電極２０１を形成し、また、Ｐ型ＧａＡｓコンタクト層２１２上にｐ型用電極２１３を形成する。以上の工程を経て、本実施形態２の損失導波路型の半導体レーザが作製される。

なお、本実施形態２の半導体レーザ素子において、多重量子井戸活性層は、禁制帯幅がバッファ層より小さいため、井戸層の基底準位はバッファ層より小さくなる。また、バッファ層の禁制帯幅は、接するクラッド層より小さくなっている。

次に、本実施形態２の半導体レーザのエージング結果を示す。本素子の発振波長は９２０ｎｍであり、９０℃における１０ｍＷの初期電流値は８０ｍＡであった。そして、５０℃、３０００時間のエージング後の駆動電流の変化△Ｉｏｐは、１ｍＡであり、良好な駆動電流の安定性が得られることを確認できた。

ここで、本実施形態２では、上記の製造工程において、ＰＨ₃を原料として使用した後に、成長温度を下げてＡｓＨ₃を用いて成長を行っている。このような工程によれば、配管等に付着したＰを含む残留原料が、再蒸発して供給される効果（メモリー効果）を低減できる。即ち、ＰとＡｓが混じり合うのを低減できる。

ここで、ＰとＡｓが混じり合う半導体においては、ＡｓとＰがそれぞれ個別に凝集する場合があり、結晶欠陥発生の原因となる。

しかるに、本実施形態２では、上記理由により、結晶欠陥発生の原因をその分低減できるので、本実施形態２によれば、各クラッド層及びバッファ層が設計通りに作製され、ＰとＡｓが混じり合うことが抑制されるので、信頼性の高い素子を得ることができる。

なお、本実施形態２においては、活性層として、多重量子井戸層を用いているが、その活性層における禁制帯幅を適宜に設定すれば、上記実施形態１同様の効果を奏する半導体レーザを実現できる。

また、本実施形態２では、活性層及びバッファ層として、Ｉｎを含む半導体を用いているが、上記（１）式及び（２）式、又は（３）式及び（４）式の条件を満たす組成であれば、ＡｌＧａＡｓ半導体層等を用いても同様の効果を得ることができる。

更に、本実施形態２に示すように、活性層に歪を加えた場合でも、同様の効果を得ることができる。

なお、本実施形態２では、気相成長方法として、ＭＯＣＶＤ法により、Ｐを主たる構成要素として含むクラッド層の成長後にＡｓを主たる構成要素として含むバッファ層を積層する工程を有し、この工程において、クラッド層の成長温度Ｔ１よりもバッファ層の成長温度Ｔ２を低下させているが、このような気相成長方法は、ＭＯＣＶＤ成長以外に、ガスソースＭＢＥ、クロライド系ＶＰＥ等についても同様に適用することが可能である。

（実施形態３）
図５は本発明半導体レーザの実施形態３を示す。本実施形態３は本発明を実屈折率導波型の半導体レーザに適用した例を示すが、本実施形態３は、ｐ型クラッド層の接するバッファ層の層厚ｄ２を、ｎ型クラッド層に接するバッファ層の層厚ｄ１よりも厚く設定したことに特徴を有する。以下に図５に基づきその構造を製造工程とともに説明する。

まず、ｎ型ＧａＡｓ基板３０２上にｎ型ＧａＡｓ層３０３、ｎ型Ｉｎ_0.5Ｇａ_0.2Ａｌ_0.3Ｐクラッド層３０４、バッファ層（１）（Ｇａ_0.7Ａｌ_0.3Ａｓ、アンドープ、層厚０．０４μｍ）３０５、活性層（Ｇａ_0.86Ａｌ_0.14Ａｓ、アンドープ、層厚０．０６μｍ）３０６、バッファ層（２）（Ｇａ_0.7Ａｌ_0.3Ａｓ、アンドープ、層厚０．０８μｍ）３０７、ｐ型Ｉｎ_0.5Ｇａ_0.2Ａｌ_0.3Ｐクラッド層（１）３０８、ｐ型ＧａＡｓエッチングストッパ層３０９、ｐ型Ｉｎ_0.5Ｇａ_0.35Ａｌ_0.15Ｐクラッド層（２）３１０及びｐ型ＧａＡｓ保護層３１１を第１回目のＭＢＥ成長により積層する。

その後、ウエットエッチングを施し、続いて、第２回目のＭＢＥ成長により、ｎ型Ｇａ_0.3Ａｌ_0.7Ａｓ電流ブロツク層（１）３１２及びｎ型ＧａＡｓ電流ブロック層（２）３１３を選択成長を用いて積層する。その後、ｎ型ＧａＡｓ基板３０２の底面にｎ型用電極電極３０１を形成し、また、ｐ型ＧａＡｓ保護層３１１上にｐ型用電極３１４を形成する。以上の製造工程を経て、本実施形態３の実屈折率導波型の半導体レーザが作製される。

次に、本実施形態３の半導体レーザのエージング結果を示す。本素子は、発振波長７８０ｎｍであり、本素子を５０℃において５ｍＷの光出力のエージングを行ったところ、駆動電流は初期値が５０ｍＡであり、３０００時間後には０．５ｍＡの増加に抑えられ、安定した特性を得ることができることを確認できた。

ここで、本実施形態３の半導体レーザでは、ｐ型クラッド層（１）３０８の接するバッファ層３０７の層厚ｄ２が、ｎクラッド層３０４に接するバッファ層３０４５の層厚ｄ１より厚くなっている。

一般に、電子の拡散長は正孔より大きいため、層厚ｄ２を比較的大きくすれば、電子が少数キャリアとして、ｐ型クラッド層（１）３０８とバッファ層３０７との界面に到達することを抑制できる。また、正孔は拡散長が電子と比較して短いため、ｎ型クラッド層３０４に接するバッファ層３０５を薄くすることが可能であり、本実施形態２ではｄ２＞ｄ１としており、素子の信頼性がさらに向上している。

なお、活性層及びバッファ層にＩｎを入れた場合でも、上記（１）式及び（２）式、又は（３）式及び（４）式の条件を満たす組成であれば、ＩｎＡｌＧａＡｓ半導体層等を用いても同様の効果を得ることができる。

（その他の実施形態）
上述の実施形態１〜実施形態３では、いずれもバッファ層が２層設けられた例を示しているが、Ｐを主たる構成要素として含むクラッド層がｎ型のみであり、ｐ型クラッド層はＡｓを主たる構成要素としても同様の効果が得られる。逆に、Ｐを主たる構成要素として含むクラッド層がｐ型のみであり、ｎ型クラッド層はＡｓを主たる構成要素としても同様の効果が得られる。

本発明の実施形態１を示す、半導体レーザ素子の断面図。 本発明の実施形態１を示す、ＩｎＧａＡｌＰ系及びＩｎＧａＡｌＡｓ系半導体の組成と格子定数及び禁制帯幅との関係を示すグラフ。 本発明の実施形態１を示す、バッファ層厚ｄとΔＩｏｐの関係を示すグラフ。 本発明の実施形態２を示す、半導体レーザ素子の断面図。 本発明の実施形態３を示す、半導体レーザ素子の断面図。 半導体レーザ素子の従来例を示す断面図。

符号の説明

１０１、２０１、３０１ ｎ型用電極
１１４、３１４ ｐ型用電極
１０２、２０２、３０２ ｎ型ＧａＡｓ基板
１０３、２０３、３０３ ｎ型ＧａＡｓ層
１０４、２０４、２０５、３０４ ｎ型クラッド層
１０５、２０６、３０５ バッファ層
１０６、２０７、３０６ 活性層
１０７、２０８、３０７ バッファ層
１０８、１１０、２０９、２１３、３０８、３１０ ｐ型クラッド層
１１１、３１１ ｐ型ＧａＡｓキャップ層
１１２、１１３、２１１、２１２、３１２、３１３ ｎ型電流ブロック層
１０９、３０９ エッチングストッパ層

Claims (1)

1. 基板上に第一導電型のクラッド層、活性層及び第二導電型のクラッド層を順次積層して構成され、該第一導電型のクラッド層及び該第二導電型のクラッド層の内の少なくとも一つのクラッド層が主たる構成要素としてＰを含み、かつ該活性層が主たる構成要素としてＡｓを含む半導体レーザ素子において、
   Ｐを含むクラッド層と、該活性層との間に、禁制帯幅が該活性層より大きく、かつ該クラッド層より小さいＡｓを主たる構成要素として含むバッファ層を形成した半導体レーザ素子。

Images