KR101361016B1 - 반도체 레이저, 반도체 장치의 제조 방법, 광 픽업, 및 광디스크 장치 - Google Patents

Abstract

본 명세서에 개시된 반도체 레이저는, 제1 도전형의 제1 클래드층; 상기 제1 클래드층 위의 활성층; 상기 활성층 위의 포화가능한 흡수층; 및 상기 포화가능한 흡수층 위의 제2 도전형의 제2 클래드층을 포함하고, 적어도 상기 제2 클래드층에, 소정의 간격을 두고 서로 평행하게 한 쌍의 홈(groove)이 형성되되 그 사이에 릿지 스트라이프(ridge stripe)가 형성되어 있다. 상기 반도체 레이저에서, 상기 홈의 바닥면에서 상기 활성층의 상부면까지의 거리는 105nm 이상이고, 상기 홈의 바닥면에서 상기 포화가능한 흡수층의 상부면까지의 거리는 100nm 이하이다.

반도체 레이저, 클래드층, 홈, 활성층, 흡수층, 릿지 스트라이프, 광 픽업, 광 디스크 장치, 반도체 장치, 제조

Description

반도체 레이저, 반도체 장치의 제조 방법, 광 픽업, 및 광 디스크 장치 {SEMICONDUCTOR LASER, METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, OPTICAL PICKUP, AND OPTICAL DISK APPARATUS}

도 1은 본 발명의 제1 실시예에 따른 GaN계 반도체 레이저를 나타낸 단면도이다.

도 2는 본 발명의 제1 실시예에 따른 GaN계 반도체 레이저에서의, 홈의 바닥면에서 활성층의 상부면까지의 거리 t₁와 MTTH와의 관계의 측정 결과를 나타낸 도면이다.

도 3은 본 발명의 제1 실시예에 따른 GaN계 반도체 레이저의 스펙트럼 특성의 측정 결과를 나타낸 도면이다.

도 4는 본 발명의 제1 실시예에 따른 GaN계 반도체 레이저의 코히어런트 특성(coherent characteristics)의 측정 결과를 나타낸 도면이다.

도 5는 비교예에 따른 GaN계 반도체 레이저의 스펙트럼 특성의 측정 결과를 나타낸 도면이다.

도 6은 비교예에 따른 GaN계 반도체 레이저의 코히어런트 특성의 측정 결과를 나타낸 도면이다.

도 7은 본 발명의 제2 실시예에 따른 GaN계 반도체 레이저를 나타낸 단면도이다.

도 8은 본 발명의 제3 실시예에 따른 GaN계 반도체 레이저를 나타낸 단면도이다.

관련출원의 상호 참조

본 발명은, 그 내용 전부가 참조에 의해 본 명세서에 통합되는, 2006년 5월 2일에 일본 특허청에 출원된 일본 특허출원 JP2006-128193호와 관련된 발명 대상을 포함한다.

본 발명은, 반도체 레이저, 반도체 레이저의 제조 방법, 광 픽업 및 광 디스크 장치에 관한 것이며, 특히, 예를 들면 질화물계 III-V족 화합물 반도체를 사용한 자려 펄스 발진(self-pulsation)(자가 발진, self-oscillation)형 반도체 레이저 및 이것을 광원으로 사용하는 광 디스크에 적용하기 바람직한 것이다.

고밀도 광 디스크 시스템에서는, 광원으로 파장 400nm 대역의 GaN계 반도체 레이저가 이용되고 있다. 이 경우, 이 GaN계 반도체 레이저의 귀환광 잡음(return lingt noise)을 감소시킬 필요가 있다. 이 문제를 극복하기 위한 하나의 방책으로, 자려 펄스 발진 동작을 일으키는 기술이 있다.

이와 같은 자려 펄스 발진 동작을 실현하기 위해, 포화가능한 흡수층을 광 도파층(가이드 층) 또는 클래드층에 설치하고, 포화가능한 흡수층에 불순물을 도핑하는 방법이 제안되어 있다(예를 들면, 일본 특허공개공보 평9-191160호 참조). 그러나, 이 방식에 대해서는, 온도에 대한 자려 펄스 발진 동작의 불안정성이 과제로서 지적되어 있다(예를 들면, 일본 특허공개공보 제2003-31898호 참조). 또한, 포화가능한 흡수층의 두께, 광 가둠 계수(light confinement coefficient), 활성층과 포화가능한 흡수층과의 거리 등의 선정이나, 활성층과 포화가능한 흡수층 사이에의 와이드 갭(wide-gap) 반도체의 삽입에 의해 자려 펄스 발진 동작을 가능하게 하는 것이 제안되어 있다(예를 들면, 일본 특허공개공보 제2003-31898호 및 제2003-218458호 참조). 그러나, 이들 조건을 사용해도, 자려 펄스 발진 동작이 가능한 반도체 레이저를 안정적으로 제공할 수 없다. 예를 들면, 포화가능한 흡수층과 p형 AlGaN층 사이에 p형 GaN층을 도입한 것만으로 자려 펄스 발진 동작을 곤란하게 하는 것이 보고되어 있다(예를 들면, Appl. Phys. Lett., Vol. 83, p.1098 (2003) 참조, 이하 비(非)특허문헌 1이라 한다). 이 비특허문헌 1은, p형 AlGaN층과 포화가능한 흡수층의 계면에서의 캐리어의 재결합의 촉진과 피에조 효과에 의한 캐리어의 터널링(tunneling)이 포화가능한 흡수층의 캐리어 수명을 실효적으로 더 짧게 하여, 자려 펄스 발진 동작에 기여하고 있는 것으로 결론 짓고 있다. 어쨌든, 이와 같은 불안정성은 자려 펄스 발진 동작을 하도록 설계된 GaN계 반도체 레이저를 양산할 때 심각한 문제가 된다.

전술한 바와 같이, 지금까지는 안정적인 자려 펄스 발진 동작이 가능한 GaN계 반도체 레이저를 얻는 것은 곤란하였다.

그래서, 안정적인 자려 펄스 발진 동작이 가능하고 수명이 긴, 질화물계 III-V족 화합물 반도체를 사용한 반도체 레이저를 용이하게 얻을 수 있는 반도체 레이저, 및 그러한 반도체 레이저를 용이하게 제조할 수 있는 반도체 레이저의 제조 방법에 대한 요구가 존재한다.

또한, 안정적인 자려 펄스 발진 동작이 가능하고 수명이 긴, 각종 반도체를 사용한 반도체 레이저를 용이하게 얻을 수 있는 반도체 레이저, 및 그러한 반도체 레이저를 용이하게 제조할 수 있는 반도체 레이저의 제조 방법에 대한 요구가 존재한다.

또한, 전술한 반도체 레이저를 광원으로 사용한 광 픽업 및 광 디스크 장치에 대한 요구도 존재한다.

본 발명자는 상기한 요구를 충족시키기 위해 열심히 연구한 결과, 본 발명을 완성하였으며, 그 개요는 다음과 같다.

비특허문헌 1에서, 자려 펄스 발진 동작이 불안정한 이유는, 포화가능한 흡수층의 캐리어 수명의 저감이 불충분하다 것이다. 따라서, 상기한 요구를 충족시키기 위해서는, 포화가능한 흡수층에서의 캐리어 수명을 실효적으로 더 줄이는 것이 필요하다. 캐리어 수명을 줄이기 위해서는, 캐리어의 재결합 기회를 증가시키는 것이 중요하다. 이러한 관계에서, 본 발명자는 포화가능한 흡수층에 드라이 에 칭에 의한 손상을 적극적으로 도입하는 것이, 캐리어의 재결합 기회를 증가시키는 가장 효과적이고 간편한 방법으로 생각하였고, 결국 손상의 도입에 대한 최적의 조건을 실험적으로 발견하였다. 더욱 구체적으로, 활성층과 클래드층 사이에 포화가능한 흡수층을 가지는 반도체 레이저에서, 횡 모드(transverse mode) 제어를 위해 클래드층 측으로부터 드라이 에칭을 행함으로써 홈을 설치하여 릿지 스트라이프(ridge stripe)를 형성하는 경우, 그 홈의 바닥면에서 활성층의 상부면까지의 거리를 105nm 이상으로, 그리고 홈의 바닥면에서 포화가능한 흡수층의 상부면까지의 거리를 100nm 이하로 함으로써, 고장시까지의 평균 시간(mean time to failure, MTTF)이 최대로 되고, 안정적인 자려 펄스 발진 동작이 가능하며 수명이 긴 반도체 레이저를 실현할 수 있음을 발견하였다.

본 발명의 제1 실시예에 따르면, 제1 도전형의 제1 클래드층; 상기 제1 클래드층 위의 활성층; 상기 활성층 위의 포화가능한 흡수층; 및 상기 포화가능한 흡수층 위의 제2 도전형의 제2 클래드층을 포함하고, 적어도 상기 제2 클래드층에, 소정의 간격을 두고 서로 평행하게 한 쌍의 홈(groove)이 형성되되 그 사이에 릿지 스트라이프(ridge stripe)가 형성되어 있으며, 상기 홈의 바닥면에서 상기 활성층의 상부면까지의 거리는 105nm 이상이고, 상기 홈의 바닥면에서 상기 포화가능한 흡수층의 상부면까지의 거리는 100nm 이하인, 반도체 레이저가 제공된다.

본 발명의 다른 실시예에 따르면, 제1 도전형의 제1 클래드층; 상기 제1 클래드층 위의 활성층; 상기 활성층 위의 포화가능한 흡수층; 및 상기 포화가능한 흡수층 위의 제2 도전형의 제2 클래드층을 포함하고, 적어도 상기 제2 클래드층에, 소정의 간격을 두고 서로 평행하게 한 쌍의 홈이 형성되되 그 사이에 릿지 스트라이프가 형성되어 있는 반도체 레이저의 제조 방법으로서, 상기 제1 클래드층, 상기 활성층, 상기 포화가능한 흡수층 및 상기 제2 클래드층을 성장시킨 후, 적어도 상기 제2 클래드층을 드라이 에칭함으로써 상기 홈을 설치하여, 상기 홈의 바닥면에서 상기 활성층의 상부면까지의 거리가 105nm 이상이고, 상기 홈의 바닥면에서 상기 포화가능한 흡수층의 상부면까지의 거리가 100nm 이하가 되도록 하는 단계를 포함하는 반도체 레이저의 제조 방법이 제공된다.

본 발명의 또 다른 실시예에 따르면, 광원으로서 반도체 레이저를 사용하는 광 픽업으로서, 상기 반도체 레이저는, 제1 도전형의 제1 클래드층; 상기 제1 클래드층 위의 활성층; 상기 활성층 위의 포화가능한 흡수층; 및 상기 포화가능한 흡수층 위의 제2 도전형의 제2 클래드층을 포함하고, 적어도 상기 제2 클래드층에, 소정의 간격을 두고 서로 평행하게 한 쌍의 홈이 형성되되 그 사이에 릿지 스트라이프가 형성되어 있으며, 상기 홈의 바닥면에서 상기 활성층의 상부면까지의 거리는 105nm 이상이고, 상기 홈의 바닥면에서 상기 포화가능한 흡수층의 상부면까지의 거리는 100nm 이하인, 광 픽업이 제공된다.

본 발명의 또 다른 실시예에 따르면, 광원으로서 반도체 레이저를 사용하는 광 디스크 장치로서, 상기 반도체 레이저는, 제1 도전형의 제1 클래드층; 상기 제1 클래드층 위의 활성층; 상기 활성층 위의 포화가능한 흡수층; 및 상기 포화가능한 흡수층 위의 제2 도전형의 제2 클래드층을 포함하고, 적어도 상기 제2 클래드층에, 소정의 간격을 두고 서로 평행하게 한 쌍의 홈이 형성되되 그 사이에 릿지 스트라 이프가 형성되어 있으며, 상기 홈의 바닥면에서 상기 활성층의 상부면까지의 거리는 105nm 이상이고, 상기 홈의 바닥면에서 상기 포화가능한 흡수층의 상부면까지의 거리는 100nm 이하인, 광 디스크 장치가 제공된다.

전술한 본 발명의 4개의 실시예에서, 홈의 바닥면에서 활성층의 상부면까지의 거리, 및 홈의 바닥면에서 포화가능한 흡수층의 상부면까지의 거리는, 홈의 바닥면의 한점(a point)을 원점(origin)으로, 그리고 원점에서 활성층으로 향하는 방향을 정방향으로 취한 좌표계에서의 거리이다. 홈의 바닥면에서 포화가능한 흡수층의 상부면까지의 거리는 100nm 이하이지만, 이 거리는 반드시 포지티브(positive) 또는 0(영)(0 - 100nm 범위 내의 거리)일 필요는 없고, 네가티브(negative)일 수도 있다. 이 거리가 네가티브인 경우는, 홈의 바닥면이 포화가능한 흡수층의 상부면과 하부면 사이에 위치하고 있는 경우(홈의 바닥면이 포화가능한 흡수면의 하부면 상에 위치하고 있는 경우를 포함), 그리고 홈의 바닥면이 포화가능한 흡수층의 하부면보다 깊고, 활성층의 상부면보다 얕은 곳에 위치하고 있는 경우를 포함한다.

전형적으로, 포화가능한 흡수층은 홈의 바닥면 및/ 또는 측면의 근방에서 손상되어 있다. 이 손상의 발생 원인은 특히 한정되지 않지만, 이 손상은 전형적으로는, 적어도 제2 클래드층을 드라이 에칭함으로써 홈을 형성한 경우에 발생하는 에칭 손상이다. 홈의 바닥면에서 포화가능한 흡수층의 상부면까지의 거리가 0 - 100nm 범위 내인 경우에는, 홈의 바닥면의 근방에서 포화가능한 흡수층에 손상이 생긴다. 홈의 바닥면에서 포화가능한 흡수층의 상부면까지의 거리가 0nm보다 작은 경우에는, 다시 말해 홈의 바닥면이 포화가능한 흡수층의 상부면과 하부면 사이에 위치하고 있는 경우 또는 홈의 바닥면이 포화가능한 흡수층의 하부면보다 깊고, 활성층의 상부면보다 얕은 곳에 위치하고 있는 경우에는, 홈의 바닥면 및 측면 하부의 근방 또는 홈의 측면의 근방에서 포화가능한 흡수층에 손상이 생긴다.

포화가능한 흡수층은 필요에 따라 불순물이 도핑(일반적으로는 고농도의 불순물 도핑)되어 비(非)발광 재결합 중심(non-emission recombination center)이 형성된다.

제1 클래드층, 활성층, 포화가능한 흡수층 및 제2 클래드층의 인접한 층 끼리는 직접 접촉할 수도 있고, 그들 사이에 다른 어떤 기능을 가지는 하나 이상의 층이 개재될 수도 있다. 예를 들면, 제1 클래드층과 활성층 사이에 제1 광 도파층이 설치될 수 있고, 제2 클래드층과 활성층 사이에 제2 광 도파층이 설치될 수 있다. 또, 캐리어 수명을 단축시키기 위해, 캐리어 재결합 기회를 증가시키는 것 뿐만아니라, 광 흡수로 생성되는 캐리어 이외의 캐리어의 활성층에의 주입을 억제하는 것이 중요하다. 이를 위해, 활성층과 제2 클래드층 사이에, 제1 클래드층 측으로부터 활성층에 주입되는 캐리어가 활성층을 넘어 제2 클래드층 측으로 이동하는 것을 방지하기 위한 장벽층(barrier layer)을 설치할 수도 있다. 구체적으로, 이 장벽층은, 예를 들면 활성층과 포화가능한 흡수층 사이에 충분한 장벽 높이를 제공할 수 있는 조성의 비(非)도핑층 및 p형층을 포함하는 2층 구조를 가지도록 제공될 수 있다. 이 경우, 비도핑층은 활성층 측에, 그리고 p형층은 포화가능한 흡수층 측에 설치된다. 예를 들면, 질화물계 III-V족 화합물 반도체를 사용한 반도체 레 이저에서, 이러한 비도핑층 및 p형층은 AlGaN이나 AlGaInN 등의 Al 조성이나 In 조성 등을 변경함으로써 용이하게 얻을 수 있다. 바람직하게는 비도핑층의 밴드 갭 에너지가 E_g1이고, p형층의 밴드 갭 에너지가 E_g2인 경우, E_g1 < E_g2이다.

바람직하게는, 릿지 스트라이프의 측면, 홈의 내측, 및 홈의 외측 부분의 층 상에 절연막이 형성된다. 이 절연막은 기본적으로 전기 절연성을 가지거나 충분히 고저항을 가지는 임의의 물질로 이루어질 수 있다. 하지만 반도체 레이저의 정전 용량 감소의 관점에서는, 유전율(유전 상수)이 낮은 물질이 절연막의 재료로 사용하기에 바람직하다. 또, 이 절연막은 단층 구조 또는 다층 구조를 가질 수 있다. 절연막이 2층 구조를 가지는 경우, 상층은 발진 파장의 광에 대한 흡수 계수가 높은 것, 예를 들면 레이저광의 파장이 청자색(violet) 파장 대역이고, 비도핑의 Si막이 바람직하고, 하층은 예를 들면 SiO₂막이 바람직하다.

제1 클래드층, 활성층, 포화가능한 흡수층 및 제2 클래드층은, 전형적으로는 기판 상에 이들 순으로 에피택셜 성장에 의해 형성된다. 이 기판은 도전성 기판, 특히 도전성 반도체 기판, 또는 사파이어 기판 등의 절연성 기판일 수 있다. 반도체 레이저는, 전형적으로 질화물계 III-V족 화합물 반도체를 사용한 것이지만, 이에 한정되지 않는다. 즉, 전술한 본 발명의 일 실시예에 따른 반도체 레이저와 같은 구조를 가지는 반도체 레이저인 한, (ZnO 등의 산화물 반도체도 포함하는) 다른 종류의 반도체를 사용하는 것이라도 된다. 질화물계 III-V족 화합물 반도체는, 가장 일반적으로는, Al_xB_yGa_{1 -x-y- z}In_zAs_uN_{1 -u- v}P_v, 단 0≤x≤1, 0≤y≤1, 0≤z≤1, 0≤u≤ 1, 0≤v≤1, 0≤x＋y＋z<1, 및 0≤u＋v<1이고, 구체적으로는 Al_xB_yGa_{1 -x-y- z}In_zN, 단 0≤x≤1, 0≤y≤1, 0≤z≤1, 및 0≤x＋y＋z<1이며, 전형적으로는 Al_xGa_{1 -x- z}In_zN, 단 0≤x≤1 및 0≤z≤1이다. 구체적인 예는, GaN, InN, AlN, AlGaN, InGaN, 및 AlGaInN이다. 이 경우의 기판은 도전성 반도체 기판, 특히 질화물계 III-V족 화합물 반도체 기판, 가장 전형적으로는 GaN 기판일 수 있다. 도전성 반도체 기판을 사용하는 경우, 전형적으로 제1 도전형 측의 전극이 도전성 반도체 기판의 배면에 형성된다. 제2 도전형 측의 전극이 제2 클래드층 상에 형성되어 있는 접촉층(contact layer) 상에 형성된다. 도전성 반도체 기판의 배면에 제1 도전형 측의 전극을 형성하고, 제2 클래드층 상에 형성되는 접촉층 상에 제2 도전형 측의 전극을 홈의 외측까지 연장되는 상태로 형성하는 경우, 릿지 스트라이프의 측면, 홈의 내부 및 홈의 외측 부분의 접촉층 상에 형성되는 절연막은, 홈의 외측 부분에서의 두께를 충분히 크게 하는 것이 바람직하다. 이 구성은 홈 외측의 부분에서의 제1 도전형 측의 전극과 제2 도전형 측의 전극 사이의 간격을, 릿지 스트라이프나 홈의 부분에서의 간격보다 크게 설정할 수 있다. 그 결과, 전극들 사이의 정전 용량을 감소시킬 수 있어, 반도체 레이저의 고주파 특성의 향상시키고, 정전 누설(electrostatic leakage)이나 정전 파괴(electrostatic breakdown)를 방지할 수 있다. 질화물계 III-V족 화합물 반도체의 성장 방법의 예로는, 유기 금속 화학 기상 증착(metallo-organic chemical vapor deposition, MOCVD), 하이드라이드 기상 에피택시 또는 할라이드 기상 에피택시(hydride vapor phase epitaxy or halide vapor phase epitaxy, HVPE), 분자선 에피택시(molecular beam epitaxy, MBE) 등의 각종 에피택셜 성장법을 포함할 수 있다.

광 디스크 장치는 재생(판독) 전용, 기록(기입) 전용, 그리고 재생 및 기록 가능한 것을 포함한다. 재생 및/ 또는 기록 방식은 특히 한정되지 않는다. 광 픽업은 이와 같은 광 디스크 장치에 사용하기에 바람직한 것이다.

전술한 바와 같이 구성된 본 발명의 제1-제4 실시예에서, 일반적으로 드라이 에칭에 의해 릿지 스트라이프의 양측에 형성되는 홈의 바닥면에서 활성층의 상부면까지의 거리가 105nm 이상, 그리고 홈의 바닥면에서 포화가능한 흡수층의 상부면까지의 거리가 100nm 이하이다. 이 일반적인 구성은, 활성층을 열화시키지 않고 홈의 바닥면 및/또는 측면의 근방에서 포화가능한 흡수층에 대한 손상이 발생될 수 있도록 보증하여, 캐리어 수명을 충분히 단축할 수 있다.

본 발명의 실시예에 따르면, 홈의 바닥면 및/또는 측면의 근방의 포화가능한 흡수층에서의 캐리어 수명을 충분히 감소시킬 수 있으므로, 안정적인 자려 펄스 발진 동작이 가능하고 수명이 긴, 질화물계 III-V족 화합물 반도체 등의 각종 반도체를 사용한 반도체 레이저를 용이하게 얻는 것이 가능해진다. 그리고, 이 반도체 레이저를 광원으로 사용함으로써, 고성능의 광 디스크 장치를 실현할 수 있다.

바람직한 실시예에 대한 상세한 설명

본 발명의 몇몇 실시예에 대하여 도면을 참조하여 설명한다. 실시예들과 관련된 전체 도면에서, 동일 또는 대응하는 부분에는 동일한 도면부호를 부여한다.

도 1은 본 발명의 제1 실시예에 따른 자려 펄스 발진형 GaN계 반도체 레이저 를 나타낸 것이다.

도 1에 나타낸 바와 같이, GaN계 반도체 레이저에서, n형 GaN 기판(1) 위에 n형 AlGaN 클래드층(2), n형 GaN 광 도파층(3), 비도핑 Ga_{1 -x}In_xN(양자우물층, quantum well layer)/Ga_{1 - y}In_yN(장벽층, x>y) 다중 양자우물 구조를 가지는 활성층, 비도핑 InGaN 광 도파층(5), 비도핑 AlGaN 광 도파층(6), p형 AlGaN 전자 장벽층(7), p형 GaN층들 사이에 끼인 p형 InGaN층을 가지는 포화가능한 흡수층(8), p형 GaN/비도핑 AlGaN 초격자 클래드층(9), 및 p형 GaN 접촉층(10)이 차례로 적층되어 있다. n형 AlGaN 클래드층(2)과 n형 GaN 광 도파층(3)은 n형 불순물, 예를 들면 Si로 도핑되어 있다. 한편, p형 AlGaN 전자 장벽층(7), 포화가능한 흡수층(8)을 구성하는 p형 GaN층 및 InGaN층, p형 Gan/비도핑 AlGaN 초격자 클래드층(9)을 구성하는 p형 GaN층, 및 p형 GaN 접촉층(10)은 p형 불순물, 예를 들면 Mg로 도핑되어 있다. p형 GaN/비도핑 AlGaN 초격자 클래드층(9) 및 p형 GaN 접촉층(10)에는 한쪽 방향으로 직선형으로 연장되는 릿지 스트라이프(11)가 형성되어 있다. 이 릿지 스트라이프(11)의 양측에는 홈(12, 13)이 각각 형성되어 있다. 홈(12, 13)의 외측 부분의 p형 GaN 접촉층(10) 상에 SiO₂막과 같은 절연막(14)이 형성되어 있다. 또, 릿지 스트라이프(11)의 측면, 홈(12, 13), 및 홈(12, 13)의 외측 부분의 p형 GaN 접촉층(10) 상에, SiO₂막(15) 및 그 위의 비도핑 Si막(16)이 형성되어 있다. p측 전극(17)이 릿지 스트라이프(11)의 p형 GaN 접촉층(10)과 전기적 접촉하는 형태로 형성되어 있다. 이 p측 전극(17)은 홈(12, 13)의 외측 부분의 p형 GaN 접촉층(10) 상에 퍼져있도록 형성되어 있다. 한편, n측 전극(18)이 n형 GaN 기판(1)의 배면과 전기적으로 접촉하는 형태로 형성되어 있다.

홈(12, 13)의 바닥면의 한점을 원점으로 하고 활성층(4)으로 향하는 방향을 정방향(positive direction)으로 하는 좌표계에서, 홈(12, 13)의 바닥면에서 활성층(4)의 상부면까지의 거리가 t₁, 그리고 홈(12, 13)의 바닥면에서 포화가능한 흡수층(8)의 상부면까지의 거리가 t2인 경우, 홈(12, 13)의 깊이가 t₁≥105nm 및 0≤t₂≤100nm가 되도록 설정되어 있다. 이 구성의 이유에 대하여는 후술한다. 일반적으로는 t₁<0.6μm이며, 전형적으로는 t₁<200nm이다. 홈(12, 13)의 폭은 일반적으로는 250μm 이하, 보다 일반적으로는 100μm 이하, 전형적으로는 20μm 이하다.

이제, 이 GaN계 반도체 레이저의 제조 방법에 대하여 설명한다.

먼저, n형 GaN 기판(1) 위에, 예를 들면 유기 금속 화학 기상 증착(metallo-organic chemical vapor deposition, MOCVD)법에 의해, n형 AlGaN 클래드층(2), n형 GaN 광 도파층(3), 활성층(4), 비도핑 InGaN 광 도파층(5), 비도핑 AlGaN 광 도파층(6), p형 AlGaN 전자 장벽층(7), 포화가능한 흡수층(8), p형 GaN/비도핑 AlGaN 초격자 클래드층(9), 및 p형 GaN 접촉층(10)을 차례로 에피택셜 성장시킨다. 여기서, In을 함유하지 않는 층인 n형 AlGaN 클래드층(2), n형 GaN 광 도파층(3), 비도핑 AlGaN 광 도파층(6), p형 AlGaN 전자 장벽층(7), 포화가능한 흡수층(8), p형 GaN/비도핑 AlGaN 초격자 클래드층(9), 및 p형 GaN 접촉층(10)은 약 1000℃의 온도에서 성장되고, In을 함유하는 층인 비도핑 Ga_{1 - x}In_xN/Ga_{1 - y}In_yN 다중 양자우물 구조 를 가지는 활성층(4) 및 비도핑 InGaN 광 도파층(5)은, 예를 들면 700-800℃, 구체적으로 예를 들면 730℃의 온도에서 성장되지만, 이들 온도는 예이고 한정되는 것은 아니다.

이들 GaN계 반도체층의 성장 원료로는, 예를 들면 트리에틸갈륨((C₂H₅)₃Ga, TEG) 또는 트리메틸갈륨((CH₃)₃Ga, TMG)을 Ga의 원료로, 트리메틸알루미늄((CH₃)₃Al, TMA)을 Al의 원료로, 트리에틸인듐((C₂H₅)₃In, TEI) 또는 트릴메틸인듐((CH₃)₃In, TMI)를 In의 원료로, 그리고 암모니아(NH₃)를 N의 원료로 사용한다. 불순물에 대해서는, n형 불순물로서는 예를 들면 실란(SiH₄)을, 그리고 p형 불순물로서는 예를 들면 비스(메틸클로로펜타디에닐)마그네슘((CH₃C₅H₄)₂Mg, 비스(에틸클로로펜타디에닐)마그네슘((C₂H₅C₅H₄)₂Mg 또는 비스(클로로펜타디에닐)마그네슘((C₅H₅)₂Mg을 사용하지만, 이들 재료로 한정되는 것은 아니다. 또, 상기의 GaN계 반도체층의 성장 시의 캐리어 가스 분위기로서는, 예를 들면 H₂가스가 사용되지만, 이것에 한정되는 것은 아니다.

다음에, 예를 들면 SiO₂막과 같은 절연막(14)을 전체 면에 형성한 후, 이 절연막(14)을 에칭에 의해 소정의 형상으로 패터닝한다. 다음에, 이 절연막(14)을 에칭 마스크로 사용하여 예를 들면 반응성 이온 에칭(RIE)법과 같은 드라이 에칭에 의해 p형 GaN 접촉층(10) 및 p형 GaN/비도핑 AlGaN 초격자 클래드층(9)을 에칭함으 로써 홈(12, 13)을 형성하고, 이로써 릿지 스트라이프(11)를 형성한다. 그 후에, 에칭 마스크로 사용한 절연막(14)을 그대로 남긴 채로 전체 면 위에 예를 들면 SiO₂막(15) 및 비도핑 Si막(16)을 차례로 형성한 후, 릿지 스트라이프(11) 위에 있는 이들 막(15, 16)을 선택적으로 에칭 제거하고, 릿지 스트라이프(11)의 상부면을 노출시킨다. 다음에, 비도핑 Si막(16) 상에 p측 전극(17)을 형성한다. 다음에, 필요에 따라, n형 GaN 기판(1)을 그 배면으로부터 연마함으로써, 소정의 두께로 박막화한다. 다음에, n형 GaN 기판(1)의 배면에 n측 전극(18)을 형성한다.

이상의 단계에 의해, 도 1에 나타낸 GaN계 반도체 레이저가 제조된다.

레이저 구조를 형성하는 GaN계 반도체층의 두께나 조성 등의 구체적 예는 다음과 같다. n형 AlGaN 클래드층(2)의 두께는 1.3μm이고, Al 조성은 0.07이다. n형 GaN 광 도파층(3)의 두께는 0.1μm이다. 활성층(4)은, 양자우물층을 구성하는 Ga_1-xIn_xN층의 두께가 3nm이고, In 조성 x이 0.08이며, 장벽층을 구성하는 Ga_{1 - y}In_yN층의 두께가 7nm이고, In 조성 y가 0.02이며, 우물의 개수가 3인 구조를 가진다. 비도핑 InGaN 광 도파층(5)의 두께는 40nm이고, In 조성은 0.02이다. 비도핑 AlGaN 광 도파층(6)의 두께는 60nm이고, Al 조성은 0.02이다. p형 AlGaN 전자 장벽층(7)의 두께는 10nm이고, Al 조성은 0.20이다. 포화가능한 흡수층(8)은, 각각 두께가 3nm인 p형 GaN층들 사이에 두께가 2nm인 p형 In_{0 .02}Ga_{0 .98}층이 끼워져 있는 구조를 가진다. 포화가능한 흡수층(8)을 구성하는 이들 p형층에는, Mg이 예를 들면 5×10¹⁸-1×10²⁰cm^-3 이하 도핑되어 있다. p형 GaN/비도핑 AlGaN 초격자 클래드층(9) 의 두께는 0.5μm이고, 이 p형 GaN/비도핑 AlGaN 초격자 클래드층(9)의 비도핑 AlGaN층의 Al 조성은 0.10이다. p형 GaN 접촉층(10)의 두께는 0.1μm이다. 릿지 스트라이프(11)의 폭은 예를 들면 1.5-2μm이다.

이 GaN계 반도체 레이저에서는, 포화가능한 흡수층(8)의 캐리어 수명을 단축시키기 위해, 홈(12, 13)을 형성하기 위해 수행하는 드라이 에칭에 의해, Mg가 도핑된 p형 InGaN층을 포함하는 포화가능한 흡수층(8)에 에칭 손상을 적극적으로 도입한다. 이 경우, 포화가능한 흡수층(8)에 확실하게 에칭 손상을 도입하기 위해, 상기와 같이 0≤t₂≤100nm로 설정한다. 이와 같이 에칭 손상이 도입된 포화가능한 흡수층(8)에서는, 더 많은 수의 중간 준위(intermediate level)가 형성되고, 이 중간 순위를 통한 비발광 재결합 과정이 증가하여, 비발광 재결합 수명이 짧아진다. 일반적으로 캐리어 수명 τ_s는, 발광 재결합 수명τ_r과 비발광 재결합 수명τ_nr를 사용하여 다음 식으로 나타낼 수가 있다.

1/τ_s = 1/τ_r + 1/τ_nr

이 식으로부터, 비발광 재결합 수명τ_nr이 짧아질수록, 캐리어 수명τ_s도 짧아진다는 것을 알 수 있다.

도 2에, 거리 t₁와 GaN계 반도체 레이저의 MTTF(고장시까지의 평균 시간)와의 관계를 측정한 결과를 나타낸다. 유의할 것은 이 GaN계 반도체 레이저에서의 레이저 구조를 형성하는 GaN계 반도체층의 두께나 조성 등은 상기한 구체적인 예와 동일하다. 도 2로부터, t₁≤100nm일 때 MTTF가 짧아지는 것을 알 수 있다. 이것은, t₁≤100nm을 충족하는 GaN계 반도체 레이저에서, 홈(12, 13)을 형성하기 위한 드라이 에칭 시에 활성층(4)에 에칭 손상이 도입된 결과, 수명이 급속히 악화된 것에 기인한다. 따라서, 홈(12, 13)의 바닥면, 즉 드라이 에칭 가공 면에서 포화가능한 흡수층(8)의 상부면까지의 거리 t₂를 t₂≤100nm 의 범위 내로 설정함으로써, 포화가능한 흡수층(8)의 캐리어 수명을 단축하고, 동시에 t₁≥105nm의 조건을 설정함으로써 GaN계 반도체 레이저의 MTTF를 충분히 확보된다.

또, 이 GaN계 반도체 레이저에서는, n형 AlGaN 클래드층(2) 측으로부터 활성층(4)에 주입된 전자들의, 활성층(4)로부터의 누설을 억제하기 위해, 포화가능한 흡수층(8)과 활성층(4) 사이에, 예를 들면 두께가 60nm이고 Al 조성이 0.02인 비도핑 AlGaN 광 도파층(6)과, 예를 들면 두께가 10nm이고 Al 조성이 0.20인 p형 AlGaN 전자 장벽층(7)을 포함하는 두 개의 층이 형성되어 있다. 여기서, 비도핑 AlGaN 광 도파층(6)은, 그 비도핑 상태에 의해 활성층(4) 부근의 에너지 밴드를 평탄화(flatten)시켜, Al 조성이 낮아도 활성층(4)으로부터의 누설 전자로부터 본 캐리어 장벽 에너지를 실효적으로 증대시키고, 따라서 활성층(4)으로부터의 누설 전자를 차단하는 역할을 한다. 또한, p형 AlGaN 전자 장벽층(7)은, 비도핑 AlGaN 광 도파층(6)을 넘어온 전자를 차단(block)하는 역할을 한다. 이와 같이, 전자 차단층(electron blocking layer)이 비도핑 AlGaN 광 도파층(6)과 p형 AlGaN 전자 장벽층(7)에 의해 2단에 형성되어 있어, 활성층(4)으로부터의 캐리어 오버플로(carrier overflow)를 유효하게 억제할 수 있고, 이 오버플로에 의해 포화가능한 흡수층(8)에 주입되는 전자를 대폭 줄일 수가 있다. 그러므로, 실효적으로 포화가능한 흡수층(8)의 캐리어 수명을 짧게 하는 효과를 얻을 수 있다. 이와 같은 구성을 가지는 GaN계 반도체 레이저는, 신뢰성이 높고, 안정된 자려 펄스 발진 동작을 수행할 수 있다.

도 3 및 도 4는, 이 GaN계 반도체 레이저의 스펙트럼 특성 및 코히어런트 특성의 측정 결과를 나타낸 것이다. 유의할 것은, 측정에 사용한 GaN계 반도체 레이저에서의 레이저 구조를 형성하는 GaN계 반도체층의 두께나 조성 등은 상기의 구체적인 예와 동일하고, t₁=145nm이고, t₂=13nm이다. 또, 코히어런트 특성의 측정은 광 출력을 15mW로 하여 수행하였다. γ=20%이다. 도 3으로부터 명백한 바와 같이, 자려 펄스 발진 레이저의 다중 모드 특성이 확인된다. 또, 도 4에 나타낸 바와 같이, 자려 펄스 발진 레이저의 특성인 코히런트(간섭 가능성) 저하(γ특성)가 확인된다.

도 5 및 도 6에, 비교예에 따른 GaN계 반도체 레이저의 스펙트럼 특성 및 코히런트 특성의 측정 결과를 나타낸 것이다. 이 비교예의 GaN계 반도체 레이저에서의 레이저 구조를 형성하는 GaN계 반도체층의 두께나 조성 등은 상기한 구체적인 예와 동일하지만, t₁=145nm 및 t₂=102nm로 설정하므로, t₁는 t₁≥105nm의 조건을 충족시키지만, t₂는 0≤t₂≤100nm의 조건을 충족시키지 못한다. 코히어런트 특성의 측정은 광 출력을 15mW로 하여 수행하였다. 도 5로부터 명백한 바와 같이, 자려 펄스 발진 동작을 나타내는, 다중 모드 발진이 확인된다. 하지만, 도 6으로부터 명백한 바와 같이, 코히런트 저하(γ특성)는 불충분하였다.

이상에서 설명한 바와 같이, 본 발명의 제1 실시예에 따르면, 안정적인 자려 펄스 발진 동작이 가능하고 신뢰성이 높으며 수명이 긴, GaN계 반도체 레이저를 용 이하게 실현할 수 있다.

또, 다음과 같은 이점을 얻을 수도 있다. 홈(12, 13)의 외측 부분의 p형 GaN 접촉층(10) 위에, 절연막(14), SiO₂막(15) 및 비도핑 Si막(16)이 형성되어 있으므로, 절연막(14), SiO₂막(15) 및 비도핑 Si막(16)의 전체 두께만큼, 홈(12, 13)의 외측 부분에서의 p측 전극(17)과 n측 전극(18)의 간격을 릿지 스트라이프(11)와 홈(12, 13)의 부분에서의 간격보다 크게 설정할 수 있다. 이것은 p측 전극(17)과 n측 전극(18) 사이의 정전 용량의 저감을 도모할 수 있어, GaN계 반도체 레이저의 고주파 특성의 향상을 도모할 수 있고, 정전 누설이나 정전 파괴의 발생을 방지할 수 있다.

이 자려 펄스 발진형 GaN계 반도체 레이저는, 예를 들면 광 디스크 장치의 광 픽업의 광원으로 사용하기에 바람직한 것이다.

이제, 본 발명의 제2 실시예에 따른 GaN계 반도체 레이저에 대하여 설명한다.

도 7에 나타낸 바와 같이, 이 GaN계 반도체 레이저는, 홈(12, 13)의 바닥면이 포화가능한 흡수층(8)의 상부면과 하부면 사이에 위치하고 있는 것을 제외하고, 제1 실시예에 따른 GaN계 반도체 레이저와 같은 구성을 가진다. 이 경우, 홈(12, 13)의 바닥면 및 측면 하부의 근방에서 포화가능한 흡수층(8)에 에칭 손상이 발생한다.

이 제2 실시예에 따르면, 제1 실시예와 같은 이점을 얻을 수 있다.

본 발명의 제3 실시예에 따른 GaN계 반도체 레이저에 대하여 설명한다.

도 8에 나타낸 바와 같이, 이 GaN계 반도체 레이저는, 홈(12, 13)의 바닥면이 포화가능한 흡수층(8)의 하부면 아래쪽에 위치하고 있는 것을 제외하고, 제1 실시예에 따른 GaN계 반도체 레이저와 같은 구성을 가진다. 이 경우, 홈(12, 13)의 측면 근방에서 포화가능한 흡수층(8)에 에칭 손상이 발생한다.

이 제3 실시예에 따르면, 제1 실시예와 같은 이점을 얻을 수 있다.

이상, 본 발명의 몇몇 실시예에 대하여 구체적으로 설명하였으나, 본 발명은, 전술한 실시예에 한정되지 않고, 본 발명의 기술적 사상에 근거하는 다양한 변형이 가능하다.

예를 들면, 전술한 실시예에서 언급한 수치, 구조, 기판, 프로세스 등은 어디까지나 단지 예일 뿐이며, 필요에 따라, 이들과 다른 수치, 구조, 기판, 프로세스 등을 사용해도 된다.

그리고, 홈(12, 13)의 바닥면에서 포화가능한 흡수층(8)의 상부면까지의 거리 t₂를 t₂>105nm로 선택하고, 홈(12, 13)에 이온 주입을 행함으로써, 이들 홈(12, 13)의 바닥면의 하부측의 포화가능한 흡수층(8)에, 예를 들면 드라이 에칭에 의한 에칭 손상과 같은 정도의 손상을 생기게 하는 방법에 의해서도, 포화가능한 흡수층(8)의 캐리어 수명의 감소를 실현할 수 있다.

본 발명의 실시예에 따르면, 홈의 바닥면 및/또는 측면의 근방의 포화가능한 흡수층에서의 캐리어 수명을 충분히 감소시킬 수 있으므로, 안정적인 자려 펄스 발진 동작이 가능하고 수명이 긴, 질화물계 III-V족 화합물 반도체 등의 각종 반도체를 사용한 반도체 레이저를 용이하게 얻을 수 있다. 그리고, 이 반도체 레이저를 광원으로 사용함으로써, 고성능의 광 디스크 장치를 실현할 수 있다.

Claims (11)

1. 제1 도전형의 제1 클래드층;

   상기 제1 클래드층 위의 활성층;

   상기 활성층 위의 포화가능한 흡수층; 및

   상기 포화가능한 흡수층 위의 제2 도전형의 제2 클래드층

   을 포함하고,

   상기 제1 클래드층, 상기 활성층, 상기 포화가능한 흡수층 및 상기 제2 클래드층은 GaN계 반도체로 이루어지고,

   적어도 상기 제2 클래드층에, 소정의 간격을 두고 서로 평행하게 한 쌍의 홈(groove)이 형성되되 그 사이에 릿지 스트라이프(ridge stripe)가 형성되어 있는 GaN계 반도체 레이저를 제조하는 경우에,

   상기 제1 클래드층, 상기 활성층, 상기 포화가능한 흡수층 및 상기 제2 클래드층을 성장시킨 후, 적어도 상기 제2 클래드층을 드라이 에칭함으로써 상기 홈을 형성하여, 상기 홈의 바닥면 또는 측면으로부터 소정 거리 이내의 상기 포화 흡수층에 상기 드라이 에칭에 의한 에칭 손상을 발생시켜, 상기 홈의 바닥면에서 상기 활성층의 상부면까지의 거리가 105nm 이상이고, 상기 홈의 바닥면에서 상기 포화가능한 흡수층의 상부면까지의 거리가 100nm 이하가 되도록 하는, GaN계 반도체 레이저의 제조 방법.
2. 삭제
3. 삭제
4. 삭제
5. 삭제
6. 삭제
7. 삭제
8. 삭제
9. 삭제
10. 삭제
11. 삭제

Images