JP2007128640A - Sramデバイスの同じサイクルにおける読出動作及び書込動作の実行 - Google Patents
Sramデバイスの同じサイクルにおける読出動作及び書込動作の実行 Download PDFInfo
- Publication number
- JP2007128640A JP2007128640A JP2006294640A JP2006294640A JP2007128640A JP 2007128640 A JP2007128640 A JP 2007128640A JP 2006294640 A JP2006294640 A JP 2006294640A JP 2006294640 A JP2006294640 A JP 2006294640A JP 2007128640 A JP2007128640 A JP 2007128640A
- Authority
- JP
- Japan
- Prior art keywords
- decode signal
- read
- write
- pulse
- memory address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Abstract
【解決手段】デコード信号回路は、デュアル動作デコード信号を生成し、これにより、メモリデバイスは、1つのクロックサイクルで読出動作及び書込動作を行うことができる。デコード信号回路は、読出デコード信号及び書込デコード信号を生成及び互いに多重化して、デュアル動作デコード信号を生成するように構成される。メモリデバイスは、1つのサイクルで連続的に読出アドレス及び書込アドレスを受信し、デュアル動作デコード信号を生成する。同じサイクルにおいて、単一の動作、例えば、読出し専用動作又は書込動作のいずれかのみを行うこともでき、読出動作及び書込動作を同時に実行するデュアル動作を行うこともできる。
【選択図】図6
Description
Claims (33)
- メモリデバイスのデコード信号を生成するデコード信号生成回路において、
外部クロック信号を受信し、該外部クロック信号の立ち上がりエッジに応じて読出パルスを生成し、該読出パルスの立ち下がりエッジに応じて書込パルスを生成するクロック発生回路と、
上記クロック発生回路に接続され、該クロック発生回路から上記読出パルス及び書込パルスを受信し、該読出パルス及び書込パルスに応じて、上記外部クロック信号の1サイクル間に実行される読出動作及び書込動作に対応するデコード信号を生成するデコード信号回路とを備えるデコード信号生成回路。 - 上記デコード信号回路は、読出メモリアドレス及び書込メモリアドレスを受信し、該読出メモリアドレス及び書込メモリアドレスに基づいて、デコード信号を生成することを特徴とする請求項1記載のデコード信号生成回路。
- 上記デコード信号回路は、上記読出パルス及び読出アドレスに基づいて、読出動作に対応する読出デコード信号を生成する第1のラッチ回路を備えることを特徴とする請求項2記載のデコード信号生成回路。
- 上記デコード信号回路は、上記書込パルス及び書込アドレスに基づいて、書込動作に対応する書込デコード信号を生成する第2のラッチ回路を備えることを特徴とする請求項3記載のデコード信号生成回路。
- 上記デコード信号のデューティサイクルは、読出パルスのデューティサイクルと書込パルスのデューティサイクルとを含むことを特徴とする請求項4記載のデコード信号生成回路。
- 上記デコード信号のデューティサイクルは、上記読出デコード信号の生成と、書込デコード信号の生成との間のギャップ期間を含むことを特徴とする請求項5記載のデコード信号生成回路。
- 上記デコード信号回路は、上記ギャップ期間の間、ハイデコード信号を生成する第3のラッチ回路を備えることを特徴とする請求項6記載のデコード信号生成回路。
- 上記読出メモリアドレスと書込メモリアドレスとが同じメモリアドレスである場合、上記デコード信号回路は、該メモリアドレスに宛てて単一のデコード信号を生成することを特徴とする請求項2記載のデコード信号生成回路。
- 上記読出メモリアドレスと書込メモリアドレスとが異なる場合、上記デコード信号回路は、該読出メモリアドレスに宛てて読出デコード信号を生成し、該書込メモリアドレスに宛てて書込デコード信号を生成することを特徴とする請求項2記載のデコード信号生成回路。
- 上記メモリデバイスは、高速SRAMデバイスであることを特徴とする請求項1記載のデコード信号生成回路。
- 外部クロック信号を受信し、該外部クロック信号の立ち上がりエッジに応じて読出パルスを生成し、該読出パルスの立ち下がりエッジに応じて書込パルスを生成するクロック発生回路と、上記クロック発生回路に接続され、該クロック発生回路から上記読出パルス及び書込パルスを受信し、該読出パルス及び書込パルスに応じて、外部クロック信号の1サイクル間に実行される読出動作及び書込動作に対応するデコード信号を生成するデコード信号回路とを備える処理モジュールと、
上記処理モジュールに接続され、上記デコード信号を受信し、該デコード信号に基づく読出動作及び書込動作を実行するメモリデバイスとを備えるコンピューティング装置。 - 上記デコード信号回路は、上記メモリデバイスの読出メモリアドレス及び書込メモリアドレスを受信し、該読出メモリアドレス及び書込メモリアドレスに基づいて、デコード信号を生成することを特徴とする請求項11記載のコンピューティング装置。
- 上記デコード信号回路は、上記読出パルス及び読出アドレスに基づいて、読出動作に対応する読出デコード信号を生成する第1のラッチ回路を備えることを特徴とする請求項12記載のコンピューティング装置。
- 上記デコード信号回路は、上記書込パルス及び書込アドレスに基づいて、書込動作に対応する書込デコード信号を生成する第2のラッチ回路を備えることを特徴とする請求項13記載のコンピューティング装置。
- 上記デコード信号のデューティサイクルは、読出パルスのデューティサイクルと書込パルスのデューティサイクルとを含むことを特徴とする請求項14記載のコンピューティング装置。
- 上記デコード信号のデューティサイクルは、上記読出デコード信号の生成及び書込デコード信号の生成の間のギャップ期間を含むことを特徴とする請求項15記載のコンピューティング装置。
- 上記デコード信号回路は、上記ギャップ期間の間、ハイデコード信号を生成する第3のラッチ回路を備えることを特徴とする請求項16記載のコンピューティング装置。
- 上記読出メモリアドレスと書込メモリアドレスとが同じメモリアドレスである場合、上記デコード信号回路は、該メモリアドレスに宛てて単一のデコード信号を生成することを特徴とする請求項12記載のコンピューティング装置。
- 上記読出メモリアドレスと書込メモリアドレスとが異なる場合、上記デコード信号回路は、該読出メモリアドレスに宛てて読出デコード信号を生成し、該書込メモリアドレスに宛てて書込デコード信号を生成することを特徴とする請求項12記載のコンピューティング装置。
- 上記メモリデバイスは、高速SRAMデバイスであることを特徴とする請求項11記載のコンピューティング装置。
- メモリデバイスのためにデコード信号を生成するデコード信号生成方法において、
外部クロック信号を受信するステップと、
上記外部クロック信号の立ち上がりエッジに応じて読出パルスを生成するステップと、
上記読出パルスの立ち下がりエッジに応じて書込パルスを生成するステップと、
上記読出パルス及び書込パルスに応じて、読出動作及び書込動作に対応するデコード信号を生成するステップと、
上記メモリデバイスに上記デコード信号を供給するステップと、
上記デコード信号に基づいて、上記外部クロック信号の1サイクル間に、読出動作及び書込動作を実行するステップとを有するデコード信号生成方法。 - 読出アドレス及び書込アドレスを受信するステップを更に有する請求項21記載のデコード信号生成方法。
- 上記デコード信号を生成するステップは、上記読出パルス、読出メモリアドレス、書込パルス及び書込メモリアドレスに基づいて、デコード信号を生成するステップを含むことを特徴とする請求項22記載のデコード信号生成方法。
- 上記デコード信号を生成するステップは、読出パルス及び読出アドレスに基づいて、読出動作に対応する読出デコード信号を生成するステップを含むことを特徴とする請求項23記載のデコード信号生成方法。
- 上記デコード信号を生成するステップは、上記書込パルス及び書込アドレスに基づいて、書込動作に対応する書込デコード信号を生成するステップを含むことを特徴とする請求項24記載のデコード信号生成方法。
- 上記デコード信号を生成するステップは、読出パルスのデューティサイクルと書込パルスのデューティサイクルとを含むデューティサイクルを有するデコード信号を生成することを特徴とする請求項25記載のデコード信号生成方法。
- 上記デコード信号のデューティサイクルは、上記読出デコード信号の生成及び書込デコード信号の生成の間のギャップ期間を含むことを特徴とする請求項26記載のデコード信号生成方法。
- 上記デコード信号を生成するステップは、ギャップ期間の間、ハイデコード信号を生成するステップを含むことを特徴とする請求項27記載のデコード信号生成方法。
- 上記読出メモリアドレスと書込メモリアドレスとが同じメモリアドレスである場合、上記デコード信号を生成するステップは、読出デコード信号及び書込デコード信号を含む単一のデコード信号を生成するステップを含むことを特徴とする請求項24記載のデコード信号生成方法。
- 上記メモリデバイスに上記デコード信号を供給するステップは、該メモリデバイスのメモリアドレスに単一のデコード信号を供給するステップを含むことを特徴とする請求項29記載のデコード信号生成方法。
- 上記読出メモリアドレスと書込メモリアドレスとが異なる場合、上記デコード信号を生成するステップは、該読出メモリアドレスに宛てて読出デコード信号を生成し、該書込メモリアドレスに宛てて書込デコード信号を生成するステップを含むことを特徴とする請求項24記載のデコード信号生成方法。
- 上記メモリデバイスに上記デコード信号を供給するステップは、該メモリデバイス上記読出メモリアドレスに読出デコード信号を供給するステップと、該メモリデバイスの上記書込メモリアドレスに書込デコード信号を供給するステップとを有することを特徴とする請求項31記載のデコード信号生成方法。
- 上記メモリデバイスは、高速SRAMデバイスであることを特徴とする請求項21記載のデコード信号生成方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US73139505P | 2005-10-28 | 2005-10-28 | |
US60/731,395 | 2005-10-28 | ||
US11/404,191 | 2006-04-14 | ||
US11/404,191 US7355907B2 (en) | 2005-10-28 | 2006-04-14 | Performing read and write operations in the same cycle for an SRAM device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007128640A true JP2007128640A (ja) | 2007-05-24 |
JP5080059B2 JP5080059B2 (ja) | 2012-11-21 |
Family
ID=37996099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006294640A Active JP5080059B2 (ja) | 2005-10-28 | 2006-10-30 | Sramデバイスの同じサイクルにおける読出動作及び書込動作の実行 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7355907B2 (ja) |
JP (1) | JP5080059B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9053521B2 (en) | 2010-01-06 | 2015-06-09 | Samsung Electronics Co., Ltd. | Image processing apparatus and method |
US11775430B1 (en) * | 2018-03-12 | 2023-10-03 | Amazon Technologies, Inc. | Memory access for multiple circuit components |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7668029B2 (en) * | 2006-08-11 | 2010-02-23 | Freescale Semiconductor, Inc | Memory having sense time of variable duration |
US7502277B2 (en) * | 2006-11-15 | 2009-03-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Word-line driver design for pseudo two-port memories |
US7964050B2 (en) * | 2008-06-04 | 2011-06-21 | Barrday, Inc. | Method for processing a composite |
US8644088B2 (en) | 2010-10-28 | 2014-02-04 | Hynix Semiconductor Inc. | Semiconductor memory device and semiconductor system including the same |
US8305835B2 (en) * | 2010-12-14 | 2012-11-06 | Advanced Micro Devices, Inc. | Memory elements having configurable access duty cycles and related operating methods |
JP5539916B2 (ja) * | 2011-03-04 | 2014-07-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8982649B2 (en) | 2011-08-12 | 2015-03-17 | Gsi Technology, Inc. | Systems and methods involving multi-bank, dual- or multi-pipe SRAMs |
US9519531B2 (en) * | 2012-11-27 | 2016-12-13 | Samsung Electronics Co., Ltd. | Memory devices and memory systems having the same |
US9741442B2 (en) | 2013-03-12 | 2017-08-22 | Sandisk Technologies Llc | System and method of reading data from memory concurrently with sending write data to the memory |
US9064604B2 (en) * | 2013-03-15 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company Limited | Timing logic for memory array |
US11227653B1 (en) | 2016-12-06 | 2022-01-18 | Gsi Technology, Inc. | Storage array circuits and methods for computational memory cells |
US10943648B1 (en) | 2016-12-06 | 2021-03-09 | Gsi Technology, Inc. | Ultra low VDD memory cell with ratioless write port |
US10777262B1 (en) | 2016-12-06 | 2020-09-15 | Gsi Technology, Inc. | Read data processing circuits and methods associated memory cells |
US10770133B1 (en) | 2016-12-06 | 2020-09-08 | Gsi Technology, Inc. | Read and write data processing circuits and methods associated with computational memory cells that provides write inhibits and read bit line pre-charge inhibits |
US10854284B1 (en) | 2016-12-06 | 2020-12-01 | Gsi Technology, Inc. | Computational memory cell and processing array device with ratioless write port |
US10891076B1 (en) | 2016-12-06 | 2021-01-12 | Gsi Technology, Inc. | Results processing circuits and methods associated with computational memory cells |
US10860320B1 (en) | 2016-12-06 | 2020-12-08 | Gsi Technology, Inc. | Orthogonal data transposition system and method during data transfers to/from a processing array |
US10847212B1 (en) | 2016-12-06 | 2020-11-24 | Gsi Technology, Inc. | Read and write data processing circuits and methods associated with computational memory cells using two read multiplexers |
US10847213B1 (en) | 2016-12-06 | 2020-11-24 | Gsi Technology, Inc. | Write data processing circuits and methods associated with computational memory cells |
US10249362B2 (en) | 2016-12-06 | 2019-04-02 | Gsi Technology, Inc. | Computational memory cell and processing array device using the memory cells for XOR and XNOR computations |
US10860318B2 (en) | 2016-12-06 | 2020-12-08 | Gsi Technology, Inc. | Computational memory cell and processing array device using memory cells |
US10978139B2 (en) | 2019-06-04 | 2021-04-13 | Qualcomm Incorporated | Dual-mode high-bandwidth SRAM with self-timed clock circuit |
US10877731B1 (en) | 2019-06-18 | 2020-12-29 | Gsi Technology, Inc. | Processing array device that performs one cycle full adder operation and bit line read/write logic features |
US10958272B2 (en) | 2019-06-18 | 2021-03-23 | Gsi Technology, Inc. | Computational memory cell and processing array device using complementary exclusive or memory cells |
US10930341B1 (en) | 2019-06-18 | 2021-02-23 | Gsi Technology, Inc. | Processing array device that performs one cycle full adder operation and bit line read/write logic features |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03278394A (ja) * | 1990-03-27 | 1991-12-10 | Nec Corp | 同期式sram装置 |
WO1992004774A1 (en) * | 1990-09-05 | 1992-03-19 | Fujitsu Limited | Semiconductor integrated circuit |
JPH06296133A (ja) * | 1993-04-09 | 1994-10-21 | Matsushita Electric Ind Co Ltd | ダイナミック回路 |
JPH0784987A (ja) * | 1993-06-28 | 1995-03-31 | Hitachi Ltd | 半導体集積回路 |
JPH10177791A (ja) * | 1996-12-06 | 1998-06-30 | Samsung Electron Co Ltd | 半導体メモリ装置のローデコーダ |
JP2000173270A (ja) * | 1998-12-04 | 2000-06-23 | Matsushita Electric Ind Co Ltd | 半導体メモリ |
JP2002216479A (ja) * | 2000-11-23 | 2002-08-02 | Hynix Semiconductor Inc | クワッドデータレートシンクロナス半導体メモリ装置の駆動方法及び駆動回路 |
JP2002298579A (ja) * | 2001-03-29 | 2002-10-11 | Toshiba Corp | 半導体記憶装置 |
JP2002313082A (ja) * | 2001-04-18 | 2002-10-25 | Samsung Electronics Co Ltd | 半導体メモリ装置における読み出し及び書き込み方法及び装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6629223B2 (en) * | 1998-10-06 | 2003-09-30 | Texas Instruments Incorporated | Method and apparatus for accessing a memory core multiple times in a single clock cycle |
US6836144B1 (en) * | 2001-12-10 | 2004-12-28 | Altera Corporation | Programmable series on-chip termination impedance and impedance matching |
US6967861B2 (en) * | 2004-02-27 | 2005-11-22 | International Business Machines Corporation | Method and apparatus for improving cycle time in a quad data rate SRAM device |
DE102004044422B3 (de) * | 2004-09-14 | 2006-03-30 | Infineon Technologies Ag | Kalibrierungsschaltung für eine Treibersteuerschaltung und Treibersteuerschaltung |
-
2006
- 2006-04-14 US US11/404,191 patent/US7355907B2/en active Active
- 2006-10-30 JP JP2006294640A patent/JP5080059B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03278394A (ja) * | 1990-03-27 | 1991-12-10 | Nec Corp | 同期式sram装置 |
WO1992004774A1 (en) * | 1990-09-05 | 1992-03-19 | Fujitsu Limited | Semiconductor integrated circuit |
JPH06296133A (ja) * | 1993-04-09 | 1994-10-21 | Matsushita Electric Ind Co Ltd | ダイナミック回路 |
JPH0784987A (ja) * | 1993-06-28 | 1995-03-31 | Hitachi Ltd | 半導体集積回路 |
JPH10177791A (ja) * | 1996-12-06 | 1998-06-30 | Samsung Electron Co Ltd | 半導体メモリ装置のローデコーダ |
JP2000173270A (ja) * | 1998-12-04 | 2000-06-23 | Matsushita Electric Ind Co Ltd | 半導体メモリ |
JP2002216479A (ja) * | 2000-11-23 | 2002-08-02 | Hynix Semiconductor Inc | クワッドデータレートシンクロナス半導体メモリ装置の駆動方法及び駆動回路 |
JP2002298579A (ja) * | 2001-03-29 | 2002-10-11 | Toshiba Corp | 半導体記憶装置 |
JP2002313082A (ja) * | 2001-04-18 | 2002-10-25 | Samsung Electronics Co Ltd | 半導体メモリ装置における読み出し及び書き込み方法及び装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9053521B2 (en) | 2010-01-06 | 2015-06-09 | Samsung Electronics Co., Ltd. | Image processing apparatus and method |
US11775430B1 (en) * | 2018-03-12 | 2023-10-03 | Amazon Technologies, Inc. | Memory access for multiple circuit components |
Also Published As
Publication number | Publication date |
---|---|
JP5080059B2 (ja) | 2012-11-21 |
US7355907B2 (en) | 2008-04-08 |
US20070097780A1 (en) | 2007-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5080059B2 (ja) | Sramデバイスの同じサイクルにおける読出動作及び書込動作の実行 | |
EP3482395B1 (en) | Overlapping precharge and data write | |
JP4499069B2 (ja) | 同期式半導体メモリ装置のカラム選択ライン制御回路及びその制御方法 | |
JP3322411B2 (ja) | 書込みサイクル期間中のデータ変化における列平衡化を有する半導体メモリ | |
US7672182B2 (en) | Read assist circuit of SRAM with low standby current | |
JPS59178685A (ja) | 半導体記憶回路 | |
US6185151B1 (en) | Synchronous memory device with programmable write cycle and data write method using the same | |
JPH08279282A (ja) | 集積回路メモリ | |
CN101023237B (zh) | 具有数据保持锁存器的存储器设备及其操作方法 | |
JP2006196166A (ja) | バースト動作が可能なsramメモリ装置 | |
WO2006014395A2 (en) | Memory systems and methods | |
JP2007273007A (ja) | 半導体記憶装置 | |
JPH10144081A (ja) | 半導体メモリ装置のローデコーダ | |
US8325543B2 (en) | Global bit select circuit interface with false write through blocking | |
US20080290899A1 (en) | Integrated circuit and method of detecting a signal edge transition | |
US7440312B2 (en) | Memory write timing system | |
US6930952B2 (en) | Method of reading memory device in page mode and row decoder control circuit using the same | |
KR0157289B1 (ko) | 컬럼 선택 신호 제어회로 | |
US20050275430A1 (en) | Voltage level shifting circuit and method | |
JP3497650B2 (ja) | 半導体メモリ装置 | |
JPH1021688A (ja) | 半導体記憶装置 | |
US6580656B2 (en) | Semiconductor memory device having memory cell block activation control circuit and method for controlling activation of memory cell blocks thereof | |
JPH0330234B2 (ja) | ||
JP2908776B2 (ja) | メモリ装置用ライトリカバリ保障回路及び動作信号制御方法 | |
JPS59104788A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080619 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080619 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080627 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080708 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090518 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111220 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111226 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120120 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120125 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120220 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120820 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5080059 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |