JP2007109732A - Manufacturing method of element substrate and substrate holding device - Google Patents

Manufacturing method of element substrate and substrate holding device Download PDF

Info

Publication number
JP2007109732A
JP2007109732A JP2005296820A JP2005296820A JP2007109732A JP 2007109732 A JP2007109732 A JP 2007109732A JP 2005296820 A JP2005296820 A JP 2005296820A JP 2005296820 A JP2005296820 A JP 2005296820A JP 2007109732 A JP2007109732 A JP 2007109732A
Authority
JP
Japan
Prior art keywords
substrate
chuck
resistance value
specific resistance
tft array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005296820A
Other languages
Japanese (ja)
Inventor
Hirokazu Sakamoto
弘和 阪本
Toshio Araki
利夫 荒木
Osamu Aoki
理 青木
Hiromasa Morita
浩正 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005296820A priority Critical patent/JP2007109732A/en
Priority to TW095134785A priority patent/TW200729389A/en
Priority to KR1020060097013A priority patent/KR100834479B1/en
Priority to CNB2006101641272A priority patent/CN100474552C/en
Publication of JP2007109732A publication Critical patent/JP2007109732A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Abstract

<P>PROBLEM TO BE SOLVED: To prevent electrostatic charge of a substrate, to control current flowing at the time of removing a charge from the substrate so that it does not exceed a prescribed value, and to improve yield of an object which is manufactured as a result in a process where a prescribed processing is performed on the substrate where a fault due to the charge occurs. <P>SOLUTION: A substrate holding device is provided with a chuck 101 holding the substrate 201, and a chuck support 104 supporting the chuck 101. A part whose specific resistance value is the lowest in the contact part of the chuck 101 with the substrate 201 is formed of a material whose specific resistance value is 10<SP>5</SP>to 10<SP>10</SP>Ωcm. The part of the lowest specific resistance value is grounded through the chuck support 104. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は素子基板の製造方法及び基板保持装置に関する。   The present invention relates to an element substrate manufacturing method and a substrate holding apparatus.

近年、半導体装置及び液晶表示装置等の製造には絶縁性のガラス基板が用いられ、その上にＴＦＴ（Thin Film Transistor：薄膜トランジスタ）等の電子デバイスが形成される。基板上に電子デバイスを形成する際には、例えばフォトリソグラフィー法が用いられる。フォトリソグラフィー法においては、例えばウェットエッチングによるパターニングが行われる。   In recent years, an insulating glass substrate is used for manufacturing a semiconductor device, a liquid crystal display device, and the like, and an electronic device such as a TFT (Thin Film Transistor) is formed thereon. When forming an electronic device on a substrate, for example, a photolithography method is used. In the photolithography method, for example, patterning by wet etching is performed.

ウェットエッチング工程では、パターン形成予定の薄膜上に保護膜（レジスト）を形成し、酸等の薬液を用いて保護膜のないところを除去する。その後、リンス液により余分な酸を十分に落とす。このリンス液には、主に純水が用いられる。即ち、基板上の薬液を洗い流すために水洗が行なわれる。基板上に形成される電子デバイスは複数の層が積層されてなることが多い。従って、上記のフォトリソグラフィー法によるパターニングを複数回行うこととなり、それに伴ってリンス液による水洗も複数回行われる。このとき、絶縁性のガラス基板と絶縁性の純水との摩擦により静電気が発生し、発生した電荷が原因で基板上に形成された電子デバイスの静電破壊が発生する問題があった。   In the wet etching process, a protective film (resist) is formed on the thin film to be patterned, and portions without the protective film are removed using a chemical solution such as an acid. Thereafter, excess acid is sufficiently removed with a rinse solution. As the rinsing liquid, pure water is mainly used. That is, water washing is performed to wash away the chemical solution on the substrate. Electronic devices formed on a substrate are often formed by laminating a plurality of layers. Therefore, the patterning by the above-described photolithography method is performed a plurality of times, and accordingly, the rinse with the rinse liquid is also performed a plurality of times. At this time, static electricity is generated due to friction between the insulating glass substrate and the insulating pure water, and there has been a problem that electrostatic breakdown of the electronic device formed on the substrate occurs due to the generated charges.

従来この様な問題を解決する方法として、例えば特許文献１には純水に炭酸ガス等を導入してその比抵抗値を下げる手法が提案されている。また特許文献２には、基板を保持するチャックを導電性材料で構成することにより、当該チャックを介して基板上に帯電した電荷を放電させる手法が提案されている。更に、特許文献３には、基板を保持するチャックの表面抵抗値及び比抵抗値（文献中における体積固有抵抗値）が所定の範囲となるように調整することによって、静電破壊や、使用中の粉塵等の付着を防止している。
特開平９−１０９３号公報 特開２００３−９２３４３号公報 特開２０００−１９５９３２号公報 Conventionally, as a method for solving such a problem, for example, Patent Document 1 proposes a method of reducing the specific resistance value by introducing carbon dioxide or the like into pure water. Patent Document 2 proposes a method in which a chuck for holding a substrate is made of a conductive material, and charges charged on the substrate are discharged via the chuck. Further, Patent Document 3 discloses that electrostatic breakdown or in-use by adjusting the surface resistance value and specific resistance value (volume specific resistance value in the document) of the chuck holding the substrate to be within a predetermined range. This prevents the adhesion of dust.
JP-A-9-1093 JP 2003-92343 A JP 2000-195932 A

特許文献１に開示されているように、純水に炭酸ガス等を導入するためには、純水供給設備の改良が必要であり、多額なコストがかかってしまう。また、純水の比抵抗値を制御する必要がある等、プロセス管理上の制約が発生してしまうという問題がある。更に、写真製版の現像工程においては、現像処理後の純水リンス液に、炭酸ガスを導入した純水を使用することは、現像液のアルカリ濃度を急激に低下させ、レジストの残渣を発生させてしまい、パターン不良の原因となる問題点があった。   As disclosed in Patent Document 1, in order to introduce carbon dioxide gas or the like into pure water, it is necessary to improve the pure water supply facility, and a large cost is required. In addition, there is a problem that restrictions on process management occur, such as the necessity of controlling the specific resistance value of pure water. Furthermore, in the development process of photoengraving, the use of pure water into which carbon dioxide gas has been introduced into the pure water rinsing solution after the development process rapidly reduces the alkali concentration of the developer and generates resist residues. Therefore, there is a problem that causes a pattern defect.

特許文献２に開示されている方法を用いる場合、チャックが導電材料で形成されているため、基板上に帯電した電荷がチャックを伝って急激に放電される場合がある。この放電時に流れる電流によって基板上に形成された電子デバイスが破壊されてしまうという問題点があった。また、特許文献３に開示されているチャックは比抵抗値が低すぎるため、これも同様に基板上に帯電した電荷がチャックを伝って急激に放電される場合がある。   In the case of using the method disclosed in Patent Document 2, since the chuck is formed of a conductive material, the charge charged on the substrate may be rapidly discharged through the chuck. There is a problem that the electronic device formed on the substrate is destroyed by the current flowing during the discharge. In addition, since the specific resistance value of the chuck disclosed in Patent Document 3 is too low, the charge charged on the substrate may also be rapidly discharged through the chuck.

本発明は上記事情を背景としてなされたものであって、電荷による不具合が発生する基板に対して所定の処理を施す工程において、該基板の帯電を抑制すると共に、該基板からの電荷の除去に際して流れる電流が所定の値を超えないように制御し、結果的に製造されるものの歩留まりの向上を図ることを目的とする。   The present invention has been made against the background described above, and in the step of performing a predetermined treatment on a substrate in which a defect due to charge occurs, the substrate is suppressed from being charged and the charge is removed from the substrate. An object is to control the flowing current so as not to exceed a predetermined value and to improve the yield of the manufactured product as a result.

本発明に係る基板保持装置は、基板を保持するチャックと、前記チャックを支持するチャック支持部と、を備え、前記チャックの前記基板との接触部における最も比抵抗値の低い部分は、１０５Ωｃｍ〜１０１０Ωｃｍの比抵抗値の材料で形成され、前記最も比抵抗値の低い部分は、前記チャック支持部を介して接地されているものである。これにより、電荷による不具合が発生する基板に対して所定の処理を施す工程において、該基板の帯電を防止すると共に、該基板からの電荷の除去に際して流れる電流が所定の値を超えないように制御し、結果的に製造されるものの歩留まりの向上を図ることができる。 A substrate holding apparatus according to the present invention includes a chuck that holds a substrate and a chuck support portion that supports the chuck, and a portion having the lowest specific resistance value in a contact portion of the chuck with the substrate is 10 5. It is formed of a material having a specific resistance value of Ωcm to 10 10 Ωcm, and the portion having the lowest specific resistance value is grounded via the chuck support portion. As a result, in the step of performing a predetermined process on the substrate in which a defect due to charge occurs, the substrate is prevented from being charged and the current flowing when the charge is removed from the substrate is controlled not to exceed a predetermined value. As a result, the yield of manufactured products can be improved.

ここで、前記最も比抵抗値の低い部分は、絶縁性材料にカーボンナノチューブを混合させた材料で形成されていることが好ましい。これにより、絶縁性材料に混合するカーボンナノチューブの混合比率で比抵抗を調整することができ、更にカーボンナノチューブであることによって、少ない混合比で所望の比抵抗を実現することができる。   Here, the portion having the lowest specific resistance value is preferably formed of a material obtained by mixing carbon nanotubes with an insulating material. As a result, the specific resistance can be adjusted by the mixing ratio of the carbon nanotubes mixed with the insulating material, and the desired specific resistance can be realized with a small mixing ratio by using the carbon nanotubes.

また、前記カーボンナノチューブの繊維が略一方向に配列しており、前記最も比抵抗値の低い部分が電気的異方性を有することが好ましい。これにより、必要な方向にのみ電流パスを形成することができ、絶縁性材料に混合するカーボンナノチューブの比率を更に少なくすることができる。   The carbon nanotube fibers are preferably arranged in approximately one direction, and the portion having the lowest specific resistance value preferably has electrical anisotropy. Thereby, a current path can be formed only in a necessary direction, and the ratio of carbon nanotubes mixed in the insulating material can be further reduced.

更に、前記絶縁性材料が、ポリカーボネイト、フッ素樹脂及び塩化ビニルのうちの少なくとも１種類以上を主成分とする材料で形成されている、請求項２又は３に記載の基板保持装置。ポリカーボネイトであれば、容易にカーボンナノチューブを混合することができ、フッ素樹脂であれば上記チャックを用いてガラス基板を保持する場合に帯電を抑制することができ、塩化ビニルであれば容易に加工することができる。   The substrate holding device according to claim 2 or 3, wherein the insulating material is formed of a material mainly composed of at least one of polycarbonate, fluororesin, and vinyl chloride. If it is a polycarbonate, carbon nanotubes can be easily mixed. If it is a fluororesin, charging can be suppressed when holding the glass substrate using the above chuck, and if it is vinyl chloride, it is easily processed. be able to.

更にまた、前記チャック支持部は、前記チャックの基板保持面とは反対側の面において前記チャックを支持し、前記最も比抵抗値の低い部分において、前記基板に平行な方向の比抵抗値は前記基板に垂直な方向の比抵抗値よりも大きいことが好ましい。これにより、基板はチャックを伝って導電性の部材に電気的に接続されると共に、チャックとその側面に当接する他の部材とを絶縁することが可能となる。   Furthermore, the chuck support portion supports the chuck on a surface opposite to the substrate holding surface of the chuck, and the specific resistance value in the direction parallel to the substrate is the portion having the lowest specific resistance value. It is preferably larger than the specific resistance value in the direction perpendicular to the substrate. As a result, the substrate is electrically connected to the conductive member through the chuck and can insulate the chuck from other members that abut on the side surfaces thereof.

本発明に係る素子基板の製造方法は、電子素子がその上に形成された素子基板の製造方法であって、基板の帯電荷を除電するように、前記基板との接触部における最も比抵抗値の低い部分が、１０５Ωｃｍ〜１０１０Ωｃｍの比抵抗値である材料で形成されたチャックによって前記基板を保持し、前記チャックで前記基板を保持した状態において当該基板を処理するものである。これにより、電荷による不具合が発生する基板に対して所定の処理を施す工程において、該基板の帯電を防止すると共に、該基板からの電荷の除去に際して流れる電流が所定の値を超えないように制御し、結果的に製造されるものの歩留まりの向上を図ることができる。 A method for manufacturing an element substrate according to the present invention is a method for manufacturing an element substrate on which an electronic element is formed, and the most specific resistance value at a contact portion with the substrate so as to remove a charge on the substrate. The lower part of the substrate holds the substrate by a chuck made of a material having a specific resistance value of 10 5 Ωcm to 10 10 Ωcm, and processes the substrate in a state where the substrate is held by the chuck. As a result, in the step of performing a predetermined process on the substrate in which a defect due to charge occurs, the substrate is prevented from being charged and the current flowing when the charge is removed from the substrate is controlled not to exceed a predetermined value. As a result, the yield of manufactured products can be improved.

ここで、前記最も比抵抗値の低い部分は、絶縁性材料にカーボンナノチューブを混合させた材料で形成されていることが好ましい。これにより、絶縁性材料に混合するカーボンナノチューブの混合比率で比抵抗を調整することができ、更にカーボンナノチューブであることによって、少ない混合比で所望の比抵抗を実現することができる。   Here, it is preferable that the portion having the lowest specific resistance value is formed of a material obtained by mixing carbon nanotubes with an insulating material. Thereby, the specific resistance can be adjusted by the mixing ratio of the carbon nanotubes mixed in the insulating material, and the desired specific resistance can be realized with a small mixing ratio by using the carbon nanotubes.

また、前記カーボンナノチューブの繊維が略一方向に配列しており、前記最も比抵抗値の低い部分が電気的異方性を有することが好ましい。これにより、必要な方向にのみ電流パスを形成することができ、絶縁性材料に混合するカーボンナノチューブの比率を更に少なくすることができる。   The carbon nanotube fibers are preferably arranged in approximately one direction, and the portion having the lowest specific resistance value preferably has electrical anisotropy. Thereby, a current path can be formed only in a necessary direction, and the ratio of carbon nanotubes mixed in the insulating material can be further reduced.

更に、前記基板は絶縁性基板であり、前記チャックで前記基板を保持した状態において当該基板を純水を用いて洗浄することができる。これにより、純水以外を洗浄液として用いる場合の不具合を回避することができ、絶縁性基板と絶縁性である純水との摩擦によって生じる電荷を好適に除電することができる。   Further, the substrate is an insulating substrate, and the substrate can be cleaned with pure water in a state where the substrate is held by the chuck. As a result, it is possible to avoid problems when other than pure water is used as the cleaning liquid, and it is possible to appropriately eliminate charges generated by friction between the insulating substrate and the pure water that is insulating.

更にまた、導電性の部材が、前記チャックの基板保持面とは反対側の面において前記チャックを保持し、前記基板の帯電荷は前記導電性の部材を介して除電され、前記最も比抵抗値の低い部分において、前記基板に平行な方向の比抵抗値は前記基板に垂直な方向の比抵抗値よりも大きいことが好ましい。これにより、基板はチャックを伝って導電性の部材に電気的に接続されると共に、チャックとその側面に当接する他の部材とを絶縁することが可能となる。   Furthermore, a conductive member holds the chuck on a surface opposite to the substrate holding surface of the chuck, and the charge on the substrate is neutralized through the conductive member, and the most specific resistance value is obtained. Preferably, the specific resistance value in the direction parallel to the substrate is higher than the specific resistance value in the direction perpendicular to the substrate. As a result, the substrate is electrically connected to the conductive member through the chuck and can insulate the chuck from other members that abut on the side surfaces thereof.

本発明により、電荷による不具合が発生する基板に対して所定の処理を施す工程において、該基板の帯電を防止すると共に、該基板からの電荷の除去に際して流れる電流が所定の値を超えないように制御し、結果的に製造されるものの歩留まりの向上を図ることができる。   According to the present invention, in the step of performing a predetermined process on a substrate in which a defect due to electric charge occurs, the substrate is prevented from being charged, and the current flowing when the charge is removed from the substrate does not exceed a predetermined value. It is possible to control, and as a result, the yield of manufactured products can be improved.

実施の形態１．
以下に、本発明を適用可能な実施の形態を説明する。説明の明確化のため以下の記載及び図面は、適宜、省略及び簡略化がなされている。又、各図面において、同一要素には同一の符号が付されており、必要に応じて重複説明は省略されている。以下の実施形態においては、液晶表示装置の製造工程において、絶縁性であるガラス基板上にＴＦＴ素子や画素電極等を形成し、アレイ基板を製造する工程を例として説明する。まず、液晶パネルの全体的な構成について図１を用いて説明する。 Embodiment 1 FIG.
Hereinafter, embodiments to which the present invention can be applied will be described. For clarity of explanation, the following description and drawings are omitted and simplified as appropriate. Moreover, in each drawing, the same code | symbol is attached | subjected to the same element and the duplication description is abbreviate | omitted as needed. In the following embodiments, a process of manufacturing an array substrate by forming TFT elements, pixel electrodes and the like on an insulating glass substrate in a manufacturing process of a liquid crystal display device will be described as an example. First, the overall configuration of the liquid crystal panel will be described with reference to FIG.

図１は、液晶表示装置の一例として、ＴＮ（Twisted Nematic）タイプのアクティブマトリックス液晶パネル２００の構成を示す模式断面図である。以下の説明においては、アクティブマトリックス、ＴＮタイプの液晶表示装置を例として説明するが、本発明は、ＩＰＳ（In-Plane Switching）タイプやパッシブ駆動の液晶パネルにも適用可能である。図１に示すように液晶パネル２００は、ＴＦＴ（Thin Film Transistor）アレイ基板２０１、対向基板２０２、液晶２０３、ＴＦＴ２０４、画素電極２０５、コモン電極２０６、カラーフィルタ２０７、ブラックマトリクス２０８及び配向膜２０９を有する。また、ＴＦＴ２０４は、ゲート電極２０４ａ、ソース電極２０４ｂ及びドレイン電極２０４ｃを有する。本実施形態は、図１に示したような液晶パネルの製造方法において、ＴＦＴアレイ基板２０１上にＴＦＴ２０４や画素電極２０５等を形成する工程に特徴を有する。   FIG. 1 is a schematic cross-sectional view showing a configuration of a TN (Twisted Nematic) type active matrix liquid crystal panel 200 as an example of a liquid crystal display device. In the following description, an active matrix, TN type liquid crystal display device will be described as an example. However, the present invention can also be applied to an IPS (In-Plane Switching) type or passive drive liquid crystal panel. As shown in FIG. 1, a liquid crystal panel 200 includes a TFT (Thin Film Transistor) array substrate 201, a counter substrate 202, a liquid crystal 203, a TFT 204, a pixel electrode 205, a common electrode 206, a color filter 207, a black matrix 208, and an alignment film 209. Have. The TFT 204 includes a gate electrode 204a, a source electrode 204b, and a drain electrode 204c. The present embodiment is characterized in the step of forming the TFT 204, the pixel electrode 205, and the like on the TFT array substrate 201 in the liquid crystal panel manufacturing method as shown in FIG.

液晶パネル２００は、ＴＦＴアレイ基板２０１と対向配置される対向基板２０２と両基板を接着する図示しないシール材との間の空間に液晶２０３を封入した構成を有する。ＴＦＴアレイ基板２０１は透明性を有する絶縁性の基板であり、例えばガラス基板が用いられる。ＴＦＴアレイ基板２０１上には、互いに直交する方向に図示しないゲート線（走査線）及びソース線（信号線）が形成されており、ゲート線とソース線との交差点近傍にはＴＦＴ２０４が設けられている。また、ゲート線とソース線との間にマトリクス状に形成された複数の画素電極２０５を有している。ＴＦＴ２０４のゲート電極２０４ａがゲート線に、ソース電極２０４ｂがソース線に、ドレイン電極２０４ｃが画素電極２０５に夫々接続される。   The liquid crystal panel 200 has a configuration in which a liquid crystal 203 is sealed in a space between a counter substrate 202 disposed to face the TFT array substrate 201 and a seal material (not shown) that bonds the two substrates. The TFT array substrate 201 is an insulating substrate having transparency, and for example, a glass substrate is used. On the TFT array substrate 201, gate lines (scanning lines) and source lines (signal lines) (not shown) are formed in directions orthogonal to each other, and a TFT 204 is provided in the vicinity of the intersection of the gate lines and the source lines. Yes. In addition, a plurality of pixel electrodes 205 are formed in a matrix between the gate line and the source line. The gate electrode 204 a of the TFT 204 is connected to the gate line, the source electrode 204 b is connected to the source line, and the drain electrode 204 c is connected to the pixel electrode 205.

他方、対向基板２０２上にはコモン電極２０６及びＲ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタ２０７、ブラックマトリクス２０８が形成されている。コモン電極２０６は、画素電極２０５と対向するように対向基板２０２の略全面に形成される短形状の透明基板である。コモン電極２０６としては、ＩＴＯ（Indium Tin Oxide）などの透明導電膜を用いる。ＴＦＴアレイ基板２０１と対向基板２０２との間は、図示しないビーズスペーサ、柱状スペーサ等によって所定の間隔になるように維持されている。   On the other hand, a common electrode 206 and R (red), G (green), and B (blue) color filters 207 and a black matrix 208 are formed on the counter substrate 202. The common electrode 206 is a short transparent substrate formed on substantially the entire surface of the counter substrate 202 so as to face the pixel electrode 205. As the common electrode 206, a transparent conductive film such as ITO (Indium Tin Oxide) is used. The TFT array substrate 201 and the counter substrate 202 are maintained at a predetermined interval by a bead spacer, a columnar spacer or the like (not shown).

ＴＦＴアレイ基板２０１及び対向基板２０２の対向する面には、夫々所定の方向に配向された配向膜２０９が形成されている。両基板は、図示しない枠状のシール材により周辺を接着され、ＴＦＴアレイ基板２０１と対向基板２０２とシール材とで形成される空間に液晶２０３が封入されている。これら両基板に挟持された液晶２０３は、夫々の基板上に設けられた配向膜２０９によって所定の方向に配向する。上述の様な配向膜２０９の液晶配向機能は、ＴＦＴアレイ基板２０１及び対向基板２０２上に形成された配向膜２０９表面をラビング（こする）ことにより与えられる。   On the opposing surfaces of the TFT array substrate 201 and the counter substrate 202, an alignment film 209 that is aligned in a predetermined direction is formed. Both substrates are bonded at the periphery by a frame-shaped sealing material (not shown), and a liquid crystal 203 is sealed in a space formed by the TFT array substrate 201, the counter substrate 202, and the sealing material. The liquid crystal 203 sandwiched between these substrates is aligned in a predetermined direction by an alignment film 209 provided on each substrate. The liquid crystal alignment function of the alignment film 209 as described above is given by rubbing the surface of the alignment film 209 formed on the TFT array substrate 201 and the counter substrate 202.

上記の様な液晶パネル２００におけるＴＦＴ２０４や画素電極２０５等の形成は、ＴＦＴアレイ基板２０１上に導電層や絶縁層等をパターニングし、積層していくことにより行う。各層のパターニング工程ではフォトリソグラフィー法が用いられる。フォトリソグラフィー法においては、例えばウェットエッチングによるパターニングが行われ、この後にエッチングに用いた薬液をリンス液によって洗い流す洗浄工程が行われる。リンス液には主に純水が用いられる。本実施形態は、少なくとも上記の洗浄工程においてＴＦＴアレイ基板２０１を保持するチャックに特徴を有する。   The TFT 204, the pixel electrode 205, and the like in the liquid crystal panel 200 as described above are formed by patterning and laminating a conductive layer, an insulating layer, and the like on the TFT array substrate 201. Photolithography is used in the patterning process of each layer. In the photolithography method, for example, patterning by wet etching is performed, and thereafter, a cleaning process is performed in which a chemical solution used for etching is washed away with a rinse solution. Pure water is mainly used as the rinse liquid. This embodiment is characterized by a chuck that holds the TFT array substrate 201 at least in the above-described cleaning step.

次に、ＴＦＴアレイ基板２０１面上の洗浄工程について説明する。図２は、洗浄工程において、ＴＦＴアレイ基板２０１を保持するチャック１０１の基板保持面を示す平面図である。図２においては、チャック１０１に保持されるＴＦＴアレイ基板２０１は破線で示されている。また、図３は、図２に示すチャック１０１のＸ−Ｘ部の断面形状及びこのチャック１０１を用いた基板処理装置１００を示すものである。本実施形態に係るチャック１０１は、チャック１０１の基板保持面に形成された溝１０２、溝１０２内部に形成された吸気口１０３、それぞれの吸気口１０３から延在し、チャック１０１内部で１つに連結されている真空排気用の配管１０５を有する。   Next, a cleaning process on the surface of the TFT array substrate 201 will be described. FIG. 2 is a plan view showing the substrate holding surface of the chuck 101 that holds the TFT array substrate 201 in the cleaning process. In FIG. 2, the TFT array substrate 201 held by the chuck 101 is indicated by a broken line. FIG. 3 shows a cross-sectional shape of the XX portion of the chuck 101 shown in FIG. 2 and a substrate processing apparatus 100 using the chuck 101. The chuck 101 according to the present embodiment extends from the groove 102 formed on the substrate holding surface of the chuck 101, the air inlet 103 formed in the groove 102, and the air inlet 103. A piping 105 for evacuation is connected.

更に、図３に示すように、本実施形態に係る基板処理装置１００は、上記のチャック１０１、チャック１０１の基板保持面とは反対側の面の中央に接続された回転軸１０４、チャック１０１に保持されたＴＦＴアレイ基板２０１の基板面に純水を供給して洗浄するためのノズル１０８、ノズル１０８に純水を供給するための純水供給装置１０９、回転軸１０４を回転駆動するための回転駆動装置１１０及び配管１０５内部を真空吸引するための真空吸引装置１１１を有する。   Further, as shown in FIG. 3, the substrate processing apparatus 100 according to the present embodiment includes a chuck 101, a rotary shaft 104 connected to the center of the surface of the chuck 101 opposite to the substrate holding surface, and a chuck 101. A nozzle 108 for supplying and cleaning pure water to the substrate surface of the TFT array substrate 201 held, a pure water supply device 109 for supplying pure water to the nozzle 108, and a rotation for rotationally driving the rotary shaft 104 A vacuum suction device 111 for vacuum suction of the drive device 110 and the inside of the pipe 105 is provided.

チャック１０１は、その基板保持面の形状が円形であり、所定の厚さを有する円盤状若しくは円柱状の形状を有する。チャック１０１は主材料がポリカーボネイトであり、針状のカーボンナノチューブが混合されている。カーボンナノチューブがポリカーボネイト内部において電流パスとなり、チャック１０１の比抵抗値を下げることができる。これにより、ＴＦＴアレイ基板２０１と純水との摩擦によって該基板上に生じた静電気がチャック１０１を伝って除電される。ポリカーボネイト内部においてカーボンナノチューブの繊維の方向はランダムであり、チャック１０１は全体として電器的に等方性の部材となる。   The chuck 101 has a circular substrate shape, and has a disk shape or a columnar shape having a predetermined thickness. The main material of the chuck 101 is polycarbonate, and needle-like carbon nanotubes are mixed. The carbon nanotube becomes a current path inside the polycarbonate, and the specific resistance value of the chuck 101 can be lowered. As a result, static electricity generated on the substrate due to friction between the TFT array substrate 201 and pure water is transmitted through the chuck 101 and is eliminated. The direction of the carbon nanotube fiber is random inside the polycarbonate, and the chuck 101 is an electrically isotropic member as a whole.

チャック１０１の基板保持面には、同心円状に複数の溝１０２が形成されている。本実施形態においては、同心円状に大小２つの溝１０２が形成されている。更に、溝１０２の内部には所定の間隔で複数の吸気口１０３が形成されている。夫々の吸気口１０３はチャック１０１内部の配管１０５とつながっている。夫々の吸気口１０３と連結されている配管１０５はチャック１０１内部で１つに連結されている。チャック１０１内部で連結された配管１０５は、チャック１０１の基板保持面とは反対側の面の中央に設けられた開口部１０６に連結している。   A plurality of grooves 102 are concentrically formed on the substrate holding surface of the chuck 101. In the present embodiment, two large and small grooves 102 are formed concentrically. Further, a plurality of air inlets 103 are formed in the groove 102 at predetermined intervals. Each intake port 103 is connected to a pipe 105 inside the chuck 101. The pipes 105 connected to the respective intake ports 103 are connected to one inside the chuck 101. A pipe 105 connected inside the chuck 101 is connected to an opening 106 provided at the center of the surface of the chuck 101 opposite to the substrate holding surface.

チャック１０１の基板保持面とは反対側の面の中央には、回転軸１０４が設けられている。換言すると、チャック１０１は回転軸１０４によって支持されている。回転軸１０４は円筒状の部材であり、その円筒軸がＴＦＴアレイ基板２０１の基板保持面と垂直になるように設けられている。また回転軸１０４内部の空洞は開口部１０６と連結されており、これにより回転軸１０４内部の空洞と配管１０５とが連結される。回転軸１０４内部の空洞は、チャック１０１とは反対側の端部において排気口１０７となる。従って、開口部１０６と回転軸１０４内部の空洞とは、排気口１０７から配管１０５内部を真空吸引するために十分な機密性を保って連結される。   A rotation shaft 104 is provided at the center of the surface of the chuck 101 opposite to the substrate holding surface. In other words, the chuck 101 is supported by the rotating shaft 104. The rotating shaft 104 is a cylindrical member, and is provided so that the cylindrical shaft is perpendicular to the substrate holding surface of the TFT array substrate 201. Moreover, the cavity inside the rotating shaft 104 is connected to the opening 106, and thereby the cavity inside the rotating shaft 104 and the pipe 105 are connected. The cavity inside the rotating shaft 104 serves as an exhaust port 107 at the end opposite to the chuck 101. Therefore, the opening 106 and the cavity inside the rotating shaft 104 are connected with sufficient secrecy to vacuum the inside of the pipe 105 from the exhaust port 107.

回転軸１０４は、チャック１０１と同一若しくはチャック１０１よりも比抵抗値の低い素材で形成されている。さらに、回転軸１０４には回転駆動装置１１０が接続され、排気口１０７には真空吸引装置１１１が接続されている。これにより、回転軸１０４は接地された状態となる。即ち、ＴＦＴアレイ基板２０１に帯電した電荷はチャック１０１及び回転軸１０４を伝って放電される。尚、チャック１０１と回転軸１０４とは別々の部材である必要はなく、上記の構成を有する限りは一体に成形されても良い。   The rotating shaft 104 is formed of a material that is the same as the chuck 101 or has a lower specific resistance value than the chuck 101. Further, a rotation driving device 110 is connected to the rotating shaft 104, and a vacuum suction device 111 is connected to the exhaust port 107. As a result, the rotating shaft 104 is grounded. That is, the electric charge charged in the TFT array substrate 201 is discharged through the chuck 101 and the rotating shaft 104. The chuck 101 and the rotating shaft 104 do not need to be separate members, and may be integrally formed as long as the above configuration is provided.

回転駆動装置１１０が回転軸１０４を回転させることによってチャック１０１が回転し、チャック１０１に保持されたＴＦＴアレイ基板２０１が回転する。これにより、ＴＦＴアレイ基板２０１上を洗浄した純水が振りきられ、ＴＦＴアレイ基板２０１がスピン乾燥される。この様に、チャック１０１はスピナーチャックとしても用いられるため、円盤状若しくは円筒状で形成することが好ましい。   The chuck 101 is rotated by the rotation driving device 110 rotating the rotation shaft 104, and the TFT array substrate 201 held by the chuck 101 is rotated. Accordingly, the pure water that has been washed on the TFT array substrate 201 is sprinkled, and the TFT array substrate 201 is spin-dried. Thus, since the chuck 101 is also used as a spinner chuck, it is preferably formed in a disk shape or a cylindrical shape.

チャック１０１の溝１０２が形成された面にＴＦＴアレイ基板２０１を載置した状態で、真空吸引装置１１１を用いて排気口１０７から真空吸引することにより、配管１０５及び吸気口１０３を通してＴＦＴアレイ基板２０１が溝１０２に吸着される。これにより、ＴＦＴアレイ基板２０１がチャック１０１に保持される。   With the TFT array substrate 201 placed on the surface of the chuck 101 on which the groove 102 is formed, vacuum suction is performed from the exhaust port 107 using the vacuum suction device 111, whereby the TFT array substrate 201 is passed through the pipe 105 and the suction port 103. Is adsorbed in the groove 102. As a result, the TFT array substrate 201 is held on the chuck 101.

ノズル１０８は、チャック１０１の基板保持面側に設けられている。ノズル１０８は純水供給装置１０９と接続されており、純水供給装置１０９からノズル１０８に純水が供給される。ノズル１０８は純水供給装置１０９から供給された純水をチャック１０１に保持されたＴＦＴアレイ基板２０１表面に供給し、基板面を洗浄する。   The nozzle 108 is provided on the substrate holding surface side of the chuck 101. The nozzle 108 is connected to a pure water supply device 109, and pure water is supplied from the pure water supply device 109 to the nozzle 108. The nozzle 108 supplies the pure water supplied from the pure water supply device 109 to the surface of the TFT array substrate 201 held by the chuck 101 and cleans the substrate surface.

この時、絶縁性であるＴＦＴアレイ基板２０１と純水との摩擦により静電気が発生する。しかしながら、ＴＦＴアレイ基板２０１はチャック１０１によって保持されているため、ＴＦＴアレイ基板２０１上で発生した電荷は基板上に帯電することなくチャック１０１を伝って放電される。以下に、チャック１０１によるＴＦＴアレイ基板２０１上の電荷の除電について説明する。   At this time, static electricity is generated by friction between the insulating TFT array substrate 201 and pure water. However, since the TFT array substrate 201 is held by the chuck 101, the charges generated on the TFT array substrate 201 are discharged through the chuck 101 without being charged on the substrate. Hereinafter, the charge removal on the TFT array substrate 201 by the chuck 101 will be described.

チャック１０１の比抵抗値は１０５Ωｃｍ以上、１０１０Ωｃｍ以下である。チャック１０１を比抵抗値が１０５Ωｃｍ未満の材料で形成した場合、チャック１０１表面若しくはチャック１０１内部における電荷の移動が速くなり過ぎる。これにより、ＴＦＴアレイ基板２０１上に帯電した電荷がチャック１０１を伝って急激に放電される。この時にＴＦＴアレイ基板２０１上に大きな電流が流れる。この電流により、ＴＦＴアレイ基板２０１上に形成された電子デバイスが破壊される場合があり、好ましくない。 The specific resistance value of the chuck 101 is 10 5 Ωcm or more and 10 10 Ωcm or less. When the chuck 101 is formed of a material having a specific resistance value of less than 10 5 Ωcm, the movement of charges on the surface of the chuck 101 or inside the chuck 101 becomes too fast. Thereby, the electric charge charged on the TFT array substrate 201 is rapidly discharged through the chuck 101. At this time, a large current flows on the TFT array substrate 201. This electric current may destroy an electronic device formed on the TFT array substrate 201, which is not preferable.

また、チャック１０１を比抵抗値が１０１０Ωｃｍよりも高い材料で形成した場合には、チャック１０１表面若しくはチャック１０１内部において電荷はほとんど移動しない。これにより、ＴＦＴアレイ基板２０１上に帯電した電荷は放電されず、ＴＦＴアレイ基板２０１は帯電したままとなる。ＴＦＴアレイ基板２０１上の電荷の分布によって、電圧の高い部分から低い部分に向かって電荷が移動し電流が流れる。この電流により、ＴＦＴアレイ基板２０１上に形成された電子デバイスが破壊される場合があり、好ましくない。 Further, when the chuck 101 is formed of a material having a specific resistance value higher than 10 10 Ωcm, the electric charge hardly moves on the surface of the chuck 101 or inside the chuck 101. Thereby, the electric charge charged on the TFT array substrate 201 is not discharged, and the TFT array substrate 201 remains charged. Due to the distribution of the charges on the TFT array substrate 201, the charges move from the high voltage portion toward the low voltage portion, and a current flows. This electric current may destroy an electronic device formed on the TFT array substrate 201, which is not preferable.

チャック１０１の比抵抗値が１０５Ωｃｍ以上、１０１０Ωｃｍ以下であれば、チャック１０１表面若しくは内部において電荷はゆっくりと移動する。これにより、ＴＦＴアレイ基板２０１上に帯電した電荷が徐々に放電されるので、ＴＦＴアレイ基板２０１上に大きな電流が流れることはない。従って、ＴＦＴアレイ基板２０１上に形成された電子デバイスの破壊を防ぐことができる。チャック１０１の比抵抗値は、主材料であるポリカーボネイトに混合するカーボンナノチューブの混合比、即ちポリカーボネイトに対するカーボンナノチューブの重量比率を調整することにより、所望の値に調整することができる。 If the specific resistance value of the chuck 101 is 10 5 Ωcm or more and 10 10 Ωcm or less, the charge moves slowly on the surface of the chuck 101 or inside. As a result, the electric charge charged on the TFT array substrate 201 is gradually discharged, so that no large current flows on the TFT array substrate 201. Therefore, destruction of the electronic device formed on the TFT array substrate 201 can be prevented. The specific resistance value of the chuck 101 can be adjusted to a desired value by adjusting the mixing ratio of the carbon nanotubes mixed with the polycarbonate which is the main material, that is, the weight ratio of the carbon nanotubes to the polycarbonate.

本実施形態のようにチャック１０１を伝って電荷が除電される構成を用いることにより、ＴＦＴアレイ基板２０１がチャック１０１に保持されている限り常に、基板上に発生した電荷の除電効果を得ることが可能となり、基板の帯電を防ぐことができる。また、基板をチャック１０１から剥離する際の基板の帯電量（剥離帯電）は大きなものとなるが、本実施形態に係るチャック１０１であれば、発生した電荷は瞬時にチャック１０１を伝って除電される。従って、ＴＦＴアレイ基板２０１をチャック１０１から剥離する際の基板の帯電を抑制することも可能となる。   By using a configuration in which charges are removed through the chuck 101 as in the present embodiment, the effect of removing charges generated on the substrate can always be obtained as long as the TFT array substrate 201 is held on the chuck 101. This makes it possible to prevent the substrate from being charged. Further, the amount of charge (peeling charge) of the substrate when the substrate is peeled off from the chuck 101 is large, but in the case of the chuck 101 according to the present embodiment, the generated charge is instantaneously discharged through the chuck 101 and discharged. The Therefore, it is possible to suppress the charging of the substrate when the TFT array substrate 201 is peeled from the chuck 101.

尚、チャック１０１の主材料はポリカーボネイトの他に、例えばテフロン（登録商標）等のフッ素樹脂や塩化ビニル等の絶縁性樹脂を用いることができる。ポリカーボネイトはカーボンナノチューブを混合するのが容易であり、テフロン（登録商標）はガラスとの接触において帯電が少なく、塩化ビニルは安価で加工性が良い等夫々メリットがあるため、これらの材料は適宜選択される。また、主材料の内部に電流パス形成のために混合する材料はカーボンナノチューブの他に、例えば黒鉛（グラファイト）や炭化ケイ素（カーボランダム）等の導電性炭化物を用いることができる。導電性炭化物を混合することによって電流パスが形成され、比抵抗値を下げることがでる。また、その混合比を調整することによって、比抵抗値を好適な範囲に調整することができる。   In addition to the polycarbonate, the main material of the chuck 101 may be, for example, a fluororesin such as Teflon (registered trademark) or an insulating resin such as vinyl chloride. Polycarbonate is easy to mix with carbon nanotubes, Teflon (registered trademark) is less charged when in contact with glass, and vinyl chloride is inexpensive and has good workability. Is done. In addition to the carbon nanotube, a conductive carbide such as graphite (graphite) or silicon carbide (carborundum) can be used as a material mixed for forming a current path inside the main material. By mixing the conductive carbide, a current path is formed, and the specific resistance value can be lowered. Moreover, the specific resistance value can be adjusted within a suitable range by adjusting the mixing ratio.

ここで、主材料に対して粒状の導電性炭化物を混合する場合、電流パスとなるのは夫々の粒子である。この場合、図４（ａ）に示されるように、主材料中に粒状の導電性炭化物が散在するため、電流パスを形成して全体の比抵抗値を下げるためには主材料に対して多くの導電性炭化物を必要とする。これに対して、カーボンナノチューブの分子は図４（ｂ）に示されるように細長い繊維状の構造を有し、この繊維が電流パスとなる。従って、粒状の物質を混合して電流パスを形成する場合よりも少ない添加量で比抵抗値を下げることができる。   Here, when a granular conductive carbide is mixed with the main material, each particle becomes a current path. In this case, as shown in FIG. 4A, since granular conductive carbides are scattered in the main material, in order to form a current path and lower the specific resistance value, it is much more than the main material. Of conductive carbides. On the other hand, the carbon nanotube molecule has an elongated fiber structure as shown in FIG. 4B, and this fiber becomes a current path. Therefore, the specific resistance value can be lowered with a smaller amount of addition than when a current path is formed by mixing granular substances.

図５に、ポリカーボネイトにカーボンナノチューブを混合させた場合と、黒鉛粉末を混合させた場合との、混合比（重量％）と比抵抗値の変化の一例を示す。上記の説明の通り、カーボンナノチューブの繊維の方向はランダムであり、カーボンナノチューブを含有するポリカーボネイトは電気的に等方性の部材である。図５のグラフが示す通り、ポリカーボネイトの比抵抗値を１０５Ωｃｍから１０１０Ωｃｍの範囲とするために、黒鉛粉末では概ね２４〜２８重量％の比率が必要であるのに対し、カーボンナノチューブでは概ね１０〜１５重量％の比率でよいことがわかる。尚、主材料に対する好適な導電性炭化物の混合比は、上記の重量比の範囲に限らず、実際に調合した材料の比抵抗値が１０５Ωｃｍから１０１０Ωｃｍとなる場合の比率をもって規定することができる。 FIG. 5 shows an example of the change in the mixing ratio (% by weight) and the specific resistance value when carbon nanotubes are mixed with polycarbonate and when graphite powder is mixed. As described above, the direction of the carbon nanotube fiber is random, and the polycarbonate containing the carbon nanotube is an electrically isotropic member. As shown in the graph of FIG. 5, in order to set the specific resistance value of polycarbonate in the range of 10 5 Ωcm to 10 10 Ωcm, graphite powder requires a ratio of about 24 to 28% by weight, whereas carbon nanotubes It can be seen that a ratio of about 10 to 15% by weight is sufficient. The suitable mixing ratio of the conductive carbide to the main material is not limited to the range of the weight ratio described above, but is defined by the ratio when the specific resistance value of the actually prepared material is from 10 5 Ωcm to 10 10 Ωcm. be able to.

上記の基板処理装置を用いて、ＴＦＴアレイ基板２０１上にウェットエッチングを用いた電子デバイスのパターニングを行った後に、基板面の純水リンス洗浄及びスピン乾燥を実施した。その後、処理後のＴＦＴアレイ基板２０１の静電気帯電量を測定したところ、帯電量は概ね数十Ｖ（ボルト）であった。また、ＴＦＴアレイ基板上に形成した電子デバイスに静電破壊による問題は生じなかった。尚、ここで用いたチャック１０１の比抵抗値は１０７Ωｃｍである。 After patterning an electronic device using wet etching on the TFT array substrate 201 using the above substrate processing apparatus, the substrate surface was rinsed with pure water and spin-dried. Then, when the electrostatic charge amount of the TFT array substrate 201 after processing was measured, the charge amount was approximately several tens of volts (volts). Further, the electronic device formed on the TFT array substrate did not have a problem due to electrostatic breakdown. The specific resistance value of the chuck 101 used here is 10 7 Ωcm.

図６は、上記において用いた静電気帯電量の測定方法を示したものである。ＴＦＴアレイ基板２０１は上記洗浄処理後、速やかに静電気測定装置３００に設置される。ＴＦＴアレイ基板２０１は、接地電位となっている接地面３０１の表面に複数個設けられた非導電性スペーサ３０２を介して当接面積を極力小さくしつつ、接地面３０１から均一に１ｍｍ離した状態で配置される。そして、静電気測定センサー３０３と電圧計３０４とを用いてＴＦＴアレイ基板２０１表面の静電気帯電量を測定する。   FIG. 6 shows a method for measuring the electrostatic charge amount used above. The TFT array substrate 201 is immediately installed in the static electricity measuring apparatus 300 after the cleaning process. The TFT array substrate 201 is uniformly spaced 1 mm from the ground plane 301 while minimizing the contact area through a plurality of non-conductive spacers 302 provided on the surface of the ground plane 301 at the ground potential. It is arranged with. Then, the electrostatic charge amount on the surface of the TFT array substrate 201 is measured using the electrostatic measurement sensor 303 and the voltmeter 304.

図６に示した方法と同様の方法を用いて、比較例として従来一般的に用いられていたＰＰＳ（Poly Phenylene Sulfide：ポリフェニレンサルファイド）製のチャックを用いた場合の、ＴＦＴアレイ基板２０１の洗浄処理後の静電気帯電量を測定したところ、６００〜１ｋＶであった。また、この場合には基板上に形成した電子デバイスにおいて、静電破壊が生じた。この様に、本実施形態を用いた基板処理後のＴＦＴアレイ基板２０１の帯電量は、従来の比較例と比べると十分の一以下に低減されており、かつ基板上に形成された電子デバイスにも静電破壊の発生は認められず、本実施形態による除電の効果が明確に認められた。   Using the same method as that shown in FIG. 6, the TFT array substrate 201 is cleaned when a chuck made of PPS (Poly Phenylene Sulfide), which has been generally used as a comparative example, is used. When the subsequent electrostatic charge amount was measured, it was 600 to 1 kV. In this case, electrostatic breakdown occurred in the electronic device formed on the substrate. As described above, the charge amount of the TFT array substrate 201 after the substrate processing using this embodiment is reduced to one or less than that of the conventional comparative example, and the electronic device formed on the substrate is reduced. No electrostatic breakdown was observed, and the effect of static elimination according to the present embodiment was clearly recognized.

この様に、ＴＦＴアレイ基板２０１の洗浄工程において該基板を保持するチャックに、本実施形態に係るチャック１０１を用いることにより、基板上に帯電した電荷をチャックを通して除電することができる。また、この際にＴＦＴアレイ基板２０１上に流れる電流を、基板上に形成された電子デバイスを破壊しない程度の電流とすることができる。従って、基板上に形成された電子デバイスの静電破壊を防止し、歩留まりの向上を図ることができる。   In this way, by using the chuck 101 according to the present embodiment as the chuck that holds the substrate in the cleaning process of the TFT array substrate 201, the charges charged on the substrate can be discharged through the chuck. At this time, the current flowing on the TFT array substrate 201 can be set to a current that does not destroy the electronic device formed on the substrate. Accordingly, electrostatic breakdown of the electronic device formed on the substrate can be prevented, and the yield can be improved.

尚、上記の説明においては、チャック１０１全体の比抵抗値を１０５Ωｃｍ以上、１０１０Ωｃｍ以下として説明した。即ち、チャック１０１全体を上記の比抵抗値を有する１つの材料で成形することが好ましい。これにより、チャック１０１を１つの部材として成形できる。しかしながら、ＴＦＴアレイ基板２０１が上記の比抵抗値を有する部材によって保持され、当該部材を介して接地されていれば上記と同様の効果を得ることができる。従って、チャック１０１のＴＦＴアレイ基板２０１と接触する接触部の比抵抗値が１０５Ωｃｍ以上、１０１０Ωｃｍ以下であれば、上記と同様の効果を得ることができる。例えば、チャック１０１の反基板側の一部を、１０１０Ωｃｍ以下の比抵抗値を有する他の材料で形成し、当該部位を介してチャック１０１が接地されていれば、上記と同様の効果を得ることができる。 In the above description, the specific resistance value of the entire chuck 101 is set to 10 5 Ωcm or more and 10 10 Ωcm or less. That is, it is preferable to mold the entire chuck 101 with one material having the above specific resistance value. Thereby, the chuck 101 can be formed as one member. However, if the TFT array substrate 201 is held by the member having the specific resistance value and is grounded via the member, the same effect as described above can be obtained. Therefore, if the specific resistance value of the contact portion of the chuck 101 that contacts the TFT array substrate 201 is 10 5 Ωcm or more and 10 10 Ωcm or less, the same effect as described above can be obtained. For example, if a part of the chuck 101 on the side opposite to the substrate is formed of another material having a specific resistance value of 10 10 Ωcm or less and the chuck 101 is grounded through the portion, the same effect as described above can be obtained. Obtainable.

更には、チャック１０１とＴＦＴアレイ基板２０１との接触部の全てが１０５Ωｃｍ以上、１０１０Ωｃｍ以下の比抵抗値を有する必要はなく、当該接触部における最も比抵抗値の低い部分が、１０５Ωｃｍ以上、１０１０Ωｃｍ以下の比抵抗値であれば良い。これにより、ＴＦＴアレイ基板２０１の帯電荷は、チャック１０１の基板保持面において主に１０５Ωｃｍ以上、１０１０Ωｃｍ以下の比抵抗値の部分を伝って除電されるため、上記と同様の効果を得ることができる。例えば、チャック１０１の外周部を比抵抗値が１０１０Ωｃｍより大きい絶縁材料で形成し、中央部のみを１０５Ωｃｍ以上、１０１０Ωｃｍ以下の材料で形成することができる。 Furthermore, it is not necessary that all the contact portions between the chuck 101 and the TFT array substrate 201 have a specific resistance value of 10 5 Ωcm or more and 10 10 Ωcm or less, and the portion with the lowest specific resistance value in the contact portion is 10 A specific resistance value of 5 Ωcm or more and 10 10 Ωcm or less is sufficient. As a result, the charge on the TFT array substrate 201 is neutralized on the substrate holding surface of the chuck 101 mainly through a portion having a specific resistance value of 10 5 Ωcm or more and 10 10 Ωcm or less. Obtainable. For example, the outer peripheral portion of the chuck 101 can be formed of an insulating material having a specific resistance value greater than 10 10 Ωcm, and only the central portion can be formed of a material of 10 5 Ωcm or more and 10 10 Ωcm or less.

また、上記の説明においては、チャック１０１は回転軸１０４に支持されており、スピナーチャックとして用いられる例を説明したが、必ずしもチャック１０１がスピナーチャックである必要はない。即ち、回転軸１０４ではなく、単純にチャック１０１を支持する支持部材によってチャック１０１が支持されていてもよい。この時、チャック１０１を支持する支持部材が、チャック１０１と同一若しくはチャック１０１よりも比抵抗値の低い素材で形成されており、当該支持部材が接地されていれば上記と同様の効果を得ることができる。即ち、支持部材は導体で形成することが好ましい。更に、当該支持部材が筒状の部材であり、その内部の空洞と開口部１０６とが連結されていれば、真空吸引装置１１１により配管１０５内部を真空吸引することが可能である。   In the above description, the chuck 101 is supported by the rotating shaft 104 and used as a spinner chuck. However, the chuck 101 is not necessarily a spinner chuck. That is, the chuck 101 may be supported not by the rotating shaft 104 but by a support member that simply supports the chuck 101. At this time, if the support member that supports the chuck 101 is made of the same material as the chuck 101 or a material having a specific resistance lower than that of the chuck 101, and the support member is grounded, the same effect as described above can be obtained. Can do. That is, the support member is preferably formed of a conductor. Further, if the support member is a cylindrical member and the cavity and the opening 106 are connected to each other, the inside of the pipe 105 can be vacuumed by the vacuum suction device 111.

実施の形態２．
本実施の形態においては、チャック１０１の主材料である絶縁性樹脂にカーボンナノチューブを混合する場合において、その混合の態様に特徴をもたせた例及び、チャック１０１の比抵抗値に特徴をもたせた例を説明する。尚、実施の形態１と同様の符号を付す構成については実施の形態１と同一又は相当部を示し、説明を省略する。 Embodiment 2. FIG.
In the present embodiment, when carbon nanotubes are mixed with the insulating resin that is the main material of the chuck 101, an example in which the mixing mode is characterized and an example in which the specific resistance value of the chuck 101 is characterized Will be explained. In addition, about the structure which attaches | subjects the code | symbol similar to Embodiment 1, the same or equivalent part as Embodiment 1 is shown, and description is abbreviate | omitted.

図７はチャック１０１の主材料であるポリカーボネイト中の、カーボンナノチューブ分子の状態を模式的に示した図である。図に示すように、ポリカーボネイト中においてカーボンナノチューブ分子は略同一方向に配列している。これにより、チャック１０１は異方性を有することとなり、カーボンナノチューブが配列する方向（低抵抗方向）には電流が流れやすく、その他の方向には電流が流れにくくなる。   FIG. 7 is a diagram schematically showing the state of carbon nanotube molecules in polycarbonate which is the main material of the chuck 101. As shown in the figure, the carbon nanotube molecules are arranged in substantially the same direction in the polycarbonate. As a result, the chuck 101 has anisotropy, and current easily flows in the direction in which the carbon nanotubes are arranged (low resistance direction), and current hardly flows in the other directions.

図３を参照すると、ＴＦＴアレイ基板２０１上に発生した電荷は、チャック１０１及び回転軸１０４を伝って接地点である回転駆動装置１１０若しくは真空吸引装置１１１に除電される。即ち、チャック１０１において、電荷は少なくとも基板保持面から反対側の面に形成された回転軸１０４までの間移動可能であれば除電されることとなる。すなわち、少なくともチャック１０１の基板保持面に対して略垂直な方向に移動可能であれば良い。従って、チャック１０１内部において、基板保持面に対して平行な方向に形成された電流パスは意味の無い電流パスとなり、電流パス形成のために用いられたカーボンナノチューブ等の導電性炭化物が無駄になる。   Referring to FIG. 3, the charge generated on the TFT array substrate 201 is transferred to the rotary drive device 110 or the vacuum suction device 111 which is a grounding point through the chuck 101 and the rotation shaft 104. That is, in the chuck 101, the charge is removed if it can move at least from the substrate holding surface to the rotating shaft 104 formed on the opposite surface. In other words, it is sufficient if it can move at least in a direction substantially perpendicular to the substrate holding surface of the chuck 101. Therefore, the current path formed in the direction parallel to the substrate holding surface in the chuck 101 becomes a meaningless current path, and the conductive carbide such as the carbon nanotube used for forming the current path is wasted. .

従って、図７に示すようなカーボンナノチューブの配列による異方性を利用して、チャック１０１において基板保持面に対して略垂直な方向にのみ電流パスを形成することによって、チャック１０１の主材料に対して必要なカーボンナノチューブの量を更に低減することができる。カーボンナノチューブは高価であるため、これによりチャック１０１のコストダウンを図ることができる。ここで、チャック１０１において混合するカーボンナノチューブを配列させて異方性を持たせた場合において、カーボンナノチューブが配列し、電流パスとなる方向、即ち最も低抵抗となる方向の比抵抗値が１０５Ωｃｍ以上１０１０Ωｃｍ以下となる。これにより、実施の形態１において説明した効果は保ったまま、必要とされるカーボンナノチューブの量を低減することが可能となる。 Therefore, by utilizing the anisotropy due to the arrangement of the carbon nanotubes as shown in FIG. 7, a current path is formed only in a direction substantially perpendicular to the substrate holding surface in the chuck 101, so that the main material of the chuck 101 is formed. In contrast, the amount of carbon nanotubes required can be further reduced. Since the carbon nanotube is expensive, the cost of the chuck 101 can be reduced. Here, when the carbon nanotubes to be mixed are arranged in the chuck 101 to have anisotropy, the carbon nanotubes are arranged, and the specific resistance value in the direction of the current path, that is, the direction of the lowest resistance is 10 5. It becomes Ωcm or more and 10 10 Ωcm or less. This makes it possible to reduce the amount of carbon nanotubes required while maintaining the effect described in the first embodiment.

また、図３において、チャック１０１は除電のため回転軸１０４と導通している必要がある。即ち、チャック１０１の基板保持面と、その反対側の面（図３中における下面）との間には電流パスが形成されている必要がある。それに対し、チャック１０１の側面に当接する他の部材とチャック１０１とを絶縁する必要がある場合、図７に示すような異方性を利用することによって、チャック１０１の基板保持面から反対側の面までの間には電流パスを形成し、チャック１０１の側面と該側面に当接する部材とを絶縁することが可能となる。   In FIG. 3, the chuck 101 needs to be electrically connected to the rotating shaft 104 for static elimination. That is, a current path needs to be formed between the substrate holding surface of the chuck 101 and the opposite surface (the lower surface in FIG. 3). On the other hand, when it is necessary to insulate the chuck 101 from other members that are in contact with the side surface of the chuck 101, the anisotropy as shown in FIG. A current path is formed between the surfaces and the side surface of the chuck 101 can be insulated from the member in contact with the side surface.

尚、上記の説明においては、カーボンナノチューブを配列させることによってチャック１０１に異方性を持たせた。カーボンナノチューブの繊維の配列により電気的異方性を実現することができるため、チャック１０１には絶縁性材料にカーボンナノチューブを混合させた材料を用いることが好ましい。しかしながら、他の方法を用いてチャック１０１に異方性を持たせることも可能である。これにより、チャック１０１を接地しながら、チャック１０１とこれに当接する他の部材とを絶縁することが可能となる。また、実施の形態１において説明したように、チャック１０１のＴＦＴアレイ基板２０１との接触部又は、接触部における最も比抵抗値の低い部分にのみ異方性をもたせることによっても、上記の様な効果を得ることができる。   In the above description, the chuck 101 is made anisotropic by arranging the carbon nanotubes. Since electrical anisotropy can be realized by the arrangement of the carbon nanotube fibers, the chuck 101 is preferably made of a material obtained by mixing carbon nanotubes with an insulating material. However, it is also possible to make the chuck 101 anisotropic by using other methods. Accordingly, it is possible to insulate the chuck 101 from other members that are in contact with the chuck 101 while grounding the chuck 101. Further, as described in the first embodiment, it is also possible to give anisotropy only to the contact portion of the chuck 101 with the TFT array substrate 201 or only the portion having the lowest specific resistance value in the contact portion as described above. An effect can be obtained.

上記の説明においては、図３に示されるように、チャック１０１が反基板側において支持され、接地されている場合を例としたため、基板に対して垂直な方向が低抵抗となるように電気的異方性を持たせることが好ましい。しかしながら、必ずしもチャック１０１が反基板側において支持され、接地されているとは限らない。従って、チャック１０１の電気的異方性の方向は、チャック１０１に保持される基板とチャック１０１を支持する部材との位置関係により適宜選択される。   In the above description, as shown in FIG. 3, since the case where the chuck 101 is supported on the side opposite to the substrate and grounded is taken as an example, the electrical direction is set so that the direction perpendicular to the substrate has a low resistance. It is preferable to have anisotropy. However, the chuck 101 is not necessarily supported and grounded on the side opposite to the substrate. Therefore, the direction of electrical anisotropy of the chuck 101 is appropriately selected according to the positional relationship between the substrate held by the chuck 101 and the member that supports the chuck 101.

以上の説明は、本発明の実施形態を説明するものであり、本発明が上述の実施形態に限定されるものではない。当業者であれば、上述の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。例えば、上記の説明においては、フォトリソグラフィー法におけるウェットエッチング後の洗浄工程を例として説明した。しかしながら、これに限らず、絶縁性の基板を純水を用いて洗浄する工程であれば上記の説明と同様の課題が生じるため、本発明を適用することによって課題を解決することができる。絶縁性基板の他の例としては上記で説明したガラス基板の他に、例えばセラミックス系基板等が考えられる。   The above description describes the embodiment of the present invention, and the present invention is not limited to the above-described embodiment. A person skilled in the art can easily change, add, and convert each element of the above-described embodiment within the scope of the present invention. For example, in the above description, the cleaning process after wet etching in the photolithography method has been described as an example. However, the present invention is not limited to this, and the same problem as described above occurs if the insulating substrate is cleaned with pure water. Therefore, the problem can be solved by applying the present invention. As another example of the insulating substrate, in addition to the glass substrate described above, for example, a ceramic substrate can be considered.

また、上記の説明においては、ＴＦＴアレイ基板２０１が絶縁性の基板であり、該基板を洗浄するリンス液は純水であり、ＴＦＴアレイ基板２０１を洗浄する工程において、絶縁性の基板と絶縁性の純水との摩擦により生じる静電気の除電を課題として説明した。しかしながら、半導体基板等の非絶縁性基板を用いる場合や、純水以外の非絶縁性の液体を用いる場合であっても、静電気の発生による不具合を回避する目的においては、本発明を適用することによる効果を得ることができる。   In the above description, the TFT array substrate 201 is an insulating substrate, and the rinse liquid for cleaning the substrate is pure water. In the process of cleaning the TFT array substrate 201, the insulating substrate and the insulating substrate are insulative. The problem was to eliminate static electricity caused by friction with pure water. However, even when a non-insulating substrate such as a semiconductor substrate is used or when a non-insulating liquid other than pure water is used, the present invention is applied for the purpose of avoiding problems caused by the generation of static electricity. The effect by can be acquired.

例えば、半導体基板上に電子デバイスを形成して半導体装置を製造する場合においても、半導体基板の帯電及びこれによる電子デバイスの絶縁破壊が問題となる。また、基板と純水との摩擦に限らず、現像液やエッチング液等の純水以外の液体を用いて基板を処理する工程において、これらの液体と基板との摩擦により基板が帯電することも考えられる。この様な場合に、基板を保持する部材として本発明に係るチャックを用いることにより、基板上に形成された電子デバイスを破壊することなく、基板上に帯電した電荷を除電することができる。   For example, even when an electronic device is formed on a semiconductor substrate to manufacture a semiconductor device, charging of the semiconductor substrate and resulting dielectric breakdown of the electronic device are problematic. Further, not only friction between the substrate and pure water, but also in the process of processing the substrate using a liquid other than pure water such as a developer or an etching solution, the substrate may be charged by friction between the liquid and the substrate. Conceivable. In such a case, by using the chuck according to the present invention as a member for holding the substrate, the charge charged on the substrate can be eliminated without destroying the electronic device formed on the substrate.

従って、チャック１０１はＴＦＴアレイ基板２０１の洗浄工程において該基板を保持する部材として説明したが、洗浄工程のみではなくエッチング工程等のＴＦＴアレイ基板２０１上に電子デバイスを形成する工程や、ＴＦＴアレイ基板２０１と対向基板２０２とシール材を用いて接着する工程等、液晶パネルの製造工程全般においてＴＦＴアレイ基板２０１を保持するチャックとして用いることができる。これにより、製造工程中における静電気によって発生した電荷を、ＴＦＴアレイ基板２０１上に形成された電子デバイスを破壊することなく除電することができ、基板の帯電を防ぐことができる。   Accordingly, the chuck 101 has been described as a member that holds the substrate in the cleaning process of the TFT array substrate 201. However, the process of forming an electronic device on the TFT array substrate 201 such as an etching process as well as the cleaning process, It can be used as a chuck for holding the TFT array substrate 201 in the entire manufacturing process of the liquid crystal panel, such as a process of bonding using 201 and the counter substrate 202 and a sealing material. Thereby, charges generated by static electricity during the manufacturing process can be eliminated without destroying the electronic device formed on the TFT array substrate 201, and charging of the substrate can be prevented.

本発明の実施の形態に係る液晶パネルの模式断面図である。It is a schematic cross section of the liquid crystal panel which concerns on embodiment of this invention. 本発明の実施の形態に係るチャックの模式平面図である。1 is a schematic plan view of a chuck according to an embodiment of the present invention. 本発明の実施の形態に係るチャック及び基板処理装置の模式断面図である。1 is a schematic cross-sectional view of a chuck and a substrate processing apparatus according to an embodiment of the present invention. 本発明の実施の形態に係るチャックに混合された物質の状態を模式的に示す図である。It is a figure which shows typically the state of the substance mixed with the chuck which concerns on embodiment of this invention. 本発明の実施の形態に係るチャックにおけるポリカーボネイトに含有するカーボンナノチューブ及び黒鉛粉末の含有量に対する比抵抗値を示すグラフである。It is a graph which shows the specific resistance value with respect to content of the carbon nanotube and graphite powder which are contained in the polycarbonate in the chuck | zipper which concerns on embodiment of this invention. 本発明の実施の形態に係る静電気帯電量測定装置を模式的に示す図である。It is a figure which shows typically the electrostatic charge amount measuring apparatus which concerns on embodiment of this invention. 本発明の実施の形態に係るチャックに混合された物質の状態を模式的に示す図である。It is a figure which shows typically the state of the substance mixed with the chuck which concerns on embodiment of this invention.

符号の説明Explanation of symbols

１００ 基板処理装置、１０１ チャック、１０２ 溝、１０３ 吸気口、
１０４ 回転軸、１０５ 配管、１０６ 開口部、１０７ 排気口、１０８ ノズル、
１０９ 純水供給装置、１１０ 回転駆動装置、１１１ 真空吸引装置、
２００ 液晶パネル、２０１ ＴＦＴアレイ基板、２０２ 対向基板、２０３ 液晶、
２０４ ＴＦＴ、２０４ａ ゲート電極、２０４ｂ ソース電極、
２０４ｃ ドレイン電極、２０５ 画素電極、２０６ コモン電極、
２０７ カラーフィルタ、２０８ ブラックマトリクス、２０９ 配向膜、
３００ 静電気測定装置、３０１ 接地面、３０２ 非導電性スペーサ、
３０３ 静電気測定センサー、３０４ 電圧計、
100 substrate processing apparatus, 101 chuck, 102 groove, 103 air inlet,
104 rotating shaft, 105 piping, 106 opening, 107 exhaust port, 108 nozzle,
109 Pure water supply device, 110 Rotation drive device, 111 Vacuum suction device,
200 liquid crystal panel, 201 TFT array substrate, 202 counter substrate, 203 liquid crystal,
204 TFT, 204a gate electrode, 204b source electrode,
204c drain electrode, 205 pixel electrode, 206 common electrode,
207 color filter, 208 black matrix, 209 alignment film,
300 electrostatic measurement device, 301 ground plane, 302 non-conductive spacer,
303 Electrostatic measurement sensor, 304 Voltmeter,

Claims (10)

基板を保持するチャックと、
前記チャックを支持するチャック支持部と、を備え、
前記チャックの前記基板との接触部における最も比抵抗値の低い部分は、１０５Ωｃｍ〜１０１０Ωｃｍの比抵抗値の材料で形成され、
前記最も比抵抗値の低い部分は、前記チャック支持部を介して接地されている、基板保持装置。 A chuck for holding a substrate;
A chuck support part for supporting the chuck,
The portion having the lowest specific resistance value in the contact portion of the chuck with the substrate is formed of a material having a specific resistance value of 10 5 Ωcm to 10 10 Ωcm,
The substrate holding apparatus, wherein the portion having the lowest specific resistance value is grounded via the chuck support. 前記最も比抵抗値の低い部分は、絶縁性材料にカーボンナノチューブを混合させた材料で形成されている、請求項１に記載の基板保持装置。   The substrate holding apparatus according to claim 1, wherein the portion with the lowest specific resistance value is formed of a material obtained by mixing carbon nanotubes with an insulating material. 前記カーボンナノチューブの繊維が略一方向に配列しており、前記最も比抵抗値の低い部分が電気的異方性を有する、請求項２に記載の基板保持装置。   The substrate holding apparatus according to claim 2, wherein the carbon nanotube fibers are arranged substantially in one direction, and the portion having the lowest specific resistance value has electrical anisotropy. 前記絶縁性材料が、ポリカーボネイト、フッ素樹脂及び塩化ビニルのうちの少なくとも１種類以上を主成分とする材料で形成されている、請求項２又は３に記載の基板保持装置。   The substrate holding device according to claim 2 or 3, wherein the insulating material is formed of a material mainly composed of at least one of polycarbonate, fluororesin, and vinyl chloride. 前記チャック支持部は、前記チャックの基板保持面とは反対側の面において前記チャックを支持し、
前記最も比抵抗値の低い部分において、前記基板に平行な方向の比抵抗値は前記基板に垂直な方向の比抵抗値よりも大きい、請求項１乃至４いずれかに記載の基板保持装置。 The chuck support portion supports the chuck on a surface opposite to the substrate holding surface of the chuck,
5. The substrate holding apparatus according to claim 1, wherein a specific resistance value in a direction parallel to the substrate is larger than a specific resistance value in a direction perpendicular to the substrate in the portion having the lowest specific resistance value. 電子素子がその上に形成された素子基板の製造方法であって、
基板の帯電荷を除電するように、前記基板との接触部における最も比抵抗値の低い部分が、１０５Ωｃｍ〜１０１０Ωｃｍの比抵抗値である材料で形成されたチャックによって前記基板を保持し、
前記チャックで前記基板を保持した状態において当該基板を処理する、素子基板の製造方法。 A method of manufacturing an element substrate having an electronic element formed thereon,
The substrate is held by a chuck formed of a material having a specific resistance value of 10 5 Ωcm to 10 10 Ωcm in a portion having the lowest specific resistance value in a contact portion with the substrate so as to eliminate the charge on the substrate. And
A method for manufacturing an element substrate, wherein the substrate is processed while the substrate is held by the chuck. 前記最も比抵抗値の低い部分は、絶縁性材料にカーボンナノチューブを混合させた材料で形成されている、請求項６に記載の素子基板の製造方法。   The element substrate manufacturing method according to claim 6, wherein the portion having the lowest specific resistance value is formed of a material obtained by mixing carbon nanotubes with an insulating material. 前記カーボンナノチューブの繊維が略一方向に配列しており、前記最も比抵抗値の低い部分が電気的異方性を有する、請求項７に記載の基板保持装置。   The substrate holding apparatus according to claim 7, wherein the carbon nanotube fibers are arranged substantially in one direction, and the portion having the lowest specific resistance value has electrical anisotropy. 前記基板は絶縁性基板であり、
前記チャックで前記基板を保持した状態において当該基板を純水を用いて洗浄する、請求項６乃至８いずれかに記載の素子基板の製造方法。 The substrate is an insulating substrate;
The element substrate manufacturing method according to claim 6, wherein the substrate is cleaned with pure water in a state where the substrate is held by the chuck. 導電性の部材が、前記チャックの基板保持面とは反対側の面において前記チャックを保持し、
前記基板の帯電荷は前記導電性の部材を介して除電され、
前記最も比抵抗値の低い部分において、前記基板に平行な方向の比抵抗値は前記基板に垂直な方向の比抵抗値よりも大きい、請求項６乃至９いずれかに記載の素子基板の製造方法。 A conductive member holds the chuck on a surface opposite to the substrate holding surface of the chuck;
The charge on the substrate is neutralized through the conductive member,
10. The element substrate manufacturing method according to claim 6, wherein a specific resistance value in a direction parallel to the substrate is greater than a specific resistance value in a direction perpendicular to the substrate in the portion having the lowest specific resistance value. 11. .
JP2005296820A 2005-10-11 2005-10-11 Manufacturing method of element substrate and substrate holding device Pending JP2007109732A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005296820A JP2007109732A (en) 2005-10-11 2005-10-11 Manufacturing method of element substrate and substrate holding device
TW095134785A TW200729389A (en) 2005-10-11 2006-09-20 Manufacturing method of element substrate and substrate holding device
KR1020060097013A KR100834479B1 (en) 2005-10-11 2006-10-02 Method for manufacturing element substrate and supporting apparatus for the substrate
CNB2006101641272A CN100474552C (en) 2005-10-11 2006-10-11 Method for manufacturing element substrate and supporting apparatus for the substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005296820A JP2007109732A (en) 2005-10-11 2005-10-11 Manufacturing method of element substrate and substrate holding device

Publications (1)

Publication Number Publication Date
JP2007109732A true JP2007109732A (en) 2007-04-26

Family

ID=38035388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005296820A Pending JP2007109732A (en) 2005-10-11 2005-10-11 Manufacturing method of element substrate and substrate holding device

Country Status (4)

Country Link
JP (1) JP2007109732A (en)
KR (1) KR100834479B1 (en)
CN (1) CN100474552C (en)
TW (1) TW200729389A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245498A (en) * 2009-03-31 2010-10-28 Top Engineering Co Ltd Anti-static treated work stage

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101171316B1 (en) * 2010-04-06 2012-08-10 (주)탑나노시스 Method for repairing working stage with CNT antistatic treatment
KR101237869B1 (en) * 2010-10-22 2013-02-27 (주)탑나노시스 Method for manufacturing working stage with CNT antistatic treatment and the working stage with CNT antistatic treatment
TWI669794B (en) * 2018-09-27 2019-08-21 頎邦科技股份有限公司 Method and device for compression bonding of chip to substrate
CN111970840B (en) * 2020-08-28 2021-05-18 李钟波 Printed circuit board etching device
WO2022138662A1 (en) * 2020-12-23 2022-06-30 京セラ株式会社 Clamping jig, method for producing clamping jig, and cleaning device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5460684A (en) * 1992-12-04 1995-10-24 Tokyo Electron Limited Stage having electrostatic chuck and plasma processing apparatus using same
JPH09160401A (en) * 1995-12-12 1997-06-20 Canon Inc Production of semiconductive elastic roller
ATE355323T1 (en) * 1999-12-07 2006-03-15 Univ Rice William M ORIENTED NANOFIBER BOUND IN A POLYMER MATRIX

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010245498A (en) * 2009-03-31 2010-10-28 Top Engineering Co Ltd Anti-static treated work stage

Also Published As

Publication number Publication date
CN100474552C (en) 2009-04-01
CN1956162A (en) 2007-05-02
TW200729389A (en) 2007-08-01
KR100834479B1 (en) 2008-06-05
KR20070040300A (en) 2007-04-16

Similar Documents

Publication Publication Date Title
JP2007109732A (en) Manufacturing method of element substrate and substrate holding device
JP2007156405A (en) Color filter substrate and fabricating method thereof
KR20030054141A (en) Align Key for Liquid Crystal Display Device
JP7407607B2 (en) Plasma generator and substrate processing equipment
CN104834118A (en) Manufacturing method and manufacturing apparatus of liquid crystal display device
JP2009163247A (en) High-performance display apparatus and method for manufacturing the same
JP3997738B2 (en) Manufacturing method of liquid crystal display element and manufacturing apparatus thereof
JP2008004880A (en) Manufacturing method and manufacturing apparatus of semiconductor device
JP3504614B2 (en) Manufacturing method of liquid crystal display device and liquid crystal display device
TWI342071B (en)
CN108196410A (en) A kind of display base plate, display panel and preparation method thereof
JP2007227604A (en) Plasma processing method, and method of manufacturing electrooptical device
JP4007303B2 (en) Substrate rubbing method and rubbing apparatus
JP2003186023A (en) Liquid crystal display device
KR101366983B1 (en) Method for fabricating a liquid crystal display
KR20070066234A (en) Liquid crystal display panel, method of manufacturing the same and method of manufacturing alignment film used in the liquid crystal display panel
TWI310325B (en)
JP5921261B2 (en) Liquid crystal display
JP3050957B2 (en) Liquid crystal display element manufacturing method
JP3792384B2 (en) Substrate rubbing method, liquid crystal electro-optic element manufacturing method, and substrate rubbing apparatus
KR100494695B1 (en) Apparatus for liquid crystal display
JP4747877B2 (en) Manufacturing method of electro-optical device
KR101603222B1 (en) Method for Forming Pattern in Flat Panel Display and Apparatus for Forming pattern with Using the Same
JP2008224923A (en) Method for manufacturing liquid crystal device
JP2003043493A (en) Liquid crystal display device