JP2007109719A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007109719A JP2007109719A JP2005296568A JP2005296568A JP2007109719A JP 2007109719 A JP2007109719 A JP 2007109719A JP 2005296568 A JP2005296568 A JP 2005296568A JP 2005296568 A JP2005296568 A JP 2005296568A JP 2007109719 A JP2007109719 A JP 2007109719A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- lower mold
- cavity
- semiconductor device
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Moulds For Moulding Plastics Or The Like (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】製品エリアを小さくすることなく、基板のカル側ランナーがまたがる端辺とは別の端辺と下金型の凹部の側壁との間の隙間に樹脂バリが発生するのを防ぐことができる半導体装置の製造方法を得る。
【解決手段】半導体チップを搭載した基板を下金型の凹部内に載置し、基板を下金型と上金型で挟むことで形成されるキャビティ内に、カルからカル側ランナーを介して樹脂を充填して半導体チップを封止する半導体装置の製造方法において、キャビティ内に樹脂を充填する際に、キャビティ内の樹脂を基板の外側に設けられたオーバーフローキャビティにオーバーフローキャビティランナーを介してオーバーフローさせ、カル側ランナーとオーバーフローキャビティランナーが基板の同じ側の端辺をまたがるようにする。
【選択図】図3
【解決手段】半導体チップを搭載した基板を下金型の凹部内に載置し、基板を下金型と上金型で挟むことで形成されるキャビティ内に、カルからカル側ランナーを介して樹脂を充填して半導体チップを封止する半導体装置の製造方法において、キャビティ内に樹脂を充填する際に、キャビティ内の樹脂を基板の外側に設けられたオーバーフローキャビティにオーバーフローキャビティランナーを介してオーバーフローさせ、カル側ランナーとオーバーフローキャビティランナーが基板の同じ側の端辺をまたがるようにする。
【選択図】図3
Description
本発明は、モールド・アレイ・パッケージ(mold array package 以下、MAPという。)による半導体装置の製造方法に関するものである。
MAPによる半導体装置の製造方法は、基板上に複数の半導体チップを配列し、基板を下金型と上金型で挟み、キャビティ内に樹脂を充填して、複数の半導体チップを一括して封止した後に、基板及び樹脂を半導体チップ毎に切断して個別の半導体装置を製造する方法である(例えば、特許文献1、特許文献2参照)。
樹脂封止の際にキャビティ内で発生した表面ボイドを除去するために、キャビティ内の樹脂を製品領域外に設けたオーバーフローキャビティにオーバーフローさせる方法が提案されている。この方法について図23を参照しながら説明する。まず、基板1を下金型3と上金型2で挟む。次に、キャビティ4内に、カル5からカル側ランナー6を介して樹脂を充填する。そして、キャビティ4に注入された樹脂を、カル5と反対側の基板1上に設けられたオーバーフローキャビティ7にオーバーフローさせる。
しかし、この方法では、基板1上にオーバーフローキャビティ7を設ける領域を確保する必要があるため、製品エリアが小さくなるという問題があった。製品エリアが小さくなると、基板から採れるパッケージ数が少なくなり、パッケージのコストアップにつながる。この問題は特許文献1の発明でも同様に存在する。
そこで、図24に示すように、オーバーフローキャビティ7を基板の外側に設け、キャビティ4内の樹脂をオーバーフローキャビティ7にオーバーフローキャビティランナー8を介してオーバーフローさせる方法が考えられる。これならば、基板1の製品エリアを小さくしなくても十分な体積のオーバーフローキャビティを形成することができる。
しかし、この方法では、基板1のカル側ランナー6がまたがる端辺と下金型3の凹部の側壁との間の隙間に樹脂バリ9が発生するだけでなく、基板1のオーバーフローキャビティランナー8がまたがる端辺と下金型3の凹部の側壁との間の隙間にも樹脂バリ10が発生する。そして、金型に対する基板の位置決めをカル側で行っている関係で、カル側の基板側面に形成される樹脂バリ9の幅は0.1mm程度と小さいのに対し、オーバーフローキャビティ側の樹脂バリ10の幅は、位置決めから遠い分、基板1の寸法公差が大きくなるため、0.2mm程度になってしまう。これらの樹脂バリ9,10はその後の工程でゴミとなって、製品に打ち込まれて不良の原因となり、装置内に散乱して動作不具合を引き起こす。また、樹脂封止工程後に、基板側面を使って位置決めを行い、半導体装置の電気特性試験を行う場合には、樹脂バリ10によって位置ズレが発生する。そして、現在は、樹脂バリを手作業で除去しており、人手作業によるコストアップ、フレーム破損が問題となっている。
また、特許文献2には、テーパピンの先端のテーパ部分を基板に設けられたテーパピン用穴の開口縁部に圧接させて、カル側の基板の端辺を下金型の凹部の側壁に圧接させて、両者の間の隙間を無くし、カル側の基板の側面に樹脂バリが発生するのを防ぐ方法が記載されている。
しかし、この方法では、オーバーフローキャビティ側の基板側面に樹脂バリが発生する場合は、その問題を解決することができない。また、テーパピンにより基板を移動させるために、基板を位置決めする位置決めピンに遊びを設ける必要があった。このため、基板を下金型に載置する際に基板を正確に位置決めすることができず、基板が下金型の凹部から飛び出したまま位置決めされて上金型と下金型に基板が挟まれて基板や金型が破損するという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その第1の目的は、製品エリアを小さくすることなくオーバーフローキャビティを設置し、基板のカル側ランナーがまたがる端辺とは別の端辺と下金型の凹部の側壁との間の隙間に樹脂バリが発生するのを防ぐことができる半導体装置の製造方法を得るものである。
また、本発明の第2の目的は、基板を下金型に載置する際に基板を正確に位置決めし、かつ基板の端辺と下金型の凹部の側壁との間の隙間に樹脂バリが発生するのを防ぐことができる半導体装置の製造方法を得るものである。
請求項1に係る半導体装置の製造方法は、半導体チップを搭載した基板を下金型の凹部内に載置し、基板を下金型と上金型で挟むことで形成されるキャビティ内に、カルからカル側ランナーを介して樹脂を充填して半導体チップを封止する半導体装置の製造方法において、キャビティ内に樹脂を充填する際に、キャビティ内の樹脂を基板の外側に設けられたオーバーフローキャビティにオーバーフローキャビティランナーを介してオーバーフローさせ、カル側ランナーとオーバーフローキャビティランナーが基板の同じ側の端辺をまたがるようにする。
また、請求項4に係る半導体装置の製造方法は、半導体チップを搭載した基板を下金型の凹部内に載置し、基板を下金型と上金型で挟むことで形成されるキャビティ内に、カルからカル側ランナーを介して樹脂を充填して半導体チップを封止する半導体装置の製造方法において、基板を下金型に載置する際に、下金型に設けられた位置決めピンを基板に設けられた位置決め穴に貫通させて基板を位置決めし、基板を下金型と上金型で挟む際に、上金型に設けられたテーパピンの先端のテーパ部分を基板に設けられたテーパピン用穴の開口縁部に圧接させて、基板のカル側ランナーがまたがる端辺を下金型の凹部の側壁に圧接させ、位置決めピンとして、位置決めピンを位置決め穴に貫通させる際には基板を正確に位置決めし、基板を下金型と上金型で挟む際には基板の位置決めに遊びを持たせる機能を有するものを用いる。本発明のその他の特徴は以下に明らかにする。
請求項1に係る発明により、製品エリアを小さくすることなくオーバーフローキャビティを設置し、基板のカル側ランナーがまたがる端辺とは別の端辺と下金型の凹部の側壁との間の隙間に樹脂バリが発生するのを防ぐことができる。
また、請求項4に係る発明により、基板を下金型に載置する際に基板を正確に位置決めし、かつ基板の端辺と下金型の凹部の側壁との間の隙間に樹脂バリが発生するのを防ぐことができる。
実施の形態1.
以下、本発明の実施の形態1に係る半導体装置の製造方法について図面を参照しながら説明する。
以下、本発明の実施の形態1に係る半導体装置の製造方法について図面を参照しながら説明する。
まず、図1に示すように、基板1上に複数の半導体チップ11,13及びスペーサ12を搭載する。図2は、半導体チップの積層構造を示す断面図であり、図3はその平面図である。半導体チップ11,13をそれぞれワイヤ14により基板1に接続する。また、基板1には位置決め穴15とテーパピン用穴16が設けられている。
図4は上金型を示す上面図であり、図5は下金型を示す上面図である。上金型2には、カル5、カル側ランナー6の一部、オーバーフローキャビティ7、オーバーフローキャビティランナー8の一部、位置決めピン受け部17、及びテーパピン18が設けられている。一方、下金型3には、カル5、カル側ランナー6の一部、オーバーフローキャビティランナー8の一部、基板1を載置するための凹部19、キャビティ4及び位置決めピン20が設けられている。本実施の形態においては、キャビティ4が下金型に形成される場合を示すが、これに限られる物ではなく、キャビティ4が上金型に形成され、基板1の半導体チップ11,13が搭載された面を上向きに載置して、樹脂封止する場合に本発明を適用することも可能である。
次に、基板1を下金型3の凹部19内に、半導体チップ11,13がキャビティ4内に配置されるように載置し、図6に示すように、基板1を下金型3と上金型2で挟んだ状態で、キャビティ4内に、カル5からカル側ランナー6を介して樹脂を充填して複数の半導体チップ11,13を一括して封止する。その後、基板1の裏面上の端子に半田ボールを取り付けた後に、図7に示すように、基板1及び樹脂21を半導体チップ11,13ごとに切断し、個別の半導体装置を得る。
ここで、キャビティ4内に樹脂を充填する際に、キャビティ4内の樹脂を基板1の外側に設けられたオーバーフローキャビティ7にオーバーフローキャビティランナー8を介してオーバーフローさせる。これにより、キャビティ4内で発生した表面ボイドを除去することができる。
そして、図8に模式的に示したように、カル側ランナー6とオーバーフローキャビティランナー8が基板1の同じ側の端辺をまたがるようにする。これにより、基板1のカル側ランナー6がまたがる端辺と下金型3の凹部19の側壁との間の隙間にのみに樹脂バリ9が発生する。即ち、樹脂が基板1のカル側ランナー6がまたがる端辺とは別の端辺をまたがないようにすることで、基板1の別の端辺と下金型3の凹部19の側壁との間の隙間に樹脂バリが発生するのを防ぐことができる。
また、オーバーフローキャビティ7の容量をキャビティ4の容量の1/6以上にするのが好ましい。例えば、キャビティ4内に充填できる樹脂が3gの場合に、オーバーフローキャビティ7内に充填できる樹脂が0.5g以上になるようにするのが好ましい。これにより、キャビティ4内の樹脂を充分にオーバーフローさせることができるため、キャビティ4内で発生した表面ボイドをより確実に除去することができる。
そして、オーバーフローキャビティランナー8とキャビティ4の連結部を、キャビティ4を図8に破線で示すように16個の領域に等しく分割した場合に、樹脂がキャビティ4に最後に充填される領域に設けるのが好ましい。これにより、キャビティ4内が樹脂で充満されてから、オーバーフローキャビティ7に樹脂が流出し続ける時間、及び樹脂の流量をより確保することができ、キャビティ4内で発生した表面ボイドをより確実に除去することができる。
また、基板1を下金型3に載置する際に、下金型3に設けられた位置決めピン20を基板1に設けられた位置決め穴15に貫通させて基板1を位置決めする。ここで、本実施の形態に係る位置決めピン20は、図9に示すように、先端部20aが本体部20bよりも細く、下端がスプリング23を介して下金型3に接続されている。そして、基板1を下金型3に載置する際には本体部20bが位置決め穴15を貫通する。また、図10に示すように、基板1を下金型3と上金型2で挟む際にはスプリング23が縮んで先端部20aが位置決め穴15を貫通する。これにより、位置決めピン20は、基板1を下金型3に載置する際には基板1を正確に位置決めし、基板1を下金型3と上金型2で挟む際には基板1の位置決めに遊びを持たせる機能を有する。また、図11に示すように、位置決めピン20の本体部20bが位置決め穴15に挿入された状態では、基板1が凹部19からはみ出すことがないように、本体部20bのカルと反対側の側面と、位置決め穴15のカルと反対側の内面とのクリアランスBは、基板1のカル側の側面と凹部19のカル側の側面とのクリアランスAよりも小さくしておくことが好ましい。位置決めピン20の先端部20aが位置決め穴15に挿入された状態では、基板1のカル側側面を、凹部19のカル側側面に寄せるための遊びを十分に確保することができるように、先端部20aのカルと反対側の側面と、位置決め穴15のカルと反対側の内面とのクリアランスCは、基板1のカル側の側面と凹部19のカル側の側面とのクリアランスAよりも大きくしておくことが好ましい。このような構成にすることにより、位置決め穴15に本体部20bを貫通させた状態では、位置決め穴15と本体部20bとのクリアランスが、基板1のカル側側面と、凹部19のカル側側面とのクリアランスよりも常に小さくなるため、基板1が凹部19からはみ出るのを確実に防ぐことができる。また、位置決め穴15に先端部20bを貫通させた状態では、位置決め穴15と先端部20bとのクリアランスが、基板1のカル側側面と、凹部19のカル側側面とのクリアランスよりも常に大きくなるため、基板1のカル側側面を、凹部19のカル側側面に寄せるための遊びを十分に確保することができる。
また、図12に示すように、基板1を下金型3と上金型2で挟む際に、上金型2に設けられたテーパピン18の先端のテーパ部分をスプリング24により基板1に設けられたテーパピン用穴16の開口縁部に圧接させ、基板1をスライドさせる。そして、図13に示すように、基板1のカル側ランナー6がまたがる端辺を下金型3の凹部19の側壁に圧接させる。これにより、基板の端辺と下金型の凹部の側壁との間の隙間に樹脂バリが発生するのを防ぐことができる。また、本実施の形態において、先端部20bの形状は、本体部20bに比べて、側面全体が細くなるような形状であるが、これに限る物ではない。先端部20bの形状としては、基板1を、カル側方向に寄せるための遊びが有れば十分である。従って、図14に示すように、少なくとも、先端部20bのカル側と反対側の測面に遊びのための段差を有する形状であれば良く、先端部20bのカル側の側面は、本体部20bの側面と同一面を構成する形状であっても良い。このような形状にすることにより、先端部20bの断面を大きくすることができ、先端部20bの強度の低下を良好に防ぐことができる。
実施の形態2.
図15,16は、本発明の実施の形態2に係る位置決めピンを示す断面図である。位置決めピン20は、先端部20dよりも細いくびれ部20cを有する。
図15,16は、本発明の実施の形態2に係る位置決めピンを示す断面図である。位置決めピン20は、先端部20dよりも細いくびれ部20cを有する。
そして、基板1を下金型3に載置する際には、図15に示すように、太い先端部20dが位置決め穴15を貫通するため、基板1を正確に位置決めすることができる。
そして、基板1を下金型3の凹部19内に載置した状態では、図16に示すように、細いくびれ部20cが位置決め穴15を貫通するため、基板1の位置決めに遊びを持たせ、テーパピン18により基板1をスライドさせることができる。
これにより、実施の形態1と同様に、基板を下金型に載置する際に基板を正確に位置決めし、かつ基板の端辺と下金型の凹部の側壁との間の隙間に樹脂バリが発生するのを防ぐことができる。先端部20dの形状は、実施の形態1における本体部20bと同様に、位置決め穴15と先端部20dとのクリアランスが、基板1のカル側側面と、凹部19のカル側側面とのクリアランスよりも常に小さくなる形状であることが好ましい。また、くびれ部20cの形状は、実施の形態1における先端部20aと同様に、位置決め穴15とくびれ部20cとのクリアランスが、基板1のカル側側面と、凹部19のカル側側面とのクリアランスよりも常に大きくなる形状であることが好ましい。また、くびれ部20cの形状は、図17に示すように、少なくとも、カル側と反対側の側面がくびれていれば良く、カル側の側面は、先端部20dの側面と同一面を構成する形状であっても良い。また、実施の形態1及び実施の形態2において、位置決めピンの太くなっている部分と細くなっている部分の境界に段差が有るように強調して図示したが、配線基板の位置決め穴15を貫通させる際、および取り外す際に引っかかりがないように、境界部分は滑らかなテーパ形状や曲面形状にするのがより好ましい。
実施の形態3.
図18,19は、本発明の実施の形態3に係る位置決めピンを示す断面図である。位置決めピン20は、下金型3の長穴に貫通され、側面がスプリング23を介して下金型3に接続され、基板1のカル側ランナー6がまたがる端辺の方向に可動できる。
図18,19は、本発明の実施の形態3に係る位置決めピンを示す断面図である。位置決めピン20は、下金型3の長穴に貫通され、側面がスプリング23を介して下金型3に接続され、基板1のカル側ランナー6がまたがる端辺の方向に可動できる。
そして、基板1を下金型3に載置する際には、図18に示すように、太い位置決めピン20が位置決め穴15を貫通するため、基板1を正確に位置決めすることができる。
そして、基板1を下金型3と上金型2で挟む際には、テーパピン18により基板1がスライドするのと同時に位置決めピン20もスライドし、基板1と下金型3との隙間を埋めることができる。また、テーパピン18からの圧力によって、位置決めピン20用のスプリング23が確実に縮む様に、位置決めピン20用のスプリング23の弾性係数は、テーパピン18用のスプリング24の弾性係数よりも十分小さく設定するのが好ましい。
これにより、実施の形態1と同様に、基板を下金型に載置する際に基板を正確に位置決めし、かつ基板の端辺と下金型の凹部の側壁との間の隙間に樹脂バリが発生するのを防ぐことができる。
実施の形態4.
図20は、本発明の実施の形態4においてキャビティ内に樹脂を充填する様子を示す模式図である。カル側ランナー6とキャビティ4の連結部をキャビティ4の一辺に沿って複数設け、オーバーフローキャビティランナー8とキャビティ4の連結部を反対側の端辺に沿って複数設ける。この場合も実施の形態1〜3と同様の効果を奏する。
図20は、本発明の実施の形態4においてキャビティ内に樹脂を充填する様子を示す模式図である。カル側ランナー6とキャビティ4の連結部をキャビティ4の一辺に沿って複数設け、オーバーフローキャビティランナー8とキャビティ4の連結部を反対側の端辺に沿って複数設ける。この場合も実施の形態1〜3と同様の効果を奏する。
実施の形態5.
図21は、本発明の実施の形態5においてキャビティ内に樹脂を充填する様子を示す模式図である。実施の形態4の構成に加えて、基板1上に第2のオーバーフローキャビティ25を設けている。これにより、実施の形態4よりも多くの樹脂をオーバーフローできるため、キャビティ4内で発生した表面ボイドをより確実に除去することができる。
図21は、本発明の実施の形態5においてキャビティ内に樹脂を充填する様子を示す模式図である。実施の形態4の構成に加えて、基板1上に第2のオーバーフローキャビティ25を設けている。これにより、実施の形態4よりも多くの樹脂をオーバーフローできるため、キャビティ4内で発生した表面ボイドをより確実に除去することができる。
実施の形態6.
図22は、本発明の実施の形態6においてキャビティ内に樹脂を充填する様子を示す模式図である。第2のオーバーフローキャビティ25とキャビティ4を複数のゲート26で接続している点以外は実施の形態5と同様である。この場合も実施の形態5と同様の効果を奏する。
図22は、本発明の実施の形態6においてキャビティ内に樹脂を充填する様子を示す模式図である。第2のオーバーフローキャビティ25とキャビティ4を複数のゲート26で接続している点以外は実施の形態5と同様である。この場合も実施の形態5と同様の効果を奏する。
1 基板
2 上金型
3 下金型
4 キャビティ
5 カル
6 カル側ランナー
7 オーバーフローキャビティ
8 オーバーフローキャビティランナー
9 樹脂バリ
11,13 半導体チップ
15 位置決め穴
16 テーパピン用穴
18 テーパピン
19 凹部
20 位置決めピン
20a,20d 先端部
20b 本体部
20c くびれ部
23 スプリング
2 上金型
3 下金型
4 キャビティ
5 カル
6 カル側ランナー
7 オーバーフローキャビティ
8 オーバーフローキャビティランナー
9 樹脂バリ
11,13 半導体チップ
15 位置決め穴
16 テーパピン用穴
18 テーパピン
19 凹部
20 位置決めピン
20a,20d 先端部
20b 本体部
20c くびれ部
23 スプリング
Claims (10)
- 半導体チップを搭載した基板を下金型の凹部内に載置し、前記基板を前記下金型と上金型で挟むことで形成されるキャビティ内に、カルからカル側ランナーを介して樹脂を充填して前記半導体チップを封止する半導体装置の製造方法において、
前記キャビティ内に前記樹脂を充填する際に、前記キャビティ内の樹脂を前記基板の外側に設けられたオーバーフローキャビティにオーバーフローキャビティランナーを介してオーバーフローさせ、
前記カル側ランナーと前記オーバーフローキャビティランナーが前記基板の同じ側の端辺をまたがるようにすることを特徴とする半導体装置の製造方法。 - 前記基板を前記下金型に載置する際に、前記下金型に設けられた位置決めピンを前記基板に設けられた位置決め穴に貫通させて前記基板を位置決めし、
前記基板を前記下金型と上金型で挟む際に、前記上金型に設けられたテーパピンの先端のテーパ部分を前記基板に設けられたテーパピン用穴の開口縁部に圧接させて、前記基板の前記カル側ランナーがまたがる端辺を前記下金型の凹部の側壁に圧接させることを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記位置決めピンとして、前記基板を前記下金型に載置する際には前記基板を正確に位置決めし、前記基板を前記下金型と前記上金型で挟む際には前記基板の位置決めに遊びを持たせる機能を有するものを用いることを特徴とする請求項2に記載の半導体装置の製造方法。
- 半導体チップを搭載した基板を下金型の凹部内に載置し、前記基板を前記下金型と上金型で挟むことで形成されるキャビティ内に、カルからカル側ランナーを介して樹脂を充填して前記半導体チップを封止する半導体装置の製造方法において、
前記基板を前記下金型に載置する際に、前記下金型に設けられた位置決めピンを前記基板に設けられた位置決め穴に貫通させて前記基板を位置決めし、
前記基板を前記下金型と上金型で挟む際に、前記上金型に設けられたテーパピンの先端のテーパ部分を前記基板に設けられたテーパピン用穴の開口縁部に圧接させて、前記基板の前記カル側ランナーがまたがる端辺を前記下金型の凹部の側壁に圧接させ、
前記位置決めピンとして、前記位置決めピンを前記位置決め穴に貫通させる際には前記基板を正確に位置決めし、前記基板を前記下金型と前記上金型で挟む際には前記基板の位置決めに遊びを持たせる機能を有するものを用いることを特徴とする半導体装置の製造方法。 - 前記位置決めピンとして、先端部が本体部よりも細く、下端がスプリングを介して前記下金型に接続され、前記基板を前記下金型に載置する際には前記本体部が前記位置決め穴を貫通し、前記基板を前記下金型と前記上金型で挟む際には前記スプリングが縮んで前記先端部が前記位置決め穴を貫通するものを用いることを特徴とする請求項3又は4に記載の半導体装置の製造方法。
- 前記位置決めピンとして、先端部よりも細いくびれ部を有し、前記基板を前記下金型の凹部内に載置した状態では前記くびれ部が前記位置決め穴を貫通するものを用いることを特徴とする請求項3又は4に記載の半導体装置の製造方法。
- 前記位置決めピンとして、側面がスプリングを介して前記下金型に接続され、前記基板の前記カル側ランナーがまたがる端辺の方向に可動できるものを用いることを特徴とする請求項3又は4に記載の半導体装置の製造方法。
- 前記樹脂が前記基板の前記カル側ランナーがまたがる端辺とは別の端辺をまたがないようにすることを特徴とする請求項1〜3の何れか1項に記載の半導体装置の製造方法。
- 前記オーバーフローキャビティの容量を前記キャビティの容量の1/6以上にすることを特徴とする請求項1〜3の何れか1項に記載の半導体装置の製造方法。
- 前記オーバーフローキャビティランナーと前記キャビティの連結部を、前記キャビティを16個の領域に等しく分割した場合に、前記樹脂が前記キャビティに最後に充填される領域に設けることを特徴とする請求項1〜3の何れか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005296568A JP2007109719A (ja) | 2005-10-11 | 2005-10-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005296568A JP2007109719A (ja) | 2005-10-11 | 2005-10-11 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007109719A true JP2007109719A (ja) | 2007-04-26 |
Family
ID=38035377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005296568A Pending JP2007109719A (ja) | 2005-10-11 | 2005-10-11 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007109719A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011009589A (ja) * | 2009-06-29 | 2011-01-13 | Towa Corp | 樹脂封止型及び樹脂封止方法 |
JP2013153146A (ja) * | 2011-12-27 | 2013-08-08 | Apic Yamada Corp | 樹脂封止方法及び樹脂封止装置 |
-
2005
- 2005-10-11 JP JP2005296568A patent/JP2007109719A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011009589A (ja) * | 2009-06-29 | 2011-01-13 | Towa Corp | 樹脂封止型及び樹脂封止方法 |
JP2013153146A (ja) * | 2011-12-27 | 2013-08-08 | Apic Yamada Corp | 樹脂封止方法及び樹脂封止装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9620388B2 (en) | Integrated circuit package fabrication with die attach paddle having middle channels | |
JP5246662B2 (ja) | 半導体装置用パッケージおよびその製造方法 | |
CN105742269A (zh) | 半导体装置及半导体装置的制造方法 | |
KR20140032889A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
JP2007036273A (ja) | 半導体集積回路装置の製造方法 | |
JP2007109719A (ja) | 半導体装置の製造方法 | |
US7622067B2 (en) | Apparatus and method for manufacturing a semiconductor device | |
US9202778B2 (en) | Integrated circuit package with die attach paddle having at least one recessed portion | |
JP4153862B2 (ja) | 半導体樹脂封止用金型 | |
JP2004247734A (ja) | 印刷回路基板モジュールの両面モールディング方法及びこれに使われるモールド | |
US6242287B1 (en) | Semiconductor device manufacturing method, press die and guide rail including forming a crack perpendicular to an extension of the sealing resin | |
JP2007294767A (ja) | 半導体装置の製造方法 | |
KR101979519B1 (ko) | 리드 프레임, 반도체 장치의 제조 방법 | |
JP2007268819A (ja) | インサート成型品および製造方法 | |
JP5170122B2 (ja) | 半導体装置の製造方法 | |
JP4730830B2 (ja) | 半導体デバイスの製造方法 | |
JPH1064933A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2007258495A (ja) | 半導体パッケージの製造方法および装置ならびに半導体パッケージ | |
JP2008060193A (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
US8648452B2 (en) | Resin molded semiconductor device and manufacturing method thereof | |
JP2008166395A (ja) | 半導体装置の製造方法 | |
JP2011014606A (ja) | 半導体装置の製造方法 | |
KR0152577B1 (ko) | 각형 위치 정렬 핀을 이용한 외부리드의 언더 컷 방지 방법 | |
JPH10163238A (ja) | 樹脂封止形電子部品の製造方法 | |
JP2006103207A (ja) | 樹脂モールド装置 |