JP2007108537A

JP2007108537A - 表示モジュールおよびそれに用いられる中継基および駆動回路搭載基板

Info

Publication number: JP2007108537A
Application number: JP2005300963A
Authority: JP
Inventors: Hirofumi Osawa; 弘文大澤
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2005-10-14
Filing date: 2005-10-14
Publication date: 2007-04-26
Anticipated expiration: 2025-10-14
Also published as: JP4907144B2

Abstract

【課題】複数の駆動用ＩＣおよび／またはチップ電子部品を接続する駆動回路搭載基板を、歩留まりの低下やコストの増加を招くことなく小型化した表示モジュールを提供する。
【解決手段】外部信号に基づいてパネル駆動信号を生成する複数の半導体装置と、前記複数の半導体装置の内少なくとも１以上の半導体装置がフリップチップ接続される駆動回路搭載基板と、前記半導体装置が生成するパネル駆動信号が入力される表示パネルと、を備えた表示モジュールであって、前記駆動回路搭載基板は、半導体装置と接続する電極と、前記電極と接続されるとともに前記半導体装置と対向する領域である第１領域の内側に少なくとも一部が形成された第1配線と、前記第１領域と前記駆動回路搭載基板を挟んで対向する第2領域と、前記第２領域の内側に少なくとも一部が形成された第2配線と、前記第1配線と前記第2配線とを接続する内部配線とを備えた表示モジュール。
【選択図】図１

Description

本発明は、小型軽量化、薄型化を実現する表示モジュール、およびそれに用いられる中継基板に関する。

小型軽量化、薄型化が求められる携帯電話、ＰＤＡ（携帯情報端末）、ノートパソコン及びテレビ等の電子機器が搭載する表示モジュールは、表示パネルと、半導体チップを接続するフレキシブル基板（以下、ＦＰＣ）を備えている。半導体チップとＦＰＣとを接続する１つの手法として、チップ・オン・フィルム（以下ＣＯＦ）が用いられている。

ＣＯＦでは、半導体チップの回路形成面に形成されたバンプと、ＦＰＣに形成された配線パターン上の電極とを対向させて電気的に接続するフリップチップ実装が行われており、複数の半導体チップがＦＰＣに、連続的に接続されている。

図１１は、特許文献１に示されている表示モジュールを示す略平面図である。図１１を用いて表示モジュール８０の構成を説明すると、液晶モジュール８０は、液晶パネル８２と、チップ搭載基板８９と、外部基板８５とから形成される。チップ搭載基板８９は、
駆動用ＩＣ８１と、チップ電子部品８７と、回路基板８４とを備える。

液晶パネル８２は、駆動基板（不図示）と対向基板（不図示）とを備えている。駆動基板は、画素をスイッチングするためのスイッチング素子（不図示）が配列された表示領域Gと、表示領域Ｇ以外の領域となる周辺領域Sとを備えている。そして、周辺領域Ｓには、回路基板８４の端子を接続するための接続端子が配置されている。

駆動用ＩＣ８１は、外部基板８５から出力される信号を入力して、液晶パネル８２のスイッチング素子を駆動するための信号を出力するICである。駆動用ＩＣ８１の回路形成面における端部領域にはバンプが形成されており、また、回路基板８４には、駆動用ＩＣ８１のバンプと対応するように電極が形成されている。駆動用ＩＣ８１の回路形成面と回路基板８４の電極形成面とを対向させ、導電性粒子と充填材よりなる異方性導電膜（以下、ＡＣＦと称する）８３を間に挟持し、加熱，圧着する。これにより、駆動用ＩＣ８１のバンプと回路基板８４の電極が導通し、駆動用ＩＣ８１と回路基板８４との電気的な接続が行われる。

回路基板８４には、外部基板８５から供給される信号を入力する入力端子と、入力端子と繋がる入力配線（不図示）と、液晶パネル８２に信号を出力する出力配線（不図示）が形成されており、前記入力配線と前記出力配線が駆動用ＩＣ８１のバンプと電気的に接続されている。回路基板８４における出力配線形成側の端部領域には開口部が形成されており、前記出力配線は、この開口部を介して回路基板８４の裏面に形成された出力端子と接続されている。

回路基板８４の入力端子は、ＡＣＦによって外部基板８５と接続する信号ケーブル９３と電気的に接続される。回路基板８４の出力端子は、ＡＣＦによって液晶パネル８２の周辺領域Ｓに形成された接続端子と電気的に接続される。

外部基板８５から出力された信号は、信号ケーブル９３を介して回路基板８４に接続された駆動用ＩＣ８２に入力され、駆動用ＩＣ８２とチップ電子部品８７より液晶パネル８２の駆動信号が生成される。前記駆動信号は、回路基板８４を介して液晶パネル８２に供給される。入力された駆動信号により画素が駆動され、液晶パネル８２に所定の画像が表示されることになる。

図１２は、特許文献２に示されている表示モジュール８０を示す略平面図である。ＣＯＦ８６は、駆動用ＩＣ８１とチップ電子部品８７とＦＰＣ９２とを備えている。駆動用ＩＣ８１とＦＰＣ９２は、駆動用ＩＣ８１の回路形成面に配置されたＡｕバンプと、ＦＰＣ９２に配置された配線９０に形成された電極とを対向させ、Ｓｎ−Ａｕ合金により電気的に接続される。図１２（ｂ）の部分略断面図に示すように駆動用ＩＣ８１と電気的に接続する配線９０は、駆動用ＩＣ８１と向かい合う対向領域９１内から領域外に向かって形成されている。液晶パネル８２とＦＰＣ９２との接続は、ACFを介して、液晶パネル８２の周辺領域Sに形成された電極とＦＰＣ９２に形成された出力端子とが電気的に接続されることにより行われる。

図１３は、特許文献３に示されている表示モジュールを示す略側面図である。ＣＯＦ８６は、駆動用ＩＣ８１とＦＰＣ９２とを備えている。駆動用ＩＣ８１とＦＰＣ９２とは、駆動用ＩＣ８１の回路形成面に配置されたバンプ電極と、ＦＰＣ９２に配置された電極とを対向させ、異方性導電膜を間に挟持し、加熱，圧着することにより電気的に接続される。

ＣＯＦ８６の出力端子は、周辺領域Sに形成された電極と、ACFを介して電気的に接続される。更に、ＦＰＣ９２上に接続された駆動用ＩＣ８１の裏面は、周辺領域Sの裏面側と接着される。

駆動用ＩＣ８１と電気的に接続するＦＰＣ９２上に形成された配線（不図示）は、駆動用ＩＣ８１と向かい合う対向領域９１内から領域外に形成される。液晶パネル８２とＦＰＣ９２との接続は、異方性導電膜を介して、液晶パネル８２の周辺領域Sに形成された電極と、ＦＰＣ９２に形成された出力端子とが、電気的に接続されることにより行われる。
特開平１１−３４０２８５号公報特開２００１−１２７２１６号公報特開２００１−３０８２５６号公報

上述の駆動用ＩＣは、例えば、走査線駆動回路（以下、ゲートドライバと称する）、信号線駆動回路（以下、ソースドライバと称する）、電源回路、レベルシフタ回路、カウンタ回路、ＤＣ−ＤＣコンバータ回路、シリアルインターフェース回路、画像処理回路などから一つ或いは複数が組み合わされて形成される。これらの回路は、夫々別個に或いは複数の回路が組み合わされた駆動用ＩＣとして形成される。いずれの回路を搭載するかは、液晶パネルが要求する信号と駆動用ＩＣに入力される信号に応じて選択される。

すなわち、例えば、液晶パネルにゲートドライバとソースドライバがモノリシックに形成されている場合には、ゲートドライバとソースドライバは駆動用ＩＣには配置されず、また、例えばカウンタ信号が駆動用ＩＣに入力されている場合（つまり、新たにカウンタ信号を作成する必要のない場合）には、カウンタ回路は駆動用ＩＣには配置されない。

特許文献１、特許文献２及び特許文献３では、駆動用ＩＣのバンプを接続するＦＰＣの面に、駆動用ＩＣのバンプと接続する電極が形成されている。ＦＰＣに形成される配線はＦＰＣの駆動用ＩＣ周辺領域の内側を横断せず、駆動用ＩＣと向かい合う対向領域から領域外に向かって形成されている。このため、駆動用ＩＣと向かい合う対向領域の周囲には、配線のみが形成される領域が生じることになる。

よって、駆動用ＩＣと他の駆動用ＩＣとの間隔、駆動用ＩＣとチップ電子部品との間隔が広くなり、複数のチップ電子部品を接続するＦＰＣの小型化が困難になるという問題を生じていた。

そこで、本発明は、複数の駆動用ＩＣおよび／またはチップ電子部品を接続する駆動回路搭載基板を、歩留まりの低下やコストの増加を招くことなく小型化した表示モジュールを提供することを目的とする。

本願発明は上記の目的を達成するためになされたものであり、このため、外部信号に基づいてパネル駆動信号を生成する複数の半導体装置と、前記複数の半導体装置の内少なくとも１以上の半導体装置がフリップチップ接続される駆動回路搭載基板と、前記半導体装置が生成するパネル駆動信号が入力される表示パネルと、を備えた表示モジュールであって、前記駆動回路搭載基板は、半導体装置と接続する電極と、前記電極と接続されるとともに前記半導体装置と対向する領域である第１領域の内側に少なくとも一部が形成された第1配線と、前記第１領域と前記駆動回路搭載基板を挟んで対向する第2領域と、前記第２領域の内側に少なくとも一部が形成された第2配線と、前記第1配線と前記第2配線とを接続する内部配線とを備えた表示モジュールをその手段とする。

この構成によれば、半導体装置と接続する第１領域内の配線の少なくとも一部は、第１領域より内側に配置されるため、第1領域より外側の配線領域を低減することが可能である。

また、従来第１領域の外側にあった配線をすべて、第１領域あるいは第２領域に配置することにより、第1領域の周辺に他の半導体装置と接続する配線領域を不要にすることが出来るため、半導体装置と他の半導体装置との間隔を狭くすることが可能となる。よって、駆動回路搭載基板をより小型化することが可能となる。

また、好ましくは、上記手段にかかる構成に加えて、前記駆動回路搭載基板と電気的に接続され外部より供給される外部信号を前記駆動回路搭載基板に供給する中継基板を備え、前記駆動回路搭載基板は、前記中継基板に接続されるとともに、前記表示パネルの表示領域以外の領域である周辺領域に対向して配置されているものとする。

この構成によれば、小型化にできることに加えて、表示パネルの仕様に応じた複数の半導体装置の組み合わせを前記駆動回路搭載基板に実現し、それを中継基板に接続すれば表示パネルの仕様に対応できるので、仕様変更への対応が容易となる。また、前記駆動回路搭載基板を表示パネルの周辺領域に配置することにより、表示モジュールの薄型化、小型化を実現できる。

また、好ましくは、上記手段にかかる構成に加えて、前記駆動回路搭載基板と電気的に接続され外部より供給される外部信号を前記駆動回路搭載基板に供給する中継基板を備え、前記駆動回路搭載基板および前記中継基板が、ともに、前記表示パネルの表示領域以外の領域である周辺領域に対向して配置されているものとする。

この構成によれば、小型化にできることに加えて、表示パネルの仕様に応じた複数の半導体装置の組み合わせを前記駆動回路搭載基板に実現し、それを中継基板と接続すれば表示パネルの仕様に対応できるので、仕様変更への対応が容易となり、また、中継基板が前記駆動回路搭載基板と表示パネルの間に配置されていないので、表示モジュールの薄型が実現可能となる。

また、好ましくは、上記手段にかかる構成に加えて、前記駆動回路搭載基板と電気的に接続され外部より供給される外部信号を前記駆動回路搭載基板に供給する中継基板を備え、前記駆動回路搭載基板は前記表示パネルに接続されており、前記中継基板は前記周辺領域上の前記駆動回路搭載基板と接続されているものとする。
この構成によれば、小型化にできることに加えて、表示パネルの仕様に応じた複数の半導体装置の組み合わせを前記駆動回路搭載基板に実現し、それを中継基板に接続すれば表示パネルの仕様に対応できるので、仕様変更への対応が容易となる。また、中継基板が前記駆動回路搭載基板と表示パネルの間に配置されていないので、表示モジュールの薄型が実現可能となる。

また、好ましくは、上記手段にかかる構成に加えて、前記中継基板は平面視がＵ字状に形成されるとともに、前記Ｕ字状の一方端に出力部を、他方端に入力部を、前記一方端と前記他方端の間に前記駆動回路搭載基板配置部を備えており、前記駆動回路搭載基板配置部に設けられた端子に駆動回路搭載基板を電気的に接続するとともに、出力部を前記周辺領域に接続し、前記駆動回路搭載基板を前記表示パネルの周辺領域が配置された面とは反対側の面に配置しているものとする。

この構成によれば、前記駆動回路搭載基板を、液晶パネルを挟んで周辺領域と相対する面に配置することができるので、よりスペースを有効に活用でき表示モジュールを小型に形成することが可能となる。

また、好ましくは、上記手段にかかる構成に加えて、前記駆動回路搭載基板は、前記中継基板の出力部形成面と同一の面に配置されているものとする。

この構成によれば、この構成によれば、前記駆動回路搭載基板を、液晶パネルを挟んで周辺領域と相対する面に配置することができるので、よりスペースを有効に活用でき表示モジュールを小型に形成することが可能となる。

また、中継基板は、可撓性を備えた材料を用いて平面視でU字状に形成され、前記U字状の一方端に出力部を、他方端に入力部を、前記一方端と前記他方端の間に表示パネルを駆動するパネル駆動信号を生成するための駆動回路搭載基板を配置するための端子を備えた領域を有する特徴としている。

この構成によれば、駆動回路搭載基板を一方端と前記他方端の間に配置することができるので、液晶パネルの周辺領域に駆動回路搭載基板を配置する領域を確保しなくてもよくなるため、表示モジュールを小型に形成することが可能となる。
また、駆動回路搭載基板は、外部信号に基づいてパネル駆動信号を生成する複数の半導体装置の内少なくとも１以上の半導体装置がフリップチップ接続される駆動回路搭載基板であって、前記半導体装置と接続する電極と、前記電極と接続されるとともに前記半導体装置と対向する領域である第１領域の内側に少なくとも一部が形成された第1配線と、前記第１領域と前記駆動回路搭載基板を挟んで対向する第2領域と、前記第２領域の内側に少なくとも一部が形成された第2配線と、前記第1配線と前記第2配線とを接続する内部配線とを備えていることを特徴としている。

また、従来第１領域の外側にあった配線をすべて、第１領域あるいは第２領域に配置することにより、第1領域の周辺に他の半導体装置と接続する配線領域を不要にすることが出来るため、半導体装置と他の半導体装置との間隔を狭くすることが可能となる。よって、駆動回路搭載基板をより小型化することが可能となる。
また、電子機器は、上記のいずれかの表示モジュールを備えることを特徴とする。また、好ましくは、前記駆動回路搭載基板は２層以上の樹脂基板よりなり、
前記半導体装置と対向する樹脂基板は、半導体装置と接続する電極と、前記電極と接続されるとともに前記半導体装置と対向する領域である第１領域の内側に少なくとも一部が形成された第1配線とを備えており、その他の樹脂基板は、第１領域と対向する領域内に形成された配線と、第1配線と第１領域と対向する領域内に形成された配線とを接続する内部配線とを備えることを特徴とする。

また、従来第１領域の外側にあった配線をすべて、第１領域あるいは第１領域と対向する領域に配置することにより、第1領域の周辺に他の半導体装置と接続する配線領域を不要にすることが出来るため、半導体装置と他の半導体装置との間隔を狭くすることが可能となる。よって、駆動回路搭載基板をより小型化することが可能となる。

本発明によれば、半導体装置と接続する駆動回路搭載基板の配線を半導体装置と接続する端子を配置した領域より内側にも配置することで、となり合う半導体装置同士の間に配置されていた配線を減少させることが可能となる。これにより、半導体装置間の間隔が狭くなり、駆動回路搭載基板をより小型化でき、それにより表示モジュールの小型化が可能となる。

以下に本発明を実施するための最良の形態として表示モジュールの一例として液晶パネルを用いた例を各実施形態に掲げ、図面を参照して詳細に説明するが、本発明はこれらの実施の形態のみに限定されるものではなく、ＥＬ表示パネル及びプラズマ表示パネルを含むフラット表示モジュール全般に適用できるものであり、また更には、ＰＤＡ、パソコン、携帯電話、電子辞書、インパネ及びマルチメディアプレーヤ等のフラット表示モジュールを採用した電子機器に適用可能である。

（第１の実施形態）
図１（a）は、第１の実施形態に係る表示モジュール１の構成を模式的に示した略平面図である。図１（a）に示すように、表示モジュール１は、液晶パネル２と、ＦＰＣ（フレキシブル配線基板）３と、駆動回路搭載基板４とを含んで構成されている。

液晶パネル２は、素子基板２ａと、素子基板２ａに対向して配置された対向基板２ｂと、その両基板間に介在する液晶層２ｃとを有している。この液晶パネル２は、画像を表示する表示領域２１と、ＦＰＣ３を配置する周辺領域２２とに区分される。素子基板２ａには、相互に並行に延びるように設けられた複数のゲート配線と、このゲート配線と直交する方向に並行に延びるように設けられたソース配線と、ゲート配線及びソース配線の各交差部に設けられたスイッチング素子と、各スイッチング素子に対応して設けられた画素電極が形成されている。また、対向基板２ｂには、表示領域２１のほぼ全面に共通電極と、カラーフィルター層とが形成されている。両基板間に介在する液晶層２ｃは、電気光学特性を有するネマチック液晶材料で構成されている。

また、各画素電極には１つの画素が構成される。各画素において、ゲート配線に送られるゲート信号によりスイッチング素子がオンになると、ソース配線に送られるソース信号に応じて画素電極に電荷が書き込まれ、画素電極と共通電極との間で構成される液晶容量に印加される電圧が制御される。この制御により、液晶層の液晶分子の配向状態を変化させて光の透過率を調整し、画像表示するよう構成されている。

そして、表示領域２１には、素子基板２ａと、素子基板２ａに対向して配置された対向基板２ｂと、その両基板間に介在する液晶層２ｃとが配置されている部分が該当する。また、周辺領域２２は素子基板２ａの一部であり、周辺領域２２には例えばゲート配線及びソース配線に接続される信号線と、ＦＰＣ３に接続するための接続端子５（図1（ｂ）参照）とが形成されている。

図１（ｂ）は、第１の実施形態に係る表示モジュール１の周辺領域２２近傍の構成を模式的に示した断面図である。ＦＰＣ３はポリイミドからなる可撓性のフィルムに銅箔による配線が形成されたものである。図１（ｂ）に示すようにＦＰＣ３の一方側の面の一方端側には接続端子５と接続するための出力端子３ａが形成され、他方端側にはＦＰＣ３への入力信号を出力するＰＷＢ（ＰｒｉｎｔｅｄＷｉｒｉｎｇＢｏａｒｄ：プリント配線基板）と接続するための入力端子３ｂが形成され、信号を中継する中継基板の役割を果たす。また、他方側の面には、駆動回路搭載基板４を接続するための信号供給端子３ｃと信号出力端子３ｄが形成されている。これらの信号供給端子３ｃと信号出力端子３ｄは、駆動回路搭載基板４の端子に対応して形成されている。ＦＰＣ３の配線は、入力端子３ｂと信号供給端子３ｃとを接続する配線、出力端子３ａと信号出力端子３ｄとを接続する配線が形成されている。

液晶パネル２の接続端子５とＦＰＣ３の出力端子３ａは、異方性導電膜（ＡｎｉｓｏｔｒｏｐｉｃＣｏｎｄｕｃｔｉｖｅＦｉｌｍ：以下、ＡＣＦ）によって、接続されている。また、前記ＦＰＣ３の入力端子３ｂはＰＷＢとＡＣＦにより接続されている。

前記駆動回路搭載基板４には、液晶パネル２を駆動するパネル駆動信号を生成するチップ部品６が実装される。駆動回路搭載基板４としては配線基板を用いる。なお、配線基板としては、ＦＰＣ、両面配線基板、多層基板又はリジットフレキ基板を採用可能である。駆動回路搭載基板４は、ベースとなるコア層の両面にプラスチックフィルムが接着され、更に、それぞれのプラスチックフィルム上に金属配線が形成された構成をしている。駆動回路搭載基板４の両面に形成された金属配線は、プリプレグ層とプラスチックフィルムに形成された貫通孔及び電極を介して電気的に接続される。なお、コア層としては、プリプレグ、プラスチック若しくはＬＣＰ（Liquid Crystal Polymer）を採用可能である。

この駆動回路搭載基板４の一方の面には、ＦＰＣ３の信号供給端子３ｃと接続する駆動回路搭載基板入力端子４ａと、ＦＰＣ３の信号出力端子３ｄと接続する駆動回路搭載基板出力端子４ｂが形成されている。また、駆動回路搭載基板４の上側の面（おもて面と称する）には、チップ部品と接続するための入力端子と出力端子が形成されている。

また、駆動回路搭載基板４のチップ部品６と向かい合う領域であってチップ部品と接続される入力端子や出力端子が配置されている領域（第１領域）より内側の領域９ａには、チップ部品６と電気的に接続される配線７が形成されている。

そして、駆動回路搭載基板出力端子４ｂと駆動回路搭載基板入力端子４ａが形成される面（裏面側と称する）であって、第１領域と駆動回路搭載基板４を挟んで対向する領域である第２領域より内側の領域９ｂには配線８が配置されている。

この配線８は、駆動回路搭載基板４を貫通する貫通孔に設けられた内部配線を介して配線７に接続される。また、配線８は、その役割に応じて裏面側に形成され駆動回路搭載基板入力端子３ｂ、駆動回路搭載基板出力端子３ａ或いは他のチップ部品の裏面側の配線に接続されている。

このように配線を形成することにより、チップ部品間の距離を狭くすることが可能となる。特に、図１（ｂ）のように、おもて面のチップ部品間には配線を設けないようにすれば、チップ部品間をより狭くできるため、駆動回路搭載基板をより小さく形成しうる。また、これに基いて表示モジュールの小型化を図ることができる。

駆動回路搭載基板４に接続するチップ部品６は、チップ回路部品及び／又はチップ電子部品より構成される。チップ回路部品は、ＰＷＢから入力された電位や信号等に何らかの変調を与えるＩＣを意味し、例えばゲートドライバ４０１、ソースドライバ４０２、ＤＣＤＣコンバータ４０３、ＤＡＣ４０４及びＥＥＰＲＯＭ４０５が搭載されている。このうち、ゲートドライバ４０１は、選択されたゲート配線のみを高電位にして、他のゲート配線を低電位に保つようにゲート配線にゲート信号を供給する機能を有するＩＣである。また、ソースドライバ４０２は、画像データを受け取り液晶容量に印加される電圧に変換し、選択されたソース配線に供給する機能を有するＩＣである。一方、チップ電子部品４０６は、抵抗やセラミックコンデンサ等の部品であり、チップ回路部品４０５と連携して所定の電位や信号等を生じる。

チップ部品の電極上には金属バンプが形成されており、この金属バンプが形成されたチップ部品の面と駆動回路搭載基板４の第１領域とを対向させ固相接合若しくは液層接合することにより、チップ部品の電極と駆動回路搭載基板４の入力端子及び出力端子とをフリップチップ接続している。また、チップ部品６と駆動回路搭載基板４との接続を補強するため、チップ部品６と駆動回路搭載基板４との間にアンダーフィル樹脂を注入し封止を行っている。なお、金属バンプに用いる金属としては、半田、金若しくは銅を採用可能である。

液晶パネル２の周辺領域２２上では、接続端子５と出力端子３ａとがＡＣＦを介して接続され、更に、ＦＰＣ３の信号出力端子部３ｄと駆動回路搭載基板出力端子４ｂとがＡＣＦを介して接続される。

なお、上記のように形成された液晶パネルモジュールは次のように駆動される。すなわち、ＰＷＢが出力する同期信号，クロック信号，映像信号，電源電圧及びＧＮＤ等の複数の信号がＦＰＣ３の入力端子３ｂに入力され、この複数の信号が入力端子３ｂより信号供給端子部３ｃと駆動回路搭載基板入力端子４ａを介して、前記チップ部品６に供給される。前記チップ部品６では、液晶パネル２を駆動するための前記パネル駆動信号を生成する。

生成された信号は駆動回路搭載基板出力端子４ｂからＦＰＣ３の信号出力端子部３ｄを介してＦＰＣ３の出力端子３ａへ供給される。出力端子３ａよりパネル駆動信号は、液晶パネル２の周辺領域２２に形成される接続端子５に入力される。接続端子５に入力されたパネル駆動信号は、スイッチング素子を駆動させて画素電極に電荷を書き込み、所望する表示を行う。

なお上記の説明では、駆動回路搭載基板４のすべてを周辺領域２２と対向して配置するものを示したが、少なくとも一部が周辺領域と対向して配置可能であれば、対向している部分については、小型化の効果を奏しうる。

また、駆動回路搭載基板に複数のチップ部品を、金属バンプに用いる金属による固相接合若しくは液層接合で接続するため、チップ部品の接続作業が容易となり接合信頼性が向上することで歩留まりが向上し、コスト削減を実現することが可能となる。

更に、複数のチップ部品を駆動回路搭載基板４及びＦＰＣ３を介して一度に液晶パネル２上に配置することが可能になり、作業効率を良好にできる。

（第２の実施形態）
図２は、第２の実施形態に係る表示モジュール１ｂの構成を模式的に示した略平面図である。第２の実施形態にかかる表示モジュール１ｂについても液晶パネルを例に説明する。第１の実施形態と異なる点は、液晶パネル内にソースドライバ及びゲートドライバをドライバモノリシックに形成しているため、駆動回路搭載基板４１ａ上にソースドライバ及びゲートドライバが配置されていない点である。

以下、構成について説明するが、第１の実施形態との相違点のみ説明し、同一の構成については同一の符号を付して説明を省略する。

図２に示すように、表示モジュール１ｂは、液晶パネル２ｂと、ＦＰＣ３ｂと、駆動回路搭載基板４１ａとから構成されている。

液晶パネル２ｂは、画像を表示する表示領域２１ｂと、ＦＰＣ３ｂを配置する液晶パネル２ｂの一辺に形成された周辺領域２２ｂとに区分されている。

表示領域２１ｂは、素子基板と、素子基板に対向して配置された対向基板と、その両基板間に介在する液晶層とを有している。素子基板には、相互に並行に延びるように設けられた複数のゲート配線と、このゲート配線と直交する方向に並行に延びるように設けられたソース配線と、ゲート配線及びソース配線の各交差部に設けられたスイッチング素子と、各スイッチング素子に対応して設けられた画素電極が形成されている。更に、ゲート配線にゲート信号を送るためのゲートドライバ回路とソース配線にソース信号を送るためのソースドライバ回路も形成されている。また、対向基板には、表示領域２１のほぼ全面に共通電極と、カラーフィルター層とが形成されている。両基板間に介在する液晶層は、電気光学特性を有するネマチック液晶材料で構成されている。

液晶パネルの周辺領域には、ゲートドライバ駆動信号、ソースドライバ駆動信号及び液晶駆動ビデオ信号の各信号に対応する配線が形成されている。更に、この配線には、ＦＰＣ３と接続される端子が形成されている。

周辺領域２２ｂに形成されたＦＰＣ３ｂを配置するための端子とＦＰＣ３ｂの出力端子は、ＡＣＦによって、接続されている。また、前記ＦＰＣ３ｂの入力端部はＡＣＦによりＰＷＢと接続されている。

前記駆動回路搭載基板４１ａは液晶パネル２ｂを駆動するパネル駆動信号（ゲートドライバ駆動信号、ソースドライバ駆動信号、共通電極駆動信号及び液晶駆動ビデオ信号）を生成するチップ部品を備える。

駆動回路搭載基板４１ａのチップ部品を接続する面（おもて面と称する）と反対側の面（裏面と称する）には、ＦＰＣ３ｂの信号供給端子部と接続する駆動回路搭載基板入力端子と、ＦＰＣ３ｂの信号出力端子部と接続する駆動回路搭載基板出力端子が形成されており、駆動回路搭載基板４１ａのおもて面には、チップ部品と接続するための入力端子と出力端子が形成されている。

駆動回路搭載基板４１ａに接続するチップ部品６は、チップ回路部品及び／又はチップ電子部品より構成される。チップ回路部品は、ＰＷＢから入力された電位や信号等に何らかの変調を与えるＩＣを意味し、例えば、ＤＣＤＣコンバータ４２ｂ、ＤＡＣ４１ｂ及びＥＥＰＲＯＭが搭載されている。一方、チップ電子部品４３ｂは、抵抗やセラミックコンデンサ等の部品であり、チップ回路部品と連携して所定の電位や信号等を生じる。

チップ部品の電極上には金属バンプが形成されており、この金属バンプが形成されたチップ部品の面と駆動回路搭載基板４１ａの第１領域とを対向させ固相接合若しくは液層接合することにより、チップ部品の電極と駆動回路搭載基板４の入力端子及び出力端子とをフリップチップ接続している。また、チップ部品６と駆動回路搭載基板４と’の接続を補強するため、チップ部品６と駆動回路搭載基板４との間にアンダーフィル樹脂を注入し封止を行っている。なお、金属バンプに用いる金属としては、半田、金若しくは銅を採用可能である。

液晶パネル２ｂの周辺領域上で、ＦＰＣ３ｂの信号供給端子部と駆動回路搭載基板４１ａの駆動回路搭載基板入力端子とがＡＣＦを介して接続され、更に、ＦＰＣ３ｂの信号出力端子部と駆動回路搭載基板４１ａの駆動回路搭載基板出力端子とがＡＣＦを介して接続される。また、駆動回路搭載基板入力端子部は、前記チップ部品を介して駆動回路搭載基板出力端子と電気的に接続される。

第１の実施形態と異なり、本実施形態の駆動回路搭載基板４１ａには、チップ回路部品としてＤＣＤＣコンバータ４２ｂ、ＤＡＣ４１ｂ及びＥＥＰＲＯＭ等が接続されており、ソースドライバ回路およびゲートドライバ回路が配置されていない。

本実施形態では、ゲートドライバ回路とソースドライバ回路を素子基板上に形成する例を示したが、更に、コントロール回路やビデオインターフェース回路等の回路を素子基板上に形成することも可能である。

このような構成とした場合でも、駆動回路搭載基板４１ａおよびチップ部品の配線及び接続にかかる構成は第１の実施形態と同様であるので、チップ部品間の距離を狭くすることが可能となる。特に、図１（ｂ）のように、おもて面のチップ部品間には配線を設けないようにすれば、チップ部品間をより狭くできるため、駆動回路搭載基板をより小さく形成しうる。また、これに基いて表示モジュールの小型化を図ることができる。

（第３の実施形態）
図３は、第２の実施形態に係る表示モジュール１１の構成を模式的に示した平面図である。以下、構成について説明するが、第１の実施形態との相違点のみ説明し、同一の構成については同一の符号を付して説明を省略する。
図３に示すように、表示モジュール１１は、液晶パネル２と、ＦＰＣ１３と、パネル駆動信号を生成する駆動回路搭載基板４とから構成されており、ＦＰＣ１３と駆動回路搭載基板４は、それぞれ液晶パネル２の周辺領域２２と電気的に接続されている。
液晶パネル２は、画像を表示する表示領域２１と、ＦＰＣ３及び駆動回路搭載基板４を配置する液晶パネル２の一辺に形成された周辺領域２２とに区分される。周辺領域２２は素子基板２ａに配置されており、素子基板２ａには相互に並行に延びるように設けられた複数のゲート配線と、このゲート配線と直交する方向に並行に延びるようにソース配線が設けられている。

周辺領域２２には、ゲート配線及びソース配線に接続される入力信号配線が形成されるとともに、駆動回路搭載基板４とＦＰＣ１３に接続するための中継信号配線７０が形成されている。前記入力信号配線には信号供給端子１４ｃが形成されており、駆動回路搭載基板４の駆動回路搭載基板出力端子４ｂとＡＣＦを介して電気的に接続される。更に、前記中継信号配線７０の一方端にはＦＰＣ１３に接続するための接続端子５が形成されており、他方端には液晶パネル２の接続端子１４ｄが形成されている。接続端子５はＦＰＣ１３の一方側の面に周辺領域２２と接続するために形成された出力端子３ａと、接続端子１４ｄは駆動回路搭載基板入力端子４ａとＡＣＦを介して電気的に接続される。

ＦＰＣ１３の他方の端部領域にはソースドライバ及びゲートドライバを動作させる制御信号の生成や基準電源回路の極性反転のタイミングを制御するＰＷＢと接続するための入力端子が形成されている。更に、入力端子と出力端子との間に配置された配線とを備えている。

前記駆動回路搭載基板４は、液晶パネル２を駆動するパネル駆動信号を生成するチップ部品６を備える。駆動回路搭載基板４として配線基板が使用される。ベースとなるコア層の両面にプラスチックフィルムが接着されており、更に、それぞれのプラスチックフィルム上に金属配線が形成されている。駆動回路搭載基板４の両面に形成された金属配線は、プリプレグ層とプラスチックフィルムに形成された貫通孔及び電極を介して電気的に接続される。なお、コア層としては、プリプレグ、プラスチック若しくはＬＣＰ（Liquid Crystal Polymer）を採用可能である。

駆動回路搭載基板４には、ＦＰＣ、両面配線基板、多層基板又はリジットフレキ基板を採用することが可能であるが、これに限定されるものではない。

この駆動回路搭載基板４のチップ部品６を備えている面（おもて面と称する）と反対側の面（裏面と称する）には、周辺領域の端子と接続する駆動回路搭載基板入力端子と駆動回路搭載基板出力端子が形成されている。また、駆動回路搭載基板４のおもて面には、チップ部品６と接続するための入力端子と出力端子が形成されている。

そして、駆動回路搭載基板４のおもて面で、駆動回路搭載基板４とチップ部品６とをフリップチップ接続させる。このように、駆動回路搭載基板４を表示パネル２の周辺領域２２に直接接続させる構成であっても、駆動回路搭載基板４とチップ部品６の配線及び接続にかかる構成は第１の実施形態と同様であるので、チップ部品間の距離を狭くすることが可能となる。特に、図１（ｂ）のように、おもて面のチップ部品間には配線を設けないようにすれば、チップ部品間をより狭くできるため、駆動回路搭載基板をより小さく形成しうる。また、これに基いて表示モジュールの小型化を図ることができる。また、第１の実施形態および第２の実施形態と比較すれば、ＦＰＣが駆動回路搭載基板４と表示パネル２との間に配置されていないので、薄型にすることができる。

なお、本実施例では、ゲートドライバとソースドライバを駆動回路搭載基板４に接続し、液晶パネル２にはゲート信号、ソース信号及び共通電極駆動信号を入力するための配線を形成する構成示したが、液晶パネルの素子基板にゲートドライバとソースドライバの回路構成を形成するドライバモノリシックの液晶パネルの場合、液晶パネルにはゲート信号、ソース信号及び液晶駆動ビデオ信号を入力するための配線を形成することになる。

（第４の実施形態）
図４は、第３の実施形態に係る表示モジュール２０の構成を示す略平面図である。以下、構成について説明するが、第３の実施形態との相違点のみ説明し、同一の構成については同一の符号を付して説明を省略する。

図４に示すように、表示モジュール２１は、液晶パネル２と、ＦＰＣ２３と、パネル駆動信号を生成する駆動回路搭載基板４とから構成されていて、第３の実施形態では、駆動回路搭載基板入力端子４ａが駆動回路搭載基板出力端子４ｂと同じ面に配置されていたが、本実施形態では相対する面に配置されていて、駆動回路搭載基板入力端子４ａに直接ＦＰＣ１３が接続される点が異なる。

したがって、表示パネル２の周辺領域２２には、駆動回路搭載基板出力端子４ｂに対応する信号供給端子１４ｃは設けられているが、駆動回路搭載基板入力端子４ａに対応する接続端子１４ｄは設けられない。また、同様に、ＦＰＣ１３に接続される接続端子５も設けられていない。

このような構成であっても、駆動回路搭載基板４とチップ部品６の配線及び接続にかかる構成は第１の実施形態と同様であるので、チップ部品間の距離を狭くすることが可能となる。特に、図１（ｂ）のように、おもて面のチップ部品間には配線を設けないようにすれば、チップ部品間をより狭くできるため、駆動回路搭載基板をより小さく形成しうる。また、これに基いて表示モジュールの小型化を図ることができる。

また、第１の実施形態および第２の実施形態と比較すれば、ＦＰＣが駆動回路搭載基板４と表示パネル２との間に配置されていないので、薄型にすることができる。また、第３の実施形態と比較した場合は、表示パネル２への接続箇所が少ないので、接続不良が生じにくい。

（第５の実施形態）
図５は、第５の実施形態に係る表示モジュール３１の構成を示す略平面図である。以下、構成について説明するが、第４の実施形態との相違点のみ説明し、同一の構成については同一の符号を付して説明を省略する。

図５に示すように、第５の実施形態では、駆動回路搭載基板としてリジッドフレキ基板を用いている点が異なる。
駆動回路搭載基板３３は、ＦＰＣ部と硬質基板部より構成される。硬質基板部はＦＰＣ層３４の両面にプリプレグ層３５及びリジット層３６を積層し形成している。一方、ＦＰＣ部は硬質基板部のＦＰＣ層３４が、硬質基板部の端部より延設されて形成されている。また、プリプレグ層３５あるいはリジット層３６には内部に銅箔等による配線が形成されている。ＦＰＣ層３４の配線とプリプレグ層３５の配線、リジット層３６の配線あるいは硬質基板部の表面に配置される配線とは貫通孔を介して内部接続されている。

硬質基板部の表面の一方（おもて面）には、チップ部品の端子と接続するための端子が設けられており、この端子とチップ部品とはフリップチップ接続される。また、この端子についてもＦＰＣ層３４、プリプレグ層３５、リジット層３６又は硬質基板部の裏面の配線と貫通穴を介して内部接続されている。

この内部接続は、その少なくとも一部が第１領域の内側に配置されるように形成される。それにより、チップ部品間の配線を低減できるため駆動回路搭載基板３３の小型化が可能となる。また、おもて面におけるチップ部品間の配線を無くした場合には、よりチップ部品間の距離を近づけることが可能となる
なお、上記には、第４の実施形態を変形した例について記載したが、第１の実施形態から第３の実施形態に記載した例についても同様の変形を施すことが可能である。

（第６の実施形態）
図６は、第６の実施形態に係る表示モジュール４１の構成を示す略平面図である。以下、構成について説明するが、第１の実施形態との相違点のみ説明し、同一の構成については同一の符号を付して説明を省略する。

図６に示すように、表示モジュール４１は、液晶パネル２と、ＦＰＣ４３と、駆動回路搭載基板４とから構成されている。

液晶パネル２は、画像を表示する表示領域２１と、ＦＰＣ４３を配置する液晶パネル２の一辺に形成された周辺領域２２とから構成されている。

周辺領域２２は素子基板２ａに配置されており、ゲート配線及びソース配線に接続される信号線と、ＦＰＣ４３を配置するための信号供給端子１４ｃとが形成されている。液晶パネル２の周辺領域２２に形成された信号供給端子１４ｃは、ＡＣＦによってＦＰＣ４３に形成された出力端子３ａと電気的に接続されている。
前記ＦＰＣ４３は、平面視（図６の（ａ）の状態）でＵ字状に形成されており、その一端に出力端子３ａが配置され、他端に入力端子３ｂが配置されている。そして出力端子３ａが設けられている第1の短辺領域と、入力端子３ｂが設けられている第２の短辺領域とを繋ぐ中間領域には駆動回路搭載基板４と接続する端子３ｅが設けられている。また、出力端子３a、入力端子３ｂ及び端子３ｅは同一の面に配置されている。

そして、端子３ｅには駆動回路搭載基板４に信号を入力する信号入力端子３ｃと、駆動回路搭載基板４から信号が出力される信号出力端子３ｄとがあり、信号入力端子３ｃは、入力端子３ｂと配線により接続され、信号出力端子３ｄは、出力端子３aと配線により接続される。
第1の短辺領域及び第2の短辺領域はともに、出力端子３aを液晶パネル２の信号供給端子１４ｃに接続した状態で、中間領域が液晶パネル２の端面よりも外側（表示領域２１側とは相対する側）に配置される程度の長さを備えている。
このようなFPC４３に、チップ部品６がフリップチップ接続された駆動回路搭載基板４を接続した後、FPC４３の出力端子３aを表示パネル２の信号供給端子１４ｃに接続させる。なお、駆動回路搭載基板４とチップ部品６との接続、駆動回路搭載基板４とFPC４３の接続、及びFPC４３と液晶パネル２の接続については第１の実施形態と同様である。
本実施形態では、このように接続した後、駆動回路搭載基板４がソース信号線及びゲート信号線が形成されている前記液晶パネル２の面（周辺領域２２が配置されている面）と反対側の面に配置されるように、ＦＰＣ４３の第１の短辺領域を折り曲げる。このとき、液晶パネル２を挟んで周辺領域２２と相対する面には接着剤を配置して置く。
このように、駆動回路搭載基板４を、液晶パネル２を挟んで周辺領域と相対する面に配置することができるので、よりスペースを有効に活用でき表示モジュールを小型に形成することが可能となる。
以上には、第1の実施形態を変形した例について記載したが、同様の変形は第２から第５の実施形態についても可能である。

（第７の実施形態）
図７は、第７の実施形態に係る表示モジュール５１の構成を示す略平面図である。以下、構成について説明するが、第６の実施形態との相違点のみ説明し、同一の構成については同一の符号を付して説明を省略する。
図７に示すように、第６の実施形態とはFPC５３に対する駆動回路搭載基板４の配置位置が異なる。すなわち、第６の実施形態では出力端子３ａ、入力端子３ｂ及び端子３eが同一の面に配置されていたが、本実施形態では入力端子３a及び出力端子３ｂは同一の面であるが、端子３ｅが相対する面に配置されていて、駆動回路搭載基板４が入力端子３ａ及び出力端子３ｂとは相対する面に配置される点が異なる。
このようにしても、第６の実施形態と同様にＦＰＣ５３を折り曲げて、駆動回路搭載基板４を、液晶パネル２を挟んで周辺領域２２と相対する面に固定すれば、入力端子３ｂは前記液晶パネル２の前記表示領域及び周辺領域のいずれにも重ならない位置に配置されることになる（図７（ｂ）及び図７（ｃ）参照）。
このように、駆動回路搭載基板４を、液晶パネル２を挟んで周辺領域と相対する面に配置することができるので、よりスペースを有効に活用でき表示モジュールを小型に形成することが可能となる。
以上には、第1の実施形態を変形した例について記載したが、同様の変形は第２から第５の実施形態についても可能である。

（第８の実施形態）
図８は、第８の実施形態に係る表示モジュール６１の構成を示す略平面図である。以下、構成について説明するが、第６の実施形態との相違点のみ説明し、同一の構成については同一の符号を付して説明を省略する。
図８に示すように、第６の実施形態に記載した例とは異なり、駆動回路搭載基板４が第６の実施形態のＦＰＣ４３における中間領域を兼用した構成である。すなわち、ＦＰＣは、長方形状の出力側ＦＰＣ６３と、長方形状の入力側ＦＰＣ６５のそれぞれが駆動回路搭載基板４に接続され、出力側ＦＰＣ６３、入力側ＦＰＣ６５及び駆動回路搭載基板４とでＵ字状となるように形成されている。もちろん出力側ＦＰＣには出力端子３ａが設けられ、入力側ＦＰＣ６５には入力端子３ｂが設けられている。
このように形成した場合であっても、出力側ＦＰＣ６３を折り曲げることによって、駆動回路搭載基板４を液晶パネル２を挟んで周辺領域２２と相対する面に配置でき、入力端子３ｂは前記液晶パネル２の前記表示領域及び周辺領域のいずれにも重ならない位置に配置されることになる（図８（ｂ）及び図８（ｃ）参照）。
このように、駆動回路搭載基板４を、液晶パネル２を挟んで周辺領域と相対する面に配置することができるので、よりスペースを有効に活用でき表示モジュールを小型に形成することが可能となる。
以上には、第1の実施形態を変形した例について記載したが、同様の変形は第２から第５の実施形態についても可能である。

（第９の実施形態）
図９は、第９の実施形態に係る表示モジュール６１の構成を示す略平面図である。以下、構成について説明するが、第６の実施形態との相違点のみ説明し、同一の構成については同一の符号を付して説明を省略する。
図９に示すように、第６の実施形態に記載した例とは異なり、駆動回路搭載基板にリジットフレキ基板を用いている。このリジットフレキ基板にかかる構成については、第５の実施形態に記載したものと類似しており、第５の実施形態に記載したものとの相違点は、駆動回路搭載基板から延出されたＦＰＣが同一の辺の両端近傍から平行に為されていて、その結果、硬質基板部７３がＵ字状の中間領域を形成し、ＦＰＣが第１の短辺領域７４と第２短辺領域７５とを形成するようになる。なお、第１の短辺領域７４には出力端子３ａが配置され、第２の短辺領域７５には入力端子３ｂが配置されている。
このように形成した場合であっても、第１の短辺を折り曲げることによって、駆動回路搭載基板４を、液晶パネル２を挟んで周辺領域２２と相対する面に配置でき、入力端子３ｂは第２の短辺領域のＦＰＣを介して前記液晶パネル２の前記表示領域及び周辺領域のいずれにも重ならない位置に配置されることになる（図９（ｂ）及び図９（ｃ）参照）。
このように、駆動回路搭載基板４を、液晶パネル２を挟んで周辺領域と相対する面に配置することができるので、よりスペースを有効に活用でき表示モジュールを小型に形成することが可能となる。
以上には、第1の実施形態を変形した例について記載したが、同様の変形は第２から第５の実施形態についても可能である。

（第１０の実施形態）
図１０は、第１０の実施形態に係る表示モジュール８１の構成を示す略平面図である。以下、構成について説明するが、第７の実施形態との相違点のみ説明し、同一の構成については同一の符号を付して説明を省略する。
図１０に示すように、第７の実施形態とはFPC８３及び駆動回路搭載基板４が異なる。すなわち、第７の実施形態では入力端子３a及び出力端子３ｂが同一の面に配置され、更に端子３ｅが相対する面に配置されていて、駆動回路搭載基板４が入力端子３ａ及び出力端子３ｂとは相対する面に配置されているが、本実施形態では入力端子３a及び出力端子３ｂが配置される同一の面に、出力端子３ｆが配置される点が異なる。出力端子３ｆは、ＦＰＣ８３の中間領域の向かい合う辺のうち、第1の短辺領域と第２の短辺領域とが設けられている辺と向かい合う辺に配置されている。
また、図１０に示すように駆動回路搭載基板４として、多層基板を用いている。なお、多層基板を構成するそれぞれの基板には、樹脂基板を採用することが可能であり、樹脂基板としてはＬＣＰ、ポリイミド若しくはエポキシ等を採用可能である。チップ部品側を第１層とする３層の例を示すが、実施の形態のみに限定されるものではなく、更に多層化された駆動回路搭載基板を用いてもよい。
駆動回路搭載基板４を構成するそれぞれの樹脂基板にはビアが形成されており、ビアに対して金属メッキ若しくは金属の埋め込みを行う。このビアにより樹脂基板に開口部が形成されるため、メッキ若しくは埋め込まれた金属により、垂直方向の配線を形成することが可能となり、他の層の樹脂基板に形成された配線やビアと電気的に接続することが可能となる。図１０（ｃ）において、ビア１００ａは第１層に形成されており、ビア１００ａを介して第１層に形成された配線と第２層に形成された配線とを電気的に接続している。また、ビア１００ｂは、第１層に形成されたビアと第２層に形成されたビアとが電気的に接続されており、第１層に形成されたビアは第１層に形成された配線と、第２層に形成されたビアは第３層に形成された配線と電気的に接続されている。また、ビア１００ｃについてもビア１００ｂと同様に形成されており、ビア１００ｂとビア１００ｃは第３層に形成された配線によって電気的に接続されている。また、ビア１００ｄは、第１層に形成されたビアと第２層に形成されたビアと第３層に形成されたビアとが電気的に接続されており、更に、第１層に形成されたビアは第１層に形成された配線と、第３層に形成されたビアは第２層と隣接する面と対向する面に形成された配線と電気的に接続されている。

図１０に示すように、表示モジュール８１は、液晶パネル２と、ＦＰＣ８３と、駆動回路搭載基板４と、液晶パネル２０１とを含んでいる。図１０（ｃ）において、液晶パネル２は上方に表示が行われ、液晶パネル２０１は下方に表示が行われることになる。
液晶パネル２０１は、画像を表示する表示領域と、ＦＰＣ８３を配置する液晶パネル２０１の一辺に形成された周辺領域とから構成されている。液晶パネル２０１の周辺領域は素子基板２０１ａに配置されており、ゲート配線及びソース配線に接続される信号線と、ＦＰＣ８３を配置するための信号供給端子とが形成されている。液晶パネル２０１の周辺領域に形成された信号供給端子は、ＡＣＦによってＦＰＣ８３に形成された出力端子３ｆと電気的に接続されている。
このようにしても、第７の実施形態と同様にＦＰＣ８３を折り曲げて、液晶パネル２の素子基板２側と液晶パネル２０１の素子基板２０１ａ側とが向かい合うように配置すれば、入力端子３ｂは前記液晶パネル２の前記表示領域及び周辺領域のいずれにも重ならない位置に配置されることになる（図１０（ｂ）及び図１０（ｃ）参照）。
尚、１０（ｃ）における液晶パネル２と液晶パネル２０１との間の間隔２０２には、図中では省略するパネル２に対するバックライトとパネル２０２に対するバックライトとが配置される。

このように、駆動回路搭載基板４を、液晶パネル２を挟んで周辺領域と相対する面に配置することができるので、よりスペースを有効に活用でき表示モジュールを小型に形成することが可能となる。

第１の実施形態に係る液晶モジュール１の構成を示す略平面図である。第２の実施形態に係る液晶モジュールの構成を示す略平面図である。第３の実施形態に係る液晶モジュールの構成を示す略平面図である。第４の実施形態に係る液晶モジュールの構成を示す略平面図である。第５の実施形態に係る液晶モジュールの構成を示す略平面図である。第６の実施形態に係る液晶モジュールの構成を示す略平面図である。第７の実施形態に係る液晶モジュールの構成を示す略平面図である。第８の実施形態に係る液晶モジュールの構成を示す略平面図である。第９の実施形態に係る液晶モジュールの構成を示す略平面図である。第１０の実施形態に係る液晶モジュールの構成を示す略平面図である。従来の技術に係る液晶モジュールの構成を示す略平面である。従来の技術に係る液晶モジュールの構成を示す略平面である。従来の技術に係る液晶モジュールの構成を示す略平面である。

符号の説明

１表示モジュール
２液晶パネル
２１表示領域
２２周辺領域
２ａ素子基板
２ｂ液晶層
２ｃ対向基板
３ＦＰＣ
３ａ出力端子
３ｂ入力端子
３ｃ信号供給端子
３ｄ信号出力端子
４駆動回路搭載基板
５接続端子
６チップ部品
７配線
８配線

Claims

外部信号に基づいてパネル駆動信号を生成する複数の半導体装置と、前記複数の半導体装置の内少なくとも１以上の半導体装置がフリップチップ接続される駆動回路搭載基板と、前記半導体装置が生成するパネル駆動信号が入力される表示パネルと、を備えた表示モジュールであって、
前記駆動回路搭載基板は、半導体装置と接続する電極と、前記電極と接続されるとともに前記半導体装置と対向する領域である第１領域の内側に少なくとも一部が形成された第1配線と、前記第１領域と前記駆動回路搭載基板を挟んで対向する第2領域と、前記第２領域の内側に少なくとも一部が形成された第2配線と、前記第1配線と前記第2配線とを接続する内部配線とを備えた表示モジュール。
請求項１記載の表示モジュールであって、
前記駆動回路搭載基板と電気的に接続され外部より供給される外部信号を前記駆動回路搭載基板に供給する中継基板を備え、
前記駆動回路搭載基板は、前記中継基板に接続されるとともに、前記表示パネルの表示領域以外の領域である周辺領域に対向して配置されている表示モジュール。
請求項１記載の表示モジュールであって、
前記駆動回路搭載基板と電気的に接続され外部より供給される外部信号を前記駆動回路搭載基板に供給する中継基板を備え、
前記駆動回路搭載基板および前記中継基板が、ともに、前記表示パネルの表示領域以外の領域である周辺領域に対向して配置されている表示モジュール。
請求項１記載の表示モジュールであって、
前記駆動回路搭載基板と電気的に接続され外部より供給される外部信号を前記駆動回路搭載基板に供給する中継基板を備え、
前記駆動回路搭載基板は前記表示パネルに接続されており、前記中継基板は前記周辺領域上の前記駆動回路搭載基板と接続されている表示モジュール。
請求項２又は請求項３に記載の表示モジュールにおいて、
前記中継基板は平面視がＵ字状に形成されるとともに、前記Ｕ字状の一方端に出力部を、他方端に入力部を、前記一方端と前記他方端の間に前記駆動回路搭載基板配置部を備えており、
前記駆動回路搭載基板配置部に設けられた端子に駆動回路搭載基板を電気的に接続するとともに、出力部を前記周辺領域に接続し、前記駆動回路搭載基板を前記表示パネルの周辺領域が配置された面とは反対側の面に配置している表示モジュール。
請求項５に記載の表示モジュールにおいて、
前記駆動回路搭載基板は、前記中継基板の出力部形成面と同一の面に配置されていることを特徴とする表示モジュール。
可撓性を備えた材料を用いて平面視でU字状に形成され、前記U字状の一方端に出力部を、他方端に入力部を、前記一方端と前記他方端の間に表示パネルを駆動するパネル駆動信号を生成するための駆動回路搭載基板を配置するための端子を備えた領域を有する中継基板。
外部信号に基づいてパネル駆動信号を生成する複数の半導体装置の内少なくとも１以上の半導体装置がフリップチップ接続される駆動回路搭載基板であって、
前記半導体装置と接続する電極と、前記電極と接続されるとともに前記半導体装置と対向する領域である第１領域の内側に少なくとも一部が形成された第1配線と、
前記第１領域と前記駆動回路搭載基板を挟んで対向する第2領域と、前記第２領域の内側に少なくとも一部が形成された第2配線と、前記第1配線と前記第2配線とを接続する内部配線とを備えた駆動回路搭載基板。
請求項１から請求項７のいずれかに記載の表示モジュールを備える電子機器。
外部信号に基づいてパネル駆動信号を生成する複数の半導体装置と、前記複数の半導体装置の内少なくとも１以上の半導体装置がフリップチップ接続される駆動回路搭載基板と、前記半導体装置が生成するパネル駆動信号が入力される表示パネルと、を備えた表示モジュールであって、
前記駆動回路搭載基板は２層以上の樹脂基板よりなり、
前記半導体装置と対向する樹脂基板は、半導体装置と接続する電極と、前記電極と接続されるとともに前記半導体装置と対向する領域である第１領域の内側に少なくとも一部が形成された第1配線とを備えており、その他の樹脂基板は、第１領域と対向する領域内に形成された配線と、第1配線と第１領域と対向する領域内に形成された配線とを接続する内部配線とを備えることを特徴とする表示モジュール。