JP2007103604A - Etching method and processor - Google Patents

Etching method and processor Download PDF

Info

Publication number
JP2007103604A
JP2007103604A JP2005290328A JP2005290328A JP2007103604A JP 2007103604 A JP2007103604 A JP 2007103604A JP 2005290328 A JP2005290328 A JP 2005290328A JP 2005290328 A JP2005290328 A JP 2005290328A JP 2007103604 A JP2007103604 A JP 2007103604A
Authority
JP
Japan
Prior art keywords
etching
processing chamber
layer
film layer
gas containing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005290328A
Other languages
Japanese (ja)
Inventor
Takeshi Matsumoto
松本　　剛
Takeshi Yoshida
剛 吉田
Masakazu Miyaji
正和 宮地
Michikazu Morimoto
未知数 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2005290328A priority Critical patent/JP2007103604A/en
Publication of JP2007103604A publication Critical patent/JP2007103604A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To form a pattern with no occurrence of silicon residue by etching an organic film layer of a lower layer, for example an amorphous carbon, after etching am intermediate inorganic film layer with an upper layer resist as a mask, in a three-layer resist structure. <P>SOLUTION: An intermediate inorganic film layer 32 is etched with a gas containing fluorine, in a process chamber in which a silicon board is placed to allow the periphery of a wafer placement electrode to be applied with a high frequency power. Then a lower layer organic film layer 30 is etched with, for example, the gas containing oxygen, in, for example, a process chamber in which a quartz plate is placed, that allows the periphery of the wafer placement electrode to be applied with a high frequency power. Otherwise, the intermediate inorganic film layer is etched with the gas containing fluorine in the process chamber where the silicon board is arranged around the wafer placement electrode. Then etching is performed with, for example, the gas containing oxygen, with no change of a process chamber, in such gas replacement time as does not degrade the atmosphere of fluorine when etching the intermediate inorganic film layer. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、多層レジストおよび層間絶縁膜のドライエッチング方法に関し、特にＳｉ残渣の発生を抑制しながら、高異方性形状の穴もしくは溝を加工する方法および処理装置に関する。   The present invention relates to a multilayer resist and an interlayer insulating film dry etching method, and more particularly to a method and processing apparatus for processing a highly anisotropic hole or groove while suppressing generation of Si residues.

半導体の微細化に伴い、加工寸法精度に対してはナノメートルオーダーでの制御が要求されている。そのため、リソグラフィ技術では加工精度、マージンを上げるため、単層レジストから３層レジスト構造が用いられるようになってきた。   With the miniaturization of semiconductors, control in the nanometer order is required for processing dimensional accuracy. Therefore, in the lithography technique, a three-layer resist structure has been used from a single-layer resist in order to increase processing accuracy and margin.

一般的な３層レジスト構造としては、上層に高解像度でパターニング可能な薄膜のレジストを、下層に基板表面の起伏を吸収し、かつ基板を加工するために十分な厚さのレジストを有し、その中間層に、下層のレジストをパターニング可能な厚さの、例えばＳＯＧ（Spin on Glass）膜からなる無機膜で構成されている。
このプロセスでは、まず、ホトリソグラフィ技術で所定形状に加工した上層のレジストをマスクに、中間層をＣＦ４プラズマの異方性エッチングでパターニングする。そして、この中間層をマスクに下層のレジストをＯ２プラズマにてパターニングし、前記中間層と下層のレジストを用いて、被処理膜をエッチング加工するものである。この方法によれば、下地の起伏、レジスト膜厚、露光時間等のホトリソグラフィへの影響を回避できる。近年、３層レジスト構造に関する加工方法、安定性に対し、種々の方法が提案されている（特許文献１参照）。特許文献１記載の３層レジスト構造のパターニング方法は、被処理膜をエッチングする前に、下層のレジストを薄膜で残存させる。そして、中間層をＣＦ４プラズマで除去した後、下層のレジスト全体をＯ２プラズマで膜厚減少させ、被処理膜の開口部を形成するものである。
特開平６−１３３５３号公報 As a general three-layer resist structure, a thin film resist that can be patterned with high resolution is formed in an upper layer, and a resist that is thick enough to absorb the undulations on the substrate surface and process the substrate in the lower layer, The intermediate layer is formed of an inorganic film made of, for example, an SOG (Spin on Glass) film having a thickness capable of patterning a lower layer resist.
In this process, first, an intermediate layer is patterned by anisotropic etching of CF 4 plasma using an upper resist processed into a predetermined shape by a photolithography technique as a mask. Then, using the intermediate layer as a mask, the lower layer resist is patterned with O 2 plasma, and the film to be processed is etched using the intermediate layer and the lower layer resist. According to this method, it is possible to avoid the influence on the photolithography such as the undulation of the base, the resist film thickness, and the exposure time. In recent years, various methods have been proposed for processing methods and stability related to a three-layer resist structure (see Patent Document 1). In the patterning method of the three-layer resist structure described in Patent Document 1, the lower layer resist is left as a thin film before the film to be processed is etched. Then, after removing the intermediate layer with CF 4 plasma, the entire thickness of the lower resist is reduced with O 2 plasma to form the opening of the film to be processed.
JP-A-6-13353

しかし、上記従来技術では、被処理膜の加工精度における被処理基板の面内均一性、及び残渣に対しては配慮がなされていない。被処理基板面内を均一に加工するには、被処理基板周辺部にＳｉ等で構成されるフォーカスリングを配設し、被処理基板周辺部の電界強度の変化を、バイアスによって均一化する制御が必要となる。しかし、下層有機膜を、例えば、Ｏ２プラズマでエッチングする際に、Ｓｉの電極部材がスパッタリングで飛散し、この飛散したＳｉ粒子がエッチングのマスクとして作用し、上層レジスト及び下層有機膜にＳｉ粒子を核とした残渣が発生する。 However, in the above prior art, no consideration is given to the in-plane uniformity of the substrate to be processed and the residue in the processing accuracy of the film to be processed. In order to uniformly process the surface of the substrate to be processed, a focus ring made of Si or the like is provided around the periphery of the substrate to be processed, and the control to equalize the change in electric field intensity at the periphery of the substrate to be processed by bias. Is required. However, when the lower organic film is etched with, for example, O 2 plasma, the Si electrode member is scattered by sputtering, and the scattered Si particles act as an etching mask, and Si particles are formed on the upper resist and the lower organic film. Residues with nuclei are generated.

上記課題を解決するために、スパッタリングで飛散した電極部材からのＳｉ粒子を、極微量の弗素含有ガスで除去しながら下層の有機膜を、例えば、Ｏ２プラズマでエッチングする。若しくは、Ｓｉ粒子の飛散を抑制できるフォーカスリングを有する処理室を設け、中間の無機膜と下層の有機膜とを個別の処理室にて逐次処理するものである。 In order to solve the above problem, the lower organic film is etched by, for example, O 2 plasma while removing Si particles from the electrode member scattered by sputtering with a very small amount of fluorine-containing gas. Alternatively, a processing chamber having a focus ring capable of suppressing scattering of Si particles is provided, and an intermediate inorganic film and a lower organic film are sequentially processed in separate processing chambers.

本発明によれば、下層の有機膜層をシリコン残渣を発生させることなく所望の形状に形成することができると共に、被処理基板面内の加工形状の均一性を確保できる。   According to the present invention, the lower organic film layer can be formed in a desired shape without generating silicon residue, and the uniformity of the processed shape within the surface of the substrate to be processed can be ensured.

以下、本発明の実施の形態を、図面を参照して説明する。
図１は、本発明に使用した枚葉式マルチチャンバを有するプラズマエッチング装置の平面図面である。本装置は、搬送ロボット２１を配備した真空搬送室２０と、ゲート２４ａ、２４ｂで介設された２個以上の処理室１ａ，１ｂと、ロードロック室２２ａ，２２ｂと、大気ローダ部２５とウェハカセット２６を載置するカセット載置部２３から構成される。処理室１ａ，１ｂで実施する同一プロセスを並列に処理することも、処理室１ａと処理室１ｂでの異種プロセスを被処理基板１３を逐次に処理することも可能となっている。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a plan view of a plasma etching apparatus having a single wafer type multi-chamber used in the present invention. This apparatus includes a vacuum transfer chamber 20 provided with a transfer robot 21, two or more processing chambers 1a and 1b interposed by gates 24a and 24b, load lock chambers 22a and 22b, an atmospheric loader unit 25, and a wafer. The cassette mounting unit 23 is configured to mount the cassette 26 thereon. It is possible to process the same process performed in the processing chambers 1a and 1b in parallel, or to sequentially process the substrate to be processed 13 in different processes in the processing chamber 1a and the processing chamber 1b.

本装置の処理室１ａと処理室１ｂは、ほぼ同一の構造であるため、処理室１ａにつき図２を参照して詳細を説明する。
本装置は、ＵＨＦ（Ultra High Frequency）と磁界を利用してプラズマを形成するＵＨＦプラズマエッチング装置である。
処理室１ａは、真空容器となっており周囲に電子サイクロトロン共鳴（ＥＣＲ）用磁場を発生させるためのコイル９が設置され、内壁は３０℃に、温調器（図省略）にて温度制御されている。被処理基板１３は、静電チャック７を配設した基板電極１８に載置される。静電チャック７には、直流電源（図省略）が接続され、被処理基板１３を静電チャック７に吸着可能となっている。基板電極１８には整合器１０を介して基板バイアス電源１１（例えば、周波数８００ｋＨｚ）が接続され、被処理基板１３に高周波バイアスを印加可能となっている。
ＣＦ４、ＳＦ６、Ｃ４Ｆ６、Ｃ４Ｆ８、Ｃ５Ｆ８、ＣＨＦ３、ＣＨ２Ｆ２等のフロンガス、Ａｒ、Ｎ２等の不活性ガス、Ｏ２、ＣＯなどの酸化含有ガスなどのエッチング用ガスは、マスフローコントローラー１２で流量制御され、プロセスガス源に接続されたガス供給管１４を介して、直径が０．４ないし０．５ｍｍ程度の微細な穴が１００個程度設けられたシリコンあるいはガラス状炭素からなるガス供給板８から処理室１ａへ導入される。
ガス供給板８の上部にはアンテナ電極２が配設され、高周波電源３（例えば、周波数４５０ＭＨｚ）及び高周波電源５（例えば、周波数１３．５６ＭＨｚ）から、整合回路４ならびに整合回路６を介して、同軸端子１６からアンテナ電極２に給電される。高周波はアンテナ電極２の周囲の誘電体窓１５から放射されるとともに、共振電界がガス供給板８を介して処理室１ａ内に導入され、プラズマの生成によって被処理基板１３にエッチング加工が施される。
処理室１ａの下方に、ターボ分子ポンプ（TMP）からなる真空排気手段（図省略）とオートプレッシャーコントローラー（APC）からなる調圧手段（図省略）が配設され、所定圧力に保持しながら、処理後のエッチング用ガスを処理室１ａより排出する。 Since the processing chamber 1a and the processing chamber 1b of this apparatus have substantially the same structure, the details of the processing chamber 1a will be described with reference to FIG.
This apparatus is a UHF plasma etching apparatus that forms plasma using UHF (Ultra High Frequency) and a magnetic field.
The processing chamber 1a is a vacuum vessel, and a coil 9 for generating a magnetic field for electron cyclotron resonance (ECR) is installed around the processing chamber 1a. The inner wall is temperature-controlled at 30 ° C. by a temperature controller (not shown). ing. The substrate 13 to be processed is placed on the substrate electrode 18 provided with the electrostatic chuck 7. A DC power supply (not shown) is connected to the electrostatic chuck 7 so that the substrate 13 to be processed can be attracted to the electrostatic chuck 7. A substrate bias power source 11 (for example, a frequency of 800 kHz) is connected to the substrate electrode 18 via the matching unit 10 so that a high frequency bias can be applied to the substrate 13 to be processed.
CF 4 , SF 6 , C 4 F 6 , C 4 F 8 , C 5 F 8 , CFC 3 , CH 2 F 2 and other chlorofluorocarbon gases, Ar, N 2 and other inert gases, O 2 , CO and other oxides An etching gas such as a gas is controlled in flow rate by the mass flow controller 12, and about 100 fine holes having a diameter of about 0.4 to 0.5 mm are provided through a gas supply pipe 14 connected to a process gas source. Then, the gas is introduced into the processing chamber 1a from the gas supply plate 8 made of silicon or glassy carbon.
The antenna electrode 2 is disposed on the upper portion of the gas supply plate 8, and the high frequency power source 3 (for example, frequency 450 MHz) and the high frequency power source 5 (for example, frequency 13.56 MHz) are passed through the matching circuit 4 and the matching circuit 6. Electric power is supplied from the coaxial terminal 16 to the antenna electrode 2. The high frequency is radiated from the dielectric window 15 around the antenna electrode 2, and a resonant electric field is introduced into the processing chamber 1a via the gas supply plate 8, and the substrate to be processed 13 is etched by the generation of plasma. The
Below the processing chamber 1a, vacuum evacuation means (not shown) consisting of a turbo molecular pump (TMP) and pressure adjusting means (not shown) consisting of an auto pressure controller (APC) are disposed, and while maintaining a predetermined pressure, The etching gas after processing is discharged from the processing chamber 1a.

基板電極１８の外周には、Ｓｉもしくは石英等の部材から構成されるフォーカスリング１７が載置される。フォーカスリング１７には、高周波バイアス電力の供給手段（図省略）が配設され、印加バイアスを制御することにより、被処理基板１３外周部の電界強度分布を調整可能となっている。この高周波バイアス電力は、基板バイアス電源１１から供給される高周波電力を、可変容量のコンデンサで分配し供給される。   A focus ring 17 made of a member such as Si or quartz is placed on the outer periphery of the substrate electrode 18. The focus ring 17 is provided with high-frequency bias power supply means (not shown), and the electric field intensity distribution on the outer periphery of the substrate 13 to be processed can be adjusted by controlling the applied bias. The high-frequency bias power is supplied by distributing the high-frequency power supplied from the substrate bias power supply 11 with a variable capacitor.

処理室１ａの側壁には、採光用石英窓５０と、それと対向した位置に照射光用石英窓５１が配設されている。採光用石英窓５０には、光ファイバー５２と分光器５３が順次介設されている。分光器５３で得られた情報は、エッチング装置に配設されたデータ処理部５４へ転送され、データ処理部５４の記憶媒体に格納される。   On the side wall of the processing chamber 1a, a quartz window 50 for daylighting and a quartz window 51 for irradiation light are arranged at a position facing it. An optical fiber 52 and a spectroscope 53 are sequentially provided in the daylighting quartz window 50. Information obtained by the spectroscope 53 is transferred to a data processing unit 54 disposed in the etching apparatus and stored in a storage medium of the data processing unit 54.

照射光用石英窓５１には、光ファイバー５５が配設され、光ファイバー５５を介して光源５６へ接続されている。光源５６の光は２分され、２分された一方の光は、光ファイバー５５を通じて照射光用石英窓５１から採光用石英窓５０へ照射され、処理室１ａ内の反応ガスや反応性生物を検出するサンプリング用に用いられる。照射された光は、前記反応ガスや反応性生物に含まれる化学結合の伸縮振動、変角振動等により、物質特有の波長領域の光が吸収される。この処理室１ａ内を通過した光を、分光器５３で分析する事により、反応ガスや反応性生物の種別、及び含まれる濃度を計測することができる。   An optical fiber 55 is disposed in the irradiation light quartz window 51, and is connected to the light source 56 via the optical fiber 55. The light from the light source 56 is divided into two parts, and one of the two parts is irradiated from the irradiation light quartz window 51 to the daylighting quartz window 50 through the optical fiber 55 to detect the reaction gas and the reactive organism in the processing chamber 1a. Used for sampling. The irradiated light absorbs light in a wavelength region peculiar to a substance due to stretching vibration, bending vibration, etc. of chemical bonds contained in the reaction gas and the reactive organism. By analyzing the light that has passed through the processing chamber 1a with the spectroscope 53, it is possible to measure the types of reactive gases and reactive organisms, and the concentrations contained.

２分された他方の光は、採光用石英窓５０及び照射光用石英窓５１の、エッチング若しくは反応生成物の付着に伴う光度変化を補正する、ベースライン用として用いられる。光度補正は、装置の稼動が所定時間停止し、処理室１ａ内が所定の真空状態にある事をエッチング装置側で認識し、自動的に前記サンプリング用の光とベースライン用の光に基づき、各波長ごとに行われる。なお、この光度補正は作業者自身がエッチング装置の真空状態を確認して行うこともできる。   The other half-divided light is used as a baseline for correcting the light intensity change caused by the etching or reaction product adhesion of the lighting quartz window 50 and the irradiation light quartz window 51. The light intensity correction is performed based on the sampling light and the baseline light automatically by recognizing on the etching apparatus side that the operation of the apparatus is stopped for a predetermined time and the inside of the processing chamber 1a is in a predetermined vacuum state. This is done for each wavelength. The light intensity correction can be performed by the operator himself / herself by checking the vacuum state of the etching apparatus.

光源５６と光ファイバー５５の間には、光源５６からの光を遮るための、シャッター５７が配設されている。前記、物質特有の光の吸収に基づいて、反応ガスや反応性生物の濃度を計測する場合には、シャッター５７は開かれ、光源５６の光は光ファイバー５５を介して照射光用石英窓５１へと入射される。また、プラズマの発光に基づいて、反応ガスや反応性生物の濃度を計測する場合には、光源５６の光はシャッター５７で遮蔽されるよう構成されている。処理室１ａ内のプラズマによる発光は、採光用石英窓５０を通して採光され、光ファイバー５２を介して分光器５３へ送られる。分光器５３で得られた情報は、エッチング装置に配設されたデータ処理部５４へ転送され、データ処理部５４の記憶媒体に格納される。   A shutter 57 is disposed between the light source 56 and the optical fiber 55 to block light from the light source 56. When measuring the concentration of the reaction gas or the reactive organism based on the absorption of light peculiar to the substance, the shutter 57 is opened, and the light from the light source 56 passes through the optical fiber 55 to the irradiation light quartz window 51. Is incident. Moreover, when measuring the density | concentration of a reactive gas or a reactive organism based on the light emission of plasma, it is comprised so that the light of the light source 56 may be shielded with the shutter 57. FIG. The light emitted by the plasma in the processing chamber 1a is collected through the lighting quartz window 50 and sent to the spectroscope 53 through the optical fiber 52. Information obtained by the spectroscope 53 is transferred to a data processing unit 54 disposed in the etching apparatus and stored in a storage medium of the data processing unit 54.

以下に、図３〜図５を用いて実施例１を説明する。本実施例１は、３層レジスト構造３５の下層有機膜３０エッチング時の、スパッタリングで飛散した電極部材からのＳｉ粒子を、極微量の弗素含有ガスで除去しながら３層レジスト構造３５をパターニングする例である。
本実施例１は、図３に示す（１）上層レジスト３１のパターニング工程、（２）中間無機膜３２のエッチング工程、（３）下層有機膜３０のエッチング工程によって構成される。 Example 1 will be described below with reference to FIGS. In Example 1, the three-layer resist structure 35 is patterned while removing Si particles from the electrode member scattered by sputtering during etching of the lower organic film 30 of the three-layer resist structure 35 with a very small amount of fluorine-containing gas. It is an example.
The first embodiment is configured by (1) a patterning process of the upper resist 31, (2) an etching process of the intermediate inorganic film 32, and (3) an etching process of the lower organic film 30 shown in FIG.

図３（１）に示す上層レジストのパターニング工程では、シリコンからなる被処理基板１３上に、下層有機膜３０：１０００ｎｍ、中間無機膜３２：１００ｎｍ、上層レジスト３１：５００ｎｍを順に形成し、ホト技術によって、上層レジスト３１に開口部３３を形成する。上層レジスト３１のパターニング工程を終了した被処理基板１３は、処理室１ａの静電チャック７を配設した基板電極１８上に載置される。   In the upper resist patterning step shown in FIG. 3 (1), a lower organic film 30: 1000 nm, an intermediate inorganic film 32: 100 nm, and an upper resist 31: 500 nm are formed in this order on the substrate 13 made of silicon. Thus, an opening 33 is formed in the upper layer resist 31. The to-be-processed substrate 13 which completed the patterning process of the upper layer resist 31 is mounted on the substrate electrode 18 provided with the electrostatic chuck 7 in the processing chamber 1a.

図３（２）に示す中間無機膜３２のエッチング工程では、弗素含有の混合ガスプラズマを用いて、上層レジスト３１をマスクに中間無機膜３２をエッチングする。基板電極１８に載置するフォーカスリング１７は、シリコンの材質から構成されるものを用いる。処理条件としては、例えば処理圧力２Ｐａ、高周波電源３のバイアス電力４００Ｗ、高周波電源５のバイアス電力６００Ｗ、基板バイアス電力２００Ｗ、ＣＦ４（４００ＳＣＣＭ）／Ａｒ（６００ＳＣＣＭ）Ｏ２（３０ＳＣＣＭ）の混合ガスプラズマ、もしくは処理圧力２Ｐａ、高周波電源３のバイアス電力４００Ｗ、高周波電源５のバイアス電力６００Ｗ、基板バイアス電力２００Ｗ、ＳＦ６（３０ＳＣＣＭ）／Ａｒ（６００ＳＣＣＭ）／Ｏ２（１０ＳＣＣＭ）の混合ガスプラズマによってエッチングする。
中間無機膜３２は、上層レジスト３１と中間無機膜３２及び下層有機膜３０の、当該処理条件におけるエッチング選択比により、選択的にエッチングされる。エッチングが実施されるその間、温度制御された処理室１ａの内壁面には、エッチング過程で発生する弗素を含む反応生成物がトラップされる。中間無機膜３２を除去した後、一旦、放電とエッチング用ガスの供給を停止し、所定時間、処理室１ａ内を真空排気する。 In the step of etching the intermediate inorganic film 32 shown in FIG. 3B, the intermediate inorganic film 32 is etched using fluorine-containing mixed gas plasma using the upper resist 31 as a mask. The focus ring 17 placed on the substrate electrode 18 is made of silicon. The processing conditions include, for example, a processing pressure of 2 Pa, a bias power of 400 W of the high frequency power source 3, a bias power of 600 W of the high frequency power source 5, a substrate bias power of 200 W, and a mixed gas plasma of CF 4 (400 SCCM) / Ar (600 SCCM) O 2 (30 SCCM). Or etching with a mixed gas plasma of processing pressure 2 Pa, high frequency power supply 3 bias power 400 W, high frequency power supply 5 bias power 600 W, substrate bias power 200 W, SF 6 (30 SCCM) / Ar (600 SCCM) / O 2 (10 SCCM) .
The intermediate inorganic film 32 is selectively etched by the etching selectivity of the upper resist 31, the intermediate inorganic film 32, and the lower organic film 30 under the processing conditions. During the etching, a reaction product containing fluorine generated during the etching process is trapped on the inner wall surface of the temperature-controlled processing chamber 1a. After removing the intermediate inorganic film 32, the discharge and the supply of the etching gas are once stopped, and the inside of the processing chamber 1a is evacuated for a predetermined time.

図３（３）に示す下層有機膜３０のエッチング工程では、酸素含有の混合ガスプラズマを用いて、上層レジスト３１と中間無機膜３２をマスクに、下層有機膜３０をエッチングする。処理条件としては、例えば処理圧力１Ｐａ、高周波電源３のバイアス電力８００Ｗ、高周波電源５のバイアス電力１００Ｗ、基板バイアス電力４００Ｗ、Ｏ２（４００ＳＣＣＭ）の酸素ガスプラズマ、もしくは処理圧力２Ｐａ、高周波電源３のバイアス電力１４００Ｗ、高周波電源５のバイアス電力２００Ｗ、基板バイアス電力１０００Ｗ、ＮＨ３（５００ＳＣＣＭ）の単一ガスプラズマによってエッチングする。 In the etching process of the lower organic film 30 shown in FIG. 3 (3), the lower organic film 30 is etched using oxygen-containing mixed gas plasma using the upper resist 31 and the intermediate inorganic film 32 as a mask. The processing conditions include, for example, a processing pressure of 1 Pa, a bias power of 800 W of the high frequency power source 3, a bias power of 100 W of the high frequency power source 5, a substrate bias power of 400 W, oxygen gas plasma of O 2 (400 SCCM), or a processing pressure of 2 Pa, Etching is performed with a single gas plasma of a bias power of 1400 W, a bias power of 200 W of the high-frequency power supply 5, a substrate bias power of 1000 W, and NH 3 (500 SCCM).

放電中は、フォーカスリング１７、及びガス供給板８に高周波バイアスが印加されている。プラズマ中で発生した酸素イオンは、この高周波バイアスで加速され、フォーカスリング１７、及びガス供給板８から、スパッタリングによりＳｉが飛散する。上層レジスト３１及び下層有機膜３０上には、このＳｉ粒子４１が付着するものの、処理室１ａ内の残留弗素ガス、及び内壁面にトラップした弗素含有付着物から供給される微量な弗素のエッチング作用によって除去され、図４に示すような残渣４０の発生を抑制しながら下層有機膜３０のエッチングが実行される。上層レジスト３１は、下層有機膜３０より薄膜で構成されるため、このエッチング工程で全てが除去され、中間無機膜３２と下層有機膜３０からなるパターンが形成される。   During discharge, a high frequency bias is applied to the focus ring 17 and the gas supply plate 8. Oxygen ions generated in the plasma are accelerated by this high-frequency bias, and Si is scattered from the focus ring 17 and the gas supply plate 8 by sputtering. Although the Si particles 41 are deposited on the upper resist 31 and the lower organic film 30, an etching action of a small amount of fluorine supplied from the residual fluorine gas in the processing chamber 1a and the fluorine-containing deposit trapped on the inner wall surface. The lower organic film 30 is etched while suppressing the generation of the residue 40 as shown in FIG. Since the upper layer resist 31 is composed of a thin film from the lower layer organic film 30, all of the upper layer resist 31 is removed by this etching step, and a pattern composed of the intermediate inorganic film 32 and the lower layer organic film 30 is formed.

本実施例１を実施する上では、図３（２）の終了から図３（３）開始の間に実施される真空排気の処理時間が重要である。図５に示すように、真空排気時間が長くなるに従い、残渣４０の発生確率が上昇する。一方、真空排気時間が短い場合には、残留弗素の影響で、中間無機膜３２の開口部端部３４に肩落ち（クリッピング）が発生し、被処理基板１３の加工における異方性が劣化する。そのため、半導体デバイスに求められる加工精度に応じ、０〜２０秒の間で、適正な真空排気の処理時間を決定することが望ましい。図３（２）と図３（３）の処理を同一処理室内で繰り返すことにより、処理室内壁面に弗素含有付着物がトラップされ、この弗素含有付着物から定常的に供給される微量な弗素のエッチング作用により図４に示すような残渣４０の発生を抑制できる。   In carrying out the first embodiment, the processing time of the vacuum evacuation performed between the end of FIG. 3 (2) and the start of FIG. 3 (3) is important. As shown in FIG. 5, the probability of occurrence of the residue 40 increases as the evacuation time becomes longer. On the other hand, when the evacuation time is short, the shoulder drop (clipping) occurs at the opening end 34 of the intermediate inorganic film 32 due to the influence of residual fluorine, and the anisotropy in the processing of the substrate 13 to be processed deteriorates. . Therefore, it is desirable to determine an appropriate evacuation processing time between 0 and 20 seconds according to the processing accuracy required for the semiconductor device. By repeating the processes of FIG. 3 (2) and FIG. 3 (3) in the same processing chamber, fluorine-containing deposits are trapped on the wall surface of the processing chamber, and a small amount of fluorine that is constantly supplied from the fluorine-containing deposits. The generation of the residue 40 as shown in FIG. 4 can be suppressed by the etching action.

ただし、真空排気の処理時間による制御だけでは、処理室１ａでのエッチング処理枚数によっては、同じ処理時間であっても、残留弗素の濃度が変化するため、エッチングプロセスが不安定となり易い。そのため、前記物質特有の光の吸収、及びプラズマ発光による光学的分析手段にて、真空排気の処理時間と併用して残留弗素濃度を管理することが望ましく、エッチングプロセスをより安定化させることができる。真空排気中の処理室１ａ内の残留弗素濃度は、前記物質特有の光の吸収に基づいた光学的分析手段で随時計測され、所定濃度に達した事をエッチング装置が認識し、図３（３）が自動的に開始される。前記所定濃度に達した事をエッチング装置が認識した段階で、光学的分析手段はプラズマ発光による計測に切り替えられ、図３（３）処理中の残留弗素濃度に基づく発光強度が、所定範囲にあることを確認しながら、エッチング処理が進められる。図６に示すように真空排気時間が長くなるに従い、光学的分析手段で随時計測した残留弗素濃度が低下し、残渣４０の発生確率は上昇するため、適正な真空排気の処理時間を決定することが望ましい。図３（３）処理開始から所定時間、所定の発光強度の範囲に収まらない場合、異常表示（例えばアラーム）をすると共に処理を一旦停止させることも、そのまま処理を続行させることも選択可能となっている。   However, only by the control by the evacuation processing time, depending on the number of etching processes in the processing chamber 1a, the concentration of residual fluorine changes even in the same processing time, so that the etching process tends to become unstable. Therefore, it is desirable to manage the residual fluorine concentration in combination with the vacuum evacuation processing time in the optical analysis means based on the light absorption and plasma emission specific to the substance, and the etching process can be further stabilized. . The residual fluorine concentration in the processing chamber 1a during evacuation is measured at any time by optical analysis means based on absorption of light peculiar to the substance, and the etching apparatus recognizes that the predetermined concentration has been reached. ) Starts automatically. When the etching apparatus recognizes that the predetermined concentration has been reached, the optical analysis means is switched to measurement by plasma emission, and the emission intensity based on the residual fluorine concentration during the processing of FIG. 3 (3) is within the predetermined range. While confirming this, the etching process proceeds. As shown in FIG. 6, as the evacuation time becomes longer, the residual fluorine concentration measured from time to time by the optical analysis means decreases and the probability of generation of the residue 40 increases. Therefore, an appropriate evacuation time is determined. Is desirable. FIG. 3 (3) When the process does not fall within a predetermined emission intensity range for a predetermined time from the start of the process, it is possible to select whether to display an abnormality (for example, an alarm) and to stop the process or continue the process as it is. ing.

なお、本実施例１では処理室１ａ内の残留弗素、及び内壁面にトラップした弗素含有付着物から供給される微量な弗素を利用して、残渣４０の発生を抑制したが、下層有機膜３０のエッチング時に供給されるＯ２もしくはＮＨ３ガスに、極微量の弗素含有ガスを添加しても同様な効果を得ることができる。添加する弗素含有ガスの濃度によっては、肩落ち量が顕著となるため、５０〜５０００ＰＰＭの範囲で選択することが望ましい。添加するガス種は、ＣＦ４に限定されることはなく、ＳＦ６、Ｃ４Ｆ６、Ｃ４Ｆ８、Ｃ５Ｆ８等のフロンガスで、弗素を含有するものであれば、同様な効果を得ることができる。
また、極微量の流量制御（１〜１００ｍＳＣＣＭ）が可能なマスフローコントーラ等で、添加する弗素含有ガスを直接制御することも有効な手段であり、被処理基板１３間の加工精度、及び残渣の抑制が、より安定化する。
なお、本実施例１では処理室１ａについて説明したが、フォーカスリング１７をＳｉの部材で構成すれば、処理室１ｂはもちろんのこと、２個以上の処理室を配設したプラズマエッチング装置においても、同様のプロセスを並列処理することが可能である。 In the first embodiment, the residual fluorine in the processing chamber 1a and a trace amount of fluorine supplied from the fluorine-containing deposit trapped on the inner wall surface are used to suppress the generation of the residue 40. Similar effects can be obtained by adding a very small amount of fluorine-containing gas to the O 2 or NH 3 gas supplied during the etching. Depending on the concentration of the fluorine-containing gas to be added, the shoulder drop amount becomes prominent, so it is desirable to select in the range of 50 to 5000 PPM. The gas species to be added is not limited to CF 4 , and similar effects can be obtained as long as they are fluorine gas such as SF 6 , C 4 F 6 , C 4 F 8 , C 5 F 8, etc., and contains fluorine. Can be obtained.
It is also effective to directly control the fluorine-containing gas to be added with a mass flow controller or the like capable of controlling a very small flow rate (1 to 100 mSCCM). However, it becomes more stable.
In the first embodiment, the processing chamber 1a has been described. However, if the focus ring 17 is made of a Si member, not only the processing chamber 1b but also a plasma etching apparatus provided with two or more processing chambers can be used. It is possible to process similar processes in parallel.

本実施例２は、３層レジスト構造３５のエッチング工程を、中間無機膜３２のエッチング工程と下層有機膜３０のエッチング工程との２つに分離し、個々の処理室１ａ、及び処理室１ｂの専用室で逐次処理し、３層レジスト構造３５をパターニングする例である。主に図３を用いて説明し、実施例１と重複するものについては省略する。必要に応じ、図１、図２、図４を引用する。   In the second embodiment, the etching process of the three-layer resist structure 35 is separated into two processes, that is, an etching process of the intermediate inorganic film 32 and an etching process of the lower organic film 30, and each of the processing chambers 1 a and 1 b In this example, the three-layer resist structure 35 is patterned by sequential processing in a dedicated chamber. The description will be made mainly with reference to FIG. Reference is made to FIGS. 1, 2 and 4 as necessary.

図３Ａに示す上層レジスト３１のパターニング工程、及び図３（２）に示す中間無機膜３２のエッチング工程は、実施例１に同じである。この工程を終了した被処理基板１３は、処理室１ａから、図２に示すゲート２４ａを介して、搬送ロボット２１により真空搬送室２０へ搬出される。搬出された被処理基板１３は、同様の手順で、ゲート２４ｂを介して、搬送ロボット２１により処理室１ｂに搬入され、静電チャック７を配設した基板電極１８上に載置される。   The patterning process of the upper resist 31 shown in FIG. 3A and the etching process of the intermediate inorganic film 32 shown in FIG. The to-be-processed substrate 13 which complete | finished this process is carried out from the process chamber 1a to the vacuum transfer chamber 20 by the transfer robot 21 via the gate 24a shown in FIG. The substrate to be processed 13 carried out is carried into the processing chamber 1b by the transfer robot 21 through the gate 24b and placed on the substrate electrode 18 provided with the electrostatic chuck 7 in the same procedure.

処理室１ｂは、図３（３）に示す下層有機膜３０をエッチングするための専用室として構成され、基板電極１８に載置するフォーカスリング１７は、石英の材質から構成される。材質を石英とすることで、高周波バイアス印加時のフォーカスリング１７に付加されるＶｄｃを低下させ、入射する酸素イオンの加速を低減している。また、低スパッタ率の材質にすることで、フォーカスリング１７の耐スパッタ性を向上している。フォーカスリング材としてＡｌＮ、Ａｌ２Ｏ３を用いても同様に耐スパッタ性を向上することが可能。前記の作用により、酸素含有の混合ガスプラズマ中でのスパッタリングによる粒子の飛散を抑え、残渣４０の発生を抑制する。処理条件としては、例えば処理圧力１Ｐａ、高周波電源３のバイアス電力８００Ｗ、高周波電源５のバイアス電力１００Ｗ、基板バイアス電力４００Ｗ、Ｏ２（４００ＳＣＣＭ）の酸素ガスプラズマ、もしくは処理圧力２Ｐａ、高周波電源３のバイアス電力１４００Ｗ、高周波電源５のバイアス電力２００Ｗ、基板バイアス電力１０００Ｗ、ＮＨ３（５００ＳＣＣＭ）の単一ガスプラズマによってエッチングする。処理条件によっては、ガス供給板８からのＳｉ粒子が発生するため、ガス供給板８に付加されるＶｄｃは、１００Ｖ以下の範囲で制御することが望ましい。 The processing chamber 1b is configured as a dedicated chamber for etching the lower organic film 30 shown in FIG. 3 (3), and the focus ring 17 placed on the substrate electrode 18 is made of a quartz material. By using quartz as the material, Vdc added to the focus ring 17 when a high frequency bias is applied is reduced, and acceleration of incident oxygen ions is reduced. Moreover, the spatter resistance of the focus ring 17 is improved by using a material having a low sputtering rate. Even when AlN or Al 2 O 3 is used as the focus ring material, it is possible to improve the sputtering resistance in the same manner. By the above action, scattering of particles due to sputtering in the oxygen-containing mixed gas plasma is suppressed, and generation of the residue 40 is suppressed. The processing conditions include, for example, a processing pressure of 1 Pa, a bias power of 800 W of the high frequency power source 3, a bias power of 100 W of the high frequency power source 5, a substrate bias power of 400 W, oxygen gas plasma of O 2 (400 SCCM), or a processing pressure of 2 Pa, Etching is performed with a single gas plasma of a bias power of 1400 W, a bias power of 200 W of the high-frequency power supply 5, a substrate bias power of 1000 W, and NH 3 (500 SCCM). Since Si particles are generated from the gas supply plate 8 depending on the processing conditions, it is desirable to control the Vdc added to the gas supply plate 8 within a range of 100 V or less.

下層有機膜３０のエッチングを終了した被処理基板１３は、処理室１ｂからゲート２４ｂを介して、搬送ロボット２１により真空搬送室２０へ搬出される。被処理基板１３は、順次ロードロック室２２ｂ、大気ローダ部２５を通して、カセット載置部２３上のウェハカセット２６に収納され、次の被処理基板１３が上記実施例２の手順に従い、逐次処理が進行する。本実施例２では、処理室１ｂを下層有機膜３０のエッチング専用処理室としたが、フォーカスリングの材質を、処理室１ａと処理室１ｂとで逆とし、処理室１ｂをシリコン、処理室１ａを例えば石英で構成すれば、逆の処理室の順路でエッチング処理できることは言うまでもない。   The to-be-processed substrate 13 which finished the etching of the lower organic film 30 is carried out from the processing chamber 1b to the vacuum transfer chamber 20 by the transfer robot 21 through the gate 24b. The substrate 13 to be processed is sequentially stored in the wafer cassette 26 on the cassette mounting unit 23 through the load lock chamber 22b and the atmospheric loader unit 25, and the next substrate to be processed 13 is sequentially processed according to the procedure of the second embodiment. proceed. In the second embodiment, the processing chamber 1b is a processing chamber dedicated to etching the lower organic film 30, but the material of the focus ring is reversed between the processing chamber 1a and the processing chamber 1b, and the processing chamber 1b is made of silicon and the processing chamber 1a. Needless to say, if, for example, quartz is used, the etching process can be performed in the reverse path of the processing chamber.

本実施例２は、半導体デバイスの試験サンプルについて最適化を行ったプロセス条件であり、３層レジスト構造３５、上層レジスト３１のパターニングの形成方法については、本実施条件に限られたものではない。   The present embodiment 2 is a process condition optimized for a test sample of a semiconductor device, and the patterning formation method of the three-layer resist structure 35 and the upper layer resist 31 is not limited to this embodiment condition.

本発明は、３層レジスト構造３５のパターンの形成方法について記載したが、それに限るものではなく、半導体デバイス製造工程において穴や溝を加工し、その加工部の構造体が有機膜と無機膜からなるプロセスにおいては、本発明の方法が適応可能であり、例えば、Deep Trench加工工程や、Dual Damascene加工工程などにも応用することができる。   Although the present invention describes a method of forming a pattern of the three-layer resist structure 35, the present invention is not limited to this, and holes and grooves are processed in a semiconductor device manufacturing process, and the structure of the processed part is made of an organic film and an inorganic film. In this process, the method of the present invention can be applied, and can be applied to, for example, the Deep Trench processing step and the Dual Damascene processing step.

尚、本発明は、ＵＨＦ波と磁場を用いたプラズマエッチング装置を使用したが、プラズマの生成方法の如何に関わらず適用可能であり、例えば、ヘリコン波エッチング装置、誘導結合型エッチング装置、容量結合型エッチング装置等によって実施しても同等の効果を得ることが出来る。   Although the present invention uses a plasma etching apparatus using UHF waves and a magnetic field, it can be applied regardless of the plasma generation method. For example, a helicon wave etching apparatus, an inductively coupled etching apparatus, a capacitive coupling, etc. Even if it is carried out by a mold etching apparatus or the like, the same effect can be obtained.

本発明におけるマルチチャンバプラズマエッチング装置の構成を説明する図である。It is a figure explaining the structure of the multi-chamber plasma etching apparatus in this invention. 本発明における処理室の構成を説明する断面図である。It is sectional drawing explaining the structure of the process chamber in this invention. 本実施例におけるプロセスフローを説明する図である。It is a figure explaining the process flow in a present Example. 上層レジスト及び下層有機膜のエッチング時に発生する残渣を説明する図である。It is a figure explaining the residue which generate | occur | produces at the time of the etching of an upper layer resist and a lower layer organic film. 本実施例における真空排気処理時間と肩落ち量、及び残渣発生確率の関係を説明する図である。It is a figure explaining the relationship of the evacuation processing time in this example, shoulder fall amount, and residue generation probability. 本実施例における真空排気処理時間と残留弗素濃度、及び残渣発生確率の関係を説明する図である。It is a figure explaining the relationship between the evacuation processing time in this example, residual fluorine concentration, and residue generation probability.

符号の説明Explanation of symbols

１ａ，１ｂ 処理室
２ アンテナ電極
３ 高周波電源（４５０ＭＨｚ）
４ 整合回路（４５０ＭＨｚ）
５ 高周波電源（１３．５６ＭＨｚ）
６ 整合回路（１３．５６ＭＨｚ
７ 静電チャック
８ ガス供給板
９ コイル
１０ 整合回路
１１ 基板バイアス電源（８００ｋＨｚ）
１２ マスフローコントローラー
１３ 被処理基板
１４ ガス供給管
１５ 誘電体窓
１６ 同軸端子
１７ フォーカスリング
１８ 基板電極
２０ 真空搬送室
２１ 搬送ロボット
２２ａ，２２ｂ ロードロック室
２３ カセット載置部
２４ａ，２４ｂ ゲート
２５ 大気ローダ部
２６ ウェハカセット
３０ 下層有機膜
３１ 上層レジスト
３２ 中間無機膜
３３ 開口部
３４ 開口部端部
３５ ３層レジスト構造
４０ 残渣
４１ Ｓｉ粒子
５０ 採光用石英窓
５１ 照射光用石英窓
５２ 光ファイバー
５３ 分光器
５４ データ処理部
５５ 光ファイバー
５６ 光源
５７ シャッター 1a, 1b Processing chamber 2 Antenna electrode 3 High frequency power supply (450 MHz)
4 Matching circuit (450MHz)
5 High frequency power supply (13.56MHz)
6 Matching circuit (13.56MHz
7 Electrostatic chuck 8 Gas supply plate 9 Coil 10 Matching circuit 11 Substrate bias power supply (800 kHz)
12 Mass flow controller 13 Substrate 14 Gas supply pipe 15 Dielectric window 16 Coaxial terminal 17 Focus ring 18 Substrate electrode 20 Vacuum transfer chamber 21 Transfer robot 22a, 22b Load lock chamber 23 Cassette placement unit 24a, 24b Gate 25 Atmospheric loader unit 26 Wafer cassette 30 Lower organic film 31 Upper resist 32 Intermediate inorganic film 33 Opening 34 Opening edge 35 Three-layer resist structure 40 Residue 41 Si particle 50 Quartz window for light extraction 51 Quartz window for irradiation light 52 Optical fiber 53 Spectrometer 54 Data Processing unit 55 Optical fiber 56 Light source 57 Shutter

Claims (4)

上層にレジスト、中間層に無機膜層、下層に有機膜層を有する三層レジスト構造でウエハ載置電極の周辺に高周波電力を印加することが可能なシリコン部材を設置したプラズマエッチング装置の処理室内で、第１の工程で少なくとも弗素を含むガスでエッチングを行い、第２の工程でアンモニアまたは酸素を含むガスでエッチングする２ステップエッチング方法において、
前記第２の工程の開始前に、前記処理室内の残留弗素濃度を光学的分析手段で検出し、真空排気時間の調整で前記処理室内の残留弗素濃度を安定化させることで、Ｓｉ残渣を発生させることなくパターン形成することを特徴とするプラズマエッチング方法。 A processing chamber of a plasma etching apparatus in which a silicon member capable of applying high-frequency power to the periphery of a wafer mounting electrode is installed in a three-layer resist structure having a resist as an upper layer, an inorganic film layer as an intermediate layer, and an organic film layer as a lower layer In the two-step etching method, etching is performed with a gas containing at least fluorine in the first step, and etching is performed with a gas containing ammonia or oxygen in the second step.
Before the start of the second step, the residual fluorine concentration in the processing chamber is detected by optical analysis means, and the residual fluorine concentration in the processing chamber is stabilized by adjusting the evacuation time, thereby generating Si residue. A plasma etching method, wherein a pattern is formed without causing the pattern to form. 上層にレジスト、中間層に無機膜層、下層に有機膜層を有する三層レジスト構造で第１の工程と第２の工程で処理室を変更するプラズマエッチング方法において、
前記第１の工程でウエハ載置電極の周辺に高周波電力を印加することが可能なシリコン部材を設置した第１の処理室で少なくとも弗素を含むガスでエッチングを行い、前記第２の工程でウエハ載置電極の周辺に高周波電力を印加することが可能な絶縁物を設置した第２の処理室でアンモニアまたは酸素を含むガスでエッチングを行い、Ｓｉ残渣を発生させることなくパターン形成することを特徴とするプラズマエッチング方法。 In the plasma etching method in which the processing chamber is changed in the first step and the second step in a three-layer resist structure having a resist as an upper layer, an inorganic film layer as an intermediate layer, and an organic film layer as a lower layer,
In the first step, etching is performed with a gas containing at least fluorine in a first processing chamber in which a silicon member capable of applying high-frequency power to the periphery of the wafer mounting electrode is installed. In the second step, the wafer is etched. Etching with a gas containing ammonia or oxygen in a second processing chamber provided with an insulator capable of applying high-frequency power around the mounting electrode, and forming a pattern without generating Si residue A plasma etching method. 上層にレジスト、中間層に無機膜層、下層に有機膜層を有する三層レジスト構造で第１の工程と第２の工程で変更される複数の処理室を備えたプラズマエッチング装置において、
前記第１の工程でウエハ載置電極の周辺に高周波電力を印加することが可能なシリコン部材を設置し、少なくとも弗素を含むガスでエッチングを行う第１の処理室と、前記第２の工程でウエハ載置電極の周辺に高周波電力を印加することが可能な絶縁物を設置し、アンモニアまたは酸素を含むガスでエッチングを行い、Ｓｉ残渣を発生させることなくパターン形成することが可能な第２の処理室と、を備えたことを特徴とするプラズマエッチング装置。 In a plasma etching apparatus having a plurality of processing chambers that are changed in the first step and the second step in a three-layer resist structure having a resist as an upper layer, an inorganic film layer as an intermediate layer, and an organic film layer as a lower layer,
A first processing chamber in which a silicon member capable of applying high-frequency power is installed around the wafer mounting electrode in the first step, and etching is performed with a gas containing at least fluorine, and in the second step An insulator capable of applying high-frequency power is provided around the wafer mounting electrode, and etching is performed with a gas containing ammonia or oxygen to form a pattern without generating a Si residue. A plasma etching apparatus comprising: a processing chamber. 請求項３記載のプラズマエッチング装置において、
前記第２の処理室の前記ウエハ載置電極の周辺に設置され、前記高周波電力を印加することが可能な電力を印加することが可能な絶縁物として、石英、ＡｌＮ、またはＡｌ２Ｏ３を設置したことを特徴とするプラズマエッチング装置。 The plasma etching apparatus according to claim 3, wherein
Quartz, AlN, or Al 2 O 3 is used as an insulator that is installed around the wafer mounting electrode in the second processing chamber and that can apply the high-frequency power. A plasma etching apparatus characterized by being installed.
JP2005290328A 2005-10-03 2005-10-03 Etching method and processor Pending JP2007103604A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005290328A JP2007103604A (en) 2005-10-03 2005-10-03 Etching method and processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005290328A JP2007103604A (en) 2005-10-03 2005-10-03 Etching method and processor

Publications (1)

Publication Number Publication Date
JP2007103604A true JP2007103604A (en) 2007-04-19

Family

ID=38030261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005290328A Pending JP2007103604A (en) 2005-10-03 2005-10-03 Etching method and processor

Country Status (1)

Country Link
JP (1) JP2007103604A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088225A (en) * 2007-09-28 2009-04-23 Tokyo Electron Ltd Method for manufacturing semiconductor device, semiconductor manufacturing apparatus, and storage medium
JP2009239222A (en) * 2008-03-28 2009-10-15 Tokyo Electron Ltd Plasma etching apparatus, plasma etching method and computer-readable storage medium
CN108987285A (en) * 2017-06-05 2018-12-11 东京毅力科创株式会社 Engraving method and Etaching device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088225A (en) * 2007-09-28 2009-04-23 Tokyo Electron Ltd Method for manufacturing semiconductor device, semiconductor manufacturing apparatus, and storage medium
JP2009239222A (en) * 2008-03-28 2009-10-15 Tokyo Electron Ltd Plasma etching apparatus, plasma etching method and computer-readable storage medium
CN108987285A (en) * 2017-06-05 2018-12-11 东京毅力科创株式会社 Engraving method and Etaching device
CN108987285B (en) * 2017-06-05 2023-05-16 东京毅力科创株式会社 Etching method and etching apparatus

Similar Documents

Publication Publication Date Title
KR101214505B1 (en) plasma processing apparatus and plasma processing method
JP5577532B2 (en) DC / RF hybrid processing system
JP5536041B2 (en) Method for detecting arcing phenomenon during wafer plasma processing by monitoring trace gas concentration, and plasma processing apparatus
US7955516B2 (en) Etching of nano-imprint templates using an etch reactor
JP5193604B2 (en) Method for removing low pressure of photoresist and etching residue
KR101445153B1 (en) Methods and apparatus for in-situ chamber dry clean during photomask plasma etching
US20030217812A1 (en) Plasma etching equipment and method for manufacturing semiconductor device
US8569178B2 (en) Plasma processing method and plasma processing apparatus
US20100081285A1 (en) Apparatus and Method for Improving Photoresist Properties
TWI508162B (en) Plasma processing methods and computer readable memory media
US7514277B2 (en) Etching method and apparatus
US7381653B2 (en) Plasma processing method
US7842619B2 (en) Plasma processing method
JP4500510B2 (en) Etching amount detection method, etching method, and etching apparatus
TW202040688A (en) Plasma processing method and plasma processing device
US20140080307A1 (en) Pattern-forming method and method for manufacturing semiconductor device
US20090029557A1 (en) Plasma etching method, plasma etching apparatus and storage medium
JP4522888B2 (en) F density measuring method, plasma processing method and plasma processing apparatus in plasma processing apparatus
JP2007103604A (en) Etching method and processor
JP3563214B2 (en) Plasma etching method
US20060196846A1 (en) Plasma processing method and apparatus, and method for measuring a density of fluorine in plasma
KR20120001773A (en) Plasma etching method
US6743733B2 (en) Process for producing a semiconductor device including etching using a multi-step etching treatment having different gas compositions in each step
JP2004259819A (en) Device and method for treating surface of specimen
JP3348504B2 (en) Dry etching method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080214

A977 Report on retrieval

Effective date: 20091019

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Written amendment

Effective date: 20091221

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100202