JP2007103604A - エッチング方法および処理装置 - Google Patents

エッチング方法および処理装置 Download PDF

Info

Publication number
JP2007103604A
JP2007103604A JP2005290328A JP2005290328A JP2007103604A JP 2007103604 A JP2007103604 A JP 2007103604A JP 2005290328 A JP2005290328 A JP 2005290328A JP 2005290328 A JP2005290328 A JP 2005290328A JP 2007103604 A JP2007103604 A JP 2007103604A
Authority
JP
Japan
Prior art keywords
etching
processing chamber
layer
film layer
gas containing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005290328A
Other languages
English (en)
Inventor
Takeshi Matsumoto
松本  剛
Takeshi Yoshida
剛 吉田
Masakazu Miyaji
正和 宮地
Michikazu Morimoto
未知数 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2005290328A priority Critical patent/JP2007103604A/ja
Publication of JP2007103604A publication Critical patent/JP2007103604A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

【課題】 三層レジスト構造において上層レジストをマスクとして中間無機膜層をエッチングしたのち、下層の有機膜層、例えばアモルファスカーボンをエッチングし、シリコン残渣を発生させることなくパターン形成する。
【解決手段】 ウエハ載置電極の周辺に高周波電力を印加することが可能なシリコン板を設置した処理室で中間無機膜層を、弗素を含んだガス系でエッチングした後、ウエハ載置電極の周辺に高周波電力を印加することが可能な、例えば石英板を設置した処理室で下層有機膜層を例えば酸素を含んだガス系でエッチングする。若しくは前記のシリコン板をウエハ載置電極の周辺に設置した処理室において中間無機膜層を、弗素を含んだガス系でエッチングした後、処理室を変更することなく且つ中間無機膜層をエッチングした際のフッ素系の雰囲気を損なわない程度のガス置換時間で例えば酸素を含んだガス系でエッチングする。
【選択図】 図3

Description

本発明は、多層レジストおよび層間絶縁膜のドライエッチング方法に関し、特にSi残渣の発生を抑制しながら、高異方性形状の穴もしくは溝を加工する方法および処理装置に関する。
半導体の微細化に伴い、加工寸法精度に対してはナノメートルオーダーでの制御が要求されている。そのため、リソグラフィ技術では加工精度、マージンを上げるため、単層レジストから3層レジスト構造が用いられるようになってきた。
一般的な3層レジスト構造としては、上層に高解像度でパターニング可能な薄膜のレジストを、下層に基板表面の起伏を吸収し、かつ基板を加工するために十分な厚さのレジストを有し、その中間層に、下層のレジストをパターニング可能な厚さの、例えばSOG(Spin on Glass)膜からなる無機膜で構成されている。
このプロセスでは、まず、ホトリソグラフィ技術で所定形状に加工した上層のレジストをマスクに、中間層をCFプラズマの異方性エッチングでパターニングする。そして、この中間層をマスクに下層のレジストをOプラズマにてパターニングし、前記中間層と下層のレジストを用いて、被処理膜をエッチング加工するものである。この方法によれば、下地の起伏、レジスト膜厚、露光時間等のホトリソグラフィへの影響を回避できる。近年、3層レジスト構造に関する加工方法、安定性に対し、種々の方法が提案されている(特許文献1参照)。特許文献1記載の3層レジスト構造のパターニング方法は、被処理膜をエッチングする前に、下層のレジストを薄膜で残存させる。そして、中間層をCFプラズマで除去した後、下層のレジスト全体をOプラズマで膜厚減少させ、被処理膜の開口部を形成するものである。
特開平6−13353号公報
しかし、上記従来技術では、被処理膜の加工精度における被処理基板の面内均一性、及び残渣に対しては配慮がなされていない。被処理基板面内を均一に加工するには、被処理基板周辺部にSi等で構成されるフォーカスリングを配設し、被処理基板周辺部の電界強度の変化を、バイアスによって均一化する制御が必要となる。しかし、下層有機膜を、例えば、Oプラズマでエッチングする際に、Siの電極部材がスパッタリングで飛散し、この飛散したSi粒子がエッチングのマスクとして作用し、上層レジスト及び下層有機膜にSi粒子を核とした残渣が発生する。
上記課題を解決するために、スパッタリングで飛散した電極部材からのSi粒子を、極微量の弗素含有ガスで除去しながら下層の有機膜を、例えば、Oプラズマでエッチングする。若しくは、Si粒子の飛散を抑制できるフォーカスリングを有する処理室を設け、中間の無機膜と下層の有機膜とを個別の処理室にて逐次処理するものである。
本発明によれば、下層の有機膜層をシリコン残渣を発生させることなく所望の形状に形成することができると共に、被処理基板面内の加工形状の均一性を確保できる。
以下、本発明の実施の形態を、図面を参照して説明する。
図1は、本発明に使用した枚葉式マルチチャンバを有するプラズマエッチング装置の平面図面である。本装置は、搬送ロボット21を配備した真空搬送室20と、ゲート24a、24bで介設された2個以上の処理室1a,1bと、ロードロック室22a,22bと、大気ローダ部25とウェハカセット26を載置するカセット載置部23から構成される。処理室1a,1bで実施する同一プロセスを並列に処理することも、処理室1aと処理室1bでの異種プロセスを被処理基板13を逐次に処理することも可能となっている。
本装置の処理室1aと処理室1bは、ほぼ同一の構造であるため、処理室1aにつき図2を参照して詳細を説明する。
本装置は、UHF(Ultra High Frequency)と磁界を利用してプラズマを形成するUHFプラズマエッチング装置である。
処理室1aは、真空容器となっており周囲に電子サイクロトロン共鳴(ECR)用磁場を発生させるためのコイル9が設置され、内壁は30℃に、温調器(図省略)にて温度制御されている。被処理基板13は、静電チャック7を配設した基板電極18に載置される。静電チャック7には、直流電源(図省略)が接続され、被処理基板13を静電チャック7に吸着可能となっている。基板電極18には整合器10を介して基板バイアス電源11(例えば、周波数800kHz)が接続され、被処理基板13に高周波バイアスを印加可能となっている。
CF、SF、C、C、C、CHF、CH等のフロンガス、Ar、N等の不活性ガス、O、COなどの酸化含有ガスなどのエッチング用ガスは、マスフローコントローラー12で流量制御され、プロセスガス源に接続されたガス供給管14を介して、直径が0.4ないし0.5mm程度の微細な穴が100個程度設けられたシリコンあるいはガラス状炭素からなるガス供給板8から処理室1aへ導入される。
ガス供給板8の上部にはアンテナ電極2が配設され、高周波電源3(例えば、周波数450MHz)及び高周波電源5(例えば、周波数13.56MHz)から、整合回路4ならびに整合回路6を介して、同軸端子16からアンテナ電極2に給電される。高周波はアンテナ電極2の周囲の誘電体窓15から放射されるとともに、共振電界がガス供給板8を介して処理室1a内に導入され、プラズマの生成によって被処理基板13にエッチング加工が施される。
処理室1aの下方に、ターボ分子ポンプ(TMP)からなる真空排気手段(図省略)とオートプレッシャーコントローラー(APC)からなる調圧手段(図省略)が配設され、所定圧力に保持しながら、処理後のエッチング用ガスを処理室1aより排出する。
基板電極18の外周には、Siもしくは石英等の部材から構成されるフォーカスリング17が載置される。フォーカスリング17には、高周波バイアス電力の供給手段(図省略)が配設され、印加バイアスを制御することにより、被処理基板13外周部の電界強度分布を調整可能となっている。この高周波バイアス電力は、基板バイアス電源11から供給される高周波電力を、可変容量のコンデンサで分配し供給される。
処理室1aの側壁には、採光用石英窓50と、それと対向した位置に照射光用石英窓51が配設されている。採光用石英窓50には、光ファイバー52と分光器53が順次介設されている。分光器53で得られた情報は、エッチング装置に配設されたデータ処理部54へ転送され、データ処理部54の記憶媒体に格納される。
照射光用石英窓51には、光ファイバー55が配設され、光ファイバー55を介して光源56へ接続されている。光源56の光は2分され、2分された一方の光は、光ファイバー55を通じて照射光用石英窓51から採光用石英窓50へ照射され、処理室1a内の反応ガスや反応性生物を検出するサンプリング用に用いられる。照射された光は、前記反応ガスや反応性生物に含まれる化学結合の伸縮振動、変角振動等により、物質特有の波長領域の光が吸収される。この処理室1a内を通過した光を、分光器53で分析する事により、反応ガスや反応性生物の種別、及び含まれる濃度を計測することができる。
2分された他方の光は、採光用石英窓50及び照射光用石英窓51の、エッチング若しくは反応生成物の付着に伴う光度変化を補正する、ベースライン用として用いられる。光度補正は、装置の稼動が所定時間停止し、処理室1a内が所定の真空状態にある事をエッチング装置側で認識し、自動的に前記サンプリング用の光とベースライン用の光に基づき、各波長ごとに行われる。なお、この光度補正は作業者自身がエッチング装置の真空状態を確認して行うこともできる。
光源56と光ファイバー55の間には、光源56からの光を遮るための、シャッター57が配設されている。前記、物質特有の光の吸収に基づいて、反応ガスや反応性生物の濃度を計測する場合には、シャッター57は開かれ、光源56の光は光ファイバー55を介して照射光用石英窓51へと入射される。また、プラズマの発光に基づいて、反応ガスや反応性生物の濃度を計測する場合には、光源56の光はシャッター57で遮蔽されるよう構成されている。処理室1a内のプラズマによる発光は、採光用石英窓50を通して採光され、光ファイバー52を介して分光器53へ送られる。分光器53で得られた情報は、エッチング装置に配設されたデータ処理部54へ転送され、データ処理部54の記憶媒体に格納される。
以下に、図3〜図5を用いて実施例1を説明する。本実施例1は、3層レジスト構造35の下層有機膜30エッチング時の、スパッタリングで飛散した電極部材からのSi粒子を、極微量の弗素含有ガスで除去しながら3層レジスト構造35をパターニングする例である。
本実施例1は、図3に示す(1)上層レジスト31のパターニング工程、(2)中間無機膜32のエッチング工程、(3)下層有機膜30のエッチング工程によって構成される。
図3(1)に示す上層レジストのパターニング工程では、シリコンからなる被処理基板13上に、下層有機膜30:1000nm、中間無機膜32:100nm、上層レジスト31:500nmを順に形成し、ホト技術によって、上層レジスト31に開口部33を形成する。上層レジスト31のパターニング工程を終了した被処理基板13は、処理室1aの静電チャック7を配設した基板電極18上に載置される。
図3(2)に示す中間無機膜32のエッチング工程では、弗素含有の混合ガスプラズマを用いて、上層レジスト31をマスクに中間無機膜32をエッチングする。基板電極18に載置するフォーカスリング17は、シリコンの材質から構成されるものを用いる。処理条件としては、例えば処理圧力2Pa、高周波電源3のバイアス電力400W、高周波電源5のバイアス電力600W、基板バイアス電力200W、CF(400SCCM)/Ar(600SCCM)O(30SCCM)の混合ガスプラズマ、もしくは処理圧力2Pa、高周波電源3のバイアス電力400W、高周波電源5のバイアス電力600W、基板バイアス電力200W、SF(30SCCM)/Ar(600SCCM)/O(10SCCM)の混合ガスプラズマによってエッチングする。
中間無機膜32は、上層レジスト31と中間無機膜32及び下層有機膜30の、当該処理条件におけるエッチング選択比により、選択的にエッチングされる。エッチングが実施されるその間、温度制御された処理室1aの内壁面には、エッチング過程で発生する弗素を含む反応生成物がトラップされる。中間無機膜32を除去した後、一旦、放電とエッチング用ガスの供給を停止し、所定時間、処理室1a内を真空排気する。
図3(3)に示す下層有機膜30のエッチング工程では、酸素含有の混合ガスプラズマを用いて、上層レジスト31と中間無機膜32をマスクに、下層有機膜30をエッチングする。処理条件としては、例えば処理圧力1Pa、高周波電源3のバイアス電力800W、高周波電源5のバイアス電力100W、基板バイアス電力400W、O(400SCCM)の酸素ガスプラズマ、もしくは処理圧力2Pa、高周波電源3のバイアス電力1400W、高周波電源5のバイアス電力200W、基板バイアス電力1000W、NH(500SCCM)の単一ガスプラズマによってエッチングする。
放電中は、フォーカスリング17、及びガス供給板8に高周波バイアスが印加されている。プラズマ中で発生した酸素イオンは、この高周波バイアスで加速され、フォーカスリング17、及びガス供給板8から、スパッタリングによりSiが飛散する。上層レジスト31及び下層有機膜30上には、このSi粒子41が付着するものの、処理室1a内の残留弗素ガス、及び内壁面にトラップした弗素含有付着物から供給される微量な弗素のエッチング作用によって除去され、図4に示すような残渣40の発生を抑制しながら下層有機膜30のエッチングが実行される。上層レジスト31は、下層有機膜30より薄膜で構成されるため、このエッチング工程で全てが除去され、中間無機膜32と下層有機膜30からなるパターンが形成される。
本実施例1を実施する上では、図3(2)の終了から図3(3)開始の間に実施される真空排気の処理時間が重要である。図5に示すように、真空排気時間が長くなるに従い、残渣40の発生確率が上昇する。一方、真空排気時間が短い場合には、残留弗素の影響で、中間無機膜32の開口部端部34に肩落ち(クリッピング)が発生し、被処理基板13の加工における異方性が劣化する。そのため、半導体デバイスに求められる加工精度に応じ、0〜20秒の間で、適正な真空排気の処理時間を決定することが望ましい。図3(2)と図3(3)の処理を同一処理室内で繰り返すことにより、処理室内壁面に弗素含有付着物がトラップされ、この弗素含有付着物から定常的に供給される微量な弗素のエッチング作用により図4に示すような残渣40の発生を抑制できる。
ただし、真空排気の処理時間による制御だけでは、処理室1aでのエッチング処理枚数によっては、同じ処理時間であっても、残留弗素の濃度が変化するため、エッチングプロセスが不安定となり易い。そのため、前記物質特有の光の吸収、及びプラズマ発光による光学的分析手段にて、真空排気の処理時間と併用して残留弗素濃度を管理することが望ましく、エッチングプロセスをより安定化させることができる。真空排気中の処理室1a内の残留弗素濃度は、前記物質特有の光の吸収に基づいた光学的分析手段で随時計測され、所定濃度に達した事をエッチング装置が認識し、図3(3)が自動的に開始される。前記所定濃度に達した事をエッチング装置が認識した段階で、光学的分析手段はプラズマ発光による計測に切り替えられ、図3(3)処理中の残留弗素濃度に基づく発光強度が、所定範囲にあることを確認しながら、エッチング処理が進められる。図6に示すように真空排気時間が長くなるに従い、光学的分析手段で随時計測した残留弗素濃度が低下し、残渣40の発生確率は上昇するため、適正な真空排気の処理時間を決定することが望ましい。図3(3)処理開始から所定時間、所定の発光強度の範囲に収まらない場合、異常表示(例えばアラーム)をすると共に処理を一旦停止させることも、そのまま処理を続行させることも選択可能となっている。
なお、本実施例1では処理室1a内の残留弗素、及び内壁面にトラップした弗素含有付着物から供給される微量な弗素を利用して、残渣40の発生を抑制したが、下層有機膜30のエッチング時に供給されるOもしくはNHガスに、極微量の弗素含有ガスを添加しても同様な効果を得ることができる。添加する弗素含有ガスの濃度によっては、肩落ち量が顕著となるため、50〜5000PPMの範囲で選択することが望ましい。添加するガス種は、CFに限定されることはなく、SF、C、C、C等のフロンガスで、弗素を含有するものであれば、同様な効果を得ることができる。
また、極微量の流量制御(1〜100mSCCM)が可能なマスフローコントーラ等で、添加する弗素含有ガスを直接制御することも有効な手段であり、被処理基板13間の加工精度、及び残渣の抑制が、より安定化する。
なお、本実施例1では処理室1aについて説明したが、フォーカスリング17をSiの部材で構成すれば、処理室1bはもちろんのこと、2個以上の処理室を配設したプラズマエッチング装置においても、同様のプロセスを並列処理することが可能である。
本実施例2は、3層レジスト構造35のエッチング工程を、中間無機膜32のエッチング工程と下層有機膜30のエッチング工程との2つに分離し、個々の処理室1a、及び処理室1bの専用室で逐次処理し、3層レジスト構造35をパターニングする例である。主に図3を用いて説明し、実施例1と重複するものについては省略する。必要に応じ、図1、図2、図4を引用する。
図3Aに示す上層レジスト31のパターニング工程、及び図3(2)に示す中間無機膜32のエッチング工程は、実施例1に同じである。この工程を終了した被処理基板13は、処理室1aから、図2に示すゲート24aを介して、搬送ロボット21により真空搬送室20へ搬出される。搬出された被処理基板13は、同様の手順で、ゲート24bを介して、搬送ロボット21により処理室1bに搬入され、静電チャック7を配設した基板電極18上に載置される。
処理室1bは、図3(3)に示す下層有機膜30をエッチングするための専用室として構成され、基板電極18に載置するフォーカスリング17は、石英の材質から構成される。材質を石英とすることで、高周波バイアス印加時のフォーカスリング17に付加されるVdcを低下させ、入射する酸素イオンの加速を低減している。また、低スパッタ率の材質にすることで、フォーカスリング17の耐スパッタ性を向上している。フォーカスリング材としてAlN、Alを用いても同様に耐スパッタ性を向上することが可能。前記の作用により、酸素含有の混合ガスプラズマ中でのスパッタリングによる粒子の飛散を抑え、残渣40の発生を抑制する。処理条件としては、例えば処理圧力1Pa、高周波電源3のバイアス電力800W、高周波電源5のバイアス電力100W、基板バイアス電力400W、O(400SCCM)の酸素ガスプラズマ、もしくは処理圧力2Pa、高周波電源3のバイアス電力1400W、高周波電源5のバイアス電力200W、基板バイアス電力1000W、NH(500SCCM)の単一ガスプラズマによってエッチングする。処理条件によっては、ガス供給板8からのSi粒子が発生するため、ガス供給板8に付加されるVdcは、100V以下の範囲で制御することが望ましい。
下層有機膜30のエッチングを終了した被処理基板13は、処理室1bからゲート24bを介して、搬送ロボット21により真空搬送室20へ搬出される。被処理基板13は、順次ロードロック室22b、大気ローダ部25を通して、カセット載置部23上のウェハカセット26に収納され、次の被処理基板13が上記実施例2の手順に従い、逐次処理が進行する。本実施例2では、処理室1bを下層有機膜30のエッチング専用処理室としたが、フォーカスリングの材質を、処理室1aと処理室1bとで逆とし、処理室1bをシリコン、処理室1aを例えば石英で構成すれば、逆の処理室の順路でエッチング処理できることは言うまでもない。
本実施例2は、半導体デバイスの試験サンプルについて最適化を行ったプロセス条件であり、3層レジスト構造35、上層レジスト31のパターニングの形成方法については、本実施条件に限られたものではない。
本発明は、3層レジスト構造35のパターンの形成方法について記載したが、それに限るものではなく、半導体デバイス製造工程において穴や溝を加工し、その加工部の構造体が有機膜と無機膜からなるプロセスにおいては、本発明の方法が適応可能であり、例えば、Deep Trench加工工程や、Dual Damascene加工工程などにも応用することができる。
尚、本発明は、UHF波と磁場を用いたプラズマエッチング装置を使用したが、プラズマの生成方法の如何に関わらず適用可能であり、例えば、ヘリコン波エッチング装置、誘導結合型エッチング装置、容量結合型エッチング装置等によって実施しても同等の効果を得ることが出来る。
本発明におけるマルチチャンバプラズマエッチング装置の構成を説明する図である。 本発明における処理室の構成を説明する断面図である。 本実施例におけるプロセスフローを説明する図である。 上層レジスト及び下層有機膜のエッチング時に発生する残渣を説明する図である。 本実施例における真空排気処理時間と肩落ち量、及び残渣発生確率の関係を説明する図である。 本実施例における真空排気処理時間と残留弗素濃度、及び残渣発生確率の関係を説明する図である。
符号の説明
1a,1b 処理室
2 アンテナ電極
3 高周波電源(450MHz)
4 整合回路(450MHz)
5 高周波電源(13.56MHz)
6 整合回路(13.56MHz
7 静電チャック
8 ガス供給板
9 コイル
10 整合回路
11 基板バイアス電源(800kHz)
12 マスフローコントローラー
13 被処理基板
14 ガス供給管
15 誘電体窓
16 同軸端子
17 フォーカスリング
18 基板電極
20 真空搬送室
21 搬送ロボット
22a,22b ロードロック室
23 カセット載置部
24a,24b ゲート
25 大気ローダ部
26 ウェハカセット
30 下層有機膜
31 上層レジスト
32 中間無機膜
33 開口部
34 開口部端部
35 3層レジスト構造
40 残渣
41 Si粒子
50 採光用石英窓
51 照射光用石英窓
52 光ファイバー
53 分光器
54 データ処理部
55 光ファイバー
56 光源
57 シャッター

Claims (4)

  1. 上層にレジスト、中間層に無機膜層、下層に有機膜層を有する三層レジスト構造でウエハ載置電極の周辺に高周波電力を印加することが可能なシリコン部材を設置したプラズマエッチング装置の処理室内で、第1の工程で少なくとも弗素を含むガスでエッチングを行い、第2の工程でアンモニアまたは酸素を含むガスでエッチングする2ステップエッチング方法において、
    前記第2の工程の開始前に、前記処理室内の残留弗素濃度を光学的分析手段で検出し、真空排気時間の調整で前記処理室内の残留弗素濃度を安定化させることで、Si残渣を発生させることなくパターン形成することを特徴とするプラズマエッチング方法。
  2. 上層にレジスト、中間層に無機膜層、下層に有機膜層を有する三層レジスト構造で第1の工程と第2の工程で処理室を変更するプラズマエッチング方法において、
    前記第1の工程でウエハ載置電極の周辺に高周波電力を印加することが可能なシリコン部材を設置した第1の処理室で少なくとも弗素を含むガスでエッチングを行い、前記第2の工程でウエハ載置電極の周辺に高周波電力を印加することが可能な絶縁物を設置した第2の処理室でアンモニアまたは酸素を含むガスでエッチングを行い、Si残渣を発生させることなくパターン形成することを特徴とするプラズマエッチング方法。
  3. 上層にレジスト、中間層に無機膜層、下層に有機膜層を有する三層レジスト構造で第1の工程と第2の工程で変更される複数の処理室を備えたプラズマエッチング装置において、
    前記第1の工程でウエハ載置電極の周辺に高周波電力を印加することが可能なシリコン部材を設置し、少なくとも弗素を含むガスでエッチングを行う第1の処理室と、前記第2の工程でウエハ載置電極の周辺に高周波電力を印加することが可能な絶縁物を設置し、アンモニアまたは酸素を含むガスでエッチングを行い、Si残渣を発生させることなくパターン形成することが可能な第2の処理室と、を備えたことを特徴とするプラズマエッチング装置。
  4. 請求項3記載のプラズマエッチング装置において、
    前記第2の処理室の前記ウエハ載置電極の周辺に設置され、前記高周波電力を印加することが可能な電力を印加することが可能な絶縁物として、石英、AlN、またはAlを設置したことを特徴とするプラズマエッチング装置。
JP2005290328A 2005-10-03 2005-10-03 エッチング方法および処理装置 Pending JP2007103604A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005290328A JP2007103604A (ja) 2005-10-03 2005-10-03 エッチング方法および処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005290328A JP2007103604A (ja) 2005-10-03 2005-10-03 エッチング方法および処理装置

Publications (1)

Publication Number Publication Date
JP2007103604A true JP2007103604A (ja) 2007-04-19

Family

ID=38030261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005290328A Pending JP2007103604A (ja) 2005-10-03 2005-10-03 エッチング方法および処理装置

Country Status (1)

Country Link
JP (1) JP2007103604A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088225A (ja) * 2007-09-28 2009-04-23 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2009239222A (ja) * 2008-03-28 2009-10-15 Tokyo Electron Ltd プラズマエッチング装置及びプラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
CN108987285A (zh) * 2017-06-05 2018-12-11 东京毅力科创株式会社 蚀刻方法和蚀刻装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088225A (ja) * 2007-09-28 2009-04-23 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2009239222A (ja) * 2008-03-28 2009-10-15 Tokyo Electron Ltd プラズマエッチング装置及びプラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
CN108987285A (zh) * 2017-06-05 2018-12-11 东京毅力科创株式会社 蚀刻方法和蚀刻装置
CN108987285B (zh) * 2017-06-05 2023-05-16 东京毅力科创株式会社 蚀刻方法和蚀刻装置

Similar Documents

Publication Publication Date Title
KR101214505B1 (ko) 플라즈마처리장치 및 플라즈마처리방법
JP5577532B2 (ja) Dc/rfハイブリッド処理システム
JP5536041B2 (ja) 微量気体濃度の監視によるウエハプラズマ処理中のアーキング現象を検出する方法、及び、プラズマ処理装置
US7955516B2 (en) Etching of nano-imprint templates using an etch reactor
JP5193604B2 (ja) フォトレジスト及びエッチング残渣の低圧除去方法
KR101445153B1 (ko) 포토마스크 플라즈마 에칭시 인시츄 챔버 건식 세정을 위한 방법 및 장치
US20030217812A1 (en) Plasma etching equipment and method for manufacturing semiconductor device
US8569178B2 (en) Plasma processing method and plasma processing apparatus
US20100081285A1 (en) Apparatus and Method for Improving Photoresist Properties
TWI508162B (zh) Plasma processing methods and computer readable memory media
US7514277B2 (en) Etching method and apparatus
US7381653B2 (en) Plasma processing method
JP2006287228A (ja) セルフクリーニングが可能な半導体処理装置
US7842619B2 (en) Plasma processing method
JP4500510B2 (ja) エッチング量検出方法,エッチング方法,およびエッチング装置
US20080179282A1 (en) Mask etch process
TW202040688A (zh) 電漿處理方法及電漿處理裝置
US20140080307A1 (en) Pattern-forming method and method for manufacturing semiconductor device
US20090029557A1 (en) Plasma etching method, plasma etching apparatus and storage medium
JP4522888B2 (ja) プラズマ処理装置におけるf密度測定方法とプラズマ処理方法およびプラズマ処理装置
JP2007103604A (ja) エッチング方法および処理装置
JP3563214B2 (ja) プラズマエッチング方法
US20060196846A1 (en) Plasma processing method and apparatus, and method for measuring a density of fluorine in plasma
US6743733B2 (en) Process for producing a semiconductor device including etching using a multi-step etching treatment having different gas compositions in each step
JP2004259819A (ja) 試料の表面処理装置及び表面処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080214

A977 Report on retrieval

Effective date: 20091019

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Written amendment

Effective date: 20091221

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100202