JP2007103569A - 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法 - Google Patents

薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法 Download PDF

Info

Publication number
JP2007103569A
JP2007103569A JP2005289890A JP2005289890A JP2007103569A JP 2007103569 A JP2007103569 A JP 2007103569A JP 2005289890 A JP2005289890 A JP 2005289890A JP 2005289890 A JP2005289890 A JP 2005289890A JP 2007103569 A JP2007103569 A JP 2007103569A
Authority
JP
Japan
Prior art keywords
layer
etching rate
film transistor
thin film
passivation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005289890A
Other languages
English (en)
Other versions
JP5234301B2 (ja
Inventor
Hiroaki Tanaka
宏明 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Japan Ltd
Original Assignee
NEC LCD Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC LCD Technologies Ltd filed Critical NEC LCD Technologies Ltd
Priority to JP2005289890A priority Critical patent/JP5234301B2/ja
Priority to US11/540,959 priority patent/US7683375B2/en
Priority to KR1020060097263A priority patent/KR100797916B1/ko
Priority to TW095136535A priority patent/TWI336135B/zh
Priority to CNB2006101420871A priority patent/CN100527443C/zh
Publication of JP2007103569A publication Critical patent/JP2007103569A/ja
Priority to US12/216,959 priority patent/US7871846B2/en
Application granted granted Critical
Publication of JP5234301B2 publication Critical patent/JP5234301B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】パッシベーションおよびゲート絶縁膜のエッチング時の形状制御を可能とし、導電層の段切れを防止可能とし、品質を向上させた薄膜トランジスタ、これを用いた液晶表示装置およびその製造方法を提供する。
【解決手段】 絶縁基板１上にゲート層２、ゲート絶縁膜３、半導体層４、ドレイン層５、パッシベーション層６０を設け、かつ前記パッシベーション層６０上に配置された導電層７がコンタクトホールを介して前記ゲート層２若しくは前記ドレイン層５と接続される薄膜トランジスタにおいて、前記パッシベーション層６０が、表面側を高速エッチングレート層６２、基板側を低速エッチングレート層６１の２層以上で形成され、かつ前記高速エッチングレート層６２の膜厚を前記導電層７の膜厚以下とする。
【選択図】 図１

Description

本発明は、薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法に関し、特に絶縁膜のエッチング時にその形状を制御できる薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法に関する。
一般に、液晶表示装置は、薄膜トランジスタを配列した薄膜トランジスタアレイ基板が用いられている。この薄膜トランジスタアレイ基板の製造方法においては、ガラスなどの基板上に、ゲート絶縁膜、半導体層を設け、さらにパッシベーション層を設けている。これらパッシベーション層及びゲート絶縁膜のエッチングは、マスクであるフォトレジストとパッシベーション層及びゲート絶縁膜のエッチングレートを同等、若しくはフォトレジストを速くすることにより、フォトレジストの後退にてエッチング形状をテーパ形状としていた。
通常、単位装置あたりの生産能力を向上させるために、ドライエッチング条件のエッチングレートを高速化することがある。しかし、このエッチングレートを高速化するドライエッチング条件を適用した場合、パッシベーション層及びゲート絶縁膜のエッチングレートに、フォトレジストのエッチングレートが追従せずに、パッシベーション部が垂直若しくは逆テーパ形状となることがある。このような場合、パッシベーション層の上に配置されコンタクトホールを介してゲート層若しくはドレイン層と電気的接続される導電層に、段切れを引き起こし、表示装置の点欠陥等の原因となる。
通常（従来例１）の液晶表示装置は、薄膜トランジスタを配列した薄膜トランジスタアレイ基板が用いられている。図５はこの薄膜トランジスタアレイ基板の平面図であり、図６はその薄膜トランジスタ（ＴＦＴ）の部分の断面図である。
図５、図６において、ガラス等の透明絶縁基板１上に、ゲート配線、ゲート電極、ゲート端子を形成するゲート層２を有している。このゲート層２の上層には、ゲート層２を被覆するゲート絶縁膜３を有し、ゲート電極上にアイランド状に形成した半導体層４を有している。この半導体層４の上層には、ドレイン配線、ドレイン電極、ソース電極、ドレイン端子を形成するドレイン層５を有ししている。このドレイン層５の上層には、パッシベーション層６を設け、このパッシベーション層６の上層に、画素電極部７ａ、ゲート端子部、ドレイン端子部を形成する導電層の画素電極層７を有している。ただし、ドレイン層５のソース電極には、ソース電極上のパッシベーション層６を除去してコンタクトホールを形成し、このコンタクトホール部９を介してソース電極と画素電極部７ａとを接続している。また、ゲート端子部１１は、ゲート層２のゲート絶縁膜３、パッシベーション層６を除去してコンタクトホールを設け、このコンタクトホール部に画素電極層７の導電層を形成して外部接続端子と接続し、ドレイン端子部１３も、ドレイン層５上のパッシベーション層６を除去してコンタクトホールを設け、このコンタクトホール部９に画素電極層７の導電層を形成して外部接続端子と接続している。
薄膜トランジスタ（ＴＦＴ）１２は、図５に示される半導体膜４の領域に設けられる。すなわち、ゲート層２上のゲート電極と、ドレイン層５上のドレイン電極と、ソース電極とからなる。
このＴＦＴの構造において、パッシベーション層６およびゲート絶縁膜３はドライエッチングを行って形成される。これらパッシベーション層６、ゲート絶縁膜３を形成する場合、マスクであるフォトレジスト８とパッシベーション層６，ゲート絶縁膜３のエッチングレートを同等、若しくはフォトレジスト８のエッチングレートを速くすることにより、フォトレジスト８がエッチングにより後退し、パッシベーション層６、ゲート絶縁膜３のエッチング形状をテーパ形状にしている。
図７〜図１０は液晶表示装置の薄膜トランジスタアレイ基板の製造工程を説明する断面図で、各図の（ａ）、（ｂ）および（ｃ）は、それぞれ図５のゲート端子部１１のＡ−Ａ’、ＴＦＴ１２のコンタクトホール部９のＢ−Ｂ’およびドレイン端子部１３のＣ−Ｃ’部分の製造途中の断面図をそれぞれ示している。
図７（ａ）、（ｂ）および（ｃ）は、ゲート端子部１１、ＴＦＴ１２のコンタクトホール部９、ドレイン端子部１３に、それぞれ所定パターンのフォトレジスト８を形成した段階を示している。基板１上にゲート層２、ゲート絶縁膜３を形成し、ドレイン層５を形成し、その上にパッシベーション層６を形成し、所定パターンのフォトレジスト８を形成する。
図８（ａ）〜（ｃ）は、図７と同様の各部に、それぞれエッチングを実施した段階である。ゲート端子部１１は、図８（ａ）のように、パッシベーション層６、ゲート絶縁膜３をエッチングして、ゲート層２を露出している。ＴＦＴ１２のコンタクトホール部９、ドレイン端子部１３は、図８（ｂ）（ｃ）のように、それぞれパッシベーション層６をエッチングして、ドレイン層５を露出している。この際、フォトレジスト８は、最初のフォトレジスト８（点線）から後退したフォトレジスト８ａとなっている。
図９（ａ）〜（ｃ）は、図７と同様の各部に、それぞれ高速エッチング条件を用いてエッチングを実施した段階である。ゲート端子部１１は、図９（ａ）のように、パッシベーション層６、ゲート絶縁膜３をオーバーエッチングしている。ＴＦＴ１２のコンタクトホール部９、ドレイン端子部１３は、図９（ｂ）（ｃ）のように、それぞれパッシベーション層６をオーバーエッチングしている。
図１０（ａ）〜（ｃ）は、図７と同様の各部に、それぞれ高速エッチング条件を用いてエッチングを実施した段階である。ゲート端子部１１は、図１０（ａ）のように、パッシベーション層６のエッチング壁面傾斜が急峻で垂直になっているため、画素電極層７が壁面で切断されている。ＴＦＴ１２のコンタクトホール部９、ドレイン端子部１３は、図１０（ｂ）（ｃ）のように、それぞれパッシベーション層６が逆テーパ形状にオーバーエッチングされているので、画素電極層７がパッシベーション層６の壁面でそれぞれ切断されている。
このように、エッチングの高速化のためにドライエッチング条件を適用した場合、パッシベーション膜６、ゲート絶縁膜３のエッチングレートにフォトレジスト８のエッチングレートが追従できなくなる。そのため、パッシベーション部（６）が垂直若しくは逆テーパ形状となってしまう（図９（ａ）〜（ｃ））。従って、導電層（７）は、ゲート絶縁膜３、パッシベーション膜６に配置されコンタクトホールを介してゲート層２若しくはドレイン層５と電気的接続されるはずであるが、導電層７が、図１０（ａ）〜（ｃ）のように、段切れを引き起こすため、表示装置に点欠陥等の原因となる問題を生ずる。
次に、ドライエッチングでのテーパ形状の形成方法として、特許文献１（従来例２）には、薄膜トランジスタを構成する一つの膜が、エッチングレートの異なる少なくとも２層以上の多層膜からなる構造が示されている。この構造は、その多層膜の下層部ほどエッチングレートが小さい膜で上層部ほどエッチングレートが大なる膜からなり、且つ最下層部に用いるエッチングレートが小なる膜を多層膜の膜厚全体に対して５〜２０％の割合とする方法が記載されている（図１１，図１２）。
図１１，図１２は、従来例２の多層膜の膜厚とエッチング時のテーパ形状の関係を比較して示した多層膜の断面図である。図１１に示すように、ガラスの基板１上に、ドライエッチング法におけるエッチング速度が小なる下層部に用いる下層膜２１と、エッチング速度が大な上層部に用いる上層膜２２とが設けられている。
このような構成の２層膜をドライエッチング法を用いて加工をした場合、まずエッチング速度が大な上層部に用いる膜２２のエッチングが終了する。次に、エッチング速度が小なる下層部に用いる膜２１のエッチング時には、エッチング速度が大なる上層膜２２は、エッチング速度が小なる下層膜２１のエッチング時間の間、オーバーエッチングの状態となる。そのため上層膜２２は、下層膜２１のエッチング中に全体的に後退エッチングが進行する。このため、この上層膜４２は、図１２の様な側壁がテーパ状のエッチング形状となる。
ここで、全体の膜厚Ｄに対するエッチング速度が小なる下層膜２１膜の膜厚（ｄ１）の範囲が重要である。すなわち、ドライエッチングを行う場合、膜厚ｄ１の範囲は、全体の膜厚Ｄに対して、５〜２０％が良く、この範囲の膜厚で、１０〜７０度のテーパ角が得られる。すなわち、エッチング速度が小なる下層膜２１の膜厚（ｄ１）と下層部に比較してエッチング速度の大きい上層膜２２の膜厚（ｄ２）との関係を、ドライエッチング法にて加工する場合は膜厚ｄ１を全膜厚Ｄ（＝ｄ１＋ｄ２）に対して、５〜２０％の範囲とするものである。
しかし、膜厚ｄ１の割合が全体の膜厚Ｄに対して、２０％より大きい範囲であると、下層膜２１のエッチングに要する時間が長くなり上層膜２２の後退エッチング量が大きくなりすぎ、エッチング形状が、上層部は逆テーパ形状になりやすくなる。
一方、膜厚ｄ１の割合が全体の膜厚Ｄに対して、５％より小さい範囲であると下層膜２１のエッチングに要する時間が短くなりすぎ、上層膜２２の後退エッチング量が大きくならず、十分なテーパ角が得られない。
同様に、ウェットエッチング法を用いて加工を行う場合、エッチング速度が小なる下層膜２１の膜厚ｄ の全体の膜厚Ｄに体する範囲は５０〜９０％が良い。なお、テーパ角は上層部と下層部の膜厚比率、エッチング速度比、およびエッチング条件を変化させることで制御することができる。
特開平７−３１２４２５号公報（図３、段落番号［００３３］〜［００４０］）
このように、従来例１の技術では、エッチングレートを高速化するドライエッチング条件を適用した場合、パッシベーション層６、ゲート絶縁膜３のエッチングレートにフォトレジスト８のエッチングレートが追従できなくなる。そのため、パッシベーション層６の端部が垂直若しくは逆テーパ形状となり、パッシベーション層６の上に配置されてゲート層２やドレイン層５と電気的接続される導電膜（７）に段切れを引き起こし、表示装置の点欠陥等を生ずるという問題がある。
また、従来例２の方法を、トランジスタ部の保護をするパッシベーション層に適用した場合、エッチングレートの小なる膜、即ち、疎な膜質である膜の、パッシベーション層全体に対する膜厚比が大きくなる。そのため、パッシベーション層全体としての防湿性等の保護膜としての機能が低下するという問題がある。また、十分な保護膜の効果を得るために、パッシベーション層全体の膜厚を厚くした場合には、成膜装置及びエッチング装置のスループットが低下する問題がある。
また、従来例２は、ウェットエッチングを用いた場合には、最下層部に用いるエッチングレートが小なる膜を多層膜の膜厚全体に対して５０〜９０％の割合とする方法が記載されている。しかし、ウェットエッチングを用いると、フォトレジストとパッシベーション層の密着性が基板全体若しくは局所的に悪い場合に、エッチング液の染込みによるサイドエッチによりコンタクトホールサイズが拡大してしまう。例えば、ドレイン電極の外側に染み出した場合、その下層のゲート絶縁膜がエッチングされて、ドレイン層の膜剥がれを引き起こす。また、また、パッシベーション層とゲート絶縁膜の界面に、例えばチャネルドライエッチングのプラズマダメージのような、その中間工程によるダメージ層が形成された場合、ウェットエッチングを用いると、このダメージ層でのサイドエッチングによりパッシベーション層が逆テーパ形状となり、パッシベーション層の上層に形成される導電膜の段切れを引き起こす。
また、近年では基板サイズの大型化に伴い、ウェットエッチング装置でのエッチング均一性制御が困難であることや、大量のフッ酸等の薬液を使用する危険性がある。また、ドライエッチングと比較し極端にエッチングレートが低いというデメリットから、パッシベーション層及びゲート絶縁膜のエッチングでのウェットエッチングの使用率は少なくなっている。
本発明の目的は、これらの問題を解決し、パッシベーション層およびゲート絶縁膜のエッチング時の形状制御を可能とし、導電膜の段切れを防止可能とし、品質を向上させた薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびその製造方法を提供することにある。
本発明の構成は、絶縁基板上にゲート層、ゲート絶縁層、半導体層、ドレイン層およびパッシベーション層を設け、かつ前記パッシベーション層の上に配置された導電層がコンタクトホールを介して前記ゲート層若しくは前記ドレイン層と接続される薄膜トランジスタにおいて、前記パッシベーション層が、表面側を高速エッチングレート層、基板側を低速エッチングレート層の２層以上で形成され、かつ前記高速エッチングレート層の膜厚を前記導電膜の膜厚以下とすることを特徴とする。
本発明において、パッシベーション層をＳｉＮとすることができ、また、パッシベーション層ＳｉＮの、高速エッチングレート層のエッチングレートを、低速エッチングレート層のエッチングレートの１．１倍以上とすることができ、また、その高速エッチングレート層のＮ−Ｈ／Ｓｉ−Ｈ比を、低速エッチングレート層のＮ−Ｈ／Ｓｉ−Ｈ比の２．３倍以上とすることができ、また、その高速エッチングレート層のＮ／Ｓｉ組成比を、低速エッチングレート層のＮ／Ｓｉ組成比の１．７倍以上とすることができる。また、絶縁基板をガラスなどの透明絶縁部材とし、ゲート絶縁膜をＳｉＮとし、導電層を酸化インジウム−錫（以降ＩＴＯという）とし、ゲート層、ドレイン層を金属または合金の単層または積層とすることができる。
本発明の薄膜トランジスタアレイ基板液の構成は、上述した薄膜トランジスタを有することを特徴とする。
本発明の液晶表示装置の構成は、上述した薄膜トランジスタアレイ基板液を搭載したことを特徴とする。
本発明の他の構成は、絶縁基板上にゲート層、ゲート絶縁層、半導体層、ドレイン層およびパッシベーション層を形成し、前記パッシベーション層の上に配置された導電層がコンタクトホールを介して前記ゲート層若しくは前記ドレイン層と接続される薄膜トランジスタの製造方法において、前記パッシベーション層を、表面側を高速エッチングレート層、基板側を低速エッチングレート層の２層以上で形成し、かつ前記高速エッチングレート層の膜厚を前記導電層の膜厚以下とすることを特徴とする。
本発明において、パッシベーション層をＳｉＮとすることができ、また、パッシベーション層ＳｉＮの、高速エッチングレート層のエッチングレートを、低速エッチングレート層のエッチングレートの１．１倍以上とすることができ、また、その高速エッチングレート膜のＮ−Ｈ／Ｓｉ−Ｈ比を、低速エッチングレート層のＮ−Ｈ／Ｓｉ−Ｈ比の２．３倍以上とすることができ、また、その高速エッチングレート層のＮ／Ｓｉ組成比を、低速エッチングレート層のＮ／Ｓｉ組成比の１．７倍以上とすることができ、また、前記２層以上のパッシベーション層を、同一成膜室にて形成することができ、また、前記２層以上のパッシベーション層を、複数の成膜室にて形成することができ、また、前記２層以上のパッシベーション層を、ドライエッチングにてエッチングすることができ、また、ＳｉＮのエッチングレートをフォトレジストのエッチングレートの１．１倍以上とすることができ、また、パッシベーション層のエッチングレートの制御を、プラズマＣＶＤにおいて、導入ガス流量を調整して行うことができる。
本発明の薄膜トランジスタアレイ基板液の製造方法の構成は、上述した薄膜の製造方法により薄膜トランジスタを基絶縁板上に形成することを特徴とする。
本発明の液晶表示装置の製造方法の構成は、上述した薄膜トランジスタアレイ基板の製造方法により薄膜トランジスタアレイ基板を形成することを特徴とする。
以上説明したように、本発明によれば、薄膜トランジスタ基板上のパッシベーション層を、表面側を高速エッチングレート層、基板側を低速エッチングレート層の２層以上の構造にすることにより、パッシベーションおよびゲート絶縁膜のエッチング時の形状制御を可能とする。さらに、パッシベーション層の最表面に配置される高速エッチングレート層の膜厚を、パッシベーション層上に配置されコンタクトホールを介してゲート層若しくはドレイン層と電気的接続される導電膜の膜厚以下に設定することにより、高速エッチングレート層端部の形状が垂直もしくは逆テーパ形状であった場合でも、前記導電膜の段切れを防止可能とする。
次に、本発明の実施形態について図面を参照して詳細に説明する。図１は本発明を適用した液晶表示装置の薄膜トランジスタアレイ基板の断面図で、この場合の平面図は従来例の図５と同様である。図２（ａ）〜（ｃ）〜図４（ａ）〜（ｃ）は液晶表示装置の薄膜トランジスタアレイ基板の製造工程を説明する断面図で、各図の（ａ）、（ｂ）および（ｃ）は、図５のゲート端子部１１のＡ−Ａ’、ＴＦＴ１２のコンタクトホール部９のＢ−Ｂ’およびドレイン端子部１３のＣ−Ｃ’部分の各断面をそれぞれ示している。
この薄膜トランジスタアレイ基板１０は、図１のように、ガラス等の透明絶縁基板１上に、ゲート配線、ゲート電極、ゲート端子部を形成するゲート層２を設け、このゲート層２の上層に、ゲート層２を被覆するゲート絶縁膜３を設けている。また、ゲート電極（２）上にアイランド状に形成された半導体層４を設け、この半導体層４の上層にドレイン配線、ドレイン電極、ソース電極、ドレイン端子部を形成するドレイン層５を設けている。このドレイン層５の上層に、パッシベーション層６０を設けている。このパッシベーション層６０の上に、画素電極部７ａを含む導電層からなる画素電極層７を設けている。また、ゲート端子部１１およびドレイン端子部１３上のパッシベーション層６０やゲート絶縁膜３を除去してコンタクトホールを形成し、これらコンタクトホールに画素電極層７の導電層を埋め込んで外部接続端子と接続している。また、ＴＦＴ１２のソース電極上のパッシベーション層６０を除去してコンタクトホール部９を形成し、このコンタクトホールに画素電極層７の導電層を埋め込み、このコンタクトホール部９を介してソース電極と画素電極部７ａとを接続している。
本実施形態においては、パッシベーション層６０が、ドライエッチング時のエッチングレートが異なる、低速エッチングレート層６１、高速エッチングレート層６２の２層構造で構成されている。さらに、高速エッチングレート層６２の膜厚は、画素電極層７の導電層の膜厚以下であることを特徴とする。なお、薄膜トランジスタ（ＴＦＴ）は、ゲート層２で形成されるゲート電極（２）と、ドレイン層５で形成されるソース電極およびドレイン電極を含んで構成される。
本実施形態の薄膜トランジスタにおいては、そのパッシベーション層６０を、表面側を高速エッチングレート層６２、基板側を低速エッチングレート層６１の２層構造にしているので、パッシベーション層６０およびゲート絶縁膜３のエッチング時の形状制御を可能とする。さらに、パッシベーション層６０の最表面に配置される高速エッチングレート層６２の膜厚を、画素電極層７の導電層の膜厚以下に設定することにより、高速エッチングレート層６２の形状が垂直もしくは逆テーパ形状であった場合でも、その導電層の段切れが防止可能となる。
また、パッシベーション層６０の最表面に配置される高速エッチングレート層６２、即ち、最も疎な膜質である膜の膜厚を、画素電極層７の導電層の膜厚以下にすることにより、パッシベーション層６０全体としての防湿性等の保護膜としての機能の低減が防止可能となる。
また、高速エッチングレート層６２と低速エッチングレート層６１のエッチングレート比は１．１以上であればよい。また、パッシベーション層６０のＮ−Ｈ／Ｓｉ−Ｈ比は、高速層／低速層が２．３倍以上であればよく、また、パッシベーション層６０のＮ／Ｓｉ組成比は高速層／低速層が１．７倍以上であればよい。
本実施形態の薄膜トランジスタアレイ基板においては、上述した薄膜トランジスタを有することを特徴とする
本実施形態の液晶表示装置においては、上述した薄膜トランジスタアレイ基板を搭載したことを特徴とする、
本実施形態の薄膜トランジスタによれば、パッシベーション膜を高速エッチングレート層６２と低速エッチングレート層６１の２層以上の構成にすることにより、高速エッチングレート層６２のサイドエッチングにより低速エッチングレート層は順テーパ形状となる。本実施形態では、単位装置あたりの生産能力向上を目的としてエッチングレートを高速化するドライエッチング条件を適用することが可能となる。この場合、フォトレジスト８のエッチングレートに対しパッシベーション層６０及びゲート絶縁膜３のエッチングレートが大きくなった場合でも、高速エッチングレート層６２のサイドエッチングにより低速エッチングレート層６１は順テーパ形状とできる。
なお、本実施形態では、パッシベーション層を２層で構成する例について記載したが、表面側から基板側へ向かってエッチングレートが遅くなる膜構成で、最上部の層と上から２番目の層のエッチングレート比が１．１倍以上あり、最上部の層の膜厚が導電層の膜厚以下であれば、３層以上の構成でも問題はない。
次に、図２〜図４を参照して第１の実施例の製造方法を説明する。図２（ａ）〜（ｃ）は薄膜トランジスタアレイ基板のパッシベーション層６０及びゲート絶縁膜３のエッチング前の断面図、図３（ａ）〜（ｃ）はパッシベーション層６０及びゲート絶縁膜３のエッチング後の断面図、図４（ａ）〜（ｃ）は薄膜トランジスタアレイ基板完成後の断面図を示している。
先ず、ガラス等の透明絶縁基板１上に、スパッタリングにより、アルミニウム（以降Ａｌという）及びモリブデン（以降Ｍｏという）を連続成膜する。その後、フォトリソグラフィー工程と、燐酸／硝酸／酢酸を用いたウェットエッチング工程を実施することにより、ゲート配線、ゲート電極、ゲート端子部を含むゲート層２を形成する。
次に、プラズマＣＶＤにより、ゲート絶縁膜３となる窒化シリコン（以降ＳｉＮという）、アモルファスシリコン（以降ａ−Ｓｉという）及び燐ドープされたアモルファスシリコン（以降ｎ＋ａ−Ｓｉという）を連続成膜する。その後、フォトリソグラフィー工程と、ハロゲン化フッ素を用いたドライエッチング工程を実施することにより、上層よりｎ＋ａ−Ｓｉ／ａ−Ｓｉにて構成された半導体層４を形成する。
次に、スパッタリングにより、酸化インジウム−錫（以降ＩＴＯという）を成膜した後、フォトリソグラフィー工程と、燐酸／硝酸／酢酸を用いたウェットエッチング工程を実施することにより、ドレイン配線、ドレイン電極、ソース電極、ドレイン端子部を含むドレイン層４を形成する。次に、ハロゲン化フッ素を用いたドライエッチング工程を実施することにより、ドレイン電極、ソース電極間のｎ＋ａ−Ｓｉを除去しチャネル領域を形成する。
次に、図２（ａ）〜（ｃ）に示すように，プラズマＣＶＤにより、ドライエッチング時のエッチングレートの異なるＳｉＮ膜である、低速エッチングレート層６１、高速エッチングレート層６２を連続成膜する。その後、フォトリソグラフィー工程と、ハロゲン化フッ素を用いたドライエッチング工程を実施することにより、図３（ａ）〜（ｃ）に示すように、ゲート端子部のゲート層２、ドレイン端子部及びソース電極のドレイン層５を露出するためのコンタクトホールを形成する。
ここで、パッシベーション層６０を低速エッチングレート層６１と高速エッチングレート層６２の２層構成にしている。そのため、フォトレジスト８のエッチングレートに対しＳｉＮのエッチングレートが速い場合でも、図３（ａ）〜（ｃ）に示すように、高速エッチングレート層６２がサイドエッチングされ、低速エッチングレート層６１は順テーパ形状となる。また、高速エッチングレート層６２の膜厚を、導電層７の膜厚以下にすることにより、高速エッチングレート層６２が垂直もしくは逆テーパ形状となった場合でも、導電層７の段切れを引き起こさない。
また、高速エッチングレート層６２と低速エッチングレート層６１のそれぞれ単層で測定したエッチングレートの比が１より大きい場合、積層でのエッチング時に高速エッチング層６２によるエッチャント消費により低速エッチング層６１のエッチングレートが低下し実行的にエッチングレート比が増加する。このため、高速エッチングレート層６２と低速エッチングレート層６１のエッチングレート比は１．１以上あれば良い。
また、このようなエッチングレートの制御は、プラズマＣＶＤにてシラン（以降ＳｉＨ４という）流量を調整することにより可能である。例えば、ＳｉＨ４流量を９０％に削減することにより、エッチングレートが１．１倍となる。更に、ＳｉＨ４流量６０％に削減するとこにより、エッチングレートが１．４倍となる。この時の膜質差は、フーリエ変換赤外分光光度計（以降ＦＴ−ＩＲという）により確認することが可能である。
すなわち、エッチングレートに１．１倍差がある場合のＮ−Ｈ／Ｓｉ−Ｈ比は高速層／低速層が２．３倍である。また、エッチングレートに１．４倍差がある場合のＮ−Ｈ／Ｓｉ−Ｈ比は高速層／低速層が６．２倍である。この結果より、パッシベーション層のＨ終端確立が変化しない場合、エッチングレートに１．１倍差がある場合のＮ／Ｓｉ組成比は高速層／低速層が１．７倍であり、エッチングレートに１．４倍差がある場合のＮ／Ｓｉ組成比は高速層／低速層が４．６倍であることがわかる。
次に、画素電極層７を形成するため、スパッタリングによりＩＴＯを成膜した後、フォトリソグラフィー工程と、塩酸／硝酸を用いたウェットエッチング工程を実施する。すなわち、図４（ａ）〜（ｃ）に示すように、ゲート端子部１１、ドレイン端子部１３と接続し、画素電極を含む画素電極層７が形成される。以上により、本実施例の薄膜トランジスタアレイ基板１０を形成することが出来る。
なお、実施例１では、パッシベーション層を２層で形成する製造方法について記載したが、表面側から基板側へ向かってエッチングレートが遅くなる膜構成で、最上部の層と上から２番目の層のエッチングレート比が１．１倍以上あり、最上部の層の膜厚が導電層の膜厚以下であれば、３層以上の構成でも問題ない。
また、実施例１として、ゲート層２にＭｏ／Ａｌ積層、ドレイン層５にＭｏを使用した例を記載したが、これらは、Ａｌ、Ｔｉ、Ｃｒ、Ｃｕ、Ｍｏ、Ａｇ、Ｔａ、Ｗ等の金属またはその合金を用いた、単層もしくは２層以上の積層構造を適用しても問題はない。
また、実施例１では、画素電極材料として、ＩＴＯを用いた例を記載したが、その他透過型液晶表示装置では、酸化インジウム−亜鉛（ＩＺｎＯ）、酸化錫（ＳｎＯ２）から、酸化亜鉛（ＺｎＯ）、反射型液晶表示装置では、Ａｌ、Ａｇ若しくはその合金から、半透過型液晶表示装置であればその両者から選択した一つ以上の材料を適用しても問題ない。
また、実施例１では、５回のフォトリソグラフィー工程を用いた製造方法について記載したが、例えば半導体層及びドレイン層形成にハーフトンマスクを用いて両者を１回のフォトリソグラフィー工程で形成することにより、合計４回のフォトリソグラフィー工程を用いても問題ない。
本発明の適用例として、液晶表示装置について説明したが、この他に、プラズマディスプレイ、有機ＥＬ等の表示デバイス にも適用することができる。
本発明の第１の実施形態を説明する薄膜トランジスタの平面図である。 （ａ）〜（ｃ）は図１の薄膜トランジスタのパッシベーションエッチング前の断面図である。 （ａ）〜（ｃ）は図１の薄膜トランジスタのパッシベーションエッチング後の断面図である。 （ａ）〜（ｃ）は図１の薄膜トランジスタの薄膜トランジスタ完成後断面図である。 従来例の液晶表示装置に用いられる薄膜トランジスタ基板の平面図である。 図５の薄膜トランジスタ基板部分の断面図である。 （ａ）〜（ｃ）は図６の薄膜トランジスタのパッシベーションエッチング前の断面図である。 （ａ）〜（ｃ）は図６の薄膜トランジスタのパッシベーションエッチング後の断面図である。 （ａ）〜（ｃ）は図６の薄膜トランジスタの高速パッシベーションエッチング前の断面図である。 （ａ）〜（ｃ）は図６の薄膜トランジスタの高速パッシベーションエッチング後の、トランジスタ完成後の断面図である。 従来例２を用いた積層膜の成膜後の断面図である。 図１１の積層膜のエッチング後の断面図である。
符号の説明
１ （ガラス）基板
２ ゲート層
３ ゲート絶縁膜
４ 半導体層
５ ドレイン層
６，６０ パッシベーション層
７ 画素電極層
７ａ 画素電極部
８ フォトレジスト
８ａ 後退したフォトレジスト
９ コンタクトホール部
１０ 薄膜トランジスタアレイ基板
１１ ゲート端子部
１２ ＴＦＴ
１３ ドレイン端子部
２１ 下層膜
２２ 上層膜
６１ 低速エッチングレート層
６２ 高速エッチングレート層

Claims (20)

  1. 絶縁基板上にゲート層、ゲート絶縁膜、半導体層、ドレイン層およびパッシベーション層を設け、かつ前記パッシベーション層の上に配置された導電層がコンタクトホールを介して前記ゲート層若しくは前記ドレイン層と接続される薄膜トランジスタにおいて、
    前記パッシベーション層が、表面側を高速エッチングレート層、基板側を低速エッチングレート層の２層以上で形成されると共に、前記高速エッチングレート層の膜厚を前記導電層の膜厚以下とすることを特徴とする薄膜トランジスタ。
  2. パッシベーション層を窒化シリコン（ＳｉＮ）とする請求項１記載の薄膜トランジスタ。
  3. パッシベーション層ＳｉＮにおける、高速エッチングレート層のエッチングレートを、低速エッチングレート層のエッチングレートの１．１倍以上とする請求項２記載の薄膜トランジスタ。
  4. パッシベーション層ＳｉＮにおける、高速エッチングレート層のＮ−Ｈ／Ｓｉ−Ｈ比を、低速エッチングレート層のＮ−Ｈ／Ｓｉ−Ｈ比の２．３倍以上とする請求項２記載の薄膜トランジスタ。
  5. パッシベーション層ＳｉＮにおける、最高速エッチングレート層のＮ／Ｓｉ組成比を、低速エッチングレート層のＮ／Ｓｉ組成比の１．７倍以上とする請求項２記載の薄膜トランジスタ。
  6. 絶縁基板をガラスなどの透明絶縁部材とし、ゲート絶縁膜をＳｉＮとし、導電膜を酸化インジウム−錫（ＩＴＯ）とし、ゲート層、ドレイン層を金属または合金の単層または積層とする請求項１記載の薄膜トランジスタ。
  7. 請求項１乃至６のうちの１項に記載の薄膜トランジスタを有することを特徴とする薄膜トランジスタアレイ基板。
  8. 請求項７に記載の薄膜トランジスタアレイ基板を搭載したことを特徴とする液晶表示装置。
  9. 絶縁基板上にゲート層、ゲート絶縁膜、半導体層、ドレイン層およびパッシベーション層を形成し、前記パッシベーション層の上に配置された導電層がコンタクトホールを介して前記ゲート層若しくは前記ドレイン層と接続される薄膜トランジスタの製造方法において、
    前記パッシベーション層を、表面側を高速エッチングレート層、基板側を低速エッチングレート層の２層以上で形成すると共に、前記高速エッチングレート層の膜厚を前記導電層の膜厚以下にすることを特徴とする薄膜トランジスタの製造方法。
  10. パッシベーション層をＳｉＮとする請求項９に記載の薄膜トランジスタの製造方法。
  11. パッシベーション層ＳｉＮにおける、高速エッチングレート層のエッチングレートを、低速エッチングレート層のエッチングレートの１．１倍以上とする請求項１０に記載の薄膜トランジスタの製造方法。
  12. パッシベーション層ＳｉＮにおける、高速エッチングレート層のＮ−Ｈ／Ｓｉ−Ｈ比を、低速エッチングレート層のＮ−Ｈ／Ｓｉ−Ｈ比の２．３倍以上とする請求項１０に記載の薄膜トランジスタの製造方法。
  13. パッシベーション層ＳｉＮにおける、高速エッチングレート層のＮ／Ｓｉ組成比を、低速エッチングレート層のＮ／Ｓｉ組成比の１．７倍以上とする請求項１０に記載の薄膜トランジスタの製造方法。
  14. 前記２層以上のパッシベーション層を、同一成膜室にて形成する請求項１０ないし請求項１３のうちの１項に記載の薄膜トランジスタの製造方法。
  15. 前記２層以上のパッシベーション層を、複数の成膜室にて形成する請求項１０ないし請求項１３のうちの１項に記載の薄膜トランジスタの製造方法。
  16. 前記２層以上のパッシベーション層を、ドライエッチングにてエッチングする請求項１０ないし請求項１５のうちの１項に記載の薄膜トランジスタの製造方法。
  17. ＳｉＮのエッチングレートをフォトレジストのエッチングレートの１．１倍以上とする請求項１０ないし請求項１６のうちの１項に記載の薄膜トランジスタの製造方法。
  18. パッシベーション層のエッチングレートの制御を、プラズマＣＶＤにおいて、導入ガス流量を調整して行う請求項１０乃至１７のうちの１項に記載の薄膜トランジスタの製造方法。
  19. 請求項９乃至１８のうちの１項に記載の薄膜トランジスタの製造方法により薄膜トランジスタを形成することを特徴とする薄膜トランジスタアレイ基板の製造方法。
  20. 請求項１９に記載の薄膜トランジスタアレイ基板の製造方法により薄膜トランジスタアレイ基板を形成することを特徴とする液晶表示装置の製造方法。
JP2005289890A 2005-10-03 2005-10-03 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法 Active JP5234301B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005289890A JP5234301B2 (ja) 2005-10-03 2005-10-03 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法
US11/540,959 US7683375B2 (en) 2005-10-03 2006-10-02 Thin-film transistor with controllable etching profile
KR1020060097263A KR100797916B1 (ko) 2005-10-03 2006-10-02 박막 트랜지스터, τｆτ-어레이 기판, 액정 디스플레이장치 및 그의 제조방법
TW095136535A TWI336135B (en) 2005-10-03 2006-10-02 Thin-film transistor, tft-array substrate, liquid-crystal display device and method of fabricating the same
CNB2006101420871A CN100527443C (zh) 2005-10-03 2006-10-08 薄膜晶体管、tft阵列基板、液晶显示器及其制造方法
US12/216,959 US7871846B2 (en) 2005-10-03 2008-07-14 Thin-film transistor, TFT-array substrate, liquid-crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005289890A JP5234301B2 (ja) 2005-10-03 2005-10-03 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法

Publications (2)

Publication Number Publication Date
JP2007103569A true JP2007103569A (ja) 2007-04-19
JP5234301B2 JP5234301B2 (ja) 2013-07-10

Family

ID=38030233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005289890A Active JP5234301B2 (ja) 2005-10-03 2005-10-03 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法

Country Status (5)

Country Link
US (2) US7683375B2 (ja)
JP (1) JP5234301B2 (ja)
KR (1) KR100797916B1 (ja)
CN (1) CN100527443C (ja)
TW (1) TWI336135B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1981005A2 (en) 2007-04-11 2008-10-15 Sony Corporation Information processing method, electronic money terminal device, and electronic money reporting device
JP2009071058A (ja) * 2007-09-13 2009-04-02 Oki Electric Ind Co Ltd Ｍｉｓ型ｆｅｔ及びその製造方法
WO2009093602A1 (ja) * 2008-01-21 2009-07-30 Nec Lcd Technologies, Ltd. 表示装置
JP2010199556A (ja) * 2009-01-27 2010-09-09 Casio Computer Co Ltd 多層膜の形成方法及び表示パネルの製造方法
WO2011158704A1 (en) * 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012038965A (ja) * 2010-08-09 2012-02-23 Lapis Semiconductor Co Ltd 半導体装置及びその製造方法
KR20140056862A (ko) * 2012-11-01 2014-05-12 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8563431B2 (en) * 2006-08-25 2013-10-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101575750B1 (ko) 2009-06-03 2015-12-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101108158B1 (ko) * 2009-11-30 2012-01-31 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 그 제조 방법
KR102115344B1 (ko) * 2010-08-27 2020-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
KR101298612B1 (ko) * 2010-10-12 2013-08-26 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
CN102646676B (zh) * 2011-11-03 2015-06-10 京东方科技集团股份有限公司 一种tft阵列基板
CN103472640A (zh) * 2012-06-07 2013-12-25 瀚宇彩晶股份有限公司 液晶显示面板及其制造方法
TWI475698B (zh) * 2012-09-05 2015-03-01 Giantplus Technology Co Ltd 改善透明導電層斷線之方法
KR102029986B1 (ko) * 2012-12-13 2019-10-10 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
TWI545733B (zh) 2014-02-11 2016-08-11 群創光電股份有限公司 顯示面板
CN104835827B (zh) * 2014-02-11 2018-06-05 群创光电股份有限公司 显示面板
CN104538407B (zh) * 2015-01-14 2017-11-10 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
KR102314738B1 (ko) * 2015-05-04 2021-10-20 삼성디스플레이 주식회사 표시장치 및 그 제조방법
CN105097839B (zh) * 2015-07-20 2019-08-09 京东方科技集团股份有限公司 一种绝缘层、阵列基板及其制作方法、显示装置
US9418886B1 (en) * 2015-07-24 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming conductive features
CN105280552B (zh) * 2015-09-23 2019-03-19 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置
CN105552091A (zh) * 2016-03-09 2016-05-04 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板
CN105845623B (zh) * 2016-04-19 2019-02-22 昆山龙腾光电有限公司 Tft阵列基板上多次开接触孔的制作方法
CN106206623B (zh) * 2016-09-26 2019-03-01 京东方科技集团股份有限公司 一种显示基板、其制作方法、显示面板及显示装置
CN112259554B (zh) * 2020-10-12 2024-04-30 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及其制作方法
CN113192979A (zh) * 2021-04-13 2021-07-30 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02273922A (ja) * 1989-04-17 1990-11-08 Sanyo Electric Co Ltd スルーホールの形成方法
JPH0336769A (ja) * 1989-07-04 1991-02-18 Hitachi Ltd 薄膜トランジスタとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置
JPH04142740A (ja) * 1990-10-03 1992-05-15 Oki Electric Ind Co Ltd コンタクトホールの形成方法
JPH10282520A (ja) * 1997-04-03 1998-10-23 Hitachi Ltd 液晶表示装置
JPH112843A (ja) * 1997-06-12 1999-01-06 Hitachi Ltd 液晶表示装置とその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07312425A (ja) 1994-05-18 1995-11-28 Hitachi Ltd 薄膜トランジスタ、それに関連するテーパエッチング方法および多層膜形成方法ならびに画像表示装置
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
TW578028B (en) * 1999-12-16 2004-03-01 Sharp Kk Liquid crystal display and manufacturing method thereof
JP3430097B2 (ja) 1999-12-22 2003-07-28 日本電気株式会社 薄膜トランジスタアレイ基板の製造方法
TW474023B (en) * 2001-02-27 2002-01-21 Hannstar Display Corp Thin film transistor process of liquid crystal display
KR100796795B1 (ko) * 2001-10-22 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
JP3637332B2 (ja) 2002-05-29 2005-04-13 株式会社東芝 半導体装置及びその製造方法
US7030024B2 (en) * 2002-08-23 2006-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-gate structure and method of fabricating integrated circuits having dual-gate structures
JP4417072B2 (ja) * 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
US7612373B2 (en) * 2004-06-30 2009-11-03 Lg Display Co., Ltd. Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor
KR101122232B1 (ko) * 2004-12-17 2012-03-19 삼성전자주식회사 박막 트랜지스터 표시판 및 액정 표시 장치
JP4703258B2 (ja) * 2005-05-16 2011-06-15 シャープ株式会社 薄膜トランジスタ基板及び液晶表示パネル
KR100818887B1 (ko) * 2005-12-14 2008-04-02 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02273922A (ja) * 1989-04-17 1990-11-08 Sanyo Electric Co Ltd スルーホールの形成方法
JPH0336769A (ja) * 1989-07-04 1991-02-18 Hitachi Ltd 薄膜トランジスタとその製造方法ならびにそれを用いたマトリクス回路基板と画像表示装置
JPH04142740A (ja) * 1990-10-03 1992-05-15 Oki Electric Ind Co Ltd コンタクトホールの形成方法
JPH10282520A (ja) * 1997-04-03 1998-10-23 Hitachi Ltd 液晶表示装置
JPH112843A (ja) * 1997-06-12 1999-01-06 Hitachi Ltd 液晶表示装置とその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1981005A2 (en) 2007-04-11 2008-10-15 Sony Corporation Information processing method, electronic money terminal device, and electronic money reporting device
JP2009071058A (ja) * 2007-09-13 2009-04-02 Oki Electric Ind Co Ltd Ｍｉｓ型ｆｅｔ及びその製造方法
WO2009093602A1 (ja) * 2008-01-21 2009-07-30 Nec Lcd Technologies, Ltd. 表示装置
JP2010199556A (ja) * 2009-01-27 2010-09-09 Casio Computer Co Ltd 多層膜の形成方法及び表示パネルの製造方法
JP4752967B2 (ja) * 2009-01-27 2011-08-17 カシオ計算機株式会社 多層膜の形成方法及び表示パネルの製造方法
US8610871B2 (en) 2009-01-27 2013-12-17 Casio Computer Co., Ltd. Method for forming multilayer structure, method for manufacturing display panel, and display panel
US8906737B2 (en) 2010-06-18 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011158704A1 (en) * 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9252103B2 (en) 2010-06-18 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012038965A (ja) * 2010-08-09 2012-02-23 Lapis Semiconductor Co Ltd 半導体装置及びその製造方法
JP2014093521A (ja) * 2012-11-01 2014-05-19 Samsung Display Co Ltd 薄膜トランジスタアレイ基板及びその製造方法
KR20140056862A (ko) * 2012-11-01 2014-05-12 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102017204B1 (ko) * 2012-11-01 2019-09-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
US20080280385A1 (en) 2008-11-13
KR20070037692A (ko) 2007-04-06
KR100797916B1 (ko) 2008-01-24
US7871846B2 (en) 2011-01-18
TWI336135B (en) 2011-01-11
JP5234301B2 (ja) 2013-07-10
TW200721503A (en) 2007-06-01
CN1945855A (zh) 2007-04-11
US7683375B2 (en) 2010-03-23
US20070087486A1 (en) 2007-04-19
CN100527443C (zh) 2009-08-12

Similar Documents

Publication Publication Date Title
JP5234301B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイ基板、液晶表示装置およびそれらの製造方法
US6924230B2 (en) Method for forming a conductive layer
US20170110323A1 (en) Method of forming patterned metal film layer and preparation method of transistor and array substrate
US7276732B2 (en) Thin film transistor array panel
JP4752967B2 (ja) 多層膜の形成方法及び表示パネルの製造方法
JP2007157916A (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP2000241832A (ja) 液晶表示装置およびその製造方法
JP2008010440A (ja) アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法
US6757031B2 (en) Metal contact structure and method for thin film transistor array in liquid crystal display
KR20070009329A (ko) 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
US11424337B2 (en) Array substrate, manufacturing method thereof, and display panel
JP2002111004A (ja) アレイ基板の製造方法
JP2001183639A (ja) 薄膜トランジスタアレイ基板の製造方法
US10497724B2 (en) Manufacturing method of a thin film transistor and manufacturing method of an array substrate
JP2008103658A (ja) 薄膜トランジスタ基板の製造方法
JP2809153B2 (ja) 液晶表示装置及びその製造方法
JP2004064060A (ja) 薄膜トランジスタ及び積層膜パターンの形成方法
US20070063349A1 (en) Interconnect structure and method of manufacturing the same
JP2005038895A (ja) トランジスタの製造方法、電気光学装置、電子機器
JP2001332740A (ja) アレイ基板の製造方法
JP2007033786A (ja) 表示装置
US8647980B2 (en) Method of forming wiring and method of manufacturing semiconductor substrates
JP2000029066A (ja) 表示装置用アレイ基板、及びその製造方法
US8329518B1 (en) Methods for manufacturing thin film transistor array substrate and display panel
JP3393470B2 (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070126

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080618

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080918

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090602

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20110722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130313

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5234301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250