JP3430097B2 - 薄膜トランジスタアレイ基板の製造方法 - Google Patents
薄膜トランジスタアレイ基板の製造方法Info
- Publication number
- JP3430097B2 JP3430097B2 JP36564299A JP36564299A JP3430097B2 JP 3430097 B2 JP3430097 B2 JP 3430097B2 JP 36564299 A JP36564299 A JP 36564299A JP 36564299 A JP36564299 A JP 36564299A JP 3430097 B2 JP3430097 B2 JP 3430097B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- transistor array
- array substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
アレイ基板の製造方法、特に、透明導電膜であるITO
(Indium Tin Oxideの略称で、以下I
TOと記す)を含む配線の上をシリコン窒化膜(SiN
x)からなる保護絶縁膜を堆積させる製造工程に関する
ものである。
で異常エッチングが起こるという問題が有ることは知ら
れている。
1の従来例として、SiNx膜の成膜速度を制御すると
いう方法が特開平10−341022号公報に示されて
いる。この文献ではITO上にプラズマCVD法により
SiNx膜からなる絶縁膜を形成し、絶縁膜にエッチン
グにより形成された開口部を有するTFTアレイ基板の
製造方法において、プラズマCVD法によるSiNx膜
の形成は、10nm/min〜50nm/minで行
い、下層膜より大きい速度で上層膜を構成することを特
徴としている。
横電界を発生させる櫛歯状の共通電極と画素電極の構造
において、TN方式の液晶表示装置と同等のSiNx膜
を形成した場合、主に画素電極部から光漏れが発生し、
黒輝度が悪化する。
レッジと液晶の配向性に相関関係があり、カバレッジ形
状が悪いと配向も悪くなり、画素電極部より光が漏れる
ことになる。
テーパー形状にエッチングするという方法が考えられる
が、パターン精度を得にくくプロセスの制御性が悪い。
ション膜としてのSiNx膜の膜厚を厚く成膜したとこ
ろ、画素電極のエッチング形状によらず(テーパー形状
〜垂直形状)光漏れのない黒輝度の安定した液晶表示装
置が得られた。
第1の従来例のように、成膜速度を制御して、SiH4
/NH3の流量比を変化させその比が大きくなるように
すると、界面部で異常エッチが発生することが分かっ
た。
ョン膜としてのSiNx膜を厚くすると、その膜応力に
よりITOとの冗長配線にも関わらずドレイン配線の断
線が多発するという新たな問題が発生した。
基板の製造、特に、透明導電膜であるITOを含む配線
の上にシリコン窒化膜(SiNx)からなる保護絶縁膜
を堆積させる製造工程において、ITOとシリコン窒化
膜(SiNx)との異常エッチングを防止し、かつ、配
線の断線を低減できる薄膜トランジスタアレイ基板の製
造方法を提供することにある。
タアレイ基板の第1の製造方法は、ITO(Indiu
m Tin Oxide)膜からなる配線を基板の上方
に形成し、前記配線を含む前記基板の上にシリコン窒化
膜(SiNx)からなる保護絶縁膜を堆積させ、前記保
護絶縁膜の所定領域を除去して前記保護絶縁膜に前記透
明導電膜を露出させる開口部を形成する製造工程を少な
くとも備える薄膜トランジスタアレイ基板の製造方法で
あって、少なくとも前記保護絶縁膜のうち、前記配線の
表面と接する部分の前記シリコン窒化膜は、前記シリコ
ン窒化膜を構成するシリコン原子が水素原子と結合した
原子数をSi−H、窒素原子が水素原子と結合した原子
数をN−H、とそれぞれ表した場合、N−HのSi−H
に対する比であるN−H/Si−Hが5以上となる膜質
に形成されることを特徴とし、第1の製造方法の第1適
用形態は、前記保護絶縁膜は、一層からなる単層シリコ
ン窒化膜を堆積することにより形成され、前記単層シリ
コン窒化膜が、N−H/Si−Hが5以上となる膜質に
形成され、前記単層シリコン窒化膜を膜厚200nm以
下の膜厚に堆積する、というものである。
記保護絶縁膜は、2層以上のシリコン窒化膜を順次堆積
することにより形成される積層シリコン窒化膜からな
り、前記積層シリコン窒化膜のうち第1層目を構成する
下層シリコン窒化膜が、N−H/Si−Hが5以上とな
る膜質に形成され、前記積層シリコン窒化膜のうち、2
層目よりも上のシリコン窒化膜で構成する上層シリコン
窒化膜が、その膜応力の絶対値が0.3GPa(0.3
×109Pa)以下に形成され、前記下層シリコン窒化
膜を膜厚200nm以下の膜厚に堆積する、というもの
である。
板の第2の製造方法は、ITO膜からなる配線を基板の
上方に形成し、前記配線を含む前記基板の上にシリコン
窒化膜(SiNx)からなる保護絶縁膜を堆積させ、前
記保護絶縁膜の所定領域を除去して前記保護絶縁膜に前
記透明導電膜を露出させる開口部を形成する製造工程を
少なくとも備える薄膜トランジスタアレイ基板の製造方
法であって、前記保護絶縁膜は、その堆積前に前記配線
を含む前記基板の表面を窒素プラズマ処理した後に堆積
し、少なくとも前記保護絶縁膜のうち、前記配線の表面
と接する部分の前記シリコン窒化膜は、前記シリコン窒
化膜を構成するシリコン原子が水素原子と結合した原子
数をSi−H、窒素原子が水素原子と結合した原子数を
N−H、とそれぞれ表した場合、N−HのSi−Hに対
する比であるN−H/Si−Hが3.5以上となる膜質
に形成されることを特徴とし、第2の製造方法の第1適
用形態は、前記保護絶縁膜は、一層からなる単層シリコ
ン窒化膜を堆積することにより形成され、前記単層シリ
コン窒化膜が、N−H/Si−Hが3.5以上となる膜
質に形成され、前記単層シリコン窒化膜を膜厚300n
m以下の膜厚に堆積する、というものである。
記保護絶縁膜は、2層以上のシリコン窒化膜を順次堆積
することにより形成される積層シリコン窒化膜からな
り、前記積層シリコン窒化膜のうち第1層目を構成する
下層シリコン窒化膜が、N−H/Si−Hが3.5以上
となる膜質に形成され、前記積層シリコン窒化膜のう
ち、2層目よりも上のシリコン窒化膜で構成する上層シ
リコン窒化膜が、その膜応力の絶対値が0.3GPa
(0.3×109Pa)以下に形成され、前記下層シリ
コン窒化膜を膜厚300nm以下の膜厚に堆積する、と
いうものである。
態において、前記積層シリコン窒化膜を膜厚400nm
以上の膜厚に堆積し、少なくとも前記下層シリコン窒化
膜を、プラズマCVD法により堆積するか、或いは、前
記積層シリコン窒化膜を構成する全てのシリコン窒化膜
をプラズマCVD法により堆積する、というもので、特
に後者の場合には、前記積層シリコン窒化膜を全て同じ
チャンバー内で堆積する、というものである。
形態により得られる薄膜トランジスタアレイ基板は横方
向電界方式の液晶表示装置に用いられる、というもので
ある。
は、前記配線を含む前記基板の上にシリコン窒化膜から
なる保護絶縁膜を堆積させる工程のあとに、前記保護絶
縁膜の所定領域を除去して前記保護絶縁膜に開口部を形
成する工程を有しており、前記保護絶縁膜の所定領域を
除去が、バッファード弗酸を用いたウェットエッチング
により行われ、前記保護絶縁膜の前記開口部には、少な
くとも前記透明導電膜が露出する、という形態を採るこ
とも可能である。
に、本発明の特徴を簡記しておく。
例の問題を解決するには、ITOと界面を形成するS
iNx膜の膜質をFT−IRで測定した結果、N−H/
Si−Hが5以上となる膜を形成すると防止できること
が分かった。これによりTN方式の液晶表示装置におい
てITO上のSiNx膜の異常エッチングを解決でき
る。
パッシベーション膜としてのSiNxを2層構造と
し、第1層目はN−H/Si−H≧5なる膜を50nm
成膜し、第2層目には応力の絶対値が0.3GPa以下
のSiNx膜を350nm成膜したところ、ドレイン配
線の断線の発生をTN方式の液晶表示装置と同等にする
ことが出来た。ここで第2層目のSiNx膜のみを用い
た場合、例えば端子部のITO上のSiNxにおいて異
常エッチが発生することが確認できた。
SiNx膜を成膜する前にN2プラズマ処理を行うこと
により、N−H/Si−H≧3.5となる膜を形成する
ことでも異常エッチングを抑制できる効果があることが
分かった。N2プラズマ処理を行うことでトランジスタ
のオフ電流を抑えることが出来るという副次的効果もあ
る。
ランジスタ近傍の平面図及び回路図ついて図面を参照し
て説明しておく。
ついて図12(平面図)、13(回路図)を用いて説明
する。
にゲート端子370及びドレイン端子380が設けら
れ、それぞれの端子には、ゲートバスライン374及び
ドレインバスライン379が導出される。ゲートバスラ
イン374はゲート配線333としてゲート電極につな
がる。又、ドレインバスライン379は、ゲートバスラ
イン374と直交し、ドレイン配線369としてドレイ
ン電極339につながる。その他に、共通電極302、
共通配線332が形成され、ゲート配線333とドレイ
ン配線369の各交差部付近に薄膜トランジスタ320
が形成されている。
極302と同じく櫛歯状の画素電極308を設けること
により横方向電界を発生し液晶を駆動する。
にしたがって説明する。図1は本発明のTFTの断面構
造であり、図2は断面構造の詳細であり、図3はその端
子構造の1例である。
3を兼ねるゲート配線及び共通電極102を兼ねる共通
配線として、Moをスパッタにより300nm成膜し、
フォトレジスト工程によりパターニングを行う。次に、
プラズマCVDを用いて、SiNxからなるゲート絶縁
膜104を400nm、半導体膜105(以下、アモル
ファスシリコンの略称a−Siを用いる)を200n
m、オーミックコンタクト膜106(以下、n+アモル
ファスシリコンの略称n+a−Siを用いる)を30n
m、連続成膜し、次にフォトレジスト工程により孤立ア
イランドパターンを形成する(図1(a))。さらに連
続してフォトレジスト工程により第1のコンタクトホー
ル107を形成する(図3参照)。
画素電極108としてスパッタによりCrを200nm
成膜し、フォトレジスト工程によりパターニングを行
う。次に、ドレイン配線の冗長性を持たせ、かつ端子部
で外部ドライバーと良好な導通を得るために、スパッタ
によりITO110を50nm成膜し、フォトレジスト
工程により所定のパターンを得る(図1(b))。
クとしてドライエッチ装置を用いて、チャネル111を
形成するためにチャネル部のn+a−Si106を除去
する。
ベーション膜として2層のSiNx膜112、113を
400nm成膜する。ここで、下層の第1SiNx膜1
12は、例えばSiH4、NH3、N2の流量比が1/4
/20、圧力200Pa、RFパワー2000Wなる条
件でN−H/Si−H比が5、応力が1.0GPaであ
る膜をデポジションレートが約100nm/minで5
0nm成膜し、上層の第2SiNx膜113は、例えば
SiH4、NH3、N2の流量比が1/4/10、圧力2
00Pa、RFパワー1500Wなる条件でN−H/S
i−H比が2、応力が0.3GPaである膜をデポジシ
ョンレートを約230nm/minで350nm成膜し
た。
108状のステップカバレッジ形状が良好になる。
る第2コンタクトホール114形成工程を行う。ここ
で、コンタクトホールの形成はHF(弗酸)を主成分と
する薬液によるウエットエッチングで行う。以上の工程
により、目的の薄膜トランジスタアレイを得る。
構造は図3(a)のようになっており、共に耐酸化性の
ITO110を最上層とする構成を採る。
ト配線133を覆うゲート絶縁膜104に第1コンタク
トホール107をまず形成し、次に、ソース/ドレイン
配線139と同じ構成の金属で第1コンタクトホール1
07を完全に覆い、その上のパッシベーション膜に第2
コンタクトホール114を形成する。
は、ソース/ドレイン配線139の上のパッシベーショ
ン膜に第2コンタクトホール114のみを形成する。
子、ドレイン端子の断面構造の拡大図である。
極109及びソース/ドレイン配線139としてCrを
成膜し、次にドレイン配線の冗長性を持たせ、かつ端子
部で外部ドライバーと良好な導通を得るために、スパッ
タによりITOを成膜したが、工程は逆でも良く、まず
下地にITOを成膜し、その上にCrを成膜する順序で
パターニングを行っても良い。この時、端子部は開口部
のITO上のCrを除去する必要がある(図示せず)。
い金属を配線材料として用いる場合は、開口部にはIT
Oのみを設け、ゲート配線及びドレイン配線材料につい
ては端子開口部に設置しない構造を採ることも可能であ
る(図示せず)。配線金属材料については本実施形態に
とらわれるものではない。
タアレイ基板の特性を、従来の問題と対比しながら説明
する。
て、まず、黒輝度と断線発生率とSiNx膜厚の関係を
図6に示す。横電界を発生させる櫛歯状の共通電極と画
素電極の構造において、TN方式の液晶表示装置と同等
のSiNx膜を形成した場合、主に画素電極部から光漏
れが発生し、黒輝度が悪化する。これは画素電極上の絶
縁膜のステップカバレッジと液晶の配向性に相関関係が
あり、カバレッジ形状が悪いと配向も悪くなり、画素電
極部より光が漏れることによる(図4、5参照)。
テーパー形状にエッチングするという方法が考えられる
が、パターン精度を得にくくプロセスの制御性が悪い。
そのためパネルの輝度がばらつくという問題がある。
Nx膜の膜厚を厚く成膜したところ、画素電極のエッチ
ング形状によらず(画素電極の断面形状が、テーパー状
から垂直状となっても)光漏れのない黒輝度の安定した
液晶表示装置が得られた。
iNx膜を特に400nm以上に厚くすると、その膜応
力によりITOとの冗長配線にも関わらずドレイン配線
の断線が多発するという新たな問題が発生した。
xを2層構造とし、第1層目はN−H/Si−H≧5な
る膜を50nm成膜し、第2層目には応力の絶対値が
0.3GPa以下のSiNx膜を350nm成膜したと
ころ、断線の発生率をTN方式の液晶表示装置と同等に
することが出来た。また、ITOとSiNx界面の異常
エッチングは認められなかった。
0nmにした場合の第1層目のSiNxの膜厚とドレイ
ン配線の断線発生率の関係を示す。これからわかるよう
に、第1SiNx膜膜厚が200nmまでは断線発生率
は良好であるが、300nm付近より断線の発生率が上
昇する。したがって、第1SiNx膜膜厚は200nm
以下が望ましい(また、第1SiNx膜膜厚はプラズマ
CVDの放電の安定化時間があるため、5nm以上必要
である)。
メータは一定とし、RFパワーを変化させた場合の膜特
性(水素結合数比、膜応力、1%HFエッチングレート
及び第1SiNx膜の単膜で膜厚400nmの場合のI
TO上のエッチング形状)を図7に示す。これから分か
るように、RFパワーについて、RFパワーを大きくす
ることで、圧縮方向の膜応力が大きくなり、これにつれ
て、1%HFエッチングレートが低下、水素結合数比
(N−H/Si−H)が上昇することが分かり、水素結
合数比が概ね5以上の膜を用いるとITOとSiNx界
面のウエットエッチング時の異常エッチング形状を防ぐ
ことが出来る。特に図示しないが、例えば、SiNxの
成膜に用いるSiH4ガスとNH3ガスの流量比を変化さ
せることでも膜質を制御することは可能であり、同等の
結果が得られることを確認した。
明するが、パッシベーション膜の製造方法以外は第1の
実施形態と全く同じであるので、図面は第1の実施形態
と同じ図1〜3を再度使用して説明する。
3、ゲート配線133及び共通電極102として、Mo
をスパッタにより300nm成膜し、フォトレジスト工
程によりパターニングを行う。次にプラズマCVDを用
いて、ゲート絶縁膜104を400nm、a−Si10
5を200nm、n+a−Si106を30nm、連続
成膜し、次にフォトレジスト工程により孤立アイランド
パターンを形成する。さらに連続してフォトレジスト工
程により第1コンタクトホール107を形成する。次に
ソース/ドレイン電極109、ソース/ドレイン配線1
39及び画素電極108としてスパッタによりCrを2
00nm成膜し、フォトレジスト工程によりパターニン
グを行う。
つ端子部で外部ドライバーと良好な導通を得るために、
スパッタによりITO110を50nm成膜し、フォト
レジスト工程により所定のパタンを得る。
クとしてドライエッチ装置を用いて、チャネル111を
形成するためにn+a−Si106を選択的に除去す
る。
あるが、チャネル111部を保護するためのパッシベー
ション膜として2層の第1SiNx膜112、第2Si
Nx膜113を形成する前に、SiNx膜を形成する装
置と同一装置内(望ましくは同一チャンバーで実施)でN
2プラズマ処理を行う。この処理において基板表面に窒
素が付着し、ITOとSiNx界面が非常にNリッチな
SiNxが形成される。
min、圧力200Pa、RFパワー1000wで30
秒処理する。
ベーション膜として第1SiNx膜112、第2SiN
x膜113をトータル400nm成膜する。
H4、NH3、N2の流量比が1/4/20、圧力200
Pa、RFパワー2000Wなる条件でN−H/Si−
H比が5、応力が1.0GPaである膜をデポジション
レート約100nm/minで50nm成膜し、第2S
iNx膜113はSiH4、NH3、N2の流量比が1/
4/10、圧力200Pa、RFパワー1500Wなる
条件でN−H/Si−H比が2、応力が0.3GPaで
ある膜をデポジションレートが約230nm/minで
350nm成膜した。
クトホール114形成工程を行う。ITO上の第1Si
Nx膜112、第2SiNx膜113の成膜フローを図
9に示す(N2のガス流量とRFパワーに着目して形成
する)。
成はHFを主成分とする薬液によるウェットエッチング
で行う。これにより目的のトランジスタを得る。
実施形態と同じ条件でSiNx膜の成膜を行ったが、第
1SiNx膜112の水素結合数比と第2コンタクトホ
ール114形成工程におけるITO上のSiNx膜(膜
厚400nm)のエッチング形状の関係を見たところ、
図10のような関係が得られ、N−H/Si−H比≧
3.5を満たす膜で第1の実施形態と同様な結果が得ら
れ、さらに改善(プロセスマージンが拡大)することが
わかった。
ョン膜厚を400nmにした場合の第1SiNx膜11
2の膜厚とドレイン配線の断線発生率の関係を調べたと
ころ、第1SiNx膜112の膜厚が300nmまでは
断線発生率は良好であるが、400nm付近では断線の
発生率が上昇する。したがって、第1SiNx膜112
の膜厚は300nm以下が望ましい(図示せず)。
ランジスタについて述べているが、この場合、チャネル
エッチを行った界面がN2プラズマに曝されるため、界
面部でプラズマダメージ層が形成され、図11に示すよ
うにトランジスタのIoff特性が向上する(リーク電
流を低減できる)という副次的な効果もある。
ション膜が2層構造の場合で、横方向電界型の液晶表示
装置用の薄膜トランジスタアレイ基板に適用した例を述
べたが、パッシベーション膜が単層、3層以上の場合で
も良い。
ンジスタアレイ基板に適用できることは言うまでもな
い。
ョン膜として、SiNxの2層構造について説明してき
たが、この構造以外のパッシベーション構造について本
発明を適用する場合は、以下のようになる。
は、液晶表示用の薄膜トランジスタアレイ基板におい
て、パッシベーション膜はSiNx膜であり、その水素
結合数比がN−H/Si−H≧5であり、かつ、SiN
xの膜厚が200nm以下(N 2プラズマ処理を用いる
と300nm以下)とすることで歩留の問題ない薄膜ト
ランジスタアレイを得られる。
アレイの場合、効果のところで述べたように、画素電極
より光漏れが発生するため、横方向電界型以外の薄膜ト
ランジスタアレイ(TN型)にも適用できる(図示せ
ず)。
合、パッシベーション膜厚を400nm成膜する。ここ
で、第1SiNx膜はSiH4、NH3、N2の流量比が
1/4/20、圧力200Pa、RFパワー2000W
なる条件でN−H/Si−H比が5、応力が1.0GP
aである膜をデポジションレート約100nm/min
で50nm成膜し、第2SiNx膜はSiH4、NH3、
N2の流量比が1/4/10、圧力200Pa、RFパ
ワー1500Wなる条件でN−H/Si−H比が2、応
力が0.3GPaである膜をデポジションレート約23
0nm/minで300nm成膜し、さらに第3SiN
x膜はSiH4、NH3、N2の流量比が1/4/5、圧
力200Pa、RFパワー1500Wなる条件でN−H
/Si−H比が1.5、応力が0.1GPaである膜を
デポジションレート約150nm/minで50nm成
膜することで、歩留の問題ない薄膜トランジスタアレイ
を得られる(図示せず)。
例においてSiNx膜を積層してパッシベーション膜と
する場合、最も下層のSiNx膜を少なくともプラズマ
CVDにより堆積して、そのSiNx膜の水素結合数比
がN−H/Si−H≧5、或いは、N−H/Si−H≧
3.5となるようにすればよいのであって、それよりも
上のSiNx膜の堆積はプラズマCVDに限定されるこ
とはない。又、全てのSiNx膜をプラズマCVDによ
り堆積してパッシベーション膜とする場合、同一プラズ
マCVD装置の同一チャンバー内で堆積作業を行うこと
ができ、生産効率上極めて有効である。
トランジスタアレイ基板の製造方法によれば、パッシベ
ーション膜としてのSiNx膜にN−H/Si−H比が
5以上、或いは、N2プラズマ処理後のSiNx膜にN
−H/Si−H比が3.5以上のSiNx膜を成膜する
ことで、特に、SiNx膜の下地にITOを有する構造
においてはSiNx膜/ITO界面の異常エッチングを
防止でき、又、SiNx膜に覆われる配線の断線を低減
できる、という効果を発揮する。
工程順に示す断面図である。
れた薄膜トランジスタアレイ基板のパッシベーション膜
のカバレッジ状態を示す断面図である。
れた薄膜トランジスタアレイ基板の端子部の断面図であ
る。
を製造工程順に示す断面図である。
ーション膜のカバレッジ状態を示す断面図である。
の黒輝度及びドレイン線断線発生率のSiNx膜厚依存
性を示すグラフである。
のSiNx膜応力、HFエッチングレート、SiNx膜
エッチング形状、N−H/Si−H結合数比、断線発生
率のRFパワー依存性を示すグラフである。
のドレイン断線発生率の第1SiNx膜厚依存性を示す
グラフである。
ためのSiNx成膜時のプロセスチャートである。
めのN−H/Si−H結合数比、断線発生率、SiNx
膜エッチング形状のRFパワー依存性を示すグラフであ
る。
めのトランジスタ特性を示すグラフである。
タアレイ基板の平面図である。
タアレイ基板の回路図である。
Claims (18)
- 【請求項1】 ITO(Indium Tin Oxi
de)膜からなる配線を基板の上方に形成し、前記配線
を含む前記基板の上にシリコン窒化膜(SiNx)から
なる保護絶縁膜を堆積させ、前記保護絶縁膜の所定領域
を除去して前記保護絶縁膜に前記透明導電膜を露出させ
る開口部を形成する製造工程を少なくとも備える薄膜ト
ランジスタアレイ基板の製造方法であって、少なくとも
前記保護絶縁膜のうち、前記配線の表面と接する部分の
前記シリコン窒化膜は、前記シリコン窒化膜を構成する
シリコン原子が水素原子と結合した原子数をSi−H、
窒素原子が水素原子と結合した原子数をN−H、とそれ
ぞれ表した場合、N−HのSi−Hに対する比であるN
−H/Si−Hが5以上となる膜質に形成されることを
特徴とする薄膜トランジスタアレイ基板の製造方法。 - 【請求項2】 前記保護絶縁膜は、一層からなる単層シ
リコン窒化膜を堆積することにより形成され、前記単層
シリコン窒化膜が、N−H/Si−Hが5以上となる膜
質に形成される請求項1記載の薄膜トランジスタアレイ
基板の製造方法。 - 【請求項3】 前記単層シリコン窒化膜を膜厚200n
m以下の膜厚に堆積する請求項2記載の薄膜トランジス
タアレイ基板の製造方法。 - 【請求項4】 前記保護絶縁膜は、2層以上のシリコン
窒化膜を順次堆積することにより形成される積層シリコ
ン窒化膜からなり、前記積層シリコン窒化膜のうち第1
層目を構成する下層シリコン窒化膜が、N−H/Si−
Hが5以上となる膜質に形成される請求項1記載の薄膜
トランジスタアレイ基板の製造方法。 - 【請求項5】 前記積層シリコン窒化膜のうち、2層目
よりも上のシリコン窒化膜で構成する上層シリコン窒化
膜が、その膜応力の絶対値が0.3GPa(0.3×1
0 9 Pa)以下に形成される請求項4記載の薄膜トラン
ジスタアレイ基板の製造方法。 - 【請求項6】 前記下層シリコン窒化膜を膜厚200n
m以下の膜厚に堆積する請求項5記載の薄膜トランジス
タアレイ基板の製造方法。 - 【請求項7】 ITO膜からなる配線を基板の上方に形
成し、前記配線を含む前記基板の上にシリコン窒化膜
(SiNx)からなる保護絶縁膜を堆積させ、 前記保護
絶縁膜の所定領域を除去して前記保護絶縁膜に前記透明
導電膜を露出させる開口部を形成する製造工程を少なく
とも備える薄膜トランジスタアレイ基板の製造方法であ
って、前記保護絶縁膜は、その堆積前に前記配線を含む
前記基板の表面を窒素プラズマ処理した後に堆積し、少
なくとも前記保護絶縁膜のうち、前記配線の表面と接す
る部分の前記シリコン窒化膜は、前記シリコン窒化膜を
構成するシリコン原子が水素原子と結合した原子数をS
i−H、窒素原子が水素原子と結合した原子数をN−
H、とそれぞれ表した場合、N−HのSi−Hに対する
比であるN−H/Si−Hが3.5以上となる膜質に形
成されることを特徴とする薄膜トランジスタアレイ基板
の製造方法。 - 【請求項8】 前記保護絶縁膜は、一層からなる単層シ
リコン窒化膜を堆積することにより形成され、前記単層
シリコン窒化膜が、N−H/Si−Hが3.5以上とな
る膜質に形成される請求項7記載の薄膜トランジスタア
レイ基板の製造方法。 - 【請求項9】 前記単層シリコン窒化膜を膜厚300n
m以下の膜厚に堆積する請求項8記載の薄膜トランジス
タアレイ基板の製造方法。 - 【請求項10】 前記保護絶縁膜は、2層以上のシリコ
ン窒化膜を順次堆積することにより形成される積層シリ
コン窒化膜からなり、前記積層シリコン窒化膜のうち第
1層目を構成する下層シリコン窒化膜が、N−H/Si
−Hが3.5以上となる膜質に形成される請求項7記載
の薄膜トランジスタアレイ基板の製造方法。 - 【請求項11】 前記積層シリコン窒化膜のうち、2層
目よりも上のシリコン窒化膜で構成する上層シリコン窒
化膜が、その膜応力の絶対値が0.3GPa(0.3×
10 9 Pa)以下に形成される請求項10記載の薄膜ト
ランジスタアレイ基板の製造方法。 - 【請求項12】 前記下層シリコン窒化膜を膜厚300
nm以下の膜厚に堆積する請求項11記載の薄膜トラン
ジスタアレイ基板の製造方法。 - 【請求項13】 前記積層シリコン窒化膜を膜厚400
nm以上の膜厚に堆積する請求項4、5、6、10、1
1又は12記載の薄膜トランジスタアレイ基板の製造方
法。 - 【請求項14】 少なくとも前記下層シリコン窒化膜
を、プラズマCVD法により堆積する請求項4、5、
6、10、11、12又は13記載の薄膜トランジスタ
アレイ基板の製造方法。 - 【請求項15】 前記積層シリコン窒化膜を構成する全
てのシリコン窒化膜をプラズマCVD法により堆積する
請求項4、5、6、10、11、12又は13記載の薄
膜トランジスタアレイ基板の製造方法。 - 【請求項16】 前記積層シリコン窒化膜を全て同じチ
ャンバー内で堆積する請求項4、5、6、10、11、
12、13又は15記載の薄膜トランジスタアレイ基板
の製造方法。 - 【請求項17】 前記薄膜トランジスタアレイ基板は横
方向電界方式の液晶表示装置に用いられる請求項4、
5、6、10、11、12、13、14、15又は16
記載の薄膜トランジスタアレイ基板の製造方法。、 - 【請求項18】 前記保護絶縁膜の所定領域を除去して
前記保護絶縁膜に開口部を形成する工程において、前記
保護絶縁膜の所定領域を除去が、バッファード弗酸を用
いたウェットエッチングにより行われる請求項1、2、
3、4、5、6、7、8、9、10、11、12、1
3、14、15、16又は17記載の薄膜トランジスタ
アレイ基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36564299A JP3430097B2 (ja) | 1999-12-22 | 1999-12-22 | 薄膜トランジスタアレイ基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36564299A JP3430097B2 (ja) | 1999-12-22 | 1999-12-22 | 薄膜トランジスタアレイ基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001183639A JP2001183639A (ja) | 2001-07-06 |
JP3430097B2 true JP3430097B2 (ja) | 2003-07-28 |
Family
ID=18484764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36564299A Expired - Lifetime JP3430097B2 (ja) | 1999-12-22 | 1999-12-22 | 薄膜トランジスタアレイ基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3430097B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7683375B2 (en) | 2005-10-03 | 2010-03-23 | Nec Lcd Technologies, Ltd. | Thin-film transistor with controllable etching profile |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003228081A (ja) | 2002-01-31 | 2003-08-15 | Nec Corp | 液晶表示装置及びその製造方法 |
KR101219038B1 (ko) | 2004-10-26 | 2013-01-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR100683766B1 (ko) | 2005-03-30 | 2007-02-15 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
JP5368070B2 (ja) * | 2008-05-08 | 2013-12-18 | シャープ株式会社 | 固体撮像素子およびその製造方法、電子情報機器 |
US8580993B2 (en) | 2008-11-12 | 2013-11-12 | Air Products And Chemicals, Inc. | Amino vinylsilane precursors for stressed SiN films |
US8889235B2 (en) | 2009-05-13 | 2014-11-18 | Air Products And Chemicals, Inc. | Dielectric barrier deposition using nitrogen containing precursor |
JP2011023655A (ja) * | 2009-07-17 | 2011-02-03 | Shimadzu Corp | 窒化シリコン薄膜成膜方法および窒化シリコン薄膜成膜装置 |
KR20140021118A (ko) | 2012-08-07 | 2014-02-20 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
JP6124668B2 (ja) * | 2013-04-26 | 2017-05-10 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
TWI515912B (zh) * | 2013-05-08 | 2016-01-01 | 友達光電股份有限公司 | 半導體元件 |
-
1999
- 1999-12-22 JP JP36564299A patent/JP3430097B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7683375B2 (en) | 2005-10-03 | 2010-03-23 | Nec Lcd Technologies, Ltd. | Thin-film transistor with controllable etching profile |
US7871846B2 (en) | 2005-10-03 | 2011-01-18 | Nec Lcd Technologies, Ltd. | Thin-film transistor, TFT-array substrate, liquid-crystal display device and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
JP2001183639A (ja) | 2001-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5917225A (en) | Insulated gate field effect transistor having specific dielectric structures | |
KR101199533B1 (ko) | 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법 | |
US5468987A (en) | Semiconductor device and method for forming the same | |
KR100797916B1 (ko) | 박막 트랜지스터, τfτ-어레이 기판, 액정 디스플레이장치 및 그의 제조방법 | |
US6350995B1 (en) | Thin film transistor and manufacturing method therefore | |
US6329672B1 (en) | Thin film transistor having a second gate metal layer preventing formation of hillocks | |
US6624450B1 (en) | Semiconductor device and method for forming the same | |
JP2000002892A (ja) | 液晶表示装置、マトリクスアレイ基板およびその製造方法 | |
US20100188592A1 (en) | Method for forming multilayer structure, method for manufacturing display panel, and display panel | |
JP2002202527A (ja) | アクティブマトリクス型液晶表示装置 | |
US20070040954A1 (en) | Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate | |
US5831281A (en) | Thin film transistor | |
JP3430097B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
KR20160084000A (ko) | 박막 트랜지스터 표시판의 제조 방법 | |
JPH08236775A (ja) | 薄膜トランジスタおよびその製造方法 | |
US20060097265A1 (en) | Thin film transistor array panel and method for manufacturing the same | |
US6514804B1 (en) | Thin-film transistor and fabrication method thereof | |
US7952670B2 (en) | Liquid crystal display comprising a semiconductor layer integrally formed and including a crossover portion, a TFT portion, and a connection portion and manufacturing method for the same | |
KR100672623B1 (ko) | 액정표시장치 제조방법 | |
JPH0992840A (ja) | 液晶表示装置及びその製造方法 | |
JP3291069B2 (ja) | 半導体装置とその作製方法 | |
JP2003068755A (ja) | 薄膜トランジスタ及びその製造方法 | |
KR20020048487A (ko) | 평판 표시장치 및 그 제조 방법 | |
KR100294777B1 (ko) | 박막트랜지스터및그제조방법 | |
KR0139322B1 (ko) | 절연게이트형 박막트랜지스터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030415 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3430097 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |