JP2007103556A - ホール素子デバイスとそれを用いたホール素子回路 - Google Patents
ホール素子デバイスとそれを用いたホール素子回路 Download PDFInfo
- Publication number
- JP2007103556A JP2007103556A JP2005289709A JP2005289709A JP2007103556A JP 2007103556 A JP2007103556 A JP 2007103556A JP 2005289709 A JP2005289709 A JP 2005289709A JP 2005289709 A JP2005289709 A JP 2005289709A JP 2007103556 A JP2007103556 A JP 2007103556A
- Authority
- JP
- Japan
- Prior art keywords
- hall element
- conductor
- conductors
- chip
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/07—Hall effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Hall/Mr Elements (AREA)
- Measuring Magnetic Variables (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
Abstract
【課題】磁束変化による誘起電圧の影響を受けず、検出信号を正確に提供するホール素子デバイスを提供する。
【解決手段】ホール素子デバイス10に導電体15を設ける。導電体15を、第1出力ピンOP1−第2導電性フレームF2−ホール素子HE−第4導電性フレームF4−第2出力ピンOP2の経路が受ける磁束変化に起因する誘起電圧と実質的に同じ誘起電圧が発生するように設ける。さらに、導電体15に発生する誘起電圧と上記経路における誘起電圧とが相殺するように導電体15の先端部と第2出力ピンOP2の先端部とを接続する。
【選択図】図1
【解決手段】ホール素子デバイス10に導電体15を設ける。導電体15を、第1出力ピンOP1−第2導電性フレームF2−ホール素子HE−第4導電性フレームF4−第2出力ピンOP2の経路が受ける磁束変化に起因する誘起電圧と実質的に同じ誘起電圧が発生するように設ける。さらに、導電体15に発生する誘起電圧と上記経路における誘起電圧とが相殺するように導電体15の先端部と第2出力ピンOP2の先端部とを接続する。
【選択図】図1
Description
本発明はホール素子を内蔵したホール素子デバイス(ホール素子装置)とそれを用いたホール素子回路に関する。
特に、本発明は、磁束変化に起因して発生するスパイク状パルスの重畳の影響を受けないホール素子デバイス(ホール素子装置)と、それを用いたホール素子回路に関する。
特に、本発明は、磁束変化に起因して発生するスパイク状パルスの重畳の影響を受けないホール素子デバイス(ホール素子装置)と、それを用いたホール素子回路に関する。
ホール素子は、ホール変換効果に基づいて磁界を電気信号に変換する素子として広く使用されている。
ホール素子の使用例としては、たとえば、電流に基づく磁界を検出し、その検出値から電流の有無、あるいは、電流の大きさなどを検出する電流センサとして使用されている。またホール素子の他の使用例としては、たとえば、回転体に磁石を取付け、回転体の回転とともに回転する磁石の磁界の有無を検出して回転体の回転位置の検出、回転体の回転数の検出、あるいは、単位時間当たりの回転体の回転数を演算して回転体の回転速度などの検出に使用されている。
もちろん、ホール素子の使用例はこれら例示した例に限定されない。
ホール素子の使用例としては、たとえば、電流に基づく磁界を検出し、その検出値から電流の有無、あるいは、電流の大きさなどを検出する電流センサとして使用されている。またホール素子の他の使用例としては、たとえば、回転体に磁石を取付け、回転体の回転とともに回転する磁石の磁界の有無を検出して回転体の回転位置の検出、回転体の回転数の検出、あるいは、単位時間当たりの回転体の回転数を演算して回転体の回転速度などの検出に使用されている。
もちろん、ホール素子の使用例はこれら例示した例に限定されない。
ホール素子はこのように磁界の存在する場所に置かれるが、たとえば、ホール素子を電流センサとして用いた場合、周囲の電子部品などから放射される磁界の影響を受けて、検出対象の電流による磁界の検出精度が低下する場合がある。
特許文献1は、そのような対策として、電磁シールドを容易に行い、プリント基板に対して容易に所定の距離を離して取り付けることが可能なホール素子を用いた電流センサを開示している。
特開2005−24519号公報
特許文献1は、そのような対策として、電磁シールドを容易に行い、プリント基板に対して容易に所定の距離を離して取り付けることが可能なホール素子を用いた電流センサを開示している。
本願発明者は、たとえば、ホール素子を電流センサとして使用した場合、周囲の電子回路などから印加される電磁ノイズとは別に、電流の変化に起因する磁束の変化によって、たとえば、図7(B)に示すようなスパイク状のパルスが発生することを見いだした。
ホール素子HEを電流センサとして使用する場合について図11を参照して述べる。
被測定電流が流れる導電バスバー1の周囲に、一部にギャップ(空隙)が設けられているコア(鉄心)2を配置し、コア2のギャップ部にホール素子HEを置く。コア2はたとえば、フェライト製である。
導電バスバー1に矢印で示した被測定電流Ip が流れ、その電流によって周囲に磁界が発生する。コア2のギャップに配置されたホール素子HEが磁束に応じた信号を検出する。
ホール素子HEは通常、基板に搭載されて、検出した信号を出力する基板の出力ピンに接続され、パッケージ化されて使用される。ホール素子の出力ピン、基板などの面積が大きくなり、コア2のギャップからの漏れ磁束が、かかる大きな面積領域を貫通する。すなわち、実際はホール素子以外の部分も漏れ磁束が貫通する。被測定電流が変化すると、磁束変化dφ/dtで規定される磁気誘導作用が起こる。その磁気誘導作用により、図7(B)に示すようなスパイク状のパルスが発生する。
被測定電流が流れる導電バスバー1の周囲に、一部にギャップ(空隙)が設けられているコア(鉄心)2を配置し、コア2のギャップ部にホール素子HEを置く。コア2はたとえば、フェライト製である。
導電バスバー1に矢印で示した被測定電流Ip が流れ、その電流によって周囲に磁界が発生する。コア2のギャップに配置されたホール素子HEが磁束に応じた信号を検出する。
ホール素子HEは通常、基板に搭載されて、検出した信号を出力する基板の出力ピンに接続され、パッケージ化されて使用される。ホール素子の出力ピン、基板などの面積が大きくなり、コア2のギャップからの漏れ磁束が、かかる大きな面積領域を貫通する。すなわち、実際はホール素子以外の部分も漏れ磁束が貫通する。被測定電流が変化すると、磁束変化dφ/dtで規定される磁気誘導作用が起こる。その磁気誘導作用により、図7(B)に示すようなスパイク状のパルスが発生する。
その結果、たとえば、ホール素子による本来の検出信号が図7(A)に示すものであるべきが、図7(B)に例示したように、パルスの立ち上がり時点および立ち下がり時点においてスパイク状のパルス電圧が重畳される。スパイク状のパルスは立ち上がり時点で正の値および立ち下がり時点で負の値を示し、その振幅値は磁束の変化の大きさに依存する。スパイク状のパルスが正の値のときはホール素子の検出した値が瞬間的に高くなり、逆に、スパイク状パルスが負の値のときはホール素子の検出した値が瞬間的に低くなる。
このような磁束変化が起きるとその時のホール素子の検出信号は瞬間的に本来の電流の値ではない数値を示すという不具合が起こる場合がある。
このような磁束変化が起きるとその時のホール素子の検出信号は瞬間的に本来の電流の値ではない数値を示すという不具合が起こる場合がある。
上述したスパイク状の誘導パルスの除去としては、特許文献1に記載のように電磁シールド対策をとるとか、各種のノイズ対策をとることができる。
しかしながら、ノイズ除去のためのフィルタを用いると、下記に例示する各種の技術的な不利益に遭遇する。
ホール素子の検出信号は比較的低いので、フィルタでフィルタ処理する前にホール素子の検出信号を増幅しなければならず増幅回路が必要になる。ホール素子に増幅回路、フィルタを設けることは、増幅回路への給電の問題、実装などの点で困難な場合が多い。フィルタの応答性だけ電流の検出速度が低下する。磁束変化に応じたフィルタを準備する必要があり、その分析に時間がかかり、分析した結果に基づくフィルタを個々に選定しなければならない。フィルタを設けると価格的に高価になる。
しかしながら、ノイズ除去のためのフィルタを用いると、下記に例示する各種の技術的な不利益に遭遇する。
ホール素子の検出信号は比較的低いので、フィルタでフィルタ処理する前にホール素子の検出信号を増幅しなければならず増幅回路が必要になる。ホール素子に増幅回路、フィルタを設けることは、増幅回路への給電の問題、実装などの点で困難な場合が多い。フィルタの応答性だけ電流の検出速度が低下する。磁束変化に応じたフィルタを準備する必要があり、その分析に時間がかかり、分析した結果に基づくフィルタを個々に選定しなければならない。フィルタを設けると価格的に高価になる。
なお、ホール素子検出信号を増幅する演算増幅回路に積分フィルタを設けることもできる。しかしながら、この場合も、フィルタの応答性だけ電流の検出速度が低下する、精度が低下するなどの不具合に遭遇する。
上記例は、ホール素子を電流センサとして使用した場合の例であるが、その他の用途においても、磁束変化に伴う上記同様の不具合に遭遇する。
本発明の目的は、簡単な方法で上記不具合を克服するホール素子デバイスを提供することにある。
また本発明の目的は、上記ホール素子デバイスを用いたホール素子回路を提供することにある。
また本発明の目的は、上記ホール素子デバイスを用いたホール素子回路を提供することにある。
本発明によれば、ホール素子と、前記ホール素子の第1、第2の制御端子に接続された第1および第2の導電体と、前記ホール素子の第1、第2の出力端子に接続された第3および第4の導電体と、第5の導電体とを有し、前記第5の導電体は少なくとも前記第3および第4の導電体において磁束変化に起因して発生する第1誘起電圧と同じかまたはほぼ同じ第2の誘起電圧が発生するように設けられており、前記第1の誘起電圧と前記第2の誘起電圧とが相殺されるように、前記第5の導電体の一端と、前記第3導電体の前記第1の出力端子に接続された端部と異なる端部または第4の導電体の前記第2の出力端子に接続された端部と異なる端部とが接続される、ホール素子デバイスが提供される。
好ましくは、前記第5の導電体は、少なくとも前記第3および第4の導電体の近傍に、前記第3および第4の導電体と並行して配設される。
また好ましくは、前記ホール素子、前記第1および第2の導電体および前記第3および第4の導電性体は、パッケージ内に収容されており、前記第5の導電体は、前記パッケージの外部に、少なくとも前記第3および第4の導電体の近傍に、前記第3および第4の導電体と並行して配設される。
また好ましくは、前記ホール素子、前記第1および第2の導電体および前記第3および第4の導電性体は、パッケージ内に収容されており、前記第5の導電体は、前記パッケージの外部に、少なくとも前記第3および第4の導電体の近傍に、前記第3および第4の導電体と並行して配設される。
また好ましくは、前記パッケージの外部において、前記第1〜第4の導電体の端部に接続された第1〜第4の導電性ピンが設けられ、前記第5の導電体は、前記第3および第4の導電体に接続された前記第3および第4の導電性ピンにおいて磁束変化に起因して発生する第3誘起電圧と同じかまたはほぼ同じ第4の誘起電圧が発生するように設けられた付加的な導電体を含み、前記第1の誘起電圧と前記第3の誘起電圧との和と、前記第2の誘起電圧と前記第4の誘起電圧との和とが相殺されるように、前記付加的な導電体を有する第5の導電体と、前記第3導電性ピンまたは前記第4の導電性ピンの一端とが接続される。
本発明によれば、上記ホール素子デバイスと、演算増幅回路を含む信号処理回路とを有し、前記ホール素子デバイスの前記第5の導電体の他端と、第4の導電体の前記第2の出力端子に接続された端部と異なる端部または前記第3導電体の前記第1の出力端子に接続された端部と異なる端部とが、前記信号処理回路の入力端子に接続されている、ホール素子回路が提供される。
本発明によれば、前記ホール素子の第1、第2の出力端子に接続され、前記信号処理回路にホール素子の検出信号を入力する前記第3および第4の導電体と前記第5の導電体と合体して、下記のごとく構成することもできる。
(1)並行する第11および第12の導電体と、前記第11および第12の導電体の一端に接続され、相互に直交し、前記信号処理回路の第1、第2入力端子に接続される第13および第14の導電体と、前記第11および第12の導電体の他端に接続され、相互に直交し、前記ホール素子チップの第1、第2の出力電極に接続される第15および第16の導電体とを有するものとする。
(2)前記ホール素子を挟んで並行する第11および第12の導電体と、前記第11および第12の導電体の一端に接続され、前記ホール素子の両側で相互に直交し、前記信号処理回路の第1、第2入力端子に接続される第13および第14の導電体と、前記第11および第12の導電体の他端に接続され、前記ホール素子の両側で相互に直交し、前記ホール素子の第1、第2の出力電極に接続される第15および第16の導電体とを有するものとする。
(1)並行する第11および第12の導電体と、前記第11および第12の導電体の一端に接続され、相互に直交し、前記信号処理回路の第1、第2入力端子に接続される第13および第14の導電体と、前記第11および第12の導電体の他端に接続され、相互に直交し、前記ホール素子チップの第1、第2の出力電極に接続される第15および第16の導電体とを有するものとする。
(2)前記ホール素子を挟んで並行する第11および第12の導電体と、前記第11および第12の導電体の一端に接続され、前記ホール素子の両側で相互に直交し、前記信号処理回路の第1、第2入力端子に接続される第13および第14の導電体と、前記第11および第12の導電体の他端に接続され、前記ホール素子の両側で相互に直交し、前記ホール素子の第1、第2の出力電極に接続される第15および第16の導電体とを有するものとする。
本発明のホール素子デバイスは、第5の導電体を付加するだけで、磁束変化に起因する誘導電圧の影響を受けない。
なお、第5の導電体を付加しても、ホール素子デバイスによる検出精度は低下せず、検出の応答性(応答速度)も低下しない。
なお、第5の導電体を付加しても、ホール素子デバイスによる検出精度は低下せず、検出の応答性(応答速度)も低下しない。
特に磁束変化に応じた誘導電圧を相殺しているため、より低い磁場強度においても、磁束を検出でき、たとえば、高感度の電流センサなどに使用できる。
本発明のホール素子デバイスは、磁束変化に起因する誘導電圧の影響だけでなく、各種のノイズの影響も受けない。
第5の導電体は通常、平板状の導電体であり、回路要素を含まない。したがって、低価格で製造でき、給電の問題もない。
さらに本発明のホール素子デバイスは、寸法が小さいので、たとえば、電流検出などに適用した場合でも、実装の問題も発生しない。
さらに本発明のホール素子デバイスは、寸法が小さいので、たとえば、電流検出などに適用した場合でも、実装の問題も発生しない。
第5の導電体は既存のパッケージ化されたホール素子本体に併設することができるので、既存のホール素子本体に適用することもできる。
第5の導電体を付加したホール素子デバイスをホール素子回路として構成した場合、従来のホール素子の回路構成と比較して、回路接続が複雑になることもない。
本発明のホール素子回路を、たとえば、図11を参照して述べた電流センサとして適用した場合、漏れ磁束の影響を大幅に改善しているため、ギャップをより広くでき、あるいは、フェライトなどの低飽和磁気強度の材料を用いたコアを製造することができ、コアの設計と製造が容易になる。
フェライトをコアの材料とすることにより、低価格の電流センサが実現できる。
コアにおける広いギャップにより、電流センサとしての定格検出電流に対して飽和電流は広くとれ、電流センサとしての設計に利点がある。
フェライトをコアの材料とすることにより、低価格の電流センサが実現できる。
コアにおける広いギャップにより、電流センサとしての定格検出電流に対して飽和電流は広くとれ、電流センサとしての設計に利点がある。
以下、本発明のホール素子デバイスとそれを用いたホール素子回路の実施の形態について述べる。
第1実施の形態
図1〜図7を参照して本発明のホール素子デバイス(ホール素子装置)およびホール素子回路の第1実施の形態について述べる。
図1〜図7を参照して本発明のホール素子デバイス(ホール素子装置)およびホール素子回路の第1実施の形態について述べる。
図1は本発明の実施の形態のホール素子回路の概要を示す図である。
図2(A)〜(C)は図1に示したホール素子回路におけるホール素子デバイスの組み立て方法を示す図であり、図2(D)は図2(C)に示したホール素子デバイスの線X−Xにおける矢印Aから見た部分断面図である。
図3は図1、図2に示したホール素子本体部の内部の構成図である。
図4はホール素子の等価回路とホール素子デバイスの回路を示す図である。
図2(A)〜(C)は図1に示したホール素子回路におけるホール素子デバイスの組み立て方法を示す図であり、図2(D)は図2(C)に示したホール素子デバイスの線X−Xにおける矢印Aから見た部分断面図である。
図3は図1、図2に示したホール素子本体部の内部の構成図である。
図4はホール素子の等価回路とホール素子デバイスの回路を示す図である。
図1に示したように、本発明の実施の形態のホール素子回路100は、ホール素子デバイス(ホール素子装置)10と、信号処理回路20とを有する。
図2(A)〜(D)に示したように、ホール素子デバイス10は、ホール素子本体11と、接続ピン12と、導電体15とを有する。
図2(A)〜(D)に示したように、ホール素子デバイス10は、ホール素子本体11と、接続ピン12と、導電体15とを有する。
ホール素子本体の構成
図3に示したように、ホール素子本体11は、ホールダイ111に搭載されたホール素子HEと、第1〜第4導電性フレームF1〜F4と、ワイヤW1〜W4とが、たとえば、樹脂性のパッケージ115内に気密的に収容されて構成されている。
ホール素子HEは、等価回路として図4に示したように、磁束φに応じた磁界によって磁気抵抗値が変化する4個の磁気変化素子MR1〜MR4がブリッジ状に接続されていると理解される。
図4に図解したように、ホール素子HEには、第1、第2の制御信号端子CT1,CT2と、第1、第2の信号出力端子OT1,OT2が設けられている。
図3に示したように、ホール素子本体11は、ホールダイ111に搭載されたホール素子HEと、第1〜第4導電性フレームF1〜F4と、ワイヤW1〜W4とが、たとえば、樹脂性のパッケージ115内に気密的に収容されて構成されている。
ホール素子HEは、等価回路として図4に示したように、磁束φに応じた磁界によって磁気抵抗値が変化する4個の磁気変化素子MR1〜MR4がブリッジ状に接続されていると理解される。
図4に図解したように、ホール素子HEには、第1、第2の制御信号端子CT1,CT2と、第1、第2の信号出力端子OT1,OT2が設けられている。
第1、第2の制御信号端子CT1,CT2が本発明の第1、第2の制御端子に対応している。
第1、第2の信号出力端子OT1,OT2が本発明の第1、第2の出力端子に対応している。
第1〜第4導電性フレームF1〜F4が本発明の第1〜第4の導電体に対応している。なお、本発明の第1〜第4の導電体としては、第1〜第4導電性フレームF1〜F4の他、ホール素子HEと第1〜第4導電性フレームF1〜F4とをそれぞれ接続するワイヤW1〜W4を含めることができる。
導電体15が本発明の第5の導電体に対応している。
第1、第2の信号出力端子OT1,OT2が本発明の第1、第2の出力端子に対応している。
第1〜第4導電性フレームF1〜F4が本発明の第1〜第4の導電体に対応している。なお、本発明の第1〜第4の導電体としては、第1〜第4導電性フレームF1〜F4の他、ホール素子HEと第1〜第4導電性フレームF1〜F4とをそれぞれ接続するワイヤW1〜W4を含めることができる。
導電体15が本発明の第5の導電体に対応している。
図3と図4を参照してホール素子本体11の構成と回路構成を述べる。
ホール素子HEの第1制御信号端子CT1には第1ワイヤW1を介して第1導電性フレームF1が接続され、第2の制御信号端子CT2には第3ワイヤW3を介して第3導電性フレームF3が接続されている。
同様に、ホール素子HEの第1の信号出力端子OT1には第2ワイヤW2を介して第2導電性フレームF2が接続され、第2の信号出力端子OT2には、第4ワイヤW4を介して第4導電性フレームF4が接続されている。
ホール素子HEの第1制御信号端子CT1には第1ワイヤW1を介して第1導電性フレームF1が接続され、第2の制御信号端子CT2には第3ワイヤW3を介して第3導電性フレームF3が接続されている。
同様に、ホール素子HEの第1の信号出力端子OT1には第2ワイヤW2を介して第2導電性フレームF2が接続され、第2の信号出力端子OT2には、第4ワイヤW4を介して第4導電性フレームF4が接続されている。
接続ピン12は、導電性の第1、第2制御ピンCP1,CP2と、導電性の第1、第2出力ピンOP1,OP2とからなる。
図3に示したように、これらのピンCP1,OP1,CP2,OP2がそれぞれ、パッケージ115の外部と内部との境界近傍の内部において第1〜第4の導電性フレームF1〜F4の端部に接続されており、パッケージ115の外部に延びる本発明の第1〜第4の導電性ピンに対応している。
すなわち、パッケージ115側の端部において、第1導電性フレームF1に第1制御ピンCP1が接続され、第2導電性フレームF2に第1出力ピンOP1が接続され、第3導電性フレームF3に第2制御ピンCP2が接続され、第4導電性フレームF4に第2出力ピンOP2が接続されている。
本実施の形態においては、ホール素子本体11と接続ピン12とが一体的に構成されている場合について述べている。ただし、上述したように、たとえば、パッケージ115の外側の端部において、第1導電性フレームF1に第1制御ピンCP1が接続されているのとは異なり、第1導電性フレームF1と第1制御ピンCP1とを連続して構成してもよい。第2導電性フレームF2と第1出力ピンOP1、第3導電性フレームF3と第2制御ピンCP2、第4導電性フレームF4と第2出力ピンOP2についても同様に、連続して構成されていてもよい。
以上のごとく一体的に構成されているホール素子本体11と接続ピン12とを、本実施の形態においてホール素子基本部13と呼ぶ。
図3に示したように、これらのピンCP1,OP1,CP2,OP2がそれぞれ、パッケージ115の外部と内部との境界近傍の内部において第1〜第4の導電性フレームF1〜F4の端部に接続されており、パッケージ115の外部に延びる本発明の第1〜第4の導電性ピンに対応している。
すなわち、パッケージ115側の端部において、第1導電性フレームF1に第1制御ピンCP1が接続され、第2導電性フレームF2に第1出力ピンOP1が接続され、第3導電性フレームF3に第2制御ピンCP2が接続され、第4導電性フレームF4に第2出力ピンOP2が接続されている。
本実施の形態においては、ホール素子本体11と接続ピン12とが一体的に構成されている場合について述べている。ただし、上述したように、たとえば、パッケージ115の外側の端部において、第1導電性フレームF1に第1制御ピンCP1が接続されているのとは異なり、第1導電性フレームF1と第1制御ピンCP1とを連続して構成してもよい。第2導電性フレームF2と第1出力ピンOP1、第3導電性フレームF3と第2制御ピンCP2、第4導電性フレームF4と第2出力ピンOP2についても同様に、連続して構成されていてもよい。
以上のごとく一体的に構成されているホール素子本体11と接続ピン12とを、本実施の形態においてホール素子基本部13と呼ぶ。
本発明の第5の導電体の1例としての導電体15は、図2(A)に示したように、第1ピン151と、第2ピン152と、共通接続部153とからなり、これら第1ピン151、第2ピン152および共通接続部153とは、たとえば、導電ワイヤフレームとして平板状に一体構成されている。
ホール素子デバイス10は、図2(C)に示したように、図2(B)に示したホール素子基本部13と、図2(A)に示した導電体15とを組み合わせたものである。
その組み合わせ方法は、(第1出力ピンOP1−パッケージ115内の第2導電性フレームF2−第2ワイヤW2−ホール素子HE−第4ワイヤW4−第4導電性フレームF4−第2出力ピンOP2)で形成される経路において磁束の変化dφ/dtに起因して発生する誘起電圧(第1誘起電圧)の波形と、同じ磁束の変化dφ/dtに起因して(第1ピン151−共通接続部153−第2ピン152)で形成される導電体15の経路において発生する誘起電圧(第2誘起電圧)との波形とが、同じかまたはほぼ同じ(以下、実質的に同じという)ようにする。
そのため、たとえば、図2(C)、(D)に示したように、第1ピン151と第1出力ピンOP1、第2ピン152と第2出力ピンOP2とがそれぞれ並行し、かつ、図2(C)の面Bから見てあるいはその反対側からみて、これらが重複した位置になるように、位置合わせをする。さらに、第1ピン151、共通接続部153、第2ピン152の第1面が、第1出力ピンOP1、第2導電性フレームF2、ホール素子HE、第4導電性フレームF4、第2出力ピンOP2の第2面と重複するように位置合わせをする。第1面と第2面とは極力接近することが望ましい。本実施の形態では、ホール素子本体11のパッケージ115の外面に導電体15を置いているから、第1面と第2面とはパッケージ115のほぼ半分の厚さだけ離隔して、第1面と第2面とが併設されている。
その組み合わせ方法は、(第1出力ピンOP1−パッケージ115内の第2導電性フレームF2−第2ワイヤW2−ホール素子HE−第4ワイヤW4−第4導電性フレームF4−第2出力ピンOP2)で形成される経路において磁束の変化dφ/dtに起因して発生する誘起電圧(第1誘起電圧)の波形と、同じ磁束の変化dφ/dtに起因して(第1ピン151−共通接続部153−第2ピン152)で形成される導電体15の経路において発生する誘起電圧(第2誘起電圧)との波形とが、同じかまたはほぼ同じ(以下、実質的に同じという)ようにする。
そのため、たとえば、図2(C)、(D)に示したように、第1ピン151と第1出力ピンOP1、第2ピン152と第2出力ピンOP2とがそれぞれ並行し、かつ、図2(C)の面Bから見てあるいはその反対側からみて、これらが重複した位置になるように、位置合わせをする。さらに、第1ピン151、共通接続部153、第2ピン152の第1面が、第1出力ピンOP1、第2導電性フレームF2、ホール素子HE、第4導電性フレームF4、第2出力ピンOP2の第2面と重複するように位置合わせをする。第1面と第2面とは極力接近することが望ましい。本実施の形態では、ホール素子本体11のパッケージ115の外面に導電体15を置いているから、第1面と第2面とはパッケージ115のほぼ半分の厚さだけ離隔して、第1面と第2面とが併設されている。
ホール素子本体11内の配置をさらに詳しく述べると、導電体15の共通接続部153、共通接続部153に続く第1ピン151の上部、および、共通接続部153に続く第2ピン152の上部が、ホール素子HE、ワイヤW2、第2導電性フレームF2、第1出力ピンOP1の上部、および、ホール素子HE、ワイヤW4、第4導電性フレームF4、第2出力ピンOP2の上部と並行し、かつ、重複した位置になるように位置合わせをしている。
さらに、第1出力ピンOP1、第2導電性フレームF2、ワイヤW2、ホール素子HE、第4導電性フレームF4、ワイヤW4、第2出力ピンOP2において磁束の変化によって発生する第1誘起電圧と、導電体15において磁束の変化によって発生する第2誘起電圧とを相殺するようにするため、図1、図4、図5に示したように、第2ピン152の先端部と第2出力ピンOP2の先端部を接続し、第1出力ピンOP1と第1ピン151を演算増幅回路OPの非反転入力端子T+と反転入力端子T−に接続する。
図5に示したように、第2導電性フレームF2と第1出力ピンOP1との経路第1インピーダンスZ1と、共通接続部153と第1ピン151との経路を第3インピーダンスZ3、第3導電性フレームF3と第2出力ピンOP2との経路を第2インピーダンスZ2、共通接続部153と第2ピン152とを第4インピーダンスZ4と等価的に表すことができる。
これらのインピーダンスZ1〜Z4は、原理的には、抵抗値、インダクタンス成分、キャパシタンス成分からなる。
ホール素子デバイス10を低周波信号で動作させた場合は、インピーダンスZ1〜Z4は抵抗成分が主となる。ホール素子デバイス10を高周波信号で動作させた場合は、インピーダンスZ1〜Z4は、抵抗成分の他、インダクタンス成分、キャパシタンス成分が現れる。
他方、第1〜第4導電性フレームF1〜F4と接続ピン12とを導電性金属、たとえば、アルミニウムなどの低抵抗値の材料で製造した場合は、インピーダンスZ1〜Z4は抵抗成分の高いものとなる。逆に、第1〜第4導電性フレームF1〜F4を導電性樹脂など、アルミニウムよりも抵抗値の高い材料で製造したときは、抵抗成分の他、インダクタンス成分、キャパシタンス成分が現れる。
これらのインピーダンスZ1〜Z4は、原理的には、抵抗値、インダクタンス成分、キャパシタンス成分からなる。
ホール素子デバイス10を低周波信号で動作させた場合は、インピーダンスZ1〜Z4は抵抗成分が主となる。ホール素子デバイス10を高周波信号で動作させた場合は、インピーダンスZ1〜Z4は、抵抗成分の他、インダクタンス成分、キャパシタンス成分が現れる。
他方、第1〜第4導電性フレームF1〜F4と接続ピン12とを導電性金属、たとえば、アルミニウムなどの低抵抗値の材料で製造した場合は、インピーダンスZ1〜Z4は抵抗成分の高いものとなる。逆に、第1〜第4導電性フレームF1〜F4を導電性樹脂など、アルミニウムよりも抵抗値の高い材料で製造したときは、抵抗成分の他、インダクタンス成分、キャパシタンス成分が現れる。
なお、正確に上述した相殺効果を得るため、第1誘起電圧の電圧降下を考慮すると、図5に示したように、第2導電性フレームF2と第1出力ピンOP1とにおける第1インピーダンスZ1と、共通接続部153と第1ピン151との第3インピーダンスZ3とを一致またはほぼ一致させる。同様に、第3導電性フレームF3と第2出力ピンOP2とにおける第2インピーダンスZ2と、共通接続部153と第2ピン152との第4インピーダンスZ4とを一致またはほぼ一致させることが望ましい。
特に、好ましくは、インピーダンスZ1〜Z4の値を同じにする。
特に、好ましくは、インピーダンスZ1〜Z4の値を同じにする。
インピーダンスZ1〜Z4の値を同じにするには、たとえば、第1出力ピンOP1、第2導電性フレームF2、ホール素子HE、第4導電性フレームF4、第2出力ピンOP2において磁束の変化によって発生する誘起電圧と、導電体15において磁束の変化によって発生する誘起電圧を等しくするため、たとえば、これら導電性部材の材料を同じにし、かつ、第1出力ピンOP1、第2導電性フレームF2、ホール素子HE、第4導電性フレームF4、第2出力ピンOP2と導電体15の対向する面積を等しくする。
たとえば、そのような条件に合致するように、導電体15の形状を調整してもよい。
たとえば、そのような条件に合致するように、導電体15の形状を調整してもよい。
また、たとえば、パッケージ115内の第1〜第4導電性フレームF1〜F4を導電性材料で形成し、接続ピン12を導電性金属、たとえば、アルミニウムで形成した場合は、導電体15として、共通接続部153の部分を第1〜第4導電性フレームF1〜F4と同じ導電性材料で形成し、第1ピン151と第2ピン152については、第2、第4導電性フレームF2、F4と重複する部分を第2、第4導電性フレームF2、F4と同じ材料で形成し、第1、第2出力ピンOP1,OP2と重複する部分を第1、第2出力ピンOP1,OP2と同じ材料で形成することができる。
図5を参照して本発明の実施の形態のホール素子回路100の回路接続を述べる。
第1制御ピンCP1には、抵抗器R3を介して制御電圧電源CVが接続されている。第2制御ピンCP2は接地されている。これにより、図5に示した第1、第2制御ピンCP1,CP2には、制御電圧電源CVの電圧が印加される。抵抗器R3は制御電圧電源CVの電圧を調整する役割をしている。
第2出力ピンOP2の先端部と導電体15の第2ピン152の先端部とが接続されている。第1出力ピンOP1と導電体15の第1ピン151とが演算増幅回路OPの非反転入力端子T+と反転入力端子T−に接続されている。
演算増幅回路OPの出力端子Tout と非反転入力端子T+との間に帰還抵抗器R2が接続されている。演算増幅回路OPの反転入力端子T−とオフセット出力端子Toffとの間に、出力インピーダンスとしての抵抗器R1が接続されている。
演算増幅回路OPは、本実施の形態においては、差動増幅回路として機能し、第1出力ピンOP1と導電体15の第1ピン151との間の差電圧を、所定の増幅度で増幅して、出力電圧Vout として出力する。この出力電圧Vout が、たとえば、ホール素子回路100が電流センサとして使用されているとき、ホール素子で検出した電流値を示す。
演算増幅回路OPの出力電圧のオフセット電圧は、非反転入力端子T+から抵抗器R1を介して印加されるオフセット電圧Voff によって決まる。
第1制御ピンCP1には、抵抗器R3を介して制御電圧電源CVが接続されている。第2制御ピンCP2は接地されている。これにより、図5に示した第1、第2制御ピンCP1,CP2には、制御電圧電源CVの電圧が印加される。抵抗器R3は制御電圧電源CVの電圧を調整する役割をしている。
第2出力ピンOP2の先端部と導電体15の第2ピン152の先端部とが接続されている。第1出力ピンOP1と導電体15の第1ピン151とが演算増幅回路OPの非反転入力端子T+と反転入力端子T−に接続されている。
演算増幅回路OPの出力端子Tout と非反転入力端子T+との間に帰還抵抗器R2が接続されている。演算増幅回路OPの反転入力端子T−とオフセット出力端子Toffとの間に、出力インピーダンスとしての抵抗器R1が接続されている。
演算増幅回路OPは、本実施の形態においては、差動増幅回路として機能し、第1出力ピンOP1と導電体15の第1ピン151との間の差電圧を、所定の増幅度で増幅して、出力電圧Vout として出力する。この出力電圧Vout が、たとえば、ホール素子回路100が電流センサとして使用されているとき、ホール素子で検出した電流値を示す。
演算増幅回路OPの出力電圧のオフセット電圧は、非反転入力端子T+から抵抗器R1を介して印加されるオフセット電圧Voff によって決まる。
上述した第1出力ピンOP1、第2導電性フレームF2、ホール素子HE、第4導電性フレームF4、第2出力ピンOP2の経路に発生する第1誘起電圧と、導電体15に発生する第2誘起電圧の相殺について述べる。
図6は図5に示したホール素子回路100の等価回路である。
図7(A)は、ホール素子HEの検出電圧を示す波形であり、図7(B)は磁束の変化dφ/dtによって第1出力ピンOP1、第2導電性フレームF2、ホール素子HE、第4導電性フレームF4、第2出力ピンOP2に発生するスパイク状の第1誘起電圧の波形であり、図7(C)は磁束の変化dφ/dtによって導電体15に発生するスパイク状の第2誘起電圧の波形である。
上述した条件により、第1誘起電圧の波形と第2誘起電圧の波形は等しい。すなわち、両者の誘起電圧の発生タイミング、振幅、持続時間などが等しい。
図4、図5に示したように、第2出力ピンOP2の先端部と第2ピン152の先端部を接続し、第1出力ピンOP1と第1ピン151とを演算増幅回路OPの非反転入力端子T+と反転入力端子T−に接続しているから、図6に示したように、波形が等しく、発生タイミングも等しい第1誘起電圧と第2誘起電圧とは相殺される。
その結果、演算増幅回路OPは、図7(D)に示したように、図7(A)に示した波形と同じ、第1誘起電圧と第2誘起電圧の影響を受けないホール素子HEの検出信号に応じた正確な信号を提供することができる。
なお、演算増幅回路OPは、帰還抵抗器R2と、演算増幅回路OPの非反転入力端子T+に接続される入力抵抗器R5とで規定される増幅度でホール素子HEの検出信号を増幅することができる。たとえば、出力インピーダンスとしての抵抗器R1と帰還抵抗器R2の値を等しくし、演算増幅回路OPの非反転入力端子T+に接続される入力抵抗器R5と演算増幅回路OPの反転入力端子T−に接続される入力抵抗器R4とを等しくする。
図6は図5に示したホール素子回路100の等価回路である。
図7(A)は、ホール素子HEの検出電圧を示す波形であり、図7(B)は磁束の変化dφ/dtによって第1出力ピンOP1、第2導電性フレームF2、ホール素子HE、第4導電性フレームF4、第2出力ピンOP2に発生するスパイク状の第1誘起電圧の波形であり、図7(C)は磁束の変化dφ/dtによって導電体15に発生するスパイク状の第2誘起電圧の波形である。
上述した条件により、第1誘起電圧の波形と第2誘起電圧の波形は等しい。すなわち、両者の誘起電圧の発生タイミング、振幅、持続時間などが等しい。
図4、図5に示したように、第2出力ピンOP2の先端部と第2ピン152の先端部を接続し、第1出力ピンOP1と第1ピン151とを演算増幅回路OPの非反転入力端子T+と反転入力端子T−に接続しているから、図6に示したように、波形が等しく、発生タイミングも等しい第1誘起電圧と第2誘起電圧とは相殺される。
その結果、演算増幅回路OPは、図7(D)に示したように、図7(A)に示した波形と同じ、第1誘起電圧と第2誘起電圧の影響を受けないホール素子HEの検出信号に応じた正確な信号を提供することができる。
なお、演算増幅回路OPは、帰還抵抗器R2と、演算増幅回路OPの非反転入力端子T+に接続される入力抵抗器R5とで規定される増幅度でホール素子HEの検出信号を増幅することができる。たとえば、出力インピーダンスとしての抵抗器R1と帰還抵抗器R2の値を等しくし、演算増幅回路OPの非反転入力端子T+に接続される入力抵抗器R5と演算増幅回路OPの反転入力端子T−に接続される入力抵抗器R4とを等しくする。
上記例は、ホール素子デバイス10に対する磁束変化による誘起電圧について述べたが、ホール素子デバイス10にその周辺の電子回路などから各種のノイズが印加されたときも、第1出力ピンOP1、第2導電性フレームF2、ホール素子HE、第4導電性フレームF4、第2出力ピンOP2に印加されるノイズと、導電体15に印加されるノイズとは等しいから、上述した方法により両者のノイズは相殺される。
以上のとおり、本実施の形態においては、第1出力ピンOP1、第2導電性フレームF2、ホール素子HE、第4導電性フレームF4、第2出力ピンOP2の経路において磁束の変化によって発生する第1の誘起電圧と実質的に等しい第2の誘起電圧が発生する導電体15を設け、第2出力ピンOP2と導電体15の第2ピン152とを接続するだけで、磁束の変化によって発生するスパイク状の誘起電圧の影響を除去することができる。
導電体15は、第1出力ピンOP1、第2導電性フレームF2、ホール素子HE、第4導電性フレームF4、第2出力ピンOP2との構成において、上述した関係で設ければよく、換言すれば、磁束の変化などにホール素子デバイス10の設置環境に無関係に、上記例示した条件で導電体15を設ければよいので、実施が容易である。
導電体15は平板状であり、導電体15を設けることによる寸法的な問題が起こることがない。
導電体15は回路素子を含まないので低価格である。
導電体15は既存のホール素子デバイス10またはホール素子基本部13に取り付けることができるので、適用範囲が広い。
導電体15は、第1出力ピンOP1、第2導電性フレームF2、ホール素子HE、第4導電性フレームF4、第2出力ピンOP2との構成において、上述した関係で設ければよく、換言すれば、磁束の変化などにホール素子デバイス10の設置環境に無関係に、上記例示した条件で導電体15を設ければよいので、実施が容易である。
導電体15は平板状であり、導電体15を設けることによる寸法的な問題が起こることがない。
導電体15は回路素子を含まないので低価格である。
導電体15は既存のホール素子デバイス10またはホール素子基本部13に取り付けることができるので、適用範囲が広い。
このように、ホール素子デバイス10およびホール素子回路100において第5の導電体として導電体15を付加するだけで、磁束変化に起因する誘導電圧の影響を受けない。なお、導電体15を付加しても、ホール素子デバイスによる検出精度は低下せず、検出の応答性(応答速度)も低下しない。
特に磁束変化に応じた誘導電圧を相殺しているため、より低い磁場強度においても、磁束を検出でき、たとえば、高感度の電流センサなどに使用できる。
特に磁束変化に応じた誘導電圧を相殺しているため、より低い磁場強度においても、磁束を検出でき、たとえば、高感度の電流センサなどに使用できる。
ホール素子デバイス10およびホール素子回路100は磁束変化に起因する誘導電圧の影響だけでなく、各種のノイズの影響も受けない。
導電体15は、上述した配置条件の下で、既存のパッケージ化されたホール素子本体に併設することができるので、既存のホール素子本体に適用することもできる。
ホール素子デバイス10およびホール素子回路100をたとえば、図11を参照して述べた電流センサとして適用した場合、漏れ磁束の影響を大幅に改善しているため、ギャップをより広くでき、あるいは、コア2のフェライトなどの低飽和磁気強度の材料を用いたコア2を製造することができ、コア2の設計と製造が容易になる。
また、フェライトをコア2の材料とすることにより低価格の電流センサが実現できる。
コア2における広いギャップにより、電流センサとしての定格検出電流に対して飽和電流は広くとれ、電流センサとしての設計に利点がある。
コア2のギャップからの漏れ磁束の影響がなくなるため、ホール素子をコア2の近傍に置いても信号検出の応答速度、精度に関する問題がないから、電流センサの寸法を小さくできる。
また、フェライトをコア2の材料とすることにより低価格の電流センサが実現できる。
コア2における広いギャップにより、電流センサとしての定格検出電流に対して飽和電流は広くとれ、電流センサとしての設計に利点がある。
コア2のギャップからの漏れ磁束の影響がなくなるため、ホール素子をコア2の近傍に置いても信号検出の応答速度、精度に関する問題がないから、電流センサの寸法を小さくできる。
第1変形例
上記実施の形態においては、図2(C)に例示したように、第1ピン151、共通接続部153、第2ピン152からなる導電体15の面が、第1出力ピンOP1、第2導電性フレームF2、ホール素子HE、第4導電性フレームF4、第2出力ピンOP2の面と重複するように、その近傍に位置合わせをした場合について述べたが、第1、第2制御ピンCP1,CP2および第1、第2出力ピンOP1,OP2の長さが短い場合は、あるいは、第1、第2制御ピンCP1,CP2および第1、第2出力ピンOP1,OP2が後付けされる場合などには、少なくとも、ホール素子本体11内の第2導電性フレームF2、ホール素子HE、第4導電性フレームF4の面と接近して重複するように、導電体15を設けることができる。その場合、導電体15における第1ピン151と第2ピン152との長さを、上述した第1、第2出力ピンOP1,OP2までの長さにせず、第2、第4導電性フレームF2、F4の長さと等しくすればよい。
上記実施の形態においては、図2(C)に例示したように、第1ピン151、共通接続部153、第2ピン152からなる導電体15の面が、第1出力ピンOP1、第2導電性フレームF2、ホール素子HE、第4導電性フレームF4、第2出力ピンOP2の面と重複するように、その近傍に位置合わせをした場合について述べたが、第1、第2制御ピンCP1,CP2および第1、第2出力ピンOP1,OP2の長さが短い場合は、あるいは、第1、第2制御ピンCP1,CP2および第1、第2出力ピンOP1,OP2が後付けされる場合などには、少なくとも、ホール素子本体11内の第2導電性フレームF2、ホール素子HE、第4導電性フレームF4の面と接近して重複するように、導電体15を設けることができる。その場合、導電体15における第1ピン151と第2ピン152との長さを、上述した第1、第2出力ピンOP1,OP2までの長さにせず、第2、第4導電性フレームF2、F4の長さと等しくすればよい。
この変形例は、たとえば、ホール素子本体11のパッケージ115内に、絶縁物を挟んで、第2導電性フレームF2、ホール素子HE、第4導電性フレームF4の面と重複するように、共通接続部153と、長さが第2導電性フレームF2とほぼ等しい第1ピン151、長さが第4導電性フレームF4とほぼ等しい第2ピン152とを配置するように構成することができる。そして、第2ピン152と第4導電性フレームF4の端部とを接続する。好ましくは、第1ピン151と第2導電性フレームF2の材料、第2ピン152と第4導電性フレームF4の材料を同じにし、これらの面積も同じにする。
このように、ホール素子本体11を構成すると、ホール素子本体11自体で磁束変化の影響を受けないホール素子デバイスとなる。
このように、ホール素子本体11を構成すると、ホール素子本体11自体で磁束変化の影響を受けないホール素子デバイスとなる。
第2実施の形態
図8〜図10を参照して本発明のホール素子回路の第2実施の形態を述べる。
第1例
図8は本発明のホール素子回路の実施の形態の第1例として、ASIC(Application
Specific Integrated Circuit 、特定用途向け集積回路)ホール素子回路の第1例を示す外観図である。
図8〜図10を参照して本発明のホール素子回路の第2実施の形態を述べる。
第1例
図8は本発明のホール素子回路の実施の形態の第1例として、ASIC(Application
Specific Integrated Circuit 、特定用途向け集積回路)ホール素子回路の第1例を示す外観図である。
図8(A)は、ASICとして構成したホール素子回路200の構成図である。ASICホール素子回路200は、ホール素子チップ210と、演算増幅回路チップ220と、第1、第2出力ピン231、232とを有する。
ASICホール素子回路を電流センサとして用いるとき、ホール素子チップ210内のホール素子HEが、たとえば、図11に示したように、検出対象の電流が流れる電線などの近傍に配置される。
ホール素子チップ210の両端には第1、第2出力ピン231、232が接続されている第1、第2出力用電極211、212が設けられており、第1、第2出力用電極211、212と直交するホール素子チップ210の両端には第1、第2制御用電極213、214が設けられている。第1、第2制御用電極213、214に接続される第1、第2制御ピンは図解を省略している。
ホール素子チップ210の内部は図3に例示したホール素子HEが内蔵されている。
演算増幅回路チップ220には、図5に例示した演算増幅回路OPと、入力抵抗器R4,R5と、帰還抵抗器R2、抵抗器R1などが内蔵されている。演算増幅回路チップ220の端面には、第1、第2出力ピン231、232が接続される第1、第2入力端子221、222が設けられている。演算増幅回路チップ220の出力端子は図解を省略している。
ASICホール素子回路を電流センサとして用いるとき、ホール素子チップ210内のホール素子HEが、たとえば、図11に示したように、検出対象の電流が流れる電線などの近傍に配置される。
ホール素子チップ210の両端には第1、第2出力ピン231、232が接続されている第1、第2出力用電極211、212が設けられており、第1、第2出力用電極211、212と直交するホール素子チップ210の両端には第1、第2制御用電極213、214が設けられている。第1、第2制御用電極213、214に接続される第1、第2制御ピンは図解を省略している。
ホール素子チップ210の内部は図3に例示したホール素子HEが内蔵されている。
演算増幅回路チップ220には、図5に例示した演算増幅回路OPと、入力抵抗器R4,R5と、帰還抵抗器R2、抵抗器R1などが内蔵されている。演算増幅回路チップ220の端面には、第1、第2出力ピン231、232が接続される第1、第2入力端子221、222が設けられている。演算増幅回路チップ220の出力端子は図解を省略している。
図8(A)に示したASICホール素子回路200においても、磁束変化dφ/dtによってスパイク状の誘起電圧が発生し、その誘起電圧がホール素子HEの検出電圧に重畳される。
上記問題を解決するため、図8(A)に示したASICホール素子回路200と同様の図8(B)に示したASICホール素子回路200Aと、図8(C)に示した導電体250を組み合わせて、図8(D)に示したASICホール素子回路200Bを構成する。
導電体250は、第1実施の形態における導電体15と同様、本発明の第5の導電体に対応している。
上記問題を解決するため、図8(A)に示したASICホール素子回路200と同様の図8(B)に示したASICホール素子回路200Aと、図8(C)に示した導電体250を組み合わせて、図8(D)に示したASICホール素子回路200Bを構成する。
導電体250は、第1実施の形態における導電体15と同様、本発明の第5の導電体に対応している。
図8(C)は、下層に、ホール素子チップ210の端部に設けられ、並行する第1、第2出力用電極211、212と、これら出力用電極211、212に接続され、対称な位置にある第1、第2出力ピン231、232と、これら第1、第2出力ピン231、232が接続される演算増幅回路チップ220の端面の第1、第2入力端子221、222が位置している。
図8(C)は、下層と対向する平行な上層に、導電体250が位置している。導電体250は、第1出力ピン231と同じ平面形状をし第1出力用電極211の上部途中まで延びる第1導電体251と、第2出力ピン232と同じ形状をし第2出力用電極212の上部途中まで延びる第2導電体252と、第1導電体251と第2導電体252の一方の両端部を接続しホール素子チップ210内のホール素子HEの上部を走る第3導電体253と、第3導電体253と対向する側の第1導電体251と第2導電体252の他方の両端部を接続する第4導電体254からなる。
図8(C)は、下層と対向する平行な上層に、導電体250が位置している。導電体250は、第1出力ピン231と同じ平面形状をし第1出力用電極211の上部途中まで延びる第1導電体251と、第2出力ピン232と同じ形状をし第2出力用電極212の上部途中まで延びる第2導電体252と、第1導電体251と第2導電体252の一方の両端部を接続しホール素子チップ210内のホール素子HEの上部を走る第3導電体253と、第3導電体253と対向する側の第1導電体251と第2導電体252の他方の両端部を接続する第4導電体254からなる。
図8(D)に示すように、図8(B)に示したASICホール素子回路200Aと、図8(C)に示した導電体250とを、(演算増幅回路チップ220の第1入力端子221−第1出力ピン231−第1出力用電極211−ホール素子チップ210内のホール素子HE−第2出力用電極212−第2出力ピン232−演算増幅回路チップ220の第2入力端子222)で形成される第1回路と、第1、第3、第2、第4導電体251、253、252、254からなる導電体250とが、図解の例において、上下に並行し、かつ、平面的に重複するように位置を合わせて組み合わせ、さらに、第2導電体252の端部と第2出力ピン232とを第1接続体25で上下に接続してASICホール素子回路200Bを構成する。
演算増幅回路チップ220の第1入力端子221に第1出力ピン231が接続され、演算増幅回路チップ220の第2入力端子222に第4導電体254から下に延びる第2接続体256が接続される。
演算増幅回路チップ220の第1入力端子221に第1出力ピン231が接続され、演算増幅回路チップ220の第2入力端子222に第4導電体254から下に延びる第2接続体256が接続される。
第1実施の形態を参照して上述したように、上記第1回路において発生する誘起電圧と、導電体250において発生する誘起電圧とが等しく、第2導電体252の端部と第2出力ピン232とが接続されているので、両者の誘起電圧が相殺される。
その結果、ホール素子チップ210内のホール素子HEの検出電圧のみが演算増幅回路チップ220に入力され、演算増幅回路チップ220からホール素子HEの検出信号に応じた信号を取り出すことができる。
なお、図8(D)に示したASICホール素子回路200Bにおいても、磁束変化の影響だけでなく、外部のノイズの影響も除去できる。
その結果、ホール素子チップ210内のホール素子HEの検出電圧のみが演算増幅回路チップ220に入力され、演算増幅回路チップ220からホール素子HEの検出信号に応じた信号を取り出すことができる。
なお、図8(D)に示したASICホール素子回路200Bにおいても、磁束変化の影響だけでなく、外部のノイズの影響も除去できる。
また演算増幅回路チップ220において、ホール素子HEの検出電圧を適宜増幅したり、場合によっては、フィルタ処理を行うこともできる。
さらに、演算増幅回路チップ220からホール素子チップ210の制御電圧を印加することもできる。
さらに、演算増幅回路チップ220からホール素子チップ210の制御電圧を印加することもできる。
ASICホール素子回路200Bを、たとえば、電流センサとして使用したとき、第1実施の形態のホール素子回路100を電流センサとして使用した場合と同様の効果が得られる。
第2例
図9は、本発明のホール素子回路の実施の形態の第2例としてASICホール素子回路の第2例を示す外観図である。
図9(A)は、図8(A)を参照して述べたASICホール素子回路200と同様である。
ASICホール素子回路を電流センサとして用いるとき、ホール素子チップ210内のホール素子HEが検出対象の電流が流れる電線などの近傍に配置される。
図9(B)は、図8(A)に示したASICホール素子回路200の第1、第2出力ピン231、232を削除してホール素子チップ210と演算増幅回路チップ220とに分離した図を示す。
図9(C)は、図8(A)に示したASICホール素子回路200の第1、第2出力ピン231、232に代えて、並行する第1、第2導電体261、262と、これらの一端に接続され対向する向きで演算増幅回路チップ220の第1、第2入力端子221、222にそれぞれ接続される第3、第4導電体263、264と、第1、第2導電体261、262の他端に接続され対向する向きでホール素子チップ210の第1、第2出力用電極211、212にそれぞれ接続される第5、第6導電体265、266とを有する導電体260を示している。
図9は、本発明のホール素子回路の実施の形態の第2例としてASICホール素子回路の第2例を示す外観図である。
図9(A)は、図8(A)を参照して述べたASICホール素子回路200と同様である。
ASICホール素子回路を電流センサとして用いるとき、ホール素子チップ210内のホール素子HEが検出対象の電流が流れる電線などの近傍に配置される。
図9(B)は、図8(A)に示したASICホール素子回路200の第1、第2出力ピン231、232を削除してホール素子チップ210と演算増幅回路チップ220とに分離した図を示す。
図9(C)は、図8(A)に示したASICホール素子回路200の第1、第2出力ピン231、232に代えて、並行する第1、第2導電体261、262と、これらの一端に接続され対向する向きで演算増幅回路チップ220の第1、第2入力端子221、222にそれぞれ接続される第3、第4導電体263、264と、第1、第2導電体261、262の他端に接続され対向する向きでホール素子チップ210の第1、第2出力用電極211、212にそれぞれ接続される第5、第6導電体265、266とを有する導電体260を示している。
図9(D)に示したASICホール素子回路200Cは、対称な位置関係にあり並行する第1、第2導電体261、262において磁束変化に起因して発生する誘起電圧が相殺される。
さらに、対称な位置関係にある、対向する第3、第4導電体263、264、対向する第5、第6導電体265、266においても、磁束変化に起因して発生する誘起電圧が相殺される。
図9(D)に示したASICホール素子回路200Cにおいても、磁束変化の影響だけでなく、外部ノイズの影響を除去できる。
さらに、対称な位置関係にある、対向する第3、第4導電体263、264、対向する第5、第6導電体265、266においても、磁束変化に起因して発生する誘起電圧が相殺される。
図9(D)に示したASICホール素子回路200Cにおいても、磁束変化の影響だけでなく、外部ノイズの影響を除去できる。
演算増幅回路チップ220において、ホール素子HEの検出電圧を適宜増幅したり、場合によっては、フィルタ処理を行うこともできる。
また、演算増幅回路チップ220からホール素子チップ210の制御電圧を印加することもできる。
また、演算増幅回路チップ220からホール素子チップ210の制御電圧を印加することもできる。
図9(D)のASICホール素子回路200Cを、たとえば、電流センサとして使用したとき、第1実施の形態のホール素子回路100を電流センサとして使用した場合と同様の効果が得られる。
導電体260は、第1実施の形態の導電体15に対応する本発明の第5の導電体と、本発明のホール素子の第1、第2の出力端子に接続された第3、第4の導電体との両者の役割をしており、図9(A)に示した第1、第2出力ピン231、232を導電体260に代えるだけで、上述した効果を奏する。
第3例
図10は、本発明のホール素子回路の実施の形態の第3例としてASICホール素子回路の第3例を示す外観図である。
図10(A)は、図8(A)を参照して述べたASICホール素子回路200と同様である。
ホール素子デバイスを電流センサとして用いるとき、ホール素子チップ210内のホール素子HEが検出対象の電流が流れる電線などの近傍に配置される。
図10(B)は、図9(B)と同様、図8(A)に示したASICホール素子回路200の第1、第2出力ピン231、232を削除してホール素子チップ210と演算増幅回路チップ220とに分離した図を示す。
図10(C)は、第1、第2出力ピン231、232に代えて、ホール素子チップ210を挟んで上下に並行する第1、第2導電体271、272と、これらの一端に接続され対向する向きで演算増幅回路チップ220の第1、第2入力端子221、222にそれぞれ接続される第3、第4導電体273、274と、第1、第2導電体271、272の他端に接続され対向する向きでホール素子チップ210の第1、第2出力用電極211、212にそれぞれ接続される第5、第6導電体275、276とを有する導電体270を示している。
導電体270は、導電体260と同様、第1実施の形態の導電体15に対応する本発明の第5の導電体と、本発明のホール素子の第1、第2の出力端子に接続された第3、第4の導電体との両者の役割をしている。
図10は、本発明のホール素子回路の実施の形態の第3例としてASICホール素子回路の第3例を示す外観図である。
図10(A)は、図8(A)を参照して述べたASICホール素子回路200と同様である。
ホール素子デバイスを電流センサとして用いるとき、ホール素子チップ210内のホール素子HEが検出対象の電流が流れる電線などの近傍に配置される。
図10(B)は、図9(B)と同様、図8(A)に示したASICホール素子回路200の第1、第2出力ピン231、232を削除してホール素子チップ210と演算増幅回路チップ220とに分離した図を示す。
図10(C)は、第1、第2出力ピン231、232に代えて、ホール素子チップ210を挟んで上下に並行する第1、第2導電体271、272と、これらの一端に接続され対向する向きで演算増幅回路チップ220の第1、第2入力端子221、222にそれぞれ接続される第3、第4導電体273、274と、第1、第2導電体271、272の他端に接続され対向する向きでホール素子チップ210の第1、第2出力用電極211、212にそれぞれ接続される第5、第6導電体275、276とを有する導電体270を示している。
導電体270は、導電体260と同様、第1実施の形態の導電体15に対応する本発明の第5の導電体と、本発明のホール素子の第1、第2の出力端子に接続された第3、第4の導電体との両者の役割をしている。
図10(D)に示したASICホール素子回路200Dは、ホール素子チップ210を挟んで上下に並行する第1、第2導電体271、272において磁束変化に起因して発生する誘起電圧が相殺される。さらに、対向する第3、第4導電体273、274においても磁束変化に起因して発生する誘起電圧が相殺され、対向する第5、第6導電体275、276においても磁束変化に起因して発生する誘起電圧が相殺される。
図10(D)に示したASICホール素子回路200Dにおいても、磁束変化の影響だけでなく、外部ノイズの影響を除去できる。
図10(D)に示したASICホール素子回路200Dにおいても、磁束変化の影響だけでなく、外部ノイズの影響を除去できる。
演算増幅回路チップ220において、ホール素子HEの検出電圧を適宜増幅したり、場合によっては、フィルタ処理を行うこともできる。
また、演算増幅回路チップ220からホール素子チップ210の制御電圧を印加することもできる。
また、演算増幅回路チップ220からホール素子チップ210の制御電圧を印加することもできる。
図10(D)のASICホール素子回路200Dを、たとえば、電流センサとして使用したとき、第1実施の形態のホール素子回路100を電流センサとして使用した場合と同様の効果が得られる。
さらに、導電体270は、導電体260と同様、第1実施の形態の導電体15に対応する本発明の第5の導電体と、本発明のホール素子の第1、第2の出力端子に接続された第3、第4の導電体との両者の役割をしており、図10(A)に示した第1、第2出力ピン231、232を導電体270に代えるだけで、上述した効果を奏する。
さらに、導電体270は、導電体260と同様、第1実施の形態の導電体15に対応する本発明の第5の導電体と、本発明のホール素子の第1、第2の出力端子に接続された第3、第4の導電体との両者の役割をしており、図10(A)に示した第1、第2出力ピン231、232を導電体270に代えるだけで、上述した効果を奏する。
第3実施の形態
図8〜図10を参照して述べたASICホール素子回路200B、200C、200Dを、第1実施の形態のホール素子回路100に適用することもできる。
その場合、図8〜図10における、ホール素子チップ210をホール素子本体11に置き換え、演算増幅回路チップ220を信号処理回路20に置き換え、第1、第2出力用電極211、212を第1、第2出力ピンOP1,OP2に置き換え、第1、第2入力端子221、222を第1、第2制御ピンCP1,CP2に置き換える。
以下、各例について述べる。
図8〜図10を参照して述べたASICホール素子回路200B、200C、200Dを、第1実施の形態のホール素子回路100に適用することもできる。
その場合、図8〜図10における、ホール素子チップ210をホール素子本体11に置き換え、演算増幅回路チップ220を信号処理回路20に置き換え、第1、第2出力用電極211、212を第1、第2出力ピンOP1,OP2に置き換え、第1、第2入力端子221、222を第1、第2制御ピンCP1,CP2に置き換える。
以下、各例について述べる。
第1例
図8(D)に示したASICホール素子回路200Bに対応するホール素子回路100としては、第1、第2出力ピンOP1,OP2の他に導電体15が付加される導電体15として、第1、第2出力ピンOP1,OP2、第2、第4導電性フレームF2、F4、ホール素子HEと並行し、かつ、たとえば、上下に重複する形状とする。
この内容は、第1実施の形態で述べたものと実質的に同じである。
図8(D)に示したASICホール素子回路200Bに対応するホール素子回路100としては、第1、第2出力ピンOP1,OP2の他に導電体15が付加される導電体15として、第1、第2出力ピンOP1,OP2、第2、第4導電性フレームF2、F4、ホール素子HEと並行し、かつ、たとえば、上下に重複する形状とする。
この内容は、第1実施の形態で述べたものと実質的に同じである。
第2例
図9(D)に示したASICホール素子回路200Cに対応するホール素子回路100としては、第1、第2出力ピンOP1,OP2(第3および第4の導電体)と、導電体15(第5の導電体)と合体して、並行する第11および第12の導電体と、前記第11および第12の導電体の一端に接続され、相互に直交し、前記信号処理回路の第1、第2入力端子に接続される第13および第14の導電体と、前記第11および第12の導電体の他端に接続され、相互に直交し、前記ホール素子チップの第1、第2の出力電極に接続される第15および第16の導電体とを有する構成とする。
図9(D)に示したASICホール素子回路200Cに対応するホール素子回路100としては、第1、第2出力ピンOP1,OP2(第3および第4の導電体)と、導電体15(第5の導電体)と合体して、並行する第11および第12の導電体と、前記第11および第12の導電体の一端に接続され、相互に直交し、前記信号処理回路の第1、第2入力端子に接続される第13および第14の導電体と、前記第11および第12の導電体の他端に接続され、相互に直交し、前記ホール素子チップの第1、第2の出力電極に接続される第15および第16の導電体とを有する構成とする。
第3例
図10(D)に示したASICホール素子回路200Dに対応するホール素子回路100としては、第1、第2出力ピンOP1,OP2(第3および第4の導電体)と、導電体15(第5の導電体)と合体して、前記ホール素子を挟んで並行する第11および第12の導電体と、前記第11および第12の導電体の一端に接続され、前記ホール素子の両側で相互に直交し、前記信号処理回路の第1、第2入力端子に接続される第13および第14の導電体と、前記第11および第12の導電体の他端に接続され、前記ホール素子の両側で相互に直交し、前記ホール素子の第1、第2の出力電極に接続される第15および第16の導電体とを有する構成とする。
図10(D)に示したASICホール素子回路200Dに対応するホール素子回路100としては、第1、第2出力ピンOP1,OP2(第3および第4の導電体)と、導電体15(第5の導電体)と合体して、前記ホール素子を挟んで並行する第11および第12の導電体と、前記第11および第12の導電体の一端に接続され、前記ホール素子の両側で相互に直交し、前記信号処理回路の第1、第2入力端子に接続される第13および第14の導電体と、前記第11および第12の導電体の他端に接続され、前記ホール素子の両側で相互に直交し、前記ホール素子の第1、第2の出力電極に接続される第15および第16の導電体とを有する構成とする。
以上の実施の形態は、第1実施の形態のホール素子回路100および図8〜図10を参照して述べたASICホール素子回路200を、主として電流センサとして使用する場合を例示して述べたが、本発明の実施に際しては、ホール素子回路100および図8〜図10を参照して述べたASICホール素子回路200の適用は、電流センサには限定されず、たとえば、回転体の回転数の検出など、ホール素子が検出可能なものへの適用が可能である。
1…ホール素子本体
11…ホール素子本体部
HE…ホール素子、F1〜F4…導電性フレーム、
W1〜W4…ワイヤ、111…ホールダイ、115…パッケージ
CT1,CT2…制御信号端子、OT1,OT2…信号出力端子
12…接続ピン
15、150…導電体
100…ホール素子回路
OP…演算増幅回路
CV…制御電圧電源CV
200,200A〜200D…ASICホール素子回路
210…ホール素子チップ
220…演算増幅回路チップ
250、260、270…導電体
11…ホール素子本体部
HE…ホール素子、F1〜F4…導電性フレーム、
W1〜W4…ワイヤ、111…ホールダイ、115…パッケージ
CT1,CT2…制御信号端子、OT1,OT2…信号出力端子
12…接続ピン
15、150…導電体
100…ホール素子回路
OP…演算増幅回路
CV…制御電圧電源CV
200,200A〜200D…ASICホール素子回路
210…ホール素子チップ
220…演算増幅回路チップ
250、260、270…導電体
Claims (10)
- ホール素子と、
前記ホール素子の第1、第2の制御端子に接続された第1および第2の導電体と、
前記ホール素子の第1、第2の出力端子に接続された第3および第4の導電体と、
第5の導電体と
を有し、
前記第5の導電体は、少なくとも前記第3および第4の導電体において磁束変化に起因して発生する第1誘起電圧と同じかまたはほぼ同じ第2の誘起電圧が発生するように設けられており、
前記第1の誘起電圧と前記第2の誘起電圧とが相殺されるように、前記第5の導電体の一端と、前記第3導電体の前記第1の出力端子に接続された端部と異なる端部または第4の導電体の前記第2の出力端子に接続された端部と異なる端部とが接続される、
ホール素子デバイス。 - 前記第5の導電体は、少なくとも前記第3および第4の導電体の近傍に、前記第3および第4の導電体と並行して配設される、
請求項1に記載のホール素子デバイス。 - 前記ホール素子、前記第1および第2の導電体および前記第3および第4の導電性体は、パッケージ内に収容されており、
前記第5の導電体は、前記パッケージの外部に、少なくとも前記第3および第4の導電体の近傍に、前記第3および第4の導電体と並行して配設される、
請求項2に記載のホール素子デバイス。 - 前記パッケージの外部において、前記第1〜第4の導電体の端部に接続された第1〜第4の導電性ピンが設けられ、
前記第5の導電体は、前記第3および第4の導電体に接続された前記第3および第4の導電性ピンにおいて磁束変化に起因して発生する第3誘起電圧と同じかまたはほぼ同じ第4の誘起電圧が発生するように設けられた付加的な導電体を含み、
前記第1の誘起電圧と前記第3の誘起電圧との和と、前記第2の誘起電圧と前記第4の誘起電圧との和とが相殺されるように、前記付加的な導電体を有する第5の導電体と、前記第3導電性ピンまたは前記第4の導電性ピンの一端とが接続される、
請求項3に記載のホール素子デバイス。 - 請求項1〜4のいずれかのホール素子デバイスと、
演算増幅回路を含む信号処理回路とを有し、
前記ホール素子デバイスの前記第5の導電体の他端と、第4の導電体の前記第2の出力端子に接続された端部と異なる端部または前記第3導電体の前記第1の出力端子に接続された端部と異なる端部とが、前記信号処理回路の入力端子に接続されている、
ホール素子回路。 - 前記第3および第4の導電体と前記第5の導電体と合体して、並行する第11および第12の導電体と、前記第11および第12の導電体の一端に接続され、相互に直交し、前記信号処理回路の第1、第2入力端子に接続される第13および第14の導電体と、前記第11および第12の導電体の他端に接続され、相互に直交し、前記ホール素子チップの第1、第2の出力電極に接続される第15および第16の導電体とを有する構成とする、 請求項5に記載のホール素子回路。
- 前記第3および第4の導電体と前記第5の導電体と合体して、前記ホール素子を挟んで並行する第11および第12の導電体と、前記第11および第12の導電体の一端に接続され、前記ホール素子の両側で相互に直交し、前記信号処理回路の第1、第2入力端子に接続される第13および第14の導電体と、前記第11および第12の導電体の他端に接続され、前記ホール素子の両側で相互に直交し、前記ホール素子の第1、第2の出力電極に接続される第15および第16の導電体とを有する構成とする、
請求項5に記載のホール素子回路。 - ホール素子チップであって、ホール素子を含み、当該ホール素子チップの対向する端部に配設された第1、第2の制御電極と、該第1、第2の制御電極と直交する当該ホール素子チップの対向する端部に配設された第1、第2の出力電極とを有するホール素子チップと、
1端面に第1、第2入力端子を有し、前記ホール素子チップにおけるホール素子の検出信号を信号処理する演算処理回路チップと、
前記ホール素子で検出した信号を前記第1、第2の出力電極から前記演算増幅回路チップの前記第1、第2入力端子に導く、第1および第2の導電体と、
前記第1、第2の出力電極と、前記第1および第2の導電体と前記ホール素子の配設位置と並行し、前記第1、第2の出力電極と、前記第1および第2の導電体と前記ホール素子と重複する位置に一巡して配設され、その一部が前記第1または第2の導電体と接続れている第3の導電体と
を有するホール素子回路。 - ホール素子チップであって、ホール素子を含み、当該ホール素子チップの対向する端部に配設された第1、第2の制御電極と、該第1、第2の制御電極と直交する当該ホール素子チップの対向する端部に配設された第1、第2の出力電極とを有するホール素子チップと、
1端面に第1、第2入力端子を有し、前記ホール素子チップにおけるホール素子の検出信号を信号処理する演算処理回路チップと、
前記ホール素子チップに設けられた前記ホール素子で検出した信号を前記第1、第2の出力電極から前記演算増幅回路チップの前記第1、第2入力端子に導く導電体と
を有し、
前記導電体は、
並行する第1および第2の導電体と、
前記第1および第2の導電体の一端に接続され、相互に直交し、前記演算増幅回路チップの第1、第2入力端子に接続される第3および第4の導電体と、
前記第1および第2の導電体の他端に接続され、相互に直交し、前記ホール素子チップの第1、第2の出力電極に接続される第5および第6の導電体と
を有する、
ホール素子回路。 - ホール素子チップであって、ホール素子を含み、当該ホール素子チップの対向する端部に配設された第1、第2の制御電極と、該第1、第2の制御電極と直交する当該ホール素子チップの対向する端部に配設された第1、第2の出力電極とを有するホール素子チップと、
1端面に第1、第2入力端子を有し、前記ホール素子チップにおけるホール素子の検出信号を信号処理する演算処理回路チップと、
前記ホール素子チップに設けられた前記ホール素子で検出した信号を前記第1、第2の出力電極から前記演算増幅回路チップの前記第1、第2入力端子に導く、導電体と
を有し、
前記導電体は、
前記ホール素子チップを挟んで並行する第1および第2の導電体と、
前記第1および第2の導電体の一端に接続され、前記ホール素子チップの両側で相互に直交し、前記演算増幅回路チップの第1、第2入力端子に接続される第3および第4の導電体と、
前記第1および第2の導電体の他端に接続され、前記ホール素子チップの両側で相互に直交し、前記ホール素子チップの第1、第2の出力電極に接続される第5および第6の導電体と
を有する、
ホール素子回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005289709A JP2007103556A (ja) | 2005-10-03 | 2005-10-03 | ホール素子デバイスとそれを用いたホール素子回路 |
PCT/JP2006/318744 WO2007040058A1 (ja) | 2005-10-03 | 2006-09-21 | ホール素子デバイスとそれを用いたホール素子回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005289709A JP2007103556A (ja) | 2005-10-03 | 2005-10-03 | ホール素子デバイスとそれを用いたホール素子回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007103556A true JP2007103556A (ja) | 2007-04-19 |
Family
ID=37906101
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005289709A Pending JP2007103556A (ja) | 2005-10-03 | 2005-10-03 | ホール素子デバイスとそれを用いたホール素子回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2007103556A (ja) |
WO (1) | WO2007040058A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013539051A (ja) * | 2010-10-08 | 2013-10-17 | アレグロ・マイクロシステムズ・エルエルシー | 磁場センサにおいて過渡信号を低減させるための装置および方法 |
WO2014155888A1 (ja) * | 2013-03-29 | 2014-10-02 | 日本電産サンキョー株式会社 | 磁気センサ装置 |
JP2015232445A (ja) * | 2014-06-09 | 2015-12-24 | 日産自動車株式会社 | 磁界センサ及び磁界センサを備えたモータ |
JP2016042055A (ja) * | 2014-08-18 | 2016-03-31 | 大崎電気工業株式会社 | 電流検出装置及び電流検出装置に利用可能な接続装置 |
US9535139B2 (en) | 2011-10-31 | 2017-01-03 | Asahi Kasei Microdevices Corporation | Magnetic sensor |
JPWO2016056137A1 (ja) * | 2014-10-10 | 2017-07-20 | 日立金属株式会社 | 電流検出装置、及び電流検出方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0424453Y2 (ja) * | 1986-06-09 | 1992-06-09 | ||
JP2897996B2 (ja) * | 1988-10-05 | 1999-05-31 | 旭化成電子株式会社 | 磁界検出装置 |
JPH03102277A (ja) * | 1989-12-13 | 1991-04-26 | Hinode Pawatoronikusu Kk | ホール素子利用の信号取出回路の構成用プリント基板 |
-
2005
- 2005-10-03 JP JP2005289709A patent/JP2007103556A/ja active Pending
-
2006
- 2006-09-21 WO PCT/JP2006/318744 patent/WO2007040058A1/ja active Application Filing
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013539051A (ja) * | 2010-10-08 | 2013-10-17 | アレグロ・マイクロシステムズ・エルエルシー | 磁場センサにおいて過渡信号を低減させるための装置および方法 |
JP2017021043A (ja) * | 2010-10-08 | 2017-01-26 | アレグロ・マイクロシステムズ・エルエルシー | 磁場センサにおいて過渡信号を低減させるための装置および方法 |
US9535139B2 (en) | 2011-10-31 | 2017-01-03 | Asahi Kasei Microdevices Corporation | Magnetic sensor |
WO2014155888A1 (ja) * | 2013-03-29 | 2014-10-02 | 日本電産サンキョー株式会社 | 磁気センサ装置 |
JP2015232445A (ja) * | 2014-06-09 | 2015-12-24 | 日産自動車株式会社 | 磁界センサ及び磁界センサを備えたモータ |
JP2016042055A (ja) * | 2014-08-18 | 2016-03-31 | 大崎電気工業株式会社 | 電流検出装置及び電流検出装置に利用可能な接続装置 |
JPWO2016056137A1 (ja) * | 2014-10-10 | 2017-07-20 | 日立金属株式会社 | 電流検出装置、及び電流検出方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2007040058A1 (ja) | 2007-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1965217B1 (en) | High bandwidth open-loop current sensor | |
JP5866583B2 (ja) | 電流センサ | |
JP5879595B2 (ja) | 電流センサ | |
JP5787243B2 (ja) | 電流測定装置 | |
US8823361B2 (en) | Electrical current sensor device | |
US20120306487A1 (en) | Electrical current sensing circuit, printed circuit board assembly and electrical current sensor device with the same | |
WO2006090769A1 (ja) | 電流測定装置 | |
JP6940433B2 (ja) | 容量式電磁流量計 | |
JP2007103556A (ja) | ホール素子デバイスとそれを用いたホール素子回路 | |
JP2004517326A (ja) | 装置、電流測定器及び自動車 | |
EP2975417B1 (en) | Measurement device and mounting unit | |
CN108061581A (zh) | 电磁流量计 | |
JP6384677B2 (ja) | 電流センサ | |
JPS63191069A (ja) | 電流検出器 | |
JP2010197155A (ja) | 磁束検出装置 | |
JP2014066589A (ja) | 電流検出装置 | |
JP5704347B2 (ja) | 電流センサ | |
JP5704352B2 (ja) | 電流センサ | |
CN209690393U (zh) | 电路板及电力电子设备 | |
JP6940434B2 (ja) | 容量式電磁流量計 | |
JPH0424453Y2 (ja) | ||
JP2021042958A (ja) | 静電容量式電磁流量計 | |
JP6035489B6 (ja) | 電流センサ | |
JP2007085824A (ja) | 磁気検出装置 | |
CN109521255A (zh) | 电路板及电力电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070424 |