JP2007096241A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2007096241A JP2007096241A JP2005297955A JP2005297955A JP2007096241A JP 2007096241 A JP2007096241 A JP 2007096241A JP 2005297955 A JP2005297955 A JP 2005297955A JP 2005297955 A JP2005297955 A JP 2005297955A JP 2007096241 A JP2007096241 A JP 2007096241A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- film
- recess
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 (a)半導体基板上に、凹部が設けられた層間絶縁膜を形成する。(b)凹部の内面及び層間絶縁膜の上面に密着層を形成する。(c)密着層の表面を、第1の金属元素を含むCu合金からなる補助膜で被覆する。(d)凹部内に、第1の金属元素以外の第2の金属元素を含む導電部材を充填すると共に、補助膜の上に導電部材を堆積させる。(e)熱処理を行うことにより、補助膜内の第1の金属元素の原子を、凹部の内面に偏析させる。この密着層は、層間絶縁膜の表面上に補助膜を直接堆積させた場合に比べて、補助膜の密着性を高める元素を含む。
【選択図】 図2−2
Description
W.A.Lanford et al.,"Low-temperature passivation of copper by doping with Al or Mg", ThinSolid Films, 262(1995) p.234-241 T. Usui et al., "LowResistive and Highly Reliable Cu Dual-Damascene Interconnect Technology UsingSelf-Formed MnSixOy Barrier Layer", IITC 2005, Session 9.2
導電部材と層間絶縁膜との界面に第1の金属元素の原子が偏析している。この偏析した原子と層間絶縁膜中の元素とが反応した反応物層が、密着層及び拡散防止層として機能する。
保護膜6の上に、低誘電率絶縁材料からなる層間絶縁膜10が形成されている。層間絶縁膜10に、その底面まで達し、導電プラグ5Bの上方を通過する配線溝が形成されている。この配線溝内に第1層目の銅配線11が充填されている。銅配線11は、導電プラグ5Bに接続される。
配線層の層間絶縁膜23に配線溝25が形成され、ビア層の層間絶縁膜21にビアホール24が形成されている。配線溝25はエッチングストッパ膜22の上面まで達する。ビアホール24は、配線溝25の底面に開口するとともに、キャップ膜20を貫通して下層の配線11の上面まで達する。
図2Fに示すように、化学機械研磨(CMP)を行い、余分な導電部材33を除去する。配線溝25及びビアホール24内に残った導電部材33が第2層目の配線を構成すると共に、第1層目の配線と第2層目の配線とを接続する層間接続部材を兼ねる。
密着層31の構成元素は、最終的には導電部材33内に拡散する。このため、密着層31の材料として、Cuと合金を形成しても、低い抵抗率を維持する金属を選択することが好ましい。
図5に、種々の元素の温度1000Kにおける拡散係数と抵抗率とを示す。横軸は、拡散係数を単位「m2/s」で表し、縦軸は、濃度0.05重量%のCu合金の抵抗率を単位「10−7Ωm」で表す。拡散係数が大きく、かつ抵抗率が低い元素として、Ag、Zn、Cd、Sn、Al、Mn、Cr、Pd、Beが候補に挙げられる。Mnは、既に説明したように、導電部材33と層間絶縁膜23との界面に偏析してしまうため、密着層31の材料として適さない。また、Beは、その酸化物が人体に有害であるため、取り扱いに不便である。Ag以外に、Zn、Cd、Sn、Al、Cr、及びPdが、密着層31の材料の候補として挙げられる。
図6Aに示した配線溝25及びビアホール24を形成するまでの工程は、図2A及び図2Bを参照して説明した第1の実施例の工程と同じである。配線溝25及びビアホール24を形成した後、基板を前処理チャンバ内に配置し、基板表面をシラン(SiH4)プラズマに晒す。これにより、層間絶縁膜23の上面の表層部、及び配線溝25及びビアホール24の内面の表層部に、Siが添加された改質層41が形成される。改質層41は、層間絶縁膜23及び21の表面から離れた領域におけるSi濃度よりも高濃度にSiを含む。
上記実施例から、以下の付記に示す発明が導出される。
(a)半導体基板上に、凹部が設けられた層間絶縁膜を形成する工程と、
(b)前記凹部の内面及び前記層間絶縁膜の上面に密着層を形成する工程と、
(c)前記密着層の表面を、第1の金属元素を含むCu合金からなる補助膜で被覆する工程と、
(d)前記凹部内に、前記第1の金属元素以外の第2の金属元素を含む導電部材を充填すると共に、前記補助膜の上に該導電部材を堆積させる工程と、
(e)熱処理を行うことにより、前記補助膜内の前記第1の金属元素の原子を、前記凹部の内面に偏析させる工程と
を有し、前記密着層は、前記層間絶縁膜の表面上に前記補助膜を直接堆積させた場合に比べて、該補助膜の密着性を高める元素を含む半導体装置の製造方法。
前記第1の金属元素が、Mn、Al、Mg、NiまたはReである付記1に記載の半導体装置の製造方法。
前記工程bにおいて、Ag、Zn、Cd、Sn、Al、Cr、及びPdからなる群より選択された少なくとも1つの金属元素を含む前記密着層を、前記凹部の内面及び前記層間絶縁膜の上面の上に堆積させ、
前記工程eにおいて、前記密着層を構成する金属元素を、前記導電部材内に拡散させる付記1または2に記載の半導体装置の製造方法。
前記工程bにおいて、前記層間絶縁膜の上面の上に堆積する部分が、前記凹部の内面を覆う部分よりも厚くなる条件で前記補助膜を堆積させる付記3に記載の半導体装置の製造方法。
前記工程bにおいて、S、P、C、Si、及びBからなる群より選択された少なくとも1つの元素を主成分とする材料からなる前記密着層を、前記凹部の内面及び前記層間絶縁膜の上面の上に堆積させる付記1または2に記載の半導体装置の製造方法。
前記工程bにおいて、前記層間絶縁膜の上面の上に堆積する部分が、前記凹部の内面を覆う部分よりも厚くなる条件で前記密着層を堆積させる付記5に記載の半導体装置の製造方法。
前記工程bにおいて、前記層間絶縁膜の表面を、S、N、P、C、Si、O、及びBからなる群より選択された少なくとも1つの元素を含む雰囲気に晒して該層間絶縁膜の表層部に該元素を添加することにより、前記密着層を形成する付記1または2に記載の半導体装置の製造方法。
前記工程bにおいて、S、N、P、C、Si、O、及びBからなる群より選択された少なくとも1つの元素を含むイオンビームを用いて、前記層間絶縁膜の表層部にイオン注入を行うことにより、前記密着層を形成する付記1または2に記載の半導体装置の製造方法。
前記密着層が、S、N、P、C、Si、O、及びBからなる群より選択された少なくとも1つの元素を含み、前記工程eにおいて、前記補助膜と前記密着層との界面に、硫化マンガン、窒化マンガン、リン化マンガン、珪化マンガン、及びホウ化マンガンからなる群より選択された1つの化合物を含むバリア層を形成する付記1または2に記載の半導体装置の製造方法。
半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜に形成された凹部と、
前記凹部内に充填され、Mn、Al、Mg、Ni、及びRe以外の金属元素を含む銅合金からなる導電部材と
を有し、
前記導電部材と前記層間絶縁膜との界面に、Mn、Al、Mg、Ni、及びReからなる群より選択された少なくとも1つの金属元素が偏析している半導体装置。
前記導電部材に含まれるCu以外の金属元素が、Ag、Zn、Cd、Sn、Al、Cr、またはPdである付記10に記載の半導体装置。
半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜に形成された凹部と、
前記凹部内に充填され、Mn、Al、Mg、Ni、及びRe以外の金属元素を含む銅合金からなる導電部材と
を有し、
前記導電部材と前記層間絶縁膜との界面に、Mn、Al、Mg、Ni、及びReからなる群より選択された少なくとも1つの金属元素が偏析しており、
前記層間絶縁膜内の、S、N、P、C、Si、O、及びBからなる群より選択された少なくとも1つの元素の濃度が、前記凹部の内面に接する部分において、内面から離れた領域における濃度よりも高い半導体装置。
2 素子分離絶縁膜
3 MOSFET
4、10、21、23、51、53 層間絶縁膜
5A バリアメタル膜
5B 導電プラグ
6、20、50 キャップ膜
11 配線
22、52 エッチングストッパ膜
24、54 ビアホール
25、55 配線溝
30、33、43、60 導電部材
31 密着層
32、42 補助膜
34、44 バリア層
35、45 酸化マンガン膜
41 改質層
Claims (10)
- (a)半導体基板上に、凹部が設けられた層間絶縁膜を形成する工程と、
(b)前記凹部の内面及び前記層間絶縁膜の上面に密着層を形成する工程と、
(c)前記密着層の表面を、第1の金属元素を含むCu合金からなる補助膜で被覆する工程と、
(d)前記凹部内に、前記第1の金属元素以外の第2の金属元素を含む導電部材を充填すると共に、前記補助膜の上に該導電部材を堆積させる工程と、
(e)熱処理を行うことにより、前記補助膜内の前記第1の金属元素の原子を、前記凹部の内面に偏析させる工程と
を有し、前記密着層は、前記層間絶縁膜の表面上に前記補助膜を直接堆積させた場合に比べて、該補助膜の密着性を高める元素を含む半導体装置の製造方法。 - 前記第1の金属元素が、Mn、Al、Mg、NiまたはReである請求項1に記載の半導体装置の製造方法。
- 前記工程bにおいて、Ag、Zn、Cd、Sn、Al、Cr、及びPdからなる群より選択された少なくとも1つの金属元素を含む前記密着層を、前記凹部の内面及び前記層間絶縁膜の上面の上に堆積させ、
前記工程eにおいて、前記密着層を構成する金属元素を、前記導電部材内に拡散させる請求項1または2に記載の半導体装置の製造方法。 - 前記工程bにおいて、S、P、C、Si、及びBからなる群より選択された少なくとも1つの元素を主成分とする材料からなる前記密着層を、前記凹部の内面及び前記層間絶縁膜の上面の上に堆積させる請求項1または2に記載の半導体装置の製造方法。
- 前記工程bにおいて、前記層間絶縁膜の表面を、S、N、P、C、Si、O、及びBからなる群より選択された少なくとも1つの元素を含む雰囲気に晒して該層間絶縁膜の表層部に該元素を添加することにより、前記密着層を形成する請求項1または2に記載の半導体装置の製造方法。
- 前記工程bにおいて、S、N、P、C、Si、O、及びBからなる群より選択された少なくとも1つの元素を含むイオンビームを用いて、前記層間絶縁膜の表層部にイオン注入を行うことにより、前記密着層を形成する請求項1または2に記載の半導体装置の製造方法。
- 前記密着層が、S、N、P、C、Si、O、及びBからなる群より選択された少なくとも1つの元素を含み、前記工程eにおいて、前記補助膜と前記密着層との界面に、硫化マンガン、窒化マンガン、リン化マンガン、珪化マンガン、及びホウ化マンガンからなる群より選択された1つの化合物を含むバリア層を形成する請求項1または2に記載の半導体装置の製造方法。
- 半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜に形成された凹部と、
前記凹部内に充填され、Mn、Al、Mg、Ni、及びRe以外の金属元素を含む銅合金からなる導電部材と
を有し、
前記導電部材と前記層間絶縁膜との界面に、Mn、Al、Mg、Ni、及びReからなる群より選択された少なくとも1つの金属元素が偏析している半導体装置。 - 前記導電部材に含まれるCu以外の金属元素が、Ag、Zn、Cd、Sn、Al、Cr、またはPdである請求項8に記載の半導体装置。
- 半導体基板の上に形成された層間絶縁膜と、
前記層間絶縁膜に形成された凹部と、
前記凹部内に充填され、Mn、Al、Mg、Ni、及びRe以外の金属元素を含む銅合金からなる導電部材と
を有し、
前記導電部材と前記層間絶縁膜との界面に、Mn、Al、Mg、Ni、及びReからなる群より選択された少なくとも1つの金属元素が偏析しており、
前記層間絶縁膜内の、S、N、P、C、Si、O、及びBからなる群より選択された少なくとも1つの元素の濃度が、前記凹部の内面に接する部分において、内面から離れた領域における濃度よりも高い半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005297955A JP4523535B2 (ja) | 2005-08-30 | 2005-10-12 | 半導体装置の製造方法 |
US11/289,512 US7713869B2 (en) | 2005-08-30 | 2005-11-30 | Manufacture method for semiconductor device suitable for forming wirings by damascene method and semiconductor device |
US12/731,515 US7846833B2 (en) | 2005-08-30 | 2010-03-25 | Manufacture method for semiconductor device suitable for forming wirings by damascene method and semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005248554 | 2005-08-30 | ||
JP2005297955A JP4523535B2 (ja) | 2005-08-30 | 2005-10-12 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007096241A true JP2007096241A (ja) | 2007-04-12 |
JP4523535B2 JP4523535B2 (ja) | 2010-08-11 |
Family
ID=37802940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005297955A Active JP4523535B2 (ja) | 2005-08-30 | 2005-10-12 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7713869B2 (ja) |
JP (1) | JP4523535B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007141927A (ja) * | 2005-11-15 | 2007-06-07 | Sony Corp | 半導体装置および半導体装置の製造方法 |
JP2007227507A (ja) * | 2006-02-22 | 2007-09-06 | Fujitsu Ltd | 半導体装置の製造方法および半導体装置 |
JP2009141058A (ja) * | 2007-12-05 | 2009-06-25 | Fujitsu Microelectronics Ltd | 半導体装置およびその製造方法 |
JP2009206472A (ja) * | 2008-01-28 | 2009-09-10 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置、電子機器、半導体製造装置及び記憶媒体 |
JP2009224705A (ja) * | 2008-03-18 | 2009-10-01 | Toshiba Mobile Display Co Ltd | 配線形成方法 |
JP2010080681A (ja) * | 2008-09-26 | 2010-04-08 | Mitsubishi Materials Corp | 薄膜トランジスター |
JP2010098300A (ja) * | 2008-09-16 | 2010-04-30 | Tohoku Univ | 銅配線、銅配線の形成方法および半導体装置 |
JP2010103324A (ja) * | 2008-10-24 | 2010-05-06 | Mitsubishi Materials Corp | バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター |
US7755192B2 (en) | 2008-03-25 | 2010-07-13 | Tohoku University | Copper interconnection structure, barrier layer including carbon and hydrogen |
JP2011049217A (ja) * | 2009-08-25 | 2011-03-10 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
US8324730B2 (en) | 2008-12-19 | 2012-12-04 | Advanced Interconnect Materials Llc | Copper interconnection structure and method for forming copper interconnections |
US8415798B2 (en) | 2008-02-27 | 2013-04-09 | Fujitsu Semiconductor Limited | Semiconductor device having a conductor buried in an opening |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8188599B2 (en) * | 2006-02-28 | 2012-05-29 | Advanced Interconnect Materials, Llc | Semiconductor device, its manufacturing method, and sputtering target material for use in the method |
US20070257323A1 (en) * | 2006-05-05 | 2007-11-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Stacked contact structure and method of fabricating the same |
JP2007305739A (ja) * | 2006-05-10 | 2007-11-22 | Nec Electronics Corp | 半導体装置 |
US7998857B2 (en) * | 2007-10-24 | 2011-08-16 | Intel Corporation | Integrated circuit and process for fabricating thereof |
JP5441345B2 (ja) * | 2008-03-27 | 2014-03-12 | 富士フイルム株式会社 | 研磨液、及び研磨方法 |
JP5353109B2 (ja) * | 2008-08-15 | 2013-11-27 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP2010245235A (ja) * | 2009-04-03 | 2010-10-28 | Panasonic Corp | 半導体装置及びその製造方法 |
JP2011009439A (ja) * | 2009-06-25 | 2011-01-13 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
JP5507909B2 (ja) * | 2009-07-14 | 2014-05-28 | 東京エレクトロン株式会社 | 成膜方法 |
US8653663B2 (en) | 2009-10-29 | 2014-02-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier layer for copper interconnect |
US8138084B2 (en) * | 2009-12-23 | 2012-03-20 | Intel Corporation | Electroless Cu plating for enhanced self-forming barrier layers |
US20120070981A1 (en) * | 2010-09-17 | 2012-03-22 | Clendenning Scott B | Atomic layer deposition of a copper-containing seed layer |
US8461683B2 (en) * | 2011-04-01 | 2013-06-11 | Intel Corporation | Self-forming, self-aligned barriers for back-end interconnects and methods of making same |
US8618661B2 (en) * | 2011-10-03 | 2013-12-31 | Texas Instruments Incorporated | Die having coefficient of thermal expansion graded layer |
JP5835696B2 (ja) | 2012-09-05 | 2015-12-24 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2014236192A (ja) * | 2013-06-05 | 2014-12-15 | 東京エレクトロン株式会社 | 酸化マンガン膜の形成方法 |
US9455182B2 (en) | 2014-08-22 | 2016-09-27 | International Business Machines Corporation | Interconnect structure with capping layer and barrier layer |
US9449874B1 (en) * | 2015-06-30 | 2016-09-20 | International Business Machines Corporation | Self-forming barrier for subtractive copper |
KR102460075B1 (ko) * | 2016-01-27 | 2022-10-31 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 제조 방법 |
US10325807B2 (en) * | 2016-12-14 | 2019-06-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method for manufacturing the same |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02119140A (ja) * | 1988-10-28 | 1990-05-07 | Seiko Epson Corp | 集積回路装置 |
JPH0547760A (ja) * | 1991-08-12 | 1993-02-26 | Hitachi Ltd | 半導体集積回路装置、その製造方法およびその製造に用いるスパツタターゲツト |
JPH06140398A (ja) * | 1992-10-27 | 1994-05-20 | Kawasaki Steel Corp | 集積回路装置 |
JPH1154458A (ja) * | 1997-05-08 | 1999-02-26 | Applied Materials Inc | メタライゼーション構造体 |
JPH11297696A (ja) * | 1998-04-09 | 1999-10-29 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US6249055B1 (en) * | 1998-02-03 | 2001-06-19 | Advanced Micro Devices, Inc. | Self-encapsulated copper metallization |
JP2002064098A (ja) * | 1999-08-27 | 2002-02-28 | Fujitsu Ltd | 金属配線構造、半導体装置及び半導体装置の製造方法 |
JP2003045960A (ja) * | 2001-08-01 | 2003-02-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US20050006776A1 (en) * | 2003-07-11 | 2005-01-13 | Taiwan Semiconductor Manufacturing Co. | Adhesion of copper and etch stop layer for copper alloy |
JP2005513813A (ja) * | 2001-12-28 | 2005-05-12 | ジェニテック カンパニー リミテッド | 基板上に半導体集積回路用銅配線を形成する方法 |
JP2005167081A (ja) * | 2003-12-04 | 2005-06-23 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2005277390A (ja) * | 2004-02-27 | 2005-10-06 | Handotai Rikougaku Kenkyu Center:Kk | 半導体装置及びその製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5821168A (en) * | 1997-07-16 | 1998-10-13 | Motorola, Inc. | Process for forming a semiconductor device |
US5994206A (en) * | 1997-10-06 | 1999-11-30 | Advanced Micro Devices, Inc. | Method of forming a high conductivity metal interconnect using metal gettering plug and system performing the method |
JP3627206B2 (ja) * | 1997-11-28 | 2005-03-09 | 住友イートンノバ株式会社 | イオン注入装置及びイオン注入方法 |
US6277745B1 (en) * | 1998-12-28 | 2001-08-21 | Taiwan Semiconductor Manufacturing Company | Passivation method of post copper dry etching |
JP2003068848A (ja) * | 2001-08-29 | 2003-03-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
WO2004040642A1 (en) * | 2002-10-29 | 2004-05-13 | Asm America, Inc. | Oxygen bridge structures and methods |
US6974768B1 (en) * | 2003-01-15 | 2005-12-13 | Novellus Systems, Inc. | Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films |
US20050151263A1 (en) * | 2004-01-08 | 2005-07-14 | Fujitsu Limited | Wiring structure forming method and semiconductor device |
KR100578221B1 (ko) * | 2004-05-06 | 2006-05-12 | 주식회사 하이닉스반도체 | 확산방지막을 구비하는 반도체소자의 제조 방법 |
JP2006165378A (ja) * | 2004-12-09 | 2006-06-22 | Sony Corp | 半導体装置の製造方法 |
-
2005
- 2005-10-12 JP JP2005297955A patent/JP4523535B2/ja active Active
- 2005-11-30 US US11/289,512 patent/US7713869B2/en active Active
-
2010
- 2010-03-25 US US12/731,515 patent/US7846833B2/en active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02119140A (ja) * | 1988-10-28 | 1990-05-07 | Seiko Epson Corp | 集積回路装置 |
JPH0547760A (ja) * | 1991-08-12 | 1993-02-26 | Hitachi Ltd | 半導体集積回路装置、その製造方法およびその製造に用いるスパツタターゲツト |
JPH06140398A (ja) * | 1992-10-27 | 1994-05-20 | Kawasaki Steel Corp | 集積回路装置 |
JPH1154458A (ja) * | 1997-05-08 | 1999-02-26 | Applied Materials Inc | メタライゼーション構造体 |
US6249055B1 (en) * | 1998-02-03 | 2001-06-19 | Advanced Micro Devices, Inc. | Self-encapsulated copper metallization |
JPH11297696A (ja) * | 1998-04-09 | 1999-10-29 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2002064098A (ja) * | 1999-08-27 | 2002-02-28 | Fujitsu Ltd | 金属配線構造、半導体装置及び半導体装置の製造方法 |
JP2003045960A (ja) * | 2001-08-01 | 2003-02-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2005513813A (ja) * | 2001-12-28 | 2005-05-12 | ジェニテック カンパニー リミテッド | 基板上に半導体集積回路用銅配線を形成する方法 |
US20050006776A1 (en) * | 2003-07-11 | 2005-01-13 | Taiwan Semiconductor Manufacturing Co. | Adhesion of copper and etch stop layer for copper alloy |
JP2005167081A (ja) * | 2003-12-04 | 2005-06-23 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2005277390A (ja) * | 2004-02-27 | 2005-10-06 | Handotai Rikougaku Kenkyu Center:Kk | 半導体装置及びその製造方法 |
Non-Patent Citations (1)
Title |
---|
USUI, T. ; NASU, H. ; KOIKE, J. ; WADA, M. ; TAKAHASHI, S. ; SHIMIZU, N. ; NISHIKAWA, T. ; YOSHIMARU: "Low resistive and highly reliable Cu dual-damascene interconnect technology using self-formed MnSixO", INTERCONNECT TECHNOLOGY CONFERENCE, 2005. PROCEEDINGS OF THE IEEE 2005 INTERNATIONAL, JPN6010009698, 29 August 2005 (2005-08-29), US, pages 188 - 190, ISSN: 0001592932 * |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007141927A (ja) * | 2005-11-15 | 2007-06-07 | Sony Corp | 半導体装置および半導体装置の製造方法 |
JP4675258B2 (ja) * | 2006-02-22 | 2011-04-20 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法および半導体装置 |
JP2007227507A (ja) * | 2006-02-22 | 2007-09-06 | Fujitsu Ltd | 半導体装置の製造方法および半導体装置 |
JP2009141058A (ja) * | 2007-12-05 | 2009-06-25 | Fujitsu Microelectronics Ltd | 半導体装置およびその製造方法 |
JP2009206472A (ja) * | 2008-01-28 | 2009-09-10 | Tokyo Electron Ltd | 半導体装置の製造方法、半導体装置、電子機器、半導体製造装置及び記憶媒体 |
TWI469218B (zh) * | 2008-01-28 | 2015-01-11 | Tokyo Electron Ltd | Semiconductor device manufacturing method, semiconductor device, electronic device, semiconductor manufacturing device and memory medium |
US8551879B2 (en) | 2008-02-27 | 2013-10-08 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing semiconductor device |
US8415798B2 (en) | 2008-02-27 | 2013-04-09 | Fujitsu Semiconductor Limited | Semiconductor device having a conductor buried in an opening |
JP2009224705A (ja) * | 2008-03-18 | 2009-10-01 | Toshiba Mobile Display Co Ltd | 配線形成方法 |
US7755192B2 (en) | 2008-03-25 | 2010-07-13 | Tohoku University | Copper interconnection structure, barrier layer including carbon and hydrogen |
US8163649B2 (en) | 2008-03-25 | 2012-04-24 | Advanced Interconnect Materials, Llc | Copper interconnection structure, semiconductor device, and method for forming copper interconnection structure |
US8258626B2 (en) | 2008-09-16 | 2012-09-04 | Advanced Interconnect Materials, Llc | Copper interconnection, method for forming copper interconnection structure, and semiconductor device |
US8420535B2 (en) | 2008-09-16 | 2013-04-16 | Advanced Interconnect Materials, Llc | Copper interconnection, method for forming copper interconnection structure, and semiconductor device |
JP2010098300A (ja) * | 2008-09-16 | 2010-04-30 | Tohoku Univ | 銅配線、銅配線の形成方法および半導体装置 |
JP2010080681A (ja) * | 2008-09-26 | 2010-04-08 | Mitsubishi Materials Corp | 薄膜トランジスター |
JP2010103324A (ja) * | 2008-10-24 | 2010-05-06 | Mitsubishi Materials Corp | バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター |
US8324730B2 (en) | 2008-12-19 | 2012-12-04 | Advanced Interconnect Materials Llc | Copper interconnection structure and method for forming copper interconnections |
US8580688B2 (en) | 2008-12-19 | 2013-11-12 | Advanced Interconect Materials, LLC | Copper interconnection structure and method for forming copper interconnections |
JP2011049217A (ja) * | 2009-08-25 | 2011-03-10 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US7846833B2 (en) | 2010-12-07 |
US7713869B2 (en) | 2010-05-11 |
JP4523535B2 (ja) | 2010-08-11 |
US20100178762A1 (en) | 2010-07-15 |
US20070045851A1 (en) | 2007-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4523535B2 (ja) | 半導体装置の製造方法 | |
JP4236201B2 (ja) | 半導体装置の製造方法 | |
US7507666B2 (en) | Manufacture method for semiconductor device having concave portions filled with conductor containing Cu as its main composition | |
US7088003B2 (en) | Structures and methods for integration of ultralow-k dielectrics with improved reliability | |
JP4589835B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US6294836B1 (en) | Semiconductor chip interconnect barrier material and fabrication method | |
JP4741965B2 (ja) | 半導体装置およびその製造方法 | |
KR100761467B1 (ko) | 금속배선 및 그 형성 방법 | |
US20040219788A1 (en) | Copper alloys for interconnections having improved electromigration characteristics and methods of making same | |
US10431542B2 (en) | Low resistance seed enhancement spacers for voidless interconnect structures | |
US9704740B2 (en) | Semiconductor device having insulating layers containing oxygen and a barrier layer containing manganese | |
JPWO2004107434A1 (ja) | 配線構造およびその製造方法 | |
US8102051B2 (en) | Semiconductor device having an electrode and method for manufacturing the same | |
TWI423412B (zh) | 半導體裝置 | |
JP5481989B2 (ja) | 半導体装置の製造方法 | |
US7482261B2 (en) | Interconnect structure for BEOL applications | |
US20100038787A1 (en) | Semiconductor device and method of manufacturing the same | |
US9859219B1 (en) | Copper wiring structures with copper titanium encapsulation | |
JP2010003906A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4523535 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |