TWI423412B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI423412B
TWI423412B TW097144489A TW97144489A TWI423412B TW I423412 B TWI423412 B TW I423412B TW 097144489 A TW097144489 A TW 097144489A TW 97144489 A TW97144489 A TW 97144489A TW I423412 B TWI423412 B TW I423412B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
manganese oxide
wiring
oxide film
Prior art date
Application number
TW097144489A
Other languages
English (en)
Other versions
TW200937604A (en
Inventor
Hiroshi Kudo
Nobuyuki Ohtsuka
Masaki Haneda
Tamotsu Owada
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of TW200937604A publication Critical patent/TW200937604A/zh
Application granted granted Critical
Publication of TWI423412B publication Critical patent/TWI423412B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1073—Barrier, adhesion or liner layers
    • H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L2221/1089—Stacks of seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

半導體裝置 參考相關說明
此申請案基於及主張提出申請於2007年12月5日之日本專利申請案第2007-314729號的優先權，該文件的整個內容併入此處作為參考。
發明領域
此處討論之實施例的一面向係針對一種具有多層佈線結構的半導體裝置及製造此等半導體裝置的方法。
 發明背景
於現今製造之半導體積體電路裝置中，在一共同基材上各含有大量數目的半導體元件，而且使用多層佈線結構以將此等半導體元件彼此連接起來。
於一多層佈線結構中，其中埋有用以構成佈線層之佈線圖案的夾層絕緣膜被疊層化。而且，形成於夾層絕緣膜中的通孔接觸連接上佈線層與下佈線層。
特別地，就最近的特精細、極高速半導體裝置而言，低介電常數膜(所謂的低k膜)被用作此等夾層絕緣膜以減少多層佈線結構中發生的訊號遲延(例如RC遲延)的問題。而且，低阻抗銅(Cu)圖案被用作佈線圖案。
於Cu互連圖案被埋入低介電常數夾層絕緣膜中之此種類型的多層佈線結構中，所欲的是經由乾蝕刻圖案化Cu層。通常用以乾蝕刻圖案化Cu層的方法為所謂的金屬鑲嵌法製程或雙重金屬鑲嵌法製程，其中佈線槽或通孔被預先切割通過夾層絕緣膜。這些佈線槽或通孔被Cu層填充，其後，在夾層絕緣膜上的留存的不必要Cu層部分以化學機械拋光(CMP)法移除。
於此時，Cu佈線圖案與夾層絕緣膜的任何直接地接觸，將造成Cu原子擴散進入夾層絕緣膜中，如此引起短路及其他缺陷。為避免短路及其他缺陷，通常於用以形成Cu佈線圖案之佈線槽或通孔的側壁及底部上覆蓋導電擴散障礙物(亦即，障礙金屬膜)，然後以Cu層塗覆此障礙金屬膜。被用作此種障礙金屬膜的材料之例包括高熔點金屬，諸如鉭(Ta)、鈦(Ti)及鎢(W)，以及這些高熔點金屬的導電氮化物。
然而，在基於現行45-nm技術或更新技術的超極高速半導體裝置中，切割通過夾層絕緣膜而形成的佈線槽或通孔的尺寸已經隨著微型化而顯著地變小。為了達成佈線阻抗所欲的下降，同時使用此等高介電常數障礙金屬膜，必須的是，覆蓋此種超細佈線槽或通孔各個障礙金屬膜應該要儘可能地細而且無縫地覆蓋佈線槽或通孔的側壁與底部。
解決此狀況所提出的技術為以銅-錳合金層(Cu-Mn合金層)直接覆蓋切割通過夾層絕緣膜的佈線槽或通孔。於此技術中，Cu-Mn合金層所含的Mn原子與夾層絕緣膜所含的Si及氧原子反應，因此具有2nm至3nm厚度範圍及MnSix Oy 組成的錳-矽氧化物層形成於Cu-Mn合金層內作為擴散障礙膜。
然而，已經知道，於此技術中，內部形成的錳-矽氧化物層含有過低濃度的錳(Mn)以致於層對Cu膜的黏著性為有問題地薄弱。
結果，另一種障礙金屬膜結構被提出，其中Cu-Mn合金層與基於高熔點金屬(諸如Ta或Ti)的障礙金屬膜結合。
此等結合Cu-Mn合金層與基於高熔點金屬(諸如Ta或Ti)之障礙金屬膜的障礙金屬結構經由下述的順序提供較佳之增強抵抗氧化的特性。
最近，使用低介電常數多孔膜作為構成夾層絕緣膜的低介電常數材料已經被提出以防止訊號遲延，例如RC遲延。然而，很不幸地，此等低介電常數多孔性材料具有低密度，因此於製造過程中很容易被電漿損害，而且損壞的膜常會將濕氣保留於其表面上及內部中。據此，形成於此等低介電常數多孔膜上的障礙金屬膜很容易地為留存於內部的濕氣所氧化，如此造成障礙金屬膜的不良性質，而且對於Cu佈線層或接道的黏著性也變得不好。
於另一方面，上述的Cu-Mn合金層含有Mn原子，若該層被用作種層，則這些Mn原子與障礙金屬膜的氧化部分反應，藉以確保障礙金屬膜用作擴散障礙所必要的特性，而且對於Cu佈線層或接道依然維持高黏著性。
相關的資訊可於以下的專利文件中找到：專利文獻1：日本專利早期公開案第2007-142236號；專利文獻2：日本專利早期公開案第2005-277390號。
 發明概要
依據一實施例之一面向，一種半導體裝置包括：形成於一半導體基材上方的一第一絕緣膜；形成於該第一絕緣膜中的一第一開口；沿著該第一開口之內壁形成的一第一氧化錳膜；埋入於該第一開口中的一第一銅佈線；及形成於該第一銅佈線上之一包括碳的第二氧化錳膜。
圖式簡單說明
存在於建構及操作細節之這些以及其他面向與接著將會顯明的優點，以下將完整地描述及聲明，參考附隨圖式的說明形成描述及聲明的一部分，其中於整篇中相似標號指稱相似部件。
第1A-1F圖係用以解釋習知技藝的圖形；第2圖係用以解釋習知技藝中問題的圖形；第3A-3F圖係用以解釋另一習知技藝的圖形；第4圖顯示依據實施例1之半導體裝置的構形；第5A-5L圖顯示依據實施例1之半導體裝置的製造過程；第6圖係用以解釋發生於依據實施例1之過程中之反應的圖形；第7圖係用以解釋實施例1及2之有利效果的圖形；第8A圖顯示作為控制組之標準裝置試驗的構形以說明實施例1的有利效果；第8B圖顯示用於說明實施例1之有利效果之裝置的構形；第9A-9K圖顯示依據實施例2之半導體裝置的製造過程；第10圖顯示用以說明實施例2之有利效果之裝置的構形；第11圖為說明實施例2之有利效果的另一圖形；及第12圖顯示用以說明實施例2之有利效果之裝置的構形。
 較佳實施例之詳細說明
第1A至1F圖為呈現形成a Cu佈線圖案過程的圖形。
於第1A圖中，由甲基倍半矽氧烷(MSQ)膜組成之二氧化矽膜12覆蓋形成於矽基材上之絕緣膜11，矽基材未顯示於圖式中。
然後，如第1B圖所示，穿過二氧化矽膜12切割形成對應所欲佈線圖案的佈線槽12T。
其後，如第1C圖所示，形成由高熔點金屬(諸如Ta)或其導電氮化物(諸如TaN、TiN或WN)組成的障礙金屬膜13BM以塗覆二氧化矽膜12的頂部與佈線槽12T側壁及底部。
於此第1C圖所示結構中，Cu-Mn合金層13CM也形成於障礙金屬膜13BM上以具有吻合障礙金屬膜13BM的橫截形狀。
更且，Cu層13形成於Cu-Mn合金層13CM上以填充佈線槽12T，如第1C圖所示。
然後，施加CMP以拋光Cu層13、Cu-Mn合金層13CM及存在其間的障礙金屬膜13BM直到二氧化矽膜12的表面暴露。此步驟造成第1D圖所示的結構，其中佈線槽12T以Cu佈線圖案13P填充。
其後，如第1E圖所示，另一由MSQ膜組成的二氧化矽膜14形成於第1D圖所示的結構上，然後第1E圖所示的結構在一給定溫度下加熱，例如400°C，以提供第1F圖所示的結構。因此，包含於Cu-Mn合金層13CM中的Mn原子被轉送至Cu佈線圖案13P的表面，且該轉送的Mn原子與存在於二氧化矽膜14中的氧及Si原子反應，藉以形成氧化錳膜13MOx，其於Cu佈線圖案13P的表面上具有MnSix Oy 的組成。
此過程可排除SiN膜或其他類型之具有高介電常數之蝕刻停止膜的使用，這些蝕刻停止膜藉已知方法被置於絕緣膜12與14之間且被期待可以進一步地降低Cu佈線圖案13P的寄生電容。
應注意者係存在於Cu佈線圖案13P及障礙金屬膜13BM之間的Cu-Mn合金層13CM釋放Mn原子，並且此Mn原子的轉送完全地模糊了Cu-Mn合金層13CM與Cu佈線圖案13P之間的分界。
含有第1F圖所示之Cu佈線圖案13P的佈線結構，其中的氧化錳膜13MOx就作為擴散障礙而言可能具有不完足的表現。例如，Cu佈線圖案13P側靠側地形成，如第2圖所示，此可能於其等之間產生一電位差，使得從一Cu佈線圖案13P1釋放的Cu離子會擴散進入另一Cu佈線圖案13P2中，如此導致短路。
然而，Cu佈線圖案13P1及13P2的表面，而非頂部表面，塗覆有障礙金屬膜13BM，因此可以防止從Cu佈線圖案中擴散Cu原子。
此外，上述這些討論了一種藉著以障礙膜(諸如SiCN膜)覆蓋如第3A至3D圖所示之氧化錳膜13MOx，而彌補上述氧化錳膜13MOx作為擴散障礙之不完足表現的技術。應注意者係上述所提及之第3A至3D圖的組件係參考先前說明所使用之元件編號而編號以避免重複。
第3A圖所示之結構相等於第1D圖所示者，因此經由第1A至1C圖所述之步驟形成。於第3B圖中，與先前描述之二氧化矽膜12具有相同或類似組成的二氧化矽膜15形成於第3A圖所示的結構上。然後，此結構與第1F圖所示相同之方式在溫度大約400℃下加熱，以形成覆蓋前述Cu佈線圖案13P表面的氧化錳膜13MOx。
其後，如第3C圖所示，二氧化矽膜15與其下方之部分的二氧化矽膜12藉濕蝕刻或電漿蝕刻移除直到氧化錳膜13MOx暴露。
於此步驟中，很難於一暴露氧化錳膜13MOx的同時即停止濕蝕刻或電漿蝕刻。暴露氧化錳膜13MOx的整個表面需要更進一步的蝕刻。所以，於第3C圖所示結構中，支持氧化錳膜13MOx之Cu佈線圖案13P的上部分也被暴露以從絕緣膜12突出。
然後，如第3D圖所示，由SiCN膜組成的擴散障礙膜16形成於二氧化矽膜12上以覆蓋第3C圖中該突出之Cu佈線圖案13P的上部分。其後，下一個絕緣膜17形戌於此擴散障礙膜16上，如第非圖所示。
應注意者係Cu佈線圖案13P的上部分從絕緣膜12的表面突出，如第3D圖所示，據此擴散障礙膜16具有一突出16P。此造戌絕緣膜17具有一突出17P，如第3E圖所示。
其後，與前述相同方式施用金屬鑲嵌法過程至絕緣膜17的內側以形戍為障礙金屬膜18BM支持的Cu佈線圖案18P且以氧化錳膜19塗覆，如第3F圖所示。
然而，於此種結構中，每個上Cu佈線圖案18P延伸以橫過下Cu佈線圖案13P所作成的凸塊。此使得上Cu佈線圖案18P及下Cu佈線圖案13P容易形戍短路。
第4圖顯示依據實施例1之半導體裝置的構形，第5A至5M圖與第6圖顯示半導體裝置的製造過程。
於第4圖中，元素區域41A及41B以元素隔離結構41I界定於矽基材41上。於元素區域41A上，閘絕緣膜42A被置於矽基材41上，且聚矽或相似物製成的閘電極43A形成於其上。而於元素區域41B上，閘絕緣膜42B被置於矽基材41上，且聚矽或相似物製戌的閘電極43B形成於其上。
閘電極43A具有以絕緣膜塗覆的側壁，以及藉由於矽基材41之元素區域41A中為離子植入，於此閘電極43A之兩側形戌有擴散區域41a及41b。相似地，閘電極43B也具有塗覆有絕緣膜的側壁，以及藉由於矽基材41之元素區域41B中為離子植入，於此閘電極43B之兩側形成有擴散區域41c及41d。因此，電晶體Tr1及Tr2分別形成於元素區域41A及41B中。
閘電極43A及43B以形成於矽基材41上之絕緣膜43覆蓋，且多層佈線結構20形成於此絕緣膜43上。此多層佈線結構20將於以下詳述。
如第4圖所示，多層佈線結構20具有形成於絕緣膜43上之所謂的低k夾層絕緣膜22。此低k夾層絕緣膜22的例子可包括具有介電常數2.6的MSQ膜、碳氫聚合物膜(諸如SiLK或多孔性SiLK(陶氏化學公司的註冊商標))，與由電漿化學蒸氣沉積(CVD)產生的SiOC膜。
夾層絕緣膜22塗覆有含碳絕緣膜24，含碳絕緣膜24含有碳(C)及矽(Si)，且其厚度範圍為15nm至30nm，而且較佳地由SiC膜或SiCN膜組成。如稍後所述，此含碳絕緣膜24更包括氧(O)。
於含碳絕緣膜24上，形成相等於上述低k夾層絕緣膜22的低k夾層絕緣膜25以具有例如250nm至300nm範圍的厚度。此低k夾層絕緣膜25塗覆有含碳(以及矽與氧)絕緣膜27，其相等於上述含碳絕緣膜24且具有15nm至30nm範圍的厚度。
更且，於含碳絕緣膜27上，形成相等於上述低k夾層絕緣膜22及25的低k夾層絕緣膜28以具有例如250nm至300nm範圍的厚度。此低k夾層絕緣膜28也塗覆有含碳(以及矽與氧)絕緣膜30，其相等於上述含碳絕緣膜24及27，且具有15nm至30nm範圍的厚度。
佈線槽22T1及22T2穿過夾層絕緣膜22而切割形成，其等分別填充有Cu佈線圖案23P及23Q。這些佈線槽22T1及22T2的側壁各塗覆有障礙金屬膜23BM，該障礙金屬膜23BM由高熔點金屬(諸如Ta、Ti或W)或其等之導電氮化物(諸如TaN、TiN或WN)組成。嚴格而言，形容詞“金屬的”不應被用於描述由導電氮化物組成的障礙金屬膜23BM。然而，於本實施例中，此種障礙膜符合慣例地也被稱作“障礙金屬膜”。此時，Cu佈線圖案23P的頂部覆蓋有包括碳的氧化錳膜23MOx，其具有MnSix Oy Cz (x=0.3至1.0；y=0.75至3.0；z=0.2至0.7)的組成，且沿著含碳絕緣膜24以大約1nm至5nm範圍的厚度形成。此等氧化錳膜23MOx也形成於Cu佈線圖案23Q的頂部上。此氧化錳膜23MOx的更詳細描述將於以下提供。
如稍後所述，Cu佈線圖案23P及障礙金屬膜23BM之間的分界由氧化錳膜23MOy組成，該氧化錳膜23MOy以1nm至5nm範圍的厚度形成且具有不同於氧化錳膜23MOx的組成。此氧化錳膜23MOy不包括或包括極少的碳及Si，而且，若存在的話，包括於氧化錳膜中之這些元素的濃度實質上低於其等在氧化錳膜23MOx中的濃度。例如，氧化錳膜23MOy具有MnOp Cq (p=0.5至1.5；q=0.01至0.05；q<z)的組成。
穿過夾層絕緣膜25而切割形成佈線槽25T1、25T2及25T3，這些佈線槽25T1、25T2及25T3分別填充有Cu佈線圖案26P、26Q及26R。Cu佈線圖案26P的下部分形成Cu接道26V，其延伸穿過氧化錳膜23MOx以與Cu佈線圖案23P電氣接觸。
佈線槽25T1、25T2及25T3的側壁各塗覆有相等於障礙金屬膜23BM的障礙金屬膜26BM。於Cu佈線圖案26P的頂部，沿著含碳絕緣膜27形成相等於氧化錳膜23MOx的氧化錳膜26MOx，以具有大約1nm至5nm範圍的厚度。此等氧化錳膜26MOx也形成於Cu佈線圖案26Q及26R的頂部上。
Cu佈線圖案26P及障礙金屬膜26BM之間的分界由相等於氧化錳膜23MOy的氧化錳膜26MOy組成，且形成為具有1nm至5nm範圍的厚度。
佈線槽28T1及28T2通過夾層絕緣膜28切割形成，且這些佈線槽28T1及28T2分別填充有Cu佈線圖案29P及29Q。Cu佈線圖案29P下部分形成Cu接道29V，其延伸穿過氧化錳膜26MOx以與Cu佈線圖案26P電氣接觸。
佈線槽28T1及28T2的側壁各塗覆有相等於障礙金屬膜23BM及26BM的障礙金屬膜29BM。於Cu佈線圖案29P的頂部上，沿著含碳絕緣膜30形成相等於氧化錳膜23MOx及26MOx的氧化錳膜29MOx，以具有大約1nm至5nm範圍的厚度。此等氧化錳膜29MOx也形成於Cu佈線圖案29Q的頂部上。
Cu佈線圖案29P及障礙金屬膜29BM之間的分界由相等於氧化錳膜23MOy及26MOy的氧化錳膜29MOy組成，且其形成為具有1nm至5nm範圍的厚度。
於具有如上述構形之多層佈線結構20的半導體裝置40中，分別形成於Cu佈線圖案23P及23Q、26P至26R、及29P與29Q上的各個絕緣膜23MOx、26MOx及29MOx如上所述包括實質數量的碳，且此減少了膜內原子間的距離，藉以提供較強的化學鍵結。因此，這些絕緣膜作為優良的擴散障礙且有效地防止構成佈線圖案之Cu原子擴散進入低介電常數夾層絕緣膜中，藉以避免短路及其他問題。
其次，參考第5A至5L圖與第6圖描述半導體裝置40的製造過程，特別是形成多層佈線結構的過程。
於第5A圖中，絕緣膜43形成於矽基材41上以覆蓋電晶體Tr1及Tr2，然後夾層絕緣膜22形成於絕緣膜43上。此夾層絕緣膜22的例子可包括MSQ膜或其他藉由塗覆方法形成之以SiO2 為主的低介電常數膜，碳氫聚合物膜(諸如SiLK或多孔性SiLK(陶氏化學公司的註冊商標))，與由電漿CVD產生的SiOC膜。
於下一步中，佈線槽22T1切割穿過夾層絕緣膜22，如第5B圖所示。雖然未顯示於圖式中，佈線槽22T2也切割穿過夾層絕緣膜22。
然後，如第5C圖所示，藉由在室溫下濺鍍Ta膜、Ti膜或W膜，障礙金屬膜23BM形成於夾層絕緣膜22上，以具有吻合佈線槽22T1的橫截形狀及具有2nm至5nm的厚度範圍。為了形成此障礙金屬膜23BM，可以於氮大氣下使用導電氮化物膜(諸如TaN膜、TiN膜或WN膜)的反應性濺鍍。濺鍍所需之基材溫度大約400℃。雖然未顯示於圖式中，此等障礙金屬膜23BM也形成於佈線槽22T2上。
於第5C圖所示步驟中，Cu-Mn合金層23CM也藉於室溫下濺鍍Cu-Mn合金而形成於障礙金屬膜23BM上。此Cu-Mn合金層23CM包括濃度介於0.2至1.0原子百分比範圍的Mn原子，或較佳地濃度等於或小於0.5原子百分比的Mn原子，並具有吻合佈線槽22T1的橫截形狀，且具有5nm至30nm範圍的厚度。雖然未顯示於圖式中，此等Cu-Mn合金層23CM也形成於佈線槽22T2上。
第5C圖也包括Cu層23，其藉由種層形成及電鍍形成於Cu-Mn合金層23CM上以填充佈線槽22T1與佈線槽22T2(雖然其未顯示於圖式中)。
其後，如第5D圖所示，Cu層23、與Cu-Mn合金層23CM及形成於其間的障礙金屬膜23BM以CMP拋光直到夾層絕緣膜22的表面暴露。此導致佈線槽22T1中Cu佈線圖案23P的形成，與佈線槽22T2中Cu佈線圖案23Q的形成(雖然未顯示於圖式中)。
於此實施例中，得自第5D圖的結構然後以具有15nm至30nm厚度範圍的含碳絕緣膜24塗覆，如第5E圖所示。用於此實施例的含碳絕緣膜24為SiCN膜，其藉著在基材溫度為例如350至400℃的範圍下，材料與不同材料之電漿CVD而形成，該材料包括Si及C(諸如三甲基矽烷(SiH(CH3 )3 ))，該不同材料包括氮(諸如NH3 )。於形成含碳絕緣膜24的過程中氧被添加，使得整個膜包括3至18原子百分比濃度範圍的氧。
於此第5E圖所示步驟期間，形成含碳絕緣膜24時所產生的熱將存在於Cu-Mn合金層23CM中的Mn原子轉送至Cu佈線圖案23P的表面，如第6圖所示。該轉送的Mn原子與含碳絕緣膜24供應的Si、碳及氧原子反應。因此，氧化錳膜23MOx形成於Cu佈線圖案23P的表面，同時沿著含碳絕緣膜24散佈。以此種方式形成的氧化錳膜23MOx具有MnSix Oy Cz 的組成，其包括組成參數x、y及z。
氧化錳膜23MOx係以相同方式確實地製備，而且藉著能量色散X射線光譜術(EDX)分析。此分析發現組成參數x的範圍為0.3至1.0，y的範圍為0.75至3.0，z的範圍為0.2至0.7。更且，樣品結構的二次離子質譜(SIMS)也顯示此方法可用於提供具有MnSix Oy Cz 組成且散佈於SiCN及Cu-Mn膜之間的氧化錳膜，其中樣品結構係一塗覆有Cu膜的平坦Cu-Mn膜，而該Cu膜然後以SiCN膜塗覆，且整個結構在溫度400℃下加熱，其中該方法係SiCN膜接觸Cu-Mn膜而形成。
第5E圖呈現的步驟也關於在與含碳絕緣膜24形成有關的熱處理期間，從夾層絕緣膜22轉送少數氧原子通過障礙金屬膜23BM至Cu佈線圖案23P。如第6圖所示，此種氧原子與初始包括於Cu-Mn合金層23CM中的一些Mn原子反應，藉以於障礙金屬膜23BM與Cu佈線圖案23P之間產生另一氧化錳膜23MOy。此氧化錳膜23MOy不包括或包括很少的碳及Si，而且若存在的話，此處包括之這些元素的濃度低於氧化錳膜23MOx中的濃度。所以，以此方式產生的氧化錳膜23MOy具有MnOp Cq 的組成，其中組成參數p的範圍為0.5至1.5，q的範圍為0.01至0.05，如前所述。應注意者係q小於z。
由於以作為部分Cu佈線圖案23P的Cu層取代，當形成此種氧化錳膜23MOx及23MOy時，原始Cu-Mn合金層23CM減少，而且最後消失於第5E圖所示的步驟終點。
於第5F圖所示下一步驟中，第5E圖所示之結構為與夾層絕緣膜22相同方式形成的夾層絕緣膜25所覆蓋。其後，如第5G圖所示，佈線槽25T1及通孔25V1被切割以準備形成Cu佈線圖案26P，且此暴露佈線槽25T1及通孔25V1之下的Cu佈線圖案23P。同時，佈線槽25T2及25T3分別地切割通過夾層絕緣膜25以準備形成Cu佈線圖案26Q及26R。
然後，如第5H圖所示，藉由於室溫下濺鍍Ta膜、Ti膜或W膜，障礙金屬膜26BM形成於第5G圖所示的夾層絕緣膜25上，以具有吻合佈線槽25T1的橫截形狀及具有2nm至5nm的厚度範圍。為了形成此障礙金屬膜26BM，可以使用於氮大氣下反應性濺鍍導電氮化物膜(諸如TaN膜、TiN膜或WN膜)。濺鍍所需之基材溫度為大約400℃。雖然未顯示於圖式中，此等障礙金屬膜26BM也形成於佈線槽25T2及25T3上。
於第5H圖所示步驟中，藉由於室溫下濺鍍Cu-Mn合金，Cu-Mn合金層26CM也形成於障礙金屬膜26BM上。包括0.2至1.0原子百分比濃度範圍的Mn原子的此Cu-Mn合金層26CM具有吻合佈線槽25T1的橫截形狀，及具有5nm至30nm的厚度範圍。雖然未顯示於圖式中，此等Cu-Mn合金層26CM也形成於佈線槽25T2及25T3上。
第5H圖也包括Cu層26，其藉由種層形成及電鍍形成於Cu-Mn合金層26CM上以填充佈線槽25T1以及佈線槽25T2及25T3(雖然未顯示於圖式中)。
其後，如第5I圖所示，Cu層26及形成於其下的Cu-Mn合金層26CM及障礙金屬膜26BM以CMP拋光直到夾層絕緣膜25表面暴露。此造成佈線槽25T1中之Cu佈線圖案26P及，雖然未顯示於圖式中，佈線槽25T2及25T3中之Cu佈線圖案26Q及26R分別地形成。
於此實施例中，第5I圖所得之結構然後以具有15nm至30nm之厚度範圍的含碳絕緣膜27塗覆，如第5J圖所示。用於此實施例的含碳絕緣膜27為SiCN膜，其藉由在基材溫度例如350至400℃範圍下，電漿CVD包括i及C之材料(諸如三甲基矽烷(SiH(CH3 )3 ))以及包括氮(諸如NH3 )之不同材料而形成。氧添加於含碳絕緣膜27形成的過程中，使得整個膜包括3至18原子百分比範圍的氧濃度。
於此第5J圖所示之步驟的期間，含碳絕緣膜27形成所生的熱轉送存在於Cu-Mn合金層26CM中的Mn原子至Cu佈線圖案26P的表面，如前第6圖所述者。該轉送的Mn原子與含碳絕緣膜27所供應的Si、碳及氧原子反應。因此，具有MnSix Oy Cz 組成的氧化錳膜26MOx形成於Cu佈線圖案26P的表面上，同時以與氧化錳膜23MOx相同的方式沿著含碳絕緣膜27散佈。
第5J圖所示之步驟也關於在與形成含碳絕緣膜27有關的熱處理期間，將少數氧原子從夾層絕緣膜25通過障礙金屬膜26BM轉送至Cu佈線圖案26P。如前第6圖所述者，此氧原子與初始包括於Cu-Mn合金層26CM的一些Mn原子反應，藉以於障礙金屬膜26BM及Cu佈線圖案26P(接道26V)之間以與氧化錳膜23MOy相同的方式產生另一氧化錳膜26MOy。此氧化錳膜26MOy不包括或包括極少的碳及Si，而且若存在的話，這些包括於其中的元素濃度低於包括於氧化錳膜26MOx中的濃度。
於此案例中，當此種氧化錳膜26MOx及26MOy形成時，原始Cu-Mn合金層26CM也減少，而且最終在第5J圖所示步驟的終點消失。
於第5K圖所示下一步驟中，第5J圖所示的結構以與夾層絕緣膜22及25相同方式形成的夾層絕緣膜28覆蓋。然後，重複第5G至5J圖所示的步驟以通過夾層絕緣膜28括除佈線槽28T1，來以障礙金屬膜29BM覆蓋佈線槽28T1，及然後以Cu佈線圖案29P填充佈線槽28T1。其後，於Cu佈線圖案29P的上部分中，氧化錳膜29MOx以與氧化錳膜23MOx及26MOx相同方式沿著含碳絕緣膜30形成，該含碳絕緣膜30以與含碳絕緣膜27相同的方式形成。在Cu佈線圖案29P及障礙金屬膜29BM之間的分界中，氧化錳膜29MOy以與氧化錳膜23MOy及26MOy相同的方式形成。
第7圖顯示時間依賴性介電崩潰試驗(TDDB試驗)的結果，使用具有如上構形之多層佈線結構20的半導體裝置40執行上述試驗。
於第7圖中，“(d)習知技藝”表示使用標準裝置所得的結果，標準裝置係作為本實施例的控制組而進行試驗，且對應前述第2圖的結構。此標準裝置構形如下：具有寬度70nm的各個Cu佈線圖案13P以70nm間隔排列；障礙金屬膜13BM具有2nm的厚度；而且氧化錳膜13MOx具有20nm的厚度及MnSix Oy的組成，其中組成參數x為0.3及y為0.5。
第7圖中之“(c)無Mn”表示使用另一標準裝置作為控制組試驗所得的結果，該另一標準裝置的製備係排除了第5A至5E圖所示步驟中之Cu-Mn合金層23CM的形成，因此在如第8A圖所示之Cu佈線圖案23P1及23P2的頂部上沒有氧化錳膜23MOx。於此標準裝置中，本應形成於Cu圖案側壁及底部上之氧化錳膜23MOy的形成被省略。應注意者係於第8A圖中，上面已經描述過的組件以先前說明所使用之編號為元件編號以避免重複。為了比較，此標準裝置的夾層絕緣膜22及25與第2圖所示之夾層絕緣膜12及14具有相同組成及相同厚度，而且此標準裝置的障礙金屬膜23BM與第2圖所示的障礙金屬膜13BM具有相同組成及相同厚度。Cu佈線圖案23P1及23P2的寬度及間隔與第2圖顯示之標準裝置所使用者相同。
第7圖中的“(a)實施例1”表示使用對應前述實施例1之裝置所得的結果，及因此裝置之Cu佈線圖案23P1及23P2形成於第5A至5F圖所示步驟中，如第8B圖所示。應注意者係於第8B圖中，上面已經描述過的組件以先前說明所使用之編號為元件編號以避免重複。為了比較，此裝置的夾層絕緣膜22及25與第2圖所示之夾層絕緣膜12及14具有相同組成及相同厚度，而且此標準裝置的障礙金屬膜23BM與第2圖所示的障礙金屬膜13BM具有相同組成及相同厚度。Cu佈線圖案23P1及23P2的寬度及間隔與第2圖顯示之標準裝置所使用者相同。
第7圖中的“(b)實施例2”表示表示使用實施例2所得的結果，實施例2將稍後敘述。
於第7圖中所簡述的試驗中，於溫度150℃下，30V電壓被施加於各個裝置之相鄰的Cu佈線圖案間，而且測定介電崩潰所需的時間。
第7圖縱軸上的TDDB值已經就“(d)習知技藝”中標準裝置顯示的值而標準化。圖形中清楚顯示，顯示於“(c)WITHOUT Mn”之其他標準裝置的TDDB值與“(d)習知技藝”中所顯示者幾乎相等。此意味著含碳膜24本身對於防止Cu原子擴散不具能力或僅具有極小的能力。
於另一方面，對應實施例1及顯示於“(a)實施例1”之裝置的TDDB值比作為試驗控制組之標準裝置的TDDB值高超過12倍。
所以，就此可以說，於防止Cu原子擴散方面，含碳的氧化錳膜23MOx特別展示出高度的表現能力，而且依據實施例1所構形之具有此等氧化錳膜23MOx及其相等物(即氧化錳膜26MOx及29MOx)的半導體裝置40可因此獲得較長的使用年限。
第9A至9K圖顯示依據實施例2之製造半導體裝置的過程。應注意者係於第9A至9K圖中，上面已經描述過的組件以先前說明所使用之編號為元件編號以避免重複。
除了夾層絕緣膜22係對抗碳氫聚合物膜(諸如MSQ膜)之蝕刻的低介電常數SiO2 膜之外，第9A圖對應第5D圖所示結構。
於實施例2中，如第9B圖所示，含碳膜31形成於第9A圖所示結構上以覆蓋層絕緣膜22的頂部及Cu佈線圖案23P的頂部。此含碳膜31例如為商業上可購得之名為SiLK(陶氏化學公司之註冊商標)的碳氫聚合物膜或包括碳(C)及氧的類似膜，其對抗350至400℃溫度範圍內的熱處理，及容許對於存在其下方之夾層絕緣膜22的選擇性蝕刻。
然後，於鈍性大氣，或更典型地，氮大氣之下，在溫度範圍350至400℃內加熱第9B圖所示結構。其後，其組成係使用組成參數s及t(MnOs Ct )而呈現的氧化錳膜33MOx被形成以覆蓋Cu佈線圖案23P的頂部，同時沿著碳氫聚合物膜31散佈。更特別地，由初始包括於Cu-Mn合金層23CM中之Mn原子與由碳氫聚合物膜31供應之氧及碳原子反應形成的氧化錳膜33MOx具有1nm至5nm的厚度範圍。以此等方式形成之氧化錳膜33MOx的組成參數s及t分別為0.75至3.0及0.2至0.7。
更且，夾層絕緣膜22釋放的氧原子穿過障礙金屬膜23BM進入Cu佈線圖案23P中，然後與存在於Cu-Mn合金層23CM中的Mn原子反應，藉以產生散佈於Cu佈線圖案23P及障礙金屬膜23BM之間的氧化錳膜33MOy。此氧化錳膜33MOy具有以組成參數u及v(MnOu Cv )呈現的組成，其中組成參數v為零或任何小於t的數目(v<t)。
實施例2更關於第9D圖所示的步驟，其中含碳膜31經由選擇性蝕刻或灰化過程移除以較佳地暴露夾層絕緣膜22及氧化錳膜33MOx。
接著，如第9E圖所示，第9D圖所示之結構為由MSQ膜或類似之氧化矽膜組成的下一夾層絕緣膜25覆蓋。其後，佈線槽25T1及通孔25V1切割穿過夾層絕緣膜25，使得Cu佈線圖案23P因而暴露，如第9F圖所示。
更且，如第9G圖所示，第9F圖中所見的夾層絕緣膜25以障礙金屬膜26BM塗覆，及然後使用與第5H圖所述步驟相同的方式以Cu-Mn合金膜26CM塗覆，使得塗覆層具有吻合佈線槽25T1的橫截形狀。
第9G圖也包括Cu層26，其藉由種層形成及電鍍形成於Cu-Mn合金層26CM上以填充佈線槽25T1及通孔25V1。
其後，如第9H圖所示，Cu層26及形成於其下方之Cu-Mn合金層26CM及障礙金屬層26BM經CMP拋光直到夾層絕緣膜25表面暴露。此造成佈線槽25T1中之Cu佈線圖案26P的形成及，雖然未顯示於圖式中，佈線槽25T2及25T3中之Cu佈線圖案26Q及26R的分別形成。
於此實施例中，第9H圖所得的結構然後以含碳膜32塗覆，含碳膜32具有與含碳膜31相同的組成，及具有15nm至30nm的厚度範圍，如第9I圖所示，以及然後此結構在溫度範圍350至400℃下加熱。此熱處理使得存在於Cu-Mn合金層26CM中的Mn原子移向Cu佈線圖案26P的表面並與含碳膜32供應的碳及氧原子反應，如前第6圖所述。因此，具有前述MnOs Ct 組成的氧化錳膜36MOx形成於Cu佈線圖案26P的表面，同時以與氧化錳膜33MOx相同的方式沿著含碳膜32散佈。
第9I圖呈現的步驟也牽涉於熱處理期間，從夾層絕緣膜25轉送少數氧原子通過障礙金屬膜26BM至Cu佈線圖案26P。如前第6圖所述，此種氧原子與初始包括於Cu-Mn合金層26CM中的一些Mn原子反應，藉以與氧化錳膜33MOy相同的方式，在障礙金屬膜26BM及Cu佈線圖案26P(接道26V)之間產生另一氧化錳膜36MOy。此氧化錳膜36MOy不包括碳或其中之碳的濃度低於氧化錳膜36MOx中碳的濃度。
於此案例中，當此種氧化錳膜36MOx及36MOy形成時，原始Cu-Mn合金層26CM減少，而且最終在第9I圖步驟的終點消失。
於第9J圖所示下一步驟中，第9I圖所示之結構以與夾層絕緣膜22及25相同方式形成的夾層絕緣膜28覆蓋。然後，重複第9E至9I圖所示的步驟以切割佈線槽28T1穿過夾層絕緣膜28，並以障礙金屬膜29BM覆蓋佈線槽28T1，以及然後以Cu佈線圖案29P填充佈線槽28T1。其後，於Cu佈線圖案29P的上部分中，一額外的含碳絕緣膜以與含碳膜30相同的方式形成，以及氧化錳膜39MOx以與氧化錳膜33MOx及36MOx相同的方式沿著該額外的含碳膜形成。於Cu佈線圖案29P及障礙金屬膜29BM之間，以與氧化錳膜33MOy及36MOy相同的方式形成氧化錳膜39MOy。應注意者係第9K圖呈現的是在上述過程之後，移除額外之含碳絕緣膜所得到的結構。
使用依據實施例2製備之多層佈線結構所進行之TDDB試驗的結果也顯示為第7圖的“(b)實施例2”，除了夾層絕緣膜25直接形成於夾層絕緣膜22上及使用氧化錳膜33MOx及33MOy而非氧化錳膜23MOx及23MOy之外，此試驗牽涉相等於第8B圖所示之半導體裝置，如第10圖所示。此裝置的相鄰Cu佈線圖案之間的間隔也為70nm而且使用其他的試驗裝置。
如於第7圖所清楚見到的，對應實施例2之裝置的TDDB值也比作為試驗控制組之標準裝置的TDDB值高出超過12倍。
此時，第11圖呈現短路研究的結果，其中其中上Cu佈線圖案18P延伸同時與下Cu佈線圖案13P交叉的試驗結構，類似先前第3F圖所描述者，係經由第9A至9K圖所示的步驟製備，然後監控上及下Cu佈線圖案之間發生短路的情況。如第12圖所示，此試驗結構包括彼此垂直排列的下Cu佈線圖案13P及上Cu佈線圖案18P，而且就上及下圖案兩者而言，相鄰Cu佈線圖案之間的間隔設定為70nm。此外，此試驗中所使用之結構構形為沒有接道26V及29V。
如第11圖所見，發生短路的比例大約落在依據實施例2製備之半導體裝置的2至3%的範圍內，然而，在第3A至3F圖所示步驟製備之作為控制組的標準裝置中發生短路的比例高過85%。於此種第3A至3F圖所示步驟製備的標準裝置中，由於Cu佈線圖案13P，擴散障礙膜16具有高度30nm的凸塊，而且夾層絕緣膜17高度為300nm。
第11圖所示之結果可能反映了本實施例使用下夾層絕緣膜22及氧化錳膜33MOx兩者對抗蝕刻，因此以第9D圖所示步驟之乾蝕刻或灰化移除碳氫聚合物膜31之後，沒有凸塊的形成。
此時，於本實施例中，夾層絕緣膜22、25及28並不總是必須由MSQ膜組成。因此，雖然具有較高的介電常數，然而依據所要的應用，也可以使用電漿CVD四乙氧基矽烷(TEOS)所產生的氧化矽膜。
實施例的許多特徵及優點可從詳細的說明書內容明顯得知，因此，本案申請專利範圍涵蓋落於其實際精神及範疇之內之所有實施例的特徵及優點。再者，因為對於習於此藝者而言，無數的修改及改變係可輕易完成的，所以本發明實施例的範疇並不想被限制於所顯示及描述之完全相同的建構及操作內，而且據此所有適合的修改及相等範圍可被歸類於而且落入本發明的範圍內。
第1A-1F圖係用以解釋習知技藝的圖形；
第2圖係用以解釋習知技藝中問題的圖形；
第3A-3F圖係用以解釋另一習知技藝的圖形；
第4圖顯示依據實施例1之半導體裝置的構形；
第5A-5L圖顯示依據實施例1之半導體裝置的製造過程；
第6圖係用以解釋發生於依據實施例1之過程中之反應的圖形；
第7圖係用以解釋實施例1及2之有利效果的圖形；
第8A圖顯示作為控制組之標準裝置試驗的構形以說明實施例1的有利效果；
第8B圖顯示用於說明實施例1之有利效果之裝置的構形；
第9A-9K圖顯示依據實施例2之半導體裝置的製造過程；
第10圖顯示用以說明實施例2之有利效果之裝置的構形；
第11圖為說明實施例2之有利效果的另一圖形；及
第12圖顯示用以說明實施例2之有利效果之裝置的構形。
11．．．絕緣膜
12,14．．．二氧化矽膜
13,23,26．．．Cu層
16．．．擴散障礙膜
17,22,25,28．．．夾層絕緣膜
19．．．氧化錳膜
20．．．多層佈線結構
24,27,30．．．含碳絕緣膜
31,32．．．含碳膜
13BM,18BM,23BM,26BM,29BM．．．障礙金屬膜
13CM,23CM,26CM．．．Cu-Mn合金層
13MOx,23MOx,26MOx,29MOx,33MOx,36MOx,39MOx．．．氧化錳膜
13MOy,23MOy,26MOy,29MOy,33MOy,36MOy,39MOy．．．氧化錳膜
13P,13P1,13P2,18P,23P,23P1,23P2,26P,29P．．．Cu佈線線圖案
16P,17P．．．突出
12T,22T1,25T1,28T1,29T1．．．佈線槽
22T2,25T2,28T2．．．佈線槽
25T3．．．佈線槽
23Q,26Q,29Q．．．Cu佈線圖案
26R．．．Cu佈線圖案
25V1,28V1,29V1．．．通孔
26V,29V．．．接道
40．．．半導體裝置
41．．．矽基材
41A．．．元素區域
41B．．．元素區域
41a．．．擴散區域
41b．．．擴散區域
41c．．．擴散區域
41d．．．擴散區域
41I．．．元素隔離結構
42A．．．閘絕緣膜
42B．．．閘絕緣膜
43．．．絕緣膜
43A．．．閘電極
43B．．．閘電極
Tr1．．．電晶體
Tr2．．．電晶體
20‧‧‧多層佈線結構
22,25,28‧‧‧夾層絕緣膜
22T1,25T1,28T1‧‧‧佈線槽
22T2,25T2,28T2‧‧‧佈線槽
25T3‧‧‧佈線槽
23BM,26BM,29BM‧‧‧障礙金屬膜
23MOx,26MOx,29MOx‧‧‧氧化錳膜
23MOy,26MOy‧‧‧氧化錳膜
23P,26P,29P‧‧‧Cu佈線圖案
23Q,26Q,29Q‧‧‧Cu佈線圖案
26R‧‧‧Cu佈線圖案
24,27,30‧‧‧含碳絕緣膜
25V1,28V1‧‧‧通孔
26V,29V‧‧‧接道
40‧‧‧半導體裝置
41‧‧‧矽基材
41A‧‧‧元素區域
41B‧‧‧元素區域
41a‧‧‧擴散區域
41b‧‧‧擴散區域
41c‧‧‧擴散區域
41d‧‧‧擴散區域
41I‧‧‧元素隔離結構
42A‧‧‧閘絕緣膜
42B‧‧‧閘絕緣膜
43‧‧‧絕緣膜
43A‧‧‧閘電極
43B‧‧‧閘電極
Tr1‧‧‧電晶體
Tr2‧‧‧電晶體

Claims (5)

  1. 一種半導體裝置，包括：形成於一半導體基材上方的一第一絕緣膜；形成於該第一絕緣膜中的一第一開口；沿著該第一開口之一內壁形成的一第一氧化錳膜；形成於該第一開口中的一第一銅佈線；形成於該第一銅佈線上之一包括碳的第二氧化錳膜；形成於該第一絕緣膜及該第二氧化錳膜上的一第二絕緣膜；形成於該第二絕緣膜中的一第二開口；形成於該第二開口中的一第二銅佈線；及沿著該第一開口及該第二開口之各開口之一內壁形成的一高熔點金屬膜；其中一部分的該第二氧化錳膜被移除以於該第一銅佈線及該第二銅佈線之間製造電接觸。
  2. 如申請專利範圍第1項的半導體裝置，更包括形成於該第二氧化錳膜上的一第二絕緣膜。
  3. 如申請專利範圍第1項的半導體裝置，更包括形成於該第二氧化錳膜上的一碳化矽絕緣膜。
  4. 如申請專利範圍第1項的半導體裝置，其中該第一氧化錳膜包括濃度低於該第二氧化錳膜中之碳濃度的碳。
  5. 如申請專利範圍第1項的半導體裝置，其中該第一氧化錳膜不包括碳。
TW097144489A 2007-12-05 2008-11-18 半導體裝置 TWI423412B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007314729A JP2009141058A (ja) 2007-12-05 2007-12-05 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW200937604A TW200937604A (en) 2009-09-01
TWI423412B true TWI423412B (zh) 2014-01-11

Family

ID=40720793

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097144489A TWI423412B (zh) 2007-12-05 2008-11-18 半導體裝置

Country Status (4)

Country Link
US (2) US7928476B2 (zh)
JP (1) JP2009141058A (zh)
KR (1) KR101179973B1 (zh)
TW (1) TWI423412B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5264187B2 (ja) * 2008-01-08 2013-08-14 パナソニック株式会社 半導体装置及びその製造方法
JP5353109B2 (ja) 2008-08-15 2013-11-27 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5530118B2 (ja) * 2009-04-08 2014-06-25 東京エレクトロン株式会社 酸化マンガン膜の形成方法、半導体装置の製造方法および半導体装置
US8377822B2 (en) 2010-05-21 2013-02-19 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US20140061915A1 (en) * 2012-08-30 2014-03-06 International Business Machines Corporation Prevention of thru-substrate via pistoning using highly doped copper alloy seed layer
US9601308B2 (en) * 2012-10-31 2017-03-21 Hitachi, Ltd. Spectroscopic element and charged particle beam device using the same
KR20170110332A (ko) 2016-03-23 2017-10-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10256191B2 (en) 2017-01-23 2019-04-09 International Business Machines Corporation Hybrid dielectric scheme for varying liner thickness and manganese concentration

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050218519A1 (en) * 2004-02-27 2005-10-06 Junichi Koike Semiconductor device and manufacturing method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596631B1 (en) 2000-07-26 2003-07-22 Advanced Micro Devices, Inc. Method of forming copper interconnect capping layers with improved interface and adhesion
US7365007B2 (en) * 2004-06-30 2008-04-29 Intel Corporation Interconnects with direct metalization and conductive polymer
JP4679270B2 (ja) * 2005-06-30 2011-04-27 株式会社東芝 半導体装置およびその製造方法
KR100703973B1 (ko) 2005-07-20 2007-04-06 삼성전자주식회사 이중 캡핑막을 갖는 반도체 소자의 배선 및 그 형성 방법
JP4523535B2 (ja) * 2005-08-30 2010-08-11 富士通株式会社 半導体装置の製造方法
JP4529880B2 (ja) * 2005-11-21 2010-08-25 ソニー株式会社 半導体装置および半導体装置の製造方法
JP2007149813A (ja) 2005-11-25 2007-06-14 Sony Corp 半導体装置の製造方法
JP2007173511A (ja) * 2005-12-22 2007-07-05 Sony Corp 半導体装置の製造方法
JP2007220738A (ja) 2006-02-14 2007-08-30 Sony Corp 半導体装置の製造方法
US8188599B2 (en) * 2006-02-28 2012-05-29 Advanced Interconnect Materials, Llc Semiconductor device, its manufacturing method, and sputtering target material for use in the method
JP2008091645A (ja) * 2006-10-02 2008-04-17 Tokyo Electron Ltd 半導体製造装置、半導体装置の製造方法及び記憶媒体
US7884475B2 (en) * 2007-10-16 2011-02-08 International Business Machines Corporation Conductor structure including manganese oxide capping layer
US20090117731A1 (en) * 2007-11-01 2009-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor interconnection structure and method for making the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050218519A1 (en) * 2004-02-27 2005-10-06 Junichi Koike Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
TW200937604A (en) 2009-09-01
JP2009141058A (ja) 2009-06-25
US7928476B2 (en) 2011-04-19
US20090146309A1 (en) 2009-06-11
US20110183515A1 (en) 2011-07-28
KR20090059045A (ko) 2009-06-10
KR101179973B1 (ko) 2012-09-07

Similar Documents

Publication Publication Date Title
TWI423412B (zh) 半導體裝置
US9281211B2 (en) Nanoscale interconnect structure
US7718524B2 (en) Method of manufacturing semiconductor device
US9559058B2 (en) Semiconductor device and method for manufacturing the same
US7282802B2 (en) Modified via bottom structure for reliability enhancement
EP2139037A1 (en) Interconnect structure for electromigration enhancement
TWI389209B (zh) 半導體裝置及製造該裝置之方法
JP7015925B2 (ja) 自己形成拡散バリア層を有する低抵抗性金属相互接続構造体
US9704740B2 (en) Semiconductor device having insulating layers containing oxygen and a barrier layer containing manganese
CN102246293A (zh) 具有改进的电介质线路到过孔的抗电迁移性界面层的互连结构及其制造方法
JP2011523780A (ja) 導電性コンタクトの組み込みのための構造体及びプロセス
US8617984B2 (en) Tungsten metallization: structure and fabrication of same
JP2005340808A (ja) 半導体装置のバリア構造
JP5309722B2 (ja) 半導体装置およびその製造方法
US8129842B2 (en) Enhanced interconnect structure
CN107680932B (zh) 互连结构及其制造方法
US10665541B2 (en) Biconvex low resistance metal wire
US7018921B2 (en) Method of forming metal line in semiconductor device