JP2007096002A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2007096002A
JP2007096002A JP2005283596A JP2005283596A JP2007096002A JP 2007096002 A JP2007096002 A JP 2007096002A JP 2005283596 A JP2005283596 A JP 2005283596A JP 2005283596 A JP2005283596 A JP 2005283596A JP 2007096002 A JP2007096002 A JP 2007096002A
Authority
JP
Japan
Prior art keywords
sidewall spacer
oxide layer
semiconductor device
manufacturing
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005283596A
Other languages
English (en)
Inventor
Hideki Doshita
秀樹 堂下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005283596A priority Critical patent/JP2007096002A/ja
Publication of JP2007096002A publication Critical patent/JP2007096002A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】サリサイド技術を用いてMOSトランジスタのシリサイド領域及び非シリサイド領域を形成する工程において、シリサイド層を半導体基板へのダメージなく形成する。
【解決手段】第1のサイドウォールスペーサ108を有するゲート電極103及びソース・ドレイン拡散層109,110を被覆するようにSiC(w>0、x≧0、y>0、z≧0)で表される有機無機ハイブリッド膜112を堆積する工程と、有機無機ハイブリッド膜112の所定部分を酸化層115に変換する工程と、酸化層115を選択的に除去して、ゲート電極103及びソース・ドレイン109,110の所定部分を開口すると同時に第1のサイドウォールスペーサ108の側面に第2のサイドウォールスペーサ116を形成する工程と、ゲート電極103及びソース・ドレイン拡散層109,110の開口部分をシリサイド化してシリサイド層120を形成する工程を含む。
【選択図】図1

Description

この発明は、サリサイド技術を用いるMOS型トランジスタの製造過程において、ゲート電極およびソース・ドレイン拡散層上部に抵抗上昇や断線といった不良が発生しない良質なシリサイド層を形成すると共に、ソース・ドレイン拡散層上部に形成されるシリサイド層がLDD(Lightly−Doped Drain)領域に成長することによって起こる接合リークの発生を防止する半導体装置の製造方法および半導体装置に関するものである。
近年、半導体デバイスの素子パターンの微細化、高速化が加速度的に進んでいる。これに伴い、MOSトランジスタのソース・ドレイン領域部の不純物拡散層をできるだけ浅く形成し、その上部にシリコンと金属との化合物であるシリサイド層を形成する技術が用いられている。一方、I/O部に用いるMOSトランジスタにおいては、ゲート絶縁膜の耐圧、ESD耐圧を確保するために、ソース・ドレイン領域の上部にシリサイド層を形成しないのが一般的である。つまり、1つの半導体基板上に、シリサイド領域と非シリサイド領域とが存在する形になる。
以下、従来のシリサイド領域と非シリサイド領域を形成する工程の一例を図18(a)〜(g)を参照しながら説明する。まず、図18(a)に示すように、素子分離1が形成された半導体基板2の上に例えば2nmのゲート酸化膜3を介して、例えば200nmのポリシリコン膜からなるゲート電極4を公知のフォトリソグラフィー技術とドライエッチング技術を用いて形成する。次に、ソース・ドレイン拡散層の一部となる不純物濃度の低いN型拡散層5,6をゲート電極4をマスクとしてイオン注入法(例えばPを5×1013個/cm)により自己整合的に形成する。
次に、図18(b)に示すように、被加工基板7の表面を覆うようにシリコン酸化膜8をCVD法により例えば60nm堆積する。次に、図18(c)に示すように、シリコン酸化膜8の異方性エッチングを行って、ゲート電極4の側面だけを残すようにシリコン酸化膜8を除去し、サイドウォールスペーサ9を形成する。次に、図18(d)に示すように、ゲート電極4及びサイドウォールスペーサ9をマスクとし、イオン注入法(例えばAsを5×1015個/cm)によって前記ソース・ドレイン拡散層の他の部分となる高濃度の拡散層10,11を自己整合的に形成する。次に、図18(e)に示すように、被加工基板12の表面を覆うようにシリコン酸化膜13をCVD法により例えば20〜40nm堆積する。次に、シリコン酸化膜13の所定部分に公知フォトリソグラフィー技術を用いてレジストパターン14を形成する。次に、図18(f)に示すように、公知のドライエッチング技術を用いてシリコン酸化膜13の異方性エッチングを行い、ゲート電極4の上部分15とソース・ドレイン拡散層5,6の上部分16,17を露出させる。次に、図18(g)に示すように、公知のサリサイド技術を用いてゲート電極4の上部分15とソース・ドレイン拡散層5,6の上部分16,17に例えばSiとCoの化合物からなるシリサイド層18を形成すると、シリサイド領域と非シリサイド領域を有するMOSトランジスタの基本構造が出来上がる。このようなシリサイド領域と非シリサイド領域を有するMOSトランジスタ形成工程において、シリコン酸化膜13の異方性エッチングのように、下地のシリコン基板2との選択比を大きくする必要のある異方性エッチングでは、従来から、特許文献1のように例えばCHFガスなどのフルオロカーボンガスを用いたドライエッチング技術が使用されている。
特開平6−310529号公報
しかしながら、上記従来の方法を用いてシリサイド領域及び非シリサイド領域を形成した場合、シリサイド領域に形成されるシリサイド層が断線して高抵抗化したり、ソース・ドレイン接合リークやその領域へのコンタクト抵抗ばらつきなどが発生して、MOSトランジスタの特性劣化が起こることがある。これは、シリサイド領域形成時のシリコン酸化膜13の異方性ドライエッチングで、イオン化したエッチングガスが半導体基板に打ち込まれてシリサイド化反応を阻害したり、ソース・ドレイン層が形成された半導体基板に削れが発生することなどが原因の一つと考えられる。上記課題に対して、従来からドライエッチング条件は半導体基板にダメージができるだけ入らないように設定されていた。しかしながら従来技術においては、ドライエッチング時に半導体基板がプラズマに曝される以上、半導体基板のダメージを完全に無くすことはできない。
したがって、この発明の目的は、以上のような従来の欠点を解決するものであって、MOSトランジスタのシリサイド領域及び非シリサイド領域を形成する工程において、シリサイド領域を半導体基板へのダメージなく形成して、良質なシリサイド層を形成する半導体装置の製造方法および半導体装置を提供することである。
以上の目的を達成するためにこの発明の請求項1記載の半導体装置の製造方法は、半導体基板上にゲート絶縁膜を介して複数のゲート電極を形成する工程と、前記ゲート電極側面に第1のサイドウォールスペーサを形成する工程と、前記第1のサイドウォールスペーサを有する前記ゲート電極間に高濃度のソース・ドレイン拡散層を形成する工程と、前記第1のサイドウォールスペーサを有する前記ゲート電極及び前記ソース・ドレイン拡散層を被覆するようにSiC(w>0、x≧0、y>0、z≧0)で表される有機無機ハイブリッド膜を堆積する工程と、前記有機無機ハイブリッド膜の所定部分を酸化層に変換する工程と、前記酸化層を選択的に除去して、前記ゲート電極及び前記ソース・ドレイン拡散層の所定部分を開口すると同時に前記第1のサイドウォールスペーサの側面に前記有機無機ハイブリッド膜からなる第2のサイドウォールスペーサを形成する工程と、前記ゲート電極及び前記ソース・ドレイン拡散層の開口部分をシリサイド化してシリサイド層を形成する工程を含む。
請求項2記載の半導体装置の製造方法は、請求項1記載の半導体装置の製造方法において、前記有機無機ハイブリッド膜の所定部分を酸化層に変換する工程は、前記有機無機ハイブリッド膜にイオンを照射する工程により行う。
請求項3記載の半導体装置の製造方法は、請求項2記載の半導体装置の製造方法において、前記イオンは、酸素イオンまたは窒素イオンまたは不活性ガスイオンのいずれかである。
請求項4記載の半導体装置の製造方法は、請求項1記載の半導体装置の製造方法において、前記酸化層を選択的に除去する工程は、弗素を含む薬液を用いて行う。
請求項5記載の半導体装置の製造方法は、請求項1記載の半導体装置の製造方法において、前記酸化層を選択的に除去する工程は、弗素を含むガスを用いて行う。
請求項6記載の半導体装置の製造方法は、請求項1記載の半導体装置の製造方法において、前記第2のサイドウォールスペーサの少なくとも表面部分を酸化層に変換する工程と、前記第2のサイドウォールスペーサの酸化層を選択的に除去する工程とを含む。
請求項7記載の半導体装置の製造方法は、請求項6記載の半導体装置の製造方法において、前記第2のサイドウォールスペーサを酸化層に変換する工程は、前記第2のサイドウォールスペーサに熱エネルギーを付与すると共にガスを照射する工程により行う。
請求項8記載の半導体装置の製造方法は、請求項7記載の半導体装置の製造方法において、前記ガスは酸素または窒素を含むガスである。
請求項9記載の半導体装置の製造方法は、請求項6記載の半導体装置の製造方法において、前記第2のサイドウォールスペーサを酸化層に変換する工程は、ラジカル種を前記第2のサイドウォールスペーサに照射する工程により行う。
請求項10記載の半導体装置の製造方法は、請求項9記載の半導体装置の製造方法において、前記ラジカル種は酸素ラジカルまたは窒素ラジカルを含む。
請求項11記載の半導体装置の製造方法は、請求項6記載の半導体装置の製造方法において、前記第2のサイドウォールスペーサを酸化層に変換する工程は、前記第2のサイドウォールスペーサに前記イオンを照射する工程により行う。
請求項12記載の半導体装置の製造方法は、請求項11記載の半導体装置の製造方法において、前記イオンは酸素イオンまたは窒素イオンまたは不活性ガスイオンのいずれか一つを含む。
請求項13記載の半導体装置の製造方法は、請求項6記載の半導体装置の製造方法において、前記第2のサイドウォールスペーサの酸化層を選択的に除去する工程は、弗素を含む薬液を用いて行う。
請求項14記載の半導体装置の製造方法は、請求項6記載の半導体装置の製造方法において、前記第2のサイドウォールスペーサの酸化層を選択的に除去する工程は、弗素を含むガスを用いて行う。
請求項15記載の半導体装置の製造方法は、請求項1記載の半導体装置の製造方法において、前記ソース・ドレイン拡散層上面に形成されるシリサイド層が前記第1のサイドウォールスペーサの下部領域まで成長させない。
請求項16記載の半導体装置は、半導体基板と、前記半導体基板上にゲート絶縁膜を介して形成された複数のゲート電極と、前記ゲート電極側面に形成された第1のサイドウォールスペーサと、前記第1のサイドウォールスペーサを有する前記ゲート電極間に形成された高濃度のソース・ドレイン拡散層と、所定領域の前記ゲート電極において前記第1のサイドウォールスペーサの側面に形成されたSiC(w>0、x≧0、y>0、z≧0)で表される有機無機ハイブリッド膜からなる第2のサイドウォールスペーサと、所定領域の前記ゲート電極及び前記ソース・ドレイン拡散層をシリサイド化して形成されたシリサイド層とを備えた。
この発明の請求項1記載の半導体装置の製造方法によれば、シリコンのような半導体基板上に形成された第1のサイドウォールスペーサを側面に有するゲート電極及びソース・ドレイン拡散層を、一般式SiC(w>0、x≧0、y>0、z≧0)で表される有機無機ハイブリッド膜で被覆し、有機無機ハイブリッド膜の所定部分を酸化層に変換した後、酸化層を選択的に除去して、シリサイド領域となるゲート電極とソース・ドレイン拡散層の所定部分を開口するので、HFを含有する薬液など、半導体基板をエッチングしない薬液を用いて選択的に酸化層を除去してシリサイド領域を形成できる。このため、従来のようにドライエッチングによるソース・ドレイン拡散層などの半導体基板に新たな不純物イオンの打ち込みや、半導体基板の削れといったダメージの発生を防止することができる。これによって、シリサイド層の断線、拡散層のリーク、コンタクト抵抗のばらつきを防止することができる。
請求項2では、請求項1記載の半導体装置の製造方法において、有機無機ハイブリッド膜の所定部分を酸化層に変換する工程は、有機無機ハイブリッド膜にイオンを照射する工程により行うことが好ましい。例えば、有機無機ハイブリッド膜の一つであるMSQ膜に酸素イオンを照射することにより、MSQ膜を構成するC、H、Nと酸素イオンが反応し、MSQ膜のC、H、Nなどが酸素と結合し除去され、酸化層が形成される。
請求項3では、請求項2記載の半導体装置の製造方法において、イオンは、酸素イオンまたは窒素イオンまたは不活性ガスイオンのいずれかであることが好ましい。窒素イオンまたは不活性ガスイオンを照射する方法では、レジストパターンの膜厚が薄くレジスト材料をエッチングする速度が大きい酸素イオンが使用できない場合であっても酸化層を形成する事ができるという利点がある。特に不活性イオンの場合、MSQ膜以外の半導体基板上でイオンに曝される部位に酸化層や窒化層などの反応層を形成することはない。したがって、MSQ膜以外の部位に反応層を形成したくない場合に非常に有効である。
請求項4では、請求項1記載の半導体装置の製造方法において、酸化層を選択的に除去する工程は、弗素を含む薬液を用いて行うことが好ましい。弗素を含む薬液による除去レートはMSQ膜と比較して酸化層の方が非常に大きくなるので、酸化層を選択的に除去することができる。
請求項5では、請求項1記載の半導体装置の製造方法において、前記酸化層を選択的に除去する工程は、弗素を含むガスを用いて行うことが好ましい。弗素を含むガスでも請求項4と同様の効果がある。
請求項6では、第1のサイドウォールスペーサの側面に形成された一般式SiC(w>0、x≧0、y>0、z≧0)で表される有機無機ハイブリッド膜からなる第2のサイドウォールスペーサを形成し、第2のサイドウォールスペーサの少なくとも表面部分を酸化層に変換した後、酸化層を選択的に除去するので、HFを含有する薬液など、半導体基板をエッチングしない薬液を用いて第2のサイドウォールスペーサの酸化層を除去することができる。このため、従来のようにドライエッチングによるソース・ドレイン拡散層などの半導体基板に新たな不純物イオンの打ち込みや、半導体基板の削れといったダメージの発生を防止することができる。これによって、シリサイド層の断線、拡散層のリーク、コンタクト抵抗のばらつきを防止することができる。
請求項7では、請求項6記載の半導体装置の製造方法において、第2のサイドウォールスペーサを酸化層に変換する工程は、第2のサイドウォールスペーサに熱エネルギーを付与すると共にガスを照射する工程により行うことが好ましい。例えば、MSQ膜に酸素ガスを照射し、加熱して熱エネルギーを与えると、MSQ膜のC、H、Nと酸素が反応して除去され、サイドウォールスペーサが酸化層に変換されると考えられる。
請求項8では、請求項7記載の半導体装置の製造方法において、ガスは酸素または窒素を含むガスであることが好ましい。窒素ガスを使用する方法は酸素ガスの場合のように半導体装置の第2のサイドウォールスペーサ以外の部分に酸化層を形成しないので、余分な部分に酸化層を形成することが望ましくない場合でも使用することができるという利点がある。
請求項9では、請求項6記載の半導体装置の製造方法において、第2のサイドウォールスペーサを酸化層に変換する工程は、ラジカル種を第2のサイドウォールスペーサに照射する工程により行うことが好ましい。この場合、ラジカル自身の反応性にて酸化層が形成される。
請求項10では、請求項9記載の半導体装置の製造方法において、ラジカル種は酸素ラジカルまたは窒素ラジカルを含むことが好ましい。酸素ラジカル、窒素ラジカル照射の場合、ラジカル自身の反応性にて酸化層が形成されるので200℃以下の低温にてサイドウォールスペーサを酸化層に変換できる。したがって、ソース・ドレイン活性化などの半導体集積回路製造工程中の総合熱処理履歴(サーマルバジェット)が厳しい微細素子パターンプロセスには非常に有効である。
請求項11では、請求項6記載の半導体装置の製造方法において、第2のサイドウォールスペーサを酸化層に変換する工程は、第2のサイドウォールスペーサにイオンを照射する工程により行うことが好ましい。請求項2と同様に第2のサイドウォールスペーサが酸化層に変換される。
請求項12では、請求項11記載の半導体装置の製造方法において、イオンは酸素イオンまたは窒素イオンまたは不活性ガスイオンのいずれか一つを含むことが好ましい。
請求項13では、請求項6記載の半導体装置の製造方法において、酸化層を選択的に除去する工程は、弗素を含む薬液を用いて行うことが好ましい。請求項4と同様に酸化層を選択的に除去することができる。
請求項14では、請求項6記載の半導体装置の製造方法において、酸化層を選択的に除去する工程は、弗素を含むガスを用いて行うことが好ましい。弗素を含むガスでも請求項4と同様の効果がある。
請求項15では、第1のサイドウォールスペーサの側面にSiC(w>0、x≧0、y>0、z≧0)で表される有機無機ハイブリッド膜からなる第2のサイドウォールスペーサが形成され、第2のサイドウォールスペーサに隣接する半導体基板表面領域にシリサイド層が形成され、シリサイド層は第1のサイドウォールスペーサの下部領域まで成長させないので、シリサイド層の横方向の位置は、第1のサイドウォールスペーサ下部の端位置と同一か、または第2のサイドウォールスペーサ下部の領域にある。これにより、拡散層の接合リーク、コンタクト抵抗のばらつきを防止することができる。通常、シリサイド化反応時のシリサイド層は水平方向に10nm程度は成長するが、第2のサイドウォールスペーサの幅をシリサイド層が水平方向に成長する長さ以上に設定することで、シリサイド層が第1のサイドウォールスペーサ下部にあるLDD層を侵食して発生する接合リークなどの不良発生を防止することができる。
この発明の請求項16記載の半導体装置によれば、シリコンのような半導体基板上に形成された第1のサイドウォールスペーサを側面に有するゲート電極及びソース・ドレイン拡散層を、一般式SiC(w>0、x≧0、y>0、z≧0)で表される有機無機ハイブリッド膜で被覆し、有機無機ハイブリッド膜の所定部分を酸化層に変換した後、HFを含有する薬液など、半導体基板をエッチングしない薬液を用いて選択的に酸化層を除去して、シリサイド領域となるゲート電極上部とソース・ドレイン拡散層上部を開口することができる。このため、ソース・ドレイン拡散層などの半導体基板に新たな不純物イオンの打ち込みや、半導体基板の削れといったダメージの発生を防止することができる。これによって、シリサイド層の断線、拡散層のリーク、コンタクト抵抗のばらつきを防止することができる。
この発明の第1の実施形態を図1〜図6に基づいて説明する。図1(a)〜(f)及び図2(a)、(b)は本発明の第1の実施形態において微小なゲート長を持つMOSトランジスタの製造工程を示す工程断面図である。
本発明の第1の実施形態による製造方法の要点は、サイドウォールスペーサを有するゲート電極上面及びソース・ドレイン拡散層上面に堆積した一般式SiC(w>0、x≧0、y>0、z≧0)で表される有機無機ハイブリッド膜表面に酸素イオンまたは窒素イオンまたは不活性ガスイオンを照射して表面を酸化層に変換した後、酸化層を選択的に除去することによって、所定部分のゲート電極上面及びソース・ドレイン拡散層上面を露出させてシリサイド領域と非シリサイド領域を形成するものである。図1は酸素イオンを照射する場合のMOSトランジスタの製造工程を示しているが、窒素イオン、不活性ガスイオンを照射する場合は(f)の工程だけが異なり、これ以外の工程は酸素イオンを照射する場合と同じである。窒素イオンを照射する工程(f)の断面図は図4に、また、不活性ガスイオン、特にArイオンを照射する工程(f)の断面図を図5に示す。
まず、図1(a)に示すように、素子分離100が形成された半導体基板101の上に例えば2nmのゲート酸化膜102を介して、例えば200nmのポリシリコン膜からなるゲート電極103を公知のフォトリソグラフィー技術とドライエッチング技術を用いて形成する。次に、ソース・ドレインの一部となる不純物濃度の低いN型拡散層104,105をゲート電極103をマスクとしてイオン注入法(例えばPを5×1013個/cm)により自己整合的に形成する。
次に、図1(b)に示すように、被加工基板106の表面を覆うようにシリコン窒化膜107をCVD法により例えば60nm堆積する。次に、図1(c)に示すように、シリコン窒化膜107の異方性エッチングを行って、ゲート電極103の側面だけを残すようにシリコン窒化膜107を除去し、第1のサイドウォールスペーサ108を形成する。次に、図1(d)に示すように、ゲート電極103及び第1のサイドウォールスペーサ108をマスクとし、イオン注入法(例えばAsを5×1015個/cm)によって前記ソース・ドレインの他の部分となる高濃度の拡散層109,110を自己整合的に形成する。次に、図1(e)に示すように、被加工基板111の表面を覆うように上に述べた有機無機ハイブリッド膜の一つで、SiC(x>0、y>0)で表されるMSQ(メチルシルセスキオキサン)膜112をプラズマCVD法により例えば30nm堆積する。次に、MSQ膜112の所定部分に公知のフォトリソグラフィー技術を用いてレジストパターン113を形成する。
次に、図1(f)に示すように、例えば酸素イオン114をMSQ膜112の表面に向け、半導体基板の主面に対してほぼ垂直になるように照射して、MSQ膜112の所定部、すなわち表面部を酸化層115に変換する。この工程は酸素イオンの代わりに窒素イオンを照射しても全く同様に行われる。このようにして最初のMSQ膜112の表面部は酸化層115となり、その下にMSQ膜が残留した状態となる。次に、図2(a)に示すように、例えば硫酸、又は硫酸と過酸化水素水の混合液を用いてレジストパターン113を除去した後、酸化層115を例えばHFを5%含有する薬液を用いて選択的に除去して第1のサイドウォールスペーサ108側面に30nmの幅を有する第2のサイドウォールスペーサ116を形成すると同時に、ゲート電極103の上部分117とソース・ドレイン拡散層109,110の上部分118,119を露出させる。
次に、図2(b)に示すように、公知のサリサイド技術を用いてゲート電極103の上部分117とソース・ドレイン拡散層109,110の上部分118,119に例えばSiとCoの化合物からなるシリサイド層120を形成する。その際、ソース・ドレイン拡散層109,110上部分では、シリサイド層120が水平方向に成長して第2のサイドウォールスペーサ116下部に10nm程度潜り込むが、第2のサイドウォールスペーサ116の幅が30nmあるので、シリサイド層120が第1のサイドウォールスペーサ108下部の接合深さの浅いソース・ドレイン拡散層104,105まで浸食して接合リークを発生させる事はない。このようにしてシリサイド領域と非シリサイド領域を有するMOSトランジスタの基本構造が完成する。
本実施形態の工程の特徴は図1(f)、図2(a)の工程にあるが、図1(f)に示す酸化層115の形成方法について更に具体的に説明する。酸化層115を形成するためには図3に示すようなプラズマ処理装置を使用する。
プラズマ処理装置を説明すると、図3に示すように、接地されていると共に内壁がセラミック、アルミナ又は石英等の絶縁物で覆われた処理室201の上には、第1の高周波電源202から第1の高周波電力が印加される誘導コイル(上部電極)203が設けられており、誘導コイル203に第1の高周波電力が印加されると、処理室201の内部に誘導結合プラズマが発生する。一方、処理室201の底部には、第2の高周波電源204から第2の高周波電力が印加される試料台(下部電極)205が設けられており、第2の高周波電力により試料台205に向かうイオンのエネルギーが制御される。尚、図示は省略しているが、試料台205の内部には、冷媒等によって試料台205の温度を0℃〜+80℃程度の範囲で制御する温度制御装置が設けられている。処理室201には、処理ガスがマスフローコントローラ(図示は省略している)を介して導入口(図示は省略している)から導かれると共に、処理室201の圧力はターボポンプ(図示は省略している)により0.1Pa〜10Pa程度の範囲に制御される。このようなプラズマ処理装置の内部の試料台205上に、MSQ膜112が堆積された被加工基板を設置し、第1、および第2の高周波電力を上部電極、下部電極に印加してMSQ膜112に、半導体基板の主面に対してほぼ垂直に酸素イオン114を照射し、MSQ膜112を酸化層115に換える。ここで第2の高周波電力を制御するとMSQ膜112に入射する入射イオンエネルギーが調整でき、酸化層115の形成量を所定の値に調整することができる。
具体的条件として酸素イオンを照射する場合は、例えば処理室201内の圧力:0.6Pa、第1の高周波電力:1000W、第2の高周波電力:300W、O流量:100ml/min、試料台205の温度:60℃を適用した場合MSQ膜112に約30nmの酸化層115を形成することができる。この場合、処理室201内の圧力は低圧にするほど酸素イオンの入射異方性が強く、酸素イオン114が第2の高周波電力によるバイアスによりMSQ膜112に対して垂直方向に照射されるため、酸化層115は垂直方向に形成が進む。
MSQ膜を一般化した式SiC(w>0、x≧0、y>0、z≧0)で表される膜に酸素イオンを照射することにより、MSQ膜を構成するC、H、Nと酸素イオンが反応し、
SiC+O→SiOv(v=1〜2)+CO↑+HO↑+NO↑+etc↑
なる反応を経て酸化層が形成される。
また、窒素イオンを照射する場合もまた図3に示すようなプラズマ処理装置を使用し、具体的な条件として例えば処理室201内の圧力:0.6Pa、第1の高周波電力:1000W、第2の高周波電力:300W、N流量:100ml/min、試料台205の温度:60℃を適用することにより、図4に示すように、窒素イオン301によってMSQ膜112に約30nmの酸化層302を形成することができる。SiC(w>0、x≧0、y>0、z≧0)のMSQ膜に窒素イオンを照射したときはMSQ膜を構成するC、H、Nと窒素イオンが反応し、
SiC+N→SiOv(v=1〜2)+N↑+HCN↑+CN↑+etc↑
なる反応を経て酸化層が形成される。
また、Arイオンのような不活性ガスイオンの照射も図3に示すプラズマ処理装置で行い、具体的条件として例えば処理室201内の圧力:0.6Pa、第1の高周波電力:1000W、第2の高周波電力:500W、Ar流量:100ml/min、試料台205の温度:60℃を適用することにより、図5に示すように、Arイオン401によってMSQ膜112に約30nmの酸化層402を形成することができる。SiC(w>0、x≧0、y>0、z≧0)の形のMSQ膜にArイオンを照射すると、MSQ膜を構成するC、H、Nを不活性ガスイオンがスパッタリングすることにより、
SiC+Ar→SiOv(v=1〜2)+N↑+H↑+CO↑+etc↑
なる反応を経て酸化層が形成される。
以上のようなMSQ膜に酸素、窒素イオンを照射する過程においてMSQ膜に含有するC、H、Nは反応中間段階で酸素または窒素と結合し最終的に気体となってMSQ膜から処理室へ拡散し、外部へ排気される。あるいはArイオンによりスパッタリングされて窒素、水素、COなどのガスとして外部へ排気されることになる。そしてMSQ膜表面にはSiO成分だけが残り酸化層に変換されると考えられる。また、MSQ膜112の表面層が酸化層115に変換される過程を見ると、MSQ膜112を構成するSi−CH結合が酸素イオン、窒素イオン、Arイオン衝撃によりSi−O結合、Si−OH結合に変化することにより形成されると考えられる。
このように本発明の構成の特徴の一つは、有機無機ハイブリッド膜のパターンを形成した後、この膜の表面部を酸化層に変質させることであるが、実際に例えば酸素イオンをOプラズマを発生させて形成し、有機無機ハイブリッド膜の一つであるMSQ膜に照射した後、照射部をFTIR(フーリエ変換赤外吸収スペクトル)で調べると図6に示すように酸素イオン照射時間にしたがってSi−O結合スペクトルのみが強く現れ、残るようになる。これはMSQ膜のC、Hなどが酸素イオン照射によって除去され、実際に酸化層に変換されていることを示すものである。
このようにして酸化層中にはSi−O、Si−OH結合が存在するが、イオンのスパッタリングによる原子間結合の破壊によってダングリングボンドなどが多数存在し、CVDシリコン酸化膜、熱酸化膜などと比べて密度が低く、図2(a)の工程で使用するHF含有薬液中のF−と結合しやすい。一方、MSQ膜112はSi原子にメチル基から電子が供給され、ダングリングボンド数が少なくなっているのでF−と反応し難い性質がある。このため、図2(a)の工程において、HF含有薬液を用いればこの酸化層は残留したMSQ膜に対して選択的に容易に除去することが出来る。すなわち、上記薬液による除去レートはMSQ膜112と比較して酸化層115の方が非常に大きくなるので、酸化層115を選択的に除去することができる(選択比:10程度)。
以上説明したように、本実施形態による製造方法では、シリサイド領域120を半導体基板を実質的にエッチングしないHF含有薬液を用いたウェットエッチで形成できるので、従来のように、シリサイド化反応を阻害するイオンの打ち込みや、半導体基板の削れといったダメージが発生するという問題を回避する事が出来る。加えて、シリサイド層が水平方向に成長し、LDD層領域に侵食する問題も解決できるという効果がある。
そして最終的にはMOSトランジスタのシリサイド層の断線、拡散層のリーク、コンタクト抵抗のばらつきを防止することが出来るものである。
窒素イオンを照射する方法では、レジストパターンの膜厚が薄くレジスト材料をエッチングする速度が大きい酸素イオンが使用できない場合であっても酸化層115を形成する事ができるという利点がある。Arイオンを照射する方法でも、レジストパターンの膜厚が薄く、酸素イオンが使用できない場合でも酸化層115を形成できる。また、特にArイオンは不活性であるため、MSQ膜112以外の半導体基板上でイオンに曝される部位に酸化層や窒化層などの反応層を形成することはない。したがって、MSQ膜112以外の部位に反応層を形成したくない場合に非常に有効である。
この発明の第2の実施形態を図7〜図11に基づいて説明する。図7〜図9は、本発明の第2の実施形態による半導体装置の製造方法を説明する工程断面図であり、第1の実施形態と同様MOSトランジスタ部分の断面を示している。
この実施形態は、第1の実施形態に記載した方法と同様にして、ゲート電極側面の第1のサイドウォールスペーサ側面にMSQ膜からなる第2のサイドウォールスペーサを形成すると同時に、所定領域のゲート電極上部分及びソース・ドレイン拡散層上部分を開口して、シリサイド領域及び非シリサイド領域を形成した後、その第2のサイドウォールスペーサ及び非シリサイド領域を被覆するMSQ膜を酸化層に変換して除去することが主要な構成である。
まず、図7(a)に示すように、素子分離500が形成された半導体基板501の上に例えば2nmのゲート酸化膜502を介して、例えば200nmのポリシリコン膜からなるゲート電極503を公知のフォトリソグラフィー技術とドライエッチング技術を用いて形成する。次に、ソース・ドレインの一部となる不純物濃度の低いN型拡散層504,505をゲート電極503をマスクとしてイオン注入法(例えばPを5×1013個/cm)により自己整合的に形成する。
次に、図7(b)に示すように、被加工基板506の表面を覆うようにシリコン窒化膜507をCVD法により例えば60nm堆積する。次に、図7(c)に示すように、シリコン窒化膜507の異方性エッチングを行って、ゲート電極503の側面だけを残すようにシリコン窒化膜507を除去し、第1のサイドウォールスペーサ508を形成する。次に、図7(d)に示すように、ゲート電極503及び第1のサイドウォールスペーサ508をマスクとし、イオン注入法(例えばAsを5×1015個/cm)によって前記ソース・ドレインの他の部分となる高濃度の拡散層509,510を自己整合的に形成する。次に、図7(e)に示すように、被加工基板511の表面を覆うように上に述べた有機無機ハイブリッド膜の一つで、SiC(x>0、y>0)で表されるMSQ(メチルシルセスキオキサン)膜512をプラズマCVD法により例えば30nm堆積する。このMSQ膜は水素、窒素を含んで一般式SiC(w>0、x≧0、y>0、z≧0)で表されるものでもよい。次に、MSQ膜512の所定部分に公知のフォトリソグラフィー技術を用いてレジストパターン513を形成する。
次に、図7(f)に示すように、図1(f)、図4、図5の各種方法を使用して、例えば酸素イオン514をMSQ膜512に照射して、MSQ膜512の表面部を第1の酸化層515に変換する。次に、図8(a)に示すように、第1の酸化層515を例えばHFを5%含有する薬液を用いて選択的に除去し、第1のサイドウォールスペーサ508側面に30nmの幅を有する第2のサイドウォールスペーサ516を形成すると同時に、ゲート電極503の上部分517とソース・ドレイン拡散層509,510の上部分518,519を露出させる。次に、図8(b)に示すように、公知のサリサイド技術を用いてゲート電極503の上部分517とソース・ドレイン拡散層509,510の上部分518,519に例えばSiとCoの化合物からなるシリサイド層520を形成する。
次に、図9(a)に示すように、第2のサイドウォールスペーサ516及び非シリサイド領域を被覆するMSQ膜512に酸素ガス521を照射すると同時に被加工基板を加熱するなどして熱エネルギーを与えることにより、第2のサイドウォールスペーサ516及び非シリサイド領域を被覆するMSQ膜512を第2の酸化層522,523に変換する。図7〜9の例では第2のサイドウォールスペーサ516及び非シリサイド領域を被覆するMSQ膜512全体を酸化層522,523に変換する条件を取っている。次に、図9(b)に示すように、第2の酸化層522,523を例えばHFを5%含有する薬液を用いて選択的に除去すると、第2のサイドウォールスペーサと非シリサイド領域を被覆する膜のないMOSトランジスタの基本構造が完成する。
本実施形態の特徴は工程図9(a)であり、次に、図9(a)に示す第2の酸化層522,523の形成についてさらに詳細に説明する。第2の酸化層522,523を形成するためには図10に示すようなヒーター加熱式の熱処理装置を使用する。
図10において、処理室601には試料台602が設置され、試料台602内部にはヒーター及び熱伝対を備えた温度制御装置が設けられており、試料台602の温度を400℃〜1000℃の範囲で制御することができる(図示は省略している)。処理室601には、ガスがマスフローコントローラ603を介して導入口604から導かれると共に、処理室内の圧力はドライポンプ(図示は省略している)により50Pa〜200Pa程度の範囲に制御される。
図9(a)の工程を実施するときは、試料台602上にMSQ膜からなる第2のサイドウォールスペーサ及び非シリサイド領域上部の被覆膜が形成された被加工基板を設置し、第2のサイドウォールスペーサ516及び非シリサイド領域上部のMSQ膜512に酸素ガス521を照射するとともに試料台602から半導体基板501に熱エネルギーを与えて第2の酸化層522,523に変換する。この具体的条件として例えば処理室601内の圧力:100Pa、O流量:1000ml/min、試料台の温度:700℃を適用することにより、第2のサイドウォールスペーサ516及び非シリサイド領域上部のMSQ膜512に約30nmの酸化層522,523を形成することができる。この場合、酸素ガスは等方的に第2のサイドウォールスペーサ及び非シリサイド上部のMSQ膜512に入射するので、第2のサイドウォールスペーサ516及び非シリサイド上部のMSQ膜512は等方的に第2の酸化層522,523に変換される。この変換過程では、MSQ膜を構成するC、H、Nと酸素が反応し、
SiC+O→SiO(v=1〜2)+CO↑+HO↑+NO↑+etc↑
なる反応が生じていると考えられる。
以上の実施の形態で、図9(a)の工程における第2のサイドウォールスペーサ516及び非シリサイド領域上部のMSQ膜512の酸化層への変換量は試料台602の温度を制御することによって可能であるが、これ以外に処理室601内の処理圧力、ガス流量、処理時間などのパラメータを制御することでもできる。例えば、処理圧力、ガス流量、処理時間を増大させた場合は、酸素の供給量が増大するので、酸化層の形成量は増大する。工程図9(a)の処理ガスとして酸素ガスを使用したが、酸素と炭素の化合物(CO、COなど)、酸素と窒素の化合物(NO、NO、NO、Nなど)、酸素と水素の化合物(HO、Hなど)を使用しても同様の効果を得ることができる。
以上図7〜9を用いて説明したMOSトランジスタの製造工程において、特に図9(a)の第2のサイドウォールスペーサ516及び非シリサイド領域上部のMSQ膜512を第2の酸化層522,523に変換するために酸素ガスを用いたが、他のガス、すなわち窒素ガスを使用することもできる。
図11は、本発明の第2の実施形態のMOSトランジスタの製造工程において図9(a)に対応し、窒素ガスを照射して酸化層に変換する工程を示す工程断面図であり、701は窒素ガス、702,703は第2の酸化層である。窒素ガスを照射する場合も図10に示すヒーター加熱式の熱処理装置を使用し、サイドウォールスペーサ516及び非シリサイド領域上部のMSQ膜512に窒素ガス701を照射するとともに、試料台602から半導体基板に熱エネルギーを与えて第2の酸化層702,703に変換する。具体的な条件として例えば処理室601内の圧力:100Pa、N流量:1000ml/min、試料台602の温度:700℃を適用すると、第2のサイドウォールスペーサ516及び非シリサイド領域上部のMSQ膜512に約30nmの第2の酸化層702,703を形成することができる。
窒素ガスは図9(a)の場合と同様等方的に照射されるので、第2サイドウォールスペーサ516及び非シリサイド領域上部のMSQ膜512は等方的に第2の酸化層702,703に変換される。MSQ膜に窒素ガスを照射し、加熱して熱エネルギーを与えると、MSQ膜のC、H、Nと窒素が反応し、
SiC+N→SiO(v=1〜2)+N↑+HCN↑+CN↑+etc↑
なる過程で第2のサイドウォールスペーサ及び非シリサイド領域上部のMSQ膜が第2の酸化層に変換されると考えられる。
窒素ガスを使用する方法は酸素ガスの場合のように半導体装置の第2のサイドウォールスペーサ516及び非シリサイド領域上部のMSQ膜512以外の部分に酸化層を形成しないので、余分な部分に酸化層を形成することが望ましくない場合でも使用することができるという利点がある。また、酸化層形成用ガスとして窒素ガスに代えて、酸素と窒素の化合物(NO、NO、NO、Nなど)、窒素と水素の化合物(NH、Nなど)、窒素と炭素の化合物(Cなど)を使用しても同様の効果を得ることができる。また、試料台602の加熱方式としてヒーター加熱方式を用いたが、ハロゲンランプなどを用いたランプ加熱方式の熱処理装置を使用しても同様の効果を得ることができる。本実施形態の工程は一旦形成した第2のサイドウォールスペーサを除去する工程が付加されたものである。例えば半導体集積回路において、パターンレイアウト上ゲート電極が狭い間隔を持って配列され、しかもそのゲート間にコンタクトホールを形成したい場合、第2のサイドウォールスペーサが存在するとコンタクトホールが形成できない場合が最近の高密度微細パターン集積回路では生じてきている。そのような場合は第2のサイドウォールスペーサを除去することが必要であって、本実施の形態はそれを基板にダメージを与えることなく実施できるのである。
この発明の第3の実施形態を図12〜図17に基づいて説明する。上記第2の実施形態では、MSQ膜からなる第2のサイドウォールスペーサ及び非シリサイド領域の被覆膜を第2の酸化層に変換する工程(図9(a)に対応する工程)として、基板を高温に加熱して熱エネルギーを与えると同時に酸素ガスあるいは窒素ガスを照射する方法を述べた。しかしながら第2の酸化層に変換する方法は、上記以外に種々考えられるので、本実施形態ではそれらについて説明する。
以下の説明は図9(a)に対応して、第2のサイドウォールスペーサ及び非シリサイド領域上部のMSQ膜を第2の酸化層に変換する工程のみを述べる。これらをMOSトランジスタの製造工程に適用した場合の工程フローは、図9(a)の工程を除いて図7〜8、図9(b)と同じであり、工程の説明において参照する。
(1)酸素ラジカルまたは窒素ラジカルを用いた第2の酸化層への変換
図12は、酸素ラジカルを用いてMSQ膜からなる第2のサイドウォールスペーサ及び非シリサイド領域の被覆膜を第2の酸化層に変換する工程を示す工程断面図であり、801は酸素ラジカル、802,803は第2の酸化層である。また、図14は、窒素ラジカルを用いてMSQ膜からなる第2のサイドウォールスペーサ及び非シリサイド領域の被覆膜を第2の酸化層に変換する工程を示す工程断面図であり、1001は窒素ラジカル、1002,1003は第2の酸化層である。この工程は、図13に示すプラズマ処理装置を使用する。
図13において、プラズマ処理装置の処理室901は接地されており、マスフローコントローラ(図示は省略している)により流量を制御されたガスが導入管902よりプラズマ生成室903に導入される。プラズマ生成室903には高周波電源904が接続されており、高周波電源904から供給される電力によってガスがプラズマ化しイオンとラジカルが生成される。処理室901とプラズマ生成室903とは距離が離れているため、イオンは途中で消滅してしまいラジカルのみが処理室902に到達する。また、処理室901には試料台905が設置されており、図示は省略しているが試料台905の内部には、ヒーター等によって試料台905の温度を100℃〜300℃程度の範囲で制御する温度制御装置が設けられている。更に処理室901の圧力はドライポンプ(図示は省略している)により50Pa〜200Pa程度の範囲に制御される。
このプラズマ処理装置内部の試料台905上にMSQ膜からなる第2のサイドウォールスペーサ及び非シリサイド領域に被覆膜を形成した半導体基板を設置し、第2のサイドウォールスペーサ516及び非シリサイド領域上部のMSQ膜512に酸素ラジカル801または窒素ラジカル1001を照射し第2の酸化層802,803または1002,1003に変換する。酸素ラジカルを用いる場合、具体的条件、例えば処理室901内の圧力:100Pa、高周波電力:1000W、O流量:1000ml/min、試料台905の温度:150℃を適用することにより、第2のサイドウォールスペーサ516及び非シリサイド領域上部のMSQ膜512を約30nmの酸化層802,803に変換できる。サイドウォールスペーサに酸素ラジカルを照射することにより、MSQ膜のC、H、Nと酸素ラジカルが反応し、
SiC+O*→SiO(v=1〜2)+CO↑+HO↑+NO↑+etc↑
なる過程で第2の酸化層に変換されると考えられる。
また、窒素ラジカルを用いる場合、例えば処理室901内の圧力:100Pa、高周波電力:1000W、N流量:1000ml/min、試料台905の温度:150℃の条件を適用することにより、第2のサイドウォールスペーサ516及び非シリサイド領域上部のMSQ膜512を約30nmの酸化層1002,1003に変換することができる。窒素ラジカル照射すると、MSQ膜のC、H、Nと窒素ラジカルが反応し、
SiC+N*→SiO(v=1〜2)+N↑+HCN↑+CN↑+etc↑
なる反応過程で第2の酸化層に変換すると考えられる。以上の反応においては酸素ラジカル801、窒素ラジカル1001は処理室内で等方的に照射されるので、第2のサイドウォールスペーサ516及び非シリサイド領域上部のMSQ膜512も等方的に第2の酸化層802,803あるいは1002,1003に変換される。
酸素ラジカル、窒素ラジカル照射の場合、ラジカル自身の反応性にて酸化層が形成されるので200℃以下の低温にて第2のサイドウォールスペーサ516及び非シリサイド領域上部のMSQ膜512を第2の酸化層802,803または1002,1003に変換できる。したがって、ソース・ドレイン活性化などの半導体集積回路製造工程中の総合熱処理履歴(サーマルバジェット)が厳しい微細素子パターンプロセスには非常に有効である。
上記実施形態では酸素ラジカル生成用ガスとして酸素ガスを使用したが、酸素と炭素の化合物(CO、COなど)、酸素と窒素の化合物(NO、NO、NO、Nなど)、酸素と水素の化合物(HO、Hなど)を使用してもよく、また窒素ラジカル生成用ガスとして窒素ガスを使用したが、酸素と窒素の化合物(NO、NO、NO、Nなど)、窒素と水素の化合物(NH、Nなど)、窒素と炭素の化合物(Cなど)を使用しても同様の効果を得ることができる。特に酸素ラジカルを使用するときは、ラジカル照射時にサイドウォールスペーサ及び非シリサイド領域上部のMSQ膜以外の半導体基板上に酸化層が形成されるという問題があるが窒素ラジカルを用いる場合はそのような問題なく第2の酸化層を形成できる利点がある。また、ラジカル生成のために高周波電力を使用したが、マイクロ波を使用してもよい。
(2)酸素イオンまたは窒素イオンまたは不活性ガスイオンを用いた第2の酸化層への変換
図15は、酸素イオンを用いてMSQ膜からなる第2のサイドウォールスペーサ及び非シリサイド領域の被覆膜を第2の酸化層に変換する工程を示す工程断面図であり、1101は酸素イオン、1102,1103は第2の酸化層である。図16は、窒素イオンを用いてMSQ膜からなる第2のサイドウォールスペーサ及び非シリサイド領域の被覆膜を第2の酸化層に変換する工程を示す工程断面図であり、1201は窒素イオン、1202,1203は第2の酸化層である。さらに図17は、不活性ガスイオン特にArイオンを用いてMSQ膜からなる第2のサイドウォールスペーサ及び非シリサイド領域の被覆膜を第2の酸化層に変換する工程を示す工程断面図であり、1301はArイオン、1302,1303は第2の酸化層である。酸素イオンまたは窒素イオンまたはArイオン照射は図3に示すプラズマ処理装置を使用するのであるが、その場合は処理室201内の試料台205上にMSQ膜からなる第2のサイドウォールスペーサ及び非シリサイド領域の被覆膜が形成された基板を設置し、第1の高周波電源202により酸素または窒素またはArプラズマを発生させると共に第2の高周波電源204から高周波電圧を基板に印加して入射するプラズマ中の酸素/窒素/Arイオンエネルギーを制御する。
酸素イオン照射を行うときは具体的条件として例えば処理室201内の圧力:0.6Pa、第1の高周波電力:1000W、第2の高周波電力:300W、O流量:100ml/min、試料台205の温度:60℃を適用することにより、約30nmの酸化層1102,1103を形成することができる。そしてMSQ膜に酸素イオンを照射することにより、MSQ膜のC、H、Nと酸素イオンが反応し、
SiC+O→SiO(v=1〜2)+CO↑+HO↑+NO↑+etc↑
なる反応過程で第2の酸化層に変換されていると考えられる。
また窒素イオン照射を行うときは、例えば処理室201内の圧力:0.6Pa、第1の高周波電力:1000W、第2の高周波電力:300W、N2流量:100ml/min、試料台205の温度:60℃の条件を適用することにより、約30nmの酸化層1202,1203を形成することができる。MSQ膜に窒素イオンを照射すると、MSQ膜を構成するC、H、Nと窒素イオンが反応し、
SiC+N→SiO(v=1〜2)+N↑+HCN↑+CN↑+etc↑
なる反応過程で第2の酸化層に変換されると考えられる。また、Arイオンを照射する場合は、例えば処理室201内の圧力:0.6Pa、第1の高周波電力:1000W、第2の高周波電力:500W、Ar流量:100ml/min、試料台205の温度:60℃の条件を適用することにより、約30nmの酸化層1302,1303を形成することができる。MSQ膜に不活性ガス(Ar)イオンを照射することにより、MSQ膜のC、H、NをArイオンがスパッタリングすることにより、
SiC+Ar→SiO(v=1〜2)+N↑+H↑+CO↑+etc↑
なる反応過程で第2の酸化層に変換されると考えられる。ここで、MSQ膜の酸化層への変換には基板側に印加する第2の高周波電力を制御することによって酸化層の変換量を所定の値に調整できるが、これ以外に図3の処理室201の処理圧力、第1の高周波電力、ガス種、ガス流量、試料台の温度、処理時間などのパラメータを制御しても酸化層の形成量を調整できる。
イオン照射による方法では、酸素イオン1101、窒素イオン1201自身が持つ入射エネルギーを第2の酸化層形成の反応エネルギーとして用い、またArイオン1301については第2のサイドウォールスペーサ516及び非シリサイド領域上部のMSQ膜512へのスパッタリング作用を利用するため、外部から熱などのエネルギーを与える必要がなく、より低温にて第2の酸化層1102,1103または1202,1203または1302,1303に変換することができる。したがって、(1)と同様サーマルバジェットが厳しいプロセスに有効である。この方法を実施すると、半導体基板501のソース・ドレイン拡散層504,505,509,510表面にも酸素イオン1101あるいは窒素イオン1201あるいはArイオン1301が照射されるが実験結果から半導体基板に対するダメージの影響は無いと判断された。
以上の実施形態では、酸素イオン用ガスとして酸素ガスを使用したが、酸素と炭素の化合物(CO、COなど)、酸素と窒素の化合物(NO、NO、NO、Nなど)、酸素と水素の化合物(HO、Hなど)を使用でき、また、窒素イオン用ガスとして上に示した窒素ガスのほか酸素と窒素の化合物(NO、NO、NO、Nなど)、窒素と水素の化合物(NH、Nなど)、窒素と炭素の化合物(Cなど)を使用でき、また、不活性ガスイオン源としてのArに代えて、He、Ne、Kr、Xeなどのガスを使用しても同様の効果を得ることができる。
また、特にArイオン・窒素イオン照射する場合は、イオン照射時に第2のサイドウォールスペーサおよび非シリサイド領域上部のMSQ膜以外の半導体基板上に膜厚の薄いレジストパターンなどが存在し、レジストをエッチングする酸素イオン照射できない場合でも第2の酸化層1302,1303を形成できる。それとともにArイオンの場合は不活性であるため、第2のサイドウォールスペーサおよび非シリサイド領域上部のMSQ膜以外のイオン照射に曝される部位に酸化層や窒化層などの反応層が形成されることが好ましくない時も非常に有効である。
以上、本発明の第2,3の実施形態に述べた方法によってMSQ膜からなる第2のサイドウォールスペーサ及び非シリサイド領域の被覆膜を変換して形成される第2の酸化層は、第1の実施形態において形成される酸化層と同様の膜物性を備えているので、図9(b)の工程でHF含有薬液によるウエットエッチングにより、通常のCVD法や熱酸化で形成されたシリコン酸化膜と比較してきわめて高いエッチングレートで半導体基板材料とは選択的に容易に除去することが出来る。特に第3の実施形態の(2)における酸素イオン/窒素イオン/不活性ガス(Ar)イオン照射法では酸素/窒素/不活性ガスイオンスパッタリング効果により形成された第2の酸化層1102,1103,1202,1203,1302,1303のSi−O、Si−OH結合が破壊されているものが多いため、特に密度が小さくなっており図9(a)の工程においてHF含有薬液で、他の方法で形成した酸化層より一層容易に除去できる状態となっている。
さらに本発明の第2,3の実施形態によるMOSトランジスタの製造工程では、第2のサイドウォールスペーサとシリサイド領域及び非シリサイド領域の一括形成工程(図7(f))、第2のサイドウォールスペーサ及び非シリサイド領域の被覆膜の除去工程(図9(a))の両方にHF含有薬液を使用するので、従来のように、シリサイド化反応を阻害するイオンの打ち込みや、半導体基板のダメージが発生するという問題を回避できるので、シリサイド層の断線、拡散層のリーク、コンタクト抵抗のばらつきを防止することが出来る。以上の述べたすべての実施の形態においては、第2の酸化層を弗素を含む薬液を用いて選択除去する方法を示したが、弗素を含むガスによる選択除去を行なっても同様の効果を得ることができる。また、第1の実施形態、第3の実施形態の(2)ではイオン生成のために誘導結合型プラズマを使用したが、ECR(Electron cycrotron Resonance)型プラズマ、容量結合型プラズマ、マイクロ波励起型プラズマを使用することや公知のイオン注入法を用いてイオン照射しても同様の効果を得ることができる。また、第1の実施形態、第2の実施形態、第3の実施形態ではシリサイド層としてSiとCoのシリサイド層について述べたが、SiとNiといったその他のシリサイド層においても同様の効果が得られることは言うまでもない。
本発明に係る半導体装置の製造方法および半導体装置は、シリサイド・非シリサイド領域を有するMOSトランジスタを半導体基板にダメージを与えることなく形成する場合を含めて、基板にダメージを与えることなく素子形成する微細化、高集積化半導体デバイスに有用である。
本発明の第1の実施形態による半導体装置の製造方法を説明する工程断面図である。 図1の次の工程断面図である。 本発明の第1の実施形態に用いるプラズマ処理装置の装置概略図である。 本発明の第1の実施形態による窒素イオンで酸化層に変換する工程を説明する工程断面図である。 本発明の第1の実施形態によるArイオンで酸化層に変換する工程を説明する工程断面図である。 フーリエ変換赤外吸収スペクトル図である。 本発明の第2の実施形態による半導体装置の製造方法を説明する工程断面図である。 図7の次の工程断面図である。 図7の次の工程断面図である。 本発明の第2の実施形態に用いる熱処理装置の装置概略図である。 本発明の第2の実施形態による窒素ガスで酸化層に変換する工程を説明する工程断面図である。 本発明の第3の実施形態による酸素ラジカルで酸化層に変換する工程を説明する工程断面図である。 本発明の第3の実施形態に用いるプラズマ処理装置の装置概略図である。 本発明の第3の実施形態による窒素ラジカルで酸化層に変換する工程を説明する工程断面図である。 本発明の第3の実施形態による酸素イオンで酸化層に変換する工程を説明する工程断面図である。 本発明の第3の実施形態による窒素イオンで酸化層に変換する工程を説明する工程断面図である。 本発明の第3の実施形態によるArイオンで酸化層に変換する工程を説明する工程断面図である。 従来の半導体装置の製造方法を説明するための工程断面図である。
符号の説明
1,100,500 素子分離
2,101,501 半導体基板
3,102,502 ゲート絶縁膜
4,103,503 ゲート電極
5,6,10,11,104,105,109,110,504,505,509
510 N型拡散層
7,12,106,111,506,511 被加工基板
8,107,507 シリコン窒化膜
9,108,508 第1のサイドウォールスペーサ
13 シリコン酸化膜
14,513 レジストパターン
15,117,517 シリサイド領域となるゲート電極上部分
16,17,118,119,518,519 シリサイド領域となるソース・ドレイン拡散層上部分
18,120,520 シリサイド層
112,512 MSQ(メチルシルセスキオキサン)膜
114,514,1101 酸素イオン
115,515 酸化層
116,516 第2のサイドウォールスペーサ
201,601,901 処理室
202 第1の高周波電源
203 コイル
204 第2の高周波電源
301,1201 窒素イオン
401,1301 Arイオン
521 酸素ガス
522,523,702,703,802,803,1002,1003,1102,1103,1202,1203,1302,1303 第2の酸化層
205,602,905 試料台
603 マスフローコントローラ
604 ガス導入口
701 窒素ガス
801 酸素ラジカル
902 ガス導入管
903 プラズマ生成室
904 高周波電源
1001 窒素ラジカル

Claims (16)

  1. 半導体基板上にゲート絶縁膜を介して複数のゲート電極を形成する工程と、前記ゲート電極側面に第1のサイドウォールスペーサを形成する工程と、前記第1のサイドウォールスペーサを有する前記ゲート電極間に高濃度のソース・ドレイン拡散層を形成する工程と、前記第1のサイドウォールスペーサを有する前記ゲート電極及び前記ソース・ドレイン拡散層を被覆するようにSiC(w>0、x≧0、y>0、z≧0)で表される有機無機ハイブリッド膜を堆積する工程と、前記有機無機ハイブリッド膜の所定部分を酸化層に変換する工程と、前記酸化層を選択的に除去して、前記ゲート電極及び前記ソース・ドレイン拡散層の所定部分を開口すると同時に前記第1のサイドウォールスペーサの側面に前記有機無機ハイブリッド膜からなる第2のサイドウォールスペーサを形成する工程と、前記ゲート電極及び前記ソース・ドレイン拡散層の開口部分をシリサイド化してシリサイド層を形成する工程を含む半導体装置の製造方法。
  2. 前記有機無機ハイブリッド膜の所定部分を酸化層に変換する工程は、前記有機無機ハイブリッド膜にイオンを照射する工程により行う請求項1記載の半導体装置の製造方法。
  3. 前記イオンは、酸素イオンまたは窒素イオンまたは不活性ガスイオンのいずれかである請求項2記載の半導体装置の製造方法。
  4. 前記酸化層を選択的に除去する工程は、弗素を含む薬液を用いて行う請求項1記載の半導体装置の製造方法。
  5. 前記酸化層を選択的に除去する工程は、弗素を含むガスを用いて行う請求項1記載の半導体装置の製造方法。
  6. 前記第2のサイドウォールスペーサの少なくとも表面部分を酸化層に変換する工程と、前記第2のサイドウォールスペーサの酸化層を選択的に除去する工程とを含む請求項1記載の半導体装置の製造方法。
  7. 前記第2のサイドウォールスペーサを酸化層に変換する工程は、前記第2のサイドウォールスペーサに熱エネルギーを付与すると共にガスを照射する工程により行う請求項6記載の半導体装置の製造方法。
  8. 前記ガスは酸素または窒素を含むガスである請求項7記載の半導体装置の製造方法。
  9. 前記第2のサイドウォールスペーサを酸化層に変換する工程は、ラジカル種を前記第2のサイドウォールスペーサに照射する工程により行う請求項6記載の半導体装置の製造方法。
  10. 前記ラジカル種は酸素ラジカルまたは窒素ラジカルを含む請求項9記載の半導体装置の製造方法。
  11. 前記第2のサイドウォールスペーサを酸化層に変換する工程は、前記第2のサイドウォールスペーサに前記イオンを照射する工程により行う請求項6記載の半導体装置の製造方法。
  12. 前記イオンは酸素イオンまたは窒素イオンまたは不活性ガスイオンのいずれか一つを含む請求項11記載の半導体装置の製造方法。
  13. 前記第2のサイドウォールスペーサの酸化層を選択的に除去する工程は、弗素を含む薬液を用いて行う請求項6記載の半導体装置の製造方法。
  14. 前記第2のサイドウォールスペーサの酸化層を選択的に除去する工程は、弗素を含むガスを用いて行う請求項6記載の半導体装置の製造方法。
  15. 前記ソース・ドレイン拡散層上面に形成されるシリサイド層が前記第1のサイドウォールスペーサの下部領域まで成長させない請求項1記載の半導体装置の製造方法。
  16. 半導体基板と、前記半導体基板上にゲート絶縁膜を介して形成された複数のゲート電極と、前記ゲート電極側面に形成された第1のサイドウォールスペーサと、前記第1のサイドウォールスペーサを有する前記ゲート電極間に形成された高濃度のソース・ドレイン拡散層と、所定領域の前記ゲート電極において前記第1のサイドウォールスペーサの側面に形成されたSiC(w>0、x≧0、y>0、z≧0)で表される有機無機ハイブリッド膜からなる第2のサイドウォールスペーサと、所定領域の前記ゲート電極及び前記ソース・ドレイン拡散層をシリサイド化して形成されたシリサイド層とを備えた半導体装置。
JP2005283596A 2005-09-29 2005-09-29 半導体装置の製造方法および半導体装置 Pending JP2007096002A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005283596A JP2007096002A (ja) 2005-09-29 2005-09-29 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005283596A JP2007096002A (ja) 2005-09-29 2005-09-29 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2007096002A true JP2007096002A (ja) 2007-04-12

Family

ID=37981334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005283596A Pending JP2007096002A (ja) 2005-09-29 2005-09-29 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2007096002A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823990B1 (ko) * 2007-03-19 2008-04-22 (주)선재하이테크 광 이오나이저
KR100830578B1 (ko) * 2007-06-14 2008-05-22 한국건설기술연구원 화물차량의 불균형 적재검출 및 안전운전안내 시스템과그의 제어방법
KR100837251B1 (ko) * 2006-11-21 2008-06-12 주식회사 엘지텔레콤 유료 dmb 서비스의 과금 처리를 위한 dmb 단말기, 및상기 dmb 단말기의 과금 동작 방법
KR100842148B1 (ko) * 2004-06-02 2008-06-27 토요 보세키 가부시기가이샤 폴리아미드계 수지 필름 롤 및 그의 제조 방법
KR100848365B1 (ko) * 2004-04-16 2008-07-24 코딩 테크놀러지스 에이비 멀티채널 오디오 신호를 표현하는 방법
KR100860805B1 (ko) * 2000-08-14 2008-09-30 클리어 오디오 리미티드 음성 강화 시스템
KR100862030B1 (ko) * 2001-12-22 2008-10-07 주식회사 포스코 미니밀 프로세스에서의 고내후성 용강 제조방법
WO2011158400A1 (ja) * 2010-06-17 2011-12-22 パナソニック株式会社 半導体装置及びその製造方法
WO2018111627A1 (en) * 2016-12-16 2018-06-21 Lam Research Corporation METHOD FOR PROVIDING A LOW-k SPACER

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100860805B1 (ko) * 2000-08-14 2008-09-30 클리어 오디오 리미티드 음성 강화 시스템
KR100862030B1 (ko) * 2001-12-22 2008-10-07 주식회사 포스코 미니밀 프로세스에서의 고내후성 용강 제조방법
KR100848365B1 (ko) * 2004-04-16 2008-07-24 코딩 테크놀러지스 에이비 멀티채널 오디오 신호를 표현하는 방법
KR100842148B1 (ko) * 2004-06-02 2008-06-27 토요 보세키 가부시기가이샤 폴리아미드계 수지 필름 롤 및 그의 제조 방법
KR100837251B1 (ko) * 2006-11-21 2008-06-12 주식회사 엘지텔레콤 유료 dmb 서비스의 과금 처리를 위한 dmb 단말기, 및상기 dmb 단말기의 과금 동작 방법
KR100823990B1 (ko) * 2007-03-19 2008-04-22 (주)선재하이테크 광 이오나이저
KR100830578B1 (ko) * 2007-06-14 2008-05-22 한국건설기술연구원 화물차량의 불균형 적재검출 및 안전운전안내 시스템과그의 제어방법
WO2011158400A1 (ja) * 2010-06-17 2011-12-22 パナソニック株式会社 半導体装置及びその製造方法
WO2018111627A1 (en) * 2016-12-16 2018-06-21 Lam Research Corporation METHOD FOR PROVIDING A LOW-k SPACER
US10224414B2 (en) 2016-12-16 2019-03-05 Lam Research Corporation Method for providing a low-k spacer

Similar Documents

Publication Publication Date Title
KR101399765B1 (ko) 패턴 형성 방법 및 반도체 장치의 제조 방법
KR100957820B1 (ko) 핀형 전계 효과 트랜지스터의 제조 방법
JP5466756B2 (ja) プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
JP4669679B2 (ja) 窒化珪素膜の製造方法及び半導体装置の製造方法
JP2007096002A (ja) 半導体装置の製造方法および半導体装置
KR100792018B1 (ko) 플라즈마에칭방법
KR100708493B1 (ko) 반도체 제조 시의 개구 형성 방법
WO2010038900A1 (ja) 酸化珪素膜、酸化珪素膜の形成方法、および、プラズマcvd装置
JP2004087960A (ja) 半導体装置の製造方法
KR101333352B1 (ko) 에칭 방법 및 장치
JP2007053344A (ja) 電子デバイスの製造方法
JP2000332245A (ja) 半導体装置の製造方法及びp形半導体素子の製造方法
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置
KR20000017498A (ko) 고 품질 초박막 게이트 산화물을 위해 제어가능한 산화 기술
KR100829335B1 (ko) 반도체 장치의 제조 방법
JP2001015504A (ja) 半導体装置の製造方法
JP2007142024A (ja) 半導体装置の製造方法
JP2006140175A (ja) 半導体装置の製造方法および半導体装置
JP5027066B2 (ja) 半導体集積回路装置の製造方法
KR100520837B1 (ko) 반도체 소자의 제조방법
TW200524055A (en) High temperature hydrogen annealing of a gate insulator layer to increase etching selectivity between conductive gate structure and gate insulator layer
KR100564424B1 (ko) 반도체장치의 게이트절연막 형성방법
JP2003188151A (ja) 半導体集積回路装置の製造方法
JP2000012521A (ja) プラズマアッシング方法
JP2009259996A (ja) 半導体装置およびその製造方法