JP2007095265A - 遅延固定ループ回路 - Google Patents
遅延固定ループ回路 Download PDFInfo
- Publication number
- JP2007095265A JP2007095265A JP2006182592A JP2006182592A JP2007095265A JP 2007095265 A JP2007095265 A JP 2007095265A JP 2006182592 A JP2006182592 A JP 2006182592A JP 2006182592 A JP2006182592 A JP 2006182592A JP 2007095265 A JP2007095265 A JP 2007095265A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- delay
- unit
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 16
- 239000000872 buffer Substances 0.000 claims description 53
- 230000004044 response Effects 0.000 claims description 20
- 230000003111 delayed effect Effects 0.000 claims description 3
- 230000003139 buffering effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000000630 rising effect Effects 0.000 description 15
- 230000001934 delay Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 101000822633 Pseudomonas sp 3-succinoylsemialdehyde-pyridine dehydrogenase Proteins 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 101150070189 CIN3 gene Proteins 0.000 description 1
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2227—Standby or low power modes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Pulse Circuits (AREA)
Abstract
【課題】半導体設計技術、特に、同期式ＤＲＡＭの遅延固定ループ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ；ＤＬＬ）回路、さらに詳細には、半導体の低電力動作のためのパワーダウンモード動作の際、安定した動作を行う遅延固定ループ回路を提供すること。
【解決手段】ノーマルモード及びパワーダウンモードを有する同期式メモリ装置において、前記パワーダウンモードにおいて位相更新を行わず、前記パワーダウンモードから脱出する際、凍結されたロック情報によりＤＬＬクロックを生成する遅延固定ループと、前記ノーマルモードにおいて位相更新周期の始まりと終わりを通知するクロックを生成するクロック生成部と、前記ノーマルモードにおいて前記パワーダウンモードに進む際、位相更新時間のマージンを得るために、前記位相更新周期の終わりを通知するクロックが入力された後に、前記遅延固定ループの位相更新動作をオフさせる制御手段とを備える。
【選択図】図２
【解決手段】ノーマルモード及びパワーダウンモードを有する同期式メモリ装置において、前記パワーダウンモードにおいて位相更新を行わず、前記パワーダウンモードから脱出する際、凍結されたロック情報によりＤＬＬクロックを生成する遅延固定ループと、前記ノーマルモードにおいて位相更新周期の始まりと終わりを通知するクロックを生成するクロック生成部と、前記ノーマルモードにおいて前記パワーダウンモードに進む際、位相更新時間のマージンを得るために、前記位相更新周期の終わりを通知するクロックが入力された後に、前記遅延固定ループの位相更新動作をオフさせる制御手段とを備える。
【選択図】図２
Description
本発明は、半導体設計技術に関し、特に、同期式ＤＲＡＭの遅延固定ループ（Ｄｅｌａｙ Ｌｏｃｋｅｄ Ｌｏｏｐ；ＤＬＬ）回路に関し、さらに詳細には、半導体の低電力動作のためのパワーダウンモード動作の際、安定した動作を行う遅延固定ループ回路に関する。
ＤＤＲ ＳＤＲＡＭ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ Ｓｙｎｃｈｒｏｎｏｕｓ ＤＲＡＭ）のような同期式半導体メモリ装置は、メモリコントローラのような外部装置から入力される外部クロック信号に同期され、固定された内部クロック信号を利用して外部の装置とデータの伝送を行う。これは、メモリとメモリコントローラとの間の安定したデータ伝送のために、基準クロック信号とデータとの間の時間的同期が極めて重要であるためである。すなわち、データの安定した伝送のためには、データを伝送する各構成要素でのクロックからデータがバスに載せられる時間を逆補償して、データをクロックのエッジ、あるいは中心に正確に位置させなければならないためである。このような役割を果たすクロック同期回路には、位相固定ループ（ＰＬＬ：Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路と遅延固定ループ（ＤＬＬ）回路があり、外部クロック信号の周波数と内部クロック信号の周波数が互いに異なる場合には、周波数の栽培機能を使用しなければならないため、位相固定ループを主に使用する。そして、外部クロック信号と内部クロック信号との周波数が同じである場合には、殆ど遅延固定ループを使用する。
遅延固定ループ回路は、出力されるクロック信号が半導体メモリ装置内部のデータ出力端まで伝達される過程において発生するクロック遅延成分を補償し、内部クロック信号を生成することによって、最終データ入出力に用いられるクロック信号を外部クロック信号に同期させる。遅延固定ループ回路は、位相固定ループ回路に比べて雑音が少なく、小さな面積で具現できるという長所があるため、半導体メモリ装置では、同期回路として遅延固定ループ回路を使用することが一般的である。その中で、最も最近の技術には、固定遅延値を格納できるレジスタを備えて、電源遮断の際、レジスタに固定遅延値を格納してから、再び電源が印加されれば、レジスタに格納されていた固定遅延値をロードして固定に使用することによって、最初クロック固定に必要な時間を低減できるレジスタ制御型遅延固定ループ回路が最も広く用いられている（特許文献１参照）。
図１は、従来の技術に係る遅延固定ループ回路の構成を説明するためのブロック構成図である。
同図に示すように、遅延固定ループ回路は、大きくクロックバッファ制御部１０、クロックバッファ部２０、第１位相遅延部&遅延制御部３０、第２位相遅延部&遅延制御部４０、プリクロックデューティー調整部５０、クロックデューティー調整部６０、遅延レプリカモデル部７０、位相比較部８０、モード生成器９０、遅延固定ループ制御部１００、クロック生成器１１０、出力ドライバー１２０で構成される。
クロックバッファ制御部１０は、クロックイネーブル信号の反転信号ＣＫＥＢ＿ＣＯＭとモードレジスタセット（ＭＲＳ）のパワーダウンモード情報を有している信号ＳＡＰＤ及びプリチャージ情報を有している信号ＲＡＳＩＤＬＥを受信し、クロックバッファ部２０を制御するクロックバッファイネーブル信号ＣＬＫＢＵＦ＿ＥＮＢを出力する。ＤＲＡＭの省電力動作のために、ＤＲＡＭの読み出し／書き込み動作がない時、クロックイネーブル信号ＣＫＥのロー論理値によりパワーダウンモードに進むようになる。この時、クロックバッファ部２０は、内部クロック信号を生成しないことによって、遅延固定ループの現在状態格納（ＣＵＲＲＥＮＴ Ｓａｖｉｎｇ）のために、電源をオフする。
クロックバッファ部２０は、前記クロックバッファイネーブル信号ＣＬＫＢＵＦ＿ＥＮＢに応答し、外部クロック信号を受信してバッファリングし、同相の第１及び第２内部クロック信号ＣＬＫＩＮ１、ＣＬＫＩＮ２と、基準内部クロック信号ＲＥＦＣＬＫ及び第３内部クロック信号ＣＯＮＴＣＬＫとを出力する。
第１位相遅延部&遅延制御部３０は、モード生成器９０から出力される第１固定状態信号ＦＡＳＴ＿ＭＯＤＥ＿ＥＮＤ及び第２固定状態信号ＬＯＣＫ＿ＳＴＡＴＥに応答し、第１内部クロック信号ＣＬＫＩＮ１の位相を遅延させて、第１内部遅延クロック信号ＭＩＸＯＵＴ＿Ｒとして出力する。
第２位相遅延部&遅延制御部４０は、モード生成器９０から出力される第３固定状態信号ＦＡＳＴ＿ＭＯＤＥ＿ＥＮＤＦ及び第４固定状態信号ＬＯＣＫ＿ＳＴＡＴＥＦに応答し、第２内部クロック信号ＣＬＫＩＮ２の位相を遅延させて第２内部遅延クロック信号ＭＩＸＯＵＴ＿Ｆとして出力する。
プリクロックデューティー調整部５０は、入力される第１内部遅延クロック信号ＭＩＸＯＵＴ＿Ｒをバッファリングし、立ち上がりクロックＲＣＬＫとして出力し、第２内部遅延クロック信号ＭＩＸＯＵＴ＿Ｆをバッファリング及び反転させて、立下りクロックＦＣＬＫとして出力する。ここで、立ち上がりクロックＲＣＬＫと立下りクロックＦＣＬＫのデューティーは、相補的な値を有する。すなわち、外部クロックのハイパルス幅が大きければ、立ち上がりクロックＲＣＬＫのハイパルス幅は大きいことに対し、立下りクロックＦＣＬＫのハイパルス幅は小さい。
クロックデューティー調整部６０は、クロックのデューティーが相補的な立ち上がりクロックＲＣＬＫと立下りクロックＦＣＬＫを受信し、クロックのデューティーを調整して、立ち上がりフィードバッククロックＩＦＢＣＬＫＲ及び立ち下りフィードバッククロックＩＦＢＣＬＫＦとして出力する。
遅延レプリカモデル部７０は、入力される内部立ち上がりフィードバッククロックＩＦＢＣＬＫＲ及び内部立ち下りフィードバッククロックＩＦＢＣＬＫＦを、チップ外部のクロックが入力されて位相遅延部の前まで、そして位相遅延部の出力クロックがチップ外部まで行くまでの遅延要素をモデリングすることで、外部クロックと実際内部クロックとの間の時間差を補償した、補償された立ち上がりフィードバッククロックＦＢＣＬＫＲ及び補償された立ち下りフィードバッククロックＦＢＣＬＫＦを出力する。正確な遅延要素は、遅延固定ライン回路が有する性能中の歪み値を決定するようになり、遅延レプリカモデル部７０は、基本回路を縮小、簡略化、又はそのまま利用する方法がある。実際に、遅延レプリカモデル部７０は、クロックバッファと遅延固定ループクロックドライバー、Ｒ／Ｆ分割器、出力バッファをそのままモデリングする。
位相比較部８０は、遅延レプリカモデル部７０から出力される補償された立ち上がりフィードバッククロックＦＢＣＬＫＲ及び補償された立ち下りフィードバッククロックをそれぞれクロックバッファ部２０から出力される基準内部クロック信号ＲＥＦＣＬＫと比較して、位相検出信号を出力する。通常、遅延固定ループ回路の省電力のために、外部から入力されるクロックを分周器を介して周波数を低くして比較する。
モード生成器９０は、位相比較部８０から出力される第１位置比較制御信号ＦＩＮＥと第１コース遅延制御信号ＣＯＡＲＳＥ及び第１ファイン遅延制御信号ＦＭ＿ＰＤＯＵＴを利用して、第１位相遅延部&遅延制御部３０におけるクロックの遅延固定が行われたことを示す第１固定状態信号ＦＡＳＴ＿ＭＯＤＥ＿ＥＮＤ及び第２固定状態信号ＬＯＣＫ＿ＳＴＡＴＥを出力し、位相比較部８０から出力される第２位置比較制御信号ＦＩＮＥＦ及び第２コース遅延制御信号ＣＯＡＲＳＥＦ及び第２ファイン遅延制御信号ＦＭ＿ＰＤＯＵＴＦを利用して、第２位相遅延部&遅延制御部４０におけるクロックの遅延固定が行われたことを示す第３固定状態信号ＦＡＳＴ＿ＭＯＤＥ＿ＥＮＤ及び第４固定状態信号ＬＯＣＫ＿ＳＴＡＴＥを出力する。
モード生成器９０から出力される第１及び第４固定状態信号の出力論理値に応じて、遅延固定ループ回路において行われる位相更新の速度が変わり（ここで、位相更新とは、遅延固定ループ回路の補償された立ち上がりフィードバッククロックＦＢＣＬＫＲと補償された立ち下りフィードバッククロックが決定されなければならない基準内部クロック信号ＲＥＦＣＬＫとの位相差を比較して、追跡し続ける（ｔｒａｃｋｉｎｇ）という意味である。）、その例は、次の通りである。
基準内部クロック信号ＲＥＦＣＬＫと補償された立ち上がりフィードバッククロックＦＢＣＬＫＲと補償された立ち下りフィードバッククロックＦＢＣＬＫＦとの位相差が大きい場合、第１固定状態信号ＦＡＳＴ＿ＭＯＤＥ＿ＥＮＤ及び第３固定状態信号ＦＡＳＴ＿ＭＯＤＥ＿ＥＮＤＦが「ロー」論理値を維持し、これを受信した位相遅延部&遅延制御部３０は、補償された立ち上がりフィードバッククロックＦＢＣＬＫＲ及び補償された立ち下りフィードバッククロックＦＢＣＬＫＦの位相を、１回に４つのユニットディレーずつシフトさせる。位相差が４つのユニットディレー以下の場合、第１固定状態信号ＦＡＳＴ＿ＭＯＤＥ＿ＥＮＤ及び第３固定状態信号ＦＡＳＴ＿ＭＯＤＥ＿ＥＮＤＦが「ハイ」論理値を維持し、補償された立ち上がりフィードバッククロックＦＢＣＬＫＲ及び補償された立ち下りフィードバッククロックＦＢＣＬＫＦの位相を１回に２個のユニットディレーずつシフトさせる。位相差が、１ユニットディレーになれば、第２固定状態信号ＬＯＣＫ＿ＳＴＡＴＥ及び第４固定状態信号ＬＯＣＫ＿ＳＴＡＴＥＦが「ロー」論理値から「ハイ」論理値へ上昇し、フィードバック信号の位相を微細調整（ｆｉｎｅ ｔｕｒｎｉｎｇ）する。以後、同相となれば、位相更新ロック情報信号ＤＣＣ＿ＥＮＢによりクロックデューティー調整部６０をイネーブルさせ、位相更新作業を終了する（ここで、補償された立ち上がりフィードバッククロックＦＢＣＬＫＲ及び補償された立ち下りフィードバッククロックＦＢＣＬＫＦが、互いに別個に制御され、位相更新がロックされた後には、共に制御を受けるようになっている。）。
遅延固定ループ制御部１００は、メモリ外部から印加されるＤＬＬリセット信号ＤＬＬ＿ＲＥＳＥＴＢ及びＤＬＬ非アクティブ信号ＤＩＳ＿ＤＬＬに応答し、遅延固定ループ回路の動作を制御するリセット信号ＲＥＳＥＴを出力する。
クロック生成器１１０は、クロックバッファ部２０から第３内部クロック信号ＣＯＮＴＣＬＫ及び位相更新ロック情報信号ＤＣＣ＿ＥＮＢを受信し、パワーダウンモードから脱出する際、位相更新周期の始まりを通知する第１クロックＰＵＬＵＳＥ２及び終わりを通知する第２クロックＰＵＬＳＥ８＿１１を出力する。
出力ドライバー１２０は、クロックデューティー調整部から出力される立ち上がりフィードバッククロックＦＢＣＬＫＲ及び補償された立ち下りフィードバッククロックＦＢＣＬＫＦをバッファリングして出力する。
図１のような構造の遅延固定ループ回路において、パワーダウンモードからゆっくり脱出する場合（ｓｌｏｗ ｅｘｉｔ）、プリチャージパワーダウンモードへ進む際、遅延固定ループ回路をオフすることになっているため、クロックバッファの動作をオン・オフ制御することによって、遅延固定ループ回路の内部クロックをオン・オフする。遅延固定ループ回路の内部クロックがオフすれば、遅延固定ループ回路の内部動作が全て一時停止状態となり、プリチャージパワーダウンモードから脱出した後、動作が始まる。このような場合、次のような問題が発生する。
第一に、プリチャージパワーダウンモードへの進みタイミングに応じて、プリチャージパワーダウンモードへ進む前に比較したデータにて、プリチャージパワーダウンモードから脱出した後に、位相遅延部の位相を更新するケースが発生する恐れがある。
第２に、プリチャージパワーダウンモードから脱出した後に、遅延固定ループ内部クロックをオンさせる場合、位相比較部８０に入力される基準内部クロック信号ＲＥＦＣＬＫ及び補償された立ち上がりフィードバッククロックＦＢＣＬＫＲと補償された立ち下りフィードバッククロックＦＢＣＬＫＦが同時に入力できず、基準内部クロック信号ＲＥＦＣＬＫが先に入力されることによって、誤った情報が作られ、この情報にて位相を更新するケースが発生する恐れがある。
特開２０００‐０３０４４４号公報
したがって、本発明は、上記の従来の問題を解決するためになされたものであって、その目的は、位相更新が行なわれているノーマルモードからパワーダウンモードへ進む際、遅延固定ループ回路のクロックバッファがオフする場合にも、すなわち、位相更新動作を行う途中で、遅延固定ループ回路のクロックバッファがオフする場合にも、行なわれている位相更新が終了した後に遅延固定ループ回路のクロックバッファがオフする、半導体メモリ素子の遅延固定ループ装置及び方法を提供することにある。
上記目的を達成すべく、本発明のうち、請求項１の発明は、ノーマルモード及びパワーダウンモードを有する同期式メモリ装置において、前記パワーダウンモードにおいて位相更新を行わず、前記パワーダウンモードから脱出する際、凍結されたロック情報によりＤＬＬクロックを生成する遅延固定ループと、前記ノーマルモードにおいて位相更新周期の始まりと終わりを通知するクロックを生成するクロック生成部と、前記ノーマルモードにおいて前記パワーダウンモードに進む際、位相更新時間のマージンを得るために、前記位相更新周期の終わりを通知するクロックが入力された後に、前記遅延固定ループの位相更新動作をオフさせる制御手段とを備えたことを特徴とする同期式メモリ装置を提供する。また、請求項２に記載の発明は、前記遅延固定ループが、外部クロックをバッファリングして内部クロックを生成するクロックバッファを備え、前記内部クロックに基づいて、位相更新を行うことを特徴とする請求項１に記載の同期式メモリ装置を提供する。また、請求項３に記載の発明は、前記制御手段が、前記クロックバッファの駆動をオン・オフ制御することを特徴とする請求項２に記載の同期式メモリ装置を提供する。また、請求項４に記載の発明は、パワーダウンモードに進んだり脱出したりすることを決定する第１制御信号を生成するパワーダウンモード制御部と、位相更新周期の始まりを通知する第１クロック及び終わりを通知する第２クロックを生成する第二クロック生成部と、前記第１制御信号を受信し、前記第２クロックのトグルに応答して、第２制御信号を出力するクロックバッファ制御部と、前記第２制御信号に応答し、外部クロックをバッファリングして、内部クロックを生成するクロックバッファ部と、前記内部クロックに基づいて、位相更新を行う位相更新部とを備えたことを特徴とする遅延固定ループ回路を提供する。また、請求項５に記載の発明は、メモリ外部から印加されるＤＬＬリセット信号及びＤＬＬ非アクティブ信号に応答し、遅延固定ループ回路の動作を制御するリセット信号を出力するＤＬＬ制御部をさらに備えたことを特徴とする請求項４に記載の遅延固定ループ回路をテ供する。また、請求項６に記載の発明は、前記クロックバッファ制御部が、前記リセット信号によりリセットされることを特徴とする請求項５に記載の遅延固定ループ回路を提供する。また、請求項７に記載の発明は、前記クロックバッファ制御部が、前記第１制御信号を受信し、前記第２クロックのトグルに応答して、前記第１制御信号を一定時間遅延させた信号を出力する信号遅延部と、前記信号遅延部の出力信号及び前記第１制御信号を受信し、前記第２制御信号を出力する論理部と、前記リセット信号及び前記第１制御信号の反転信号を受信し、前記信号遅延部の動作を制御するリセット部とを備えたことを特徴とする請求項５又は６に記載の遅延固定ループ回路を提供する。また、請求項８に記載の発明は、前記信号遅延部が、前記第１制御信号をデータ入力、第２クロックをクロック入力、前記リセット部の出力信号をリセット入力として受信するＤフリップフロップを備えたことを特徴とする請求項７に記載の遅延固定ループ回路を提供する。また、請求項９に記載の発明は、前記Ｄフリップフロップが、直列に接続される複数のフリップフロップからなることを特徴とする請求項８に記載の遅延固定ループ回路を提供する。また、請求項１０に記載の発明は、前記論理部が、前記信号遅延部の出力信号及び前記第１制御信号を受信し、否定論理積して出力する第１ＮＡＮＤゲートと、前記第１ＮＡＮＤゲートの出力を反転させ、前記第２制御信号を出力する第１インバータとを備えたことを特徴とする請求項７に記載の遅延固定ループ回路を提供する。また、請求項１１に記載の発明は、前記リセット部が、前記リセット信号を反転させて出力する第２インバータと、前記制御信号の反転信号を受信し、一定時間遅延させる遅延ラインと、前記遅延ラインの出力を反転させて出力する第３インバータと、前記第３インバータの出力信号及び前記第１制御信号の反転信号を受信し、否定論理積して出力する第２ＮＡＮＤゲートと、前記第２インバータの出力信号及び前記第２ＮＡＮＤゲートの出力信号を受信し、否定論理積して、前記信号遅延部の動作を制御する内部リセット信号を出力する第３ＮＡＮＤゲートとを備えたことを特徴とする請求項７に記載の遅延固定ループ回路を提供する。また、請求項１２に記載の発明は、前記パワーダウンモード制御部が、クロックイネーブル信号の反転信号とモードレジスタセットのパワーダウンモード情報及びプリチャージ情報を受信し、否定論理積して出力するＮＡＮＤゲートと、前記ＮＡＮＤゲートの出力信号を反転させ、前記第１制御信号を出力するインバータとを備えたことを特徴とする請求項４に記載の遅延固定ループ回路を提供する。また、請求項１３に記載の発明は、前記位相更新部が、前記内部クロック信号を受信し、位相を遅延させて出力する位相遅延部と、前記パワーダウンモードに進む際、生成されたロック情報に応答し、デューティーサイクルを補正するデューティーサイクル補正部と、前記位相遅延部の出力信号をメモリ内のクロック信号の遅延要素でモデリングし、フィードバッククロック信号として出力する遅延レプリカモデル部と、前記内部クロック信号及び前記フィードバッククロック信号を受信し、両信号の位相差を検出する位相比較部と、前記位相比較部の出力信号に応答し、位相更新モードを生成するモード生成部と、前記モード生成部の出力信号に応答し、前記位相遅延部の位相遅延の程度を決定する遅延制御部とを備えたことを特徴とする請求項４に記載の遅延固定ループ回路を提供する。
本発明では、位相更新が行なわれているノーマルモードからパワーダウンモードへ進む際、遅延固定ループ回路のクロックバッファがオフする場合にも、すなわち、位相更新動作を行う途中で、遅延固定ループ回路のクロックバッファがオフする場合にも、行なわれている位相更新が終了した後に遅延固定ループ回路のクロックバッファがオフするように、クロックバッファのオフ時点を遅延することによって、位相更新が行われる途中に突然終了することを防止することができる。このため、本発明では、位相更新周期の最後の信号ＰＵＬＳＥ８＿１１を使用して、その信号がアクティブになる前まで、クロックバッファのオフ時点を遅延させるスキームを使用して、クロックバッファ制御部がその機能を果たすようにする。
本発明によれば、パワーダウンモードへ進む際、遅延固定ループ回路のクロックバッファをオフする場合、行なわれている位相更新動作を終了させることによって、現在の情報にて位相更新が可能となり、遅延固定ループ回路のクロックバッファがオンとなることによって、位相比較部に内部クロック信号ＲＥＦＣＬＫとフィードバッククロック信号ＦＢＣＬＫとが到達する時間差により、誤った情報にて位相更新を行うことを防止できるという効果がある。
以下、本発明の最も好ましい実施形態を、添付した図面を参照しながら説明する。
図２は、本発明の遅延固定ループ回路の構成を説明するためのブロック構成図である。
同図に示すように、本発明の実施形態に係る遅延固定ループ回路は、ノーマルモード及びパワーダウンモードを有する同期式メモリ装置において、前記パワーダウンモードにおいて位相更新を行わず、前記パワーダウンモードから脱出する際、凍結されたロック情報によりＤＬＬクロックを生成する遅延固定ループと、前記ノーマルモードにおいて位相更新周期の始まりＰＵＬＳＥ２と終わりＰＵＬＳＥ８＿１１を通知するクロックを生成するクロック生成部と、前記ノーマルモードにおいて前記パワーダウンモードに進む際、位相更新時間のマージンを得るために、前記位相更新周期の終わりＰＵＬＳＥ８＿１１を通知するクロックが入力された後に、前記遅延固定ループの位相更新動作をオフさせる制御手段２００とを備える。
さらに詳細に、上記の遅延固定ループ回路は、パワーダウンモードに進んだり脱出したりすることを決定する第１制御信号ＢＵＦ＿ＥＮＢを生成するパワーダウンモード制御部２２０と、位相更新周期の始まりを通知する第１クロック及び終わりを通知する第２クロックを生成する第二クロック生成部と、前期第１制御信号ＢＵＦ＿ＥＮＢを受信し、前記第２クロックＰＵＬＳＥ８＿１１のトグルに応答して、第２制御信号ＣＬＫＢＵＦ＿ＥＮＢを出力するクロックバッファ制御部２４０と、前記第２制御信号ＣＬＫＢＵＦ＿ＥＮＢに応答し、外部クロックをバッファリングして、内部クロックＲＥＦＣＬＫを生成するクロックバッファ部３１０と、前記内部クロックＲＥＦＣＬＫに基づいて、位相更新を行う位相更新部３２０、３３０、３４０、３５０、３６０、３７０で構成される。
図３は、本発明のパワーダウンモード制御部及びクロックバッファ制御部の一実施形態を説明するために示す回路図である。
同図に示すように、前記クロックバッファ制御部は、前記第１制御信号ＢＵＦ＿ＥＮＢを受信し、前記第２クロックＰＵＬＳＥ８＿１１のトグルに応答して、前記第１制御信号ＢＵＦ＿ＥＮＢを一定時間遅延させた信号を出力する信号遅延部２４２、前記信号遅延部２４２の出力信号ＢＵＦ＿ＥＮＢ８＿１１及び前記第１制御信号ＢＵＦ＿ＥＮＢを受信し、前記第２制御信号ＣＬＫＢＵＦ＿ＥＮＢを出力する論理部２４４、前記リセット信号ＲＥＳＥＴ及び前記第１制御信号の反転信号ＢＵＦ＿ＥＮを受信し、前記信号遅延部２４２の動作を制御するリセット部２４６で構成される。
前記クロックバッファ制御部２４０の構成要素のうち、前記信号遅延部２４２は、前記第１制御信号ＢＵＦ＿ＥＮＢをデータ入力Ｄ、第２クロックＰＵＬＳＥ８＿１１をクロック入力Ｃ、前記リセット部の出力信号をリセット入力として受信するＤフリップフロップを備える。また、前記Ｄフリップフロップは、複数の直列接続で備えられる。前記論理部２４４は、前記信号遅延部２４２の出力信号ＢＵＦ＿ＥＮＢ８＿１１及び前記第１制御信号ＢＵＦ＿ＥＮＢを受信し、否定論理積して出力する第１ＮＡＮＤゲートＮＡＮＤ１と、前記第１ＮＡＮＤゲートＮＡＮＤ１の出力を反転させて、前記第２制御信号ＣＬＫＢＵＦ＿ＥＮＢを出力する第１インバータＩＮＶ１とを備える。前記リセット部２４６は、前記リセット信号ＲＥＳＥＴを反転させて出力する第２インバータＩＮＶ２及び前記第１制御信号の反転信号ＢＵＦ＿ＥＮを受信し、一定時間遅延させる遅延ライン、前記遅延ラインの出力を反転させて出力する第３インバータＩＮＶ３、前記第３インバータＩＮＶ３の出力信号及び前記第１制御信号の反転信号ＢＵＦ＿ＥＮを受信し、否定論理積して出力する第２ＮＡＮＤゲートＮＡＮＤ２、前記第２インバータＩＮＶ２の出力信号及び前記第２ＮＡＮＤゲートＮＡＮＤ２の出力信号を受信し、否定論理積して前記信号遅延部２４２の動作を制御する内部リセット信号ＴＭＰ＿ＲＥＳＥＴを出力する第３ＮＡＮＤゲートＮＡＮＤ３を備える。
前記パワーダウンモード制御部２４６は、クロックイネーブル信号の反転信号ＣＫＥＢ＿ＣＯＭと、モードレジスタセット（ＭＳＲ）のパワーダウンモード情報ＳＡＰＤ及びプリチャージ情報ＲＡＳＩＤＬＥとを受信し、否定論理積して出力するＮＡＮＤゲートＮＡＮＤ４と、前記ＮＡＮＤゲートの出力信号ＢＵＦ＿ＥＮを反転させて、前記第１制御信号ＢＵＦ＿ＥＮＢを出力するインバータＩＮＶ４とを備える。
前記制御部の信号の流れを説明すれば、パワーダウンモード制御部２２０において、クロックイネーブル信号ＣＫＥが第２論理値である場合、その反転信号ＣＫＥＢ＿ＣＯＭは、第１論理値であり、モードレジスタセット（ＭＲＳ）のパワーダウンモード情報ＳＡＰＤが第１論理値であり、プリチャージ情報ＲＡＳＩＤＬＥが第１論理値である場合、第１論理値の第１制御信号ＢＵＦ＿ＥＮＢを出力する。
信号遅延部２４２は、第１制御信号の反転信号ＢＵＦ＿ＥＮが第２論理値であり、リセット部２４６のリセット信号ＲＥＳＥＴが第２論理値である場合、リセットされず、動作を行うことができる。
信号遅延部２４２において、第１論理値の第１制御信号ＢＵＦ＿ＥＮＢがＤフリップフロップのデータ入力に入力されても、Ｄフリップフロップのクロック入力に入力される第２クロックＰＵＬＳＥ８＿１１が、第２論理値から第１論理値になるまで、第１制御信号ＢＵＦ＿ＥＮＢは遅延され、この時、位相更新できる充分な時間を稼ぐようになる。
位相更新作業が終了すれば、遅延固定ループ回路のロック情報が決定されると共に、第２クロックＰＵＬＳＥ８＿１１も第１論理値に遷移する。第２クロックＰＵＬＳＥ８＿１１が第１論理値になれば、Ｄフリップフロップにより遅れていた第１制御信号ＢＵＦ＿ＥＮＢが、信号遅延部２４２の出力信号ＢＵＦ＿ＥＮＢ８＿１１となり、信号遅延部２４２の出力信号ＢＵＦ＿ＥＮＢ８＿１１及び第１制御信号ＢＵＦ＿ＥＮＢを入力として、論理部２４４から第１論理値の第２制御信号ＣＬＫＢＵＦ＿ＥＮＢを出力する。第１論理値の第２制御信号ＣＬＫＢＵＦ＿ＥＮＢにより、クロックバッファ部２０の動作がオフする。クロックバッファ部の動作がオフするというのは、遅延固定ループ回路の内部クロックがオフするということを意味し、遅延固定ループは、パワーダウンモードに進むようになる。
図４は、本発明のクロックバッファ制御部の他の実施形態を説明するために示す回路図である。
同図に示すように、クロックイネーブル信号ＣＫＥが第２論理値になった後に、第２クロックＰＵＬＳＥ８＿１１がｎ回（ｎは、１以上の自然数）発生した後に、信号遅延部の最終出力端から出力される信号ＢＵＦ＿ＥＮＢ８＿１１を第１論理値にすることによって、ｎ回の位相更新後に第２制御信号ＣＬＫＢＵＦ＿ＥＮＢ信号を第１論理値にして、遅延固定ループ回路のクロックバッファをオフすることによって、ｎ回の位相更新動作を補償することができる。
なお、本発明は、上記した実施形態に限定されるものではなく、本発明に係る技術的思想の範囲から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
例えば、上述の実施形態において例示した論理ゲート及びトランジスタは、入力される信号の極性に応じてその位置及び種類が異なるように具現されなければならない。
２００ 制御手段
２２０ パワーダウンモード制御部
２４０ クロックバッファ制御部
２４２ 信号遅延部
２４４ 論理部
２４６ リセット部
２２０ パワーダウンモード制御部
２４０ クロックバッファ制御部
２４２ 信号遅延部
２４４ 論理部
２４６ リセット部
Claims (13)
- ノーマルモード及びパワーダウンモードを有する同期式メモリ装置において、
前記パワーダウンモードにおいて位相更新を行わず、前記パワーダウンモードから脱出する際、凍結されたロック情報によりＤＬＬクロックを生成する遅延固定ループと、
前記ノーマルモードにおいて位相更新周期の始まりと終わりを通知するクロックを生成するクロック生成部と、
前記ノーマルモードにおいて前記パワーダウンモードに進む際、位相更新時間のマージンを得るために、前記位相更新周期の終わりを通知するクロックが入力された後に、前記遅延固定ループの位相更新動作をオフさせる制御手段と
を備えたことを特徴とする同期式メモリ装置。 - 前記遅延固定ループが、外部クロックをバッファリングして内部クロックを生成するクロックバッファを備え、前記内部クロックに基づいて、位相更新を行うことを特徴とする請求項１に記載の同期式メモリ装置。
- 前記制御手段が、前記クロックバッファの駆動をオン・オフ制御することを特徴とする請求項２に記載の同期式メモリ装置。
- パワーダウンモードに進んだり脱出したりすることを決定する第１制御信号を生成するパワーダウンモード制御部と、
位相更新周期の始まりを通知する第１クロック及び終わりを通知する第２クロックを生成する第二クロック生成部と、
前記第１制御信号を受信し、前記第２クロックのトグルに応答して、第２制御信号を出力するクロックバッファ制御部と、
前記第２制御信号に応答し、外部クロックをバッファリングして、内部クロックを生成するクロックバッファ部と、
前記内部クロックに基づいて、位相更新を行う位相更新部と
を備えたことを特徴とする遅延固定ループ回路。 - メモリ外部から印加されるＤＬＬリセット信号及びＤＬＬ非アクティブ信号に応答し、遅延固定ループ回路の動作を制御するリセット信号を出力するＤＬＬ制御部をさらに備えたことを特徴とする請求項４に記載の遅延固定ループ回路。
- 前記クロックバッファ制御部が、前記リセット信号によりリセットされることを特徴とする請求項５に記載の遅延固定ループ回路。
- 前記クロックバッファ制御部が、
前記第１制御信号を受信し、前記第２クロックのトグルに応答して、前記第１制御信号を一定時間遅延させた信号を出力する信号遅延部と、
前記信号遅延部の出力信号及び前記第１制御信号を受信し、前記第２制御信号を出力する論理部と、
前記リセット信号及び前記第１制御信号の反転信号を受信し、前記信号遅延部の動作を制御するリセット部と
を備えたことを特徴とする請求項５又は６に記載の遅延固定ループ回路。 - 前記信号遅延部が、
前記第１制御信号をデータ入力、第２クロックをクロック入力、前記リセット部の出力信号をリセット入力として受信するＤフリップフロップを備えたことを特徴とする請求項７に記載の遅延固定ループ回路。 - 前記Ｄフリップフロップが、直列に接続される複数のフリップフロップからなることを特徴とする請求項８に記載の遅延固定ループ回路。
- 前記論理部が、
前記信号遅延部の出力信号及び前記第１制御信号を受信し、否定論理積して出力する第１ＮＡＮＤゲートと、
前記第１ＮＡＮＤゲートの出力を反転させ、前記第２制御信号を出力する第１インバータと、
を備えたことを特徴とする請求項７に記載の遅延固定ループ回路。 - 前記リセット部が、
前記リセット信号を反転させて出力する第２インバータと、
前記制御信号の反転信号を受信し、一定時間遅延させる遅延ラインと、
前記遅延ラインの出力を反転させて出力する第３インバータと、
前記第３インバータの出力信号及び前記第１制御信号の反転信号を受信し、否定論理積して出力する第２ＮＡＮＤゲートと、
前記第２インバータの出力信号及び前記第２ＮＡＮＤゲートの出力信号を受信し、否定論理積して、前記信号遅延部の動作を制御する内部リセット信号を出力する第３ＮＡＮＤゲートと、
を備えたことを特徴とする請求項７に記載の遅延固定ループ回路。 - 前記パワーダウンモード制御部が、
クロックイネーブル信号の反転信号とモードレジスタセットのパワーダウンモード情報及びプリチャージ情報を受信し、否定論理積して出力するＮＡＮＤゲートと、
前記ＮＡＮＤゲートの出力信号を反転させ、前記第１制御信号を出力するインバータと
を備えたことを特徴とする請求項４に記載の遅延固定ループ回路。 - 前記位相更新部が、
前記内部クロック信号を受信し、位相を遅延させて出力する位相遅延部と、
前記パワーダウンモードに進む際、生成されたロック情報に応答し、デューティーサイクルを補正するデューティーサイクル補正部と、
前記位相遅延部の出力信号をメモリ内のクロック信号の遅延要素でモデリングし、フィードバッククロック信号として出力する遅延レプリカモデル部と、
前記内部クロック信号及び前記フィードバッククロック信号を受信し、両信号の位相差を検出する位相比較部と、
前記位相比較部の出力信号に応答し、位相更新モードを生成するモード生成部と、
前記モード生成部の出力信号に応答し、前記位相遅延部の位相遅延の程度を決定する遅延制御部と
を備えたことを特徴とする請求項４に記載の遅延固定ループ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20050091555 | 2005-09-29 | ||
| KR1020050117124A KR100733466B1 (ko) | 2005-09-29 | 2005-12-02 | 지연고정루프회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007095265A true JP2007095265A (ja) | 2007-04-12 |
Family
ID=37893082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006182592A Ceased JP2007095265A (ja) | 2005-09-29 | 2006-06-30 | 遅延固定ループ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7676686B2 (ja) |
| JP (1) | JP2007095265A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007095283A (ja) * | 2005-09-29 | 2007-04-12 | Hynix Semiconductor Inc | 同期式半導体メモリ素子の遅延固定ループ及びその駆動方法。 |
| US7952403B2 (en) | 2009-07-30 | 2011-05-31 | Hynix Semiconductor Inc. | Update control apparatus in DLL circuit |
| US7990193B2 (en) | 2009-04-15 | 2011-08-02 | Hynix Semiconductor Inc. | Semiconductor integrated circuit and method of controlling the same |
| US8373471B2 (en) | 2010-08-18 | 2013-02-12 | SK Hynix Inc. | Semiconductor apparatus and DLL circuit using the same |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100807116B1 (ko) * | 2006-10-31 | 2008-02-26 | 주식회사 하이닉스반도체 | 지연 고정 루프 |
| KR100817081B1 (ko) * | 2007-01-11 | 2008-03-26 | 삼성전자주식회사 | 동기 실패를 방지하는 장치 및 그에 따른 지연 동기 루프 |
| KR101018706B1 (ko) * | 2007-03-29 | 2011-03-04 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 구동방법 |
| KR100902050B1 (ko) * | 2007-06-26 | 2009-06-15 | 주식회사 하이닉스반도체 | 전원 제어 장치 및 이를 포함하는 ｄｌｌ 회로 |
| KR100940849B1 (ko) * | 2008-08-08 | 2010-02-09 | 주식회사 하이닉스반도체 | 반도체 집적 회로 및 그 제어 방법 |
| KR100930416B1 (ko) * | 2008-08-11 | 2009-12-08 | 주식회사 하이닉스반도체 | 반도체 집적 회로 및 그 제어 방법 |
| KR100954108B1 (ko) * | 2008-09-02 | 2010-04-27 | 주식회사 하이닉스반도체 | 지연고정루프회로 |
| KR100996176B1 (ko) * | 2008-12-09 | 2010-11-24 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그에 구비되는 지연 고정 루프의 제어 방법 |
| CN102129414B (zh) * | 2010-01-15 | 2013-12-04 | 华为技术有限公司 | 一种变频总线适配器、适配方法及*** |
| US8441873B2 (en) | 2010-08-31 | 2013-05-14 | Terry Grunzke | Memory devices and methods of operating memory |
| US8378724B2 (en) * | 2010-12-22 | 2013-02-19 | Silicon Laboratories Inc. | Controlling a frequency locked loop |
| KR102016725B1 (ko) * | 2013-01-03 | 2019-09-02 | 에스케이하이닉스 주식회사 | 데이터 출력 회로 |
| US10892764B1 (en) * | 2020-08-14 | 2021-01-12 | Winbond Electronics Corp. | Delay locked loop device and update method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000195265A (ja) * | 1998-12-28 | 2000-07-14 | Nec Corp | 半導体装置 |
| JP2002184864A (ja) * | 2000-10-03 | 2002-06-28 | Mitsubishi Electric Corp | 半導体装置 |
| US20070069776A1 (en) * | 2005-09-29 | 2007-03-29 | Hynix Semiconductor Inc. | Delay locked loop circuit |
| JP2007097132A (ja) * | 2005-09-29 | 2007-04-12 | Hynix Semiconductor Inc | 遅延固定ループ回路 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10171774A (ja) * | 1996-12-13 | 1998-06-26 | Fujitsu Ltd | 半導体集積回路 |
| JP4006072B2 (ja) | 1997-12-16 | 2007-11-14 | 富士通株式会社 | 半導体集積回路装置 |
| KR100492794B1 (ko) | 1997-12-24 | 2005-08-23 | 주식회사 하이닉스반도체 | 램버스디램의파워-다운종료제어장치 |
| US6150861A (en) * | 1998-01-09 | 2000-11-21 | Texas Instruments Incorporated | Flip-flop |
| US6154821A (en) * | 1998-03-10 | 2000-11-28 | Rambus Inc. | Method and apparatus for initializing dynamic random access memory (DRAM) devices by levelizing a read domain |
| KR100399070B1 (ko) | 1999-11-01 | 2003-09-26 | 주식회사 하이닉스반도체 | 링 오실레이터를 이용한 더블 록킹형 지연고정루프클럭 생성장치 |
| US6535989B1 (en) * | 1999-12-22 | 2003-03-18 | Hewlett-Packard Company | Input clock delayed by a plurality of elements that are connected to logic circuitry to produce a clock frequency having a rational multiple less than one |
| KR100374641B1 (ko) * | 2000-11-24 | 2003-03-04 | 삼성전자주식회사 | 스탠바이 모드에서 지연동기 루프회로의 전력소모를감소시키기 위한 제어회로를 구비하는 반도체 메모리장치및 이의 파우워 다운 제어방법 |
| US6438060B1 (en) * | 2001-02-12 | 2002-08-20 | Micron Technology, Inc. | Method of reducing standby current during power down mode |
| KR100413758B1 (ko) * | 2001-03-26 | 2003-12-31 | 삼성전자주식회사 | 지연 동기 루프를 구비하는 반도체 메모리 장치 |
| KR100422572B1 (ko) * | 2001-06-30 | 2004-03-12 | 주식회사 하이닉스반도체 | 레지스터 제어 지연고정루프 및 그를 구비한 반도체 소자 |
| US6988218B2 (en) * | 2002-02-11 | 2006-01-17 | Micron Technology, Inc. | System and method for power saving delay locked loop control by selectively locking delay interval |
| US6650594B1 (en) * | 2002-07-12 | 2003-11-18 | Samsung Electronics Co., Ltd. | Device and method for selecting power down exit |
| US6859413B2 (en) * | 2002-09-27 | 2005-02-22 | International Business Machines Corporation | Method and apparatus for DLL lock latency detection |
| KR100528788B1 (ko) * | 2003-06-27 | 2005-11-15 | 주식회사 하이닉스반도체 | 지연 고정 루프 및 그 구동 방법 |
| US7177208B2 (en) * | 2005-03-11 | 2007-02-13 | Micron Technology, Inc. | Circuit and method for operating a delay-lock loop in a power saving manner |
-
2006
- 2006-06-30 US US11/477,541 patent/US7676686B2/en active Active
- 2006-06-30 JP JP2006182592A patent/JP2007095265A/ja not_active Ceased
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000195265A (ja) * | 1998-12-28 | 2000-07-14 | Nec Corp | 半導体装置 |
| JP2002184864A (ja) * | 2000-10-03 | 2002-06-28 | Mitsubishi Electric Corp | 半導体装置 |
| US20070069776A1 (en) * | 2005-09-29 | 2007-03-29 | Hynix Semiconductor Inc. | Delay locked loop circuit |
| JP2007097132A (ja) * | 2005-09-29 | 2007-04-12 | Hynix Semiconductor Inc | 遅延固定ループ回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007095283A (ja) * | 2005-09-29 | 2007-04-12 | Hynix Semiconductor Inc | 同期式半導体メモリ素子の遅延固定ループ及びその駆動方法。 |
| US7990193B2 (en) | 2009-04-15 | 2011-08-02 | Hynix Semiconductor Inc. | Semiconductor integrated circuit and method of controlling the same |
| US7952403B2 (en) | 2009-07-30 | 2011-05-31 | Hynix Semiconductor Inc. | Update control apparatus in DLL circuit |
| US8373471B2 (en) | 2010-08-18 | 2013-02-12 | SK Hynix Inc. | Semiconductor apparatus and DLL circuit using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US7676686B2 (en) | 2010-03-09 |
| US20070069775A1 (en) | 2007-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007095265A (ja) | 遅延固定ループ回路 | |
| US7639552B2 (en) | Delay locked loop and semiconductor memory device with the same | |
| KR100834400B1 (ko) | Ｄｒａｍ의 동작 주파수를 높이기 위한 지연고정루프 및 그의 출력드라이버 | |
| US7489172B2 (en) | DLL driver control circuit | |
| JP4775141B2 (ja) | 遅延固定ループ回路 | |
| JP4764270B2 (ja) | ロックフェイル防止のための遅延固定ループクロックの生成方法及びその装置 | |
| KR100804154B1 (ko) | 지연고정루프회로 | |
| US7489170B2 (en) | Delay locked loop in synchronous semiconductor memory device and driving method thereof | |
| JP2003045183A (ja) | レジスタ制御ディレイロックループ及びそれを備えた半導体メモリデバイス | |
| US6815985B2 (en) | Clock divider and method for dividing a clock signal in a DLL circuit | |
| JP5683086B2 (ja) | 遅延固定ループ回路およびこれを利用した半導体メモリ装置 | |
| US20110241742A1 (en) | Data output control circuit | |
| US6519188B2 (en) | Circuit and method for controlling buffers in semiconductor memory device | |
| KR100598101B1 (ko) | 저전력 레지스터 제어형 지연고정루프회로 | |
| JP2002358782A (ja) | 半導体記憶装置 | |
| KR100733466B1 (ko) | 지연고정루프회로 | |
| US20040051569A1 (en) | Register controlled delay locked loop | |
| KR100929655B1 (ko) | 듀티 사이클 보정회로 및 이를 구비한 지연고정루프회로 | |
| KR100507874B1 (ko) | 클럭 동기화 회로를 구비한 동기식 반도체 메모리 장치 및클럭 동기화 회로의 클럭 트리 온/오프 제어회로 | |
| KR100631952B1 (ko) | Ｄｌｌ 회로의 출력신호 구동장치 | |
| KR20050054222A (ko) | 반도체 기억 소자의 지연 고정 루프 및 그의 제어 방법 | |
| KR100529042B1 (ko) | 가속화 모드를 구비한 레지스터 제어 지연고정루프 | |
| KR20030049303A (ko) | 레지스터 제어형 지연고정루프회로 | |
| KR100856062B1 (ko) | 반도체 메모리 장치 및 그 구동방법 | |
| KR20100076766A (ko) | 지연고정루프회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111024 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120207 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120216 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120319 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120828 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121121 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130702 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20131126 |