JP2007094725A - 電子機器 - Google Patents

Abstract

【課題】 ソフトウェアの負担を招くことなく、安全にモジュールに対するクロックの供給を停止させることができる電子機器を提供する。
【解決手段】 クロック発生回路１は、モジュールＡに対するクロックＣＬＫ＿Ａの供給を停止する場合、まず、クロック停止要求信号ＳＴＯＰ＿Ａをアクティブ化する。これに応じてモジュールＡは、クロックの供給が停止しても構わないＳＬＥＥＰ状態へと遷移してから、クロック停止許可信号ＲＵＮ＿Ａをアクティブ化する。クロック発生回路１は、これに応じて、モジュールＡに対するクロックＣＬＫ＿Ａの供給を停止する。
【選択図】図１

Description

この発明は、クロックに従って動作するＲＵＮ状態とクロックの供給を受けずに停止するスリープ状態を有するモジュールとそのようなモジュールにクロックを供給するクロック発生回路を有する電子機器に関する。

バッテリを電源とする携帯電話などの携帯型電子機器では、バッテリのエネルギーを無駄に消費しないよう機器内部の回路に無駄な動きを防止する必要がある。このような節電の要求に応える技術として、例えば特許文献１は、クロック発生回路とこのクロック発生回路からクロックの供給を受ける複数のモジュールからなる電子機器において、動作させないモジュールに対するクロックの供給を断つ技術を開示している。
特開平１０−１５０６９２号公報

ところで、各種の電子機器を構成するＬＳＩなどのモジュールの中には、任意のタイミングでクロックを停止させると不都合が生じるものもある。例えばメモリを利用して音声信号を形成して出力する音源モジュールの場合、形成途中の楽音信号がメモリに残った状態でクロックが停止すると、クロックが再開されたときに、メモリの中に残った楽音信号が音として出力されるという不都合が生じる。このような不都合を回避するため、従来技術の下では、特定のモジュールの動作を停止させる場合に、それに先立って、モジュールにリセット信号を送ってメモリの初期化動作を行わせ、この初期化動作が完了する時期を見計らって、クロックの供給を停止するという制御を行っていた。そして、従来技術の下では、このような制御を、モジュールを管理する上位装置がソフトウェアに従って行っていた。しかし、リセット信号を送ってから初期化動作が完了するまでの時間は、モジュールの種類により区々であり、また、リセット信号を送信するタイミングにおけるモジュールの動作状態にも依存する。このため、モジュールを管理するソフトウェアの作成は非常に難しいものとなっていた。

この発明は、以上説明した事情に鑑みてなされたものであり、ソフトウェアの負担を招くことなく、安全にモジュールに対するクロックの供給を停止させることができる電子機器を提供することを目的とする。

この発明は、クロックに従って動作するモジュールと、前記モジュールにクロックを供給するクロック発生回路とを具備し、前記クロック発生回路は、前記モジュールを停止すべき旨の指令を受け取ったとき、前記モジュールに与えるクロック停止要求信号をアクティブ化し、その後、前記モジュールによりクロック停止許可信号がアクティブ化されたとき、前記モジュールに対するクロックの供給を停止するように構成され、前記モジュールは、前記クロック停止要求信号がアクティブ化されたとき、所定の内部状態へと遷移した後、前記クロック停止許可信号をアクティブ化するように構成されてなることを特徴とする電子機器を提供する。
かかる発明によれば、クロック停止要求信号のアクティブ化後、モジュールによりクロック停止許可信号がアクティブ化されることを以ってクロックの供給が停止される。従って、クロックの停止タイミングを求めるための複雑なソフトウェア処理を行うことなく、簡単かつ安全にモジュールに対するクロックの供給を停止することができる。

以下、図面を参照し、この発明の実施の形態を説明する。
図１はこの発明の第１実施形態である電子機器の構成を示すブロック図である。図１に示す例において、モジュールＡは、内蔵のメモリをワークエリアとして使用して音声信号を形成する音源ＬＳＩである。このモジュールＡは、クロックＣＬＫ＿Ａに同期して音声信号を形成する処理を行う動作状態であるＲＵＮ状態の他、クロックの入力を受けずに停止した内部状態であるＳＬＥＥＰ状態を有している。なお、モジュールＡには、強制リセット信号ＲＥＳＥＴＮが与えられる。これは、電子機器のパワーオン時などに出力されるパルスである。

クロック発生回路１は、ＰＬＬ（Phase Locked Loop）２から供給されるマスタクロックＭＣＬＫに基づいて、モジュールＡに供給するクロックＣＬＫ＿Ａを発生する回路である。本実施形態におけるクロック発生回路１は、モジュールＡとの間で、いわばハンドシェイクを行い、モジュールＡの内部状態の遷移の制御およびモジュールＡに対するクロックＣＬＫ＿Ａの供給の制御を行う機能を有している。さらに詳述すると、クロック発生回路１は、モジュールＡをＲＵＮ状態からＳＬＥＥＰ状態に遷移させる場合、モジュールＡに与えるクロック停止要求信号ＳＴＯＰ＿Ａをアクティブ化し、これに応じて内部状態をＳＬＥＥＰ状態に遷移させたモジュールＡがクロック停止許可信号ＲＵＮ＿Ａをアクティブ化したときに、クロックＣＬＫ＿ＡのモジュールＡへの供給を停止するのである。

レジスタ３は、この電子機器の各部の制御に用いられる制御情報を記憶するレジスタである。このレジスタ３への制御情報の書き込みは、電子機器全体を制御するＣＰＵ４によって行われる。レジスタ３に書き込まれる制御情報のうちモジュールＡに関するものとして、停止要求ビットＣＳＴＯＰ＿Ａがある。クロック発生回路１は、この停止要求ビットＣＳＴＯＰ＿Ａがアクティブレベル（Ｈレベル）になったとき、上述したハンドシェイクにより、モジュールＡをＳＬＥＥＰ状態に遷移させ、モジュールＡに対するクロックＣＬＫ＿Ａの供給を停止する。また、クロック発生回路１は、停止要求ビットＣＳＴＯＰ＿Ａが非アクティブレベル（Ｌレベル）になったとき、モジュールＡに対するクロックＣＬＫ＿Ａの供給を再開し、モジュールＡをＲＵＮ状態に復帰させる。

次に図２のタイムチャートおよび図３の状態遷移図を参照し、本実施形態の動作を説明する。ここで、図３はクロック発生回路１およびモジュールＡにおける全ての状態遷移を表しているのに対し、図２は図３に示されたもののうちの一部の状態遷移に関連した各部の信号波形等を示している。そこで、以下では図３の状態遷移図に沿って全体の動作を説明し、そのうち図２にも示されている部分については図３および図２の両方を参照して動作説明を行う。

図３に示すように、クロック発生回路１は、ＣＬＫ＿ＯＦＦ状態、ＷＡＩＴ状態およびＣＬＫ＿ＯＮ状態という内部状態を有し、モジュールＡは、ＩＤＬＥ状態、ＡＬＬＭＣＬＲ状態、ＲＵＮ状態、ＭＣＬＲ状態およびＳＬＥＥＰ状態という内部状態を有する。なお、図３において、１１および２１はＯＲゲート、１２および２２は、ＯＲゲート１１および２１の各出力信号をマスタクロックＭＣＬＫの１周期相当の時間だけ遅延させる遅延素子である。

本実施形態における電子機器の電源が投入されると、強制リセット信号ＲＥＳＥＴＮがアサートされ、クロック発生回路１はＣＬＫ＿ＯＦＦ状態、モジュールＡはＩＤＬＥ状態となる。そして、ＣＰＵ４によりレジスタ３における停止要求ビットＣＳＴＯＰ＿ＡがＬレベル（非アクティブレベル）とされると、クロック発生回路１は、クロックＣＬＫ＿Ａの出力を開始し、ＷＡＩＴ状態を経て、ＣＬＫ＿ＯＮ状態となる。これにより、ＣＳＴＯＰ＿Ａ＝Ｌであり、かつ、内部状態がＣＬＫ＿ＯＦＦ状態でもＷＡＩＴ状態でもないという条件が満たされるため、ＯＲゲート１１の出力信号がＬレベルとなり、それから１クロック遅れて、クロック停止要求信号ＳＴＯＰ＿ＡがＬレベルとなる。すると、モジュールＡは、ＩＤＬＥ状態からＡＬＬＭＣＬＲ状態に遷移し、ＣＬＫ＿ＯＮ状態であるクロック発生回路１から供給されるクロックＣＬＫ＿Ａに従って内蔵のメモリの初期化を行う。この初期化を終えると、モジュールＡは、同モジュールの本来の機能を営む動作状態であるＲＵＮ状態に遷移する。そして、モジュールＡがＲＵＮ状態になると、ＯＲゲート２１の出力信号がＨレベルとなり、それから１クロック遅れてクロック停止許可信号ＲＵＮ＿ＡがＨレベル（非アクティブレベル）となる。

次に図３と合わせて図２を参照し、モジュールＡがＲＵＮ状態からＳＬＥＥＰ状態に移行する動作およびＳＬＥＥＰ状態からＲＵＮ状態に戻る動作について説明する。
モジュールＡがＲＵＮ状態にあるとき、ＣＰＵ４がレジスタ３における停止要求ビットＣＳＴＯＰ＿ＡをＨレベル（アクティブレベル）にすると、クロック発生回路１ではＯＲゲート１１の出力信号がＨレベルとなり、それから１クロック遅れて、クロック停止要求信号ＳＴＯＰ＿ＡがアクティブレベルであるＨレベルとなる。この結果、モジュールＡの内部状態は、ＲＵＮ状態からＭＣＬＲ状態に遷移する。このＭＣＬＲ状態では、その後においてモジュールＡが再起動されたときに内蔵のメモリに記憶されたデータがモジュールＡまたは他の装置の動作に悪影響を与えないようにするための初期化が行われる。この初期化が終了すると、モジュールＡはＳＬＥＥＰ状態に移行する。このとき、モジュールＡの内部状態がＲＵＮ状態でなく、かつ、ＭＣＬＲ状態でもなくなったことから、ＯＲゲート２１の出力信号がＬレベルとなり、それから１クロック遅れて、クロック停止許可信号ＲＵＮ＿ＡがアクティブレベルであるＬレベルとなる。そして、クロック発生回路１は、クロック停止許可信号ＲＵＮ＿Ａがアクティブレベルとなったことを検知すると、その内部状態をＣＬＫ＿ＯＮ状態からＣＬＫ＿ＯＦＦ状態へと遷移させ、モジュールＡに対するクロックＣＬＫ＿Ａの供給を停止する。

その後、ＣＰＵ４がレジスタ３における停止要求ビットＣＳＴＯＰ＿ＡをＬレベル（非アクティブレベル）とすると、クロック発生回路１は、内部状態をＣＬＫ＿ＯＦＦ状態からＷＡＩＴ状態に遷移させる。これによりクロック発生回路１からモジュールＡへのクロックＣＬＫ＿Ａの供給が再開される。そして、所定サイクル数分のクロックＣＬＫ＿Ａが出力されるまでＷＡＩＴ状態を維持した後、クロック発生回路１は、内部状態をＣＬＫ＿ＯＮ状態に遷移させる。これにより、ＣＳＴＯＰ＿Ａ＝Ｌであり、かつ、内部状態がＣＬＫ＿ＯＦＦ状態でもＷＡＩＴ状態でもないという条件が満たされるため、ＯＲゲート１１の出力信号がＬレベルとなり、それから１クロック遅れて、クロック停止要求信号ＳＴＯＰ＿ＡがＬレベルとなる。この結果、モジュールＡは、内部状態を、ＳＬＥＥＰ状態からＲＵＮ状態に復帰させる。

以上のように、本実施形態によれば、クロック発生回路１がクロック停止要求信号ＳＴＯＰ＿Ａをアクティブレベルとし、これに応じてモジュールＡがＳＬＥＥＰ状態に移行して、クロック停止許可信号ＲＵＮ＿Ａをアクティブレベルとしたときに、クロック発生回路１がクロックＣＬＫ＿Ａの供給を停止するので、何ら複雑なソフトウェア処理を実行することなく、適切なタイミングでクロックＣＬＫ＿Ａの供給を停止することができる。また、クロック発生回路１は、モジュールＡをＳＬＥＥＰ状態からＲＵＮ状態へ復帰させる場合に、一旦、内部状態をＷＡＩＴ状態としてクロックＣＬＫ＿ＡのモジュールＡへの供給を再開してから、クロック停止要求信号ＳＴＯＰ＿Ａを非アクティブレベルとするので、モジュールＡがクロックＣＬＫ＿Ａによりクロック停止要求信号ＳＴＯＰ＿Ａのレベル変化を検知してＲＵＮ状態に復帰するような構成になっている場合においても、クロック停止要求信号ＳＴＯＰ＿Ａのレベル変化の誤読を生じさせることなく、正常にモジュールＡをＲＵＮ状態に復帰させることができる。

以上説明した実施形態では、クロック発生回路１は、１個のモジュールＡについて内部状態を遷移させる制御およびクロックＣＬＫ＿Ａの供給の制御を行ったが、クロック発生回路１は、複数のモジュールについて同様な制御を行うようにしてもよい。図４に示す第２実施形態では、クロック発生回路１は、３個のモジュールＡ、ＢおよびＣについて上記実施形態と同様な制御を行う。図４において、ＣＬＫ＿Ａ、ＣＬＫ＿ＢおよびＣＬＫ＿Ｃはクロックであり、ＳＴＯＰ＿Ａ、ＳＴＯＰ＿ＢおよびＳＴＯＰ＿Ｃはクロック停止要求信号、ＲＵＮ＿Ａ、ＲＵＮ＿ＢおよびＲＵＮ＿Ｃはクロック停止許可信号である。これらの信号の役割は上記第１実施形態において説明した通りである。

図１または図４に示す構成において、モジュールの機能や構成に特に制限はない。ＲＵＮ状態からＳＬＥＥＰ状態に遷移したときにクロック停止許可信号をアクティブレベルにする機能を備えれば、様々な機能を持ったものが本発明にいうモジュールとなり得る。図５に示す例は、受信部３０と送信部４０からなるデジタルオーディオインタフェースにクロック停止許可信号ＲＵＮ＿ＡおよびＲＵＮ＿Ｂの出力機能を設けたものである。以下説明する実施形態は、この受信部３０および送信部４０を、図４におけるモジュールＡおよびＢとして用いたものである。

図５において、受信部３０は、所定のサンプリング周期毎に、図６に示すように、１周期分のチャネル識別クロックＬＲＣＫＩと、Ｌ、Ｒ各チャネルの１サンプル分のシリアルデータＳＤＩと、ビットクロックＢＣＬＫとを外部から受信する。ここで、シリアルデータＳＤＩは、Ｌ、Ｒ各チャネル当たり１６ビットのシリアルビット列を含んでおり、このビット列における各ビットはビットクロックＢＣＬＫＩに同期して受信部３０に供給される。チャネル識別クロックＬＲＣＫＩは、シリアルデータＳＤＩの各ビットがＬ、Ｒいずれのチャネルのものであるかを示すクロックであり、このチャネル識別クロックＬＲＣＫＩがＨレベルである期間のビットはＬチャネルのものであり、Ｌレベルである期間のビットはＲチャネルのものである。受信部３０は、これらの受信信号に基づき、シリアルデータＳＤＩのうちＬチャネルに属する１６ビットをパラレルデータＲＸＤ＿Ｌに、Ｒチャネルに属する１６ビットをパラレルデータＲＸＤ＿Ｒに各々変換し、データ取り込み要求信号ＬＯＡＤとともに、図示しないＤＳＰに供給する。受信部３０は、以上説明した信号処理を、図４におけるクロック発生回路１から供給されるクロックＣＬＫ＿Ａに従って行う信号処理部３１と、外部の装置との間で制御情報の授受を行い、受信部３０の内部状態の制御を行う制御部３２とを有している。

送信部４０は、受信部３０とは逆方向の信号伝送のための処理を行う回路である。すなわち、送信部４０は、所定のサンプリング周期毎に、図示しないＤＳＰからＬチャネルのパラレルデータＴＸＤ＿ＬとＲチャネルのパラレルデータＴＸＤ＿Ｒとを受け取り、これをシリアルデータＳＤＯに変換し、ビットクロックＢＣＬＫＯおよびチャネル識別クロックＬＲＣＫＯとともに外部の装置に供給する回路である。この送信部４０は、以上のような信号処理を、図４におけるクロック発生回路１から供給されるクロックＣＬＫ＿Ｂに従って行う信号処理部４１と、内部状態の制御を行う制御部４２とを有している。

図７は受信部３０の状態遷移図である。図７において、ＲＸ＿Ｌ状態はＬチャネルの受信信号ＳＤＩの処理を行う内部状態、ＲＸ＿ＲはＲチャネルの受信信号ＳＤＩの処理を行う内部状態であり、これらの両者が受信部３０のＲＵＮ状態を構成している。さらに詳述すると、ＲＵＮ状態にある受信部３０では、ＲＸ＿Ｌ状態とＲＸ＿Ｒ状態とが交互に繰り返される。

クロック発生回路１は、ＲＵＮ状態にある受信部３０をＳＬＥＥＰ状態に移行させる場合、受信部３０に与えるクロック停止要求信号ＳＴＯＰ＿Ａをアクティブレベル（Ｈレベル）にする。受信部３０の制御部３２は、これに応じて、内部状態をＳＬＥＥＰ状態に遷移させるための制御を行い、クロック停止許可信号ＲＵＮ＿Ａをアクティブレベル（Ｌレベル）にする。さらに詳述すると、受信部３０がＲＸ＿Ｒ状態にあるときにクロック停止要求信号ＳＴＯＰ＿Ａがアクティブレベルになった場合には、制御部３２は、Ｒチャネルの全ビットの受信処理が終わり、信号処理部３１がＬ、Ｒ両チャネルのパラレルデータＲＸＤ＿ＬおよびＲＸＤ＿Ｒを送信し終えたときに、内部状態をＳＬＥＥＰ状態に遷移させ、クロック停止許可信号ＲＵＮ＿Ａをアクティブレベルにする。また、受信部３０がＲＸ＿Ｌ状態にあるときにクロック停止要求信号ＳＴＯＰ＿Ａがアクティブレベルになった場合には、制御部３２は、Ｌチャネルの全ビットの受信処理が終わり、さらにＲＸ＿Ｒ状態に移ってＲチャネルの全ビットの受信処理が終了し、信号処理部３１がＬ、Ｒ両チャネルのパラレルデータＲＸＤ＿ＬおよびＲＸＤ＿Ｒを送信し終えたときに、内部状態をＳＬＥＥＰ状態に遷移させ、クロック停止許可信号ＲＵＮ＿Ａをアクティブレベルにする。このように、受信部３０は、どのようなタイミングでクロック停止要求信号がアクティブレベルとされたとしても、その時点において処理しているＬ、Ｒ両チャネルの受信処理が終了するのを待って、ＳＬＥＥＰ状態に移行する。従って、ＤＳＰは、受信部３０がＳＬＥＥＰ状態に移行する直前の１サンプル分のデータをＬ、Ｒ両チャネルとも全ビットが完備した状態で受け取ることができる。

一方、ＳＬＥＥＰ状態にある受信部３０をＲＵＮ状態に移行させる場合には、クロック発生回路１は、まず、クロックＣＬＫ＿Ａの供給を再開し、次いでクロック停止要求信号ＳＴＯＰ＿Ａを非アクティブレベル（Ｌレベル）にする。受信部３０の制御部３２は、これに応じて、内部状態をＷＡＩＴ状態に遷移させ、チャネル識別クロックＬＲＣＫＩが立ち上がったときに内部状態をＲＸ＿Ｌ状態に遷移させる。以後、ＲＸ＿Ｌ状態およびＲＸ＿Ｒ状態を交互に繰り返すＲＵＮ状態となる。

送信部４０の動作も基本的に受信部３０の動作と同様である。送信部４０では、ＲＵＮ状態において、Ｌチャネルのシリアルデータを送信する内部状態とＲチャネルのシリアルデータを送信する内部状態を交互に繰り返す。この状態においてクロック停止要求信号ＳＴＯＰ＿Ｂがアクティブレベルになった場合、制御部４２は、信号処理部４１がＲチャネルのシリアルデータＳＤＯの送信を終えてから内部状態をＳＬＥＥＰ状態に遷移させ、クロック停止許可信号ＲＵＮ＿Ｂをアクティブレベルにする。また、クロックＣＬＫ＿Ｂの供給が再開され、クロック停止許可信号ＲＵＮ＿Ｂが非アクティブレベルになった場合、制御部４２は、まず、Ｌチャネルのシリアルデータを送信する内部状態に遷移させ、その後、Ｒチャネルのシリアルデータを送信する内部状態に遷移させ、以後、各チャネルのシリアルデータを送信する各内部状態を交互に繰り返させる。

以上のように、本実施形態において受信部３０および送信部４０は、クロック停止要求信号がアクティブレベルとされた場合、その時点において仕掛かっている処理が終了するのを待って、ＳＬＥＥＰ状態に移行する。従って、クロック停止要求信号がアクティブレベルとなってから受信部３０または送信部４０がＳＬＥＥＰ状態となるまでの所要時間は、クロック停止要求信号がアクティブレベルになった時点における処理の仕掛かり状況に依存する。しかしながら、本実施形態では、受信部３０または送信部４０がＳＬＥＥＰ状態に遷移したときにクロック停止許可信号がアクティブレベルとされ、これにより、クロック発生回路１は受信部３０または送信部４０へのクロックの供給を自動的に停止する。従って、本実施形態によれば、従来技術の下では必要であった複雑なソフトウェア処理を行うことなく、適切なタイミングにおいて受信部３０または送信部４０へのクロックの供給を停止することができる。

以上、この発明の実施形態について説明したが、この発明にはこれ以外にも他の実施形態が考えられる。例えば上記実施形態では消費電力を節約する観点からモジュールへのクロックの停止を行ったが、クロック周波数の切り換えのための手段としてこの発明を実施してもよい。すなわち、次の通りである。クロック周波数が可変のモジュールがあり、そのモジュールに供給するクロックの周波数を切り換える場合、クロック発生回路は、まず、クロック停止要求信号をモジュールに出力する。これに応じて、モジュールは、クロック周波数の切り換えが行われてもよい状態に内部状態を遷移させ、クロック停止許可信号を出力する。これに応じて、クロック発生回路は、モジュールへのクロックの供給を一旦停止した後、異なる周波数でモジュールへのクロックの供給を再開し、その後、クロック停止要求信号を非アクティブ化し、モジュールを元の状態に復帰させるのである。この態様によれば、モジュールの内部状態がクロック周波数の切り換えが行われてもよい状態になってからクロック周波数の切り換えが行われるので、クロック周波数の切り換え時のモジュールの誤動作を防止することができる。

この発明の第１実施形態である電子機器の構成を示すブロック図である。 同実施形態の動作を示すタイムチャートである。 同実施形態の動作を示す状態遷移図である。 この発明の第２実施形態である電子機器の構成を示すブロック図である。 同実施形態におけるモジュールＡ、Ｂの例である受信部３０、送信部４０を示すブロック図である。 同実施形態における受信部３０の動作を示すタイムチャートである。 同実施形態における受信部３０の動作を示す状態遷移図である。

符号の説明

１……クロック発生回路、Ａ，Ｂ，Ｃ……モジュール、ＣＬＫ＿Ａ，ＣＬＫ＿Ｂ，ＣＬＫ＿Ｃ……クロック、ＳＴＯＰ＿Ａ，ＳＴＯＰ＿Ｂ，ＳＴＯＰ＿Ｃ……クロック停止要求信号、ＲＵＮ＿Ａ，ＲＵＮ＿Ｂ，ＲＵＮ＿Ｃ……クロック停止許可信号。

Claims (3)

1. クロックに従って動作するモジュールと、
   前記モジュールにクロックを供給するクロック発生回路とを具備し、
   前記クロック発生回路は、前記モジュールを停止すべき旨の指令を受け取ったとき、前記モジュールに与えるクロック停止要求信号をアクティブ化し、その後、前記モジュールによりクロック停止許可信号がアクティブ化されたとき、前記モジュールに対するクロックの供給を停止するように構成され、
   前記モジュールは、前記クロック停止要求信号がアクティブ化されたとき、所定の内部状態へと遷移した後、前記クロック停止許可信号をアクティブ化するように構成されてなることを特徴とする電子機器。
2. 前記クロック発生回路は、前記モジュールを起動すべき旨の指令を受け取ったとき、前記モジュールへのクロックの供給を再開し、その後、前記クロック停止要求信号を非アクティブ化するように構成されてなることを特徴とする請求項１に記載の電子機器。
3. 前記クロック発生回路は、前記クロックの供給を再開するとき、前記クロックの周波数を停止前の周波数とは異なる周波数とする手段を具備することを特徴をする請求項２に記載の電子機器。

Images