JP2007094725A - 電子機器 - Google Patents
電子機器 Download PDFInfo
- Publication number
- JP2007094725A JP2007094725A JP2005282801A JP2005282801A JP2007094725A JP 2007094725 A JP2007094725 A JP 2007094725A JP 2005282801 A JP2005282801 A JP 2005282801A JP 2005282801 A JP2005282801 A JP 2005282801A JP 2007094725 A JP2007094725 A JP 2007094725A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- module
- state
- stop
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 クロック発生回路1は、モジュールAに対するクロックCLK_Aの供給を停止する場合、まず、クロック停止要求信号STOP_Aをアクティブ化する。これに応じてモジュールAは、クロックの供給が停止しても構わないSLEEP状態へと遷移してから、クロック停止許可信号RUN_Aをアクティブ化する。クロック発生回路1は、これに応じて、モジュールAに対するクロックCLK_Aの供給を停止する。
【選択図】図1
Description
かかる発明によれば、クロック停止要求信号のアクティブ化後、モジュールによりクロック停止許可信号がアクティブ化されることを以ってクロックの供給が停止される。従って、クロックの停止タイミングを求めるための複雑なソフトウェア処理を行うことなく、簡単かつ安全にモジュールに対するクロックの供給を停止することができる。
図1はこの発明の第1実施形態である電子機器の構成を示すブロック図である。図1に示す例において、モジュールAは、内蔵のメモリをワークエリアとして使用して音声信号を形成する音源LSIである。このモジュールAは、クロックCLK_Aに同期して音声信号を形成する処理を行う動作状態であるRUN状態の他、クロックの入力を受けずに停止した内部状態であるSLEEP状態を有している。なお、モジュールAには、強制リセット信号RESETNが与えられる。これは、電子機器のパワーオン時などに出力されるパルスである。
モジュールAがRUN状態にあるとき、CPU4がレジスタ3における停止要求ビットCSTOP_AをHレベル(アクティブレベル)にすると、クロック発生回路1ではORゲート11の出力信号がHレベルとなり、それから1クロック遅れて、クロック停止要求信号STOP_AがアクティブレベルであるHレベルとなる。この結果、モジュールAの内部状態は、RUN状態からMCLR状態に遷移する。このMCLR状態では、その後においてモジュールAが再起動されたときに内蔵のメモリに記憶されたデータがモジュールAまたは他の装置の動作に悪影響を与えないようにするための初期化が行われる。この初期化が終了すると、モジュールAはSLEEP状態に移行する。このとき、モジュールAの内部状態がRUN状態でなく、かつ、MCLR状態でもなくなったことから、ORゲート21の出力信号がLレベルとなり、それから1クロック遅れて、クロック停止許可信号RUN_AがアクティブレベルであるLレベルとなる。そして、クロック発生回路1は、クロック停止許可信号RUN_Aがアクティブレベルとなったことを検知すると、その内部状態をCLK_ON状態からCLK_OFF状態へと遷移させ、モジュールAに対するクロックCLK_Aの供給を停止する。
Claims (3)
- クロックに従って動作するモジュールと、
前記モジュールにクロックを供給するクロック発生回路とを具備し、
前記クロック発生回路は、前記モジュールを停止すべき旨の指令を受け取ったとき、前記モジュールに与えるクロック停止要求信号をアクティブ化し、その後、前記モジュールによりクロック停止許可信号がアクティブ化されたとき、前記モジュールに対するクロックの供給を停止するように構成され、
前記モジュールは、前記クロック停止要求信号がアクティブ化されたとき、所定の内部状態へと遷移した後、前記クロック停止許可信号をアクティブ化するように構成されてなることを特徴とする電子機器。 - 前記クロック発生回路は、前記モジュールを起動すべき旨の指令を受け取ったとき、前記モジュールへのクロックの供給を再開し、その後、前記クロック停止要求信号を非アクティブ化するように構成されてなることを特徴とする請求項1に記載の電子機器。
- 前記クロック発生回路は、前記クロックの供給を再開するとき、前記クロックの周波数を停止前の周波数とは異なる周波数とする手段を具備することを特徴をする請求項2に記載の電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005282801A JP4434118B2 (ja) | 2005-09-28 | 2005-09-28 | 電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005282801A JP4434118B2 (ja) | 2005-09-28 | 2005-09-28 | 電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007094725A true JP2007094725A (ja) | 2007-04-12 |
JP4434118B2 JP4434118B2 (ja) | 2010-03-17 |
Family
ID=37980377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005282801A Expired - Fee Related JP4434118B2 (ja) | 2005-09-28 | 2005-09-28 | 電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4434118B2 (ja) |
-
2005
- 2005-09-28 JP JP2005282801A patent/JP4434118B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4434118B2 (ja) | 2010-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7000140B2 (en) | Data processor and data processing system | |
JP2009514308A (ja) | 無線通信ネットワークまたはモバイル・ポイント・ツー・ポイント接続における装置のスリープモードの制御方法およびシステム | |
KR102467172B1 (ko) | 반도체 장치 | |
US20050198418A1 (en) | Multilayer system and clock control method | |
JP5524312B2 (ja) | 非同期システムにおけるリーク制御のシステム及び方法 | |
JP2015530644A (ja) | 遅延ロック・ループを使用するメモリ・デバイスのための省電力の装置及び方法 | |
KR20160067595A (ko) | 반도체 장치의 동작 방법 | |
US9747246B2 (en) | Electronic device for communicating between a microcontroller unit (MCU) and a host processor and related methods | |
JP2008102619A (ja) | 回路生成システム、回路生成方法及び回路生成プログラム | |
JP4434118B2 (ja) | 電子機器 | |
US7321980B2 (en) | Software power control of circuit modules in a shared and distributed DMA system | |
US20150186113A1 (en) | Data transfer between clock domains | |
JP2004139422A (ja) | 情報処理装置、情報記憶装置、情報処理方法、及び情報処理プログラム | |
JP2004199115A (ja) | 半導体集積回路 | |
JP2004094945A (ja) | ホストと、ホストよりも大きなレイテンシを有するスレーブデバイス間のインタフェース | |
KR101059899B1 (ko) | 마이크로 프로세서 | |
JPH08202677A (ja) | マイクロコントローラ | |
CN108268087B (zh) | 半导体装置、半导体***和操作半导体装置的方法 | |
JP2004110450A (ja) | プロセッサのクロック制御方法および装置 | |
JP2006164036A (ja) | 複数cpuクロック制御システム、その制御方法及びそのプログラム | |
JP2008191840A (ja) | 制御システム及び制御方法 | |
JP2008186154A (ja) | データ処理装置およびデータ処理方法 | |
JP2011091580A (ja) | マスタ装置およびその制御方法 | |
JP2008134893A (ja) | 集積回路装置 | |
JP2010231542A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081030 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090828 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4434118 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |