JP2007073503A - Display device and its manufacturing method - Google Patents

Display device and its manufacturing method Download PDF

Info

Publication number
JP2007073503A
JP2007073503A JP2006216399A JP2006216399A JP2007073503A JP 2007073503 A JP2007073503 A JP 2007073503A JP 2006216399 A JP2006216399 A JP 2006216399A JP 2006216399 A JP2006216399 A JP 2006216399A JP 2007073503 A JP2007073503 A JP 2007073503A
Authority
JP
Japan
Prior art keywords
layer
electrode layer
insulating layer
film
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006216399A
Other languages
Japanese (ja)
Other versions
JP5008357B2 (en
JP2007073503A5 (en
Inventor
Hideomi Suzawa
英臣 須沢
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006216399A priority Critical patent/JP5008357B2/en
Publication of JP2007073503A publication Critical patent/JP2007073503A/en
Publication of JP2007073503A5 publication Critical patent/JP2007073503A5/ja
Application granted granted Critical
Publication of JP5008357B2 publication Critical patent/JP5008357B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technology in which a highly reliable display device is produced with an excellent yield. <P>SOLUTION: A semiconductor layer is formed, a gate insulating layer is formed on the semiconductor layer, a gate electrode layer is formed on the gate insulating layer, and a source electrode layer and a drain electrode layer are formed in contact with the semiconductor layer. A first electrode layer is formed which is electrically connected with the source electrode layer or the drain electrode layer, and an inorganic insulating layer is formed on a part of the first electrode layer, the gate electrode layer, the source electrode layer and the drain electrode layer, and a plasma treatment is conducted on the inorganic insulating layer and the first electrode layer, and an electrolumiunescent layer is formed on the plasma-treated inorganic insulating layer and the first electrode layer, and a second electrode layer is formed on the electric field light emitting layer to produce a semiconductor device. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、表示装置、及び表示装置の作製方法に関する。 The present invention relates to a display device and a method for manufacturing the display device.

エレクトロルミネセンス（以下、ＥＬとも記す）素子を備える表示装置において、フルカラー表示を行うため、カラー発光するカラー発光素子を用いる。カラー発光素子を形成するには、各色の発光材料を微細なパターンに電極上に形成することが重要な要素の一つとなる。     In a display device including an electroluminescence (hereinafter, also referred to as EL) element, a color light emitting element that emits color light is used for full color display. In order to form a color light emitting element, it is one of the important elements to form a light emitting material of each color in a fine pattern on an electrode.

発光素子は、絶縁層によって単数、又は複数の画素ごとに隔離されている。このような画素間を隔てる絶縁層として無機絶縁材料が用いられている（例えば、特許文献１参照。）。
特開２００３−２８８９９４号公報 The light emitting element is isolated for each pixel or each of the plurality of pixels by an insulating layer. An inorganic insulating material is used as an insulating layer that separates such pixels (for example, see Patent Document 1).
JP 2003-288994 A

エレクトロルミネセンス素子（以下「ＥＬ素子」ともいう）は、一定期間駆動すると、発光輝度、発光の均一性等の発光特性が初期に比べて著しく劣化するという問題がある。この信頼性の低さは実用化の用途が限られている要因である。信頼性を悪化させる要因の一つに、外部からＥＬ素子に侵入する水分や酸素などがあげられる。     An electroluminescence element (hereinafter also referred to as an “EL element”) has a problem that, when driven for a certain period, emission characteristics such as emission luminance and emission uniformity are significantly deteriorated compared to the initial stage. This low reliability is a factor that limits the practical application. One factor that deteriorates reliability is moisture, oxygen, and the like that enter the EL element from the outside.

本発明では、このようなＥＬ素子の劣化を防止し、高信頼性を有する表示装置を歩留まり良く製造することができる技術を提供することを目的とする。     An object of the present invention is to provide a technique capable of preventing such deterioration of an EL element and manufacturing a highly reliable display device with a high yield.

また、本発明を用いて、表示装置を作製することができる。本発明を用いることのできる表示装置には、エレクトロルミネセンスと呼ばれる発光を発現する有機物、無機物、若しくは有機物と無機物の混合物を含む層を、電極間に介在させた発光素子と薄膜トランジスタ（以下、ＴＦＴ（Ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）ともいう）とが接続された発光表示装置などがある。ＥＬ素子とは少なくともエレクトロルミネセンスが得られる材料を含み電流を流すことにより発光する素子を含む。 In addition, a display device can be manufactured using the present invention. A display device to which the present invention can be used includes a light-emitting element and a thin film transistor (hereinafter referred to as TFT) in which a layer containing an organic substance, an inorganic substance, or a mixture of an organic substance and an inorganic substance that emits light called electroluminescence is interposed between electrodes. (Also referred to as “Thin film transistor”). The EL element includes an element that includes at least a material that can obtain electroluminescence and emits light when an electric current flows.

本発明の表示装置の作製方法の一は、半導体層を形成し、半導体層上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極層を形成し、半導体層に接するソース電極層及びドレイン電極層を形成し、ソース電極層又はドレイン電極層に電気的に接続する第１の電極層を形成し、第１の電極層の一部、ゲート電極層、ソース電極層、ドレイン電極層上に無機絶縁層を形成し、無機絶縁層及び第１の電極層にプラズマ処理を行い、プラズマ処理を行った無機絶縁層及び第１の電極層上に電界発光層を形成し、電界発光層上に第２の電極層を形成する。     According to one method for manufacturing a display device of the present invention, a semiconductor layer is formed, a gate insulating layer is formed over the semiconductor layer, a gate electrode layer is formed over the gate insulating layer, and a source electrode layer and a drain in contact with the semiconductor layer An electrode layer is formed, a first electrode layer electrically connected to the source electrode layer or the drain electrode layer is formed, and a part of the first electrode layer, the gate electrode layer, the source electrode layer, and the drain electrode layer are formed An inorganic insulating layer is formed, plasma treatment is performed on the inorganic insulating layer and the first electrode layer, an electroluminescent layer is formed on the inorganic insulating layer and the first electrode layer that have been subjected to the plasma treatment, and the electroluminescent layer is formed on the electroluminescent layer. A second electrode layer is formed.

本発明の表示装置の作製方法の一は、半導体層を形成し、半導体層上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極層を形成し、半導体層に接するソース電極層及びドレイン電極層を形成し、ソース電極層又はドレイン電極層に電気的に接続する第１の電極層を形成し、第１の電極層、ゲート電極層、ソース電極層、ドレイン電極層上に無機絶縁膜を形成し、無機絶縁膜をエッチングし、第１の電極層に達する開口有する無機絶縁層を形成し、無機絶縁層及び第１の電極層にプラズマ処理を行い、プラズマ処理を行った無機絶縁層及び第１の電極層上に電界発光層を形成し、電界発光層上に第２の電極層を形成する。     According to one method for manufacturing a display device of the present invention, a semiconductor layer is formed, a gate insulating layer is formed over the semiconductor layer, a gate electrode layer is formed over the gate insulating layer, and a source electrode layer and a drain in contact with the semiconductor layer An electrode layer is formed, a first electrode layer electrically connected to the source electrode layer or the drain electrode layer is formed, and an inorganic insulating film is formed over the first electrode layer, the gate electrode layer, the source electrode layer, and the drain electrode layer And etching the inorganic insulating film to form an inorganic insulating layer having an opening reaching the first electrode layer, performing plasma treatment on the inorganic insulating layer and the first electrode layer, and performing the plasma treatment on the inorganic insulating layer An electroluminescent layer is formed on the first electrode layer, and a second electrode layer is formed on the electroluminescent layer.

本発明の表示装置の作製方法の一は、半導体層を形成し、半導体層上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極層を形成し、半導体層に接するソース電極層及びドレイン電極層を形成し、ソース電極層又はドレイン電極層に電気的に接続する第１の電極層を形成し、第１の電極層の一部、ゲート電極層、ソース電極層、ドレイン電極層上に第１の無機絶縁層及び第２の無機絶縁層を積層して形成し、第１の無機絶縁層、第２の無機絶縁層及び第１の電極層にプラズマ処理を行い、プラズマ処理を行った第１の無機絶縁層、第２の無機絶縁層及び第１の電極層上に電界発光層を形成し、電界発光層上に第２の電極層を形成する。     According to one method for manufacturing a display device of the present invention, a semiconductor layer is formed, a gate insulating layer is formed over the semiconductor layer, a gate electrode layer is formed over the gate insulating layer, and a source electrode layer and a drain in contact with the semiconductor layer An electrode layer is formed, a first electrode layer electrically connected to the source electrode layer or the drain electrode layer is formed, and a part of the first electrode layer, the gate electrode layer, the source electrode layer, and the drain electrode layer are formed The first inorganic insulating layer and the second inorganic insulating layer are stacked and formed, and the first inorganic insulating layer, the second inorganic insulating layer, and the first electrode layer are subjected to plasma treatment, and the plasma treatment is performed. An electroluminescent layer is formed on the first inorganic insulating layer, the second inorganic insulating layer, and the first electrode layer, and a second electrode layer is formed on the electroluminescent layer.

本発明の表示装置の作製方法の一は、半導体層を形成し、半導体層上にゲート絶縁層を形成し、ゲート絶縁層上にゲート電極層を形成し、半導体層に接するソース電極層及びドレイン電極層を形成し、ソース電極層又はドレイン電極層に電気的に接続する第１の電極層を形成し、第１の電極層、ゲート電極層、ソース電極層、ドレイン電極層上に第１の無機絶縁膜及び第２の無機絶縁膜を積層して形成し、第１の無機絶縁膜及び第２の無機絶縁膜をエッチングし、第１の電極層に達する開口を有する第１の無機絶縁層及び第２の無機絶縁層を形成し、第１の無機絶縁層、第２の無機絶縁層及び第１の電極層にプラズマ処理を行い、プラズマ処理を行った第１の無機絶縁膜、第２の無機絶縁膜及び第１の電極層上に電界発光層を形成し、電界発光層上に第２の電極層を形成する。     According to one method for manufacturing a display device of the present invention, a semiconductor layer is formed, a gate insulating layer is formed over the semiconductor layer, a gate electrode layer is formed over the gate insulating layer, and a source electrode layer and a drain in contact with the semiconductor layer An electrode layer is formed, a first electrode layer electrically connected to the source electrode layer or the drain electrode layer is formed, and the first electrode layer, the gate electrode layer, the source electrode layer, and the drain electrode layer are formed on the first electrode layer. A first inorganic insulating layer formed by laminating an inorganic insulating film and a second inorganic insulating film, etching the first inorganic insulating film and the second inorganic insulating film, and having an opening reaching the first electrode layer And a second inorganic insulating layer, a plasma treatment is performed on the first inorganic insulating layer, the second inorganic insulating layer, and the first electrode layer, and the first inorganic insulating film that has been subjected to the plasma treatment, Forming an electroluminescent layer on the inorganic insulating film and the first electrode layer; Forming a second electrode layer on the layer.

本発明の表示装置の一は、半導体層と、ゲート絶縁層と、ゲート電極層と、半導体層と接するソース電極層及びドレイン電極層と、ソース電極層又はドレイン電極層に電気的に接続する第１の電極層と、第１の電極層の一部、ゲート電極層、ソース電極層及びドレイン電極層上に第１の無機絶縁層と、第１の無機絶縁層上に第２の無機絶縁層とを有し、第１の無機絶縁層の上端の位置と第２の無機絶縁層の下端の位置とは一致する。     One embodiment of the display device of the present invention is a semiconductor layer, a gate insulating layer, a gate electrode layer, a source electrode layer and a drain electrode layer in contact with the semiconductor layer, and a first electrode electrically connected to the source electrode layer or the drain electrode layer. 1 electrode layer, a part of the first electrode layer, a gate electrode layer, a source electrode layer and a drain electrode layer, a first inorganic insulating layer, and a first inorganic insulating layer on the second inorganic insulating layer The position of the upper end of the first inorganic insulating layer matches the position of the lower end of the second inorganic insulating layer.

本発明を用いると、信頼性の高い表示装置を作製することができる。よって、高精細、高性能な表示装置を歩留まり良く製造することができる。     By using the present invention, a highly reliable display device can be manufactured. Therefore, a high-definition and high-performance display device can be manufactured with high yield.

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。   Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in structures of the present invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated.

（実施の形態１）
本実施の形態における表示装置の作製方法を、図１を用いて詳細に説明する。 (Embodiment 1)
A method for manufacturing the display device in this embodiment will be described in detail with reference to FIGS.

基板６００上に、下地膜６０１ａ、下地膜６０１ｂ、薄膜トランジスタ６０５、ゲート絶縁層６０２、絶縁層６０３、絶縁層６０６、第１の電極層６０７、隔壁（障壁などもと呼ばれる）として機能する絶縁層６０９、第１の電極層６０７が形成されている（図１（Ａ）参照。）。薄膜トランジスタ６０５は、ソース領域及びドレイン領域として機能する不純物領域を有する半導体層、ゲート絶縁層６０２、２層の積層構造であるゲート電極層、ソース電極層及びドレイン電極層からなっており、ソース電極層又はドレイン電極層は、半導体層の不純物領域と第１の電極層６０７に接して電気的に接続している。     Over a substrate 600, a base film 601a, a base film 601b, a thin film transistor 605, a gate insulating layer 602, an insulating layer 603, an insulating layer 606, a first electrode layer 607, an insulating layer 609 functioning as a partition wall (also referred to as a barrier). A first electrode layer 607 is formed (see FIG. 1A). The thin film transistor 605 includes a semiconductor layer having an impurity region functioning as a source region and a drain region, a gate insulating layer 602, a gate electrode layer having a stacked structure of two layers, a source electrode layer, and a drain electrode layer. Alternatively, the drain electrode layer is in contact with and electrically connected to the impurity region of the semiconductor layer and the first electrode layer 607.

本実施の形態では、不純物領域がゲート絶縁層を介してゲート電極層と重なる領域をＬｏｖ領域と示し、不純物領域がゲート絶縁層を介してゲート電極層と重ならない領域をＬｏｆｆ領域と示す。     In this embodiment, a region where the impurity region overlaps with the gate electrode layer through the gate insulating layer is referred to as a Lov region, and a region where the impurity region does not overlap with the gate electrode layer through the gate insulating layer is referred to as a Loff region.

また、図１（Ａ）では、不純物領域においてハッチングと白地で示されているが、これは、白地部分に不純物元素が添加されていないということを示すのではなく、この領域の不純物元素の濃度分布がマスクやドーピング条件を反映していることを直感的に理解できるようにしたためである。なお、このことは本明細書の他の図面においても同様である。 Further, in FIG. 1A, hatching and white background are shown in the impurity region, but this does not indicate that the impurity element is not added to the white background portion, but the concentration of the impurity element in this region. This is because it is possible to intuitively understand that the distribution reflects the mask and doping conditions. This also applies to other drawings in this specification.

本実施の形態では、発光素子に接して設けられる絶縁層６０９に無機絶縁材料を用いる。無機絶縁材料は、緻密な膜を成膜できるので、水分などの汚染物質を透過させない。よって、表示装置外部より進入する汚染物質による発光素子の劣化を防止することができる。     In this embodiment, an inorganic insulating material is used for the insulating layer 609 provided in contact with the light-emitting element. Since the inorganic insulating material can form a dense film, it does not transmit contaminants such as moisture. Therefore, deterioration of the light-emitting element due to contaminants entering from the outside of the display device can be prevented.

絶縁層６０９としては酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを用いることができ、単層でも２層、３層といった積層構造でもよい。なお本明細書中において酸化窒化珪素とは酸素の含有量が窒素の含有量より大きい物質であり、窒素を含む酸化珪素とも言える。同様に、窒化酸化珪素とは、窒素の含有量が酸素の含有量より大きい物質であり、酸素を含む窒化珪素とも言える。     As the insulating layer 609, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, or the like can be used, and a single layer or a stacked structure of two layers or three layers may be used. Note that in this specification, silicon oxynitride is a substance in which the oxygen content is higher than the nitrogen content, and can also be referred to as silicon oxide containing nitrogen. Similarly, silicon nitride oxide is a substance in which the nitrogen content is higher than the oxygen content, and can be said to be silicon nitride containing oxygen.

また、絶縁層６０９の他の材料として、窒化アルミニウム、酸素含有量が窒素含有量よりも多い酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。シロキサンを含む材料を用いてもよい。なお、シロキサンとは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。     As other materials for the insulating layer 609, aluminum nitride, aluminum oxynitride with an oxygen content higher than the nitrogen content, aluminum nitride oxide or aluminum oxide with a nitrogen content higher than the oxygen content, diamond-like carbon (DLC) ), Nitrogen-containing carbon, polysilazane, and other materials including inorganic insulating materials. A material containing siloxane may be used. Note that siloxane corresponds to a material including a Si—O—Si bond. Siloxane has a skeleton structure formed of a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent.

絶縁層６０９は、スパッタリング法、ＰＶＤ法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、また、選択的にパターンを形成できる液滴吐出法や、パターンが転写または描写できる印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）、その他スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。     The insulating layer 609 is formed by a sputtering method, a PVD method (Physical Vapor Deposition), a low pressure CVD method (LPCVD method), a CVD method such as a plasma CVD method (Chemical Vapor Deposition), or a droplet discharge capable of selectively forming a pattern. It is also possible to use a method, a printing method capable of transferring or drawing a pattern (a method of forming a pattern such as screen printing or offset printing), a coating method such as a spin coating method, a dipping method, a dispenser method, or the like.

所望の形状に加工するエッチング加工は、プラズマエッチング（ドライエッチング）又はウエットエッチングのどちらを採用しても良い。大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３などのフッ素系のガス、又はＣｌ２、ＢＣｌ３などの塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。 As the etching process for processing into a desired shape, either plasma etching (dry etching) or wet etching may be employed. Plasma etching is suitable for processing large area substrates. As an etching gas, a fluorine-based gas such as CF 4 or NF 3 or a chlorine-based gas such as Cl 2 or BCl 3 may be used, and an inert gas such as He or Ar may be appropriately added. Further, if an atmospheric pressure discharge etching process is applied, a local electric discharge process is also possible, and it is not necessary to form a mask layer on the entire surface of the substrate.

絶縁層６０９は第１の電極層６０７の端部を覆っており、その側端部はテーパー形状を有している。本明細書においては、絶縁層及び第１の電極層を基板表面と垂直な面で切った断面図において、絶縁層の端部と第１の電極層表面とが形成する角をテーパー角と呼ぶ。絶縁層６０９の側端部におけるテーパー角度は、３０度より大きい（より好ましくは４０度以上）方が好ましく、７０度以下（より好ましくは６０度以下）が好ましい。また、絶縁層６０９は無機絶縁材料であるため、ＣＶＤ法やスパッタ法を用いて形成すると、被形成面の凹凸形状を反映して成膜される。この場合、膜厚が平坦化されないため、均等な膜厚で被形成面を被覆することができ、膜厚を比較的薄くすることができる。本実施の形態においては、絶縁層６０９の膜厚は１μｍ以下、好ましくは５００ｎｍ以下とするとよい。本実施の形態では３００ｎｍとする。 The insulating layer 609 covers the end portion of the first electrode layer 607, and the side end portion thereof has a tapered shape. In this specification, in a cross-sectional view in which the insulating layer and the first electrode layer are cut along a plane perpendicular to the substrate surface, an angle formed by the end portion of the insulating layer and the surface of the first electrode layer is referred to as a taper angle. . The taper angle at the side end of the insulating layer 609 is preferably greater than 30 degrees (more preferably 40 degrees or more), and preferably 70 degrees or less (more preferably 60 degrees or less). In addition, since the insulating layer 609 is an inorganic insulating material, when the insulating layer 609 is formed using a CVD method or a sputtering method, the insulating layer 609 is formed to reflect the uneven shape of the formation surface. In this case, since the film thickness is not flattened, the surface to be formed can be covered with a uniform film thickness, and the film thickness can be made relatively thin. In this embodiment, the thickness of the insulating layer 609 is 1 μm or less, preferably 500 nm or less. In this embodiment, it is set to 300 nm.

絶縁層６０９は発光素子の隔壁として機能するため、画素電極である第１の電極層６０７の周囲を囲むようにして設けられる。また、各画素の配列は、赤・緑・青に対応した画素をストライプ状に配列したストライプ配列、１ライン毎に半ピッチずらしたデルタ配列、赤・緑・青に対応した副画素を斜めに配列するモザイク配列などがある。よって、隔壁となる絶縁層も、画素電極の配列によって、各配列に対応した開口を有する形状、又はライン状に設けられる。     Since the insulating layer 609 functions as a partition wall of the light-emitting element, the insulating layer 609 is provided so as to surround the first electrode layer 607 which is a pixel electrode. In addition, each pixel has a stripe arrangement in which pixels corresponding to red, green, and blue are arranged in a stripe pattern, a delta arrangement that is shifted by a half pitch for each line, and sub-pixels that correspond to red, green, and blue are slanted. There are mosaic arrangements and so on. Therefore, the insulating layer serving as the partition wall is also provided in a shape having an opening corresponding to each arrangement or a line shape depending on the arrangement of the pixel electrodes.

第１の電極層６０７としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。     As the first electrode layer 607, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, or the like can be used. Needless to say, indium tin oxide (ITO), indium zinc oxide (IZO), indium tin oxide added with silicon oxide (ITSO), or the like can also be used.

導電性材料の、組成比の一例を述べる。酸化タングステンを含むインジウム酸化物の組成比は、酸化タングステン１．０ｗｔ％、インジウム酸化物９９．０ｗｔ％とすればよい。酸化タングステンを含むインジウム亜鉛酸化物の組成比は、酸化タングステン１．０ｗｔ％、酸化亜鉛０．５ｗｔ％、インジウム酸化物９８．５ｗｔ％とすればよい。酸化チタンを含むインジウム酸化物は、酸化チタン１．０ｗｔ％〜５．０ｗｔ％、インジウム酸化物９９．０ｗｔ％〜９５．０ｗｔ％とすればよい。インジウム錫酸化物（ＩＴＯ）の組成比は、酸化錫１０．０ｗｔ％、インジウム酸化物９０．０ｗｔ％とすればよい。インジウム亜鉛酸化物（ＩＺＯ）の組成比は、酸化亜鉛１０．７ｗｔ％、インジウム酸化物８９．３ｗｔ％とすればよい。酸化チタンを含むインジウム錫酸化物の組成比は、酸化チタン５．０ｗｔ％、酸化錫１０．０ｗｔ％、インジウム酸化物８５．０ｗｔ％とすればよい。上記組成比は例であり、適宜その組成比の割合は設定すればよい。     An example of the composition ratio of the conductive material will be described. The composition ratio of indium oxide containing tungsten oxide may be 1.0 wt% tungsten oxide and 99.0 wt% indium oxide. The composition ratio of indium zinc oxide containing tungsten oxide may be 1.0 wt% tungsten oxide, 0.5 wt% zinc oxide, and 98.5 wt% indium oxide. The indium oxide containing titanium oxide may be 1.0 wt% to 5.0 wt% titanium oxide and 99.0 wt% to 95.0 wt% indium oxide. The composition ratio of indium tin oxide (ITO) may be 10.0 wt% tin oxide and 90.0 wt% indium oxide. The composition ratio of indium zinc oxide (IZO) may be 10.7 wt% zinc oxide and 89.3 wt% indium oxide. The composition ratio of indium tin oxide containing titanium oxide may be 5.0 wt% titanium oxide, 10.0 wt% tin oxide, and 85.0 wt% indium oxide. The above composition ratio is an example, and the ratio of the composition ratio may be set as appropriate.

また、第１の電極層６０７に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。     As the metal thin film that can be used for the first electrode layer 607, a conductive film made of titanium, tungsten, nickel, gold, platinum, silver, aluminum, magnesium, calcium, lithium, or an alloy thereof is used. Can do.

第１の電極層６０７は、蒸着法、スパッタ法、ＣＶＤ法、印刷法、ディスペンサ法または液滴吐出法などを用いて形成することができる。     The first electrode layer 607 can be formed by an evaporation method, a sputtering method, a CVD method, a printing method, a dispenser method, a droplet discharge method, or the like.

本発明においては、隔壁となる絶縁層及び第１の電極層にプラズマ処理を行う。プラズマ処理を窒素雰囲気下、又は酸素雰囲気下で行うことにより、絶縁層及び第１の電極層表面及び表面近傍を窒化処理、又は酸化処理し窒素プラズマ処理層又は酸素プラズマ処理層を形成することができる。プラズマ処理を用いて絶縁層及び第１の電極層を酸化処理又は窒化処理（もしくは酸化処理及び窒化処理両方行ってもよい）すると、絶縁層及び第１の電極層の表面（及びその近傍）が改質され、より緻密な絶縁層及び第１の電極層とすることができる。よって、ピンホール等の欠陥を抑制し表示装置の特性等を向上させることが可能となる。なお、表面近傍とは、酸化珪素層の表面から概略０．５ｎｍ〜１．５ｎｍの深さをいう。例えば、窒素雰囲気下でプラズマ処理を行うことによって、酸化珪素層の表面から概略１ｎｍの深さに窒素を２０〜５０原子％の割合で含有した構造となる。     In the present invention, plasma treatment is performed on the insulating layer to be a partition wall and the first electrode layer. By performing the plasma treatment in a nitrogen atmosphere or an oxygen atmosphere, the surface of the insulating layer and the first electrode layer and the vicinity of the surface may be nitrided or oxidized to form a nitrogen plasma treatment layer or an oxygen plasma treatment layer. it can. When the insulating layer and the first electrode layer are oxidized or nitrided (or both oxidation and nitriding may be performed) using plasma treatment, the surfaces of the insulating layer and the first electrode layer (and the vicinity thereof) By being modified, a denser insulating layer and a first electrode layer can be obtained. Therefore, defects such as pinholes can be suppressed and the characteristics of the display device can be improved. Note that the vicinity of the surface means a depth of approximately 0.5 nm to 1.5 nm from the surface of the silicon oxide layer. For example, by performing plasma treatment in a nitrogen atmosphere, a structure containing nitrogen at a ratio of 20 to 50 atomic% at a depth of approximately 1 nm from the surface of the silicon oxide layer is obtained.

なお、プラズマ処理により膜を酸化する場合には、酸素雰囲気下（例えば、酸素（Ｏ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下または酸素と水素（Ｈ２）と希ガス雰囲気下または一酸化二窒素と希ガス雰囲気下）でプラズマ処理を行う。一方、プラズマ処理により膜を窒化する場合には、窒素雰囲気下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下または窒素と水素と希ガス雰囲気下またはＮＨ３と希ガス雰囲気下）でプラズマ処理を行う。希ガスとしては、例えばＡｒを用いることができる。また、ＡｒとＫｒを混合したガスを用いてもよい。そのため、プラズマ処理によって形成される絶縁膜は、プラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでおり、Ａｒを用いた場合には絶縁膜にＡｒが含まれている。 Note that in the case of oxidizing a film by plasma treatment, an oxygen atmosphere (for example, oxygen (O 2 ) and a rare gas (including at least one of He, Ne, Ar, Kr, and Xe) atmosphere or oxygen and hydrogen are used. (H 2 ) and a rare gas atmosphere or dinitrogen monoxide and a rare gas atmosphere). On the other hand, in the case of nitriding a film by plasma treatment, in a nitrogen atmosphere (for example, nitrogen (N 2 ) and a rare gas (including at least one of He, Ne, Ar, Kr, and Xe) or nitrogen and hydrogen And a rare gas atmosphere or NH 3 and a rare gas atmosphere). As the rare gas, for example, Ar can be used. A gas in which Ar and Kr are mixed may be used. Therefore, the insulating film formed by the plasma treatment contains a rare gas (including at least one of He, Ne, Ar, Kr, and Xe) used for the plasma processing, and when Ar is used, the insulating film Contains Ar.

また、プラズマ処理は、上記ガスの雰囲気中において、電子密度が１×１０１１ｃｍ−３以上であり、プラズマの電子温度が１．５ｅＶ以下で行う。より詳しくいうと、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下で行う。プラズマの電子密度が高密度であり、基板上に形成された被処理物（ここでは、絶縁層６０９、第１の電極層６０７）付近での電子温度が低いため、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密度であるため、プラズマ処理を用いて、被照射物を酸化または窒化することよって形成される酸化物または窒化膜は、ＣＶＤ法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が１．５ｅＶ以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で酸化処理または窒化処理を行うことができる。たとえば、ガラス基板の歪点よりも１００度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行うことができる。なお、プラズマを形成するための周波数としては、マイクロ波（２．４５ＧＨｚ）等の高周波を用いることができる。なお、以下に特に断らない場合は、プラズマ処理として上記条件を用いて行うものとする。 The plasma treatment is performed in an atmosphere of the gas at an electron density of 1 × 10 11 cm −3 or more and an electron temperature of plasma of 1.5 eV or less. More specifically, the electron density is 1 × 10 11 cm −3 to 1 × 10 13 cm −3 and the electron temperature of plasma is 0.5 eV to 1.5 eV. Since the electron density of the plasma is high and the electron temperature in the vicinity of the object to be processed (here, the insulating layer 609 and the first electrode layer 607) formed on the substrate is low, the object to be processed is damaged by the plasma. Can be prevented. In addition, since the electron density of plasma is as high as 1 × 10 11 cm −3 or more, an oxide or a nitride film formed by oxidizing or nitriding an irradiation object using plasma treatment is a CVD method. Compared with a film formed by sputtering or the like, a film having excellent uniformity in film thickness and the like and a dense film can be formed. In addition, since the electron temperature of plasma is as low as 1.5 eV or less, oxidation treatment or nitridation treatment can be performed at a lower temperature than conventional plasma treatment or thermal oxidation. For example, even if the plasma treatment is performed at a temperature lower by 100 degrees or more than the strain point of the glass substrate, the oxidation or nitridation treatment can be sufficiently performed. Note that a high frequency such as a microwave (2.45 GHz) can be used as a frequency for forming plasma. Note that the plasma treatment is performed using the above conditions unless otherwise specified.

ただし、本発明においてプラズマ処理を行う際、被処理物の隔壁となる絶縁層及び第１の電極層下に形成されている薄膜トランジスタの電気特性に悪影響を与えない程度の条件で行う。 However, when plasma treatment is performed in the present invention, the plasma treatment is performed under conditions that do not adversely affect the electrical characteristics of the thin film transistor formed below the insulating layer and the first electrode layer which serve as partition walls of the object to be processed.

本実施の形態では、絶縁層６０９及び第１の電極層６０７にプラズマ処理６１５を行い、表面を改質処理された絶縁層６１６及び第１の電極層６０７を形成する（図１（Ｂ）参照。）。本実施の形態では、絶縁層６０９として酸化窒化珪素膜を、第１の電極層６０７としてＩＴＳＯを用い、窒素雰囲気下でプラズマ処理を行う。この改質処理により絶縁層６０９及び第１の電極層６０７表面は窒化されより緻密化される。図１（Ｂ）においては、絶縁層６１６及び第１の電極層６１７において改質処理の行われた個所に斜線のハッチングを施し処理されたことが明確になるように示している。しかし改質処理領域は、ハッチング領域に限定されず、プラズマ処理の条件や、絶縁層６０９及び第１の電極層６０７の材料や膜厚によって変化し、条件を選択することで適宜制御することができる。 In this embodiment mode, plasma treatment 615 is performed on the insulating layer 609 and the first electrode layer 607, so that the insulating layer 616 and the first electrode layer 607 whose surfaces are modified are formed (see FIG. 1B). .) In this embodiment, a silicon oxynitride film is used as the insulating layer 609, ITSO is used as the first electrode layer 607, and plasma treatment is performed in a nitrogen atmosphere. By this modification treatment, the surfaces of the insulating layer 609 and the first electrode layer 607 are nitrided and densified. FIG. 1B clearly shows that the portions subjected to the modification treatment in the insulating layer 616 and the first electrode layer 617 are hatched and treated. However, the modification treatment region is not limited to the hatching region, and changes depending on the plasma treatment conditions, the material and film thickness of the insulating layer 609 and the first electrode layer 607, and can be appropriately controlled by selecting the conditions. it can.

本実施の形態では、絶縁層６０９は酸化窒化珪素膜を形成後、平行平板型ＲＩＥ装置によりエッチングを行う。本実施の形態のエッチング条件は、バイアスパワー３０００Ｗ、圧力２７．０Ｐａ、エッチングガスはＣＦ４（流量７００ｓｃｃｍ）及びＯ２（流量１１０ｓｃｃｍ）、エッチング時間２１０秒である。 In this embodiment mode, the insulating layer 609 is etched by a parallel plate RIE apparatus after a silicon oxynitride film is formed. The etching conditions in this embodiment are bias power 3000 W, pressure 27.0 Pa, etching gas CF 4 (flow rate 700 sccm) and O 2 (flow rate 110 sccm), and etching time 210 seconds.

また、基板、絶縁層、半導体層、ゲート絶縁層、層間絶縁層、その他表示装置、表示装置を構成する絶縁層、導電層などを形成した後も、プラズマ処理を用いて酸化または窒化を行うことにより前記基板、絶縁層、半導体層、ゲート絶縁層、層間絶縁層表面を酸化または窒化してもよい。プラズマ処理を用いて半導体層や絶縁層を酸化または窒化すると、当該半導体層や絶縁層の表面が改質され、ＣＶＤ法やスパッタ法により形成した絶縁層と比較してより緻密な絶縁層とすることができる。よって、ピンホール等の欠陥を抑制し表示装置の特性等を向上させることが可能となる。また上記の様なプラズマ処理は、ゲート電極層、ソース配線層、ドレイン配線層などの導電層などにも行うことができ、窒化又は酸化を行うことによって表面を窒化又は酸化することができる。     In addition, after forming a substrate, an insulating layer, a semiconductor layer, a gate insulating layer, an interlayer insulating layer, another display device, an insulating layer constituting the display device, a conductive layer, or the like, oxidation or nitridation is performed using plasma treatment. The surface of the substrate, the insulating layer, the semiconductor layer, the gate insulating layer, and the interlayer insulating layer may be oxidized or nitrided. When a semiconductor layer or an insulating layer is oxidized or nitrided using plasma treatment, the surface of the semiconductor layer or the insulating layer is modified, so that the insulating layer becomes denser than an insulating layer formed by a CVD method or a sputtering method. be able to. Therefore, defects such as pinholes can be suppressed and the characteristics of the display device can be improved. The plasma treatment as described above can also be performed on a conductive layer such as a gate electrode layer, a source wiring layer, and a drain wiring layer, and the surface can be nitrided or oxidized by performing nitridation or oxidation.

プラズマ処理６１５によって改質処理された絶縁層６１６及び第１の電極層６１７上に電界発光層６１１、第２の電極層６１２を形成し、保護膜６１３を形成する。よって基板６００上に、薄膜トランジスタ６０５と電気的に接続する発光素子６１４が形成される（図１（Ｃ）参照。）。     An electroluminescent layer 611 and a second electrode layer 612 are formed over the insulating layer 616 and the first electrode layer 617 that are modified by the plasma treatment 615, and a protective film 613 is formed. Accordingly, a light-emitting element 614 which is electrically connected to the thin film transistor 605 is formed over the substrate 600 (see FIG. 1C).

本発明を用いると、信頼性の高い表示装置を作製することができる。よって、高精細、高性能な表示装置を歩留まり良く製造することができる。     By using the present invention, a highly reliable display device can be manufactured. Therefore, a high-definition and high-performance display device can be manufactured with high yield.

（実施の形態２）
本実施の形態における表示装置の作製方法を、図２を用いて詳細に説明する。本実施の形態では、実施の形態１と隔壁となる絶縁層の構造が異なる例を示す。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。 (Embodiment 2)
A method for manufacturing the display device in this embodiment will be described in detail with reference to FIGS. In this embodiment, an example in which the structure of the insulating layer serving as a partition is different from that in Embodiment 1 is described. Therefore, repetitive description of the same portion or a portion having a similar function is omitted.

基板６２０上に、下地膜６２１ａ、下地膜６２１ｂ、薄膜トランジスタ６２５、ゲート絶縁層６２２、絶縁層６２３、絶縁層６２６、第１の電極層６２７、隔壁（障壁などもと呼ばれる）として機能する第１の絶縁層６２８及び第２の絶縁層６２９、第１の電極層６２７が形成されている（図１（Ａ）参照。）。薄膜トランジスタ６２５は、ソース領域及びドレイン領域として機能する不純物領域を有する半導体層、ゲート絶縁層６２２、２層の積層構造であるゲート電極層、ソース電極層及びドレイン電極層からなっており、ソース電極層又はドレイン電極層は、半導体層の不純物領域と第１の電極層６２７に接して電気的に接続している。     A first film which functions as a base film 621a, a base film 621b, a thin film transistor 625, a gate insulating layer 622, an insulating layer 623, an insulating layer 626, a first electrode layer 627, and a partition wall (also referred to as a barrier) over the substrate 620 An insulating layer 628, a second insulating layer 629, and a first electrode layer 627 are formed (see FIG. 1A). The thin film transistor 625 includes a semiconductor layer having an impurity region functioning as a source region and a drain region, a gate insulating layer 622, a gate electrode layer having a stacked structure of two layers, a source electrode layer, and a drain electrode layer. Alternatively, the drain electrode layer is electrically connected to the impurity region of the semiconductor layer in contact with the first electrode layer 627.

本実施の形態では、隔壁として機能する絶縁層を第１の絶縁層と第２の絶縁層との積層とし、発光素子に接して設けられる第１の絶縁層６２８及び第２の絶縁層６２９に無機絶縁材料を用いる。無機絶縁材料は、緻密な膜を成膜できるので、水分などの汚染物質を透過させない。よって、表示装置外部より進入する汚染物質による発光素子の劣化を防止することができる。     In this embodiment, the insulating layer functioning as a partition wall is a stack of a first insulating layer and a second insulating layer, and the first insulating layer 628 and the second insulating layer 629 provided in contact with the light-emitting element are provided. An inorganic insulating material is used. Since the inorganic insulating material can form a dense film, it does not transmit contaminants such as moisture. Therefore, deterioration of the light-emitting element due to contaminants entering from the outside of the display device can be prevented.

第１の絶縁層６２８及び第２の絶縁層６２９としては酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを用いることができる。また、絶縁層６０９の他の材料として、窒化アルミニウム、酸素含有量が窒素含有量よりも多い酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素、ポリシラザン（パーヒドロポリシラザン）、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。シロキサンを含む材料を用いてもよい。     As the first insulating layer 628 and the second insulating layer 629, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, or the like can be used. As other materials for the insulating layer 609, aluminum nitride, aluminum oxynitride with an oxygen content higher than the nitrogen content, aluminum nitride oxide or aluminum oxide with a nitrogen content higher than the oxygen content, diamond-like carbon (DLC) ), Nitrogen-containing carbon, polysilazane (perhydropolysilazane), and other materials including inorganic insulating materials. A material containing siloxane may be used.

第１の絶縁層６２８及び第２の絶縁層６２９は、スパッタリング法、ＰＶＤ法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、また、選択的にパターンを形成できる液滴吐出法や、パターンが転写または描写できる印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）、その他スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。     The first insulating layer 628 and the second insulating layer 629 are formed by a sputtering method, a PVD method (Physical Vapor Deposition), a low pressure CVD method (LPCVD method), or a CVD method (Chemical Vapor Deposition) such as a plasma CVD method, Droplet discharge method that can selectively form a pattern, printing method that can transfer or draw a pattern (method for forming a pattern such as screen printing or offset printing), other coating methods such as spin coating, dipping method, dispenser method Etc. can also be used.

所望の形状に加工するエッチング加工は、プラズマエッチング（ドライエッチング）又はウエットエッチングのどちらを採用しても良い。大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３などのフッ素系のガス、又はＣｌ２、ＢＣｌ３などの塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。 As the etching process for processing into a desired shape, either plasma etching (dry etching) or wet etching may be employed. Plasma etching is suitable for processing large area substrates. As an etching gas, a fluorine-based gas such as CF 4 or NF 3 or a chlorine-based gas such as Cl 2 or BCl 3 may be used, and an inert gas such as He or Ar may be appropriately added. Further, if an atmospheric pressure discharge etching process is applied, a local electric discharge process is also possible, and it is not necessary to form a mask layer on the entire surface of the substrate.

第１の絶縁層６２８及び第２の絶縁層６２９は第１の電極層６２７の端部を覆っており、その側端部はテーパー形状を有している。本実施の形態では、第１の絶縁層６２８と第２の絶縁層６２９は、第１の絶縁膜及び第２の絶縁膜を積層して形成し、マスクを用いてエッチングすることにより所望の形状に加工し形成する。第１の絶縁層６２８の上端と第２の絶縁層６２８の下端は一致しており、第１の絶縁層６２８と第２の絶縁層６２９の側端部は連続的に形成されている。本実施の形態では、第１の絶縁層６２８と第２の絶縁層６２９とはテーパー角も同一であるが、異なっていても良い。第１の絶縁層６２８及び第２の絶縁層６２９の側端部におけるテーパー角度は、３０度より大きい（より好ましくは４０度以上）方が好ましく、７０度以下（より好ましくは６０度以下）が好ましい。また、第１の絶縁層６２８及び第２の絶縁層６２９は無機絶縁材料であるため、ＣＶＤ法やスパッタ法を用いて形成すると、被形成面の凹凸形状を反映して成膜される。この場合、膜厚が平坦化されないため、均等な膜厚で被形成面を被覆することができ、膜厚を比較的薄くすることができる。本実施の形態においては、第１の絶縁層６２８及び第２の絶縁層６２９の膜厚は１μｍ以下、好ましくは５００ｎｍ以下とするとよい。 The first insulating layer 628 and the second insulating layer 629 cover the end portion of the first electrode layer 627, and the side end portion thereof has a tapered shape. In this embodiment, the first insulating layer 628 and the second insulating layer 629 are formed by stacking a first insulating film and a second insulating film, and are etched using a mask to have a desired shape. Processed to form. The upper end of the first insulating layer 628 and the lower end of the second insulating layer 628 coincide with each other, and the side end portions of the first insulating layer 628 and the second insulating layer 629 are formed continuously. In this embodiment mode, the first insulating layer 628 and the second insulating layer 629 have the same taper angle, but may have different taper angles. The taper angle at the side end portions of the first insulating layer 628 and the second insulating layer 629 is preferably greater than 30 degrees (more preferably 40 degrees or more), and 70 degrees or less (more preferably 60 degrees or less). preferable. In addition, since the first insulating layer 628 and the second insulating layer 629 are inorganic insulating materials, when formed using a CVD method or a sputtering method, the first insulating layer 628 and the second insulating layer 629 reflect the uneven shape of the surface to be formed. In this case, since the film thickness is not flattened, the surface to be formed can be covered with a uniform film thickness, and the film thickness can be made relatively thin. In this embodiment, the thickness of the first insulating layer 628 and the second insulating layer 629 is 1 μm or less, preferably 500 nm or less.

第１の絶縁層６２８及び第２の絶縁層６２９より構成される隔壁となる絶縁層の形状は、エッチング条件を適宜設定することで制御できるが、本実施の形態のように異なる材料からなる絶縁層を積層する場合、材料のエッチング時の選択比によっても形状を制御することができる。よって第１の絶縁層６２８及び第２の絶縁層６２９に用いる材料のエッチング時の選択比を考慮して用いると、側端部のテーパー形状も自由に制御することができる。     Although the shape of the insulating layer to be a partition wall including the first insulating layer 628 and the second insulating layer 629 can be controlled by appropriately setting etching conditions, the insulating layers made of different materials as in this embodiment mode In the case of stacking layers, the shape can also be controlled by the selection ratio during material etching. Therefore, when the material used for the first insulating layer 628 and the second insulating layer 629 is used in consideration of the selection ratio at the time of etching, the tapered shape of the side end portion can be freely controlled.

第１の電極層６２７としては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。     As the first electrode layer 627, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, or the like can be used. Needless to say, indium tin oxide (ITO), indium zinc oxide (IZO), indium tin oxide added with silicon oxide (ITSO), or the like can also be used.

また、第１の電極層６２７に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。     As the metal thin film that can be used for the first electrode layer 627, a conductive film made of titanium, tungsten, nickel, gold, platinum, silver, aluminum, magnesium, calcium, lithium, or an alloy thereof is used. Can do.

第１の電極層６２７は、蒸着法、スパッタ法、ＣＶＤ法、印刷法、ディスペンサ法または液滴吐出法などを用いて形成することができる。     The first electrode layer 627 can be formed by an evaporation method, a sputtering method, a CVD method, a printing method, a dispenser method, a droplet discharge method, or the like.

本発明においては、隔壁となる絶縁層及び第１の電極層にプラズマ処理を行う。プラズマ処理を窒素雰囲気下、又は酸素雰囲気下で行うことにより、絶縁層及び第１の電極層表面及び表面近傍を窒化処理、又は酸化処理し窒素プラズマ処理層又は酸素プラズマ処理層を形成することができる。プラズマ処理を用いて絶縁層及び第１の電極層を酸化処理又は窒化処理（もしくは酸化処理及び窒化処理両方行ってもよい）すると、絶縁層及び第１の電極層の表面が改質され、より緻密な絶縁層及び第１の電極層とすることができる。よって、ピンホール等の欠陥を抑制し表示装置の特性等を向上させることが可能となる。     In the present invention, plasma treatment is performed on the insulating layer to be a partition wall and the first electrode layer. By performing the plasma treatment in a nitrogen atmosphere or an oxygen atmosphere, the surface of the insulating layer and the first electrode layer and the vicinity of the surface may be nitrided or oxidized to form a nitrogen plasma treatment layer or an oxygen plasma treatment layer. it can. When the insulating layer and the first electrode layer are oxidized or nitrided (or both oxidation and nitriding may be performed) using plasma treatment, the surfaces of the insulating layer and the first electrode layer are modified, and more A dense insulating layer and a first electrode layer can be obtained. Therefore, defects such as pinholes can be suppressed and the characteristics of the display device can be improved.

なお、プラズマ処理により膜を酸化する場合には、酸素雰囲気下（例えば、酸素（Ｏ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下または酸素と水素（Ｈ２）と希ガス雰囲気下または一酸化二窒素と希ガス雰囲気下）でプラズマ処理を行う。一方、プラズマ処理により膜を窒化する場合には、窒素雰囲気下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下または窒素と水素と希ガス雰囲気下またはＮＨ３と希ガス雰囲気下）でプラズマ処理を行う。希ガスとしては、例えばＡｒを用いることができる。また、ＡｒとＫｒを混合したガスを用いてもよい。そのため、プラズマ処理によって形成される絶縁膜は、プラズマ処理に用いた希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）を含んでおり、Ａｒを用いた場合には絶縁膜にＡｒが含まれている。 Note that in the case of oxidizing a film by plasma treatment, an oxygen atmosphere (for example, oxygen (O 2 ) and a rare gas (including at least one of He, Ne, Ar, Kr, and Xe) atmosphere or oxygen and hydrogen are used. (H 2 ) and a rare gas atmosphere or dinitrogen monoxide and a rare gas atmosphere). On the other hand, in the case of nitriding a film by plasma treatment, in a nitrogen atmosphere (for example, nitrogen (N 2 ) and a rare gas (including at least one of He, Ne, Ar, Kr, and Xe) or nitrogen and hydrogen And a rare gas atmosphere or NH 3 and a rare gas atmosphere). As the rare gas, for example, Ar can be used. A gas in which Ar and Kr are mixed may be used. Therefore, the insulating film formed by the plasma treatment contains a rare gas (including at least one of He, Ne, Ar, Kr, and Xe) used for the plasma processing, and when Ar is used, the insulating film Contains Ar.

また、プラズマ処理は、上記ガスの雰囲気中において、電子密度が１×１０１１ｃｍ−３以上であり、プラズマの電子温度が１．５ｅＶ以下で行う。より詳しくいうと、電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．５ｅＶ以上１．５ｅＶ以下で行う。プラズマの電子密度が高密度であり、基板上に形成された被処理物（ここでは、第１の絶縁層６２８、第２の絶縁層６２９及び第１の電極層６２７）付近での電子温度が低いため、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が１×１０１１ｃｍ−３以上と高密度であるため、プラズマ処理を用いて、被照射物を酸化または窒化することよって形成される酸化物または窒化膜は、ＣＶＤ法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が１．５ｅＶ以下と低いため、従来のプラズマ処理や熱酸化法と比較して低温度で酸化または窒化処理を行うことができる。たとえば、ガラス基板の歪点よりも１００度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を行うことができる。なお、プラズマを形成するための周波数としては、マイクロ波（２．４５ＧＨｚ）等の高周波を用いることができる。なお、以下に特に断らない場合は、プラズマ処理として上記条件を用いて行うものとする。 The plasma treatment is performed in an atmosphere of the gas at an electron density of 1 × 10 11 cm −3 or more and an electron temperature of plasma of 1.5 eV or less. More specifically, the electron density is 1 × 10 11 cm −3 to 1 × 10 13 cm −3 and the electron temperature of plasma is 0.5 eV to 1.5 eV. The electron density of the plasma is high, and the electron temperature in the vicinity of an object to be processed (here, the first insulating layer 628, the second insulating layer 629, and the first electrode layer 627) formed on the substrate is Since it is low, damage to the object to be processed due to plasma can be prevented. In addition, since the electron density of plasma is as high as 1 × 10 11 cm −3 or more, an oxide or a nitride film formed by oxidizing or nitriding an irradiation object using plasma treatment is a CVD method. Compared with a film formed by sputtering or the like, a film having excellent uniformity in film thickness and the like and a dense film can be formed. In addition, since the electron temperature of plasma is as low as 1.5 eV or less, oxidation or nitridation can be performed at a lower temperature than conventional plasma treatment or thermal oxidation. For example, even if the plasma treatment is performed at a temperature lower by 100 degrees or more than the strain point of the glass substrate, the oxidation or nitridation treatment can be sufficiently performed. Note that a high frequency such as a microwave (2.45 GHz) can be used as a frequency for forming plasma. Note that the plasma treatment is performed using the above conditions unless otherwise specified.

ただし、本発明においてプラズマ処理を行う際、被処理物の隔壁となる絶縁層及び第１の電極層下に形成されている薄膜トランジスタの電気特性に悪影響を与えない程度の条件で行う。     However, when plasma treatment is performed in the present invention, the plasma treatment is performed under conditions that do not adversely affect the electrical characteristics of the thin film transistor formed below the insulating layer and the first electrode layer which serve as partition walls of the object to be processed.

本実施の形態では、第１の絶縁層６２８、第２の絶縁層６２９及び第１の電極層６２７にプラズマ処理６３５を行い、表面を改質処理された第１の絶縁層６３８、第２の絶縁層６３６及び第１の電極層６３７を形成する（図２７（Ｂ）参照。）。本実施の形態では、第１の絶縁層６２８として窒化珪素膜、第２の絶縁層として窒化酸化珪素膜を、第１の電極層６２７としてＩＴＳＯを用い、窒素雰囲気下でプラズマ処理を行う。この改質処理により第１の絶縁層６２８、第２の絶縁層６２９及び第１の電極層６２７表面は窒化されより緻密化される。図２７（Ｂ）においては、絶縁層６１６及び第１の電極層６１７において改質処理の行われた個所に斜線のハッチングを施し処理されたことが明確になるように示している。しかし改質処理領域は、ハッチング領域に限定されず、プラズマ処理の条件や、第１の絶縁層６２８、第２の絶縁層６２９及び第１の電極層６２７の材料や膜厚によって変化し、条件を選択することで適宜制御することができる。     In this embodiment mode, plasma treatment 635 is performed on the first insulating layer 628, the second insulating layer 629, and the first electrode layer 627, and the first insulating layer 638 and the second insulating layer whose surfaces are modified are processed. An insulating layer 636 and a first electrode layer 637 are formed (see FIG. 27B). In this embodiment, a silicon nitride film is used as the first insulating layer 628, a silicon nitride oxide film is used as the second insulating layer, ITSO is used as the first electrode layer 627, and plasma treatment is performed in a nitrogen atmosphere. By this modification treatment, the surfaces of the first insulating layer 628, the second insulating layer 629, and the first electrode layer 627 are nitrided and densified. FIG. 27B clearly shows that the portions subjected to the modification treatment in the insulating layer 616 and the first electrode layer 617 are hatched with hatching. However, the modification treatment region is not limited to the hatching region, and changes depending on the conditions of the plasma treatment and the materials and film thicknesses of the first insulating layer 628, the second insulating layer 629, and the first electrode layer 627. It is possible to control appropriately by selecting.

本実施の形態では、第１の絶縁膜として窒化珪素膜及び第２の絶縁膜として窒化酸化珪素膜を積層して形成し、マスクを用いたエッチングにより所望の形状に加工する。本実施の形態においてエッチングは、平行平板型ＲＩＥ装置で行い、エッチング条件は、ＲＦパワー４００Ｗ、圧力３９Ｐａ、エッチングガスはＣＦ４（流量５０ｓｃｃｍ）、Ｏ２（流量３５ｓｃｃｍ）及びＨｅ（流量５０ｓｃｃｍ）である。 In this embodiment mode, a silicon nitride film as a first insulating film and a silicon nitride oxide film as a second insulating film are stacked and processed into a desired shape by etching using a mask. In this embodiment, etching is performed with a parallel plate RIE apparatus. The etching conditions are RF power 400 W, pressure 39 Pa, etching gases are CF 4 (flow rate 50 sccm), O 2 (flow rate 35 sccm), and He (flow rate 50 sccm). is there.

また、本実施の形態では第２の絶縁層６２９の端部は、エッチングによる加工によって、急激な段差を有するようになっている。プラズマ処理６３５によって、第２の絶縁層６２９の端部の急激な段差を、第２の絶縁層６３６のように曲率を有するようななだらかな端部（丸みを帯びたような形状）とすることができる。第２の絶縁層の端部をなだらかにすることで、積層する電界発光層や第２の電極層の被覆性を向上させることができる。このようにプラズマ処理による改質は、表面の緻密化だけでなく、形状の整形も行えうる。     In this embodiment, the end portion of the second insulating layer 629 has a steep step due to processing by etching. By the plasma treatment 635, a steep step at the end of the second insulating layer 629 is made to have a gentle end (rounded shape) having a curvature like the second insulating layer 636. Can do. By smoothing the end portion of the second insulating layer, the coverage of the electroluminescent layer and the second electrode layer to be stacked can be improved. As described above, the modification by the plasma treatment can perform not only the surface densification but also the shape shaping.

また、基板、絶縁層、半導体層、ゲート絶縁層、層間絶縁層、その他表示装置、表示装置を構成する絶縁層、導電層などを形成した後も、プラズマ処理を用いて酸化または窒化を行うことにより前記基板、絶縁層、半導体層、ゲート絶縁層、層間絶縁層表面を酸化または窒化してもよい。プラズマ処理を用いて半導体層や絶縁層を酸化または窒化すると、当該半導体層や絶縁層の表面が改質され、ＣＶＤ法やスパッタ法により形成した絶縁層と比較してより緻密な絶縁層とすることができる。よって、ピンホール等の欠陥を抑制し表示装置の特性等を向上させることが可能となる。また上記の様なプラズマ処理は、ゲート電極層、ソース配線層、ドレイン配線層などの導電層などにも行うことができ、窒化又は酸化を行うことによって表面を窒化又は酸化することができる。     In addition, after forming a substrate, an insulating layer, a semiconductor layer, a gate insulating layer, an interlayer insulating layer, another display device, an insulating layer constituting the display device, a conductive layer, or the like, oxidation or nitridation is performed using plasma treatment. The surface of the substrate, the insulating layer, the semiconductor layer, the gate insulating layer, and the interlayer insulating layer may be oxidized or nitrided. When a semiconductor layer or an insulating layer is oxidized or nitrided using plasma treatment, the surface of the semiconductor layer or the insulating layer is modified, so that the insulating layer becomes denser than an insulating layer formed by a CVD method or a sputtering method. be able to. Therefore, defects such as pinholes can be suppressed and the characteristics of the display device can be improved. The plasma treatment as described above can also be performed on a conductive layer such as a gate electrode layer, a source wiring layer, and a drain wiring layer, and the surface can be nitrided or oxidized by performing nitridation or oxidation.

プラズマ処理６３５によって改質処理及び形状整形された第１の絶縁層６３８、第２の絶縁層６３６及び第１の電極層６３７上に電界発光層６３１、第２の電極層６３２を形成し、保護膜６３３を形成する。よって基板６２０上に、薄膜トランジスタ６２５と電気的に接続する発光素子６３４が形成される（図２７（Ｃ）参照。）。     An electroluminescent layer 631 and a second electrode layer 632 are formed on the first insulating layer 638, the second insulating layer 636, and the first electrode layer 637 which are modified and shaped by the plasma treatment 635, and are protected. A film 633 is formed. Accordingly, a light-emitting element 634 which is electrically connected to the thin film transistor 625 is formed over the substrate 620 (see FIG. 27C).

本発明を用いると、信頼性の高い表示装置を作製することができる。よって、高精細、高性能な表示装置を歩留まり良く製造することができる。     By using the present invention, a highly reliable display device can be manufactured. Therefore, a high-definition and high-performance display device can be manufactured with high yield.

（実施の形態３）
本実施の形態における表示装置の作製方法を、図５乃至図１０、図１６、図１７を用いて詳細に説明する。 (Embodiment 3)
A method for manufacturing the display device in this embodiment will be described in detail with reference to FIGS. 5 to 10, FIG. 16, and FIG.

図１６（Ａ）は本発明に係る表示パネルの構成を示す上面図であり、絶縁表面を有する基板２７００上に画素２７０２をマトリクス上に配列させた画素部２７０１、走査線側入力端子２７０３、信号線側入力端子２７０４が形成されている。画素数は種々の規格に従って設ければ良く、ＸＧＡであってＲＧＢを用いたフルカラー表示であれば１０２４×７６８×３（ＲＧＢ）、ＵＸＧＡであってＲＧＢを用いたフルカラー表示であれば１６００×１２００×３（ＲＧＢ）、フルスペックハイビジョンに対応させ、ＲＧＢを用いたフルカラー表示であれば１９２０×１０８０×３（ＲＧＢ）とすれば良い。     FIG. 16A is a top view illustrating a structure of a display panel according to the present invention. A pixel portion 2701 in which pixels 2702 are arranged in a matrix over a substrate 2700 having an insulating surface, a scan line side input terminal 2703, a signal A line side input terminal 2704 is formed. The number of pixels may be provided in accordance with various standards. For full color display using XGA and RGB, 1024 × 768 × 3 (RGB), and for full color display using UXGA and RGB, 1600 × 1200. If it corresponds to x3 (RGB) and full spec high vision and is full color display using RGB, it may be 1920 x 1080 x 3 (RGB).

画素２７０２は、走査線側入力端子２７０３から延在する走査線と、信号線側入力端子２７０４から延在する信号線とが交差することで、マトリクス状に配設される。画素２７０２のそれぞれには、スイッチング素子とそれに接続する画素電極層が備えられている。スイッチング素子の代表的な一例はＴＦＴであり、ＴＦＴのゲート電極層側が走査線と、ソース若しくはドレイン側が信号線と接続されることにより、個々の画素を外部から入力する信号によって独立して制御可能としている。     The pixels 2702 are arranged in a matrix by a scan line extending from the scan line side input terminal 2703 and a signal line extending from the signal line side input terminal 2704 intersecting. Each of the pixels 2702 includes a switching element and a pixel electrode layer connected to the switching element. A typical example of a switching element is a TFT, and the gate electrode layer side of the TFT is connected to a scanning line, and the source or drain side is connected to a signal line, so that each pixel can be controlled independently by a signal input from the outside. It is said.

図１６（Ａ）は、走査線及び信号線へ入力する信号を、外付けの駆動回路により制御する表示パネルの構成を示しているが、図１７（Ａ）に示すように、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式によりドライバＩＣ２７５１を基板２７００上に実装しても良い。また他の実装形態として、図１７（Ｂ）に示すようなＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式を用いてもよい。ドライバＩＣは単結晶半導体基板に形成されたものでも良いし、ガラス基板上にＴＦＴで回路を形成したものであっても良い。図１７において、ドライバＩＣ２７５１は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）２７５０と接続している。     FIG. 16A illustrates a structure of a display panel in which signals input to the scan lines and the signal lines are controlled by an external driver circuit. As illustrated in FIG. 17A, COG (Chip on The driver IC 2751 may be mounted on the substrate 2700 by a glass method. As another mounting mode, a TAB (Tape Automated Bonding) method as shown in FIG. 17B may be used. The driver IC may be formed on a single crystal semiconductor substrate or may be a circuit in which a TFT is formed on a glass substrate. In FIG. 17, the driver IC 2751 is connected to an FPC (Flexible printed circuit) 2750.

また、画素に設けるＴＦＴを結晶性を有する半導体で形成する場合には、図１６（Ｂ）に示すように走査線側駆動回路３７０２を基板３７００上に形成することもできる。図１６（Ｂ）において、画素部３７０１は、信号線側入力端子３７０４と接続した図１６（Ａ）と同様に外付けの駆動回路により制御する。画素に設けるＴＦＴを移動度の高い、多結晶（微結晶）半導体、単結晶半導体などで形成する場合は、図１６（Ｃ）は、画素部４７０１、走査線駆動回路４７０２と、信号線駆動回路４７０４を基板４７００上に一体形成することもできる。     In the case where the TFT provided for the pixel is formed using a crystalline semiconductor, the scan line driver circuit 3702 can be formed over the substrate 3700 as shown in FIG. In FIG. 16B, the pixel portion 3701 is controlled by an external driver circuit as in FIG. 16A connected to the signal line side input terminal 3704. In the case where a TFT provided for a pixel is formed using a polycrystalline (microcrystalline) semiconductor, a single crystal semiconductor, or the like with high mobility, FIG. 16C illustrates a pixel portion 4701, a scan line driver circuit 4702, and a signal line driver circuit. 4704 can be integrally formed on the substrate 4700.

絶縁表面を有する基板１００の上に下地膜として、スパッタリング法、ＰＶＤ法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などにより窒化酸化珪素膜を用いて下地膜１０１ａを１０〜２００ｎｍ（好ましくは５０〜１５０ｎｍ）形成し、酸化窒化珪素膜を用いて下地膜１０１ｂを５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）積層する。又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いてもよい。また、ベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、ポリイミドなどの有機材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いてもよい。また、オキサゾール樹脂を用いることもでき、例えば光硬化型ポリベンゾオキサゾールなどを用いることができる。光硬化型ポリベンゾオキサゾールは、誘電率が低く（常温１ＭＨｚで誘電率２．９）、耐熱性が高く（示差熱天秤（ＴＧＡ：ｔｈｅｒｍａｌ ｇｒａｖｉｔｙ ａｎａｌｙｓｉｓ）昇温５℃／ｍｉｎで熱分解温度５５０℃）、吸水率が低い（常温２４時間で０．３％）材料である。     Silicon nitride oxide by a sputtering method, a PVD method (Physical Vapor Deposition), a low pressure CVD method (LPCVD method), or a CVD method (Chemical Vapor Deposition) such as a plasma CVD method as a base film over the substrate 100 having an insulating surface. A base film 101a is formed to 10 to 200 nm (preferably 50 to 150 nm) using the film, and a base film 101b is stacked to 50 to 200 nm (preferably 100 to 150 nm) using a silicon oxynitride film. Alternatively, heat-resistant polymers such as acrylic acid, methacrylic acid and derivatives thereof, polyimide, aromatic polyamide, polybenzimidazole, or siloxane resin may be used. Note that a siloxane resin corresponds to a resin including a Si—O—Si bond. Siloxane has a skeleton structure formed of a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent. Moreover, resin materials such as vinyl resins such as polyvinyl alcohol and polyvinyl butyral, epoxy resins, phenol resins, novolac resins, acrylic resins, melamine resins, and urethane resins may be used. Alternatively, an organic material such as benzocyclobutene, parylene, fluorinated arylene ether, or polyimide, a composition material containing a water-soluble homopolymer and a water-soluble copolymer, or the like may be used. Moreover, an oxazole resin can also be used, for example, photocurable polybenzoxazole or the like can be used. Photocurable polybenzoxazole has a low dielectric constant (dielectric constant 2.9 at room temperature of 1 MHz) and high heat resistance (differential thermal analysis (TGA) thermal decomposition temperature 550 ° C. at a temperature increase of 5 ° C./min. ), A material with low water absorption (0.3% at room temperature for 24 hours).

また、液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）、スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。本実施の形態では、プラズマＣＶＤ法を用いて下地膜１０１ａ、下地膜１０１ｂを形成する。基板１００としてはガラス基板、石英基板やシリコン基板、金属基板、またはステンレス基板の表面に絶縁膜を形成したものを用いて良い。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよいし、フィルムのような可撓性基板を用いても良い。プラスチック基板としてはＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルサルフォン）からなる基板、可撓性基板としてはアクリル等の合成樹脂を用いることができる。本実施の形態で作製する表示装置は、基板１００を通過させて発光素子よりの光を取り出す構成であるので、基板１００は透光性を有する必要がある。     Further, a droplet discharge method, a printing method (a method for forming a pattern such as screen printing or offset printing), a coating method such as a spin coating method, a dipping method, a dispenser method, or the like can also be used. In this embodiment, the base film 101a and the base film 101b are formed by a plasma CVD method. As the substrate 100, a glass substrate, a quartz substrate, a silicon substrate, a metal substrate, or a stainless substrate on which an insulating film is formed may be used. In addition, a plastic substrate having heat resistance that can withstand the processing temperature of this embodiment may be used, or a flexible substrate such as a film may be used. As the plastic substrate, a substrate made of PET (polyethylene terephthalate), PEN (polyethylene naphthalate), or PES (polyethersulfone) can be used, and as the flexible substrate, a synthetic resin such as acrylic can be used. Since the display device manufactured in this embodiment has a structure in which light from the light-emitting element is extracted through the substrate 100, the substrate 100 needs to have a light-transmitting property.

下地膜としては、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを用いることができ、単層でも２層、３層といった積層構造でもよい。本実施の形態では、基板上にＳｉＨ４、ＮＨ３、Ｎ２Ｏ、Ｎ２及びＨ２を反応ガスとして窒化酸化珪素膜を膜厚５０ｎｍ形成し、ＳｉＨ４及びＮ２Ｏを反応ガスとして酸化窒化珪素膜を膜厚１００ｎｍで形成する。また窒化酸化珪素膜の膜厚を１４０ｎｍ、積層する酸化窒化珪素膜の膜厚を１００ｎｍとしてもよい。 As the base film, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, or the like can be used, and a single layer or a laminated structure of two layers or three layers may be used. In this embodiment, a silicon nitride oxide film is formed to a thickness of 50 nm on a substrate using SiH 4 , NH 3 , N 2 O, N 2, and H 2 as reactive gases, and oxidized using SiH 4 and N 2 O as reactive gases. A silicon nitride film is formed with a thickness of 100 nm. The thickness of the silicon nitride oxide film may be 140 nm, and the thickness of the stacked silicon oxynitride film may be 100 nm.

次いで、下地膜上に半導体膜を形成する。半導体膜は２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで各種手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜すればよい。本実施の形態では、非晶質半導体膜を、レーザ結晶化し、結晶性半導体膜とするものを用いるのが好ましい。     Next, a semiconductor film is formed over the base film. The semiconductor film may be formed by various means (a sputtering method, an LPCVD method, a plasma CVD method, or the like) with a thickness of 25 to 200 nm (preferably 30 to 150 nm). In this embodiment mode, it is preferable to use a crystalline semiconductor film obtained by crystallizing an amorphous semiconductor film by laser crystallization.

半導体膜を形成する材料は、シランやゲルマンに代表される半導体材料ガスを用いて気相成長法やスパッタリング法で作製される非晶質半導体（以下「アモルファス半導体：ＡＳ」ともいう。）、該非晶質半導体を光エネルギーや熱エネルギーを利用して結晶化させた多結晶半導体、或いはセミアモルファス（微結晶若しくはマイクロクリスタルとも呼ばれる。以下「ＳＡＳ」ともいう。）半導体などを用いることができる。     As a material for forming the semiconductor film, an amorphous semiconductor (hereinafter also referred to as “amorphous semiconductor: AS”) manufactured by a vapor deposition method or a sputtering method using a semiconductor material gas typified by silane or germane, the non-material is used. A polycrystalline semiconductor obtained by crystallizing a crystalline semiconductor using light energy or thermal energy, or a semi-amorphous (also referred to as microcrystal or microcrystal; hereinafter, also referred to as “SAS”) semiconductor can be used.

ＳＡＳは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。ＳＡＳは、珪素を含む気体をグロー放電分解（プラズマＣＶＤ）して形成する。珪素を含む気体としては、ＳｉＨ４、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることが可能である。またＦ２、ＧｅＦ４を混合させても良い。この珪素を含む気体をＨ２、又は、Ｈ２とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種または複数種の希ガス元素で希釈しても良い。また、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なＳＡＳが得られる。また半導体膜としてフッ素系ガスより形成されるＳＡＳ層に水素系ガスより形成されるＳＡＳ層を積層してもよい。 SAS is a semiconductor having an intermediate structure between amorphous and crystalline structures (including single crystal and polycrystal) and having a third state that is stable in terms of free energy and has a short-range order and a lattice. It includes a crystalline region with strain. SAS is formed by glow discharge decomposition (plasma CVD) of a gas containing silicon. As a gas containing silicon, SiH 4 , Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4, or the like can be used. Further, F 2 and GeF 4 may be mixed. The gas containing silicon may be diluted with H 2 , or H 2 and one or more kinds of rare gas elements selected from He, Ar, Kr, and Ne. Further, by adding a rare gas element such as helium, argon, krypton, or neon to further promote lattice distortion, stability is improved and a favorable SAS can be obtained. Alternatively, a SAS layer formed of a hydrogen-based gas may be stacked on a SAS layer formed of a fluorine-based gas as a semiconductor film.

非晶質半導体としては、代表的には水素化アモルファスシリコン、結晶性半導体としては代表的にはポリシリコンなどがあげられる。ポリシリコン（多結晶シリコン）には、８００℃以上のプロセス温度を経て形成されるポリシリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成されるポリシリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させたポリシリコンなどを含んでいる。もちろん、前述したように、セミアモルファス半導体又は半導体膜の一部に結晶相を含む半導体を用いることもできる。     A typical example of an amorphous semiconductor is hydrogenated amorphous silicon, and a typical example of a crystalline semiconductor is polysilicon. Polysilicon (polycrystalline silicon) is mainly made of so-called high-temperature polysilicon using polysilicon formed through a process temperature of 800 ° C. or higher as a main material, or polysilicon formed at a process temperature of 600 ° C. or lower. And so-called low-temperature polysilicon, and polysilicon crystallized by adding an element that promotes crystallization. Needless to say, as described above, a semi-amorphous semiconductor or a semiconductor containing a crystal phase in part of a semiconductor film can also be used.

半導体膜に、結晶性半導体膜を用いる場合、その結晶性半導体膜の作製方法は、種々の方法（レーザ結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。また、ＳＡＳである微結晶半導体をレーザ照射して結晶化し、結晶性を高めることもできる。結晶化を助長する元素を導入しない場合は、非晶質半導体膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質半導体膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる。これは水素を多く含んだ非晶質半導体膜にレーザ光を照射すると非晶質半導体膜が破壊されてしまうからである。結晶化のための加熱処理は、加熱炉、レーザ照射、若しくはランプから発する光の照射（ランプアニールともいう）などを用いることができる。加熱方法としてＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法等のＲＴＡ法がある。ＧＲＴＡとは高温のガスを用いて加熱処理を行う方法であり、ＬＲＴＡとはランプ光により加熱処理を行う方法である。 In the case where a crystalline semiconductor film is used as a semiconductor film, a crystalline semiconductor film can be formed by various methods (laser crystallization method, thermal crystallization method, or thermal treatment using an element that promotes crystallization such as nickel). A crystallization method or the like may be used. In addition, a microcrystalline semiconductor that is a SAS can be crystallized by laser irradiation to improve crystallinity. In the case where an element for promoting crystallization is not introduced, the concentration of hydrogen contained in the amorphous semiconductor film is set to 1 × by heating at 500 ° C. for 1 hour in a nitrogen atmosphere before irradiating the amorphous semiconductor film with laser light. Release to 10 20 atoms / cm 3 or less. This is because when an amorphous semiconductor film containing a large amount of hydrogen is irradiated with laser light, the amorphous semiconductor film is destroyed. As the heat treatment for crystallization, a heating furnace, laser irradiation, irradiation with light emitted from a lamp (also referred to as lamp annealing), or the like can be used. There are RTA methods such as a GRTA (Gas Rapid Thermal Anneal) method and an LRTA (Lamp Rapid Thermal Anneal) method as heating methods. GRTA is a method for performing heat treatment using a high-temperature gas, and LRTA is a method for performing heat treatment with lamp light.

また、非晶質半導体層を結晶化し、結晶性半導体層を形成する結晶化工程で、非晶質半導体層に結晶化を促進する元素（触媒元素、金属元素とも示す）を添加し、熱処理（５５０℃〜７５０℃で３分〜２４時間）により結晶化を行ってもよい。結晶化を助長する元素としては、この珪素の結晶化を助長する金属元素としては鉄（Ｆｅ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスニウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）及び金（Ａｕ）から選ばれた一種又は複数種類を用いることができる。 Further, in the crystallization step of crystallizing the amorphous semiconductor layer to form the crystalline semiconductor layer, an element for promoting crystallization (also referred to as a catalyst element or a metal element) is added to the amorphous semiconductor layer, and heat treatment ( Crystallization may be carried out at 550 ° C. to 750 ° C. for 3 minutes to 24 hours. As elements for promoting crystallization, metal elements for promoting crystallization of silicon include iron (Fe), nickel (Ni), cobalt (Co), ruthenium (Ru), rhodium (Rh), palladium (Pd). One or plural types selected from osmium (Os), iridium (Ir), platinum (Pt), copper (Cu), and gold (Au) can be used.

非晶質半導体膜への金属元素の導入の仕方としては、当該金属元素を非晶質半導体膜の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体膜の表面のぬれ性を改善し、非晶質半導体膜の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。     The method of introducing the metal element into the amorphous semiconductor film is not particularly limited as long as the metal element can be present on the surface of the amorphous semiconductor film or inside the amorphous semiconductor film. For example, sputtering, CVD, A plasma treatment method (including a plasma CVD method), an adsorption method, or a method of applying a metal salt solution can be used. Among these, the method using a solution is simple and useful in that the concentration of the metal element can be easily adjusted. At this time, in order to improve the wettability of the surface of the amorphous semiconductor film and to spread the aqueous solution over the entire surface of the amorphous semiconductor film, irradiation with UV light in an oxygen atmosphere, thermal oxidation method, hydroxy radical It is desirable to form an oxide film by treatment with ozone water or hydrogen peroxide.

結晶化を促進する元素を結晶性半導体層から除去、又は軽減するため、結晶性半導体層に接して、不純物元素を含む半導体層を形成し、ゲッタリングシンクとして機能させる。不純物元素としては、ｎ型を付与する不純物元素、ｐ型を付与する不純物元素や希ガス元素などを用いることができ、例えばリン（Ｐ）、窒素（Ｎ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、ボロン（Ｂ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）から選ばれた一種または複数種を用いることができる。結晶化を促進する元素を含む結晶性半導体層に、希ガス元素を含む半導体層を形成し、熱処理（５５０℃〜７５０℃で３分〜２４時間）を行う。結晶性半導体層中に含まれる結晶化を促進する元素は、希ガス元素を含む半導体層中に移動し、結晶性半導体層中の結晶化を促進する元素は除去、又は軽減される。その後、ゲッタリングシンクとなった希ガス元素を含む半導体層を除去する。 In order to remove or reduce the element that promotes crystallization from the crystalline semiconductor layer, a semiconductor layer containing an impurity element is formed in contact with the crystalline semiconductor layer and functions as a gettering sink. As the impurity element, an impurity element imparting n-type conductivity, an impurity element imparting p-type conductivity, a rare gas element, or the like can be used. For example, phosphorus (P), nitrogen (N), arsenic (As), antimony (Sb ), Bismuth (Bi), boron (B), helium (He), neon (Ne), argon (Ar), Kr (krypton), and Xe (xenon) can be used. A semiconductor layer containing a rare gas element is formed over the crystalline semiconductor layer containing an element that promotes crystallization, and heat treatment (at 550 ° C. to 750 ° C. for 3 minutes to 24 hours) is performed. The element that promotes crystallization contained in the crystalline semiconductor layer moves into the semiconductor layer containing a rare gas element, and the element that promotes crystallization in the crystalline semiconductor layer is removed or reduced. After that, the semiconductor layer containing a rare gas element that has become a gettering sink is removed.

レーザと、半導体膜とを相対的に走査することにより、レーザ照射を行うことができる。またレーザ照射において、ビームを精度よく重ね合わせたり、レーザ照射開始位置やレーザ照射終了位置を制御するため、マーカーを形成したりすることもできる。マーカーは非晶質半導体膜と同時に、基板上へ形成すればよい。     Laser irradiation can be performed by relatively scanning the laser and the semiconductor film. In laser irradiation, it is also possible to form a marker in order to accurately superimpose beams and to control the laser irradiation start position and laser irradiation end position. The marker may be formed on the substrate simultaneously with the amorphous semiconductor film.

レーザ照射を用いる場合、連続発振型のレーザビーム（ＣＷ（ＣＷ：ｃｏｎｔｉｎｕｏｕｓ−ｗａｖｅ）レーザビーム）やパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。ここで用いることができるレーザビームは、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このレーザは、ＣＷで射出することも、パルス発振で射出することも可能である。ＣＷで射出する場合は、レーザのパワー密度を０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。 When laser irradiation is used, a continuous wave laser beam (CW (continuous-wave) laser beam) or a pulsed laser beam (pulse laser beam) can be used. The laser beam that can be used here is a gas laser such as an Ar laser, a Kr laser, or an excimer laser, single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 , or polycrystalline ( (Ceramics) YAG, Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 4 with one or more of Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta added as dopants A laser oscillated from one or more of laser, glass laser, ruby laser, alexandrite laser, Ti: sapphire laser, copper vapor laser, or gold vapor laser as a medium can be used. By irradiating the fundamental wave of such a laser beam and the second to fourth harmonic laser beams of these fundamental waves, a crystal having a large grain size can be obtained. For example, a second harmonic (532 nm) or a third harmonic (355 nm) of an Nd: YVO 4 laser (fundamental wave 1064 nm) can be used. This laser can be emitted by CW or pulsed oscillation. When injected at a CW, the power density 0.01 to 100 MW / cm 2 of about laser (preferably 0.1 to 10 MW / cm 2) is required. Then, irradiation is performed at a scanning speed of about 10 to 2000 cm / sec.

なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、Ａｒイオンレーザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。 Note that single crystal YAG, YVO 4 , forsterite (Mg 2 SiO 4 ), YAlO 3 , GdVO 4 , or polycrystalline (ceramic) YAG, Y 2 O 3 , YVO 4 , YAlO 3 , GdVO 4 , dopants Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta, a laser using a medium added with one or more, an Ar ion laser, or a Ti: sapphire laser should oscillate continuously It is also possible to perform pulse oscillation at an oscillation frequency of 10 MHz or more by performing Q switch operation, mode synchronization, or the like. When the laser beam is oscillated at an oscillation frequency of 10 MHz or more, the semiconductor film is irradiated with the next pulse during the period from when the semiconductor film is melted by the laser to solidification. Therefore, unlike the case of using a pulse laser having a low oscillation frequency, the solid-liquid interface can be continuously moved in the semiconductor film, so that crystal grains continuously grown in the scanning direction can be obtained.

媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。   When ceramic (polycrystal) is used as the medium, it is possible to form the medium in a free shape in a short time and at low cost. When a single crystal is used, a cylindrical medium having a diameter of several millimeters and a length of several tens of millimeters is usually used. However, when ceramic is used, a larger one can be made.

発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が期待できる。   Since the concentration of dopants such as Nd and Yb in the medium that directly contributes to light emission cannot be changed greatly regardless of whether it is a single crystal or a polycrystal, there is a certain limit to improving the laser output by increasing the concentration. However, in the case of ceramic, since the size of the medium can be remarkably increased as compared with the single crystal, a great improvement in output can be expected.

さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザビームは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように射出されたレーザビームを、光学系を用いて整形することによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。またさらにレーザは、半導体膜に対して入射角θ（０＜θ＜９０度）を持たせて照射させるとよい。レーザの干渉を防止することができるからである。   Further, in the case of ceramic, a medium having a parallelepiped shape or a rectangular parallelepiped shape can be easily formed. When a medium having such a shape is used to cause oscillation light to travel in a zigzag manner inside the medium, the oscillation optical path can be made longer. As a result, amplification is increased and oscillation can be performed with high output. Further, since the laser beam emitted from the medium having such a shape has a quadrangular cross-sectional shape at the time of emission, it is advantageous for shaping into a linear beam as compared with a round beam. By shaping the emitted laser beam using an optical system, it is possible to easily obtain a linear beam having a short side length of 1 mm or less and a long side length of several mm to several m. Become. In addition, by irradiating the medium with the excitation light uniformly, the linear beam has a uniform energy distribution in the long side direction. Further, the laser may be irradiated with an incident angle θ (0 <θ <90 degrees) with respect to the semiconductor film. This is because laser interference can be prevented.

この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。   By irradiating the semiconductor film with this linear beam, the entire surface of the semiconductor film can be annealed more uniformly. When uniform annealing is required up to both ends of the linear beam, it is necessary to arrange a slit at both ends to shield the energy attenuating portion.

このようにして得られた強度が均一な線状ビームを用いて半導体膜をアニールし、この半導体膜を用いて表示装置を作製すると、その表示装置の特性は、良好かつ均一である。   When a semiconductor film is annealed using a linear beam with uniform intensity obtained in this way and a display device is manufactured using this semiconductor film, the characteristics of the display device are good and uniform.

また、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光の照射により半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じるしきい値のばらつきを抑えることができる。     Further, laser light may be irradiated in an inert gas atmosphere such as a rare gas or nitrogen. Accordingly, the surface roughness of the semiconductor can be suppressed by laser light irradiation, and variations in threshold values caused by variations in interface state density can be suppressed.

非晶質半導体膜の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。     Crystallization of the amorphous semiconductor film may be a combination of heat treatment and crystallization by laser light irradiation, or may be performed multiple times by heat treatment or laser light irradiation alone.

本実施の形態では、下地膜１０１ｂ上に、非晶質半導体膜を形成し、非晶質半導体膜を結晶化させることによって結晶性半導体膜を形成する。非晶質半導体膜としては、ＳｉＨ４、Ｈ２の反応ガスにより形成する非晶質珪素を用いる。本実施の形態において、下地膜１０１ａ、下地膜１０１ｂ、非晶質半導体膜は、同チャンバー内で真空を破らずに３３０℃の同一温度下で、反応ガスを切り変えながら連続的に形成する。 In this embodiment, an amorphous semiconductor film is formed over the base film 101b, and the crystalline semiconductor film is formed by crystallizing the amorphous semiconductor film. As the amorphous semiconductor film, amorphous silicon formed using a reactive gas of SiH 4 and H 2 is used. In this embodiment mode, the base film 101a, the base film 101b, and the amorphous semiconductor film are formed continuously while switching the reaction gas at the same temperature of 330 ° C. without breaking the vacuum in the same chamber.

非晶質半導体膜上に形成された酸化膜を除去した後、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を１ｎｍ〜５ｎｍ形成する。本実施の形態では、結晶化を助長する元素としてＮｉを用いる。Ｎｉ酢酸塩１０ｐｐｍを含有した水溶液をスピンコーティング法により塗布する。     After removing the oxide film formed on the amorphous semiconductor film, the oxide film is reduced to 1 nm by UV light irradiation in an oxygen atmosphere, a thermal oxidation method, treatment with ozone water containing hydrogen radicals or hydrogen peroxide, and the like. Form ~ 5 nm. In this embodiment mode, Ni is used as an element for promoting crystallization. An aqueous solution containing 10 ppm of Ni acetate is applied by spin coating.

本実施の形態では、熱処理をＲＴＡ法により７５０℃で３分間行った後、半導体膜上に形成される酸化膜を除去し、レーザ光を照射する。非晶質半導体膜は以上の結晶化処理により結晶化し、結晶性半導体膜として形成される。     In this embodiment mode, heat treatment is performed at 750 ° C. for 3 minutes by an RTA method, and then an oxide film formed over the semiconductor film is removed and laser light is irradiated. The amorphous semiconductor film is crystallized by the above crystallization treatment and formed as a crystalline semiconductor film.

金属元素を用いた結晶化を行った場合、金属元素を低減、又は除去するためにゲッタリング工程を施す。本実施の形態では、非晶質半導体膜をゲッタリングシンクとして金属元素を捕獲する。まず、結晶性半導体膜上に酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を形成する。酸化膜は加熱処理によって厚膜化することが望ましい。次いでプラズマＣＶＤ法（本実施の形態における条件３５０Ｗ、３５Ｐａ、成膜ガスＳｉＨ４（流量５ｓｃｃｍ）、Ａｒ（流量１０００ｓｃｃｍ））を用いて、非晶質半導体膜を５０ｎｍの膜厚で形成する。 When crystallization using a metal element is performed, a gettering step is performed in order to reduce or remove the metal element. In this embodiment mode, a metal element is captured using an amorphous semiconductor film as a gettering sink. First, an oxide film is formed over the crystalline semiconductor film by irradiation with UV light in an oxygen atmosphere, a thermal oxidation method, treatment with ozone water containing hydroxyl radicals or hydrogen peroxide, and the like. The oxide film is preferably thickened by heat treatment. Next, an amorphous semiconductor film is formed to a thickness of 50 nm by a plasma CVD method (conditions 350 W and 35 Pa in this embodiment mode, a deposition gas SiH 4 (flow rate 5 sccm), Ar (flow rate 1000 sccm)).

その後、ＲＴＡ法により７４４℃で３分間熱処理を行い、金属元素を低減、又は除去する。熱処理は窒素雰囲気下で行ってもよい。そして、ゲッタリングシンクとなっていた非晶質半導体膜、及び非晶質半導体膜上に形成された酸化膜をフッ酸等により除去し、金属元素が低減、又は除去された結晶性半導体膜１０２を得ることができる（図５（Ａ）参照。）。本実施の形態では、ゲッタリングシンクとなった非晶質半導体膜の除去をＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌ ａｍｍｏｎｉｕｍ ｈｙｄｒｏｘｉｄｅ）を用いて行う。 Thereafter, heat treatment is performed at 744 ° C. for 3 minutes by the RTA method to reduce or remove the metal element. The heat treatment may be performed in a nitrogen atmosphere. Then, the amorphous semiconductor film serving as the gettering sink and the oxide film formed over the amorphous semiconductor film are removed by hydrofluoric acid or the like, and the crystalline semiconductor film 102 in which the metal element is reduced or removed is removed. Can be obtained (see FIG. 5A). In this embodiment mode, the amorphous semiconductor film serving as a gettering sink is removed by using TMAH (Tetramethyl ammonium hydroxide).

このようにして得られた半導体膜に対して、薄膜トランジスタのしきい値電圧を制御するために微量な不純物元素（ボロンまたはリン）のドーピングを行ってもよい。この不純物元素のドーピングは、結晶化工程の前の非晶質半導体膜に行ってもよい。非晶質半導体膜の状態で不純物元素をドーピングすると、その後の結晶化のための加熱処理によって、不純物の活性化も行うことができる。また、ドーピングの際に生じる欠陥等も改善することができる。     In order to control the threshold voltage of the thin film transistor, the semiconductor film thus obtained may be doped with a trace amount of impurity element (boron or phosphorus). This doping of the impurity element may be performed on the amorphous semiconductor film before the crystallization step. When the impurity element is doped in the state of the amorphous semiconductor film, the impurity can be activated by heat treatment for subsequent crystallization. In addition, defects and the like generated during doping can be improved.

次に結晶性半導体膜１０２を所望な形状に加工する。本実施の形態では結晶性半導体膜１０２上に形成された酸化膜を除去した後、新たに酸化膜を形成する。そして、所望な形状にエッチング加工し、半導体層１０３、半導体層１０４、半導体層１０５、及び半導体層１０６を形成する。     Next, the crystalline semiconductor film 102 is processed into a desired shape. In this embodiment, after the oxide film formed over the crystalline semiconductor film 102 is removed, a new oxide film is formed. Then, the semiconductor layer 103, the semiconductor layer 104, the semiconductor layer 105, and the semiconductor layer 106 are formed by etching into a desired shape.

エッチング加工は、プラズマエッチング（ドライエッチング）又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３などのフッ素系、又はＣｌ２、ＢＣｌ３などの塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。 As the etching process, either plasma etching (dry etching) or wet etching may be employed, but plasma etching is suitable for processing a large area substrate. As an etching gas, a fluorine-based gas such as CF 4 or NF 3 or a chlorine-based gas such as Cl 2 or BCl 3 may be used, and an inert gas such as He or Ar may be appropriately added. Further, if an atmospheric pressure discharge etching process is applied, a local electric discharge process is also possible, and it is not necessary to form a mask layer on the entire surface of the substrate.

本発明において、配線層若しくは電極層を形成する導電層や、所定のパターンを形成するためのマスク層などを、液滴吐出法のような選択的にパターンを形成できる方法により形成してもよい。液滴吐出（噴出）法（その方式によっては、インクジェット法とも呼ばれる。）は、特定の目的に調合された組成物の液滴を選択的に吐出（噴出）して所定のパターン（導電層や絶縁層など）を形成することができる。この際、被形成領域にぬれ性や密着性を制御する処理を行ってもよい。また、パターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）、ディスペンサ法なども用いることができる。     In the present invention, a conductive layer for forming a wiring layer or an electrode layer, a mask layer for forming a predetermined pattern, or the like may be formed by a method capable of selectively forming a pattern such as a droplet discharge method. . A droplet discharge (ejection) method (also called an ink-jet method depending on the method) is a method in which a droplet of a composition prepared for a specific purpose is selectively ejected (ejection) to form a predetermined pattern (such as a conductive layer or a conductive layer). An insulating layer or the like can be formed. At this time, a process for controlling wettability and adhesion may be performed on the formation region. In addition, a method by which a pattern can be transferred or drawn, for example, a printing method (a method for forming a pattern such as screen printing or offset printing), a dispenser method, or the like can be used.

本実施の形態において、用いるマスクは、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、フッ化アリーレンエーテル、透光性を有するポリイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いることもできる。或いは、感光剤を含む市販のレジスト材料を用いてもよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを用いてもよい。液滴吐出法を用いる場合、いずれの材料を用いるとしても、その表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を加えたりして適宜調整する。 In this embodiment mode, a resin material such as an epoxy resin, an acrylic resin, a phenol resin, a novolac resin, a melamine resin, or a urethane resin is used as a mask to be used. Also, a composition comprising an organic material such as benzocyclobutene, parylene, fluorinated arylene ether, translucent polyimide, a compound material obtained by polymerization of a siloxane polymer, a water-soluble homopolymer and a water-soluble copolymer Materials and the like can also be used. Alternatively, a commercially available resist material containing a photosensitizer may be used. For example, a novolak resin that is a typical positive resist and a naphthoquinonediazide compound that is a photosensitizer, a base resin that is a negative resist, diphenylsilanediol, and An acid generator or the like may be used. When using the droplet discharge method, regardless of which material is used, the surface tension and viscosity are appropriately adjusted by adjusting the concentration of the solvent or adding a surfactant or the like.

半導体層上の酸化膜を除去し、半導体層１０３、半導体層１０４、半導体層１０５、及び半導体層１０６を覆うゲート絶縁層１０７を形成する。ゲート絶縁層はプラズマＣＶＤ法またはスパッタ法などを用い、厚さを１０〜１５０ｎｍとして珪素を含む絶縁膜で形成する。ゲート絶縁層としては、窒化珪素、酸化珪素、酸化窒化珪素、窒化酸化珪素に代表される珪素の酸化物材料又は窒化物材料等の材料で形成すればよく、積層でも単層でもよい。また、絶縁層は窒化珪素膜、酸化珪素膜、窒化珪素膜の３層の積層、酸化窒化珪素膜の単層、２層からなる積層でも良い。さらに半導体層とゲート絶縁層の間に、膜厚１〜１００ｎｍ、好ましくは１〜１０ｎｍ、さらに好ましくは２〜５ｎｍである膜厚の薄い酸化珪素膜を形成してもよい。薄い酸化珪素膜の形成方法としては、ＧＲＴＡ法、ＬＲＴＡ法等を用いて半導体領域表面を酸化し、熱酸化膜を形成することで、膜厚の薄い酸化珪素膜を形成することができる。なお、低い成膜温度でゲートリーク電流が少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。本実施の形態では、ゲート絶縁層１０７として酸化窒化珪素膜を膜厚１１０ｎｍ形成する。     The oxide film over the semiconductor layer is removed, and a gate insulating layer 107 is formed to cover the semiconductor layer 103, the semiconductor layer 104, the semiconductor layer 105, and the semiconductor layer 106. The gate insulating layer is formed of an insulating film containing silicon with a thickness of 10 to 150 nm using a plasma CVD method or a sputtering method. The gate insulating layer may be formed using a material such as silicon nitride, silicon oxide, silicon oxynitride, or silicon oxide or nitride material typified by silicon nitride oxide, and may be a stacked layer or a single layer. Further, the insulating layer may be a three-layer stack of a silicon nitride film, a silicon oxide film, and a silicon nitride film, or a stack of a single layer and two layers of a silicon oxynitride film. Further, a thin silicon oxide film with a thickness of 1 to 100 nm, preferably 1 to 10 nm, more preferably 2 to 5 nm may be formed between the semiconductor layer and the gate insulating layer. As a method for forming a thin silicon oxide film, a thin silicon oxide film can be formed by oxidizing the surface of the semiconductor region using a GRTA method, an LRTA method, or the like to form a thermal oxide film. Note that in order to form a dense insulating film with low gate leakage current at a low deposition temperature, a rare gas element such as argon is preferably contained in a reaction gas and mixed into the formed insulating film. In this embodiment, a silicon oxynitride film is formed to a thickness of 110 nm as the gate insulating layer 107.

また、基板、下地膜としての絶縁層、半導体層、ゲート絶縁層、層間絶縁層などを形成した後、プラズマ処理を用いて酸化または窒化を行うことにより前記基板、下地膜としての絶縁層、半導体層、ゲート絶縁層、層間絶縁層表面を酸化または窒化してもよい。プラズマ処理を用いて半導体層や絶縁層を酸化または窒化すると、当該半導体層や絶縁層の表面が改質され、ＣＶＤ法やスパッタ法により形成した絶縁膜と比較してより緻密な絶縁膜とすることができる。よって、ピンホール等の欠陥を抑制し表示装置の特性等を向上させることが可能となる。また上記の様なプラズマ処理は、ゲート電極層、ソース電極層、ドレイン電極層、配線層などにも行うことができ、窒化又は酸化を行うことによって表面を窒化又は酸化することができる。このようなプラズマ処理は実施の形態１と同様に行えばよい。     In addition, after forming an insulating layer, a semiconductor layer, a gate insulating layer, an interlayer insulating layer, and the like as a substrate and a base film, the substrate, the insulating layer as a base film, and a semiconductor are oxidized or nitrided using plasma treatment. The surface of the layer, gate insulating layer, or interlayer insulating layer may be oxidized or nitrided. When a semiconductor layer or an insulating layer is oxidized or nitrided using plasma treatment, the surface of the semiconductor layer or the insulating layer is modified, so that the insulating film becomes denser than an insulating film formed by a CVD method or a sputtering method. be able to. Therefore, defects such as pinholes can be suppressed and the characteristics of the display device can be improved. The plasma treatment as described above can be performed on the gate electrode layer, the source electrode layer, the drain electrode layer, the wiring layer, and the like, and the surface can be nitrided or oxidized by performing nitridation or oxidation. Such plasma treatment may be performed in the same manner as in the first embodiment.

次いで、ゲート絶縁層１０７上にゲート電極層として用いる膜厚２０〜１００ｎｍの第１の導電膜１０８と、膜厚１００〜４００ｎｍの第２の導電膜１０９とを積層して形成する（図５（Ｂ）参照。）。第１の導電膜１０８及び第２の導電膜１０９は、スパッタリング法、蒸着法、ＣＶＤ法等の種々の手法により形成することができる。第１の導電膜１０８及び第２の導電膜１０９はタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ネオジウム（Ｎｄ）から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、第１の導電膜１０８及び第２の導電膜１０９としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。また、２層構造に限定されず、例えば、第１の導電膜として膜厚５０ｎｍのタングステン膜、第２の導電膜として膜厚５００ｎｍのアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、第３の導電膜として膜厚３０ｎｍの窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、第３の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。本実施の形態では、第１の導電膜１０８として窒化タンタル（ＴａＮ）を膜厚３０ｎｍ形成し、第２の導電膜１０９としてタングステン（Ｗ）を膜厚３７０ｎｍ形成する。     Next, a first conductive film 108 with a thickness of 20 to 100 nm and a second conductive film 109 with a thickness of 100 to 400 nm which are used as a gate electrode layer are stacked over the gate insulating layer 107 (see FIG. 5). See B). The first conductive film 108 and the second conductive film 109 can be formed by various methods such as a sputtering method, an evaporation method, and a CVD method. The first conductive film 108 and the second conductive film 109 are tantalum (Ta), tungsten (W), titanium (Ti), molybdenum (Mo), aluminum (Al), copper (Cu), chromium (Cr), neodymium. An element selected from (Nd) or an alloy material or compound material containing the element as a main component may be used. Alternatively, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus, or an AgPdCu alloy may be used as the first conductive film 108 and the second conductive film 109. The structure is not limited to a two-layer structure. For example, a tungsten film with a thickness of 50 nm is used as the first conductive film, an aluminum-silicon alloy (Al-Si) film with a thickness of 500 nm is used as the second conductive film, The conductive film may have a three-layer structure in which titanium nitride films with a thickness of 30 nm are sequentially stacked. In the case of a three-layer structure, tungsten nitride may be used instead of tungsten of the first conductive film, or aluminum instead of the aluminum and silicon alloy (Al-Si) film of the second conductive film. A titanium alloy film (Al—Ti) may be used, or a titanium film may be used instead of the titanium nitride film of the third conductive film. Moreover, a single layer structure may be sufficient. In this embodiment, tantalum nitride (TaN) is formed to a thickness of 30 nm as the first conductive film 108 and tungsten (W) is formed to a thickness of 370 nm as the second conductive film 109.

次に、フォトリソグラフィ法を用いてレジストからなるマスク１１０ａ、マスク１１０ｂ、マスク１１０ｃ、マスク１１０ｄ、及びマスク１１０ｆを形成し、第１の導電膜１０８及び第２の導電膜１０９を所望の形状に加工し、第１のゲート電極層１２１、第１のゲート電極層１２２、第１のゲート電極層１２４、第１のゲート電極層１２５、及び第１のゲート電極層１２６、並びに導電層１１１、導電層１１２、導電層１１４、導電層１１５、及び導電層１１６を形成する（図２（Ｃ）参照。）。ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、第１のゲート電極層１２１、第１のゲート電極層１２２、第１のゲート電極層１２４、第１のゲート電極層１２５、及び第１のゲート電極層１２６、並びに導電層１１１、導電層１１２、導電層１１４、導電層１１５、及び導電層１１６を所望のテーパー形状を有するようにエッチングすることができる。また、テーパー形状は、マスク１１０ａ、マスク１１０ｂ、マスク１１０ｄ、及びマスク１１０ｆの形状によっても角度等を制御することができる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＣＦ５、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。本実施の形態では、ＣＦ５、Ｃｌ２、Ｏ２からなるエッチング用ガスを用いて第２の導電膜１０９のエッチングを行い、連続してＣＦ５、Ｃｌ２からなるエッチング用ガスを用いて第１の導電膜１０８をエッチングする。 Next, a resist mask 110a, a mask 110b, a mask 110c, a mask 110d, and a mask 110f are formed by photolithography, and the first conductive film 108 and the second conductive film 109 are processed into desired shapes. The first gate electrode layer 121, the first gate electrode layer 122, the first gate electrode layer 124, the first gate electrode layer 125, the first gate electrode layer 126, the conductive layer 111, and the conductive layer 112, a conductive layer 114, a conductive layer 115, and a conductive layer 116 are formed (see FIG. 2C). ICP (Inductively Coupled Plasma) etching method, etching conditions (amount of power applied to coil-type electrode layer, amount of power applied to substrate-side electrode layer, substrate-side electrode temperature, etc.) By appropriately adjusting the first gate electrode layer 121, the first gate electrode layer 122, the first gate electrode layer 124, the first gate electrode layer 125, the first gate electrode layer 126, and the conductive The layer 111, the conductive layer 112, the conductive layer 114, the conductive layer 115, and the conductive layer 116 can be etched to have a desired tapered shape. In addition, the taper shape can control the angle and the like by the shapes of the mask 110a, the mask 110b, the mask 110d, and the mask 110f. As an etching gas, a chlorine-based gas typified by Cl 2 , BCl 3 , SiCl 4 or CCl 4 , a fluorine-based gas typified by CF 4 , CF 5 , SF 6 or NF 3, or O 2 is used. Can be used as appropriate. In this embodiment mode, the second conductive film 109 is etched using an etching gas composed of CF 5 , Cl 2 , and O 2 , and then continuously etched using an etching gas composed of CF 5 and Cl 2 . The first conductive film 108 is etched.

次に、マスク１１０ａ、マスク１１０ｂ、マスク１１０ｄ、及びマスク１１０ｆを用いて、導電層１１１、導電層１１２、導電層１１４、導電層１１５、及び導電層１１６を所望の形状に加工する。このとき、導電層を形成する第２の導電膜１０９と、第１のゲート電極層を形成する第１の導電膜１０８との選択比の高いエッチング条件で、導電層をエッチングする。このエッチングによって、導電層１１１、導電層１１２、導電層１１４、導電層１１５、及び導電層１１６をエッチングし、第２のゲート電極層１３１、第２のゲート電極層１３２、第２のゲート電極層１３４、第２のゲート電極層１３５、及び第２のゲート電極層１３６を形成する。本実施の形態では、第３導電層もテーパー形状を有しているが、そのテーパー角度は、第１のゲート電極層１２１、第１のゲート電極層１２２、第１のゲート電極層１２４、第１のゲート電極層１２５、及び第１のゲート電極層１２６の有するテーパー角度より大きい。なおテーパー角度とは第１のゲート電極層、第２のゲート電極層、導電層表面に対する側面の角度である。よって、テーパー角度を大きくし、９０度の場合は導電層は垂直な側面を有するようになる。本実施の形態では、第２のゲート電極層を形成するためのエッチング用ガスとしてＣｌ２、ＳＦ６、Ｏ２を用いる。 Next, the conductive layer 111, the conductive layer 112, the conductive layer 114, the conductive layer 115, and the conductive layer 116 are processed into desired shapes using the mask 110a, the mask 110b, the mask 110d, and the mask 110f. At this time, the conductive layer is etched under an etching condition with a high selection ratio between the second conductive film 109 that forms the conductive layer and the first conductive film 108 that forms the first gate electrode layer. By this etching, the conductive layer 111, the conductive layer 112, the conductive layer 114, the conductive layer 115, and the conductive layer 116 are etched, and the second gate electrode layer 131, the second gate electrode layer 132, and the second gate electrode layer are etched. 134, a second gate electrode layer 135, and a second gate electrode layer 136 are formed. In this embodiment mode, the third conductive layer also has a tapered shape, and the taper angles thereof are the first gate electrode layer 121, the first gate electrode layer 122, the first gate electrode layer 124, It is larger than the taper angle of the first gate electrode layer 125 and the first gate electrode layer 126. Note that the taper angle is an angle of a side surface with respect to the first gate electrode layer, the second gate electrode layer, and the conductive layer surface. Therefore, when the taper angle is increased and the angle is 90 degrees, the conductive layer has a vertical side surface. In this embodiment mode, Cl 2 , SF 6 , and O 2 are used as an etching gas for forming the second gate electrode layer.

本実施の形態では第１のゲート電極層、導電層、及び第２のゲート電極層をテーパー形状を有する様に形成するため、２層のゲート電極層両方がテーパー形状を有している。しかし、本発明はそれに限定されず、ゲート電極層の一層のみがテーパー形状を有し、他方は異方性エッチングによって垂直な側面を有していてもよい。本実施の形態のように、テーパー角度も積層するゲート電極層間で異なっていても良いし、同一でもよい。テーパー形状を有することによって、その上に積層する膜の被覆性が向上し、欠陥が軽減されるので信頼性が向上する。     In this embodiment, since the first gate electrode layer, the conductive layer, and the second gate electrode layer are formed to have a tapered shape, both of the two gate electrode layers have a tapered shape. However, the present invention is not limited thereto, and only one gate electrode layer may have a tapered shape, and the other may have a vertical side surface by anisotropic etching. As in this embodiment, the taper angle may be different between the stacked gate electrode layers, or may be the same. By having a tapered shape, the coverage of a film stacked thereon is improved and defects are reduced, so that reliability is improved.

以上の工程によって、周辺駆動回路領域２０４に第１のゲート電極層１２１及び第２のゲート電極層１３１からなるゲート電極層１１７、第１のゲート電極層１２２及び第２のゲート電極層１３２からなるゲート電極層１１８、画素領域２０６に第１のゲート電極層１２４及び第２のゲート電極層１３４からなるゲート電極層１２７、第１のゲート電極層１２５及び第２のゲート電極層１３５からなるゲート電極層１２８、第１のゲート電極層１２６及び第２のゲート電極層１３６からなるゲート電極層１２９を形成することができる（図２（Ｄ）参照。）。本実施の形態では、ゲート電極層の形成をドライエッチングで行うがウェットエッチングでもよい。     Through the above steps, the peripheral driver circuit region 204 includes the gate electrode layer 117 including the first gate electrode layer 121 and the second gate electrode layer 131, and includes the first gate electrode layer 122 and the second gate electrode layer 132. The gate electrode layer 118 includes a gate electrode layer 127 including a first gate electrode layer 124 and a second gate electrode layer 134, and a gate electrode including a first gate electrode layer 125 and a second gate electrode layer 135. A gate electrode layer 129 including the layer 128, the first gate electrode layer 126, and the second gate electrode layer 136 can be formed (see FIG. 2D). In this embodiment mode, the gate electrode layer is formed by dry etching, but may be wet etching.

ゲート電極層を形成する際のエッチング工程によって、ゲート絶縁層１０７は多少エッチングされ、膜厚が減る（いわゆる膜減り）ことがある。     The gate insulating layer 107 may be slightly etched by an etching process when forming the gate electrode layer, and the film thickness may be reduced (so-called film reduction).

ゲート電極層を形成する際、ゲート電極層の幅を細くすることによって、高速動作が可能な薄膜トランジスタを形成することができる。ゲート電極層をチャネル方向の幅を細く形成する２つの方法を以下に示す。     When forming the gate electrode layer, a thin film transistor capable of high-speed operation can be formed by reducing the width of the gate electrode layer. Two methods for forming the gate electrode layer with a narrow width in the channel direction are described below.

第１の方法はゲート電極層のマスクを形成した後、マスクを幅方向にエッチング、アッシング等によりさらに幅の細いマスクを形成する。あらかじめ幅細い形状に形成されたマスクを用いることによって、ゲート電極層も幅細い形状に形成することができる。     In the first method, after forming a mask for the gate electrode layer, a mask having a narrower width is formed by etching, ashing, or the like in the width direction. By using a mask formed in advance in a narrow shape, the gate electrode layer can also be formed in a narrow shape.

次に、第２の方法は通常のマスクを形成し、そのマスクを用いてゲート電極層を形成する。次に得られたゲート電極層を幅方向にさらにサイドエッチングして細らせる。よって最終的に幅の細いゲート電極層を形成することができる。以上の工程を経ることによって、後にチャネル長の短い薄膜トランジスタを形成することが可能であり、高速度動作が可能な薄膜トランジスタを作製することが可能である。     Next, in the second method, a normal mask is formed, and a gate electrode layer is formed using the mask. Next, the obtained gate electrode layer is further thinned by side etching in the width direction. Therefore, a narrow gate electrode layer can be finally formed. Through the above steps, a thin film transistor with a short channel length can be formed later, and a thin film transistor capable of high-speed operation can be manufactured.

ゲート電極層を形成する際のエッチング工程によって、ゲート絶縁層１０７は多少エッチングされ、膜厚が減る（いわゆる膜減り）ことがある。本実施の形態では、プラズマ処理３０１により窒化、または酸化を行い、ゲート絶縁層１０７表面を緻密化する（図３（Ａ）参照。）。プラズマ処理は実施の形態１と同様に行えばよい。     The gate insulating layer 107 may be slightly etched by an etching process when forming the gate electrode layer, and the film thickness may be reduced (so-called film reduction). In this embodiment, nitridation or oxidation is performed by the plasma treatment 301 so that the surface of the gate insulating layer 107 is densified (see FIG. 3A). Plasma treatment may be performed in the same manner as in Embodiment Mode 1.

第１のゲート電極層１２１、第１のゲート電極層１２２、第１のゲート電極層１２４、第１のゲート電極層１２５、及び第１のゲート電極層１２６、並びに第２のゲート電極層１３１、第２のゲート電極層１３２、第２のゲート電極層１３４、第２のゲート電極層１３５、第２のゲート電極層１３６をマスクとして、ｎ型を付与する不純物元素１５１を添加し、第１のｎ型不純物領域１４０ａ、第１のｎ型不純物領域１４０ｂ、第１のｎ型不純物領域１４１ａ、第１のｎ型不純物領域１４１ｂ、第１のｎ型不純物領域１４２ａ、第１のｎ型不純物領域１４２ｂ、第１のｎ型不純物領域１４２ｃ、第１のｎ型不純物領域１４３ａ、第１のｎ型不純物領域１４３ｂを形成する（図３（Ｂ）参照。）。本実施の形態では、不純物元素を含むドーピングガスとしてホスフィン（ＰＨ３）（ドーピングガスはＰＨ３を水素（Ｈ２）で希釈しており、Ｐの組成比率は５％）を用い、ガス流量８０ｓｃｃｍ、ビーム電流５４μＡ／ｃｍ、加速電圧５０ｋＶ、添加するドーズ量７．０×１０１３ｉｏｎｓ／ｃｍ２でドーピングを行う。本実施の形態では、ｎ型を付与する不純物元素としてリン（Ｐ）を用いる。 A first gate electrode layer 121, a first gate electrode layer 122, a first gate electrode layer 124, a first gate electrode layer 125, a first gate electrode layer 126, and a second gate electrode layer 131; Using the second gate electrode layer 132, the second gate electrode layer 134, the second gate electrode layer 135, and the second gate electrode layer 136 as a mask, an impurity element 151 imparting n-type conductivity is added, and the first n-type impurity region 140a, first n-type impurity region 140b, first n-type impurity region 141a, first n-type impurity region 141b, first n-type impurity region 142a, first n-type impurity region 142b A first n-type impurity region 142c, a first n-type impurity region 143a, and a first n-type impurity region 143b are formed (see FIG. 3B). In this embodiment, phosphine (PH 3) as a doping gas containing an impurity element (doping gas is diluted with PH 3 with hydrogen (H 2), the composition ratio of P is 5%) using a gas flow rate 80sccm Doping is performed with a beam current of 54 μA / cm, an acceleration voltage of 50 kV, and a dose of 7.0 × 10 13 ions / cm 2 to be added. In this embodiment mode, phosphorus (P) is used as the impurity element imparting n-type conductivity.

本実施の形態では、不純物領域がゲート絶縁層を介してゲート電極層と重なる領域をＬｏｖ領域と示し、不純物領域がゲート絶縁層を介してゲート電極層と重ならない領域をＬｏｆｆ領域と示す。図３では、不純物領域においてハッチングと白地で示されているが、これは、白地部分に不純物元素が添加されていないということを示すのではなく、この領域の不純物元素の濃度分布がマスクやドーピング条件を反映していることを直感的に理解できるようにしたためである。なお、このことは本明細書の他の図面においても同様である。 In this embodiment, a region where the impurity region overlaps with the gate electrode layer through the gate insulating layer is referred to as a Lov region, and a region where the impurity region does not overlap with the gate electrode layer through the gate insulating layer is referred to as a Loff region. In FIG. 3, hatching and white background are shown in the impurity region, but this does not indicate that the impurity element is not added to the white background part, but the concentration distribution of the impurity element in this region is mask or doping. This is because it is possible to intuitively understand that the conditions are reflected. This also applies to other drawings in this specification.

次に半導体層１０３、半導体層１０５の一部、半導体層１０６を覆うマスク１５３ａ、マスク１５３ｂ、マスク１５３ｃ、及びマスク１５３ｄを形成する。マスク１５３ａ、マスク１５３ｂ、マスク１５３ｃ、マスク１５３ｄ、第２のゲート電極層１３２をマスクとしてｎ型を付与する不純物元素１５２を添加し、第２のｎ型不純物領域１４４ａ、第２のｎ型不純物領域１４４ｂ、第３のｎ型不純物領域１４５ａ、第３のｎ型不純物領域１４５ｂ、第２のｎ型不純物領域１４７ａ、第２のｎ型不純物領域１４７ｂ、第２のｎ型不純物領域１４７ｃ、第３のｎ型不純物領域１４８ａ、第３のｎ型不純物領域１４８ｂ、第３のｎ型不純物領域１４８ｃ、第３のｎ型不純物領域１４８ｄが形成される。本実施の形態では、不純物元素を含むドーピングガスとしてＰＨ３（ドーピングガスはＰＨ３を水素（Ｈ２）で希釈しており、Ｐの組成比率は５％）を用い、ガス流量８０ｓｃｃｍ、ビーム電流５４０μＡ／ｃｍ、加速電圧７０ｋＶ、添加するドーズ量５．０×１０１５ｉｏｎｓ／ｃｍ２でドーピングを行う。 Next, a mask 153a, a mask 153b, a mask 153c, and a mask 153d that cover the semiconductor layer 103, part of the semiconductor layer 105, and the semiconductor layer 106 are formed. An n-type impurity element 152 is added using the mask 153a, the mask 153b, the mask 153c, the mask 153d, and the second gate electrode layer 132 as a mask, and the second n-type impurity region 144a and the second n-type impurity region are added. 144b, a third n-type impurity region 145a, a third n-type impurity region 145b, a second n-type impurity region 147a, a second n-type impurity region 147b, a second n-type impurity region 147c, a third An n-type impurity region 148a, a third n-type impurity region 148b, a third n-type impurity region 148c, and a third n-type impurity region 148d are formed. In this embodiment mode, PH 3 (doping gas is PH 3 diluted with hydrogen (H 2 ) and the composition ratio of P is 5%) is used as a doping gas containing an impurity element, a gas flow rate of 80 sccm, and a beam current. Doping is performed at 540 μA / cm, an acceleration voltage of 70 kV, and a dose amount of 5.0 × 10 15 ions / cm 2 to be added.

第３のｎ型不純物領域１４５ａ、第３のｎ型不純物領域１４５ｂは、第３のｎ型不純物領域１４８ａ、第３のｎ型不純物領域１４８ｂ、第３のｎ型不純物領域１４８ｃ、第３のｎ型不純物領域１４８ｄに、ｎ型を付与する不純物元素が１×１０１７〜５×１０１８／ｃｍ３程度の濃度で含まれる。第２のｎ型不純物領域１４４ａ、第２のｎ型不純物領域１４４ｂ、第２のｎ型不純物領域１４７ａ、第２のｎ型不純物領域１４７ｂ、第２のｎ型不純物領域１４７ｃにｎ型を付与する不純物元素が５×１０１９〜５×１０２０／ｃｍ３程度の濃度で含まれる。第３のｎ型不純物領域１４５ａ、第３のｎ型不純物領域１４５ｂは、第３のｎ型不純物領域１４８ａ、第３のｎ型不純物領域１４８ｂ、第３のｎ型不純物領域１４８ｃ、第３のｎ型不純物領域１４８ｄと同程度、もしくは少し高めの濃度でｎ型を付与する不純物元素を含むように形成される。また、半導体層１０４にチャネル形成領域１４６、半導体層１０５にチャネル形成領域１４９ａ及びチャネル形成領域１４９ｂが形成される（図３（Ｃ）参照。）。 The third n-type impurity region 145a and the third n-type impurity region 145b include a third n-type impurity region 148a, a third n-type impurity region 148b, a third n-type impurity region 148c, and a third n-type impurity region 148a. The impurity element imparting n-type is contained in the type impurity region 148d at a concentration of about 1 × 10 17 to 5 × 10 18 / cm 3 . The n-type is imparted to the second n-type impurity region 144a, the second n-type impurity region 144b, the second n-type impurity region 147a, the second n-type impurity region 147b, and the second n-type impurity region 147c. Impurity elements are included at a concentration of about 5 × 10 19 to 5 × 10 20 / cm 3 . The third n-type impurity region 145a and the third n-type impurity region 145b include a third n-type impurity region 148a, a third n-type impurity region 148b, a third n-type impurity region 148c, and a third n-type impurity region 148a. It is formed so as to contain an impurity element imparting n-type at a concentration similar to or slightly higher than that of the type impurity region 148d. Further, a channel formation region 146 is formed in the semiconductor layer 104, and a channel formation region 149a and a channel formation region 149b are formed in the semiconductor layer 105 (see FIG. 3C).

ｎ型を付与する不純物元素の添加は、一回で行ってもよいし、複数回の添加工程により、それぞれの不純物領域の形成を行ってもよい。不純物元素を添加する際のドーピング条件を制御することによって、一度の添加工程で、前記濃度の異なる不純物領域を形成するか、複数回行うことで前記不純物領域を形成するかを選択することができる。     The impurity element imparting n-type may be added once, or each impurity region may be formed by a plurality of addition steps. By controlling the doping conditions at the time of adding the impurity element, it is possible to select whether the impurity regions having different concentrations are formed in one addition step or the impurity regions are formed by performing a plurality of times. .

第２のｎ型不純物領域１４４ａ、第２のｎ型不純物領域１４４ｂ、第２のｎ型不純物領域１４７ａ、第２のｎ型不純物領域１４７ｂ、第２のｎ型不純物領域１４７ｃは高濃度ｎ型不純物領域であり、ソース領域、ドレイン領域として機能する。一方、第３のｎ型不純物領域１４５ａ、第３のｎ型不純物領域１４５ｂ、第３のｎ型不純物領域１４８ａ、第３のｎ型不純物領域１４８ｂ、第３のｎ型不純物領域１４８ｃ、第３のｎ型不純物領域１４８ｄは低濃度不純物領域であり、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）領域となる。ｎ型不純物領域１４５ａ、ｎ型不純物領域１４５ｂは、ゲート絶縁層１０７を介して、第１のゲート電極層１２２に覆われているのでＬｏｖ領域であり、ドレイン近傍の電界を緩和し、ホットキャリアによるオン電流の劣化を抑制することが可能である。この結果、高速動作が可能な薄膜トランジスタを形成することができる。一方、第３のｎ型不純物領域１４８ａ、第３のｎ型不純物領域１４８ｂ、第３のｎ型不純物領域１４８ｃ、第３のｎ型不純物領域１４８ｄはゲート電極層１２７、ゲート電極層１２８に覆われていないＬｏｆｆ領域に形成されるため、ドレイン近傍の電界を緩和してホットキャリア注入による劣化を防ぐとともに、オフ電流を低減する効果がある。この結果、信頼性の高く、低消費電力の表示装置を作製することが可能である。     The second n-type impurity region 144a, the second n-type impurity region 144b, the second n-type impurity region 147a, the second n-type impurity region 147b, and the second n-type impurity region 147c are high-concentration n-type impurities. It is a region and functions as a source region and a drain region. On the other hand, a third n-type impurity region 145a, a third n-type impurity region 145b, a third n-type impurity region 148a, a third n-type impurity region 148b, a third n-type impurity region 148c, and a third The n-type impurity region 148d is a low concentration impurity region and becomes an LDD (Lightly Doped Drain) region. Since the n-type impurity region 145a and the n-type impurity region 145b are covered with the first gate electrode layer 122 through the gate insulating layer 107, they are Lov regions, which relieve an electric field in the vicinity of the drain and are caused by hot carriers. It is possible to suppress deterioration of on-current. As a result, a thin film transistor capable of high-speed operation can be formed. On the other hand, the third n-type impurity region 148a, the third n-type impurity region 148b, the third n-type impurity region 148c, and the third n-type impurity region 148d are covered with the gate electrode layer 127 and the gate electrode layer 128. Therefore, the electric field in the vicinity of the drain is relaxed to prevent deterioration due to hot carrier injection and to reduce the off current. As a result, a display device with high reliability and low power consumption can be manufactured.

次に、マスク１５３ａ、マスク１５３ｂ、マスク１５３ｃ及びマスク１５３ｄを除去し、半導体層１０３、半導体層１０５を覆うマスク１５５ａ、マスク１５５ｂを形成する。一導電型を付与する不純物元素として、ｐ型を付与する不純物元素（本実施の形態ではボロン（Ｂ）を用いる）を半導体層１０３及び半導体層１０６に添加し、不純物領域を形成する。本実施の形態では、第１のゲート電極層１２１と第２のゲート電極層１３１とが設けられた半導体層１０３、及び第１のゲート電極層１２６と第２のゲート電極層１３６とが設けられた半導体層１０６にｐ型を付与する不純物元素１５４を添加し、第１のｐ型不純物領域１６１ａ、第１のｐ型不純物領域１６１ｂ、第１のｐ型不純物領域１６４ａ、第１のｐ型不純物領域１６４ｂ、第２のｐ型不純物領域１６０ａ、第２のｐ型不純物領域１６０ｂ、第２のｐ型不純物領域１６３ａ、及び第２のｐ型不純物領域１６３ｂを形成する（図４（Ａ）参照。）。また、不純物元素１５４が添加されない半導体層１０３又は半導体層１０６の領域は、チャネル形成領域１６２又はチャネル形成領域１６５となる。なお、マスク１５５ａ又はマスク１５５ｂによって半導体層１０４及び半導体層１０５は不純物元素１５４よりマスクされている。     Next, the mask 153a, the mask 153b, the mask 153c, and the mask 153d are removed, and a mask 155a and a mask 155b that cover the semiconductor layer 103 and the semiconductor layer 105 are formed. An impurity element imparting p-type conductivity (using boron (B) in this embodiment) is added to the semiconductor layer 103 and the semiconductor layer 106 as an impurity element imparting one conductivity type, so that an impurity region is formed. In this embodiment mode, the semiconductor layer 103 provided with the first gate electrode layer 121 and the second gate electrode layer 131, and the first gate electrode layer 126 and the second gate electrode layer 136 are provided. An impurity element 154 imparting p-type conductivity is added to the semiconductor layer 106, and the first p-type impurity region 161a, the first p-type impurity region 161b, the first p-type impurity region 164a, and the first p-type impurity are added. A region 164b, a second p-type impurity region 160a, a second p-type impurity region 160b, a second p-type impurity region 163a, and a second p-type impurity region 163b are formed (see FIG. 4A). ). Further, the region of the semiconductor layer 103 or the semiconductor layer 106 to which the impurity element 154 is not added becomes a channel formation region 162 or a channel formation region 165. Note that the semiconductor layer 104 and the semiconductor layer 105 are masked with the impurity element 154 by the mask 155a or the mask 155b.

ｐ型を付与する不純物元素１５４を、第１のゲート電極層１２１、第１のゲート電極層１２６、第２のゲート電極層１３１、第２のゲート電極層１３６に覆われていない半導体層１０３及び半導体層１０６の領域に添加して形成した第２のｐ型不純物領域１６０ａ、第２のｐ型不純物領域１６０ｂ、第２のｐ型不純物領域１６３ａ、及び第２のｐ型不純物領域１６３ｂは、高濃度ｐ型不純物領域となる。一方、ｐ型を付与する不純物元素１５４を、第２のゲート電極層１３１、第２のゲート電極層１３６に覆われていない第１のゲート電極層１２１、第１のゲート電極層１２６の領域を通過させて半導体層１０３及び半導体層１０６に添加して形成した第１のｐ型不純物領域１６１ａ、第１のｐ型不純物領域１６１ｂ、第１のｐ型不純物領域１６４ａ、第１のｐ型不純物領域１６４ｂは、低濃度ｐ型不純物領域となる。     The impurity element 154 imparting p-type conductivity is added to the first gate electrode layer 121, the first gate electrode layer 126, the second gate electrode layer 131, the semiconductor layer 103 not covered with the second gate electrode layer 136, and The second p-type impurity region 160a, the second p-type impurity region 160b, the second p-type impurity region 163a, and the second p-type impurity region 163b formed by adding to the region of the semiconductor layer 106 are high A concentration p-type impurity region is formed. On the other hand, the impurity element 154 imparting p-type conductivity is applied to the regions of the first gate electrode layer 121 and the first gate electrode layer 126 which are not covered with the second gate electrode layer 131 and the second gate electrode layer 136. A first p-type impurity region 161a, a first p-type impurity region 161b, a first p-type impurity region 164a, and a first p-type impurity region which are formed to be added to the semiconductor layer 103 and the semiconductor layer 106. 164b becomes a low concentration p-type impurity region.

半導体層１０３及び半導体層１０６へのｐ型を付与する不純物元素１５４の添加は、複数回で行ってもよいし、一回の添加工程により、それぞれの不純物領域の形成を行ってもよい。本実施の形態では、第１のｐ型不純物領域１６１ａ、第１のｐ型不純物領域１６１ｂ、第１のｐ型不純物領域１６４ａ、第１のｐ型不純物領域１６４ｂの方が、第２のｐ型不純物領域１６０ａ、第２のｐ型不純物領域１６０ｂ、第２のｐ型不純物領域１６３ａ、及び第２のｐ型不純物領域１６３ｂよりもｐ型を付与する不純物元素の濃度が低い場合を示したが、不純物の添加条件によっては、第１のゲート電極層１２１、第１のゲート電極層１２６の下の不純物領域の方が、第１のゲート電極層１２１、第１のゲート電極層１２６に覆われていない不純物領域よりも不純物濃度が高い場合もある。よって、第１のｐ型不純物領域１６１ａ、第１のｐ型不純物領域１６１ｂ、第１のｐ型不純物領域１６４ａ、第１のｐ型不純物領域１６４ｂの方が、第２のｐ型不純物領域１６０ａ、第２のｐ型不純物領域１６０ｂ、第２のｐ型不純物領域１６３ａ、及び第２のｐ型不純物領域１６３ｂよりもｐ型を付与する不純物元素の濃度が高い、もしくは同程度となる場合もある。     The addition of the impurity element 154 imparting p-type to the semiconductor layer 103 and the semiconductor layer 106 may be performed a plurality of times, or each impurity region may be formed by a single addition step. In this embodiment, the first p-type impurity region 161a, the first p-type impurity region 161b, the first p-type impurity region 164a, and the first p-type impurity region 164b are the second p-type impurity regions. Although the impurity region 160a, the second p-type impurity region 160b, the second p-type impurity region 163a, and the second p-type impurity region 163b have a lower concentration of the impurity element imparting p-type, Depending on the impurity addition conditions, the impurity regions under the first gate electrode layer 121 and the first gate electrode layer 126 are covered with the first gate electrode layer 121 and the first gate electrode layer 126. In some cases, the impurity concentration is higher than that of the impurity region without the impurity region. Therefore, the first p-type impurity region 161a, the first p-type impurity region 161b, the first p-type impurity region 164a, and the first p-type impurity region 164b are more preferable than the second p-type impurity region 160a, The concentration of the impurity element imparting p-type may be higher than or comparable to that of the second p-type impurity region 160b, the second p-type impurity region 163a, and the second p-type impurity region 163b.

本実施の形態では、不純物元素としてボロン（Ｂ）を用いるため、不純物元素を含むドーピングガスとしてジボラン（Ｂ２Ｈ６）（ドーピングガスはＢ２Ｈ６を水素（Ｈ２）で希釈しており、ガス中のＢ２Ｈ６の比率は１５％）を用い、ガス流量７０ｓｃｃｍ、ビーム電流１８０μＡ／ｃｍ、加速電圧８０ｋＶ、添加するドーズ量２．０×１０１５ｉｏｎｓ／ｃｍ２でドーピングを行う。ここでは、第２のｐ型不純物領域１６０ａ、第２のｐ型不純物領域１６０ｂ、第２のｐ型不純物領域１６３ａ、第２のｐ型不純物領域１６３ｂにｐ型を付与する不純物元素が１×１０２０〜５×１０２１／ｃｍ３程度の濃度で含まれるように添加する。また、第１のｐ型不純物領域１６１ｂ、第１のｐ型不純物領域１６４ａ、第１のｐ型不純物領域１６４ｂにｐ型を付与する不純物元素が５×１０１８〜５×１０１９／ｃｍ３程度の濃度で含まれるように添加する。本実施の形態では、第１のｐ型不純物領域１６１ａ、第１のｐ型不純物領域１６１ｂ、第１のｐ型不純物領域１６４ａ、第１のｐ型不純物領域１６４ｂは、第１のゲート電極層１２１、第１のゲート電極層１２６、第２のゲート電極層１３１、及び第２のゲート電極層１３６の形状を反映し、自己整合的に第２のｐ型不純物領域１６０ａ、第２のｐ型不純物領域１６０ｂ、第２のｐ型不純物領域１６３ａ、第２のｐ型不純物領域１６３ｂより低濃度となるように形成する。 In this embodiment, since boron (B) is used as the impurity element, diborane (B 2 H 6 ) (doping gas is obtained by diluting B 2 H 6 with hydrogen (H 2 ) as a doping gas containing the impurity element. The ratio of B 2 H 6 in the gas is 15%), and doping is performed at a gas flow rate of 70 sccm, a beam current of 180 μA / cm, an acceleration voltage of 80 kV, and a dose of 2.0 × 10 15 ions / cm 2 to be added. Here, the impurity element imparting p-type to the second p-type impurity region 160a, the second p-type impurity region 160b, the second p-type impurity region 163a, and the second p-type impurity region 163b is 1 × 10. It is added so as to be contained at a concentration of about 20 to 5 × 10 21 / cm 3 . In addition, the impurity element imparting p-type conductivity to the first p-type impurity region 161b, the first p-type impurity region 164a, and the first p-type impurity region 164b is about 5 × 10 18 to 5 × 10 19 / cm 3. To be included at a concentration of In this embodiment, the first p-type impurity region 161 a, the first p-type impurity region 161 b, the first p-type impurity region 164 a, and the first p-type impurity region 164 b are included in the first gate electrode layer 121. Reflecting the shapes of the first gate electrode layer 126, the second gate electrode layer 131, and the second gate electrode layer 136, the second p-type impurity region 160a and the second p-type impurity are self-aligned. The region 160b, the second p-type impurity region 163a, and the second p-type impurity region 163b are formed to have a lower concentration.

第２のｐ型不純物領域１６０ａ、第２のｐ型不純物領域１６０ｂ、第２のｐ型不純物領域１６３ａ、第２のｐ型不純物領域１６３ｂは高濃度ｐ型不純物領域であり、ソース、ドレインとして機能する。一方、第１のｐ型不純物領域１６１ａ、第１のｐ型不純物領域１６１ｂ、第１のｐ型不純物領域１６４ａ、第１のｐ型不純物領域１６４ｂは低濃度ｐ型不純物領域であり、ＬＤＤ領域となる。第１のｐ型不純物領域１６１ａ、第１のｐ型不純物領域１６１ｂ、第１のｐ型不純物領域１６４ａ、第１のｐ型不純物領域１６４ｂは、ゲート絶縁層１０７を介して、第１のゲート電極層１２１、第１のゲート電極層１２６に覆われているのでＬｏｖ領域であり、ドレイン近傍の電界を緩和することが可能である。     The second p-type impurity region 160a, the second p-type impurity region 160b, the second p-type impurity region 163a, and the second p-type impurity region 163b are high-concentration p-type impurity regions and function as sources and drains. To do. On the other hand, the first p-type impurity region 161a, the first p-type impurity region 161b, the first p-type impurity region 164a, and the first p-type impurity region 164b are low-concentration p-type impurity regions. Become. The first p-type impurity region 161a, the first p-type impurity region 161b, the first p-type impurity region 164a, and the first p-type impurity region 164b are connected to the first gate electrode through the gate insulating layer 107. Since it is covered with the layer 121 and the first gate electrode layer 126, it is a Lov region, and an electric field in the vicinity of the drain can be reduced.

マスク１５５ａ、マスク１５５ｂをＯ２アッシングやレジスト剥離液により除去する。 The masks 155a and 155b are removed by O 2 ashing or resist stripping solution.

不純物元素を活性化するために加熱処理、強光の照射、又はレーザ光の照射を行ってもよい。活性化と同時にゲート絶縁層へのプラズマダメージやゲート絶縁層と半導体層との界面へのプラズマダメージを回復することができる。     In order to activate the impurity element, heat treatment, intense light irradiation, or laser light irradiation may be performed. Simultaneously with activation, plasma damage to the gate insulating layer and plasma damage to the interface between the gate insulating layer and the semiconductor layer can be recovered.

次いで、ゲート電極層、ゲート絶縁層を覆う第１の層間絶縁層を形成する。本実施の形態では、絶縁膜１６７と絶縁膜１６８との積層構造とする（図４（Ｂ）参照。）。絶縁膜１６７として窒化酸化珪素膜を膜厚２００ｎｍ形成し、絶縁膜１６８として酸化窒化珪素膜を膜厚８００ｎｍ形成し、積層構造とする。また、ゲート電極層、ゲート絶縁層を覆って、酸化窒化珪素膜を膜厚５０ｎｍ形成し、窒化酸化珪素膜を膜厚１４０ｎｍ形成し、酸化窒化珪素膜を膜厚８００ｎｍ形成する、３層の積層構造としてもよい。本実施の形態では、絶縁膜１６７及び絶縁膜１６８を下地膜と同様にプラズマＣＶＤ法を用いて連続的に形成する。絶縁膜１６７及び絶縁膜１６８は、スパッタ法、またはプラズマＣＶＤを用いた窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、酸化珪素膜などを用いることができ、他の珪素を含む絶縁膜を単層または３層以上の積層構造として用いても良い。     Next, a first interlayer insulating layer is formed to cover the gate electrode layer and the gate insulating layer. In this embodiment, a stacked structure of the insulating film 167 and the insulating film 168 is employed (see FIG. 4B). A silicon nitride oxide film is formed to a thickness of 200 nm as the insulating film 167 and a silicon oxynitride film is formed to a thickness of 800 nm as the insulating film 168 to have a stacked structure. Further, a three-layer stack including a silicon oxynitride film with a thickness of 50 nm, a silicon nitride oxide film with a thickness of 140 nm, and a silicon oxynitride film with a thickness of 800 nm is formed covering the gate electrode layer and the gate insulating layer. It is good also as a structure. In this embodiment, the insulating film 167 and the insulating film 168 are continuously formed using a plasma CVD method as in the case of the base film. As the insulating film 167 and the insulating film 168, a silicon nitride film, a silicon nitride oxide film, a silicon oxynitride film, a silicon oxide film, or the like using a sputtering method or plasma CVD can be used, and another insulating film containing silicon can be used. A single layer or a stacked structure of three or more layers may be used.

絶縁膜１６７、絶縁膜１６８にもゲート絶縁層と同様に、プラズマ処理を行い、表面を窒化、または酸化（もしくは窒化酸化両方）してもよい。プラズマ処理によって絶縁膜１６７及び絶縁膜１６８表面を緻密化することができる。プラズマ処理は実施の形態１と同様に行えばよい。     Similarly to the gate insulating layer, the insulating film 167 and the insulating film 168 may be subjected to plasma treatment, and the surface may be nitrided or oxidized (or both nitrided and oxidized). The surfaces of the insulating film 167 and the insulating film 168 can be densified by plasma treatment. Plasma treatment may be performed in the same manner as in Embodiment Mode 1.

さらに、窒素雰囲気中で、３００〜５５０℃で１〜１２時間の熱処理を行い、半導体層を水素化する工程を行う。好ましくは、４００〜５００℃で行う。この工程は層間絶縁層である絶縁膜１６７に含まれる水素により半導体層のダングリングボンドを終端する工程である。本実施の形態では、４１０度（℃）で加熱処理を行う。     Further, a heat treatment is performed at 300 to 550 ° C. for 1 to 12 hours in a nitrogen atmosphere to perform a step of hydrogenating the semiconductor layer. Preferably, it carries out at 400-500 degreeC. This step is a step of terminating dangling bonds in the semiconductor layer with hydrogen contained in the insulating film 167 which is an interlayer insulating layer. In this embodiment, heat treatment is performed at 410 degrees (° C.).

絶縁膜１６７、絶縁膜１６８としては他に窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサンを含む材料を用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテンを用いることができる。また、オキサゾール樹脂を用いることもでき、例えば光硬化型ポリベンゾオキサゾールなどを用いることができる。光硬化型ポリベンゾオキサゾールは、誘電率が低く（常温１ＭＨｚで誘電率２．９）、耐熱性が高く（示差熱天秤（ＴＧＡ）昇温５℃／ｍｉｎで熱分解温度５５０℃）、吸水率が低い（常温２４時間で０．３％）材料である。平坦性のよい塗布法によってされる塗布膜を用いてもよい。     In addition, as the insulating films 167 and 168, aluminum nitride (AlN), aluminum oxynitride (AlON), aluminum nitride oxide (AlNO) or aluminum oxide in which the nitrogen content is higher than the oxygen content, diamond like carbon (DLC) , Nitrogen-containing carbon (CN), polysilazane, and other materials including inorganic insulating materials. Further, a material containing siloxane may be used. Further, an organic insulating material may be used, and as the organic material, polyimide, acrylic, polyamide, polyimide amide, resist, or benzocyclobutene can be used. Moreover, an oxazole resin can also be used, for example, photocurable polybenzoxazole or the like can be used. Photocurable polybenzoxazole has a low dielectric constant (dielectric constant 2.9 at room temperature 1 MHz), high heat resistance (differential thermal balance (TGA) temperature increase 5 ° C./min, thermal decomposition temperature 550 ° C.), water absorption rate Is low (0.3% at normal temperature for 24 hours). A coating film formed by a coating method with good flatness may be used.

次いで、レジストからなるマスクを用いて絶縁膜１６７、絶縁膜１６８、ゲート絶縁層１０７に半導体層に達するコンタクトホール（開口）を形成する。エッチングは、用いる材料の選択比によって、一回で行っても複数回行っても良い。絶縁膜１６８、絶縁膜１６７及びゲート絶縁層１０７を除去し、ソース領域又はドレイン領域である第２のｐ型不純物領域１６０ａ、第２のｐ型不純物領域１６０ｂ、第２のｐ型不純物領域１６３ａ、第２のｐ型不純物領域１６３ｂ、第２のｎ型不純物領域１４４ａ、第２のｎ型不純物領域１４４ｂ、第２のｎ型不純物領域１４７ａ、第２のｎ型不純物領域１４７ｂに達する開口を形成する。エッチングはウェットエッチングでもドライエッチングでもよく、両方を組み合わせて行ってもよい。エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などを代表とする塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などを代表とするフッ素系ガス又はＯ２を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。添加する不活性元素としては、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素を用いることができる。 Next, contact holes (openings) that reach the semiconductor layers are formed in the insulating film 167, the insulating film 168, and the gate insulating layer 107 using a resist mask. Etching may be performed once or a plurality of times depending on the selection ratio of the material to be used. The insulating film 168, the insulating film 167, and the gate insulating layer 107 are removed, and a second p-type impurity region 160a, a second p-type impurity region 160b, a second p-type impurity region 163a, which are source regions or drain regions, Openings reaching second p-type impurity region 163b, second n-type impurity region 144a, second n-type impurity region 144b, second n-type impurity region 147a, and second n-type impurity region 147b are formed. . Etching may be wet etching or dry etching, or a combination of both. As an etching gas, a chlorine-based gas typified by Cl 2 , BCl 3 , SiCl 4, CCl 4 or the like, a fluorine-based gas typified by CF 4 , SF 6 or NF 3, or O 2 is appropriately used. it can. Further, an inert gas may be added to the etching gas used. As the inert element to be added, one or more elements selected from He, Ne, Ar, Kr, and Xe can be used.

開口を覆うように導電膜を形成し、導電膜をエッチングして各ソース領域又はドレイン領域の一部とそれぞれ電気的に接続するソース電極層又はドレイン電極層１６９ａ、ソース電極層又はドレイン電極層１６９ｂ、ソース電極層又はドレイン電極層１７０ａ、ソース電極層又はドレイン電極層１７０ｂ、ソース電極層又はドレイン電極層１７１ａ、ソース電極層又はドレイン電極層１７１ｂ、ソース電極層又はドレイン電極層１７２ａ、ソース電極層又はドレイン電極層１７２ｂを形成する。ソース電極層又はドレイン電極層は、ＰＶＤ法、ＣＶＤ法、蒸着法等により導電膜を成膜した後、所望の形状にエッチングして形成することができる。また、液滴吐出法、印刷法、ディスペンサ法、電界メッキ法等により、所定の場所に選択的に導電層を形成することができる。更にはリフロー法、ダマシン法を用いても良い。ソース電極層又はドレイン電極層の材料は、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ、Ｔａ、Ｍｏ、Ｃｄ、Ｚｎ、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｚｒ、Ｂａ等の元素又はその合金、若しくはその窒化物を用いて形成する。また、これらの積層構造としても良い。本実施の形態では、チタン（Ｔｉ）を膜厚１００ｎｍ形成し、アルミニウムとシリコンの合金（Ａｌ−Ｓｉ）を膜厚７００ｎｍ形成し、チタン（Ｔｉ）を膜厚２００ｎｍ形成し、所望な形状に加工する。     A conductive film is formed so as to cover the opening, and the conductive film is etched to be electrically connected to part of each source region or drain region, respectively, and a source electrode layer or a drain electrode layer 169 b , Source or drain electrode layer 170a, source or drain electrode layer 170b, source or drain electrode layer 171a, source or drain electrode layer 171b, source or drain electrode layer 172a, source or drain electrode layer 172a A drain electrode layer 172b is formed. The source electrode layer or the drain electrode layer can be formed by forming a conductive film by a PVD method, a CVD method, an evaporation method, or the like and then etching the conductive film into a desired shape. In addition, a conductive layer can be selectively formed at a predetermined place by a droplet discharge method, a printing method, a dispenser method, an electroplating method, or the like. Furthermore, a reflow method or a damascene method may be used. The material of the source electrode layer or the drain electrode layer is Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Si, Ge, Zr, Ba Or an alloy thereof, or a nitride thereof. Moreover, it is good also as these laminated structures. In this embodiment mode, titanium (Ti) is formed to a thickness of 100 nm, an alloy of aluminum and silicon (Al—Si) is formed to a thickness of 700 nm, and titanium (Ti) is formed to a thickness of 200 nm and processed into a desired shape. To do.

以上の工程で周辺駆動回路領域２０４にＬｏｖ領域にｐ型不純物領域を有するｐチャネル型薄膜トランジスタである薄膜トランジスタ１７３、Ｌｏｖ領域にｎチャネル型不純物領域を有するｎチャネル型薄膜トランジスタである薄膜トランジスタ１７４を、画素領域２０６にＬｏｆｆ領域にｎ型不純物領域を有するマルチチャネル型のｎチャネル型薄膜トランジスタである薄膜トランジスタ１７５、Ｌｏｖ領域にｐ型不純物領域を有するｐチャネル型薄膜トランジスタである薄膜トランジスタ１７６を有するアクティブマトリクス基板を作製することができる（図４（Ｃ）参照。）。     Through the above steps, the peripheral driver circuit region 204 includes a thin film transistor 173 which is a p-channel thin film transistor having a p-type impurity region in the Lov region, and a thin film transistor 174 which is an n-channel thin film transistor having an n-channel impurity region in the Lov region. In 206, an active matrix substrate having a thin film transistor 175 which is a multi-channel n-channel thin film transistor having an n-type impurity region in a Loff region and a thin film transistor 176 which is a p-channel thin film transistor having a p-type impurity region in a Lov region is manufactured. (See FIG. 4C).

そして、アクティブマトリクス基板は、自発光素子を有する発光装置、液晶素子を有する液晶表示装置、その他の表示装置に用いることができる。またＣＰＵ（中央演算処理装置）に代表される各種プロセッサやＩＤチップを搭載したカード等の半導体装置に用いることができる。     The active matrix substrate can be used for a light emitting device having a self light emitting element, a liquid crystal display device having a liquid crystal element, and other display devices. Further, it can be used for various processors typified by a CPU (Central Processing Unit) and a semiconductor device such as a card equipped with an ID chip.

本実施の形態に限定されず、薄膜トランジスタはチャネル形成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。また、周辺駆動回路領域の薄膜トランジスタも、シングルゲート構造、ダブルゲート構造もしくはトリプルゲート構造であっても良い。     Without being limited to this embodiment mode, the thin film transistor may have a single gate structure in which one channel formation region is formed, a double gate structure in which two channel formation regions are formed, or a triple gate structure in which three channel formation regions are formed. The thin film transistor in the peripheral driver circuit region may have a single gate structure, a double gate structure, or a triple gate structure.

次に第２の層間絶縁層として絶縁膜１８１及び絶縁膜１８２を形成する（図５（Ａ）参照。）。図８は、表示装置の作製工程を示しており、スクライブによる切り離しのための切り離し領域２０１、ＦＰＣの貼り付け部である外部端子接続領域２０２、周辺部の引き回し配線領域である配線領域２０３、周辺駆動回路領域２０４、画素領域２０６である。配線領域２０３には配線１７９ａ、配線１７９ｂが設けられ、外部端子接続領域２０２には、外部端子と接続する端子電極層１７８が設けられている。     Next, an insulating film 181 and an insulating film 182 are formed as a second interlayer insulating layer (see FIG. 5A). FIG. 8 shows a manufacturing process of a display device. A separation region 201 for separation by scribing, an external terminal connection region 202 as an FPC pasting portion, a wiring region 203 as a peripheral wiring region, A driving circuit area 204 and a pixel area 206. The wiring region 203 is provided with wirings 179a and 179b, and the external terminal connection region 202 is provided with a terminal electrode layer 178 that is connected to an external terminal.

絶縁膜１８１及び絶縁膜１８２としては酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム（ＡｌＮ）、窒素を含む酸化アルミニウム（酸化窒化アルミニウムともいう）（ＡｌＯＮ）、酸素を含む窒化酸化アルミニウム（窒化酸化アルミニウムともいう）（ＡｌＮＯ）、酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ）、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。また、シロキサン樹脂を用いてもよい。また、有機絶縁性材料を用いてもよく、有機材料としては、感光性、非感光性どちらでも良く、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、ポリシラザン、低誘電率（Ｌｏｗ−ｋ）材料を用いることができる。また、オキサゾール樹脂を用いることもでき、例えば光硬化型ポリベンゾオキサゾールなどを用いることができる。光硬化型ポリベンゾオキサゾールは、誘電率が低く（常温１ＭＨｚで誘電率２．９）、耐熱性が高く（示差熱天秤（ＴＧＡ）昇温５℃／ｍｉｎで熱分解温度５５０℃）、吸水率が低い（常温２４時間で０．３％）材料である。     As the insulating film 181 and the insulating film 182, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, aluminum nitride (AlN), aluminum oxide containing nitrogen (also referred to as aluminum oxynitride) (AlON), and oxynitride containing oxygen Aluminum (also called aluminum nitride oxide) (AlNO), aluminum oxide, diamond-like carbon (DLC), nitrogen-containing carbon film (CN), PSG (phosphorus glass), BPSG (phosphorus boron glass), alumina film, other inorganic insulation It can be formed of a material selected from substances including a conductive material. A siloxane resin may also be used. Further, an organic insulating material may be used, and the organic material may be either photosensitive or non-photosensitive, and polyimide, acrylic, polyamide, polyimide amide, resist or benzocyclobutene, polysilazane, low dielectric constant (Low− k) Materials can be used. Moreover, an oxazole resin can also be used, for example, photocurable polybenzoxazole or the like can be used. Photocurable polybenzoxazole has a low dielectric constant (dielectric constant 2.9 at room temperature 1 MHz), high heat resistance (differential thermal balance (TGA) temperature increase 5 ° C./min, thermal decomposition temperature 550 ° C.), water absorption rate Is low (0.3% at normal temperature for 24 hours).

平坦化のために設ける層間絶縁層としては、耐熱性および絶縁性が高く、且つ、平坦化率の高いものが要求されるので、絶縁膜１８１の形成方法としては、スピンコート法で代表される塗布法を用いると好ましい。本実施の形態では、絶縁膜１８１として、シロキサン樹脂材料を用いた塗布膜を形成し、絶縁膜１８２としてＣＶＤ法を用いて窒化酸化珪素膜を形成する。     An interlayer insulating layer provided for planarization is required to have high heat resistance and high insulation and a high planarization rate. Therefore, a method for forming the insulating film 181 is represented by a spin coating method. It is preferable to use a coating method. In this embodiment, a coating film using a siloxane resin material is formed as the insulating film 181, and a silicon nitride oxide film is formed as the insulating film 182 using a CVD method.

絶縁膜１８１、絶縁膜１８２は、その他ディップ法、スプレー塗布、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター、ＣＶＤ法、蒸着法等を採用することができる。液滴吐出法により絶縁膜１８１、絶縁膜１８２を形成してもよい。液滴吐出法を用いた場合には材料液を節約することができる。また、液滴吐出法のようにパターンが転写、または描写できる方法、例えば印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）、ディスペンサ法なども用いることができる。     The insulating film 181 and the insulating film 182 can employ other dipping methods, spray coating, doctor knife, roll coater, curtain coater, knife coater, CVD method, vapor deposition method, and the like. The insulating film 181 and the insulating film 182 may be formed by a droplet discharge method. When the droplet discharge method is used, the material liquid can be saved. Further, a method capable of transferring or drawing a pattern, such as a droplet discharge method, for example, a printing method (a method for forming a pattern such as screen printing or offset printing), a dispenser method, or the like can be used.

本実施の形態では、プラズマ処理３１７により窒化、または酸化を行い、ゲート絶縁層１０７表面を緻密化し、絶縁膜３１６を形成する（図５（Ｂ）参照。）。プラズマ処理は実施の形態１と同様に行えばよい。     In this embodiment, nitridation or oxidation is performed by plasma treatment 317, the surface of the gate insulating layer 107 is densified, and an insulating film 316 is formed (see FIG. 5B). Plasma treatment may be performed in the same manner as in Embodiment Mode 1.

次に、図５（Ｃ）に示すように、層間絶縁層である絶縁膜１８１及び絶縁膜３１６に開口を形成する。絶縁膜１８１及び絶縁膜３１６は、接続領域２０５（図７（Ａ）参照）、周辺駆動回路領域２０４、配線領域２０３、外部端子接続領域２０２、切り離し領域２０１等では広面積にエッチングする必要がある。なお、接続領域２０５とは図７（Ａ）の上面図で示してある領域であり、ソース電極層又はドレイン電極層と同工程で作製される配線層と、後に発光素子の上部電極層となる第２の電極層とが電気的に接続する領域である。接続領域２０５は図５においては省略し図示していない。よって、接続領域２０５においても、絶縁膜１８１及び絶縁膜３１６に開口を設ける必要がある。しかし、画素領域２０６においては開口面積が、周辺駆動回路領域２０４等の開口面積と比較して非常に小さく、微細なものとなる。従って、画素領域の開口形成用のフォトリソグラフィ工程と、接続領域の開口形成用のフォトリソグラフィ工程とを設けると、エッチング条件のマージンをより広げることができる。その結果、歩留まりを向上させることができる。またエッチング条件のマージンが広がることにより、画素領域に形成されるコンタクトホールを高精度に形成することができる。     Next, as illustrated in FIG. 5C, openings are formed in the insulating film 181 and the insulating film 316 which are interlayer insulating layers. The insulating film 181 and the insulating film 316 need to be etched over a wide area in the connection region 205 (see FIG. 7A), the peripheral driver circuit region 204, the wiring region 203, the external terminal connection region 202, the separation region 201, and the like. . Note that the connection region 205 is a region shown in the top view in FIG. 7A, and is a wiring layer manufactured in the same step as the source or drain electrode layer and later becomes an upper electrode layer of the light-emitting element. This is a region where the second electrode layer is electrically connected. The connection area 205 is not shown in FIG. Therefore, it is necessary to provide openings in the insulating film 181 and the insulating film 316 also in the connection region 205. However, the opening area of the pixel region 206 is very small and fine compared to the opening area of the peripheral drive circuit region 204 and the like. Therefore, if a photolithography process for forming an opening in the pixel region and a photolithography process for forming an opening in the connection region are provided, a margin for etching conditions can be further increased. As a result, the yield can be improved. Further, since the margin of the etching condition is widened, the contact hole formed in the pixel region can be formed with high accuracy.

具体的には、接続領域２０５、周辺駆動回路領域２０４、配線領域２０３、外部端子接続領域２０２、切り離し領域２０１に設けられた絶縁膜１８１及び絶縁膜３１６に広面積な開口を形成する。そのため、画素領域２０６と、接続領域２０５、周辺駆動回路領域２０４、配線領域２０３、及び外部端子接続領域２０２とにおける非開口領域の絶縁膜１８１及び絶縁膜３１６を覆うようにマスクを形成する。エッチングは平行平板ＲＩＥ装置やＩＣＰエッチング装置を用いることができる。なおエッチング時間は、配線層や絶縁膜１６８がオーバーエッチングされる程度とするとよい。このようにオーバーエッチングされる程度とすると、基板内の膜厚バラツキと、エッチングレートのバラツキを低減することができる。このようにして接続領域２０５、周辺駆動回路領域２０４、配線領域２０３、外部端子接続領域２０２、切り離し領域２０１にそれぞれ開口が形成される。外部端子接続領域２０２には開口１８３が形成され、端子電極層１７８が露出する。     Specifically, wide openings are formed in the insulating film 181 and the insulating film 316 provided in the connection region 205, the peripheral driver circuit region 204, the wiring region 203, the external terminal connection region 202, and the separation region 201. Therefore, a mask is formed so as to cover the insulating film 181 and the insulating film 316 in the non-opening region in the pixel region 206, the connection region 205, the peripheral driver circuit region 204, the wiring region 203, and the external terminal connection region 202. For the etching, a parallel plate RIE apparatus or an ICP etching apparatus can be used. Note that the etching time is preferably set such that the wiring layer and the insulating film 168 are over-etched. When the over-etching is performed as described above, it is possible to reduce the film thickness variation in the substrate and the etching rate variation. In this way, openings are formed in the connection region 205, the peripheral drive circuit region 204, the wiring region 203, the external terminal connection region 202, and the separation region 201, respectively. An opening 183 is formed in the external terminal connection region 202, and the terminal electrode layer 178 is exposed.

その後、画素領域２０６の絶縁膜１８１及び絶縁膜３１６に微細な開口、つまりコンタクトホールを形成する。このとき、画素領域２０６の非開口領域と、接続領域２０５、周辺駆動回路領域２０４、配線領域２０３、及び外部端子接続領域２０２とにおける絶縁膜１８１及び絶縁膜３１６を覆うようにマスクを形成する。マスクは、画素領域２０６の開口形成用のマスクであり、所定な箇所に微細な開口が設けられている。このようなマスクとしては、例えばレジストマスクを用いることができる。     After that, minute openings, that is, contact holes are formed in the insulating film 181 and the insulating film 316 in the pixel region 206. At this time, a mask is formed so as to cover the insulating film 181 and the insulating film 316 in the non-opening region of the pixel region 206 and the connection region 205, the peripheral driver circuit region 204, the wiring region 203, and the external terminal connection region 202. The mask is a mask for forming an opening in the pixel region 206, and a fine opening is provided at a predetermined location. As such a mask, for example, a resist mask can be used.

そして、平行平板ＲＩＥ装置を用いて、絶縁膜１８１及び絶縁膜３１６をエッチングする。なおエッチング時間は、配線層や絶縁膜１６８がオーバーエッチングされる程度とするとよい。このようにオーバーエッチングされる程度とすると、基板内の膜厚バラツキと、エッチングレートのバラツキを低減することができる。     Then, the insulating film 181 and the insulating film 316 are etched using a parallel plate RIE apparatus. Note that the etching time is preferably set such that the wiring layer and the insulating film 168 are over-etched. When the over-etching is performed as described above, it is possible to reduce the film thickness variation in the substrate and the etching rate variation.

またエッチング装置にＩＣＰ装置を用いてもよい。以上の工程で、画素領域２０６にソース電極層又はドレイン電極層１７２ｂに達する開口１８４を形成する（図５（Ｃ）参照。）。     An ICP apparatus may be used as the etching apparatus. Through the above steps, an opening 184 reaching the source or drain electrode layer 172b is formed in the pixel region 206 (see FIG. 5C).

開口を形成するためのエッチングは、同個所において複数回行ってもよい。例えば、接続領域２０５の開口は広面積であるため、エッチングする量が多い。このような広面積な開口は、複数回エッチングしてもよい。また、その他の開口と比較して、深い開口を形成する場合、同様に複数回エッチングしてもよい。     The etching for forming the opening may be performed a plurality of times at the same location. For example, since the opening of the connection region 205 has a large area, the amount of etching is large. Such a wide-area opening may be etched a plurality of times. In addition, when a deep opening is formed as compared with other openings, etching may be performed a plurality of times in the same manner.

また、本実施の形態では、絶縁膜１８１及び絶縁膜３１６への開口の形成を複数回に分けて行う例をしめしたが、一回のエッチング工程によって形成しても良い。この場合、ＩＣＰ装置を用いて、ＩＣＰパワー７０００Ｗ、バイアスパワー１０００Ｗ、圧力０．８パスカル（Ｐａ）、エッチングガスとしてＣＦ４を２４０ｓｃｃｍ、Ｏ２を１６０ｓｃｃｍとしてエッチングする。バイアスパワーは１０００〜４０００Ｗが好ましい。一回のエッチング工程で開口が形成できるので工程が簡略化する利点がある。 Further, although an example in which the openings in the insulating film 181 and the insulating film 316 are formed in a plurality of times is described in this embodiment mode, the openings may be formed by one etching process. In this case, using an ICP apparatus, etching is performed with an ICP power of 7000 W, a bias power of 1000 W, a pressure of 0.8 Pascal (Pa), CF 4 as an etching gas of 240 sccm, and O 2 of 160 sccm. The bias power is preferably 1000 to 4000 W. Since the opening can be formed by one etching process, there is an advantage that the process is simplified.

次に、ソース電極層又はドレイン電極層１７２ｂと接するように、第１の電極層３９６（画素電極層ともいう。）を形成する。第１の電極層３９６は陽極、または陰極として機能し、Ｔｉ、Ｎｉ、Ｗ、Ｃｒ、Ｐｔ、Ｚｎ、Ｓｎ、Ｉｎ、またはＭｏから選ばれた元素、またはＴｉＮ、ＴｉＳｉＸＮＹ、ＷＳｉＸ、ＷＮＸ、ＷＳｉＸＮＹ、ＮｂＮなどの前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよい。 Next, a first electrode layer 396 (also referred to as a pixel electrode layer) is formed so as to be in contact with the source or drain electrode layer 172b. The first electrode layer 396 functions as an anode or a cathode, and an element selected from Ti, Ni, W, Cr, Pt, Zn, Sn, In, or Mo, or TiN, TiSi X N Y , WSi X , A film mainly containing an alloy material or compound material mainly containing the above elements such as WN X , WSi X N Y , or NbN or a stacked film thereof may be used in a total film thickness range of 100 nm to 800 nm.

本実施の形態では、表示素子として発光素子を用い、発光素子からの光を第１の電極層３９６側から取り出す構造のため、第１の電極層３９６が透光性を有する。第１の電極層３９６として、透明導電膜を形成し、所望の形状にエッチングすることで第１の電極層３９６を形成する（図６（Ａ）参照。）。本実施の形態では絶縁膜３１６は、第１の電極層３９６をエッチングにより形成する際に、エッチングストッパーとしても機能する。     In this embodiment, a light-emitting element is used as a display element and light from the light-emitting element is extracted from the first electrode layer 396 side; thus, the first electrode layer 396 has a light-transmitting property. A transparent conductive film is formed as the first electrode layer 396 and etched into a desired shape, whereby the first electrode layer 396 is formed (see FIG. 6A). In this embodiment mode, the insulating film 316 also functions as an etching stopper when the first electrode layer 396 is formed by etching.

本発明においては、透光性電極層である第１の電極層３９６に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。     In the present invention, a transparent conductive film made of a light-transmitting conductive material may be used for the first electrode layer 396 that is a light-transmitting electrode layer, specifically, an indium oxide containing tungsten oxide, Indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, or the like can be used. Needless to say, indium tin oxide (ITO), indium zinc oxide (IZO), indium tin oxide added with silicon oxide (ITSO), or the like can also be used.

各透光性を有する導電性材料の、組成比の一例を述べる。酸化タングステンを含むインジウム酸化物の組成比は、酸化タングステン１．０ｗｔ％、インジウム酸化物９９．０ｗｔ％とすればよい。酸化タングステンを含むインジウム亜鉛酸化物の組成比は、酸化タングステン１．０ｗｔ％、酸化亜鉛０．５ｗｔ％、インジウム酸化物９８．５ｗｔ％とすればよい。酸化チタンを含むインジウム酸化物は、酸化チタン１．０ｗｔ％〜５．０ｗｔ％、インジウム酸化物９９．０ｗｔ％〜９５．０ｗｔ％とすればよい。インジウム錫酸化物（ＩＴＯ）の組成比は、酸化錫１０．０ｗｔ％、インジウム酸化物９０．０ｗｔ％とすればよい。インジウム亜鉛酸化物（ＩＺＯ）の組成比は、酸化亜鉛１０．７ｗｔ％、インジウム酸化物８９．３ｗｔ％とすればよい。酸化チタンを含むインジウム錫酸化物の組成比は、酸化チタン５．０ｗｔ％、酸化錫１０．０ｗｔ％、インジウム酸化物８５．０ｗｔ％とすればよい。上記組成比は例であり、適宜その組成比の割合は設定すればよい。     An example of the composition ratio of each light-transmitting conductive material will be described. The composition ratio of indium oxide containing tungsten oxide may be 1.0 wt% tungsten oxide and 99.0 wt% indium oxide. The composition ratio of indium zinc oxide containing tungsten oxide may be 1.0 wt% tungsten oxide, 0.5 wt% zinc oxide, and 98.5 wt% indium oxide. The indium oxide containing titanium oxide may be 1.0 wt% to 5.0 wt% titanium oxide and 99.0 wt% to 95.0 wt% indium oxide. The composition ratio of indium tin oxide (ITO) may be 10.0 wt% tin oxide and 90.0 wt% indium oxide. The composition ratio of indium zinc oxide (IZO) may be 10.7 wt% zinc oxide and 89.3 wt% indium oxide. The composition ratio of indium tin oxide containing titanium oxide may be 5.0 wt% titanium oxide, 10.0 wt% tin oxide, and 85.0 wt% indium oxide. The above composition ratio is an example, and the ratio of the composition ratio may be set as appropriate.

また、透光性を有さない金属膜のような材料であっても膜厚を薄く（好ましくは、５ｎｍ〜３０ｎｍ程度の厚さ）して光を透過可能な状態としておくことで、第１の電極層３９６から光を放射することが可能となる。また、第１の電極層３９６に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。     Further, even when a material such as a metal film that does not have translucency is used, the first film thickness can be reduced by thinning (preferably about 5 nm to 30 nm) so that light can be transmitted. It becomes possible to emit light from the electrode layer 396. As the metal thin film that can be used for the first electrode layer 396, a conductive film formed of titanium, tungsten, nickel, gold, platinum, silver, aluminum, magnesium, calcium, lithium, or an alloy thereof is used. Can do.

第１の電極層３９６は、蒸着法、スパッタ法、ＣＶＤ法、印刷法、ディスペンサ法または液滴吐出法などを用いて形成することができる。本実施の形態では、第１の電極層３９６として、酸化タングステンを含むインジウム亜鉛酸化物を用いてスパッタリング法によって作製する。第１の電極層３９６は、好ましくは総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよく、本実施の形態では膜厚１２５ｎｍとする。     The first electrode layer 396 can be formed by an evaporation method, a sputtering method, a CVD method, a printing method, a dispenser method, a droplet discharge method, or the like. In this embodiment, the first electrode layer 396 is formed by sputtering using indium zinc oxide containing tungsten oxide. The first electrode layer 396 is preferably used with a total thickness of 100 nm to 800 nm, and in this embodiment, has a thickness of 125 nm.

第１の電極層３９６は、その表面が平坦化されるように、ＣＭＰ法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またＣＭＰ法を用いた研磨後に、第１の電極層３９６の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。     The first electrode layer 396 may be wiped with a CMP method or a polyvinyl alcohol-based porous body and polished so that the surface thereof is planarized. In addition, after polishing using the CMP method, the surface of the first electrode layer 396 may be irradiated with ultraviolet light, oxygen plasma treatment, or the like.

第１の電極層３９６を形成後、加熱処理を行ってもよい。この加熱処理により、第１の電極層３９６中に含まれる水分は放出される。よって、第１の電極層３９６は脱ガスなどを生じないため、第１の電極層上に水分によって劣化しやすい発光材料を形成しても、発光材料は劣化せず、信頼性の高い表示装置を作製することができる。     Heat treatment may be performed after the first electrode layer 396 is formed. By this heat treatment, moisture contained in the first electrode layer 396 is released. Therefore, since the first electrode layer 396 does not cause degassing or the like, even when a light-emitting material that is easily deteriorated by moisture is formed over the first electrode layer, the light-emitting material is not deteriorated and the display device has high reliability. Can be produced.

次に、第１の電極層３９６の端部、ソース電極層又はドレイン電極層を覆う絶縁層１８６（隔壁、障壁などとも呼ばれる）を形成する（図６（Ｂ）参照。）。また同工程で外部端子接続領域２０２に絶縁層１８７ａ、絶縁層１８７ｂを形成する。     Next, an insulating layer 186 (also referred to as a partition wall, a barrier, or the like) is formed to cover the end portion of the first electrode layer 396 and the source or drain electrode layer (see FIG. 6B). In the same step, an insulating layer 187a and an insulating layer 187b are formed in the external terminal connection region 202.

第１の電極層３９６と絶縁層１８６との材料の選択比が高ければ、第１の電極層３９６の一部を覆う隔壁として機能する絶縁層１８６を形成するために所望な形状にエッチングを行う際、第１の電極層３９６はエッチングストッパーとして機能する。     If the material selection ratio between the first electrode layer 396 and the insulating layer 186 is high, etching is performed into a desired shape in order to form the insulating layer 186 functioning as a partition wall that covers part of the first electrode layer 396. At this time, the first electrode layer 396 functions as an etching stopper.

本実施の形態では、発光素子に接して設けられる絶縁層１８６に無機絶縁材料を用いる。無機絶縁材料は、緻密な膜を成膜できるので、水分などの汚染物質を透過させない。よって、表示装置外部より進入する汚染物質による発光素子の劣化を防止することができる。     In this embodiment, an inorganic insulating material is used for the insulating layer 186 provided in contact with the light-emitting element. Since the inorganic insulating material can form a dense film, it does not transmit contaminants such as moisture. Therefore, deterioration of the light-emitting element due to contaminants entering from the outside of the display device can be prevented.

絶縁層１８６としては酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを用いることができ、単層でも２層、３層といった積層構造でもよい。また、絶縁層１８６の他の材料として、窒化アルミニウム、酸素含有量が窒素含有量よりも多い酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。シロキサンを含む材料を用いてもよい。     As the insulating layer 186, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, or the like can be used, and a single layer or a stacked structure of two layers or three layers may be used. As other materials for the insulating layer 186, aluminum nitride, aluminum oxynitride having an oxygen content higher than the nitrogen content, aluminum nitride oxide or aluminum oxide having a nitrogen content higher than the oxygen content, diamond-like carbon (DLC) ), Nitrogen-containing carbon, polysilazane, and other materials including inorganic insulating materials. A material containing siloxane may be used.

絶縁層１８６は、スパッタリング法、ＰＶＤ法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、また、選択的にパターンを形成できる液滴吐出法や、パターンが転写または描写できる印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）、ディスペンサ法、その他スピンコート法などの塗布法、ディッピング法などを用いることもできる。     The insulating layer 186 is formed by a sputtering method, a PVD method (Physical Vapor Deposition), a low pressure CVD method (LPCVD method), a CVD method such as a plasma CVD method (Chemical Vapor Deposition), or a droplet discharge capable of selectively forming a pattern. It is also possible to use a method, a printing method capable of transferring or drawing a pattern (a method of forming a pattern such as screen printing or offset printing), a coating method such as a dispenser method, a spin coating method, or a dipping method.

所望の形状に加工するエッチング加工は、プラズマエッチング（ドライエッチング）又はウエットエッチングのどちらを採用しても良い。大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３などのフッ素系のガス、又はＣｌ２、ＢＣｌ３などの塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。 As the etching process for processing into a desired shape, either plasma etching (dry etching) or wet etching may be employed. Plasma etching is suitable for processing large area substrates. As an etching gas, a fluorine-based gas such as CF 4 or NF 3 or a chlorine-based gas such as Cl 2 or BCl 3 may be used, and an inert gas such as He or Ar may be appropriately added. Further, if an atmospheric pressure discharge etching process is applied, a local electric discharge process is also possible, and it is not necessary to form a mask layer on the entire surface of the substrate.

絶縁層１８６は第１の電極層３９６の端部を覆っており、その側端部はテーパー形状を有している。絶縁層１８６の側端部におけるテーパー角度は、３０度より大きい（より好ましくは４０度以上）方が好ましく、７０度以下（より好ましくは６０度以下）が好ましい。また、絶縁層１８６は無機絶縁材料であるため、ＣＶＤ法やスパッタ法を用いて形成すると、被形成面の凹凸形状を反映して成膜される。この場合、膜厚が平坦化されないため、均等な膜厚で被形成面を被覆することができ、膜厚を比較的薄くすることができる。本実施の形態においては、絶縁層１８６の膜厚は１μｍ以下、好ましくは５００ｎｍ以下とするとよい。本実施の形態では３００ｎｍとする。 The insulating layer 186 covers the end portion of the first electrode layer 396, and the side end portion thereof has a tapered shape. The taper angle at the side edge of the insulating layer 186 is preferably greater than 30 degrees (more preferably 40 degrees or more), and preferably 70 degrees or less (more preferably 60 degrees or less). In addition, since the insulating layer 186 is an inorganic insulating material, when the insulating layer 186 is formed using a CVD method or a sputtering method, the insulating layer 186 is formed by reflecting the uneven shape of the surface to be formed. In this case, since the film thickness is not flattened, the surface to be formed can be covered with a uniform film thickness, and the film thickness can be made relatively thin. In this embodiment, the thickness of the insulating layer 186 is 1 μm or less, preferably 500 nm or less. In this embodiment, it is set to 300 nm.

本発明においては、隔壁となる絶縁層及び第１の電極層にプラズマ処理を行う。プラズマ処理を窒素雰囲気下、又は酸素雰囲気下で行うことにより、絶縁層及び第１の電極層表面を窒化、又は酸化する。プラズマ処理を用いて絶縁層及び第１の電極層を酸化又は窒化（もしくは酸化及び窒化両方行ってもよい）すると、絶縁層及び第１の電極層の表面が改質され、より緻密な絶縁層及び第１の電極層とすることができる。よって、ピンホール等の欠陥を抑制し表示装置の特性等を向上させることが可能となる。     In the present invention, plasma treatment is performed on the insulating layer to be a partition wall and the first electrode layer. By performing the plasma treatment in a nitrogen atmosphere or an oxygen atmosphere, the surfaces of the insulating layer and the first electrode layer are nitrided or oxidized. When the insulating layer and the first electrode layer are oxidized or nitrided (or both oxidation and nitridation may be performed) using plasma treatment, the surfaces of the insulating layer and the first electrode layer are modified, so that a denser insulating layer is obtained. And the first electrode layer. Therefore, defects such as pinholes can be suppressed and the characteristics of the display device can be improved.

プラズマ処理は実施の形態１と同様に行えばよい。ただし、本発明においてプラズマ処理を行う際、被処理物の隔壁となる絶縁層及び第１の電極層下に形成されている薄膜トランジスタの電気特性に悪影響を与えない程度の条件で行う。     Plasma treatment may be performed in the same manner as in Embodiment Mode 1. However, when plasma treatment is performed in the present invention, the plasma treatment is performed under conditions that do not adversely affect the electrical characteristics of the thin film transistor formed below the insulating layer and the first electrode layer which serve as partition walls of the object to be processed.

本実施の形態では、絶縁層１８６及び第１の電極層３９６にプラズマ処理３０５を行い、表面を改質処理された絶縁層３０７及び第１の電極層３０６を形成する（図６（Ｃ）参照。）。なお、同プラズマ処理工程により、絶縁層１８７ａ及び絶縁層１８７ｂも表面を改質され、絶縁層３０８ａ及び絶縁層３０８ｂとなる。本実施の形態では、絶縁層３０７として酸化窒化珪素膜を、第１の電極層３０６としてＩＴＳＯを用い、窒素雰囲気下でプラズマ処理を行う。この改質処理により絶縁層１８６及び第１の電極層３９６表面は窒化されより緻密化される。図６（Ｃ）においては、絶縁層３０７及び第１の電極層３０６において改質処理の行われた個所に斜線のハッチングを施し処理されたことが明確になるように示している。しかし改質処理領域は、ハッチング領域に限定されず、プラズマ処理の条件や、絶縁層１８６及び第１の電極層３９６の材料や膜厚によって変化し、条件を選択することで適宜制御することができる。     In this embodiment mode, plasma treatment 305 is performed on the insulating layer 186 and the first electrode layer 396, so that the insulating layer 307 and the first electrode layer 306 whose surfaces are modified are formed (see FIG. 6C). .) Note that the surfaces of the insulating layer 187a and the insulating layer 187b are also modified by the plasma treatment step, so that the insulating layer 308a and the insulating layer 308b are formed. In this embodiment, a silicon oxynitride film is used as the insulating layer 307, ITSO is used as the first electrode layer 306, and plasma treatment is performed in a nitrogen atmosphere. By this modification treatment, the surfaces of the insulating layer 186 and the first electrode layer 396 are nitrided and densified. FIG. 6C clearly shows that the portions subjected to the modification treatment in the insulating layer 307 and the first electrode layer 306 are hatched and treated. However, the modification treatment region is not limited to the hatching region, and changes depending on the plasma treatment conditions, the material and film thickness of the insulating layer 186 and the first electrode layer 396, and can be appropriately controlled by selecting the conditions. it can.

図７（Ａ）に示す接続領域２０５において、第２の電極層と同工程、同材料で形成される配線層はゲート電極層と同工程、同材料で形成される配線層と電気的に接続する。この接続のため、ゲート電極層と同工程、同材料で形成される配線層を露出する開口を形成するが、この開口周辺の段差を絶縁層１８６によって覆い、かつプラズマ処理によって段差をなだらかにすることで、積層する第２の電極層１８９の被覆性を向上させることができる。     In the connection region 205 illustrated in FIG. 7A, the wiring layer formed of the same material and in the same process as the second electrode layer is electrically connected to the wiring layer of the same process and the same material as the gate electrode layer. To do. For this connection, an opening exposing the wiring layer formed of the same material and in the same process as the gate electrode layer is formed. The step around the opening is covered with an insulating layer 186 and the step is smoothed by plasma treatment. Thus, the coverage of the second electrode layer 189 to be stacked can be improved.

また、さらに信頼性を向上させるため、電界発光層１８８の形成前に真空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で２００〜４００℃、好ましくは２５０〜３５０℃の加熱処理を行うことが望ましい。またそのまま大気に晒さずに電界発光層１８８を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。この熱処理で、第１の電極層となる導電膜や絶縁層（隔壁）に含有、付着している水分を放出することができる。この加熱処理は、真空を破らず、真空のチャンパー内を基板が輸送できるのであれば、先の加熱工程と兼ねることもでき、先の加熱工程を絶縁層（隔壁）形成後に、一度行えばよい。ここでは、層間絶縁膜と絶縁層（隔壁）とを高耐熱性を有する物質で形成すれば信頼性向上のための加熱処理工程を十分行うことができる。     In order to further improve the reliability, it is preferable to perform deaeration by performing vacuum heating before forming the electroluminescent layer 188. For example, before vapor deposition of the organic compound material, it is desirable to perform heat treatment at 200 to 400 ° C., preferably 250 to 350 ° C. in a reduced pressure atmosphere or an inert atmosphere in order to remove gas contained in the substrate. In addition, it is preferable to form the electroluminescent layer 188 by vacuum deposition or a droplet discharge method under reduced pressure without exposing it to the atmosphere. By this heat treatment, moisture contained in and adhering to the conductive film or insulating layer (partition wall) to be the first electrode layer can be released. This heat treatment can be combined with the previous heating step as long as the substrate can be transported in the vacuum chamber without breaking the vacuum, and the previous heating step may be performed once after the formation of the insulating layer (partition wall). . Here, if the interlayer insulating film and the insulating layer (partition wall) are formed using a material having high heat resistance, a heat treatment process for improving reliability can be sufficiently performed.

第１の電極層３９６の上には電界発光層１８８が形成される。なお、図７では一画素しか図示していないが、本実施の形態ではＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した電界電極層を作り分けている。電界発光層１８８は、実施の形態１で示したように作製すればよく、第１の電極層３９６上に、有機化合物と無機化合物を混合することにより、それぞれ単独では得られない高いキャリア注入性、キャリア輸送性という機能が得られる層が設けられている。     An electroluminescent layer 188 is formed over the first electrode layer 396. Although only one pixel is shown in FIG. 7, in the present embodiment, field electrode layers corresponding to each color of R (red), G (green), and B (blue) are separately formed. The electroluminescent layer 188 may be manufactured as shown in Embodiment Mode 1, and by mixing an organic compound and an inorganic compound over the first electrode layer 396, high carrier injectability that cannot be obtained individually. In addition, a layer that provides a function of carrier transportability is provided.

赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料（低分子または高分子材料など）は、液滴吐出法により形成することもできる。     A material that emits red (R), green (G), or blue (B) light (such as a low-molecular or high-molecular material) can also be formed by a droplet discharge method.

次に、電界発光層１８８の上に導電膜からなる第２の電極層１８９が設けられる。第２の電極層１８９としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、Ｍｇ、Ｉｎまたはこれらの合金や化合物ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、または窒化カルシウム）を用いればよい。こうして第１の電極層１８５、電界発光層１８８及び第２の電極層１８９からなる発光素子１９０が形成される（図７（Ｂ）参照。）。 Next, a second electrode layer 189 made of a conductive film is provided over the electroluminescent layer 188. As the second electrode layer 189, a material having a low work function (Al, Ag, Li, Ca, Mg, In, or an alloy or compound thereof such as MgAg, MgIn, AlLi, CaF 2 , or calcium nitride) may be used. Thus, a light-emitting element 190 including the first electrode layer 185, the electroluminescent layer 188, and the second electrode layer 189 is formed (see FIG. 7B).

図７に示した本実施の形態の表示装置において、発光素子１９０から発した光は、第１の電極層３９６側から、図７（Ｂ）中の矢印の方向に透過して射出される。     In the display device of this embodiment mode illustrated in FIG. 7, light emitted from the light-emitting element 190 is transmitted through and emitted from the first electrode layer 396 side in the direction of the arrow in FIG.

本実施の形態では、第２の電極層１８９上にパッシベーション膜（保護膜）として絶縁層を設けてもよい。このように第２の電極層１８９を覆うようにしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、窒化珪素、酸化珪素、酸化窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層を用いることができる。又はシロキサン樹脂を用いてもよい。     In this embodiment, an insulating layer may be provided as a passivation film (a protective film) over the second electrode layer 189. Thus, it is effective to provide a passivation film so as to cover the second electrode layer 189. As the passivation film, silicon nitride, silicon oxide, silicon oxynitride, silicon nitride oxide, aluminum nitride, aluminum oxynitride, aluminum nitride oxide or aluminum oxide having a nitrogen content higher than the oxygen content, diamond-like carbon (DLC), The insulating film includes a nitrogen-containing carbon film, and a single layer or a combination of the insulating films can be used. Alternatively, a siloxane resin may be used.

この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素膜、特にＤＬＣ膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低い電界発光層１８８の上方にも容易に成膜することができる。ＤＬＣ膜は、プラズマＣＶＤ法（代表的には、ＲＦプラズマＣＶＤ法、マイクロ波ＣＶＤ法、電子サイクロトロン共鳴（ＥＣＲ）ＣＶＤ法、熱フィラメントＣＶＤ法など）、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザ蒸着法などで形成することができる。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス（例えばＣＨ４、Ｃ２Ｈ２、Ｃ６Ｈ６など）とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。また、ＣＮ膜は反応ガスとしてＣ２Ｈ４ガスとＮ２ガスとを用いて形成すればよい。ＤＬＣ膜は酸素に対するブロッキング効果が高く、電界発光層１８８の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間に電界発光層１８８が酸化するといった問題を防止できる。 At this time, it is preferable to use a film with good coverage as the passivation film, and it is effective to use a carbon film, particularly a DLC film. Since the DLC film can be formed in a temperature range from room temperature to 100 ° C., it can be easily formed over the electroluminescent layer 188 having low heat resistance. The DLC film is formed by plasma CVD (typically, RF plasma CVD, microwave CVD, electron cyclotron resonance (ECR) CVD, hot filament CVD, etc.), combustion flame, sputtering, ion beam evaporation. It can be formed by laser vapor deposition. The reaction gas used for film formation was hydrogen gas and a hydrocarbon-based gas (for example, CH 4 , C 2 H 2 , C 6 H 6, etc.), ionized by glow discharge, and negative self-bias was applied. Films are formed by accelerated collision of ions with the cathode. The CN film may be formed using C 2 H 4 gas and N 2 gas as reaction gases. The DLC film has a high blocking effect against oxygen and can suppress oxidation of the electroluminescent layer 188. Therefore, the problem that the electroluminescent layer 188 is oxidized during the subsequent sealing process can be prevented.

このように発光素子１９０が形成された基板１００と、封止基板１９５とをシール材１９２によって固着し、発光素子を封止する（図７参照。）。シール材１９２としては、代表的には可視光硬化性、紫外線硬化性または熱硬化性の樹脂を用いるのが好ましい。例えば、ビスフェノールＡ型液状樹脂、ビスフェノールＡ型固形樹脂、含ブロムエポキシ樹脂、ビスフェノールＦ型樹脂、ビスフェノールＡＤ型樹脂、ビスフェノール型樹脂、クレゾール型樹脂、ノボラック型樹脂、環状脂肪族エポキシ樹脂、エピビス型エポキシ樹脂、グリシジルエステル樹脂、グリシジルアミン系樹脂、複素環式エポキシ樹脂、変性エポキシ樹脂等のエポキシ樹脂を用いることができる。なお、シール材で囲まれた領域には充填材１９３を充填してもよく、窒素雰囲気下で封止することによって、窒素等を封入してもよい。本実施の形態は、下面射出型のため、充填材１９３は透光性を有する必要はないが、充填材１９３を透過して光を取り出す構造の場合は、透光性を有する必要がある。代表的には可視光硬化、紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。以上の工程において、本実施の形態における、発光素子を用いた表示機能を有する表示装置が完成する。また充填材は、液状の状態で滴下し、表示装置内に充填することもできる。充填剤として、乾燥剤などの吸湿性を含む物質を用いると、さらなる吸水効果が得られ、素子の劣化を防ぐことができる。     The substrate 100 over which the light-emitting element 190 is formed in this manner and the sealing substrate 195 are fixed with a sealant 192 to seal the light-emitting element (see FIG. 7). As the sealant 192, it is typically preferable to use a visible light curable resin, an ultraviolet curable resin, or a thermosetting resin. For example, bisphenol A type liquid resin, bisphenol A type solid resin, bromine-containing epoxy resin, bisphenol F type resin, bisphenol AD type resin, bisphenol type resin, cresol type resin, novolac type resin, cyclic aliphatic epoxy resin, epibis type epoxy Epoxy resins such as resins, glycidyl ester resins, glycidyl amine resins, heterocyclic epoxy resins, and modified epoxy resins can be used. Note that a region surrounded by the sealant may be filled with a filler 193, or nitrogen or the like may be sealed by sealing in a nitrogen atmosphere. Since this embodiment mode is a bottom emission type, the filler 193 does not need to have translucency, but in the case of a structure in which light is extracted through the filler 193, the filler 193 needs to have translucency. Typically, a visible light curable, ultraviolet curable, or thermosetting epoxy resin may be used. Through the above steps, a display device having a display function using a light-emitting element in this embodiment is completed. Further, the filler can be dropped in a liquid state and filled in the display device. When a material having hygroscopicity such as a desiccant is used as the filler, a further water absorption effect can be obtained and deterioration of the element can be prevented.

ＥＬ表示パネル内には素子の水分による劣化を防ぐため、乾燥剤が設置される。本実施の形態では、乾燥剤は、画素領域を取り囲むように封止基板に形成された凹部に設置され、薄型化を妨げない構成とする。また、ゲート配線層に対応する領域にも乾燥剤を形成し、吸水面積を広く取っているので、吸水効果が高い。また、直接発光しないゲート配線層上に乾燥剤を形成しているので、光取り出し効率を低下させることもない。     A desiccant is installed in the EL display panel in order to prevent deterioration of the element due to moisture. In this embodiment mode, the desiccant is provided in a recess formed in the sealing substrate so as to surround the pixel region, and the thickness is not hindered. Moreover, since the desiccant is formed also in the area | region corresponding to a gate wiring layer and the water absorption area is taken wide, the water absorption effect is high. Further, since the desiccant is formed on the gate wiring layer that does not emit light directly, the light extraction efficiency is not lowered.

なお、本実施の形態では、ガラス基板で発光素子を封止した場合を示すが、封止の処理とは、発光素子を水分から保護するための処理であり、カバー材で機械的に封入する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等のバリア能力が高い薄膜により封止する方法のいずれかを用いる。カバー材としては、ガラス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側に光を放射させる場合は透光性でなければならない。また、カバー材と上記発光素子が形成された基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間の中に酸化バリウムに代表される吸湿材を設けることも有効である。この吸湿材は、シール材の上に接して設けても良いし、発光素子よりの光を妨げないような、隔壁の上や周辺部に設けても良い。さらに、カバー材と発光素子の形成された基板との空間を熱硬化性樹脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若しくは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効である。     Note that in this embodiment mode, a case where a light-emitting element is sealed with a glass substrate is shown; however, the sealing process is a process for protecting the light-emitting element from moisture and is mechanically sealed with a cover material. Any of a method, a method of encapsulating with a thermosetting resin or an ultraviolet light curable resin, or a method of encapsulating with a thin film having a high barrier ability such as a metal oxide or a nitride is used. As the cover material, glass, ceramics, plastic, or metal can be used. However, when light is emitted to the cover material side, it must be translucent. In addition, the cover material and the substrate on which the light emitting element is formed are bonded together using a sealing material such as a thermosetting resin or an ultraviolet light curable resin, and the resin is cured by heat treatment or ultraviolet light irradiation treatment to form a sealed space. Form. It is also effective to provide a hygroscopic material typified by barium oxide in this sealed space. This hygroscopic material may be provided in contact with the sealing material, or may be provided on the partition wall or in the peripheral portion so as not to block light from the light emitting element. Further, the space between the cover material and the substrate on which the light emitting element is formed can be filled with a thermosetting resin or an ultraviolet light curable resin. In this case, it is effective to add a moisture absorbing material typified by barium oxide in the thermosetting resin or the ultraviolet light curable resin.

図１２に、本実施の形態で作製する図７の表示装置において、ソース電極層又はドレイン電極層と第１の電極層が直接接して電気的な接続を行うのではなく、配線層を介して接続する例を示す。図１２の表示装置において、発光素子を駆動する薄膜トランジスタのソース電極層又はドレイン電極層と、第１の電極層３９５とは配線層１９９を介して電気的に接続している。また、図１２では、配線層１９９の上に第１の電極層３９５が一部積層するように接続しているが、先に第１の電極層３９５を形成し、その第１の電極層３９５上に接するように配線層１９９を形成する構成でもよい。     In the display device of FIG. 7 manufactured in this embodiment mode in FIG. 12, the source electrode layer or the drain electrode layer and the first electrode layer are not in direct contact with each other for electrical connection, but through the wiring layer. An example of connection is shown. In the display device in FIG. 12, the source electrode layer or the drain electrode layer of the thin film transistor for driving the light emitting element and the first electrode layer 395 are electrically connected to each other through the wiring layer 199. In FIG. 12, the first electrode layer 395 is connected to the wiring layer 199 so as to be partially stacked. However, the first electrode layer 395 is formed first, and the first electrode layer 395 is formed. The wiring layer 199 may be formed so as to be in contact with the top.

本実施の形態では、外部端子接続領域２０２において、端子電極層１７８に異方性導電層１９６によってＦＰＣ１９４を接続し、外部と電気的に接続する構造とする。また表示装置の上面図である図７（Ａ）で示すように、本実施の形態において作製される表示装置は信号線駆動回路を有する周辺駆動回路領域２０４、周辺駆動回路領域２０９のほかに、走査線駆動回路を有する周辺駆動回路領域２０７、周辺駆動回路領域２０８が設けられている。     In this embodiment mode, the FPC 194 is connected to the terminal electrode layer 178 with the anisotropic conductive layer 196 in the external terminal connection region 202 so as to be electrically connected to the outside. As shown in FIG. 7A, which is a top view of the display device, the display device manufactured in this embodiment includes a peripheral driver circuit region 204 and a peripheral driver circuit region 209 each including a signal line driver circuit. A peripheral driving circuit region 207 having a scanning line driving circuit and a peripheral driving circuit region 208 are provided.

本実施の形態では、上記のような回路で形成するが、本発明はこれに限定されず、周辺駆動回路としてＩＣチップを前述したＣＯＧ方式やＴＡＢ方式によって実装したものでもよい。また、ゲート線駆動回路、ソース線駆動回路は複数であっても単数であっても良い。     In this embodiment mode, the circuit is formed as described above. However, the present invention is not limited to this, and an IC chip may be mounted as a peripheral driver circuit by the above-described COG method or TAB method. Further, the gate line driver circuit and the source line driver circuit may be plural or singular.

また、本発明の表示装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、表示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。     In the display device of the present invention, the screen display driving method is not particularly limited. For example, a dot sequential driving method, a line sequential driving method, a surface sequential driving method, or the like may be used. Typically, a line sequential driving method is used, and a time-division gray scale driving method or an area gray scale driving method may be used as appropriate. The video signal input to the source line of the display device may be an analog signal or a digital signal, and a drive circuit or the like may be designed in accordance with the video signal as appropriate.

さらに、ビデオ信号がデジタルの表示装置において、画素に入力されるビデオ信号が定電圧（ＣＶ）のものと、定電流（ＣＣ）のものとがある。ビデオ信号が定電圧のもの（ＣＶ）には、発光素子に印加される電圧が一定のもの（ＣＶＣＶ）と、発光素子に印加される電流が一定のもの（ＣＶＣＣ）とがある。また、ビデオ信号が定電流のもの（ＣＣ）には、発光素子に印加される電圧が一定のもの（ＣＣＣＶ）と、発光素子に印加される電流が一定のもの（ＣＣＣＣ）とがある。     Furthermore, in a display device in which a video signal is digital, there are a video signal input to a pixel having a constant voltage (CV) and a constant current (CC). A video signal having a constant voltage (CV) includes a constant voltage (CVCV) applied to the light emitting element and a constant current (CVCC) applied to the light emitting element. In addition, a video signal having a constant current (CC) includes a constant voltage (CCCV) applied to the light emitting element and a constant current (CCCC) applied to the light emitting element.

本実施の形態は、実施の形態１、実施の形態２それぞれと組み合わせて用いることが可能である。     This embodiment can be used in combination with each of Embodiment 1 and Embodiment 2.

本発明を用いると、信頼性の高い表示装置を作製することができる。よって、高精細、高性能な表示装置を歩留まり良く製造することができる。     By using the present invention, a highly reliable display device can be manufactured. Therefore, a high-definition and high-performance display device can be manufactured with high yield.

（実施の形態４）
本発明の実施の形態を、図８乃至図１０を用いて説明する。本実施の形態は、実施の形態３で作製した表示装置において、第２の層間絶縁層（絶縁膜１８１及び絶縁膜１８２）を形成しない例を示す。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。 (Embodiment 4)
An embodiment of the present invention will be described with reference to FIGS. This embodiment shows an example in which the second interlayer insulating layer (the insulating film 181 and the insulating film 182) is not formed in the display device manufactured in Embodiment 3. Therefore, repetitive description of the same portion or a portion having a similar function is omitted.

実施の形態３で示したように、基板１００上に薄膜トランジスタ１７３、薄膜トランジスタ１７４、薄膜トランジスタ１７５、薄膜トランジスタ１７６を形成し、絶縁膜１６７、絶縁膜１６８を形成する。各薄膜トランジスタには半導体層のソース領域又はドレイン領域に接続するソース電極層又はドレイン電極層が形成されている。画素領域２０６に設けられた薄膜トランジスタ１７６におけるソース電極層又はドレイン電極層１７２ｂに接して第１の電極層１８５を形成する（図８（Ａ）参照。）。     As described in Embodiment 3, the thin film transistor 173, the thin film transistor 174, the thin film transistor 175, and the thin film transistor 176 are formed over the substrate 100, and the insulating film 167 and the insulating film 168 are formed. Each thin film transistor is provided with a source electrode layer or a drain electrode layer connected to a source region or a drain region of the semiconductor layer. A first electrode layer 185 is formed in contact with the source or drain electrode layer 172b in the thin film transistor 176 provided in the pixel region 206 (see FIG. 8A).

第１の電極層１８５は画素電極として機能し、実施の形態３における第１の電極層３９６と同様な材料と工程で形成すればよい。本実施の形態でも実施の形態１と同様に第１の電極層１８５中を、光を通過させて取り出すために、透光性を有する材料を用いる。本実施の形態では透明導電膜であるＩＴＳＯを第１の電極層１８５に用いて所望の形状に加工し形成する。     The first electrode layer 185 functions as a pixel electrode and may be formed using a material and a process similar to those of the first electrode layer 396 in Embodiment 3. In this embodiment mode, a material having a light-transmitting property is used in order to pass light through the first electrode layer 185 as in Embodiment Mode 1. In this embodiment mode, ITSO which is a transparent conductive film is used for the first electrode layer 185 to be processed into a desired shape.

本実施の形態では、発光素子に接して設けられる絶縁層３１０に無機絶縁材料を用いる。無機絶縁材料は、緻密な膜を成膜できるので、水分などの汚染物質を透過させない。よって、表示装置外部より進入する汚染物質による発光素子の劣化を防止することができる。絶縁層３１０を形成する同工程において絶縁層３１１ａ及び絶縁層３１１ｂも形成する。     In this embodiment, an inorganic insulating material is used for the insulating layer 310 provided in contact with the light-emitting element. Since the inorganic insulating material can form a dense film, it does not transmit contaminants such as moisture. Therefore, deterioration of the light-emitting element due to contaminants entering from the outside of the display device can be prevented. In the same step of forming the insulating layer 310, an insulating layer 311a and an insulating layer 311b are also formed.

絶縁層３１０としては酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素などを用いることができ、単層でも２層、３層といった積層構造でもよい。また、絶縁層１８６の他の材料として、窒化アルミニウム、酸素含有量が窒素含有量よりも多い酸化窒化アルミニウム、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウムまたは酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素、ポリシラザン、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。シロキサンを含む材料を用いてもよい。     As the insulating layer 310, silicon oxide, silicon nitride, silicon oxynitride, silicon nitride oxide, or the like can be used, and a single layer or a stacked structure of two layers or three layers may be used. As other materials for the insulating layer 186, aluminum nitride, aluminum oxynitride having an oxygen content higher than the nitrogen content, aluminum nitride oxide or aluminum oxide having a nitrogen content higher than the oxygen content, diamond-like carbon (DLC) ), Nitrogen-containing carbon, polysilazane, and other materials including inorganic insulating materials. A material containing siloxane may be used.

絶縁層３１０は、スパッタリング法、ＰＶＤ法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、減圧ＣＶＤ法（ＬＰＣＶＤ法）、またはプラズマＣＶＤ法等のＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、また、選択的にパターンを形成できる液滴吐出法や、パターンが転写または描写できる印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）、ディスペンサ法、その他スピンコート法などの塗布法、ディッピング法などを用いることもできる。     The insulating layer 310 is formed by a sputtering method, a PVD method (Physical Vapor Deposition), a low pressure CVD method (LPCVD method), a CVD method such as a plasma CVD method (Chemical Vapor Deposition), or a droplet discharge capable of selectively forming a pattern. It is also possible to use a method, a printing method capable of transferring or drawing a pattern (a method of forming a pattern such as screen printing or offset printing), a coating method such as a dispenser method, a spin coating method, or a dipping method.

所望の形状に加工するエッチング加工は、プラズマエッチング（ドライエッチング）又はウエットエッチングのどちらを採用しても良い。大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ４、ＮＦ３などのフッ素系のガス、又はＣｌ２、ＢＣｌ３などの塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。 As the etching process for processing into a desired shape, either plasma etching (dry etching) or wet etching may be employed. Plasma etching is suitable for processing large area substrates. As an etching gas, a fluorine-based gas such as CF 4 or NF 3 or a chlorine-based gas such as Cl 2 or BCl 3 may be used, and an inert gas such as He or Ar may be appropriately added. Further, if an atmospheric pressure discharge etching process is applied, a local electric discharge process is also possible, and it is not necessary to form a mask layer on the entire surface of the substrate.

絶縁層３１０は第１の電極層１８５の端部を覆っており、その側端部はテーパー形状を有している。絶縁層３１０の側端部におけるテーパー角度は、３０度より大きい（より好ましくは４０度以上）方が好ましく、７０度以下（より好ましくは６０度以下）が好ましい。また、絶縁層３１０は無機絶縁材料であるため、ＣＶＤ法やスパッタ法を用いて形成すると、被形成面の凹凸形状を反映して成膜される。この場合、膜厚が平坦化されないため、均等な膜厚で被形成面を被覆することができ、膜厚を比較的薄くすることができる。本実施の形態においては、絶縁層３１０の膜厚は１μｍ以下、好ましくは５００ｎｍ以下とするとよい。本実施の形態では３００ｎｍとする。 The insulating layer 310 covers the end portion of the first electrode layer 185, and the side end portion thereof has a tapered shape. The taper angle at the side end portion of the insulating layer 310 is preferably greater than 30 degrees (more preferably 40 degrees or more), and preferably 70 degrees or less (more preferably 60 degrees or less). In addition, since the insulating layer 310 is an inorganic insulating material, when the insulating layer 310 is formed using a CVD method or a sputtering method, the insulating layer 310 is formed to reflect the uneven shape of the surface to be formed. In this case, since the film thickness is not flattened, the surface to be formed can be covered with a uniform film thickness, and the film thickness can be made relatively thin. In this embodiment, the thickness of the insulating layer 310 is 1 μm or less, preferably 500 nm or less. In this embodiment, it is set to 300 nm.

本発明においては、隔壁となる絶縁層及び第１の電極層にプラズマ処理を行う。プラズマ処理を窒素雰囲気下、又は酸素雰囲気下で行うことにより、絶縁層及び第１の電極層表面を窒化、又は酸化する。プラズマ処理を用いて絶縁層及び第１の電極層を酸化又は窒化（もしくは酸化及び窒化両方行ってもよい）すると、絶縁層及び第１の電極層の表面が改質され、より緻密な絶縁層及び第１の電極層とすることができる。よって、ピンホール等の欠陥を抑制し表示装置の特性等を向上させることが可能となる。     In the present invention, plasma treatment is performed on the insulating layer to be a partition wall and the first electrode layer. By performing the plasma treatment in a nitrogen atmosphere or an oxygen atmosphere, the surfaces of the insulating layer and the first electrode layer are nitrided or oxidized. When the insulating layer and the first electrode layer are oxidized or nitrided (or both oxidation and nitridation may be performed) using plasma treatment, the surfaces of the insulating layer and the first electrode layer are modified, so that a denser insulating layer is obtained. And the first electrode layer. Therefore, defects such as pinholes can be suppressed and the characteristics of the display device can be improved.

プラズマ処理は実施の形態１と同様に行えばよい。ただし、本発明においてプラズマ処理を行う際、被処理物の隔壁となる絶縁層及び第１の電極層下に形成されている薄膜トランジスタの電気特性に悪影響を与えない程度の条件で行う。     Plasma treatment may be performed in the same manner as in Embodiment Mode 1. However, when plasma treatment is performed in the present invention, the plasma treatment is performed under conditions that do not adversely affect the electrical characteristics of the thin film transistor formed below the insulating layer and the first electrode layer which serve as partition walls of the object to be processed.

本実施の形態では、絶縁層３１０及び第１の電極層１８５にプラズマ処理３１８を行い、表面を改質処理された絶縁層３１９及び第１の電極層３２０を形成する（図８（Ｃ）参照。）。なお、同プラズマ処理工程により、絶縁層３１１ａ及び絶縁層３１１ｂも表面を改質され、絶縁層３１５ａ及び絶縁層３１５ｂとなる。本実施の形態では、絶縁層３１０として窒化酸化珪素膜を、第１の電極層１８５としてＩＴＳＯを用い、窒素雰囲気下でプラズマ処理を行う。この改質処理により絶縁層３１０及び第１の電極層１８５表面は窒化されより緻密化される。図８（Ｃ）においては、絶縁層３１９及び第１の電極層３２０において改質処理の行われた個所に斜線のハッチングを施し処理されたことが明確になるように示している。しかし改質処理領域は、ハッチング領域に限定されず、プラズマ処理の条件や、絶縁層３１０及び第１の電極層１８５の材料や膜厚によって変化し、条件を選択することで適宜制御することができる。     In this embodiment, plasma treatment 318 is performed on the insulating layer 310 and the first electrode layer 185 to form the insulating layer 319 and the first electrode layer 320 whose surfaces are modified (see FIG. 8C). .) Note that the surfaces of the insulating layer 311a and the insulating layer 311b are also modified by the plasma treatment step, so that the insulating layer 315a and the insulating layer 315b are formed. In this embodiment, a silicon nitride oxide film is used as the insulating layer 310, ITSO is used as the first electrode layer 185, and plasma treatment is performed in a nitrogen atmosphere. By this modification treatment, the surfaces of the insulating layer 310 and the first electrode layer 185 are nitrided and densified. FIG. 8C clearly shows that the portions of the insulating layer 319 and the first electrode layer 320 that have undergone the modification treatment are hatched with hatching. However, the reforming treatment region is not limited to the hatching region, and changes depending on the plasma treatment conditions, the material and film thickness of the insulating layer 310 and the first electrode layer 185, and can be appropriately controlled by selecting the conditions. it can.

第１の電極層上に電界発光層１８８を形成し、第２の電極層１８９を積層することによって発光素子１９０を形成する。外部端子接続領域２０２においては端子電極層１７８を異方性導電層１９６を介してＦＰＣ１９４が接着される。第２の電極層１８９を覆うようにパッシベーション膜１９１を形成する。基板１００はシール材１９２によって封止基板１９５と張り合わされ、表示装置内には充填材１９３が充填されている（図９参照。）。     The electroluminescent layer 188 is formed over the first electrode layer, and the second electrode layer 189 is stacked, whereby the light emitting element 190 is formed. In the external terminal connection region 202, the terminal electrode layer 178 is bonded to the FPC 194 through the anisotropic conductive layer 196. A passivation film 191 is formed so as to cover the second electrode layer 189. The substrate 100 is bonded to the sealing substrate 195 with a sealant 192, and the display device is filled with a filler 193 (see FIG. 9).

また図１０における表示装置は、第１の電極層３２０に相当する第１の電極層３９７を、薄膜トランジスタ１７６と接続するソース電極層又はドレイン電極層１７２ｂと相当するソース電極層又はドレイン電極層７８１の形成前に、絶縁膜１６８上に選択的に形成する例である。この場合、本実施の形態とはソース電極層又はドレイン電極層７８１と、第１の電極層３９７の接続構造が、第１の電極層３９７の上にソース電極層又はドレイン電極層７８１が積層する構造となる。第１の電極層３９７をソース電極層又はドレイン電極層７８１より先に形成すると、平坦な形成領域に形成できるので、被覆性がよく、ＣＭＰなどの研磨処理も十分に行えるので平坦性よく形成できる利点がある。     Further, in the display device in FIG. 10, the first electrode layer 397 corresponding to the first electrode layer 320 is connected to the thin film transistor 176 with the source or drain electrode layer 781 corresponding to the source or drain electrode layer 172 b. In this example, the insulating film 168 is selectively formed before the formation. In this case, the connection structure between the source or drain electrode layer 781 and the first electrode layer 397 is different from that in this embodiment, and the source or drain electrode layer 781 is stacked over the first electrode layer 397. It becomes a structure. When the first electrode layer 397 is formed before the source or drain electrode layer 781, the first electrode layer 397 can be formed in a flat formation region. Therefore, the first electrode layer 397 can be formed in a flat formation region. There are advantages.

本発明を用いると、信頼性の高い表示装置を作製することができる。よって、高精細、高性能な表示装置を歩留まり良く製造することができる。     By using the present invention, a highly reliable display device can be manufactured. Therefore, a high-definition and high-performance display device can be manufactured with high yield.

（実施の形態５）
本発明を適用して発光素子を有する表示装置を形成することができるが、該発光素子から発せられる光は、下方放射、上方放射、両方放射のいずれかを行う。本実施の形態では、両方放射型、上方放射型の例を、図１４及び図１５を用いて説明する。 (Embodiment 5)
Although a display device including a light-emitting element can be formed by applying the present invention, light emitted from the light-emitting element performs any one of downward emission, upward emission, and both emission. In this embodiment, examples of both the radiation type and the upward radiation type will be described with reference to FIGS.

図１５に示す表示装置は、素子基板１３００、薄膜トランジスタ１３５５、薄膜トランジスタ１３６５、薄膜トランジスタ１３７５、薄膜トランジスタ１３８５、第１の電極層１３１７、電界発光層１３１９、第２の電極層１３２０、充填材１３２２、シール材１３３２、絶縁膜１３０１ａ、絶縁膜１３０１ｂ、ゲート絶縁層１３１０、絶縁膜１３１１、絶縁膜１３１２、絶縁層１３１４、封止基板１３２５、配線層１３３３、端子電極層１３８１、異方性導電層１３８２、ＦＰＣ１３８３によって構成されている。表示装置は、外部端子接続領域２２２、封止領域２２３、周辺駆動回路領域２２４、画素領域２２６を有している。充填材１３２２は、液状の組成物の状態で、滴下法によって形成することができる。滴下法によって充填材が形成された素子基板１３００と封止基板１３２５を張り合わして発光表示装置を封止する。     A display device illustrated in FIG. 15 includes an element substrate 1300, a thin film transistor 1355, a thin film transistor 1365, a thin film transistor 1375, a thin film transistor 1385, a first electrode layer 1317, an electroluminescent layer 1319, a second electrode layer 1320, a filler 1322, and a sealant 1332. , Insulating film 1301a, insulating film 1301b, gate insulating layer 1310, insulating film 1311, insulating film 1312, insulating layer 1314, sealing substrate 1325, wiring layer 1333, terminal electrode layer 1381, anisotropic conductive layer 1382, and FPC 1383 Has been. The display device includes an external terminal connection region 222, a sealing region 223, a peripheral driver circuit region 224, and a pixel region 226. The filler 1322 can be formed by a dropping method in a liquid composition state. The element substrate 1300 on which the filler is formed and the sealing substrate 1325 are attached to each other by a dropping method to seal the light emitting display device.

図１５の表示装置においては、絶縁層１３１４及び第１の電極層１３１７表面はプラズマ処理によって窒化又は酸化されており、この改質処理によって絶縁層１３１４及び第１の電極層１３１７表面は緻密化している。さらに、絶縁膜１３１２にもプラズマ処理を行い、絶縁膜１３１２表面は窒化又は酸化によって改質処理され緻密化している。封止領域２２３において、ゲート絶縁層１３１０、絶縁膜１３１１、絶縁膜１３１２端部は、テーパー形状にエッチングされており、配線層１３３３が被覆するように形成されている。絶縁膜１３１２にプラズマ処理を行う際、絶縁膜１３１２端部が曲率を有するように加工すると、配線層１３３３の被覆性も向上することができる。従って、緻密化された絶縁膜１３１２に被覆性良く配線層１３３３を形成することでより、水分等の汚染物質の表示装置内への進入を遮断する効果が一層高まる。     In the display device of FIG. 15, the surfaces of the insulating layer 1314 and the first electrode layer 1317 are nitrided or oxidized by plasma treatment, and the surfaces of the insulating layer 1314 and the first electrode layer 1317 are densified by this modification treatment. Yes. Further, the insulating film 1312 is also subjected to plasma treatment, and the surface of the insulating film 1312 is densified by modification treatment by nitridation or oxidation. In the sealing region 223, end portions of the gate insulating layer 1310, the insulating film 1311, and the insulating film 1312 are etched into a tapered shape so as to cover the wiring layer 1333. When plasma treatment is performed on the insulating film 1312, if the end portion of the insulating film 1312 is processed to have a curvature, the coverage with the wiring layer 1333 can be improved. Therefore, by forming the wiring layer 1333 with high coverage on the densified insulating film 1312, the effect of blocking entry of contaminants such as moisture into the display device is further enhanced.

図１５の表示装置は、両面放射型であり、矢印の方向に素子基板１３００側からも、封止基板１３２５側からも光を放射する構造である。よって、第１の電極層１３１７及び第２の電極層１３２０として透光性電極層を用いる。     The display device in FIG. 15 is a dual emission type and has a structure in which light is emitted from both the element substrate 1300 side and the sealing substrate 1325 side in the direction of the arrow. Therefore, a light-transmitting electrode layer is used as the first electrode layer 1317 and the second electrode layer 1320.

本実施の形態においては、透光性電極層である第１の電極層１３１７及び第２の電極層１３２０に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。     In this embodiment mode, specifically, a transparent conductive film formed using a light-transmitting conductive material may be used for the first electrode layer 1317 and the second electrode layer 1320 which are light-transmitting electrode layers. Indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, or the like can be used. Needless to say, indium tin oxide (ITO), indium zinc oxide (IZO), indium tin oxide added with silicon oxide (ITSO), or the like can also be used.

各透光性を有する導電性材料の、組成比の一例を述べる。酸化タングステンを含むインジウム酸化物の組成比は、酸化タングステン１．０ｗｔ％、インジウム酸化物９９．０ｗｔ％とすればよい。酸化タングステンを含むインジウム亜鉛酸化物の組成比は、酸化タングステン１．０ｗｔ％、酸化亜鉛０．５ｗｔ％、インジウム酸化物９８．５ｗｔ％とすればよい。酸化チタンを含むインジウム酸化物は、酸化チタン１．０ｗｔ％〜５．０ｗｔ％、インジウム酸化物９９．０ｗｔ％〜９５．０ｗｔ％とすればよい。インジウム錫酸化物（ＩＴＯ）の組成比は、酸化錫１０．０ｗｔ％、インジウム酸化物９０．０ｗｔ％とすればよい。インジウム亜鉛酸化物（ＩＺＯ）の組成比は、酸化亜鉛１０．７ｗｔ％、インジウム酸化物８９．３ｗｔ％とすればよい。酸化チタンを含むインジウム錫酸化物の組成比は、酸化チタン５．０ｗｔ％、酸化錫１０．０ｗｔ％、インジウム酸化物８５．０ｗｔ％とすればよい。上記組成比は例であり、適宜その組成比の割合は設定すればよい。     An example of the composition ratio of each light-transmitting conductive material will be described. The composition ratio of indium oxide containing tungsten oxide may be 1.0 wt% tungsten oxide and 99.0 wt% indium oxide. The composition ratio of indium zinc oxide containing tungsten oxide may be 1.0 wt% tungsten oxide, 0.5 wt% zinc oxide, and 98.5 wt% indium oxide. The indium oxide containing titanium oxide may be 1.0 wt% to 5.0 wt% titanium oxide and 99.0 wt% to 95.0 wt% indium oxide. The composition ratio of indium tin oxide (ITO) may be 10.0 wt% tin oxide and 90.0 wt% indium oxide. The composition ratio of indium zinc oxide (IZO) may be 10.7 wt% zinc oxide and 89.3 wt% indium oxide. The composition ratio of indium tin oxide containing titanium oxide may be 5.0 wt% titanium oxide, 10.0 wt% tin oxide, and 85.0 wt% indium oxide. The above composition ratio is an example, and the ratio of the composition ratio may be set as appropriate.

また、透光性を有さない金属膜のような材料であっても膜厚を薄く（好ましくは、５ｎｍ〜３０ｎｍ程度の厚さ）して光を透過可能な状態としておくことで、第１の電極層１３１７及び第２の電極層１３２０から光を放射することが可能となる。また、第１の電極層１３１７及び第２の電極層１３２０に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。 Further, even when a material such as a metal film that does not have translucency is used, the first film thickness can be reduced by thinning (preferably about 5 nm to 30 nm) so that light can be transmitted. Light can be emitted from the electrode layer 1317 and the second electrode layer 1320. In addition, examples of the metal thin film that can be used for the first electrode layer 1317 and the second electrode layer 1320 include titanium, tungsten, nickel, gold, platinum, silver, aluminum, magnesium, calcium, lithium, and alloys thereof. A conductive film can be used.

以上のように、図１５の表示装置は、発光素子１３０５より放射される光が、第１の電極層１３１７及び第２の電極層１３２０両方を通過して、両面から光を放射する構成となる。     As described above, the display device in FIG. 15 has a structure in which light emitted from the light-emitting element 1305 passes through both the first electrode layer 1317 and the second electrode layer 1320 and emits light from both sides. .

図１４の表示装置は、矢印の方向に上方放射する構造である。図１４に示す表示装置は、素子基板１６００、薄膜トランジスタ１６５５、薄膜トランジスタ１６６５、薄膜トランジスタ１６７５、薄膜トランジスタ１６８５、配線層１６２４、第１の電極層１６１７、電界発光層１６１９、第２の電極層１６２０、保護膜１６２１、充填材１６２２、シール材１６３２、絶縁膜１６０１ａ、絶縁膜１６０１ｂ、ゲート絶縁層１６１０、絶縁膜１６１１、絶縁膜１６１２、絶縁層１６１４、封止基板１６２５、配線層１６３３、端子電極層１６８１、異方性導電層１６８２、ＦＰＣ１６８３によって構成されている。     The display device of FIG. 14 has a structure that radiates upward in the direction of the arrow. 14 includes an element substrate 1600, a thin film transistor 1655, a thin film transistor 1665, a thin film transistor 1675, a thin film transistor 1685, a wiring layer 1624, a first electrode layer 1617, an electroluminescent layer 1619, a second electrode layer 1620, and a protective film 1621. , Filler 1622, sealing material 1632, insulating film 1601a, insulating film 1601b, gate insulating layer 1610, insulating film 1611, insulating film 1612, insulating layer 1614, sealing substrate 1625, wiring layer 1633, terminal electrode layer 1681, anisotropic The conductive conductive layer 1682 and the FPC 1683 are included.

図１４の表示装置においては、絶縁層１６１４及び第１の電極層１６１７表面はプラズマ処理によって窒化又は酸化されており、この改質処理によって絶縁層１６１４及び第１の電極層１６１７表面は緻密化している。さらに、絶縁膜１６１２にもプラズマ処理を行い、絶縁膜１６１２表面は窒化又は酸化によって改質処理され緻密化している。封止領域２３３において、ゲート絶縁層１６１０、絶縁膜１６１１、絶縁膜１６１２端部は、テーパー形状にエッチングされており、配線層１６３３が被覆するように形成されている。絶縁膜１６１２にプラズマ処理を行う際、絶縁膜１６１２端部が曲率を有するように加工すると、配線層１６３３の被覆性も向上することができる。従って、緻密化された絶縁膜１６１２に被覆性良く配線層１６３３を形成することでより、水分等の汚染物質の表示装置内への進入を遮断する効果が一層高まる。     In the display device of FIG. 14, the surfaces of the insulating layer 1614 and the first electrode layer 1617 are nitrided or oxidized by plasma treatment, and the surfaces of the insulating layer 1614 and the first electrode layer 1617 are densified by this modification treatment. Yes. Further, plasma treatment is also performed on the insulating film 1612, and the surface of the insulating film 1612 is densified by modification treatment by nitridation or oxidation. In the sealing region 233, end portions of the gate insulating layer 1610, the insulating film 1611, and the insulating film 1612 are etched into a tapered shape so as to cover the wiring layer 1633. When plasma treatment is performed on the insulating film 1612, if the end portion of the insulating film 1612 is processed to have a curvature, the coverage with the wiring layer 1633 can be improved. Accordingly, by forming the wiring layer 1633 with high coverage on the densified insulating film 1612, the effect of blocking entry of contaminants such as moisture into the display device is further enhanced.

図１４、図１５における表示装置において、端子電極層１６８１に積層していた絶縁層はエッチングによって除去されている。このように端子電極層の周囲に透湿性を有する絶縁層を設けない構造であると信頼性がより向上する。また、表示装置は、外部端子接続領域２３２、封止領域２３３、周辺駆動回路領域２３４、画素領域２３６を有している。この場合、前述の図１５で示した両方放射型の表示装置において、第１の電極層１３１７の下に、反射性を有する金属層である配線層１６２４を形成する。配線層１６２４の上に透明導電膜である第１の電極層１６１７を形成する。配線層１６２４としては、反射性を有すればよいので、チタン、タングステン、ニッケル、金、白金、銀、銅、タンタル、モリブデン、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いればよい。好ましくは、可視光の領域で反射性が高い物質を用いることがよく、本実施の形態では、ＴｉＮ膜を用いる。     In the display device in FIGS. 14 and 15, the insulating layer stacked over the terminal electrode layer 1681 is removed by etching. As described above, the reliability is further improved when the insulating layer having moisture permeability is not provided around the terminal electrode layer. In addition, the display device includes an external terminal connection region 232, a sealing region 233, a peripheral driver circuit region 234, and a pixel region 236. In this case, in the dual emission display device shown in FIG. 15 described above, a wiring layer 1624 which is a reflective metal layer is formed under the first electrode layer 1317. A first electrode layer 1617 that is a transparent conductive film is formed over the wiring layer 1624. The wiring layer 1624 may have reflectivity, so that a conductive film made of titanium, tungsten, nickel, gold, platinum, silver, copper, tantalum, molybdenum, aluminum, magnesium, calcium, lithium, or an alloy thereof, or the like May be used. Preferably, a substance having high reflectivity in the visible light region is used. In this embodiment, a TiN film is used.

第１の電極層１６１７及び第２の電極層１６２０に、具体的には透光性を有する導電性材料からなる透明導電膜を用いればよく、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。     For the first electrode layer 1617 and the second electrode layer 1620, specifically, a transparent conductive film formed using a light-transmitting conductive material may be used. Indium oxide containing tungsten oxide or indium containing tungsten oxide may be used. Zinc oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, or the like can be used. Needless to say, indium tin oxide (ITO), indium zinc oxide (IZO), indium tin oxide added with silicon oxide (ITSO), or the like can also be used.

また、透光性を有さない金属膜のような材料であっても膜厚を薄く（好ましくは、５ｎｍ〜３０ｎｍ程度の厚さ）して光を透過可能な状態としておくことで、第２の電極層１６２０から光を放射することが可能となる。また、第２の電極層１６２０に用いることのできる金属薄膜としては、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、およびそれらの合金からなる導電膜などを用いることができる。     Further, even if the material is a material such as a metal film that does not have translucency, the second film thickness can be reduced (preferably, about 5 nm to 30 nm) so that light can be transmitted. It becomes possible to emit light from the electrode layer 1620. As the metal thin film that can be used for the second electrode layer 1620, a conductive film made of titanium, tungsten, nickel, gold, platinum, silver, aluminum, magnesium, calcium, lithium, or an alloy thereof is used. Can do.

本実施の形態で適用することができる発光素子１３０５、発光素子１６０５の構成を、図１８を用いて詳細に説明する。   The structures of the light-emitting element 1305 and the light-emitting element 1605 that can be applied to this embodiment will be described in detail with reference to FIGS.

図１８は本発明に用いることのできる発光素子の素子構造の一例であり、第１の電極層８７０と第２の電極層８５０との間に、有機化合物と無機化合物を混合してなる電界発光層８６０が狭持されている発光素子である。電界発光層８６０は、図示した通り、第１の層８０４、第２の層８０３、第３の層８０２から構成されており、特に第１の層８０４および第３の層８０２に大きな特徴を有する。   FIG. 18 illustrates an example of an element structure of a light-emitting element that can be used in the present invention. Electroluminescence is obtained by mixing an organic compound and an inorganic compound between a first electrode layer 870 and a second electrode layer 850. A light-emitting element in which the layer 860 is sandwiched. The electroluminescent layer 860 includes a first layer 804, a second layer 803, and a third layer 802 as shown in the drawing, and particularly has a great feature in the first layer 804 and the third layer 802. .

まず、第１の層８０４は、第２の層８０３にホールを輸送する機能を担う層であり、少なくとも第１の有機化合物と、第１の有機化合物に対して電子受容性を示す第１の無機化合物とを含む構成である。重要なのは、単に第１の有機化合物と第１の無機化合物が混ざり合っているのではなく、第１の無機化合物が第１の有機化合物に対して電子受容性を示す点である。このような構成とすることで、本来内在的なキャリアをほとんど有さない第１の有機化合物に多くのホールキャリアが発生し、極めて優れたホール注入性及びホール輸送性を示す。   First, the first layer 804 is a layer that has a function of transporting holes to the second layer 803, and includes a first organic compound and a first organic electron-accepting property with respect to the first organic compound. It is a structure containing an inorganic compound. What is important is not simply that the first organic compound and the first inorganic compound are mixed, but the first inorganic compound exhibits an electron accepting property with respect to the first organic compound. By adopting such a configuration, many hole carriers are generated in the first organic compound which has essentially no intrinsic carrier, and exhibits extremely excellent hole injection and hole transport properties.

したがって第１の層８０４は、無機化合物を混合することによって得られると考えられている効果（耐熱性の向上など）だけでなく、優れた導電性（第１の層８０４においては特に、ホール注入性およびホール輸送性）をも得ることができる。このことは、互いに電子的な相互作用を及ぼさない有機化合物と無機化合物を単に混合した従来のホール輸送層では、得られない効果である。この効果により、従来よりも駆動電圧を低くすることができる。また、駆動電圧の上昇を招くことなく第１の層８０４を厚くすることができるため、ゴミ等に起因する素子の短絡も抑制することができる。   Therefore, the first layer 804 has not only effects (such as improved heat resistance) that are considered to be obtained by mixing an inorganic compound, but also excellent conductivity (in particular, in the first layer 804, hole injection). Property and hole transport property). This is an effect that cannot be obtained with a conventional hole transport layer in which an organic compound and an inorganic compound that do not have an electronic interaction with each other are simply mixed. Due to this effect, the drive voltage can be made lower than in the prior art. Further, since the first layer 804 can be thickened without causing an increase in driving voltage, a short circuit of an element due to dust or the like can be suppressed.

ところで、上述したように、第１の有機化合物にはホールキャリアが発生するため、第１の有機化合物としてはホール輸送性の有機化合物が好ましい。ホール輸送性の有機化合物としては、例えば、フタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）、１，３，５−トリス［Ｎ，Ｎ−ジ（ｍ−トリル）アミノ］ベンゼン（略称：ｍ−ＭＴＤＡＢ）、Ｎ，Ｎ’−ジフェニル−Ｎ，Ｎ’−ビス（３−メチルフェニル）−１，１’−ビフェニル−４，４’−ジアミン（略称：ＴＰＤ）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＮＰＢ）、４，４’−ビス｛Ｎ−［４−ジ（ｍ−トリル）アミノ］フェニル−Ｎ−フェニルアミノ｝ビフェニル（略称：ＤＮＴＰＤ）、４，４’，４’’−トリス（Ｎ−カルバゾリル）トリフェニルアミン（略称：ＴＣＴＡ）などが挙げられるが、これらに限定されることはない。また、上述した化合物の中でも、ＴＤＡＴＡ、ＭＴＤＡＴＡ、ｍ−ＭＴＤＡＢ、ＴＰＤ、ＮＰＢ、ＤＮＴＰＤ、ＴＣＴＡなどに代表される芳香族アミン化合物は、ホールキャリアを発生しやすく、第１の有機化合物として好適な化合物群である。 By the way, as described above, since hole carriers are generated in the first organic compound, the first organic compound is preferably a hole-transporting organic compound. Examples of the hole-transporting organic compound include phthalocyanine (abbreviation: H 2 Pc), copper phthalocyanine (abbreviation: CuPc), vanadyl phthalocyanine (abbreviation: VOPc), 4,4 ′, 4 ″ -tris (N, N -Diphenylamino) triphenylamine (abbreviation: TDATA), 4,4 ′, 4 ″ -tris [N- (3-methylphenyl) -N-phenylamino] triphenylamine (abbreviation: MTDATA), 1,3 , 5-tris [N, N-di (m-tolyl) amino] benzene (abbreviation: m-MTDAB), N, N′-diphenyl-N, N′-bis (3-methylphenyl) -1,1 ′ -Biphenyl-4,4'-diamine (abbreviation: TPD), 4,4'-bis [N- (1-naphthyl) -N-phenylamino] biphenyl (abbreviation: NPB), 4,4'-bis {N -[4-di m-tolyl) amino] phenyl-N-phenylamino} biphenyl (abbreviation: DNTPD), 4,4 ′, 4 ″ -tris (N-carbazolyl) triphenylamine (abbreviation: TCTA), and the like. It is not limited to. Among the compounds described above, aromatic amine compounds typified by TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, TCTA, etc., are prone to generate hole carriers and are suitable as the first organic compound. A group.

一方、第１の無機化合物は、第１の有機化合物から電子を受け取りやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、周期表第４族乃至第１２族のいずれかの遷移金属酸化物が電子受容性を示しやすく好適である。具体的には、酸化チタン、酸化ジルコニウム、酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウム、酸化ルテニウム、酸化亜鉛などが挙げられる。また、上述した金属酸化物の中でも、周期表第４族乃至第８族のいずれかの遷移金属酸化物は電子受容性の高いものが多く、好ましい一群である。特に酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウムは真空蒸着が可能で扱いやすいため、好適である。   On the other hand, the first inorganic compound may be anything as long as it can easily receive electrons from the first organic compound, and various metal oxides or metal nitrides can be used. Any transition metal oxide belonging to Group 12 is preferable because it easily exhibits electron acceptability. Specific examples include titanium oxide, zirconium oxide, vanadium oxide, molybdenum oxide, tungsten oxide, rhenium oxide, ruthenium oxide, and zinc oxide. Among the metal oxides described above, any of the transition metal oxides in Groups 4 to 8 of the periodic table has a high electron accepting property and is a preferred group. Vanadium oxide, molybdenum oxide, tungsten oxide, and rhenium oxide are particularly preferable because they can be vacuum-deposited and are easy to handle.

なお、第１の層８０４は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。   Note that the first layer 804 may be formed by stacking a plurality of layers to which the above-described combination of an organic compound and an inorganic compound is applied. Moreover, other organic compounds or other inorganic compounds may be further contained.

次に、第３の層８０２について説明する。第３の層８０２は、第２の層８０３に電子を輸送する機能を担う層であり、少なくとも第３の有機化合物と、第３の有機化合物に対して電子供与性を示す第３の無機化合物とを含む構成である。重要なのは、単に第３の有機化合物と第３の無機化合物が混ざり合っているのではなく、第３の無機化合物が第３の有機化合物に対して電子供与性を示す点である。このような構成とすることで、本来内在的なキャリアをほとんど有さない第３の有機化合物に多くの電子キャリアが発生し、極めて優れた電子注入性及び電子輸送性を示す。   Next, the third layer 802 will be described. The third layer 802 is a layer having a function of transporting electrons to the second layer 803, and includes at least a third organic compound and a third inorganic compound that exhibits an electron donating property with respect to the third organic compound. It is the structure containing these. What is important is not that the third organic compound and the third inorganic compound are merely mixed, but that the third inorganic compound exhibits an electron donating property with respect to the third organic compound. By adopting such a structure, many electron carriers are generated in the third organic compound which has essentially no intrinsic carrier, and exhibits extremely excellent electron injection properties and electron transport properties.

したがって第３の層８０２は、無機化合物を混合することによって得られると考えられている効果（耐熱性の向上など）だけでなく、優れた導電性（第３の層８０２においては特に、電子注入性および輸送性）をも得ることができる。このことは、互いに電子的な相互作用を及ぼさない有機化合物と無機化合物を単に混合した従来の電子輸送層では、得られない効果である。この効果により、従来よりも駆動電圧を低くすることができる。また、駆動電圧の上昇を招くことなく第３の層８０２を厚くすることができるため、ゴミ等に起因する素子の短絡も抑制することができる。   Therefore, the third layer 802 has not only an effect (such as improvement in heat resistance) considered to be obtained by mixing an inorganic compound but also excellent conductivity (especially in the third layer 802, electron injection). And transportability) can also be obtained. This is an effect that cannot be obtained with a conventional electron transport layer in which an organic compound and an inorganic compound that do not have an electronic interaction with each other are simply mixed. Due to this effect, the drive voltage can be made lower than in the prior art. In addition, since the third layer 802 can be thickened without causing an increase in driving voltage, a short circuit of an element due to dust or the like can be suppressed.

ところで、上述したように、第３の有機化合物には電子キャリアが発生するため、第３の有機化合物としては電子輸送性の有機化合物が好ましい。電子輸送性の有機化合物としては、例えば、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（略称：ＢＡｌｑ）、ビス［２−（２’−ヒドロキシフェニル）ベンズオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２’−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、２，２’，２’’−（１，３，５−ベンゼントリイル）−トリス（１−フェニル−１Ｈ−ベンゾイミダゾール）（略称：ＴＰＢＩ）、３−（４−ビフェニリル）−４−フェニル−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ビフェニリル）−４−（４−エチルフェニル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）などが挙げられるが、これらに限定されることはない。また、上述した化合物の中でも、Ａｌｑ３、Ａｌｍｑ３、ＢｅＢｑ２、ＢＡｌｑ、Ｚｎ（ＢＯＸ）２、Ｚｎ（ＢＴＺ）２などに代表される芳香環を含むキレート配位子を有するキレート金属錯体や、ＢＰｈｅｎ、ＢＣＰなどに代表されるフェナントロリン骨格を有する有機化合物や、ＰＢＤ、ＯＸＤ−７などに代表されるオキサジアゾール骨格を有する有機化合物は、電子キャリアを発生しやすく、第３の有機化合物として好適な化合物群である。 By the way, as described above, since an electron carrier is generated in the third organic compound, the third organic compound is preferably an electron-transporting organic compound. Examples of the electron-transporting organic compound include tris (8-quinolinolato) aluminum (abbreviation: Alq 3 ), tris (4-methyl-8-quinolinolato) aluminum (abbreviation: Almq 3 ), bis (10-hydroxybenzo [ h] -quinolinato) beryllium (abbreviation: BeBq 2 ), bis (2-methyl-8-quinolinolato) (4-phenylphenolato) aluminum (abbreviation: BAlq), bis [2- (2′-hydroxyphenyl) benzoxa Zolato] zinc (abbreviation: Zn (BOX) 2 ), bis [2- (2′-hydroxyphenyl) benzothiazolate] zinc (abbreviation: Zn (BTZ) 2 ), bathophenanthroline (abbreviation: BPhen), bathocuproin (abbreviation: BCP), 2- (4-biphenylyl) -5- (4-tert-butylphenyl)- , 3,4-oxadiazole (abbreviation: PBD), 1,3-bis [5- (4-tert-butylphenyl) -1,3,4-oxadiazol-2-yl] benzene (abbreviation: OXD) -7), 2,2 ′, 2 ″-(1,3,5-benzenetriyl) -tris (1-phenyl-1H-benzimidazole) (abbreviation: TPBI), 3- (4-biphenylyl)- 4-phenyl-5- (4-tert-butylphenyl) -1,2,4-triazole (abbreviation: TAZ), 3- (4-biphenylyl) -4- (4-ethylphenyl) -5- (4- tert-butylphenyl) -1,2,4-triazole (abbreviation: p-EtTAZ) and the like, but are not limited thereto. Among the compounds described above, a chelate metal complex having a chelate ligand containing an aromatic ring typified by Alq 3 , Almq 3 , BeBq 2 , BAlq, Zn (BOX) 2 , Zn (BTZ) 2 , Organic compounds having a phenanthroline skeleton typified by BPhen, BCP, etc., and organic compounds having an oxadiazole skeleton typified by PBD, OXD-7, etc. are likely to generate electron carriers and are suitable as a third organic compound. Compound group.

一方、第３の無機化合物は、第３の有機化合物に電子を与えやすいものであれば何であってもよく、種々の金属酸化物または金属窒化物が可能であるが、アルカリ金属酸化物、アルカリ土類金属酸化物、希土類金属酸化物、アルカリ金属窒化物、アルカリ土類金属窒化物、希土類金属窒化物が電子供与性を示しやすく好適である。具体的には、酸化リチウム、酸化ストロンチウム、酸化バリウム、酸化エルビウム、窒化リチウム、窒化マグネシウム、窒化カルシウム、窒化イットリウム、窒化ランタンなどが挙げられる。特に酸化リチウム、酸化バリウム、窒化リチウム、窒化マグネシウム、窒化カルシウムは真空蒸着が可能で扱いやすいため、好適である。   On the other hand, the third inorganic compound may be anything as long as it easily gives electrons to the third organic compound, and various metal oxides or metal nitrides can be used. Earth metal oxides, rare earth metal oxides, alkali metal nitrides, alkaline earth metal nitrides, and rare earth metal nitrides are preferable because they easily exhibit electron donating properties. Specific examples include lithium oxide, strontium oxide, barium oxide, erbium oxide, lithium nitride, magnesium nitride, calcium nitride, yttrium nitride, and lanthanum nitride. In particular, lithium oxide, barium oxide, lithium nitride, magnesium nitride, and calcium nitride are preferable because they can be vacuum-deposited and are easy to handle.

なお、第３の層８０２は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。   Note that the third layer 802 may be formed by stacking a plurality of layers to which the above-described combination of an organic compound and an inorganic compound is applied. Moreover, other organic compounds or other inorganic compounds may be further contained.

次に、第２の層８０３について説明する。第２の層８０３は発光機能を担う層であり、発光性の第２の有機化合物を含む。また、第２の無機化合物を含む構成であってもよい。第２の層８０３は、種々の発光性の有機化合物、無機化合物を用いて形成することができる。ただし、第２の層８０３は、第１の層８０４や第３の層８０２に比べて電流が流れにくいと考えられるため、その膜厚は１０ｎｍ〜１００ｎｍ程度が好ましい。   Next, the second layer 803 will be described. The second layer 803 is a layer having a light emitting function and includes a light emitting second organic compound. Moreover, the structure containing a 2nd inorganic compound may be sufficient. The second layer 803 can be formed using various light-emitting organic compounds and inorganic compounds. However, since the second layer 803 is less likely to flow current than the first layer 804 and the third layer 802, the thickness is preferably about 10 nm to 100 nm.

第２の有機化合物としては、発光性の有機化合物であれば特に限定されることはなく、例えば、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、９，１０−ジ（２−ナフチル）−２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）、４，４’−ビス（２，２−ジフェニルビニル）ビフェニル（略称：ＤＰＶＢｉ）、クマリン３０、クマリン６、クマリン５４５、クマリン５４５Ｔ、ペリレン、ルブレン、ペリフランテン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン（略称：ＴＢＰ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）、５，１２−ジフェニルテトラセン、４−（ジシアノメチレン）−２−メチル−［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＤＣＭ１）、４−（ジシアノメチレン）−２−メチル−６−［２−（ジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＭ２）、４−（ジシアノメチレン）−２，６−ビス［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＢｉｓＤＣＭ）等が挙げられる。また、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ピコリナート）（略称：ＦＩｒｐｉｃ）、ビス｛２−［３’，５’−ビス（トリフルオロメチル）フェニル］ピリジナト−Ｎ，Ｃ２’｝イリジウム（ピコリナート）（略称：Ｉｒ（ＣＦ３ｐｐｙ）２（ｐｉｃ））、トリス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（略称：Ｉｒ（ｐｐｙ）３）、ビス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｐｙ）２（ａｃａｃ））、ビス［２−（２’−チエニル）ピリジナト−Ｎ，Ｃ３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｔｈｐ）２（ａｃａｃ））、ビス（２−フェニルキノリナト−Ｎ，Ｃ２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｑ）２（ａｃａｃ））、ビス［２−（２’−ベンゾチエニル）ピリジナト−Ｎ，Ｃ３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｂｔｐ）２（ａｃａｃ））などの燐光を放出できる化合物用いることもできる。 The second organic compound is not particularly limited as long as it is a luminescent organic compound. For example, 9,10-di (2-naphthyl) anthracene (abbreviation: DNA), 9,10-di (2 -Naphthyl) -2-tert-butylanthracene (abbreviation: t-BuDNA), 4,4'-bis (2,2-diphenylvinyl) biphenyl (abbreviation: DPVBi), coumarin 30, coumarin 6, coumarin 545, coumarin 545T Perylene, rubrene, periflanthene, 2,5,8,11-tetra (tert-butyl) perylene (abbreviation: TBP), 9,10-diphenylanthracene (abbreviation: DPA), 5,12-diphenyltetracene, 4- ( Dicyanomethylene) -2-methyl- [p- (dimethylamino) styryl] -4H-pyran (abbreviation: DCM1), 4- (di Cyanomethylene) -2-methyl-6- [2- (julolidin-9-yl) ethenyl] -4H-pyran (abbreviation: DCM2), 4- (dicyanomethylene) -2,6-bis [p- (dimethylamino) ) Styryl] -4H-pyran (abbreviation: BisDCM) and the like. In addition, bis [2- (4 ′, 6′-difluorophenyl) pyridinato-N, C 2 ′ ] iridium (picolinate) (abbreviation: FIrpic), bis {2- [3 ′, 5′-bis (trifluoromethyl) ) Phenyl] pyridinato-N, C 2 ′ } iridium (picolinate) (abbreviation: Ir (CF 3 ppy) 2 (pic)), tris (2-phenylpyridinato-N, C 2 ′ ) iridium (abbreviation: Ir (Ppy) 3 ), bis (2-phenylpyridinato-N, C 2 ′ ) iridium (acetylacetonate) (abbreviation: Ir (ppy) 2 (acac)), bis [2- (2′-thienyl) pyridinato -N, C 3 '] iridium (acetylacetonate) (abbreviation: Ir (thp) 2 (acac )), bis (2-phenylquinolinato--N, C 2') iridium (Asechirua Tonato) (abbreviation: Ir (pq) 2 (acac )), bis [2- (2'-benzothienyl) pyridinato -N, C 3 '] iridium (acetylacetonate) (abbreviation: Ir (btp) 2 (acac A compound capable of emitting phosphorescence such as)) can also be used.

第２の層８０３を一重項励起発光材料の他、金属錯体などを含む三重項励起材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。 For the second layer 803, a triplet excitation material containing a metal complex or the like may be used in addition to the singlet excitation light-emitting material. For example, among red light emitting pixels, green light emitting pixels, and blue light emitting pixels, a red light emitting pixel having a relatively short luminance half time is formed of a triplet excitation light emitting material, and the other A singlet excited luminescent material is used. The triplet excited luminescent material has a feature that the light emission efficiency is good, so that less power is required to obtain the same luminance. That is, when applied to a red pixel, the amount of current flowing through the light emitting element can be reduced, so that reliability can be improved. As a reduction in power consumption, a red light-emitting pixel and a green light-emitting pixel may be formed using a triplet excitation light-emitting material, and a blue light-emitting pixel may be formed using a singlet excitation light-emitting material. By forming a green light-emitting element having high human visibility with a triplet excited light-emitting material, power consumption can be further reduced.

また、第２の層８０３においては、上述した発光を示す第２の有機化合物だけでなく、さらに他の有機化合物が添加されていてもよい。添加できる有機化合物としては、例えば、先に述べたＴＤＡＴＡ、ＭＴＤＡＴＡ、ｍ−ＭＴＤＡＢ、ＴＰＤ、ＮＰＢ、ＤＮＴＰＤ、ＴＣＴＡ、Ａｌｑ３、Ａｌｍｑ３、ＢｅＢｑ２、ＢＡｌｑ、Ｚｎ（ＢＯＸ）２、Ｚｎ（ＢＴＺ）２、ＢＰｈｅｎ、ＢＣＰ、ＰＢＤ、ＯＸＤ−７、ＴＰＢＩ、ＴＡＺ、ｐ−ＥｔＴＡＺ、ＤＮＡ、ｔ−ＢｕＤＮＡ、ＤＰＶＢｉなどの他、４，４’−ビス（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）などを用いることができるが、これらに限定されることはない。なお、このように第２の有機化合物以外に添加する有機化合物は、第２の有機化合物を効率良く発光させるため、第２の有機化合物の励起エネルギーよりも大きい励起エネルギーを有し、かつ第２の有機化合物よりも多く添加されていることが好ましい（それにより、第２の有機化合物の濃度消光を防ぐことができる）。あるいはまた、他の機能として、第２の有機化合物と共に発光を示してもよい（それにより、白色発光なども可能となる）。 Further, in the second layer 803, not only the second organic compound that emits light but also other organic compounds may be added. Examples of the organic compound that can be added include TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, TCTA, Alq 3 , Almq 3 , BeBq 2 , BAlq, Zn (BOX) 2 , and Zn (BTZ) described above. 2 , BPhen, BCP, PBD, OXD-7, TPBI, TAZ, p-EtTAZ, DNA, t-BuDNA, DPVBi, etc., 4,4′-bis (N-carbazolyl) biphenyl (abbreviation: CBP), 1 , 3,5-tris [4- (N-carbazolyl) phenyl] benzene (abbreviation: TCPB) can be used, but is not limited thereto. In addition, the organic compound added in addition to the second organic compound in this way has an excitation energy larger than the excitation energy of the second organic compound in order to efficiently emit the second organic compound, and the second organic compound. It is preferable to add more than the organic compound (by this, concentration quenching of the second organic compound can be prevented). Or as another function, you may show light emission with a 2nd organic compound (Thereby, white light emission etc. are also attained).

第２の層８０３は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルターを設けた構成とすることで、色純度の向上や、画素部の鏡面化（映り込み）の防止を図ることができる。フィルターを設けることで、従来必要であるとされていた円偏光板などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部（表示画面）を見た場合に起こる色調の変化を低減することができる。     The second layer 803 may have a structure in which a light emitting layer having a different emission wavelength band is formed for each pixel to perform color display. Typically, a light emitting layer corresponding to each color of R (red), G (green), and B (blue) is formed. In this case as well, it is possible to improve color purity and prevent mirror reflection (reflection) of the pixel portion by providing a filter that transmits light in the emission wavelength band on the light emission side of the pixel. Can do. By providing the filter, it is possible to omit a circularly polarizing plate that has been conventionally required, and it is possible to eliminate the loss of light emitted from the light emitting layer. Furthermore, a change in color tone that occurs when the pixel portion (display screen) is viewed obliquely can be reduced.

第２の層８０３で用いることのできる材料は低分子系有機発光材料でも高分子系有機発光材料でもよい。高分子系有機発光材料は低分子系に比べて物理的強度が高く、素子の耐久性が高い。また塗布により成膜することが可能であるので、素子の作製が比較的容易である。     The material that can be used for the second layer 803 may be a low molecular weight organic light emitting material or a high molecular weight organic light emitting material. The polymer organic light emitting material has higher physical strength and higher device durability than the low molecular weight material. In addition, since the film can be formed by coating, the device can be manufactured relatively easily.

発光色は、発光層を形成する材料で決まるため、これらを選択することで所望の発光を示す発光素子を形成することができる。発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。     Since the light emission color is determined by the material for forming the light emitting layer, a light emitting element exhibiting desired light emission can be formed by selecting these materials. Examples of the polymer electroluminescent material that can be used for forming the light emitting layer include polyparaphenylene vinylene, polyparaphenylene, polythiophene, and polyfluorene.

ポリパラフェニレンビニレン系には、ポリ（パラフェニレンビニレン） ［ＰＰＶ］ の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレンビニレン） ［ＲＯ−ＰＰＶ］、ポリ（２−（２’−エチル−ヘキソキシ）−５−メトキシ−１，４−フェニレンビニレン）［ＭＥＨ−ＰＰＶ］、ポリ（２−（ジアルコキシフェニル）−１，４−フェニレンビニレン）［ＲＯＰｈ−ＰＰＶ］等が挙げられる。ポリパラフェニレン系には、ポリパラフェニレン［ＰＰＰ］の誘導体、ポリ（２，５−ジアルコキシ−１，４−フェニレン）［ＲＯ−ＰＰＰ］、ポリ（２，５−ジヘキソキシ−１，４−フェニレン）等が挙げられる。ポリチオフェン系には、ポリチオフェン［ＰＴ］の誘導体、ポリ（３−アルキルチオフェン）［ＰＡＴ］、ポリ（３−ヘキシルチオフェン）［ＰＨＴ］、ポリ（３−シクロヘキシルチオフェン）［ＰＣＨＴ］、ポリ（３−シクロヘキシル−４−メチルチオフェン）［ＰＣＨＭＴ］、ポリ（３，４−ジシクロヘキシルチオフェン）［ＰＤＣＨＴ］、ポリ［３−（４−オクチルフェニル）−チオフェン］［ＰＯＰＴ］、ポリ［３−（４−オクチルフェニル）−２，２ビチオフェン］［ＰＴＯＰＴ］等が挙げられる。ポリフルオレン系には、ポリフルオレン［ＰＦ］の誘導体、ポリ（９，９−ジアルキルフルオレン）［ＰＤＡＦ］、ポリ（９，９−ジオクチルフルオレン）［ＰＤＯＦ］等が挙げられる。     Examples of the polyparaphenylene vinylene include poly (paraphenylene vinylene) [PPV] derivatives, poly (2,5-dialkoxy-1,4-phenylene vinylene) [RO-PPV], poly (2- (2′- Ethyl-hexoxy) -5-methoxy-1,4-phenylenevinylene) [MEH-PPV], poly (2- (dialkoxyphenyl) -1,4-phenylenevinylene) [ROPh-PPV] and the like. Examples of polyparaphenylene include derivatives of polyparaphenylene [PPP], poly (2,5-dialkoxy-1,4-phenylene) [RO-PPP], poly (2,5-dihexoxy-1,4-phenylene). ) And the like. The polythiophene series includes polythiophene [PT] derivatives, poly (3-alkylthiophene) [PAT], poly (3-hexylthiophene) [PHT], poly (3-cyclohexylthiophene) [PCHT], poly (3-cyclohexyl). -4-methylthiophene) [PCHMT], poly (3,4-dicyclohexylthiophene) [PDCHT], poly [3- (4-octylphenyl) -thiophene] [POPT], poly [3- (4-octylphenyl) -2,2 bithiophene] [PTOPT] and the like. Examples of the polyfluorene series include polyfluorene [PF] derivatives, poly (9,9-dialkylfluorene) [PDAF], poly (9,9-dioctylfluorene) [PDOF], and the like.

前記第２の無機化合物としては、第２の有機化合物の発光を消光しにくい無機化合物であれば何であってもよく、種々の金属酸化物や金属窒化物を用いることができる。特に、周期表第１３族または第１４族の金属酸化物は、第２の有機化合物の発光を消光しにくいため好ましく、具体的には酸化アルミニウム、酸化ガリウム、酸化ケイ素、酸化ゲルマニウムが好適である。ただし、これらに限定されることはない。   The second inorganic compound may be any inorganic compound as long as it is difficult to quench the light emission of the second organic compound, and various metal oxides and metal nitrides can be used. In particular, a metal oxide of Group 13 or Group 14 of the periodic table is preferable because it is difficult to quench the light emission of the second organic compound, and specifically, aluminum oxide, gallium oxide, silicon oxide, and germanium oxide are preferable. . However, it is not limited to these.

なお、第２の層８０３は、上述した有機化合物と無機化合物の組み合わせを適用した層を、複数積層して形成していてもよい。また、他の有機化合物あるいは他の無機化合物をさらに含んでいてもよい。発光層の層構造は変化しうるものであり、特定の電子注入領域や発光領域を備えていない代わりに、もっぱらこの目的用の電極層を備えたり、発光性の材料を分散させて備えたりする変形は、本発明の趣旨を逸脱しない範囲において許容されうるものである。   Note that the second layer 803 may be formed by stacking a plurality of layers to which the above-described combination of an organic compound and an inorganic compound is applied. Moreover, other organic compounds or other inorganic compounds may be further contained. The layer structure of the light-emitting layer can be changed, and instead of having a specific electron injection region or light-emitting region, an electrode layer for this purpose is provided, or a light-emitting material is dispersed. Modifications can be made without departing from the spirit of the present invention.

上記のような材料で形成した発光素子は、順方向にバイアスすることで発光する。発光素子を用いて形成する表示装置の画素は、単純マトリクス方式、若しくはアクティブマトリクス方式で駆動することができる。いずれにしても、個々の画素は、ある特定のタイミングで順方向バイアスを印加して発光させることとなるが、ある一定期間は非発光状態となっている。この非発光時間に逆方向のバイアスを印加することで発光素子の信頼性を向上させることができる。発光素子では、一定駆動条件下で発光強度が低下する劣化や、画素内で非発光領域が拡大して見かけ上輝度が低下する劣化モードがあるが、順方向及び逆方向にバイアスを印加する交流的な駆動を行うことで、劣化の進行を遅くすることができ、発光表示装置の信頼性を向上させることができる。また、デジタル駆動、アナログ駆動どちらでも適用可能である。     A light-emitting element formed using the above materials emits light by being forward-biased. A pixel of a display device formed using a light-emitting element can be driven by a simple matrix method or an active matrix method. In any case, each pixel emits light by applying a forward bias at a specific timing, but is in a non-light emitting state for a certain period. By applying a reverse bias during this non-light emitting time, the reliability of the light emitting element can be improved. The light emitting element has a degradation mode in which the light emission intensity decreases under a constant driving condition and a degradation mode in which the non-light emitting area is enlarged in the pixel and the luminance is apparently decreased. However, alternating current that applies a bias in the forward and reverse directions. By performing a typical drive, the progress of deterioration can be delayed, and the reliability of the light-emitting display device can be improved. Further, either digital driving or analog driving can be applied.

よって、封止基板にカラーフィルタ（着色層）を形成してもよい。カラーフィルタ（着色層）は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ（着色層）を用いると、高精細な表示を行うこともできる。カラーフィルタ（着色層）により、各ＲＧＢの発光スペクトルにおいてブロードなピークが鋭いピークになるように補正できるからである。     Therefore, a color filter (colored layer) may be formed on the sealing substrate. The color filter (colored layer) can be formed by an evaporation method or a droplet discharge method. When the color filter (colored layer) is used, high-definition display can be performed. This is because the color filter (colored layer) can be corrected so that a broad peak becomes a sharp peak in the emission spectrum of each RGB.

単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ（着色層）や色変換層は、例えば第２の基板（封止基板）に形成し、基板へ張り合わせればよい。     Full color display can be performed by forming a material exhibiting monochromatic light emission and combining a color filter and a color conversion layer. The color filter (colored layer) and the color conversion layer may be formed, for example, on the second substrate (sealing substrate) and attached to the substrate.

もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイプの表示装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部が適しており、主に文字や記号を表示することができる。     Of course, monochromatic light emission may be displayed. For example, an area color type display device may be formed using monochromatic light emission. As the area color type, a passive matrix type display unit is suitable, and characters and symbols can be mainly displayed.

第１の電極層８７０及び第２の電極層８５０は仕事関数を考慮して材料を選択する必要があり、そして第１の電極層８７０及び第２の電極層８５０は、画素構成によりいずれも陽極、又は陰極となりうる。駆動用薄膜トランジスタの極性がｐチャネル型である場合、図１８（Ａ）のように第１の電極層８７０を陽極、第２の電極層８５０を陰極とするとよい。また、駆動用薄膜トランジスタの極性がｎチャネル型である場合、図１８（Ｂ）のように、第１の電極層８７０を陰極、第２の電極層８５０を陽極とすると好ましい。第１の電極層８７０および第２の電極層８５０に用いることのできる材料について述べる。第１の電極層８７０、第２の電極層８５０が陽極として機能する場合は仕事関数の大きい材料（具体的には４．５ｅＶ以上の材料）が好ましく、第１の電極層、第２の電極層８５０が陰極として機能する場合は仕事関数の小さい材料（具体的には３．５ｅＶ以下の材料）が好ましい。しかしながら、第１の層８０４のホール注入、ホール輸送特性や、第３の層８０２の電子注入特性、電子輸送特性が優れているため、第１の電極層８７０、第２の電極層８５０共に、ほとんど仕事関数の制限を受けることなく、種々の材料を用いることができる。   The materials of the first electrode layer 870 and the second electrode layer 850 need to be selected in consideration of the work function, and both the first electrode layer 870 and the second electrode layer 850 are anodes depending on the pixel structure. Or a cathode. In the case where the polarity of the driving thin film transistor is a p-channel type, the first electrode layer 870 may be an anode and the second electrode layer 850 may be a cathode as illustrated in FIG. In the case where the polarity of the driving thin film transistor is an n-channel type, it is preferable that the first electrode layer 870 be a cathode and the second electrode layer 850 be an anode as shown in FIG. Materials that can be used for the first electrode layer 870 and the second electrode layer 850 are described. In the case where the first electrode layer 870 and the second electrode layer 850 function as anodes, a material having a high work function (specifically, a material of 4.5 eV or more) is preferable, and the first electrode layer and the second electrode In the case where the layer 850 functions as a cathode, a material having a low work function (specifically, a material having a value of 3.5 eV or less) is preferable. However, since the hole injection and hole transport characteristics of the first layer 804 and the electron injection and electron transport characteristics of the third layer 802 are excellent, both the first electrode layer 870 and the second electrode layer 850 are Various materials can be used with almost no work function limitation.

図１８（Ａ）、（Ｂ）における発光素子は、第１の電極層８７０より光を取り出す構造のため、第２の電極層８５０は、必ずしも光透光性を有する必要はない。第２の電極層８５０としては、Ｔｉ、Ｎｉ、Ｗ、Ｃｒ、Ｐｔ、Ｚｎ、Ｓｎ、Ｉｎ、Ｔａ、Ａｌ、Ｃｕ、Ａｕ、Ａｇ、Ｍｇ、Ｃａ、ＬｉまたはＭｏから選ばれた元素、またはＴｉＮ、ＴｉＳｉＸＮＹ、ＷＳｉＸ、ＷＮＸ、ＷＳｉＸＮＹ、ＮｂＮなどの前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよい。 18A and 18B has a structure in which light is extracted from the first electrode layer 870, the second electrode layer 850 does not necessarily have a light-transmitting property. As the second electrode layer 850, an element selected from Ti, Ni, W, Cr, Pt, Zn, Sn, In, Ta, Al, Cu, Au, Ag, Mg, Ca, Li, or Mo, or TiN , TiSi X N Y , WSi X , WN X , WSi X N Y , NbN, or other alloy material or compound material containing the above elements as a main component, or a laminated film thereof having a total film thickness of 100 nm to 800 nm It may be used in the range.

第２の電極層８５０は、蒸着法、スパッタ法、ＣＶＤ法、印刷法、ディスペンサ法または液滴吐出法などを用いて形成することができる。     The second electrode layer 850 can be formed by an evaporation method, a sputtering method, a CVD method, a printing method, a dispenser method, a droplet discharge method, or the like.

また、第２の電極層８５０に第１の電極層８７０で用いる材料のような透光性を有する導電性材料を用いると、第２の電極層８５０からも光を取り出す構造となり、発光素子から放射される光は、第１の電極層８７０と第２の電極層８５０との両方より放射される両方放射構造とすることができる。     In addition, when a light-transmitting conductive material such as a material used for the first electrode layer 870 is used for the second electrode layer 850, light is extracted from the second electrode layer 850, so that the light-emitting element can emit light. The emitted light can be a dual emission structure that is emitted from both the first electrode layer 870 and the second electrode layer 850.

なお、第１の電極層８７０や第２の電極層８５０の種類を変えることで、本発明の発光素子は様々なバリエーションを有する。   Note that the light-emitting element of the present invention has various variations by changing types of the first electrode layer 870 and the second electrode layer 850.

図１８（Ｂ）は、電界発光層８６０が、第１の電極層８７０側から第３の層８０２、第２の層、第１の層８０４の順で構成されているケースである。   FIG. 18B illustrates a case where the electroluminescent layer 860 includes the third layer 802, the second layer, and the first layer 804 in this order from the first electrode layer 870 side.

以上で述べたように、本発明に適用することのできる発光素子は、第１の電極層８７０と第２の電極層８５０との間に狭持された層が、有機化合物と無機化合物が複合された層を含む電界発光層８６０から成っている。そして、有機化合物と無機化合物を混合することにより、それぞれ単独では得られない高いキャリア注入性、キャリア輸送性という機能が得られる層（すなわち、第１の層８０４および第３の層８０２）が設けられている有機及び無機複合型の発光素子である。また、上記第１の層８０４、第３の層８０２は、第１の電極層８７０側に設けられる場合、特に有機化合物と無機化合物が複合された層である必要があり、第２の電極層８５０側に設けられる場合、有機化合物、無機化合物のみであってもよい。   As described above, in the light-emitting element that can be applied to the present invention, the layer sandwiched between the first electrode layer 870 and the second electrode layer 850 is a composite of an organic compound and an inorganic compound. The electroluminescent layer 860 includes the layer formed. Then, by mixing the organic compound and the inorganic compound, there are provided layers (that is, the first layer 804 and the third layer 802) that can obtain functions of high carrier injection and carrier transport that cannot be obtained independently. This is an organic and inorganic composite light emitting element. In addition, when the first layer 804 and the third layer 802 are provided on the first electrode layer 870 side, the first layer 804 and the third layer 802 need to be a layer in which an organic compound and an inorganic compound are combined. When provided on the 850 side, only an organic compound or an inorganic compound may be used.

なお、電界発光層８６０は有機化合物と無機化合物が混合された層であるが、その形成方法としては種々の手法を用いることができる。例えば、有機化合物と無機化合物の両方を抵抗加熱により蒸発させ、共蒸着する手法が挙げられる。その他、有機化合物を抵抗加熱により蒸発させる一方で、無機化合物をエレクトロンビーム（ＥＢ）により蒸発させ、共蒸着してもよい。また、有機化合物を抵抗加熱により蒸発させると同時に、無機化合物をスパッタリングし、両方を同時に堆積する手法も挙げられる。その他、湿式法により成膜してもよい。   Note that although the electroluminescent layer 860 is a layer in which an organic compound and an inorganic compound are mixed, various methods can be used as a formation method thereof. For example, there is a technique in which both an organic compound and an inorganic compound are evaporated by resistance heating and co-evaporated. In addition, while the organic compound is evaporated by resistance heating, the inorganic compound may be evaporated by electron beam (EB) and co-evaporated. Further, there is a method of evaporating the organic compound by resistance heating and simultaneously sputtering the inorganic compound and depositing both at the same time. In addition, the film may be formed by a wet method.

また、第１の電極層８７０および第２の電極層８５０に関しても同様に、抵抗加熱による蒸着法、ＥＢ蒸着法、スパッタリング、湿式法などを用いることができる。   Similarly, for the first electrode layer 870 and the second electrode layer 850, a vapor deposition method using resistance heating, an EB vapor deposition method, a sputtering method, a wet method, or the like can be used.

図１８（Ｃ）は、図１８（Ａ）において、第１の電極層８７０に反射性を有する電極層を用い、第２の電極層８５０に透光性を有する電極層を用いており、発光素子より放射された光は第１の電極層８７０で反射され、第２の電極層８５０を透過して放射される。同様に図１８（Ｄ）は、図１８（Ｂ）において、第１の電極層８７０に反射性を有する電極層を用い、第２の電極層８５０に透光性を有する電極層を用いており、発光素子より放射された光は第１の電極層８７０で反射され、第２の電極層８５０を透過して放射される。     FIG. 18C illustrates a structure in which a reflective electrode layer is used for the first electrode layer 870 and a light-transmitting electrode layer is used for the second electrode layer 850 in FIG. Light emitted from the element is reflected by the first electrode layer 870 and transmitted through the second electrode layer 850 to be emitted. Similarly, in FIG. 18D, a reflective electrode layer is used for the first electrode layer 870 and a light-transmitting electrode layer is used for the second electrode layer 850 in FIG. 18B. The light emitted from the light emitting element is reflected by the first electrode layer 870 and is transmitted through the second electrode layer 850 and emitted.

本実施の形態は、上記の実施の形態１乃至４と自由に組み合わせることが可能である。     This embodiment mode can be freely combined with any of Embodiment Modes 1 to 4.

本発明を用いると、信頼性の高い表示装置を作製することができる。よって、高精細、高性能な表示装置を歩留まり良く製造することができる。     By using the present invention, a highly reliable display device can be manufactured. Therefore, a high-definition and high-performance display device can be manufactured with high yield.

（実施の形態６）
本発明の実施の形態を、図１３を用いて説明する。本実施の形態は、実施の形態１で作製した表示装置において、薄膜トランジスタのゲート電極層の構造が異なる例を示す。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。 (Embodiment 6)
An embodiment of the present invention will be described with reference to FIG. This embodiment shows an example in which the structure of the gate electrode layer of the thin film transistor is different in the display device manufactured in Embodiment 1. Therefore, repetitive description of the same portion or a portion having a similar function is omitted.

図１３（Ａ）乃至（Ｃ）は、作製工程にある表示装置であり、実施の形態３で示した図４（Ｂ）の表示装置と対応している。     13A to 13C illustrate a display device in a manufacturing process, which corresponds to the display device in FIG. 4B described in Embodiment 3.

図１３（Ａ）において、周辺駆動回路領域２１４に薄膜トランジスタ２７３及び薄膜トランジスタ２７４が、画素領域２１６に薄膜トランジスタ２７５及び薄膜トランジスタ２７６が設けられている。図１３（Ａ）における薄膜トランジスタのゲート電極層は２層の導電膜の積層で構成され、上層のゲート電極層が下層のゲート電極層より幅が細く加工グされている。下層のゲート電極層はテーパー形状を有しているが、上層のゲート電極層はテーパー形状を有していない。このように、ゲート電極層はテーパー形状を有していても良いし、側面の角度が垂直に近く、テーパー形状を有さなくてもよい。     In FIG. 13A, a thin film transistor 273 and a thin film transistor 274 are provided in the peripheral driver circuit region 214, and a thin film transistor 275 and a thin film transistor 276 are provided in the pixel region 216. The gate electrode layer of the thin film transistor in FIG. 13A includes a stack of two conductive films, and the upper gate electrode layer is processed to be narrower than the lower gate electrode layer. The lower gate electrode layer has a tapered shape, but the upper gate electrode layer does not have a tapered shape. As described above, the gate electrode layer may have a tapered shape, or the angle of the side surface may be close to vertical and may not have a tapered shape.

図１３（Ｂ）において、周辺駆動回路領域２１４に薄膜トランジスタ３７３及び薄膜トランジスタ３７４が、画素領域２１６に薄膜トランジスタ３７５及び薄膜トランジスタ３７６が設けられている。図１３（Ｂ）における薄膜トランジスタのゲート電極層も２層の導電膜の積層で構成されているが、上層のゲート電極層と下層のゲート電極層は連続的なテーパー形状を有している。     In FIG. 13B, a thin film transistor 373 and a thin film transistor 374 are provided in the peripheral driver circuit region 214, and a thin film transistor 375 and a thin film transistor 376 are provided in the pixel region 216. Although the gate electrode layer of the thin film transistor in FIG. 13B is also formed of a stack of two conductive films, the upper gate electrode layer and the lower gate electrode layer have a continuous taper shape.

また、図１３（Ｂ）において、ゲート絶縁層３７７は、表面をプラズマ処理による窒化又は酸化している。プラズマ処理の条件は実施の形態１と同様に行えばよい。この改質処理により、ゲート絶縁層３７７表面は緻密化されるので、図１３（Ａ）や図１３（Ｃ）のゲート絶縁層がゲート電極層を形成する際のエッチングによって、膜厚が減っているのに対し、ゲート絶縁層３７７は膜減りしていない。よって、ゲート絶縁層３７７は、ゲート絶縁層は半導体層を十分に被覆することができるので、ゲート絶縁層の被覆不良に起因する他の導電層と半導体層とのショート等を防止することができる。     In FIG. 13B, the surface of the gate insulating layer 377 is nitrided or oxidized by plasma treatment. The plasma treatment conditions may be the same as in the first embodiment. Since the surface of the gate insulating layer 377 is densified by this modification treatment, the thickness of the gate insulating layer in FIGS. 13A and 13C is reduced by etching when the gate electrode layer is formed. In contrast, the gate insulating layer 377 is not reduced. Therefore, since the gate insulating layer 377 can sufficiently cover the semiconductor layer, the gate insulating layer 377 can prevent a short circuit between the other conductive layer and the semiconductor layer due to poor coverage of the gate insulating layer. .

図１３（Ｃ）において、周辺駆動回路領域２１４に薄膜トランジスタ４７３及び薄膜トランジスタ４７４が、画素領域２１６に薄膜トランジスタ４７５及び薄膜トランジスタ４７６が設けられている。図１３（Ｃ）における薄膜トランジスタのゲート電極層は、単層構造でありテーパー形状を有している。このようにゲート電極層は単層構造でもよい。     In FIG. 13C, a thin film transistor 473 and a thin film transistor 474 are provided in the peripheral driver circuit region 214, and a thin film transistor 475 and a thin film transistor 476 are provided in the pixel region 216. The gate electrode layer of the thin film transistor in FIG. 13C has a single-layer structure and has a tapered shape. Thus, the gate electrode layer may have a single layer structure.

図１３（Ｃ）における表示装置は、ゲート絶縁層がゲート絶縁層４７７とゲート絶縁層上に選択的に設けられたゲート絶縁層４７８とで構成されている。このように、ゲート絶縁層４７８は、ゲート電極層の下に選択的に設けられても良く、その端部はテーパー形状を有していてもよい。図１３（Ｃ）においては、ゲート絶縁層４７８の端部とその上に形成されるゲート電極層の端部は両方テーパー形状を有しており、連続的に形成されているが、段差を有するように不連続に形成されても良い。本実施の形態では、ゲート絶縁層４７７に酸化窒化珪素膜を用い、ゲート絶縁層４７８に窒化珪素膜を用いる。     In the display device in FIG. 13C, a gate insulating layer includes a gate insulating layer 477 and a gate insulating layer 478 which is selectively provided over the gate insulating layer. As described above, the gate insulating layer 478 may be selectively provided below the gate electrode layer, and an end portion thereof may have a tapered shape. In FIG. 13C, the end portion of the gate insulating layer 478 and the end portion of the gate electrode layer formed thereover are both tapered and formed continuously, but have a step. Thus, it may be formed discontinuously. In this embodiment, a silicon oxynitride film is used for the gate insulating layer 477 and a silicon nitride film is used for the gate insulating layer 478.

以上のように、ゲート電極層はその構成と形状によって様々な構造をとりうる。よって作製される表示装置も様々な構造を示す。半導体層中の不純物領域は、ゲート電極層をマスクとして自己整合的に形成される場合、ゲート電極層の構造によってその不純物領域の構造や濃度分布が変化する。以上のことも考慮して設計を行うと所望の機能を有する薄膜トランジスタを作製することができる。     As described above, the gate electrode layer can have various structures depending on its configuration and shape. Therefore, display devices manufactured also have various structures. When the impurity region in the semiconductor layer is formed in a self-aligned manner using the gate electrode layer as a mask, the structure and concentration distribution of the impurity region vary depending on the structure of the gate electrode layer. When designing is performed in consideration of the above, a thin film transistor having a desired function can be manufactured.

本実施の形態は、実施の形態１乃至５とそれぞれと組み合わせて用いることが可能である。     This embodiment mode can be used in combination with each of Embodiment Modes 1 to 5.

（実施の形態７）
本発明の実施の形態を、図１１を用いて説明する。本実施の形態は、実施の形態３で作製した表示装置において、薄膜トランジスタをチャネルエッチ型逆スタガ型薄膜トランジスタを用い、第１の層間絶縁層及び第２の層間絶縁層を形成しない例を示す。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。 (Embodiment 7)
An embodiment of the present invention will be described with reference to FIG. In this embodiment, an example in which a channel-etched inverted staggered thin film transistor is used as a thin film transistor and a first interlayer insulating layer and a second interlayer insulating layer are not formed in the display device manufactured in Embodiment 3 will be described. Therefore, repetitive description of the same portion or a portion having a similar function is omitted.

図１１に示す表示装置は、基板７００上に、周辺駆動回路領域２５５に、逆スタガ型薄膜トランジスタ７０１、逆スタガ型薄膜トランジスタ７０２、画素領域２５６に逆スタガ型薄膜トランジスタ７０３、第１の電極層７０４、ゲート絶縁層７０５、絶縁膜７０６、絶縁層７０９、電界発光層７０７、第２の電極層７０８、充填材７１１、封止基板７１０、封止領域にシール材７１２、端子電極層７１３、異方性導電層７１４、ＦＰＣ７１５が設けられている。     The display device illustrated in FIG. 11 includes a substrate 700 over a peripheral driver circuit region 255, an inverted staggered thin film transistor 701, an inverted staggered thin film transistor 702, a pixel region 256 with an inverted staggered thin film transistor 703, a first electrode layer 704, and a gate. Insulating layer 705, insulating film 706, insulating layer 709, electroluminescent layer 707, second electrode layer 708, filler 711, sealing substrate 710, sealing material 712 in the sealing region, terminal electrode layer 713, anisotropic conduction A layer 714 and an FPC 715 are provided.

本実施の形態で作製される逆スタガ型薄膜トランジスタ７０１、逆スタガ型薄膜トランジスタ７０２、逆スタガ型薄膜トランジスタ７０３のゲート電極層、ソース電極層、及びドレイン電極層は液滴吐出法によって形成されている。液滴吐出法は、液状の導電性材料を有する組成物を吐出し、乾燥や焼成によって固化し、導電層や電極層を形成する方法である。絶縁性材料を含む組成物を吐出し、乾燥や焼成によって固化すれば絶縁層も形成することができる。選択的に導電層や絶縁層などの表示装置の構成物を形成することができるので、工程が簡略化し、材料のロスが防げるので、低コストで生産性良く表示装置を作製することができる。     The gate electrode layer, the source electrode layer, and the drain electrode layer of the inverted staggered thin film transistor 701, the inverted staggered thin film transistor 702, and the inverted staggered thin film transistor 703 which are manufactured in this embodiment are formed by a droplet discharge method. The droplet discharge method is a method in which a composition having a liquid conductive material is discharged and solidified by drying or baking to form a conductive layer or an electrode layer. An insulating layer can also be formed by discharging a composition containing an insulating material and solidifying it by drying or baking. Since a structure of the display device such as a conductive layer or an insulating layer can be formed selectively, the process can be simplified and material loss can be prevented, so that the display device can be manufactured with low cost and high productivity.

液滴吐出法に用いる液滴吐出手段とは、組成物の吐出口を有するノズルや、１つ又は複数のノズルを具備したヘッド等の液滴を吐出する手段を有するものの総称とする。液滴吐出手段が具備するノズルの径は、０．０２〜１００μｍ（好適には３０μｍ以下）に設定し、該ノズルから吐出される組成物の吐出量は０．００１ｐｌ〜１００ｐｌ（好適には０．１ｐｌ以上４０ｐｌ以下、より好ましくは１０ｐｌ以下）に設定する。吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には０．１〜３ｍｍ（好適には１ｍｍ以下）程度に設定する。     The droplet discharge means used in the droplet discharge method is a general term for a device having means for discharging droplets such as a nozzle having a composition discharge port and a head having one or a plurality of nozzles. The diameter of the nozzle provided in the droplet discharge means is set to 0.02 to 100 μm (preferably 30 μm or less), and the discharge amount of the composition discharged from the nozzle is 0.001 pl to 100 pl (preferably 0). .1pl or more and 40pl or less, more preferably 10pl or less). The discharge amount increases in proportion to the size of the nozzle diameter. In addition, the distance between the object to be processed and the nozzle outlet is preferably as close as possible in order to drop it at a desired location, preferably about 0.1 to 3 mm (preferably about 1 mm or less). Set.

液滴吐出法を用いて膜（絶縁膜、又は導電膜など）を形成する場合、粒子状に加工された膜材料を含む組成物を吐出し、焼成によって融合や融着接合させ固化することで膜を形成する。このように導電性材料を含む組成物を吐出し、焼成することによって形成された膜においては、スパッタ法などで形成した膜が、多くは柱状構造を示すのに対し、多くの粒界を有する多結晶状態を示すことが多い。     When forming a film (insulating film, conductive film, or the like) using a droplet discharge method, a composition containing a film material processed into particles is discharged, and is fused and fused and solidified by firing. A film is formed. In a film formed by discharging and baking a composition containing a conductive material in this manner, a film formed by a sputtering method or the like often has a columnar structure, but has many grain boundaries. Often exhibits a polycrystalline state.

吐出口から吐出する組成物は、導電性材料を溶媒に溶解又は分散させたものを用いる。導電性材料とは、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ等の金属の微粒子又は分散性ナノ粒子に相当し、Ｃｄ、Ｚｎの金属硫化物、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｓｉ、Ｚｒ、Ｂａなどの酸化物、ハロゲン化銀などの微粒子又は分散性ナノ粒子を含んでもよい。前記導電性材料はそれらの混合物であってもよい。また、透明導電膜は、透光性なので裏面露光時に光を透過してしまうが、光を透過しない材料と積層体として用いることはできる。これらの透明導電膜として、インジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物と酸化珪素を含むＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等を用いることができる。また、酸化亜鉛（ＺｎＯ）を含むインジウム亜鉛酸化物（ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ））、酸化亜鉛（ＺｎＯ）、ＺｎＯにガリウム（Ｇａ）をドープしたもの、酸化スズ（ＳｎＯ２）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物なども用いてもよい。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。バリア膜としては、窒化珪素膜やニッケルボロン（ＮｉＢ）を用いるとことができる。 A composition in which a conductive material is dissolved or dispersed in a solvent is used as the composition discharged from the discharge port. The conductive material corresponds to fine particles or dispersible nanoparticles of metals such as Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, and Al, and includes metal sulfides of Cd and Zn, Fe, Ti , Si, Ge, Si, Zr, Ba and other oxides, silver halide fine particles or dispersible nanoparticles may be included. The conductive material may be a mixture thereof. In addition, since the transparent conductive film is translucent, it transmits light during back exposure, but it can be used as a material and a laminate that do not transmit light. As these transparent conductive films, indium tin oxide (ITO), ITSO containing indium tin oxide and silicon oxide, organic indium, organic tin, zinc oxide, titanium nitride, or the like can be used. In addition, indium zinc oxide (IZO) containing zinc oxide (ZnO), zinc oxide (ZnO), ZnO doped with gallium (Ga), tin oxide (SnO 2 ), tungsten oxide is included. Indium oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, or the like may also be used. However, it is preferable to use a composition in which any of gold, silver and copper is dissolved or dispersed in a solvent in consideration of the specific resistance value, more preferably the composition discharged from the discharge port. It is preferable to use low resistance silver or copper. However, when silver or copper is used, a barrier film may be provided as a countermeasure against impurities. As the barrier film, a silicon nitride film or nickel boron (NiB) can be used.

吐出する組成物は、導電性材料を溶媒に溶解又は分散させたものであるが、他にも分散剤や、バインダーと呼ばれる熱硬化性樹脂が含まれている。特にバインダーに関しては、焼成時にクラックや不均一な焼きムラが発生するのを防止する働きを持つ。よって、形成される導電層には、有機材料が含まれることがある。含まれる有機材料は、加熱温度、雰囲気、時間により異なる。この有機材料は、金属粒子のバインダー、溶媒、分散剤、及び被覆剤として機能する有機樹脂などであり、代表的には、ポリイミド、アクリル、ノボラック樹脂、メラミン樹脂、フェノール樹脂、エポキシ樹脂、珪素樹脂、フラン樹脂、ジアリルフタレート樹脂等の有機樹脂が挙げられる。   The composition to be discharged is obtained by dissolving or dispersing a conductive material in a solvent, but additionally contains a dispersant and a thermosetting resin called a binder. In particular, the binder has a function of preventing occurrence of cracks and uneven baking during firing. Thus, the formed conductive layer may contain an organic material. The organic material contained varies depending on the heating temperature, atmosphere, and time. This organic material is a metal particle binder, a solvent, a dispersant, an organic resin that functions as a coating agent, etc., and typically, polyimide, acrylic, novolac resin, melamine resin, phenol resin, epoxy resin, silicon resin And organic resins such as furan resin and diallyl phthalate resin.

また、導電性材料の周りに他の導電性材料がコーティングされ、複数の層になっている粒子でも良い。例えば、銅の周りにニッケルボロン（ＮｉＢ）がコーティングされ、その周囲に銀がコーティングされている３層構造の粒子などを用いても良い。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等、又は水を用いる。組成物の粘度は２０ｍＰａ・ｓ（ｃｐ）以下が好適であり、これは、吐出時に乾燥が起こることを防止したり、吐出口から組成物を円滑に吐出できるようにしたりするためである。また、組成物の表面張力は、４０ｍＮ／ｍ以下が好適である。但し、用いる溶媒や、用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ＩＴＯや、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・ｓ、銀を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・ｓ、金を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・ｓに設定するとよい。 Alternatively, particles in which a conductive material is coated with another conductive material to form a plurality of layers may be used. For example, particles having a three-layer structure in which nickel boron (NiB) is coated around copper and silver is coated around it may be used. As the solvent, esters such as butyl acetate and ethyl acetate, alcohols such as isopropyl alcohol and ethyl alcohol, organic solvents such as methyl ethyl ketone and acetone, and water are used. The viscosity of the composition is preferably 20 mPa · s (cp) or less, in order to prevent drying from occurring during discharge or to allow the composition to be smoothly discharged from the discharge port. The surface tension of the composition is preferably 40 mN / m or less. However, the viscosity and the like of the composition may be appropriately adjusted according to the solvent to be used and the application. As an example, the viscosity of a composition in which ITO, organic indium, or organic tin is dissolved or dispersed in a solvent is 5 to 20 mPa · s, the viscosity of a composition in which silver is dissolved or dispersed in a solvent is 5 to 20 mPa · s, The viscosity of the composition in which gold is dissolved or dispersed in a solvent is preferably set to 5 to 20 mPa · s.

また、導電層は、複数の導電性材料を積層しても良い。また、始めに導電性材料として銀を用いて、液滴吐出法で導電層を形成した後、銅などでめっきを行ってもよい。めっきは電気めっきや化学（無電界）めっき法で行えばよい。めっきは、めっきの材料を有する溶液を満たした容器に基板表面を浸してもよいが、基板を斜め（または垂直）に立てて設置し、めっきする材料を有する溶液を、基板表面に流すように塗布してもよい。基板を立てて溶液を塗布するようにめっきを行うと、工程装置が小型化する利点がある。   The conductive layer may be a stack of a plurality of conductive materials. Alternatively, first, silver may be used as a conductive material, and a conductive layer may be formed by a droplet discharge method, followed by plating with copper or the like. Plating may be performed by electroplating or chemical (electroless) plating. For plating, the substrate surface may be immersed in a container filled with a solution having a plating material, but the substrate is placed at an angle (or vertically) so that the solution having the material to be plated flows on the substrate surface. It may be applied. When plating is performed so that the solution is applied while standing the substrate, there is an advantage that the process apparatus is reduced in size.

各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径０．１μｍ以下の粒子サイズが好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の種々の方法で形成されるものであり、その粒子サイズは、一般的に約０．０１〜１０μｍである。但し、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約７ｎｍと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。従って、被覆剤を用いることが好ましい。   Although depending on the diameter of each nozzle and the desired pattern shape, the diameter of the conductor particles is preferably as small as possible for preventing nozzle clogging and producing a high-definition pattern. A particle size of 1 μm or less is preferred. The composition is formed by various methods such as an electrolytic method, an atomizing method, or a wet reduction method, and its particle size is generally about 0.01 to 10 μm. However, when formed in a gas evaporation method, the nanomolecules protected with the dispersant are as fine as about 7 nm. When the surface of each particle is covered with a coating agent, the nanoparticles are aggregated in the solvent. And stably disperse at room temperature and shows almost the same behavior as liquid. Therefore, it is preferable to use a coating agent.

また、組成物を吐出する工程は、減圧下で行ってもよい。減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。組成物を吐出後、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は１００度で３分間、焼成は２００〜３５０度で１５分間〜６０分間で行うもので、その目的、温度と時間が異なるものである。乾燥の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉などにより行う。なお、この加熱処理を行うタイミングは特に限定されない。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、一般的には１００〜８００度（好ましくは２００〜３５０度）とする。本工程により、組成物中の溶媒の揮発、又は化学的に分散剤を除去するとともに、周囲の樹脂が硬化収縮することで、ナノ粒子間を接触させ、融合と融着を加速する。   The step of discharging the composition may be performed under reduced pressure. It is preferable to perform under reduced pressure because an oxide film or the like is not formed on the surface of the conductor. After discharging the composition, one or both steps of drying and baking are performed. The drying and firing steps are both heat treatment steps. For example, drying is performed at 100 degrees for 3 minutes, and firing is performed at 200 to 350 degrees for 15 minutes to 60 minutes. Time is different. The drying process and the firing process are performed under normal pressure or reduced pressure by laser light irradiation, rapid thermal annealing, a heating furnace, or the like. In addition, the timing which performs this heat processing is not specifically limited. In order to satisfactorily perform the drying and firing steps, the substrate may be heated, and the temperature at that time depends on the material of the substrate or the like, but is generally 100 to 800 degrees (preferably 200). ~ 350 degrees). By this step, the solvent in the composition is volatilized or the dispersant is chemically removed, and the surrounding resin is cured and contracted to bring the nanoparticles into contact with each other, thereby accelerating fusion and fusion.

レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば良い。前者の気体レーザとしては、エキシマレーザ、ＹＡＧレーザ等が挙げられ、後者の固体レーザとしては、Ｃｒ、Ｎｄ等がドーピングされたＹＡＧ、ＹＶＯ４、ＧｄＶＯ４等の結晶を使ったレーザ等が挙げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好ましい。また、パルス発振と連続発振を組み合わせたレーザ照射方法を用いてもよい。但し、基板１００の耐熱性に依っては、レーザ光の照射による加熱処理は、該基板１００を破壊しないように、数マイクロ秒から数十秒の間で瞬間的に行うとよい。瞬間熱アニール（ＲＴＡ）は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数分〜数マイクロ秒の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えない。つまり、プラスチック基板等の耐熱性が弱い基板にも影響を与えない。 For the laser light irradiation, a continuous wave or pulsed gas laser or solid-state laser may be used. Examples of the former gas laser include an excimer laser and a YAG laser, and examples of the latter solid-state laser include a laser using a crystal such as YAG, YVO 4 , and GdVO 4 doped with Cr, Nd, or the like. . Note that it is preferable to use a continuous wave laser because of the absorption rate of the laser light. Further, a laser irradiation method combining pulse oscillation and continuous oscillation may be used. However, depending on the heat resistance of the substrate 100, the heat treatment by laser light irradiation may be performed instantaneously within a few microseconds to several tens of seconds so as not to destroy the substrate 100. Instantaneous thermal annealing (RTA) uses an infrared lamp or a halogen lamp that irradiates ultraviolet light or infrared light in an inert gas atmosphere, and rapidly raises the temperature for several minutes to several microseconds. This is done by applying heat instantaneously. Since this treatment is performed instantaneously, only the outermost thin film can be heated substantially without affecting the lower layer film. That is, it does not affect a substrate having low heat resistance such as a plastic substrate.

また、液滴吐出法により、導電層、絶縁層を、液状の組成物を吐出し形成した後、その平坦性を高めるために表面を圧力によってプレスして平坦化してもよい。プレスの方法としては、ローラー状のものを表面に走査することによって、凹凸を軽減したり、平坦な板状な物で表面を垂直にプレスしてもよい。プレスする時に、加熱工程を行っても良い。また溶剤等によって表面を軟化、または融解させエアナイフで表面の凹凸部を除去しても良い。また、ＣＭＰ法を用いて研磨しても良い。この工程は、液滴吐出法によって凹凸が生じる場合に、その表面の平坦化する場合適用することができる。   Further, after the conductive layer and the insulating layer are formed by discharging a liquid composition by a droplet discharge method, the surface may be flattened by pressing with a pressure in order to improve the flatness. As a pressing method, unevenness may be reduced by scanning a roller-shaped object on the surface, or the surface may be pressed vertically with a flat plate-like object. A heating step may be performed when pressing. Alternatively, the surface may be softened or melted with a solvent or the like, and the surface irregularities may be removed with an air knife. Further, polishing may be performed using a CMP method. This step can be applied when the surface is flattened when unevenness is generated by the droplet discharge method.

本実施の形態では、半導体層として非晶質半導体を用いており、一導電性型を有する半導体層は必要に応じて形成すればよい。本実施の形態では、半導体層と一導電型を有する半導体層として非晶質Ｎ型半導体層を積層する。またＮ型半導体層を形成し、Ｎチャネル型ＴＦＴのＮＭＯＳ構造、Ｐ型半導体層を形成したＰチャネル型ＴＦＴのＰＭＯＳ構造、Ｎチャネル型ＴＦＴとＰチャネル型ＴＦＴとのＣＭＯＳ構造を作製することができる。本実施の形態では、逆スタガ型薄膜トランジスタ７０１と逆スタガ型薄膜トランジスタ７０３をＮチャネル型ＴＦＴ、逆スタガ型薄膜トランジスタ７０２をＰチャネル型ＴＦＴで形成しており、周辺駆動回路領域２５５において、逆スタガ型薄膜トランジスタ７０１と逆スタガ型薄膜トランジスタ７０２はＣＭＯＳ構造となっている。     In this embodiment mode, an amorphous semiconductor is used as a semiconductor layer, and a semiconductor layer having one conductivity type may be formed as needed. In this embodiment mode, an amorphous N-type semiconductor layer is stacked as a semiconductor layer and a semiconductor layer having one conductivity type. In addition, an N-type semiconductor layer is formed, and an NMOS structure of an N-channel TFT, a PMOS structure of a P-channel TFT having a P-type semiconductor layer, and a CMOS structure of an N-channel TFT and a P-channel TFT are manufactured. it can. In this embodiment mode, the inverted staggered thin film transistor 701 and the inverted staggered thin film transistor 703 are formed by N-channel TFTs, and the inverted staggered thin film transistor 702 is formed by a P-channel TFT. In the peripheral driver circuit region 255, the inverted staggered thin film transistor 701 and the inverted staggered thin film transistor 702 have a CMOS structure.

また、導電性を付与するために、導電性を付与する元素をドーピングによって添加し、不純物領域を半導体層に形成することで、Ｎチャネル型ＴＦＴ、Ｐチャネル型ＴＦＴを形成することもできる。Ｎ型半導体層を形成するかわりに、ＰＨ３ガスによるプラズマ処理を行うことによって、半導体層に導電性を付与してもよい。 In order to impart conductivity, an element imparting conductivity is added by doping, and an impurity region is formed in the semiconductor layer, whereby an N-channel TFT or a P-channel TFT can be formed. Instead of forming the N-type semiconductor layer, conductivity may be imparted to the semiconductor layer by performing plasma treatment with a PH 3 gas.

また、半導体として、有機半導体材料を用い、印刷法、スプレー法、スピン塗布法、液滴吐出法、ディスペンサ法などで形成することができる。この場合、上記エッチング工程が必要ないため、工程数を削減することが可能である。有機半導体としては、低分子材料、高分子材料などが用いられ、有機色素、導電性高分子材料などの材料も用いることができる。本発明に用いることのできる有機半導体材料としては、その骨格が共役二重結合から構成されるπ電子共役系の高分子材料が望ましい。代表的には、ポリチオフェン、ポリフルオレン、ポリ（３−アルキルチオフェン）、ポリチオフェン誘導体、ペンタセン等の可溶性の高分子材料を用いることができる。     Alternatively, an organic semiconductor material can be used as a semiconductor and can be formed by a printing method, a spray method, a spin coating method, a droplet discharge method, a dispenser method, or the like. In this case, the number of processes can be reduced because the etching process is not necessary. As the organic semiconductor, a low molecular material, a polymer material, or the like is used, and materials such as an organic dye or a conductive polymer material can also be used. As an organic semiconductor material that can be used in the present invention, a π-electron conjugated polymer material whose skeleton is composed of conjugated double bonds is desirable. Typically, a soluble polymer material such as polythiophene, polyfluorene, poly (3-alkylthiophene), a polythiophene derivative, or pentacene can be used.

本発明に適用できる発光素子の構成は、上記実施の形態で述べたような構成を用いることができる。   As a structure of the light-emitting element applicable to the present invention, the structure described in the above embodiment mode can be used.

本発明においては、隔壁となる絶縁層及び第１の電極層にプラズマ処理を行う。プラズマ処理を窒素雰囲気下、又は酸素雰囲気下で行うことにより、絶縁層及び第１の電極層表面を窒化、又は酸化する。プラズマ処理を用いて絶縁層及び第１の電極層を酸化又は窒化（もしくは酸化及び窒化両方行ってもよい）すると、絶縁層及び第１の電極層の表面が改質され、より緻密な絶縁層及び第１の電極層とすることができる。よって、ピンホール等の欠陥を抑制し表示装置の特性等を向上させることが可能となる。     In the present invention, plasma treatment is performed on the insulating layer to be a partition wall and the first electrode layer. By performing the plasma treatment in a nitrogen atmosphere or an oxygen atmosphere, the surfaces of the insulating layer and the first electrode layer are nitrided or oxidized. When the insulating layer and the first electrode layer are oxidized or nitrided (or both oxidation and nitridation may be performed) using plasma treatment, the surfaces of the insulating layer and the first electrode layer are modified, so that a denser insulating layer is obtained. And the first electrode layer. Therefore, defects such as pinholes can be suppressed and the characteristics of the display device can be improved.

本実施の形態においては、絶縁層７０９及び第１の電極層７０４表面はプラズマ処理によって窒化又は酸化されており、この改質処理によって絶縁層７０９及び第１の電極層７０４表面は緻密化している。よって、水分などの汚染物質を透過させないので、表示装置外部より進入する汚染物質による発光素子の劣化を防止することができる。     In this embodiment mode, the surfaces of the insulating layer 709 and the first electrode layer 704 are nitrided or oxidized by plasma treatment, and the surfaces of the insulating layer 709 and the first electrode layer 704 are densified by this modification treatment. . Accordingly, since contaminants such as moisture are not transmitted, deterioration of the light-emitting element due to contaminants entering from the outside of the display device can be prevented.

本実施の形態は、実施の形態１乃至６とそれぞれと組み合わせて用いることが可能である。     This embodiment mode can be used in combination with each of Embodiment Modes 1 to 6.

本発明を用いると、信頼性の高い表示装置を作製することができる。よって、高精細、高性能な表示装置を歩留まり良く製造することができる。     By using the present invention, a highly reliable display device can be manufactured. Therefore, a high-definition and high-performance display device can be manufactured with high yield.

（実施の形態８）
走査線側入力端子部と信号線側入力端子部とに保護ダイオードを設けた一態様について図２４を参照して説明する。図２４において画素２７０２にはＴＦＴ５０１、ＴＦＴ５０２、容量素子５０４、画素電極層５０３が設けられている。 (Embodiment 8)
One mode in which protective diodes are provided in the scanning line side input terminal portion and the signal line side input terminal portion will be described with reference to FIG. In FIG. 24, a pixel 2702 is provided with a TFT 501, a TFT 502, a capacitor 504, and a pixel electrode layer 503.

信号線側入力端子部には、保護ダイオード５６１と保護ダイオード５６２が設けられている。この保護ダイオードは、ＴＦＴ５０１若しくはＴＦＴ５０２と同様な工程で作製され、ゲートとドレイン若しくはソースの一方とを接続することによりダイオードとして動作させている。図２４で示す上面図の等価回路図を図２３に示している。     A protection diode 561 and a protection diode 562 are provided in the signal line side input terminal portion. This protection diode is manufactured in the same process as the TFT 501 or the TFT 502, and is operated as a diode by connecting the gate and one of the drain or the source. An equivalent circuit diagram of the top view shown in FIG. 24 is shown in FIG.

保護ダイオード５６１は、ゲート電極層、半導体層、配線層から成っている。保護ダイオード５６２も同様な構造である。この保護ダイオードと接続する共通電位線５５４、共通電位線５５５はゲート電極層と同じ層で形成している。従って、配線層と電気的に接続するには、絶縁層にコンタクトホールを形成する必要がある。     The protection diode 561 includes a gate electrode layer, a semiconductor layer, and a wiring layer. The protective diode 562 has a similar structure. The common potential line 554 and the common potential line 555 connected to the protection diode are formed in the same layer as the gate electrode layer. Therefore, in order to be electrically connected to the wiring layer, it is necessary to form a contact hole in the insulating layer.

絶縁層へのコンタクトホールは、マスク層を形成し、エッチング加工すれば良い。この場合、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。     The contact hole to the insulating layer may be etched by forming a mask layer. In this case, if an atmospheric pressure discharge etching process is applied, a local electric discharge process is also possible, and it is not necessary to form a mask layer on the entire surface of the substrate.

信号配線層はＴＦＴ５０１におけるソース及びドレイン配線層５０５と同じ層で形成され、それに接続している信号配線層とソース又はドレイン側が接続する構造となっている。     The signal wiring layer is formed of the same layer as the source and drain wiring layer 505 in the TFT 501, and has a structure in which the signal wiring layer connected thereto and the source or drain side are connected.

走査信号線側の入力端子部も同様な構成である。保護ダイオード５６３は、ゲート電極層、半導体層、配線層から成っている。保護ダイオード５６４も同様な構造である。この保護ダイオードと接続する共通電位線５５６、共通電位線５５７はソース電極層及びドレイン電極層と同じ層で形成している。入力段に設けられる保護ダイオードを同時に形成することができる。なお、保護ダイオードを挿入する位置は、本実施の形態のみに限定されず、駆動回路と画素との間に設けることもできる。     The input terminal portion on the scanning signal line side has the same configuration. The protective diode 563 includes a gate electrode layer, a semiconductor layer, and a wiring layer. The protective diode 564 has a similar structure. The common potential line 556 and the common potential line 557 connected to the protection diode are formed of the same layer as the source electrode layer and the drain electrode layer. A protection diode provided in the input stage can be formed at the same time. Note that the position at which the protective diode is inserted is not limited to this embodiment mode, and can be provided between the driver circuit and the pixel.

また、図２４の上面図に示すように、配線層は、そのＬ字形に折れ曲がった各コーナー部であって（直角三角 形）の一辺が１０μｍ以下、または、配線の線幅の１／２以下で、線幅の１／５以上の長さに角部を削除し、コーナー部を丸みをおびるパターンを有せしめる。即ち、上面からみたコーナー部における配線層の外周は曲線を形成するようにする。具体的には、コーナー部の外周縁に丸みを帯びさせるため、コーナー部を挟む互いに垂直な２つの第１直線と、これら２つの第１直線と約４５度の角度をなす一つの第２直線と、で形成される直角 ２等辺三角形の部分に相当する配線層の一部を除去する。除去すると新たに２つの鈍 角の部分が配線層に形成されるが、マスク設計や、エッチング条件を適宜設定することにより、各鈍角部分に第１直線と第２直線との両方に接する曲線が形成されるように配線層をエッチングすることが好ましい。なお、前記直角２等辺三角形の互いに等しい２辺の長さは、配線幅の１／５以上１／２以下とする。またコーナー部の内周についても、コーナー部の外周に沿って内周が丸みを帯びるよう形成する。     Further, as shown in the top view of FIG. 24, the wiring layer is each corner portion bent into an L shape (one side of a right triangle) is 10 μm or less, or 1/2 or less of the line width of the wiring. Then, the corners are deleted to a length of 1/5 or more of the line width, and the corners are rounded. That is, the outer periphery of the wiring layer at the corner portion viewed from the upper surface forms a curve. Specifically, in order to round the outer peripheral edge of the corner portion, two first straight lines that are perpendicular to each other sandwiching the corner portion, and one second straight line that forms an angle of about 45 degrees with the two first straight lines. Then, a part of the wiring layer corresponding to the right isosceles triangular portion formed by is removed. If removed, two obtuse angled parts are newly formed in the wiring layer. However, by appropriately setting the mask design and etching conditions, each obtuse angled part has a curve in contact with both the first straight line and the second straight line. It is preferable to etch the wiring layer so that it is formed. The length of two equal sides of the right-angled isosceles triangle is set to 1/5 or more and 1/2 or less of the wiring width. Also, the inner periphery of the corner portion is formed so that the inner periphery is rounded along the outer periphery of the corner portion.

このような配線層において、屈曲部や配線幅が変化する部位の角部をなめらかにして、丸みを付けることにより、プラズマによるドライエッチの際、異常放電による微粉の発生を抑え、凹部では、洗浄のときに、たとえできた微粉であっても、それが角に集まりやすいのを洗い流す結果として歩留まり向上が甚だしく期待できるという効果を有する。すなわち、製造工程における塵や微粉の問題を解消することができる。また、配線の角部がラウンドをとることにより、電気的にも伝導させることが期待できる。また、多数の平行配線では、ゴミを洗い流すのにはきわめて好都合である。     In such a wiring layer, the bend and the corner of the part where the wiring width changes are smoothed and rounded to suppress the generation of fine powder due to abnormal discharge during dry etching by plasma. At this time, even if it is a fine powder, the yield is expected to be greatly improved as a result of washing away that it is easy to gather at the corner. That is, the problem of dust and fine powder in the manufacturing process can be solved. Moreover, it can be expected that the wiring corners are electrically conducted by rounding the corners of the wiring. In addition, a large number of parallel wires are very convenient for washing away dust.

（実施の形態９）
本発明によって形成される表示装置によって、テレビジョン装置を完成させることができる。図２５はテレビジョン装置（本実施の形態ではＥＬテレビジョン装置）の主要な構成を示すブロック図を示している。表示パネルには、図１６（Ａ）で示すような構成として画素部のみが形成されて走査線側駆動回路と信号線側駆動回路とが、図１７（Ｂ）のようなＴＡＢ方式により実装される場合と、図１７（Ａ）のようなＣＯＧ方式により実装される場合と、図１６（Ｂ）に示すようにＳＡＳでＴＦＴを形成し、画素部と走査線側駆動回路を基板上に一体形成し信号線側駆動回路を別途ドライバＩＣとして実装する場合、また図１６（Ｃ）のように画素部と信号線側駆動回路と走査線側駆動回路を基板上に一体形成する場合などがあるが、どのような形態としても良い。 (Embodiment 9)
A television device can be completed with the display device formed according to the present invention. FIG. 25 is a block diagram illustrating a main structure of a television device (an EL television device in this embodiment). In the display panel, only a pixel portion is formed as shown in FIG. 16A, and a scanning line side driver circuit and a signal line side driver circuit are mounted by a TAB method as shown in FIG. And a case where the TFT is formed by SAS as shown in FIG. 16B, and the pixel portion and the scanning line side driver circuit are integrated on the substrate. In some cases, the signal line side driver circuit is separately mounted as a driver IC, and the pixel portion, the signal line side driver circuit, and the scanning line side driver circuit are integrally formed over the substrate as shown in FIG. However, any form is acceptable.

その他の外部回路の構成として、映像信号の入力側では、チューナ７５４で受信した信号のうち、映像信号を増幅する映像信号増幅回路７５５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路７５６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路７５７などからなっている。コントロール回路７５７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路７５８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。     As other external circuit configurations, on the video signal input side, among the signals received by the tuner 754, the video signal amplification circuit 755 for amplifying the video signal, and the signal output from the video signal amplification circuit 755 are red, green, and blue colors. And a control circuit 757 for converting the video signal into the input specifications of the driver IC. The control circuit 757 outputs a signal to each of the scanning line side and the signal line side. In the case of digital driving, a signal dividing circuit 758 may be provided on the signal line side, and an input digital signal may be divided into m pieces and supplied.

チューナ７５４で受信した信号のうち、音声信号は、音声信号増幅回路７５９に送られ、その出力は音声信号処理回路７６０を経てスピーカ７６３に供給される。制御回路７６１は受信局（受信周波数）や音量の制御情報を入力部７６２から受け、チューナ７５４や音声信号処理回路７６０に信号を送出する。     Of the signals received by the tuner 754, the audio signal is sent to the audio signal amplification circuit 759, and the output is supplied to the speaker 763 via the audio signal processing circuit 760. The control circuit 761 receives control information on the receiving station (reception frequency) and volume from the input unit 762, and sends a signal to the tuner 754 and the audio signal processing circuit 760.

表示モジュールを、図２０（Ａ）、（Ｂ）に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。ＦＰＣまで取り付けられた図１のような表示パネルのことを一般的にはＥＬ表示モジュールともいう。よって図１のようなＥＬ表示モジュールを用いると、ＥＬテレビジョン装置を完成することができる。表示モジュールにより主画面２００３が形成され、その他付属設備としてスピーカー部２００９、操作スイッチなどが備えられている。このように、本発明によりテレビジョン装置を完成させることができる。     As shown in FIGS. 20A and 20B, the display module can be incorporated into a housing to complete the television device. The display panel as shown in FIG. 1 attached up to the FPC is generally also referred to as an EL display module. Therefore, when an EL display module as shown in FIG. 1 is used, an EL television device can be completed. A main screen 2003 is formed by the display module, and a speaker portion 2009, operation switches, and the like are provided as other accessory equipment. Thus, a television device can be completed according to the present invention.

また、位相差板や偏光板を用いて、外部から入射する光の反射光を遮断するようにしてもよい。また上方放射型の表示装置ならば、隔壁となる絶縁層を着色しブラックマトリクスとして用いてもよい。この隔壁は液滴吐出法などによっても形成することができ、顔料系の黒色樹脂や、ポリイミドなどの樹脂材料に、カーボンブラック等を混合させてもよく、その積層でもよい。液滴吐出法によって、異なった材料を同領域に複数回吐出し、隔壁を形成してもよい。位相差板、位相差板としてはλ／４板、λ／２板を用い、光を制御できるように設計すればよい。構成としては、順にＴＦＴ素子基板、発光素子、封止基板（封止材）、位相差板、位相差板（λ／４板、λ／２板）、偏光板となり、発光素子から放射された光は、これらを通過し偏光板側より外部に放射される。この位相差板や偏光板は光が放射される側に設置すればよく、両方放射される両方放射型の表示装置であれば両方に設置することもできる。また、偏光板の外側に反射防止膜を有していても良い。これにより、より高繊細で精密な画像を表示することができる。     Moreover, you may make it cut off the reflected light of the light which injects from the outside using a phase difference plate or a polarizing plate. In the case of an upward emission display device, an insulating layer serving as a partition may be colored and used as a black matrix. This partition wall can also be formed by a droplet discharge method or the like. Carbon black or the like may be mixed with a pigment-based black resin or a resin material such as polyimide, or may be laminated. A different material may be discharged to the same region a plurality of times by a droplet discharge method to form a partition wall. As the retardation plate and retardation plate, a λ / 4 plate or a λ / 2 plate may be used and designed so that light can be controlled. As a configuration, a TFT element substrate, a light emitting element, a sealing substrate (sealing material), a phase difference plate, a phase difference plate (λ / 4 plate, λ / 2 plate), and a polarizing plate are sequentially emitted from the light emitting element. The light passes through these and is emitted to the outside from the polarizing plate side. The retardation plate and the polarizing plate may be installed on the side from which light is emitted, and may be installed on both in the case of a dual emission type display device that emits both. Further, an antireflection film may be provided outside the polarizing plate. This makes it possible to display a higher-definition and precise image.

図２０（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部２００７が設けられていても良い。     As shown in FIG. 20A, a display panel 2002 using a display element is incorporated in a housing 2001, and reception of general television broadcasting is started by a receiver 2005, and a wired or wireless connection is made via a modem 2004. By connecting to a communication network, information communication in one direction (from the sender to the receiver) or in both directions (between the sender and the receiver or between the receivers) can be performed. The television device can be operated by a switch incorporated in the housing or a separate remote controller 2006, and this remote controller is also provided with a display unit 2007 for displaying information to be output. Also good.

また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れたＥＬ表示用パネルで形成し、サブ画面を低消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示用パネルで形成し、サブ画面をＥＬ表示用パネルで形成し、サブ画面は点滅可能とする構成としても良い。本発明を用いると、このような大型基板を用いて、多くのＴＦＴや電子部品を用いても、信頼性の高い表示装置とすることができる。     In addition, the television device may have a configuration in which a sub screen 2008 is formed using the second display panel in addition to the main screen 2003 to display channels, volume, and the like. In this configuration, the main screen 2003 may be formed using an EL display panel with an excellent viewing angle, and the sub screen may be formed using a liquid crystal display panel that can display with low power consumption. In order to prioritize the reduction in power consumption, the main screen 2003 may be formed using a liquid crystal display panel, the sub screen may be formed using an EL display panel, and the sub screen may blink. When the present invention is used, a highly reliable display device can be obtained even when such a large substrate is used and a large number of TFTs and electronic components are used.

図２０（Ｂ）は例えば２０〜８０インチの大型の表示部を有するテレビジョン装置であり、筐体２０１０、操作部であるキーボード部２０１２、表示部２０１１、スピーカー部２０１３等を含む。本発明は、表示部２０１１の作製に適用される。図２０（Ｂ）の表示部は、わん曲可能な物質を用いているので、表示部がわん曲したテレビジョン装置となっている。このように表示部の形状を自由に設計することができるので、所望な形状のテレビジョン装置を作製することができる。     FIG. 20B illustrates a television device having a large display portion of 20 to 80 inches, for example, which includes a housing 2010, a keyboard portion 2012 that is an operation portion, a display portion 2011, a speaker portion 2013, and the like. The present invention is applied to manufacture of the display portion 2011. The display portion in FIG. 20B uses a bendable substance, so that the display portion is a bent television device. Since the shape of the display portion can be freely designed as described above, a television device having a desired shape can be manufactured.

本発明により、簡略な工程で表示装置を形成できるため、コストダウンも達成できる。よって本発明を用いたテレビジョン装置では、大画面の表示部を有しても低いコストで形成できる。よって高性能、高信頼性のテレビジョン装置を歩留まりよく作製することができる。     According to the present invention, since a display device can be formed through a simple process, cost reduction can also be achieved. Therefore, a television device using the present invention can be formed at low cost even if it has a large screen display portion. Therefore, a high-performance and highly reliable television device can be manufactured with high yield.

勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。     Of course, the present invention is not limited to a television device, but can be applied to various applications such as personal computer monitors, information display boards at railway stations and airports, and advertisement display boards on streets. can do.

（実施の形態１０）
本実施の形態を図２１を用いて説明する。本実施の形態は、実施の形態３乃至７で作製する表示装置を有するパネルを用いたモジュールの例を示す。 (Embodiment 10)
This embodiment will be described with reference to FIG. In this embodiment, an example of a module using a panel including the display device manufactured in Embodiments 3 to 7 will be described.

図２１（Ａ）に示す情報端末のモジュールは、プリント配線基板９８６に、コントローラ９０１、中央処理装置（ＣＰＵ）９０２、メモリ９１１、電源回路９０３、音声処理回路９２９及び送受信回路９０４や、その他、抵抗、バッファ、容量素子等の素子が実装されている。また、パネル９００がフレキシブル配線基板（ＦＰＣ）９０８を介してプリント配線基板９８６に接続されている。     21A includes a controller 901, a central processing unit (CPU) 902, a memory 911, a power supply circuit 903, an audio processing circuit 929, a transmission / reception circuit 904, and other resistors. Elements such as a buffer and a capacitive element are mounted. The panel 900 is connected to a printed wiring board 986 via a flexible wiring board (FPC) 908.

パネル９００には、発光素子が各画素に設けられた画素部９０５と、前記画素部９０５が有する画素を選択する第１の走査線駆動回路９０６ａ、第２の走査線駆動回路９０６ｂと、選択された画素にビデオ信号を供給する信号線駆動回路９０７とが設けられている。   The panel 900 includes a pixel portion 905 in which a light-emitting element is provided in each pixel, a first scanning line driver circuit 906 a that selects a pixel included in the pixel portion 905, and a second scanning line driver circuit 906 b. A signal line driver circuit 907 for supplying a video signal to the pixels is provided.

プリント配線基板９８６に備えられたインターフェース（Ｉ／Ｆ）部９０９を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート９１０が、プリント配線基板９８６に設けられている。   Various control signals are input / output via an interface (I / F) unit 909 provided on the printed wiring board 986. An antenna port 910 for transmitting and receiving signals to and from the antenna is provided on the printed wiring board 986.

なお、本実施の形態ではパネル９００にプリント配線基板９８６がＦＰＣ９０８を介して接続されているが、必ずしもこの構成に限定されない。ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式を用い、コントローラ９０１、音声処理回路９２９、メモリ９１１、ＣＰＵ９０２または電源回路９０３をパネル９００に直接実装させるようにしても良い。また、プリント配線基板９８６には、容量素子、バッファ等の各種素子が設けられ、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防いでいる。   Note that although a printed wiring board 986 is connected to the panel 900 through the FPC 908 in this embodiment mode, the present invention is not necessarily limited to this structure. The controller 901, the audio processing circuit 929, the memory 911, the CPU 902, or the power supply circuit 903 may be directly mounted on the panel 900 by using a COG (Chip on Glass) method. The printed wiring board 986 is provided with various elements such as a capacitor element and a buffer to prevent noise from being applied to the power supply voltage and the signal and the rise of the signal from being slowed down.

図２１（Ｂ）は、図２１（Ａ）に示したモジュールのブロック図を示す。このモジュール９９９は、メモリ９１１としてＶＲＡＭ９３２、ＤＲＡＭ９２５、フラッシュメモリ９２６などが含まれている。ＶＲＡＭ９３２にはパネルに表示する画像のデータが、ＤＲＡＭ９２５には画像データまたは音声データが、フラッシュメモリには各種プログラムが記憶されている。   FIG. 21B shows a block diagram of the module shown in FIG. The module 999 includes a VRAM 932, a DRAM 925, a flash memory 926, and the like as the memory 911. The VRAM 932 stores image data to be displayed on the panel, the DRAM 925 stores image data or audio data, and the flash memory stores various programs.

電源回路９０３では、パネル９００、コントローラ９０１、ＣＰＵ９０２、音声処理回路９２９、メモリ９１１、送受信回路９３１に与える電源電圧が生成される。またパネルの仕様によっては、電源回路９０３に電流源が備えられている場合もある。   In the power supply circuit 903, a power supply voltage to be supplied to the panel 900, the controller 901, the CPU 902, the sound processing circuit 929, the memory 911, and the transmission / reception circuit 931 is generated. Depending on the specifications of the panel, the power supply circuit 903 may be provided with a current source.

ＣＰＵ９０２は、制御信号生成回路９２０、デコーダ９２１、レジスタ９２２、演算回路９２３、ＲＡＭ９２４、ＣＰＵ用のインターフェース９３５などを有している。インターフェース９３５を介してＣＰＵ９０２に入力された各種信号は、一旦レジスタ９２２に保持された後、演算回路９２３、デコーダ９２１などに入力される。演算回路９２３では、入力された信号に基づき演算を行ない、各種命令を送る場所を指定する。一方デコーダ９２１に入力された信号はデコードされ、制御信号生成回路９２０に入力される。制御信号生成回路９２０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路９２３において指定された場所、具体的にはメモリ９１１、送受信回路９３１、音声処理回路９２９、コントローラ９０１などに送る。   The CPU 902 includes a control signal generation circuit 920, a decoder 921, a register 922, an arithmetic circuit 923, a RAM 924, an interface 935 for the CPU, and the like. Various signals input to the CPU 902 via the interface 935 are once held in the register 922 and then input to the arithmetic circuit 923, the decoder 921, and the like. The arithmetic circuit 923 performs an operation based on the input signal and designates a place to send various commands. On the other hand, the signal input to the decoder 921 is decoded and input to the control signal generation circuit 920. The control signal generation circuit 920 generates a signal including various instructions based on the input signal, and a location designated by the arithmetic circuit 923, specifically, a memory 911, a transmission / reception circuit 931, an audio processing circuit 929, a controller 901, and the like. Send to.

メモリ９１１、送受信回路９３１、音声処理回路９２９、コントローラ９０１は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。   The memory 911, the transmission / reception circuit 931, the sound processing circuit 929, and the controller 901 operate according to the received commands. The operation will be briefly described below.

入力手段９３０から入力された信号は、インターフェース９０９を介してプリント配線基板９８６に実装されたＣＰＵ９０２に送られる。制御信号生成回路９２０は、ポインティングデバイスやキーボードなどの入力手段９３０から送られてきた信号に従い、ＶＲＡＭ９３２に格納してある画像データを所定のフォーマットに変換し、コントローラ９０１に送付する。   A signal input from the input unit 930 is sent to the CPU 902 mounted on the printed wiring board 986 via the interface 909. The control signal generation circuit 920 converts the image data stored in the VRAM 932 into a predetermined format according to a signal sent from the input unit 930 such as a pointing device or a keyboard, and sends the image data to the controller 901.

コントローラ９０１は、パネルの仕様に合わせてＣＰＵ９０２から送られてきた画像データを含む信号にデータ処理を施し、パネル９００に供給する。またコントローラ９０１は、電源回路９０３から入力された電源電圧やＣＰＵ９０２から入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（ＡＣ Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、パネル９００に供給する。   The controller 901 performs data processing on a signal including image data sent from the CPU 902 in accordance with the panel specifications, and supplies the processed signal to the panel 900. Further, the controller 901 generates an Hsync signal, a Vsync signal, a clock signal CLK, an AC voltage (AC Cont), and a switching signal L / R based on the power supply voltage input from the power supply circuit 903 and various signals input from the CPU 902. Generated and supplied to the panel 900.

送受信回路９０４では、アンテナ９３３において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路９０４において送受信される信号のうち音声情報を含む信号が、ＣＰＵ９０２からの命令に従って、音声処理回路９２９に送られる。   In the transmission / reception circuit 904, signals transmitted / received as radio waves in the antenna 933 are processed. Specifically, high-frequency signals such as an isolator, a band-pass filter, a VCO (Voltage Controlled Oscillator), an LPF (Low Pass Filter), a coupler, and a balun are used. Includes circuitry. A signal including audio information among signals transmitted and received in the transmission / reception circuit 904 is sent to the audio processing circuit 929 in accordance with a command from the CPU 902.

ＣＰＵ９０２の命令に従って送られてきた音声情報を含む信号は、音声処理回路９２９において音声信号に復調され、スピーカー９２８に送られる。またマイク９２７から送られてきた音声信号は、音声処理回路９２９において変調され、ＣＰＵ９０２からの命令に従って、送受信回路９０４に送られる。   A signal including audio information sent in accordance with a command from the CPU 902 is demodulated into an audio signal by the audio processing circuit 929 and sent to the speaker 928. The audio signal sent from the microphone 927 is modulated by the audio processing circuit 929 and sent to the transmission / reception circuit 904 in accordance with a command from the CPU 902.

コントローラ９０１、ＣＰＵ９０２、電源回路９０３、音声処理回路９２９、メモリ９１１を、本実施の形態のパッケージとして実装することができる。本実施の形態は、アイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。   The controller 901, the CPU 902, the power supply circuit 903, the sound processing circuit 929, and the memory 911 can be mounted as a package of this embodiment mode. This embodiment can be applied to any circuit other than a high-frequency circuit such as an isolator, a band-pass filter, a VCO (Voltage Controlled Oscillator), an LPF (Low Pass Filter), a coupler, and a balun.

（実施の形態１１）
本実施の形態を図２２を用いて説明する。図２２は、この実施の形態１０で作製するモジュールを含む無線を用いた持ち運び可能な小型電話機（携帯電話）の一態様を示している。パネル９００はハウジング９８１に脱着自在に組み込んでモジュール９９９と容易に組み合わせできるようにしている。ハウジング９８１は組み入れる電子機器に合わせて、形状や寸法を適宜変更することができる。 (Embodiment 11)
This embodiment will be described with reference to FIG. FIG. 22 shows one mode of a portable small telephone (mobile phone) using radio including the module manufactured in the tenth embodiment. The panel 900 is detachably incorporated in the housing 981 so that it can be easily combined with the module 999. The shape and size of the housing 981 can be changed as appropriate in accordance with an electronic device to be incorporated.

パネル９００を固定したハウジング９８１はプリント配線基板９８６に嵌着されモジュールとして組み立てられる。プリント配線基板９８６には、パッケージングされた複数の半導体装置が実装されている。プリント配線基板９８６に実装される複数の半導体装置は、コントローラ、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ、電源回路、その他、抵抗、バッファ、容量素子等のいずれかの機能を有する。さらに、マイクロフォン９９４及びスピーカー９９５を含む音声処理回路、送受信回路などの信号処理回路９９３が備えられている。パネル９００はＦＰＣ９０８を介してプリント配線基板９８６に接続される。   A housing 981 to which the panel 900 is fixed is fitted to a printed wiring board 986 and assembled as a module. A plurality of packaged semiconductor devices are mounted on the printed wiring board 986. The plurality of semiconductor devices mounted on the printed wiring board 986 have any of functions of a controller, a central processing unit (CPU), a memory, a power supply circuit, a resistor, a buffer, a capacitor, and the like. Further, a signal processing circuit 993 such as an audio processing circuit including a microphone 994 and a speaker 995 and a transmission / reception circuit is provided. Panel 900 is connected to printed wiring board 986 via FPC 908.

このようなモジュール９９９、ハウジング９８１、プリント配線基板９８６、入力手段９９８、バッテリー９９７は筐体９９６に収納される。パネル９００の画素部は筐体９９６に形成された開口窓から視認できように配置されている。本発明により、高い信頼性の電子機器を、高い生産性で製造することができる。   Such a module 999, a housing 981, a printed wiring board 986, input means 998, and a battery 997 are housed in a housing 996. The pixel portion of the panel 900 is arranged so as to be visible from an opening window formed in the housing 996. According to the present invention, a highly reliable electronic device can be manufactured with high productivity.

図２２で示す筐体９９６は、電話機の外観形状を一例として示している。しかしながら、本実施の形態に係る電子機器は、その機能や用途に応じてさまざまな態様に変容し得る。以下に示す実施の形態で、その態様の一例を説明する。   A housing 996 illustrated in FIG. 22 illustrates an external shape of a telephone as an example. However, the electronic device according to this embodiment can be transformed into various modes depending on the function and application. In the following embodiment, an example of the aspect will be described.

（実施の形態１２）
本発明を適用して、様々な表示装置を作製することができる。即ち、それら表示装置を表示部に組み込んだ様々な電子機器に本発明を適用できる。 (Embodiment 12)
Various display devices can be manufactured by applying the present invention. That is, the present invention can be applied to various electronic devices in which these display devices are incorporated in a display portion.

その様な電子機器としては、ビデオカメラ、デジタルカメラ等のカメラ、プロジェクター、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの例を図１９に示す。     Such electronic devices include cameras such as video cameras and digital cameras, projectors, head mounted displays (goggles type displays), car navigation systems, car stereos, personal computers, game machines, personal digital assistants (mobile computers, mobile phones or And an image reproducing apparatus (specifically, an apparatus having a display capable of reproducing a recording medium such as Digital Versatile Disc (DVD) and displaying the image). Examples thereof are shown in FIG.

図１９（Ａ）は、コンピュータであり、本体２１０１、筐体２１０２、表示部２１０３、キーボード２１０４、外部接続ポート２１０５、ポインティングマウス２１０６等を含む。このコンピュータにおいて表示部２１０３は、上記実施の形態の構成を含んでいる。それにより、コンピュータの表示部２１０３における欠陥の発生が抑えられるので、長期に渡って使用することができる。また、信頼性が高く、高画質な画像を表示するコンピュータを提供することができる。     FIG. 19A illustrates a computer, which includes a main body 2101, a housing 2102, a display portion 2103, a keyboard 2104, an external connection port 2105, a pointing mouse 2106, and the like. In this computer, the display unit 2103 includes the configuration of the above embodiment. Accordingly, the occurrence of defects in the display unit 2103 of the computer can be suppressed, so that the computer can be used for a long time. In addition, a computer that displays a high-quality image with high reliability can be provided.

図１９（Ｂ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２２０１、筐体２２０２、表示部Ａ２２０３、表示部Ｂ２２０４、記録媒体（ＤＶＤ等）読み込み部２２０５、操作キー２２０６、スピーカー部２２０７等を含む。表示部Ａ２２０３は主として画像情報を表示し、表示部Ｂ２２０４は主として文字情報を表示する。この記録媒体を備えた画像再生装置において表示部Ａ２２０３及び表示部Ｂ２２０４は、上記実施の形態の構成を含んでいる。それにより、記録媒体を備えた画像再生装置の表示部Ａ２２０３及び表示部Ｂ２２０４における欠陥の発生が抑えられるので、長期に渡って使用することができる。また、信頼性が高く、高画質な画像を表示する記録媒体を備えた画像再生装置を提供することができる。     FIG. 19B shows an image reproduction device (specifically, a DVD reproduction device) provided with a recording medium. , An operation key 2206, a speaker portion 2207, and the like. The display portion A2203 mainly displays image information, and the display portion B2204 mainly displays character information. In the image reproducing apparatus provided with this recording medium, the display portion A 2203 and the display portion B 2204 include the configuration of the above embodiment. Accordingly, since the occurrence of defects in the display portion A2203 and the display portion B2204 of the image reproducing apparatus provided with the recording medium can be suppressed, it can be used for a long time. In addition, it is possible to provide an image reproduction device including a recording medium that displays a high-quality image with high reliability.

図１９（Ｃ）は携帯電話であり、本体２３０１、音声出力部２３０２、音声入力部２３０３、表示部２３０４、操作スイッチ２３０５、アンテナ２３０６等を含む。この携帯電話において表示部２３０４は、上記実施の形態の構成を含んでいる。それにより、携帯電話の表示部２３０４における欠陥の発生が抑えられるので、長期に渡って使用することができる。また、信頼性が高く、高画質な画像を表示する携帯電話を提供することができる。     FIG. 19C illustrates a mobile phone, which includes a main body 2301, an audio output portion 2302, an audio input portion 2303, a display portion 2304, operation switches 2305, an antenna 2306, and the like. In this cellular phone, the display unit 2304 includes the configuration of the above embodiment. Accordingly, the occurrence of defects in the display portion 2304 of the cellular phone can be suppressed, so that it can be used for a long time. In addition, a mobile phone that displays images with high reliability and high image quality can be provided.

図１９（Ｄ）はビデオカメラであり、本体２４０１、表示部２４０２、筐体２４０３、外部接続ポート２４０４、リモコン受信部２４０５、受像部２４０６、バッテリー２４０７、音声入力部２４０８、接眼部２４０９、操作キー２４１０等を含む。このビデオカメラにおいて表示部２４０２は、上記実施の形態の構成を含んでいる。それにより、ビデオカメラの表示部２４０２における欠陥の発生が抑えられるので、長期に渡って使用することができる。また、信頼性が高く、高画質な画像を表示するビデオカメラを提供することができる。本実施の形態は、上記の実施の形態と自由に組み合わせることができる。     FIG. 19D illustrates a video camera, which includes a main body 2401, a display portion 2402, a housing 2403, an external connection port 2404, a remote control reception portion 2405, an image receiving portion 2406, a battery 2407, an audio input portion 2408, an eyepiece portion 2409, and an operation. Key 2410 and the like. In this video camera, the display unit 2402 includes the configuration of the above embodiment. Accordingly, the occurrence of defects in the display portion 2402 of the video camera can be suppressed, and the video camera can be used for a long time. Further, it is possible to provide a video camera that displays a high-quality image with high reliability. This embodiment mode can be freely combined with the above embodiment modes.

（実施の形態１３）
本発明の発光素子には本実施の形態では、本発明の発光素子に適用することのできる他の構成を、図２８及び図２９を用いて説明する。 (Embodiment 13)
In this embodiment mode, other structures that can be applied to the light-emitting element of the present invention will be described with reference to FIGS.

エレクトロルミネセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。 A light-emitting element utilizing electroluminescence is distinguished depending on whether the light-emitting material is an organic compound or an inorganic compound. Generally, the former is called an organic EL element and the latter is called an inorganic EL element.

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。前者は、発光材料の粒子をバインダ中に分散させた電界発光層を有し、後者は、発光材料の薄膜からなる電界発光層を有している点に違いはあるが、高電界で加速された電子を必要とする点では共通である。なお、得られる発光のメカニズムとしては、ドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光と、金属イオンの内殻電子遷移を利用する局在型発光とがある。一般的に、分散型無機ＥＬではドナー−アクセプター再結合型発光、薄膜型無機ＥＬ素子では局在型発光である場合が多い。 Inorganic EL elements are classified into a dispersion-type inorganic EL element and a thin-film inorganic EL element depending on the element structure. The former has an electroluminescent layer in which particles of a luminescent material are dispersed in a binder, and the latter has an electroluminescent layer made of a thin film of luminescent material, but is accelerated by a high electric field. This is common in that it requires more electrons. Note that the obtained light emission mechanism includes donor-acceptor recombination light emission using a donor level and an acceptor level, and localized light emission using inner-shell electron transition of a metal ion. In general, the dispersion-type inorganic EL often has donor-acceptor recombination light emission, and the thin-film inorganic EL element often has localized light emission.

本発明で用いることのできる発光材料は、母体材料と発光中心となる不純物元素とで構成される。含有させる不純物元素を変化させることで、様々な色の発光を得ることができる。発光材料の作製方法としては、固相法や液相法（共沈法）などの様々な方法を用いることができる。また、噴霧熱分解法、複分解法、プレカーサーの熱分解反応による方法、逆ミセル法やこれらの方法と高温焼成を組み合わせた方法、凍結乾燥法などの液相法なども用いることができる。 A light-emitting material that can be used in the present invention includes a base material and an impurity element serving as a light emission center. By changing the impurity element to be contained, light emission of various colors can be obtained. As a method for manufacturing the light-emitting material, various methods such as a solid phase method and a liquid phase method (coprecipitation method) can be used. Also, spray pyrolysis method, metathesis method, precursor thermal decomposition method, reverse micelle method, method combining these methods with high temperature firing, liquid phase method such as freeze-drying method, etc. can be used.

固相法は、母体材料と、不純物元素又は不純物元素を含む化合物を秤量し、乳鉢で混合、電気炉で加熱、焼成を行い反応させ、母体材料に不純物元素を含有させる方法である。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。比較的高温での焼成を必要とするが、簡単な方法であるため、生産性がよく大量生産に適している。 The solid phase method is a method in which a base material and an impurity element or a compound containing the impurity element are weighed, mixed in a mortar, heated and fired in an electric furnace, reacted, and the base material contains the impurity element. The firing temperature is preferably 700 to 1500 ° C. This is because the solid phase reaction does not proceed when the temperature is too low, and the base material is decomposed when the temperature is too high. In addition, although baking may be performed in a powder state, it is preferable to perform baking in a pellet state. Although firing at a relatively high temperature is required, it is a simple method, so it has high productivity and is suitable for mass production.

液相法（共沈法）は、母体材料又は母体材料を含む化合物と、不純物元素又は不純物元素を含む化合物を溶液中で反応させ、乾燥させた後、焼成を行う方法である。発光材料の粒子が均一に分布し、粒径が小さく低い焼成温度でも反応が進むことができる。 The liquid phase method (coprecipitation method) is a method in which a base material or a compound containing the base material and an impurity element or a compound containing the impurity element are reacted in a solution, dried, and then fired. The particles of the luminescent material are uniformly distributed, and the reaction can proceed even at a low firing temperature with a small particle size.

発光材料に用いる母体材料としては、硫化物、酸化物、窒化物を用いることができる。硫化物としては、例えば、硫化亜鉛（ＺｎＳ）、硫化カドミウム（ＣｄＳ）、硫化カルシウム（ＣａＳ）、硫化イットリウム（Ｙ２Ｓ３）、硫化ガリウム（Ｇａ２Ｓ３）、硫化ストロンチウム（ＳｒＳ）、硫化バリウム（ＢａＳ）等を用いることができる。また、酸化物としては、例えば、酸化亜鉛（ＺｎＯ）、酸化イットリウム（Ｙ２Ｏ３）等を用いることができる。また、窒化物としては、例えば、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）等を用いることができる。さらに、セレン化亜鉛（ＺｎＳｅ）、テルル化亜鉛（ＺｎＴｅ）等も用いることができ、硫化カルシウム−ガリウム（ＣａＧａ２Ｓ４）、硫化ストロンチウム−ガリウム（ＳｒＧａ２Ｓ４）、硫化バリウム−ガリウム（ＢａＧａ２Ｓ４）、等の３元系の混晶であってもよい。 As a base material used for the light-emitting material, sulfide, oxide, or nitride can be used. Examples of the sulfide include zinc sulfide (ZnS), cadmium sulfide (CdS), calcium sulfide (CaS), yttrium sulfide (Y 2 S 3 ), gallium sulfide (Ga 2 S 3 ), strontium sulfide (SrS), sulfide. Barium (BaS) or the like can be used. As the oxide, for example, zinc oxide (ZnO), yttrium oxide (Y 2 O 3 ), or the like can be used. As the nitride, for example, aluminum nitride (AlN), gallium nitride (GaN), indium nitride (InN), or the like can be used. Furthermore, zinc selenide (ZnSe), zinc telluride (ZnTe), and the like can also be used. Calcium sulfide-gallium sulfide (CaGa 2 S 4 ), strontium sulfide-gallium sulfide (SrGa 2 S 4 ), barium sulfide-gallium (BaGa). It may be a ternary mixed crystal such as 2 S 4 ).

局在型発光の発光中心として、マンガン（Ｍｎ）、銅（Ｃｕ）、サマリウム（Ｓｍ）、テルビウム（Ｔｂ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、ユーロピウム（Ｅｕ）、セリウム（Ｃｅ）、プラセオジウム（Ｐｒ）などを用いることができる。なお、電荷補償として、フッ素（Ｆ）、塩素（Ｃｌ）などのハロゲン元素が添加されていてもよい。 As emission centers of localized emission, manganese (Mn), copper (Cu), samarium (Sm), terbium (Tb), erbium (Er), thulium (Tm), europium (Eu), cerium (Ce), praseodymium (Pr) or the like can be used. Note that a halogen element such as fluorine (F) or chlorine (Cl) may be added as charge compensation.

一方、ドナー−アクセプター再結合型発光の発光中心として、ドナー準位を形成する第１の不純物元素及びアクセプター準位を形成する第２の不純物元素を含む発光材料を用いることができる。第１の不純物元素は、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、アルミニウム（Ａｌ）等を用いることができる。第２の不純物元素としては、例えば、銅（Ｃｕ）、銀（Ａｇ）等を用いることができる。 On the other hand, a light-emitting material containing a first impurity element that forms a donor level and a second impurity element that forms an acceptor level can be used as the emission center of donor-acceptor recombination light emission. As the first impurity element, for example, fluorine (F), chlorine (Cl), aluminum (Al), or the like can be used. For example, copper (Cu), silver (Ag), or the like can be used as the second impurity element.

ドナー−アクセプター再結合型発光の発光材料を固相法を用いて合成する場合、母体材料と、第１の不純物元素又は第１の不純物元素を含む化合物と、第２の不純物元素又は第２の不純物元素を含む化合物をそれぞれ秤量し、乳鉢で混合した後、電気炉で加熱、焼成を行う。母体材料としては、上述した母体材料を用いることができ、第１の不純物元素又は第１の不純物元素を含む化合物としては、例えば、フッ素（Ｆ）、塩素（Ｃｌ）、硫化アルミニウム（Ａｌ２Ｓ３）等を用いることができ、第２の不純物元素又は第２の不純物元素を含む化合物としては、例えば、銅（Ｃｕ）、銀（Ａｇ）、硫化銅（Ｃｕ２Ｓ）、硫化銀（Ａｇ２Ｓ）等を用いることができる。焼成温度は、７００〜１５００℃が好ましい。温度が低すぎる場合は固相反応が進まず、温度が高すぎる場合は母体材料が分解してしまうからである。なお、粉末状態で焼成を行ってもよいが、ペレット状態で焼成を行うことが好ましい。 In the case where a light-emitting material for donor-acceptor recombination light emission is synthesized using a solid-phase method, a base material, a first impurity element or a compound containing the first impurity element, a second impurity element, or a second impurity element Each compound containing an impurity element is weighed and mixed in a mortar, and then heated and fired in an electric furnace. As the base material, the above-described base material can be used, and examples of the first impurity element or the compound containing the first impurity element include fluorine (F), chlorine (Cl), and aluminum sulfide (Al 2 S). 3 ) or the like, and examples of the second impurity element or the compound containing the second impurity element include copper (Cu), silver (Ag), copper sulfide (Cu 2 S), and silver sulfide (Ag). 2 S) or the like can be used. The firing temperature is preferably 700 to 1500 ° C. This is because the solid phase reaction does not proceed when the temperature is too low, and the base material is decomposed when the temperature is too high. In addition, although baking may be performed in a powder state, it is preferable to perform baking in a pellet state.

また、固相反応を利用する場合の不純物元素として、第１の不純物元素と第２の不純物元素で構成される化合物を組み合わせて用いてもよい。この場合、不純物元素が拡散されやすく、固相反応が進みやすくなるため、均一な発光材料を得ることができる。さらに、余分な不純物元素が入らないため、純度の高い発光材料が得ることができる。第１の不純物元素と第２の不純物元素で構成される化合物としては、例えば、塩化銅（ＣｕＣｌ）、塩化銀（ＡｇＣｌ）等を用いることができる。 In addition, as an impurity element in the case of using a solid phase reaction, a compound including a first impurity element and a second impurity element may be used in combination. In this case, since the impurity element is easily diffused and the solid-phase reaction easily proceeds, a uniform light emitting material can be obtained. Further, since no extra impurity element is contained, a light-emitting material with high purity can be obtained. As the compound including the first impurity element and the second impurity element, for example, copper chloride (CuCl), silver chloride (AgCl), or the like can be used.

なお、これらの不純物元素の濃度は、母体材料に対して０．０１〜１０ａｔｏｍ％であればよく、好ましくは０．０５〜５ａｔｏｍ％の範囲である。 Note that the concentration of these impurity elements may be 0.01 to 10 atom% with respect to the base material, and is preferably in the range of 0.05 to 5 atom%.

薄膜型無機ＥＬの場合、電界発光層は、上記発光材料を含む層であり、抵抗加熱蒸着法、電子ビーム蒸着（ＥＢ蒸着）法等の真空蒸着法、スパッタリング法等の物理気相成長法（ＰＶＤ）、有機金属ＣＶＤ法、ハイドライド輸送減圧ＣＶＤ法等の化学気相成長法（ＣＶＤ）、原子エピタキシ法（ＡＬＥ）等を用いて形成することができる。 In the case of a thin-film inorganic EL, the electroluminescent layer is a layer containing the above-described luminescent material, and is a physical vapor deposition method such as a resistance heating vapor deposition method, a vacuum vapor deposition method such as an electron beam vapor deposition (EB vapor deposition) method, or a sputtering method ( PVD), metal organic chemical vapor deposition (CVD), chemical vapor deposition (CVD) such as hydride transport low pressure CVD, atomic epitaxy (ALE), or the like.

図２８（Ａ）乃至（Ｃ）に発光素子として用いることのできる薄膜型無機ＥＬ素子の一例を示す。図２８（Ａ）乃至（Ｃ）において、発光素子は、第１の電極層５０、電界発光層５１、第２の電極層５３を含む。 28A to 28C illustrate an example of a thin film inorganic EL element that can be used as a light-emitting element. 28A to 28C, the light-emitting element includes a first electrode layer 50, an electroluminescent layer 51, and a second electrode layer 53.

図２８（Ｂ）及び図２８（Ｃ）に示す発光素子は、図２８（Ａ）の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図２８（Ｂ）に示す発光素子は、第１の電極層５０と電界発光層５２との間に絶縁層５４を有し、図２８（Ｃ）に示す発光素子は、第１の電極層５０と電界発光層５２との間に絶縁層５４ａ、第２の電極層５３と電界発光層５２との間に絶縁層５４ｂとを有している。このように絶縁層は電界発光層を狭持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。 The light-emitting element illustrated in FIGS. 28B and 28C has a structure in which an insulating layer is provided between the electrode layer and the electroluminescent layer in the light-emitting element in FIG. 28A. The light-emitting element illustrated in FIG. 28B includes an insulating layer 54 between the first electrode layer 50 and the electroluminescent layer 52, and the light-emitting element illustrated in FIG. 28C includes the first electrode layer 50. And an electroluminescent layer 52, and an insulating layer 54 b is provided between the second electrode layer 53 and the electroluminescent layer 52. Thus, the insulating layer may be provided only between one of the pair of electrode layers sandwiching the electroluminescent layer, or may be provided between both. Further, the insulating layer may be a single layer or a stacked layer including a plurality of layers.

また、図２８（Ｂ）では第１の電極層５０に接するように絶縁層５４が設けられているが、絶縁層と電界発光層の順番を逆にして、第２の電極層５３に接するように絶縁層５４を設けてもよい。 In FIG. 28B, the insulating layer 54 is provided so as to be in contact with the first electrode layer 50, but the order of the insulating layer and the electroluminescent layer is reversed so as to be in contact with the second electrode layer 53. An insulating layer 54 may be provided.

分散型無機ＥＬ素子の場合、粒子状の発光材料をバインダ中に分散させ膜状の電界発光層を形成する。発光材料の作製方法によって、十分に所望の大きさの粒子が得られない場合は、乳鉢等で粉砕などによって粒子状に加工すればよい。バインダとは、粒状の発光材料を分散した状態で固定し、電界発光層としての形状に保持するための物質である。発光材料は、バインダによって電界発光層中に均一に分散し固定される。 In the case of a dispersion-type inorganic EL element, a particulate light emitting material is dispersed in a binder to form a film-like electroluminescent layer. When particles having a desired size cannot be obtained sufficiently by the method for manufacturing a light emitting material, the particles may be processed into particles by pulverization or the like in a mortar or the like. A binder is a substance for fixing a granular light emitting material in a dispersed state and maintaining the shape as an electroluminescent layer. The light emitting material is uniformly dispersed and fixed in the electroluminescent layer by the binder.

分散型無機ＥＬ素子の場合、電界発光層の形成方法は、選択的に電界発光層を形成できる液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷など）、スピンコート法などの塗布法、ディッピング法、ディスペンサ法などを用いることもできる。膜厚は特に限定されることはないが、好ましくは、１０〜１０００ｎｍの範囲である。また、発光材料及びバインダを含む電界発光層において、発光材料の割合は５０ｗｔ％以上８０ｗｔ％以下とするよい。 In the case of a dispersion-type inorganic EL element, the electroluminescent layer can be formed by a droplet discharge method capable of selectively forming an electroluminescent layer, a printing method (screen printing, offset printing, etc.), a coating method such as a spin coating method, A dipping method, a dispenser method, or the like can also be used. The film thickness is not particularly limited, but is preferably in the range of 10 to 1000 nm. In the electroluminescent layer including the light emitting material and the binder, the ratio of the light emitting material may be 50 wt% or more and 80 wt% or less.

図２９（Ａ）乃至（Ｃ）に発光素子として用いることのできる分散型無機ＥＬ素子の一例を示す。図２９（Ａ）における発光素子は、第１の電極層６０、電界発光層６２、第２の電極層６３の積層構造を有し、電界発光層６２中にバインダによって保持された発光材料６１を含む。 FIGS. 29A to 29C illustrate examples of a dispersion-type inorganic EL element that can be used as a light-emitting element. The light-emitting element in FIG. 29A has a stacked structure of a first electrode layer 60, an electroluminescent layer 62, and a second electrode layer 63, and a luminescent material 61 held in a binder in the electroluminescent layer 62. Including.

本実施の形態に用いることのできるバインダとしては、絶縁材料を用いることができ、有機材料や無機材料を用いることができ、有機材料及び無機材料の混合材料を用いてもよい。有機絶縁材料としては、シアノエチルセルロース系樹脂のように、比較的誘電率の高いポリマーや、ポリエチレン、ポリプロピレン、ポリスチレン系樹脂、シリコーン樹脂、エポキシ樹脂、フッ化ビニリデンなどの樹脂を用いることができる。また、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン樹脂を用いてもよい。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。また、ポリビニルアルコール、ポリビニルブチラールなどのビニル樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂、オキサゾール樹脂（ポリベンゾオキサゾール）等の樹脂材料を用いてもよい。これらの樹脂に、チタン酸バリウム（ＢａＴｉＯ３）やチタン酸ストロンチウム（ＳｒＴｉＯ３）などの高誘電率の微粒子を適度に混合して誘電率を調整することもできる。 As a binder that can be used in this embodiment mode, an insulating material can be used, an organic material or an inorganic material can be used, and a mixed material of an organic material and an inorganic material can be used. As the organic insulating material, a polymer having a relatively high dielectric constant such as a cyanoethyl cellulose resin, or a resin such as polyethylene, polypropylene, polystyrene resin, silicone resin, epoxy resin, or vinylidene fluoride can be used. Alternatively, a heat-resistant polymer such as aromatic polyamide, polybenzimidazole, or siloxane resin may be used. Note that a siloxane resin corresponds to a resin including a Si—O—Si bond. Siloxane has a skeleton structure formed of a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aromatic hydrocarbon) is used. A fluoro group may be used as a substituent. Alternatively, an organic group containing at least hydrogen and a fluoro group may be used as a substituent. Moreover, resin materials such as vinyl resins such as polyvinyl alcohol and polyvinyl butyral, phenol resins, novolac resins, acrylic resins, melamine resins, urethane resins, and oxazole resins (polybenzoxazole) may be used. The dielectric constant can be adjusted by appropriately mixing fine particles of high dielectric constant such as barium titanate (BaTiO 3 ) and strontium titanate (SrTiO 3 ) with these resins.

バインダに含まれる無機絶縁材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸素及び窒素を含む珪素、窒化アルミニウム（ＡｌＮ）、酸素及び窒素を含むアルミニウムまたは酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、ＢａＴｉＯ３、ＳｒＴｉＯ３、チタン酸鉛（ＰｂＴｉＯ３）、ニオブ酸カリウム（ＫＮｂＯ３）、ニオブ酸鉛（ＰｂＮｂＯ３）、酸化タンタル（Ｔａ２Ｏ５）、タンタル酸バリウム（ＢａＴａ２Ｏ６）、タンタル酸リチウム（ＬｉＴａＯ３）、酸化イットリウム（Ｙ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）、その他の無機絶縁性材料を含む物質から選ばれた材料で形成することができる。有機材料に、誘電率の高い無機材料を含ませる（添加等によって）ことによって、発光材料及びバインダよりなる電界発光層の誘電率をより制御することができ、より誘電率を大きくすることができる。バインダに無機材料と有機材料との混合層を用い、高い誘電率とすると、発光材料により大きい電荷を誘起することができる。 Examples of the inorganic insulating material contained in the binder include silicon oxide (SiO x ), silicon nitride (SiN x ), silicon containing oxygen and nitrogen, aluminum nitride (AlN), aluminum containing oxygen and nitrogen, or aluminum oxide (Al 2 O 3 ), titanium oxide (TiO 2 ), BaTiO 3 , SrTiO 3 , lead titanate (PbTiO 3 ), potassium niobate (KNbO 3 ), lead niobate (PbNbO 3 ), tantalum oxide (Ta 2 O 5 ), tantalum It is made of a material selected from substances including barium oxide (BaTa 2 O 6 ), lithium tantalate (LiTaO 3 ), yttrium oxide (Y 2 O 3 ), zirconium oxide (ZrO 2 ), and other inorganic insulating materials. be able to. By including an organic material with an inorganic material having a high dielectric constant (by addition or the like), the dielectric constant of the electroluminescent layer made of the light emitting material and the binder can be further controlled, and the dielectric constant can be further increased. . When a mixed layer of an inorganic material and an organic material is used for the binder and the dielectric constant is high, a larger charge can be induced in the light emitting material.

作製工程において、発光材料はバインダを含む溶液中に分散されるが本実施の形態に用いることのできるバインダを含む溶液の溶媒としては、バインダ材料が溶解し、電界発光層を形成する方法（種々のウエットプロセス）及び所望の膜厚に適した粘度の溶液を作製できるような溶媒を適宜選択すればよい。有機溶媒等を用いることができ、例えばバインダとしてシロキサン樹脂を用いる場合は、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡともいう）、３−メトシキ−３メチル−１−ブタノール（ＭＭＢともいう）などを用いることができる。 In the manufacturing process, the light-emitting material is dispersed in a solution containing a binder, but as a solvent for the solution containing the binder that can be used in this embodiment, a method of forming an electroluminescent layer by dissolving the binder material (various types) The wet process) and a solvent capable of producing a solution having a viscosity suitable for a desired film thickness may be selected as appropriate. For example, when a siloxane resin is used as a binder, propylene glycol monomethyl ether, propylene glycol monomethyl ether acetate (also referred to as PGMEA), 3-methoxy-3-methyl-1-butanol (also referred to as MMB). Etc. can be used.

図２９（Ｂ）及び図２９（Ｃ）に示す発光素子は、図２９（Ａ）の発光素子において、電極層と電界発光層間に絶縁層を設ける構造である。図２９（Ｂ）に示す発光素子は、第１の電極層６０と電界発光層６２との間に絶縁層６４を有し、図２９（Ｃ）に示す発光素子は、第１の電極層６０と電界発光層６２との間に絶縁層６４ａ、第２の電極層６３と電界発光層６２との間に絶縁層６４ｂとを有している。このように絶縁層は電界発光層を狭持する一対の電極層のうち一方の間にのみ設けてもよいし、両方の間に設けてもよい。また絶縁層は単層でもよいし複数層からなる積層でもよい。 The light-emitting element illustrated in FIGS. 29B and 29C has a structure in which an insulating layer is provided between the electrode layer and the electroluminescent layer in the light-emitting element in FIG. 29A. The light-emitting element illustrated in FIG. 29B includes an insulating layer 64 between the first electrode layer 60 and the electroluminescent layer 62, and the light-emitting element illustrated in FIG. 29C includes the first electrode layer 60. And an electroluminescent layer 62, and an insulating layer 64 b between the second electrode layer 63 and the electroluminescent layer 62. Thus, the insulating layer may be provided only between one of the pair of electrode layers sandwiching the electroluminescent layer, or may be provided between both. Further, the insulating layer may be a single layer or a stacked layer including a plurality of layers.

また、図２９（Ｂ）では第１の電極層６０に接するように絶縁層６４が設けられているが、絶縁層と電界発光層の順番を逆にして、第２の電極層６３に接するように絶縁層６４を設けてもよい。 In FIG. 29B, the insulating layer 64 is provided so as to be in contact with the first electrode layer 60, but the order of the insulating layer and the electroluminescent layer is reversed so as to be in contact with the second electrode layer 63. An insulating layer 64 may be provided on the substrate.

図２８における絶縁層５４、図２９における絶縁層６４のような絶縁層は、特に限定されることはないが、絶縁耐性が高く、緻密な膜質であることが好ましく、さらには、誘電率が高いことが好ましい。例えば、酸化シリコン（ＳｉＯ２）、酸化イットリウム（Ｙ２Ｏ３）、酸化チタン（ＴｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ハフニウム（ＨｆＯ２）、酸化タンタル（Ｔａ２Ｏ５）、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、チタン酸鉛（ＰｂＴｉＯ３）、窒化シリコン（Ｓｉ３Ｎ４）、酸化ジルコニウム（ＺｒＯ２）等やこれらの混合膜又は２種以上の積層膜を用いることができる。これらの絶縁膜は、スパッタリング、蒸着、ＣＶＤ等により成膜することができる。また、絶縁層はこれら絶縁材料の粒子をバインダ中に分散して成膜してもよい。バインダ材料は、電界発光層に含まれるバインダと同様な材料、方法を用いて形成すればよい。膜厚は特に限定されることはないが、好ましくは１０〜１０００ｎｍの範囲である。 The insulating layers such as the insulating layer 54 in FIG. 28 and the insulating layer 64 in FIG. 29 are not particularly limited, but preferably have high insulation resistance, a dense film quality, and a high dielectric constant. It is preferable. For example, silicon oxide (SiO 2 ), yttrium oxide (Y 2 O 3 ), titanium oxide (TiO 2 ), aluminum oxide (Al 2 O 3 ), hafnium oxide (HfO 2 ), tantalum oxide (Ta 2 O 5 ), Barium titanate (BaTiO 3 ), strontium titanate (SrTiO 3 ), lead titanate (PbTiO 3 ), silicon nitride (Si 3 N 4 ), zirconium oxide (ZrO 2 ), etc., a mixed film thereof, or two or more kinds thereof A laminated film can be used. These insulating films can be formed by sputtering, vapor deposition, CVD, or the like. The insulating layer may be formed by dispersing particles of these insulating materials in a binder. The binder material may be formed using the same material and method as the binder contained in the electroluminescent layer. The film thickness is not particularly limited, but is preferably in the range of 10 to 1000 nm.

本実施の形態で示す発光素子は、電界発光層を狭持する一対の電極層間に電圧を印加することで発光が得られるが、直流駆動又は交流駆動のいずれにおいても動作することができる。 The light-emitting element described in this embodiment mode can emit light by applying a voltage between a pair of electrode layers sandwiching an electroluminescent layer, but can operate in either DC driving or AC driving.

本実施の形態においても、隔壁となる絶縁層及び第１の電極層にプラズマ処理を行う。プラズマ処理を窒素雰囲気下、又は酸素雰囲気下で行うことにより、絶縁層及び第１の電極層表面を窒化、又は酸化する。プラズマ処理を用いて絶縁層及び第１の電極層を酸化又は窒化（もしくは酸化及び窒化両方行ってもよい）すると、絶縁層及び第１の電極層の表面が改質され、より緻密な絶縁層及び第１の電極層とすることができる。よって、ピンホール等の欠陥を抑制し表示装置の特性等を向上させることが可能となる。よって、水分などの汚染物質を透過させないので、表示装置外部より進入する汚染物質による発光素子の劣化を防止することができる。     Also in this embodiment mode, plasma treatment is performed on the insulating layer to be a partition wall and the first electrode layer. By performing the plasma treatment in a nitrogen atmosphere or an oxygen atmosphere, the surfaces of the insulating layer and the first electrode layer are nitrided or oxidized. When the insulating layer and the first electrode layer are oxidized or nitrided (or both oxidation and nitridation may be performed) using plasma treatment, the surfaces of the insulating layer and the first electrode layer are modified, so that a denser insulating layer is obtained. And the first electrode layer. Therefore, defects such as pinholes can be suppressed and the characteristics of the display device can be improved. Accordingly, since contaminants such as moisture are not transmitted, deterioration of the light-emitting element due to contaminants entering from the outside of the display device can be prevented.

本実施例では、無機絶縁材料を用いて隔壁として機能する絶縁層を形成した例を示す。     In this embodiment, an example in which an insulating layer functioning as a partition is formed using an inorganic insulating material is shown.

第１の電極層上に絶縁膜を形成し、エッチング法により加工して、隔壁として機能する２層積層からなる絶縁層を形成した。第１の電極層上に第１の絶縁膜及び第２の絶縁膜を積層して形成し、エッチング法により加工して第１の絶縁層及び第２の絶縁層からなる積層を形成した。第１の電極層６５０としてスパッタ法によりＩＴＳＯ膜を形成し、プラズマＣＶＤ法により窒化珪素膜からなる第１の絶縁膜を形成した。第１の絶縁膜上に第２の絶縁膜としてプラズマＣＶＤ法により窒化酸化珪素膜を積層し、レジストよりなるマスク６５３を用いて平行平板型ＲＩＥ装置を用いてエッチングし、テーパー形状を有する第１の絶縁層６５１及び第２の絶縁層６５２を形成した。走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＳＥＭ）観察によるＳＥＭ写真を図２６（Ａ）に示す。図２６（Ａ）は断面図である。エッチング条件は、ＲＦパワー４００Ｗ、圧力３９Ｐａ、エッチングガスはＣＦ４（流量５０ｓｃｃｍ）、Ｏ２（流量３５ｓｃｃｍ）及びＨｅ（流量５０ｓｃｃｍ）である。第１の絶縁層６５１及び第２の絶縁層６５２は連続的に形成され、テーパー形状を有している。 An insulating film was formed over the first electrode layer and processed by an etching method to form an insulating layer including a two-layer stack functioning as a partition wall. A first insulating film and a second insulating film were stacked over the first electrode layer and processed by an etching method to form a stack including the first insulating layer and the second insulating layer. An ITSO film was formed as the first electrode layer 650 by a sputtering method, and a first insulating film made of a silicon nitride film was formed by a plasma CVD method. A silicon nitride oxide film is stacked as a second insulating film on the first insulating film by a plasma CVD method, etched using a parallel plate RIE apparatus using a mask 653 made of a resist, and has a tapered shape. The insulating layer 651 and the second insulating layer 652 were formed. FIG. 26A shows an SEM photograph obtained by observation with a scanning electron microscope (SEM). FIG. 26A is a cross-sectional view. Etching conditions are RF power 400 W, pressure 39 Pa, etching gas is CF 4 (flow rate 50 sccm), O 2 (flow rate 35 sccm) and He (flow rate 50 sccm). The first insulating layer 651 and the second insulating layer 652 are formed continuously and have a tapered shape.

同様に、絶縁層を２層積層して隔壁となる絶縁層を形成した。第１の電極層上に第１の絶縁膜及び第２の絶縁膜を積層して形成し、エッチング法により加工して第１の絶縁層及び第２の絶縁層からなる積層を形成した。第１の電極層６６０としてスパッタ法によりＩＴＳＯ膜を形成し、プラズマＣＶＤ法により窒化珪素膜からなる第１の絶縁膜を形成した。第１の絶縁膜上に第２の絶縁膜としてプラズマＣＶＤ法により酸化窒化珪素膜を積層し、レジストよりなるマスク６６３を用いて平行平板型ＲＩＥ装置を用いてエッチングし、テーパー形状を有する第１の絶縁層６６１及び第２の絶縁層６６２を形成した。走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＳＥＭ）観察によるＳＥＭ写真を図２６（Ｂ）に示す。図２６（Ｂ）は断面図である。エッチング条件は、ＲＦパワー４００Ｗ、圧力３９Ｐａ、エッチングガスはＣＦ４（流量８７ｓｃｃｍ）、Ｏ２（流量３５ｓｃｃｍ）及びＨｅ（流量１３ｓｃｃｍ）である。第１の絶縁層６５１及び第２の絶縁層６５２は連続的に形成され、テーパー形状を有している。第１の絶縁層６６１のテーパー角と第２の絶縁層６６２のテーパー角は角度が異なっており、２段階のテーパー形状を有している。第１の絶縁層６５１、第２の絶縁層６５２、第１の絶縁層６５１及び第２の絶縁層６５２において４０度以上（ほぼ４５度）のテーパー角となった。 Similarly, an insulating layer serving as a partition was formed by stacking two insulating layers. A first insulating film and a second insulating film were stacked over the first electrode layer and processed by an etching method to form a stack including the first insulating layer and the second insulating layer. An ITSO film was formed as the first electrode layer 660 by a sputtering method, and a first insulating film made of a silicon nitride film was formed by a plasma CVD method. A silicon oxynitride film is stacked as a second insulating film on the first insulating film by a plasma CVD method, etched using a parallel plate RIE apparatus using a mask 663 made of a resist, and has a tapered shape. The insulating layer 661 and the second insulating layer 662 were formed. FIG. 26B shows an SEM photograph obtained by observation with a scanning electron microscope (SEM). FIG. 26B is a cross-sectional view. Etching conditions are RF power 400 W, pressure 39 Pa, etching gas is CF 4 (flow rate 87 sccm), O 2 (flow rate 35 sccm) and He (flow rate 13 sccm). The first insulating layer 651 and the second insulating layer 652 are formed continuously and have a tapered shape. The taper angle of the first insulating layer 661 and the taper angle of the second insulating layer 662 are different from each other and have a two-stage taper shape. The first insulating layer 651, the second insulating layer 652, the first insulating layer 651, and the second insulating layer 652 had a taper angle of 40 degrees or more (approximately 45 degrees).

以上のような無機絶縁材料を用いた絶縁層は、緻密な膜として成膜できるので、水分などの汚染物質を透過させない。よって、表示装置外部より進入する汚染物質による発光素子の劣化を防止することができる。     The insulating layer using the inorganic insulating material as described above can be formed as a dense film and thus does not transmit contaminants such as moisture. Therefore, deterioration of the light-emitting element due to contaminants entering from the outside of the display device can be prevented.

本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明の表示装置の上面図。The top view of the display apparatus of this invention. 本発明の表示装置の上面図。The top view of the display apparatus of this invention. 本発明に適用できる発光素子の構成を説明する図。3A and 3B each illustrate a structure of a light-emitting element that can be applied to the present invention. 本発明が適用される電子機器を示す図。FIG. 11 illustrates an electronic device to which the present invention is applied. 本発明が適用される電子機器を示す図。FIG. 11 illustrates an electronic device to which the present invention is applied. 本発明が適用される電子機器を説明する図。FIG. 14 illustrates an electronic device to which the present invention is applied. 本発明が適用される電子機器を説明する図。FIG. 14 illustrates an electronic device to which the present invention is applied. 図２４で説明する表示装置の等価回路図。FIG. 25 is an equivalent circuit diagram of the display device described in FIG. 24. 本発明の表示装置を説明する図。6A and 6B illustrate a display device of the present invention. 本発明が適用される電子機器を説明する図。FIG. 14 illustrates an electronic device to which the present invention is applied. 実施例１で示す試料の実験データを示す図。FIG. 5 shows experimental data of the sample shown in Example 1. 本発明の表示装置の作製方法を説明する図。4A to 4D illustrate a method for manufacturing a display device of the present invention. 本発明に適用できる発光素子の構成を説明する図。3A and 3B each illustrate a structure of a light-emitting element that can be applied to the present invention. 本発明に適用できる発光素子の構成を説明する図。3A and 3B each illustrate a structure of a light-emitting element that can be applied to the present invention.

Claims (11)

半導体層を形成し、
前記半導体層上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極層を形成し、
前記半導体層に接するソース電極層及びドレイン電極層を形成し、
前記ソース電極層又は前記ドレイン電極層に電気的に接続する第１の電極層を形成し、
前記第１の電極層の一部、前記ゲート電極層、前記ソース電極層、前記ドレイン電極層上に無機絶縁層を形成し、
前記無機絶縁層及び前記第１の電極層にプラズマ処理を行い、
前記プラズマ処理を行った無機絶縁層及び第１の電極層上に電界発光層を形成し、
前記電界発光層上に第２の電極層を形成することを特徴とする表示装置の作製方法。 Forming a semiconductor layer,
Forming a gate insulating layer on the semiconductor layer;
Forming a gate electrode layer on the gate insulating layer;
Forming a source electrode layer and a drain electrode layer in contact with the semiconductor layer;
Forming a first electrode layer electrically connected to the source electrode layer or the drain electrode layer;
Forming an inorganic insulating layer on a part of the first electrode layer, the gate electrode layer, the source electrode layer, and the drain electrode layer;
Plasma treatment is performed on the inorganic insulating layer and the first electrode layer,
Forming an electroluminescent layer on the inorganic insulating layer and the first electrode layer subjected to the plasma treatment;
A method for manufacturing a display device, comprising forming a second electrode layer over the electroluminescent layer. 半導体層を形成し、
前記半導体層上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極層を形成し、
前記半導体層に接するソース電極層及びドレイン電極層を形成し、
前記ソース電極層又は前記ドレイン電極層に電気的に接続する第１の電極層を形成し、
前記第１の電極層、前記ゲート電極層、前記ソース電極層、前記ドレイン電極層上に無機絶縁膜を形成し、
前記無機絶縁膜をエッチングし、前記第１の電極層に達する開口有する無機絶縁層を形成し、
前記無機絶縁層及び前記第１の電極層にプラズマ処理を行い、
前記プラズマ処理を行った無機絶縁層及び第１の電極層上に電界発光層を形成し、
前記電界発光層上に第２の電極層を形成することを特徴とする表示装置の作製方法。 Forming a semiconductor layer,
Forming a gate insulating layer on the semiconductor layer;
Forming a gate electrode layer on the gate insulating layer;
Forming a source electrode layer and a drain electrode layer in contact with the semiconductor layer;
Forming a first electrode layer electrically connected to the source electrode layer or the drain electrode layer;
Forming an inorganic insulating film on the first electrode layer, the gate electrode layer, the source electrode layer, and the drain electrode layer;
Etching the inorganic insulating film to form an inorganic insulating layer having an opening reaching the first electrode layer;
Plasma treatment is performed on the inorganic insulating layer and the first electrode layer,
Forming an electroluminescent layer on the inorganic insulating layer and the first electrode layer subjected to the plasma treatment;
A method for manufacturing a display device, comprising forming a second electrode layer over the electroluminescent layer. 半導体層を形成し、
前記半導体層上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極層を形成し、
前記半導体層に接するソース電極層及びドレイン電極層を形成し、
前記ソース電極層又は前記ドレイン電極層に電気的に接続する第１の電極層を形成し、
前記第１の電極層の一部、前記ゲート電極層、前記ソース電極層、前記ドレイン電極層上に第１の無機絶縁層及び第２の無機絶縁層を積層して形成し、
前記第１の無機絶縁層、前記第２の無機絶縁層及び前記第１の電極層にプラズマ処理を行い、
前記プラズマ処理を行った前記第１の無機絶縁層、前記第２の無機絶縁層及び前記第１の電極層上に電界発光層を形成し、
前記電界発光層上に第２の電極層を形成することを特徴とする表示装置の作製方法。 Forming a semiconductor layer,
Forming a gate insulating layer on the semiconductor layer;
Forming a gate electrode layer on the gate insulating layer;
Forming a source electrode layer and a drain electrode layer in contact with the semiconductor layer;
Forming a first electrode layer electrically connected to the source electrode layer or the drain electrode layer;
Forming a stack of a first inorganic insulating layer and a second inorganic insulating layer on a part of the first electrode layer, the gate electrode layer, the source electrode layer, and the drain electrode layer;
Plasma treatment is performed on the first inorganic insulating layer, the second inorganic insulating layer, and the first electrode layer,
Forming an electroluminescent layer on the first inorganic insulating layer, the second inorganic insulating layer, and the first electrode layer that have been subjected to the plasma treatment;
A method for manufacturing a display device, comprising forming a second electrode layer over the electroluminescent layer. 半導体層を形成し、
前記半導体層上にゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極層を形成し、
前記半導体層に接するソース電極層及びドレイン電極層を形成し、
前記ソース電極層又は前記ドレイン電極層に電気的に接続する第１の電極層を形成し、
前記第１の電極層、前記ゲート電極層、前記ソース電極層、前記ドレイン電極層上に第１の無機絶縁膜及び第２の無機絶縁膜を積層して形成し、
前記第１の無機絶縁膜及び前記第２の無機絶縁膜をエッチングし、前記第１の電極層に達する開口を有する第１の無機絶縁層及び第２の無機絶縁層を形成し、
前記第１の無機絶縁層、前記第２の無機絶縁層及び前記第１の電極層にプラズマ処理を行い、
前記プラズマ処理を行った前記第１の無機絶縁膜、前記第２の無機絶縁膜及び前記第１の電極層上に電界発光層を形成し、
前記電界発光層上に第２の電極層を形成することを特徴とする表示装置の作製方法。 Forming a semiconductor layer,
Forming a gate insulating layer on the semiconductor layer;
Forming a gate electrode layer on the gate insulating layer;
Forming a source electrode layer and a drain electrode layer in contact with the semiconductor layer;
Forming a first electrode layer electrically connected to the source electrode layer or the drain electrode layer;
Forming a first inorganic insulating film and a second inorganic insulating film on the first electrode layer, the gate electrode layer, the source electrode layer, and the drain electrode layer;
Etching the first inorganic insulating film and the second inorganic insulating film to form a first inorganic insulating layer and a second inorganic insulating layer having an opening reaching the first electrode layer;
Plasma treatment is performed on the first inorganic insulating layer, the second inorganic insulating layer, and the first electrode layer,
Forming an electroluminescent layer on the first inorganic insulating film, the second inorganic insulating film and the first electrode layer that have been subjected to the plasma treatment;
A method for manufacturing a display device, comprising forming a second electrode layer over the electroluminescent layer. 請求項１または請求項２において、前記プラズマ処理は、窒素雰囲気又は酸素雰囲気下で行い、前記無機絶縁層及び前記第１の電極層表面を窒化又は酸化することを特徴とする表示装置の作製方法。 3. The method for manufacturing a display device according to claim 1, wherein the plasma treatment is performed in a nitrogen atmosphere or an oxygen atmosphere, and the inorganic insulating layer and the surface of the first electrode layer are nitrided or oxidized. . 請求項３または請求項４において、前記プラズマ処理は、窒素雰囲気又は酸素雰囲気下で行い、前記第１の無機絶縁層、前記第２の無機絶縁層及び前記第１の電極層表面を窒化又は酸化することを特徴とする表示装置の作製方法。 5. The plasma treatment is performed in a nitrogen atmosphere or an oxygen atmosphere, and the surfaces of the first inorganic insulating layer, the second inorganic insulating layer, and the first electrode layer are nitrided or oxidized. And a manufacturing method of a display device. 請求項１乃至６いずれか一項において、前記ゲート絶縁層を形成後、前記ゲート絶縁層及び前記ゲート絶縁層にプラズマ処理を行うことを特徴とする表示装置の作製方法。 7. The method for manufacturing a display device according to claim 1, wherein after the gate insulating layer is formed, plasma treatment is performed on the gate insulating layer and the gate insulating layer. 請求項１乃至７いずれか一項において、前記ゲート電極層を形成後、前記ゲート絶縁層にプラズマ処理を行うことを特徴とする表示装置の作製方法。 8. The method for manufacturing a display device according to claim 1, wherein after the gate electrode layer is formed, plasma treatment is performed on the gate insulating layer. 請求項７または請求項８において、前記プラズマ処理は、窒素雰囲気又は酸素雰囲気下で行い、前記ゲート絶縁層表面を窒化又は酸化することを特徴とする表示装置の作製方法。 9. The method for manufacturing a display device according to claim 7, wherein the plasma treatment is performed in a nitrogen atmosphere or an oxygen atmosphere, and the surface of the gate insulating layer is nitrided or oxidized. 半導体層と、ゲート絶縁層と、ゲート電極層と、
前記半導体層と接するソース電極層及びドレイン電極層と、
前記ソース電極層又は前記ドレイン電極層に電気的に接続する第１の電極層と、
前記第１の電極層の一部、前記ゲート電極層、前記ソース電極層及び前記ドレイン電極層上に第１の無機絶縁層と、
前記第１の無機絶縁層上に第２の無機絶縁層とを有し、
前記第１の無機絶縁層の上端の位置と前記第２の無機絶縁層の下端の位置とは一致することを特徴とする表示装置。 A semiconductor layer, a gate insulating layer, a gate electrode layer,
A source electrode layer and a drain electrode layer in contact with the semiconductor layer;
A first electrode layer electrically connected to the source electrode layer or the drain electrode layer;
A first inorganic insulating layer on a part of the first electrode layer, the gate electrode layer, the source electrode layer, and the drain electrode layer;
A second inorganic insulating layer on the first inorganic insulating layer;
The display device characterized in that the position of the upper end of the first inorganic insulating layer and the position of the lower end of the second inorganic insulating layer coincide. 請求項１０において、前記第１の無機絶縁層及び前記第２の無機絶縁層の端部はテーパー形状を有し、そのテーパー角は４０度以上であることを特徴とする表示装置。 11. The display device according to claim 10, wherein end portions of the first inorganic insulating layer and the second inorganic insulating layer have a tapered shape, and a taper angle is 40 degrees or more.
JP2006216399A 2005-08-12 2006-08-09 Method for manufacturing display device Expired - Fee Related JP5008357B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006216399A JP5008357B2 (en) 2005-08-12 2006-08-09 Method for manufacturing display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005233890 2005-08-12
JP2005233890 2005-08-12
JP2006216399A JP5008357B2 (en) 2005-08-12 2006-08-09 Method for manufacturing display device

Publications (3)

Publication Number Publication Date
JP2007073503A true JP2007073503A (en) 2007-03-22
JP2007073503A5 JP2007073503A5 (en) 2009-09-24
JP5008357B2 JP5008357B2 (en) 2012-08-22

Family

ID=37934761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006216399A Expired - Fee Related JP5008357B2 (en) 2005-08-12 2006-08-09 Method for manufacturing display device

Country Status (1)

Country Link
JP (1) JP5008357B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150061879A (en) * 2013-11-28 2015-06-05 삼성디스플레이 주식회사 Method of manufacturing display apparatus
JP2017122933A (en) * 2007-05-18 2017-07-13 株式会社半導体エネルギー研究所 Semiconductor device
KR101786801B1 (en) * 2010-12-22 2017-10-19 엘지디스플레이 주식회사 Substrate for organic electro luminescent device and method of fabricating the same
KR20190082355A (en) * 2017-12-29 2019-07-10 삼성디스플레이 주식회사 Display device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003317955A (en) * 2002-02-22 2003-11-07 Semiconductor Energy Lab Co Ltd Light emitting device, its manufacturing method, and operation method of manufacturing device
JP2004127933A (en) * 2002-09-11 2004-04-22 Semiconductor Energy Lab Co Ltd Light-emitting apparatus and fabrication method of the same
JP2005026358A (en) * 2003-06-30 2005-01-27 Semiconductor Energy Lab Co Ltd Nitriding equipment, semiconductor device, and its formation method
JP2005135929A (en) * 2001-02-19 2005-05-26 Semiconductor Energy Lab Co Ltd Formation method of light emitting device
JP2005158393A (en) * 2003-11-25 2005-06-16 Pioneer Electronic Corp Manufacturing method of organic electroluminescent element
JP2005209612A (en) * 2003-11-07 2005-08-04 Seiko Epson Corp Light emitting device, its manufacturing method, and electronic equipment

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005135929A (en) * 2001-02-19 2005-05-26 Semiconductor Energy Lab Co Ltd Formation method of light emitting device
JP2003317955A (en) * 2002-02-22 2003-11-07 Semiconductor Energy Lab Co Ltd Light emitting device, its manufacturing method, and operation method of manufacturing device
JP2004127933A (en) * 2002-09-11 2004-04-22 Semiconductor Energy Lab Co Ltd Light-emitting apparatus and fabrication method of the same
JP2005026358A (en) * 2003-06-30 2005-01-27 Semiconductor Energy Lab Co Ltd Nitriding equipment, semiconductor device, and its formation method
JP2005209612A (en) * 2003-11-07 2005-08-04 Seiko Epson Corp Light emitting device, its manufacturing method, and electronic equipment
JP2005158393A (en) * 2003-11-25 2005-06-16 Pioneer Electronic Corp Manufacturing method of organic electroluminescent element

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017122933A (en) * 2007-05-18 2017-07-13 株式会社半導体エネルギー研究所 Semiconductor device
US9984946B2 (en) 2007-05-18 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101786801B1 (en) * 2010-12-22 2017-10-19 엘지디스플레이 주식회사 Substrate for organic electro luminescent device and method of fabricating the same
KR20150061879A (en) * 2013-11-28 2015-06-05 삼성디스플레이 주식회사 Method of manufacturing display apparatus
KR102234318B1 (en) * 2013-11-28 2021-03-31 삼성디스플레이 주식회사 Method of manufacturing display apparatus
KR20190082355A (en) * 2017-12-29 2019-07-10 삼성디스플레이 주식회사 Display device
KR102469793B1 (en) * 2017-12-29 2022-11-22 삼성디스플레이 주식회사 Display device

Also Published As

Publication number Publication date
JP5008357B2 (en) 2012-08-22

Similar Documents

Publication Publication Date Title
US7838347B2 (en) Display device and manufacturing method of display device
JP5674846B2 (en) Display device
US9419064B2 (en) Method for manufacturing display device
US8592861B2 (en) Display device and manufacturing method of the display device
JP5836447B2 (en) Semiconductor device, display module, and electronic device
JP4879541B2 (en) Method for manufacturing display device
US20060091397A1 (en) Display device and method for manufacturing the same
JP4817946B2 (en) Method for manufacturing display device
JP2008177557A (en) Light-emitting element and light-emitting device
JP2008211192A (en) Display device
JP2005311325A (en) Pattern forming method, film transistor, display, its manufacturing method, and television
JP4689439B2 (en) Light emitting device
JP4860343B2 (en) Method for manufacturing display device
JP5008357B2 (en) Method for manufacturing display device
JP4954527B2 (en) Method for manufacturing display device
JP5201841B2 (en) Method for manufacturing display device
JP5236903B2 (en) Display device and method for manufacturing display device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090806

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120529

R150 Certificate of patent or registration of utility model

Ref document number: 5008357

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees