JP2007058772A - バンド・ギャップ基準から可変出力電圧を生成する方法及び装置 - Google Patents
バンド・ギャップ基準から可変出力電圧を生成する方法及び装置 Download PDFInfo
- Publication number
- JP2007058772A JP2007058772A JP2005246231A JP2005246231A JP2007058772A JP 2007058772 A JP2007058772 A JP 2007058772A JP 2005246231 A JP2005246231 A JP 2005246231A JP 2005246231 A JP2005246231 A JP 2005246231A JP 2007058772 A JP2007058772 A JP 2007058772A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- operably coupled
- signal
- comparison result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
【解決手段】電圧基準回路は、負の温度係数を有する第1の電圧信号を生成する第1の電圧発生器と、正の温度係数を有する第2の電圧信号を生成する第2の電圧発生器とを備える。電圧基準回路は、基準電流を第1の電圧発生器及び第2の電圧発生器に供給する電流発生器を更に備える。第1の電圧信号を第2の電圧信号と比較する比較器が比較結果を生成し、比較結果に関係付けられた電流変化で基準電流を修正する。電圧基準回路は、電流発生器に結合された出力端末を備え、出力端末はバンド・ギャップ電圧より高い電圧差であって温度変化に実質的に依存しない電圧を含む。
【選択図】図1
Description
従来の別のバンド・ギャップ基準60の回路図を図3に示す。図3のバンド・ギャップ基準60は、バンド・ギャップ電圧の2倍の基準電圧を生成するように構成され得る。バンド・ギャップ基準60は、電流源として構成されたpチャネル・トランジスタ62、増幅器65、4つのダイオード接続バイポーラ・トランジスタ78、79、88、89及び抵抗72、82、86を備える。この回路においては、バイポーラ・トランジスタ78とバイポーラ・トランジスタ79とが直列に接続され、2つのダイオードの電圧降下が生み出される。同様に、バイポーラ・トランジスタ88とバイポーラ・トランジスタ89とが直列に接続され、2つのダイオード電圧降下が生み出される。バイポーラ・トランジスタ88、89のP−N接合の面積はバイポーラ・トランジスタ78、79のP−N接合の面積よりも例えばN倍大きい。
本発明の別の実施の形態は、半導体ウェーハ上に製造された少なくとも1つの半導体デバイスを含み、その少なくとも1つの半導体デバイスは、本明細書に記載の本発明の一つの実施の形態による少なくとも1つの電圧基準回路を含む。
ΔVbeは第1のP−N接合素子D1と第2のP−N接合素子D2との電圧降下の差を表すから、VR3はΔVbeとも呼ぶことができる。ダイオードの式に代入すると、ΔVbeは
抵抗素子R1、R2が同じ抵抗を有するように選択され、第1の電圧信号110の電圧が第2の電圧信号120の電圧と実質的に等しい定常状態にある場合、電流I1は電流I2と実質的に等しく、式2を
出力信号130での電圧は、第1の抵抗素子R1と第1のP−N接合素子D1とにおける電圧降下の和であり、
電流I2は、副電流I2a(第1の部分とも呼ばれる)と副電流I2b(第2の部分とも呼ばれる)の和に等しく、式
したがって、第2の抵抗素子R2での電圧降下は、
定常状態ではVR1はVR2に等しい。その結果、式5でのVoutは
この式から、温度変化に対する出力信号130の電圧変化が実質的にゼロに近い実質的な温度独立性を依然として維持しながら、約1.25ボルトのバンド・ギャップ電圧よりも高い出力信号130上の電圧に適合するパラメータの組を定義することができる。換言すると、
例えば、R1=R2=240キロオーム、R3=15キロオーム、R4=400キロオーム、N=8の場合、約2.2VのVoutを得ることができる。
Vout=Vbe1+A*Vbe
と書くことができる。一方、本発明の実施の形態では、Voutは
Vout=Vbe1+B*ΔVbe+C*Vbe1
と書くことができる。
Claims (46)
- 負の温度係数を有する第1の電圧信号を生成するように構成された第1の電圧発生器と、
正の温度係数及びオフセット電流を有する基準電流を供給するように構成された電流発生器であって、前記基準電流が前記第1の電圧信号の電圧に関係付けられる電流発生器と、
前記第1の電圧発生器と前記電流発生器との間に動作可能に結合された第1の抵抗素子と、
前記電流発生器に動作可能に結合された出力信号であって、バンド・ギャップ電圧よりも高い電圧オフセットであって温度変化から実質的に独立である電圧を含む出力信号と、
を具備する電圧基準回路。 - 前記第1の電圧発生器が、前記第1の抵抗素子と接地との間に順方向バイアス方向で動作可能に結合された第1のP−N接合素子を備える、請求項1に記載の電圧基準回路。
- 前記第1のP−N接合素子が、ダイオード、ダイオード接続バイポーラ・トランジスタ及びダイオード接続CMOSトランジスタからなるグループから選択されたデバイスを含む、請求項2に記載の電圧基準回路。
- 前記電流発生器が、
前記基準電流を生成するように構成された電流源と、
前記電流源と第2の電圧信号との間に動作可能に結合された第2の抵抗素子と、
前記第2の電圧信号に動作可能に結合された第3の抵抗素子と、
前記第2の電圧信号と接地との間に動作可能に結合された第4の抵抗素子と、
前記第3の抵抗素子と接地との間に順方向バイアス方向で前記第3の抵抗素子と直列に動作可能に結合された第2のP−N接合素子と、
前記第1の電圧信号を前記第2の電圧信号と比較して比較結果を生成するように構成された増幅器であって、前記比較結果が、前記比較結果に関係付けられた電流変化で前記基準電流を修正する増幅器と
を備える、請求項1に記載の電圧基準回路。 - 前記第2のP−N接合素子が、ダイオード、ダイオード接続バイポーラ・トランジスタ及びダイオード接続CMOSトランジスタからなるグループから選択されたデバイスを含む、請求項4に記載の電圧基準回路。
- 前記電流源が、電圧源に動作可能に結合されたソースと、前記比較結果に結合されたゲートと、前記出力信号に動作可能に結合されたドレインとを有するpチャネル・トランジスタを備える、請求項4に記載の電圧基準回路。
- 前記電流源が前記増幅器の前記比較結果を含む、請求項4に記載の電圧基準回路。
- 前記出力信号に動作可能に結合され、前記出力信号の電圧に比例する出力電流信号を生成するように構成された出力電流源を更に備える、請求項1に記載の電圧基準回路。
- 第1の入力と第2の入力と比較結果とを有する増幅器と、
前記比較結果の電圧に関係付けられた電流を供給するように構成された電流源であって、前記電流源の出力が出力信号として構成される電流源と、
前記出力信号と前記第1の入力との間に動作可能に結合された第1の抵抗素子と、
前記第1の入力と接地との間に順方向バイアス方向で動作可能に結合された第1のP−N接合素子と、
前記出力信号と前記第2の入力との間に動作可能に結合された第2の抵抗素子と、
前記第2の入力に動作可能に結合された第3の抵抗素子と、
前記第3の抵抗素子と接地との間に順方向バイアス方向で前記第3の抵抗素子に直列に動作可能に結合された第2のP−N接合素子と、
前記第2の入力と接地との間に動作可能に結合された第4の抵抗素子と
を具備する電圧基準回路。 - 前記電流源が、電圧源に動作可能に結合されたソースと、前記比較結果に結合されたゲートと、前記出力信号に動作可能に結合されたドレインとを有するpチャネル・トランジスタを備える、請求項9に記載の電圧基準回路。
- 前記第1のP−N接合素子が、ダイオード、ダイオード接続バイポーラ・トランジスタ及びダイオード接続CMOSトランジスタからなるグループから選択されたデバイスを含む、請求項9に記載の電圧基準回路。
- 前記第2のP−N接合素子が、ダイオード、ダイオード接続バイポーラ・トランジスタ及びダイオード接続CMOSトランジスタからなるグループから選択されたデバイスを含む、請求項9に記載の電圧基準回路。
- 前記出力信号に動作可能に結合され、前記出力信号の電圧に比例する出力電流信号を生成するように構成された出力電流源を更に備える、請求項9に記載の電圧基準回路。
- 第1の入力と第2の入力と出力信号として構成された比較結果とを有する増幅器と、
前記出力信号と前記第1の入力との間に動作可能に結合された第1の抵抗素子と、
前記第1の入力と接地との間に順方向バイアス方向で動作可能に結合された第1のP−N接合要素と、
前記出力信号と前記第2の入力との間に動作可能に結合された第2の抵抗素子と、
前記第2の入力に動作可能に結合された第3の抵抗素子と、
前記第3の抵抗素子と接地との間に順方向バイアス方向で前記第3の抵抗素子と直列に動作可能に結合された第2のP−N接合要素と、
前記第2の入力と接地との間に動作可能に結合された第4の抵抗素子と、
を具備する電圧基準回路。 - 前記第1のP−N接合素子が、ダイオード、ダイオード接続バイポーラ・トランジスタ及びダイオード接続CMOSトランジスタからなるグループから選択されたデバイスを含む、請求項14に記載の電圧基準回路。
- 前記第2のP−N接合素子が、ダイオード、ダイオード接続バイポーラ・トランジスタ及びダイオード接続CMOSトランジスタからなるグループから選択されたデバイスを含む、請求項14に記載の電圧基準回路。
- 前記出力信号に動作可能に結合され、前記出力信号の電圧に比例する出力電流信号を生成するように構成された出力電流源を更に備える、請求項14に記載の電圧基準回路。
- 基準電圧を生成する方法であって、
基準電流を生成するステップと、
前記基準電流の第1の部分に関係付けられた第1の電圧信号を生成するステップであって、第1の電圧が温度変化と反比例の関係にあるステップと、
前記基準電流の第2の部分に関係付けられた第2の電圧信号を生成するステップであって、第2の電圧が前記温度変化と正比例の関係にあるステップと、
前記第1の電圧信号を前記第2の電圧信号と比較して比較結果を生成するステップと、
前記比較結果に関係付けられた電流変化を用いて前記基準電流を修正するステップと、
前記第2の電圧に関係付けられた出力電圧を生成するステップであって、前記出力電圧が、バンド・ギャップ電圧より高い電圧オフセットであって、前記温度変化から実質的に独立であるステップと
を含む方法。 - 前記基準電流が、前記比較結果に関係付けられた電圧でpチャネル・トランジスタを流れる電流を制御することによって実施される、請求項18に記載の方法。
- 前記第1の電圧信号を生成するステップが、第1のP−N接合素子での第1の電圧降下を生み出すステップを含む、請求項18に記載の方法。
- 前記第2の電圧信号を生成するステップが、別の抵抗素子と第2のP−N接合素子との直列の組合せと並列に動作可能に結合された抵抗素子での第2の電圧降下を生み出すステップを含む、請求項18に記載の方法。
- 前記出力電圧に比例する出力電流信号を生成するステップを更に含む、請求項18に記載の方法。
- 少なくとも1つの電圧基準回路を含む半導体デバイスであって、
負の温度係数を有する第1の電圧信号を生成するように構成された第1の電圧発生器と、
正の温度係数及びオフセット電流を有する基準電流を供給するように構成された電流発生器であって、前記基準電流が前記第1の電圧信号の電圧に関係付けられる電流発生器と、
前記第1の電圧発生器と前記電流発生器との間に動作可能に結合された第1の抵抗素子と、
前記電流発生器に動作可能に結合された出力信号であって、バンド・ギャップ電圧より高い電圧オフセットであって温度変化から実質的に独立である電圧を含む出力信号と、
を備える半導体デバイス。 - 前記第1の電圧発生器が、前記第1の抵抗素子と接地との間に順方向バイアス方向で動作可能に結合された第1のP−N接合素子を備える、請求項23に記載の半導体デバイス。
- 前記第1のP−N接合素子が、ダイオード、ダイオード接続バイポーラ・トランジスタ及びダイオード接続CMOSトランジスタからなるグループから選択されたデバイスを含む、請求項24に記載の半導体デバイス。
- 前記電流発生器が、
前記基準電流を生成するように構成された電流源と、
前記電流源と第2の電圧信号との間に動作可能に結合された第2の抵抗素子と、
前記第2の電圧信号に動作可能に結合された第3の抵抗素子と、
前記第2の電圧信号と接地との間に動作可能に結合された第4の抵抗素子と、
前記第3の抵抗素子と接地との間に順方向バイアス方向で前記第3の抵抗素子と直列に動作可能に結合された第2のP−N接合素子と、
前記第1の電圧信号を前記第2の電圧信号と比較して比較結果を生成するように構成された増幅器であって、前記比較結果が、前記比較結果に関係付けられた電流変化で前記基準電流を修正する増幅器と、
を備える、請求項23に記載の半導体デバイス。 - 前記第2のP−N接合素子が、ダイオード、ダイオード接続バイポーラ・トランジスタ及びダイオード接続CMOSトランジスタからなるグループから選択されたデバイスを含む、請求項26に記載の半導体デバイス。
- 前記電流源が、電圧源に動作可能に結合されたソースと、前記比較結果に結合されたゲートと、前記出力信号に動作可能に結合されたドレインとを有するpチャネル・トランジスタを備える、請求項26に記載の半導体デバイス。
- 前記電流源が前記増幅器の前記比較結果を含む、請求項26に記載の半導体デバイス。
- 前記出力信号に動作可能に結合され、前記出力信号の電圧に比例する出力電流信号を生成するように構成された出力電流源を更に備える、請求項23に記載の半導体デバイス。
- 少なくとも1つの電圧基準回路を含む少なくとも1つの半導体デバイスであって、
負の温度係数を有する第1の電圧信号を生成するように構成された第1の電圧発生器と、
正の温度係数及びオフセット電流を有する基準電流を供給するように構成された電流発生器であって、前記基準電流が前記第1の電圧信号の電圧に関係付けられる電流発生器と、
前記第1の電圧発生器と前記電流発生器との間に動作可能に結合された第1の抵抗素子と、
前記電流発生器に動作可能に結合された出力信号であって、バンド・ギャップ電圧より高い電圧オフセットであって温度変化から実質的に独立である電圧を含む出力信号と、
を備える半導体デバイスを具備する半導体ウェーハ。 - 前記第1の電圧発生器が、前記第1の抵抗素子と接地との間に順方向バイアス方向で動作可能に結合された第1のP−N接合素子を備える、請求項31に記載の半導体ウェーハ。
- 前記第1のP−N接合素子が、ダイオード、ダイオード接続バイポーラ・トランジスタ及びダイオード接続CMOSトランジスタからなるグループから選択されたデバイスを含む、請求項32に記載の半導体ウェーハ。
- 前記電流発生器が、
前記基準電流を生成するように構成された電流源と、
前記電流源と第2の電圧信号との間に動作可能に結合された第2の抵抗素子と、
前記第2の電圧信号に動作可能に結合された第3の抵抗素子と、
前記第2の電圧信号と接地との間に動作可能に結合された第4の抵抗素子と、
前記第3の抵抗素子と接地との間に順方向バイアス方向で前記第3の抵抗素子と直列に動作可能に結合された第2のP−N接合素子と、
前記第1の電圧信号を前記第2の電圧信号と比較して比較結果を生成するように構成された増幅器であって、前記比較結果が、前記比較結果に関係付けられた電流変化で前記基準電流を修正する増幅器と、
を備える、請求項31に記載の半導体ウェーハ。 - 前記第2のP−N接合素子が、ダイオード、ダイオード接続バイポーラ・トランジスタ及びダイオード接続CMOSトランジスタからなるグループから選択されたデバイスを含む、請求項34に記載の半導体ウェーハ。
- 前記電流源が、電圧源に動作可能に結合されたソースと、前記比較結果に結合されたゲートと、前記出力信号に動作可能に結合されたドレインとを有するpチャネル・トランジスタを備える、請求項34に記載の半導体ウェーハ。
- 前記電流源が前記増幅器の前記比較結果を含む、請求項34に記載の半導体ウェーハ。
- 前記出力信号に動作可能に結合され、前記出力信号の電圧に比例する出力電流信号を生成するように構成された出力電流源を更に備える、請求項31に記載の半導体ウェーハ。
- 少なくとも1つの入力装置と、
少なくとも1つの出力装置と、
プロセッサと、
少なくとも1つの電圧基準回路を含む少なくとも1つの半導体メモリを含むメモリ装置であって、
負の温度係数を有する第1の電圧信号を生成するように構成された第1の電圧発生器と、
正の温度係数及びオフセット電流を有する基準電流を供給するように構成された電流発生器であって、前記基準電流が前記第1の電圧信号の電圧に関係付けられる電流発生器と、
前記第1の電圧発生器と前記電流発生器との間に動作可能に結合された第1の抵抗素子と、
前記電流発生器に動作可能に結合された出力信号であって、バンド・ギャップ電圧より高い電圧オフセットであって温度変化から実質的に独立である電圧を含む出力信号と、
を備えるメモリ装置と、
を具備する電子システム。 - 前記第1の電圧発生器が、前記第1の抵抗素子と接地との間に順方向バイアス方向で動作可能に結合された第1のP−N接合素子を備える、請求項39に記載の電子システム。
- 前記第1のP−N接合素子が、ダイオード、ダイオード接続バイポーラ・トランジスタ及びダイオード接続CMOSトランジスタからなるグループから選択されたデバイスを含む、請求項40に記載の電子システム。
- 前記電流発生器が、
前記基準電流を生成するように構成された電流源と、
前記電流源と第2の電圧信号との間に動作可能に結合された第2の抵抗素子と、
前記第2の電圧信号に動作可能に結合された第3の抵抗素子と、
前記第2の電圧信号と接地との間に動作可能に結合された第4の抵抗素子と、
前記第3の抵抗素子と接地との間に順方向バイアス方向で前記第3の抵抗素子と直列に動作可能に結合された第2のP−N接合素子と、
前記第1の電圧信号を前記第2の電圧信号と比較して比較結果を生成するように構成された増幅器であって、前記比較結果が、前記比較結果に関係付けられた電流変化で前記基準電流を修正する増幅器と、
を備える、請求項39に記載の電子システム。 - 前記第2のP−N接合素子が、ダイオード、ダイオード接続バイポーラ・トランジスタ及びダイオード接続CMOSトランジスタからなるグループから選択されたデバイスを含む、請求項42に記載の電子システム。
- 前記電流源が、電圧源に動作可能に結合されたソースと、前記比較結果に結合されたゲートと、前記出力信号に動作可能に結合されたドレインとを有するpチャネル・トランジスタを備える、請求項42に記載の電子システム。
- 前記電流源が前記増幅器の前記比較結果を含む、請求項42に記載の電子システム。
- 前記出力信号に動作可能に結合され、前記出力信号の電圧に比例する出力電流信号を生成するように構成された出力電流源を更に備える、請求項39に記載の電子システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005246231A JP2007058772A (ja) | 2005-08-26 | 2005-08-26 | バンド・ギャップ基準から可変出力電圧を生成する方法及び装置 |
US11/215,803 US20070046363A1 (en) | 2005-08-26 | 2005-08-29 | Method and apparatus for generating a variable output voltage from a bandgap reference |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005246231A JP2007058772A (ja) | 2005-08-26 | 2005-08-26 | バンド・ギャップ基準から可変出力電圧を生成する方法及び装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007058772A true JP2007058772A (ja) | 2007-03-08 |
Family
ID=37803261
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005246231A Withdrawn JP2007058772A (ja) | 2005-08-26 | 2005-08-26 | バンド・ギャップ基準から可変出力電圧を生成する方法及び装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070046363A1 (ja) |
JP (1) | JP2007058772A (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007157055A (ja) * | 2005-12-08 | 2007-06-21 | Elpida Memory Inc | 基準電圧発生回路 |
JP2009059149A (ja) * | 2007-08-31 | 2009-03-19 | Oki Electric Ind Co Ltd | 基準電圧回路 |
JP2010198196A (ja) * | 2009-02-24 | 2010-09-09 | Fujitsu Ltd | 基準信号発生回路 |
JP2012083851A (ja) * | 2010-10-07 | 2012-04-26 | Denso Corp | 半導体装置、及び、その製造方法 |
WO2013016884A1 (zh) * | 2011-07-29 | 2013-02-07 | 中国电子科技集团公司第二十四研究所 | 基于温度补偿的电压基准电路 |
JP2013054471A (ja) * | 2011-09-02 | 2013-03-21 | Toshiba Corp | 基準信号発生回路 |
KR101713840B1 (ko) * | 2015-10-15 | 2017-03-22 | 한양대학교 에리카산학협력단 | 저전력을 소비하는 고-psrr cmos 밴드갭 기준 회로 |
WO2019111596A1 (ja) * | 2017-12-08 | 2019-06-13 | 株式会社村田製作所 | 参照電圧源回路 |
CN112782453A (zh) * | 2020-12-29 | 2021-05-11 | 广东高云半导体科技股份有限公司 | 一种电压传感器、芯片和电子设备 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007192718A (ja) * | 2006-01-20 | 2007-08-02 | Oki Electric Ind Co Ltd | 温度センサ |
KR100908719B1 (ko) * | 2007-03-13 | 2009-07-22 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 장치 |
US7876135B2 (en) * | 2008-02-29 | 2011-01-25 | Spectra Linear, Inc. | Power-on reset circuit |
US8547746B2 (en) * | 2011-02-24 | 2013-10-01 | Micron Technology, Inc. | Voltage generation and adjustment in a memory device |
WO2013064855A1 (en) * | 2011-11-04 | 2013-05-10 | Freescale Semiconductor, Inc. | Reference voltage generating circuit, integrated circuit and voltage or current sensing device |
TWI514106B (zh) * | 2014-03-11 | 2015-12-21 | Midastek Microelectronic Inc | 參考電源產生電路及應用其之電子電路 |
US9703310B2 (en) * | 2014-05-28 | 2017-07-11 | Infineon Technologies Austria Ag | Bandgap voltage circuit with low-beta bipolar device |
CN105510690B (zh) * | 2014-09-22 | 2018-04-27 | 登丰微电子股份有限公司 | 过零电压检测电路及方法 |
CN109085875A (zh) * | 2017-06-14 | 2018-12-25 | 乐山加兴科技有限公司 | 用于基准源的比较电路 |
US10671109B2 (en) * | 2018-06-27 | 2020-06-02 | Vidatronic Inc. | Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation |
EP3812873A1 (en) * | 2019-10-24 | 2021-04-28 | NXP USA, Inc. | Voltage reference generation with compensation for temperature variation |
TWI719809B (zh) * | 2020-01-20 | 2021-02-21 | 瑞昱半導體股份有限公司 | 溫度感測電路 |
CN113467567A (zh) * | 2021-07-28 | 2021-10-01 | 深圳市中科蓝讯科技股份有限公司 | 一种基准源电路及芯片 |
Family Cites Families (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5197033A (en) * | 1986-07-18 | 1993-03-23 | Hitachi, Ltd. | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
JPH0561558A (ja) * | 1991-08-30 | 1993-03-12 | Sharp Corp | 基準電圧発生回路 |
KR960006722B1 (ko) * | 1993-03-12 | 1996-05-22 | 삼성전자주식회사 | 낸드형 쎌구조를 가지는 불휘발성 반도체집적회로 |
JPH07130175A (ja) * | 1993-09-10 | 1995-05-19 | Toshiba Corp | 半導体記憶装置 |
US5539690A (en) * | 1994-06-02 | 1996-07-23 | Intel Corporation | Write verify schemes for flash memory with multilevel cells |
US6353554B1 (en) * | 1995-02-27 | 2002-03-05 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
KR0157342B1 (ko) * | 1995-06-09 | 1998-12-01 | 김광호 | 불휘발성 반도체 메모리의 전압 센싱 방법 |
US5581504A (en) * | 1995-11-14 | 1996-12-03 | Programmable Microelectronics Corp. | Non-volatile electrically erasable memory with PMOS transistor NAND gate structure |
JP3648304B2 (ja) * | 1995-11-17 | 2005-05-18 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR0170707B1 (ko) * | 1995-11-29 | 1999-03-30 | 김광호 | 비휘발성 메모리 소자 및 그 구동 방법 |
US5912489A (en) * | 1996-06-18 | 1999-06-15 | Advanced Micro Devices, Inc. | Dual source side polysilicon select gate structure utilizing single tunnel oxide for NAND array flash memory |
JP3185698B2 (ja) * | 1997-02-20 | 2001-07-11 | 日本電気株式会社 | 基準電圧発生回路 |
JP3586073B2 (ja) * | 1997-07-29 | 2004-11-10 | 株式会社東芝 | 基準電圧発生回路 |
US6052020A (en) * | 1997-09-10 | 2000-04-18 | Intel Corporation | Low supply voltage sub-bandgap reference |
US6046944A (en) * | 1998-01-28 | 2000-04-04 | Sun Microsystems, Inc. | Bias generator circuit for low voltage applications |
US6009014A (en) * | 1998-06-03 | 1999-12-28 | Advanced Micro Devices, Inc. | Erase verify scheme for NAND flash |
US6147914A (en) * | 1998-08-14 | 2000-11-14 | Monolithic System Technology, Inc. | On-chip word line voltage generation for DRAM embedded in logic process |
US6573548B2 (en) * | 1998-08-14 | 2003-06-03 | Monolithic System Technology, Inc. | DRAM cell having a capacitor structure fabricated partially in a cavity and method for operating same |
US6255900B1 (en) * | 1998-11-18 | 2001-07-03 | Macronix International Co., Ltd. | Rapid on chip voltage generation for low power integrated circuits |
US6567302B2 (en) * | 1998-12-29 | 2003-05-20 | Micron Technology, Inc. | Method and apparatus for programming multi-state cells in a memory device |
US6418056B1 (en) * | 1999-06-02 | 2002-07-09 | Bae Systems, Inc. | Method and apparatus for a voltage responsive reset for EEPROM |
US6198670B1 (en) * | 1999-06-22 | 2001-03-06 | Micron Technology, Inc. | Bias generator for a four transistor load less memory cell |
JP3954245B2 (ja) * | 1999-07-22 | 2007-08-08 | 株式会社東芝 | 電圧発生回路 |
FR2798018B1 (fr) * | 1999-08-31 | 2002-02-15 | St Microelectronics Sa | Circuit de remise a zero a l'apparition d'une tension d'alimentation |
US6175522B1 (en) * | 1999-09-30 | 2001-01-16 | Advanced Micro Devices, Inc. | Read operation scheme for a high-density, low voltage, and superior reliability nand flash memory device |
KR100308255B1 (ko) * | 1999-12-21 | 2001-10-17 | 윤종용 | 저전원전압 반도체 장치의 기준전압 발생회로 및 방법 |
JP4057756B2 (ja) * | 2000-03-01 | 2008-03-05 | 松下電器産業株式会社 | 半導体集積回路 |
KR100386947B1 (ko) * | 2001-01-03 | 2003-06-09 | 삼성전자주식회사 | 외부 핀을 통해 워드 라인 전압을 출력할 수 있는 반도체메모리 장치 |
US6407622B1 (en) * | 2001-03-13 | 2002-06-18 | Ion E. Opris | Low-voltage bandgap reference circuit |
US6559629B1 (en) * | 2001-07-09 | 2003-05-06 | Cygnal Integrated Products, Inc. | Supply voltage monitor using bandgap device without feedback |
KR100399351B1 (ko) * | 2001-08-07 | 2003-09-26 | 삼성전자주식회사 | 공유된 선택 라인 구조를 갖는 낸드형 플래시 메모리 장치 |
US6489835B1 (en) * | 2001-08-28 | 2002-12-03 | Lattice Semiconductor Corporation | Low voltage bandgap reference circuit |
KR100476888B1 (ko) * | 2002-04-04 | 2005-03-17 | 삼성전자주식회사 | 온도보상기능을 가진 멀티비트 플래쉬메모리 |
US6683481B1 (en) * | 2002-06-03 | 2004-01-27 | Xilinx, Inc. | Power on reset generator circuit providing hysteresis in a noisy power environment |
US6781907B2 (en) * | 2002-06-06 | 2004-08-24 | Micron Technology, Inc. | Temperature compensated T-RAM memory device and method |
US6801454B2 (en) * | 2002-10-01 | 2004-10-05 | Sandisk Corporation | Voltage generation circuitry having temperature compensation |
US6853238B1 (en) * | 2002-10-23 | 2005-02-08 | Analog Devices, Inc. | Bandgap reference source |
JP4187197B2 (ja) * | 2002-11-07 | 2008-11-26 | シャープ株式会社 | 半導体メモリ装置の制御方法 |
US6954394B2 (en) * | 2002-11-27 | 2005-10-11 | Matrix Semiconductor, Inc. | Integrated circuit and method for selecting a set of memory-cell-layer-dependent or temperature-dependent operating conditions |
US6693843B1 (en) * | 2002-12-13 | 2004-02-17 | Infineon Technologies Ag | Wordline on and off voltage compensation circuit based on the array device threshold voltage |
US6847240B1 (en) * | 2003-04-08 | 2005-01-25 | Xilinx, Inc. | Power-on-reset circuit with temperature compensation |
US6975542B2 (en) * | 2003-05-08 | 2005-12-13 | Micron Technology, Inc. | NAND flash memory with improved read and verification threshold uniformity |
US6982905B2 (en) * | 2003-10-09 | 2006-01-03 | Micron Technology, Inc. | Method and apparatus for reading NAND flash memory array |
JP2005128939A (ja) * | 2003-10-27 | 2005-05-19 | Fujitsu Ltd | 半導体集積回路 |
US7221588B2 (en) * | 2003-12-05 | 2007-05-22 | Sandisk 3D Llc | Memory array incorporating memory cells arranged in NAND strings |
JP3808867B2 (ja) * | 2003-12-10 | 2006-08-16 | 株式会社東芝 | 基準電源回路 |
US7208987B2 (en) * | 2003-12-18 | 2007-04-24 | Stmicroelectronics, Inc. | Reset initialization |
US7113025B2 (en) * | 2004-04-16 | 2006-09-26 | Raum Technology Corp. | Low-voltage bandgap voltage reference circuit |
JP2006041174A (ja) * | 2004-07-27 | 2006-02-09 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR100560822B1 (ko) * | 2004-09-02 | 2006-03-13 | 삼성전자주식회사 | 리플-프리 내부 전압을 발생하는 반도체 장치 |
US7149132B2 (en) * | 2004-09-24 | 2006-12-12 | Ovonyx, Inc. | Biasing circuit for use in a non-volatile memory device |
JP4522217B2 (ja) * | 2004-10-15 | 2010-08-11 | パナソニック株式会社 | 不揮発性半導体メモリ |
US7119528B1 (en) * | 2005-04-26 | 2006-10-10 | International Business Machines Corporation | Low voltage bandgap reference with power supply rejection |
US7274250B2 (en) * | 2005-06-28 | 2007-09-25 | Intel Corporation | Low-voltage, buffered bandgap reference with selectable output voltage |
JP2007059024A (ja) * | 2005-08-26 | 2007-03-08 | Micron Technol Inc | 温度補償された読み出し・検証動作をフラッシュ・メモリにおいて生成するための方法及び装置 |
-
2005
- 2005-08-26 JP JP2005246231A patent/JP2007058772A/ja not_active Withdrawn
- 2005-08-29 US US11/215,803 patent/US20070046363A1/en not_active Abandoned
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007157055A (ja) * | 2005-12-08 | 2007-06-21 | Elpida Memory Inc | 基準電圧発生回路 |
JP2009059149A (ja) * | 2007-08-31 | 2009-03-19 | Oki Electric Ind Co Ltd | 基準電圧回路 |
JP2010198196A (ja) * | 2009-02-24 | 2010-09-09 | Fujitsu Ltd | 基準信号発生回路 |
JP2012083851A (ja) * | 2010-10-07 | 2012-04-26 | Denso Corp | 半導体装置、及び、その製造方法 |
WO2013016884A1 (zh) * | 2011-07-29 | 2013-02-07 | 中国电子科技集团公司第二十四研究所 | 基于温度补偿的电压基准电路 |
US9128497B2 (en) | 2011-07-29 | 2015-09-08 | China Electronic Technology Corporation, 24Th Research Institute | Voltage reference circuit based on temperature compensation |
JP2013054471A (ja) * | 2011-09-02 | 2013-03-21 | Toshiba Corp | 基準信号発生回路 |
KR101713840B1 (ko) * | 2015-10-15 | 2017-03-22 | 한양대학교 에리카산학협력단 | 저전력을 소비하는 고-psrr cmos 밴드갭 기준 회로 |
WO2019111596A1 (ja) * | 2017-12-08 | 2019-06-13 | 株式会社村田製作所 | 参照電圧源回路 |
CN112782453A (zh) * | 2020-12-29 | 2021-05-11 | 广东高云半导体科技股份有限公司 | 一种电压传感器、芯片和电子设备 |
CN112782453B (zh) * | 2020-12-29 | 2021-11-26 | 广东高云半导体科技股份有限公司 | 一种电压传感器、芯片和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
US20070046363A1 (en) | 2007-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007058772A (ja) | バンド・ギャップ基準から可変出力電圧を生成する方法及び装置 | |
US6901022B2 (en) | Proportional to temperature voltage generator | |
US7078958B2 (en) | CMOS bandgap reference with low voltage operation | |
US9785176B2 (en) | Small-circuit-scale reference voltage generating circuit | |
US10296026B2 (en) | Low noise reference voltage generator and load regulator | |
US7514987B2 (en) | Bandgap reference circuits | |
US5146152A (en) | Circuit for generating internal supply voltage | |
JP4714467B2 (ja) | 改善されたヘッドルームを有するcmos電圧バンドギャップ基準 | |
US7170336B2 (en) | Low voltage bandgap reference (BGR) circuit | |
US7259543B2 (en) | Sub-1V bandgap reference circuit | |
KR100957228B1 (ko) | 반도체 소자의 밴드갭 기준전압 발생회로 | |
JP2007060544A (ja) | 温度係数が小さいパワー・オン・リセットを生成する方法及び装置 | |
US8269478B2 (en) | Two-terminal voltage regulator with current-balancing current mirror | |
US20070080741A1 (en) | Bandgap reference voltage circuit | |
US7268614B2 (en) | Low supply voltage bias circuit, semiconductor device, wafer and system including same, and method of generating a bias reference | |
US8786271B2 (en) | Circuit and method for generating reference voltage and reference current | |
US20060125460A1 (en) | Reference current generator | |
US11086348B2 (en) | Bandgap reference circuit | |
CN108334144B (zh) | 一种高性能基准电压源及其实现方法 | |
US7863884B1 (en) | Sub-volt bandgap voltage reference with buffered CTAT bias | |
US8884601B2 (en) | System and method for a low voltage bandgap reference | |
TW201924195A (zh) | 低電壓電流模式帶隙方法和電路 | |
US7821331B2 (en) | Reduction of temperature dependence of a reference voltage | |
KR100713773B1 (ko) | 저전압 밴드갭 기준 발생기 회로 | |
US20070069806A1 (en) | Operational amplifier and band gap reference voltage generation circuit including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080710 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080710 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080717 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090109 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090109 |