JP2007053634A - 撮像装置、欠陥画素補正装置および方法 - Google Patents
撮像装置、欠陥画素補正装置および方法 Download PDFInfo
- Publication number
- JP2007053634A JP2007053634A JP2005237905A JP2005237905A JP2007053634A JP 2007053634 A JP2007053634 A JP 2007053634A JP 2005237905 A JP2005237905 A JP 2005237905A JP 2005237905 A JP2005237905 A JP 2005237905A JP 2007053634 A JP2007053634 A JP 2007053634A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- position information
- signal
- mode
- defective pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 230000002950 deficient Effects 0.000 title claims abstract description 181
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000003384 imaging method Methods 0.000 claims abstract description 70
- 238000001514 detection method Methods 0.000 claims abstract description 56
- 230000007547 defect Effects 0.000 claims description 46
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract description 18
- 238000007792 addition Methods 0.000 description 44
- 230000000875 corresponding effect Effects 0.000 description 18
- 230000006870 function Effects 0.000 description 17
- 230000014509 gene expression Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2209/00—Details of colour television systems
- H04N2209/04—Picture signal generators
- H04N2209/041—Picture signal generators using solid-state devices
- H04N2209/042—Picture signal generators using solid-state devices having a single pick-up sensor
- H04N2209/045—Picture signal generators using solid-state devices having a single pick-up sensor using mosaic colour filter
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】 複数の画素の信号加算を伴う読み出しモードを選択可能な固体撮像素子を用いた場合に、欠陥画素の検出工程の複雑化や回路規模の増大を招くことなく、常に欠陥画素の信号を適切に補正できるようにする。
【解決手段】 欠陥画素情報保持部140は、全画素を順次読み出す通常モードの選択時に検出された欠陥画素の位置情報を記憶する。欠陥画素補正部160は、欠陥画素情報保持部140に記憶された位置情報に基づく補正タイミングで、固体撮像素子による撮像画像信号中の対応する画素の信号を補正する。補正信号生成部130は、画素加算モードの選択時には、欠陥画素情報保持部140に記憶された位置情報を、画素加算モードでの固体撮像素子による撮像画像信号の画素配列に一致するように変換し、変換後の位置情報に基づいて欠陥画素補正部160の補正タイミングを出力する。
【選択図】 図2
【解決手段】 欠陥画素情報保持部140は、全画素を順次読み出す通常モードの選択時に検出された欠陥画素の位置情報を記憶する。欠陥画素補正部160は、欠陥画素情報保持部140に記憶された位置情報に基づく補正タイミングで、固体撮像素子による撮像画像信号中の対応する画素の信号を補正する。補正信号生成部130は、画素加算モードの選択時には、欠陥画素情報保持部140に記憶された位置情報を、画素加算モードでの固体撮像素子による撮像画像信号の画素配列に一致するように変換し、変換後の位置情報に基づいて欠陥画素補正部160の補正タイミングを出力する。
【選択図】 図2
Description
本発明は、固体撮像素子を用いて画像を撮像する撮像装置、およびこの撮像装置における欠陥画素補正装置、欠陥画素補正方法に関し、特に、複数の画素の信号加算を伴う読み出しモードを選択可能な固体撮像素子を用いた撮像装置、およびこの撮像装置における欠陥画素補正装置、欠陥画素補正方法に関する。
一般に、デジタルスチルカメラやデジタルビデオカメラなどに搭載される固体撮像素子では、欠陥の生じた画素を含む場合が多い。このような欠陥は、暗電流の発生やフォトダイオードの異常などの様々な原因により発生し、欠陥が生じた画素は異常なレベルの信号を出力する。このため、従来の撮像装置では、欠陥画素の出力信号に対してその欠陥の程度に応じた補正処理を施し、画質の劣化を防止していた。例えば、出荷時などに欠陥画素の位置や欠陥の程度を検出して、これらの情報をメモリに格納しておき、撮影時にそれらの情報に基づいて欠陥画素の信号を周囲の画素の信号を用いて補間していた。
一方、近年、撮像素子の多画素化が進んでいるが、消費電力を低減するために、撮像素子の駆動周波数をできるだけ低くしたいという要求がある。また、撮像装置の付加機能として通常より高速な画面レートで撮像したいという要求もある。このような要求から、撮像素子上の同色フィルタに対応する複数の画素の信号を撮像素子の回路上で加算して読み出す、あるいは画素を間引いて読み出すといった読み出し手法が試みられている。さらに、近年多く採用されているCMOS(Complementary Metal Oxide Semiconductor)型イメージセンサなどのいわゆるXY走査型イメージセンサは、構造的にこのような読み出し手法を実現しやすいという特徴がある。
ここで、このような撮像素子上での画素加算あるいは画素間引きの機能を備えた撮像装置における欠陥画素検出・補正について考える。欠陥画素の検出時に、画素加算あるいは画素間引きが行われた場合、検出された欠陥画素の情報を用いて補正を行う際には、検出時と同様な画素加算あるいは画素間引きが行われる必要がある。しかし、画素加算や画素間引きを行うか否かの切り替え機能、あるいは複数の読み出しパターンによる画素加算や画素間引きの切り替え機能を備えた撮像装置では、その中の1つの読み出し状態でのみ欠陥画素を検出した場合には、補正時に検出時と同じ読み出し状態とならない状況が発生する。この状況では、検出時に記憶した欠陥画素のアドレスと、補正時における撮像素子上の画素の配列とが対応しなくなり、適切な補正を行うことができなくなる。
なお、関連する従来技術として、撮像素子から上下反転あるいは左右反転した画像信号を出力する機能を持つ撮像装置において、欠陥画素の補正の際に、上下反転あるいは左右反転の有無を判定し、その判定結果に応じて、メモリに格納された欠陥画素情報のアドレス変換を行い、変換後の欠陥画素情報を用いて補正を行うようにしたものがあった(例えば、特許文献1参照)。
特開2003−163842号公報(段落番号〔0016〕〜〔0019〕、図3)
上述したように、撮像素子からの読み出しパターンを選択可能な撮像装置では、1つの読み出しパターンについてのみ欠陥画素の検出を行った場合には、その検出結果をそのまま使ってすべての読み出しパターンを適用した画像信号からの欠陥画素補正を行うことができないという問題があった。従来の撮像装置では、このように読み出しパターンを選択する機能はなく、その結果、欠陥画素の検出時と補正時とで読み出し状態が変化することはなかったため、上記の問題が生じることはなかった。しかし、特に、撮像素子の多画素化や撮像素子の付加価値を生み出す観点から、今後はより多様な画素加算や画素間引きを伴う読み出しパターンが搭載される可能性があり、上記の問題の解決が必須となる。
また、この問題を解決するために、読み出しパターンごとに欠陥画素を検出して、それらの検出結果をメモリに記憶しておき、補正時にはそのとき選択されている読み出しパターンに対応する欠陥画素の情報を用いるようにすることが考えられる。しかし、この手法では、選択可能な読み出しパターンの数だけ検出結果のメモリの記憶領域を用意しておかねばならず、回路規模や製造コストが増加するという問題があった。また、欠陥画素の検出工程が複雑化することも問題となる。例えば、欠陥画素の検出は製品出荷時の工程で行われることが多いが、この場合、欠陥画素の検出の工数が増加して製造効率が低下してしまう。
本発明はこのような点に鑑みてなされたものであり、固体撮像素子において複数の画素の信号加算を伴う読み出しモードを選択可能である場合に、欠陥画素の検出工程の複雑化や回路規模の増大を招くことなく、常に欠陥画素の信号を適切に補正できるようにした撮像装置を提供することを目的とする。
また、本発明の他の目的は、複数の画素の信号加算を伴う読み出しモードを選択可能な固体撮像素子を用いた場合に、欠陥画素の検出工程の複雑化や回路規模の増大を招くことなく、常に欠陥画素の信号を適切に補正できるようにした欠陥画素補正装置および方法を提供することである。
本発明では上記課題を解決するために、画像を撮像する撮像装置において、全画素の信号を順次読み出す通常モードと、同色フィルタに対応する複数の画素の信号を加算して出力する1種類以上の画素加算モードとを含む複数の読み出しモードを選択可能な固体撮像素子と、前記通常モードの選択時に検出された前記固体撮像素子上の欠陥画素の位置情報を記憶する欠陥情報記憶手段と、前記欠陥情報記憶手段に記憶された前記位置情報に基づいて、前記固体撮像素子による撮像画像信号中の対応する画素の信号を補正する信号補正手段と、前記画素加算モードの選択時に、前記欠陥情報記憶手段に記憶された前記位置情報を、前記画素加算モードでの前記固体撮像素子による撮像画像信号の画素配列に一致するように変換して、前記信号補正手段に供給する位置情報変換手段とを有することを特徴とする撮像装置が提供される。
このような撮像装置では、全画素の信号を順次読み出し通常モードの選択時に検出された固体撮像素子上の欠陥画素の位置情報のみが、欠陥情報記憶手段に記憶されて、欠陥画素の信号補正時に信号補正手段に利用される。通常モードの選択時には、信号補正手段は、欠陥情報記憶手段に記憶された位置情報をそのまま用いて、欠陥画素を特定し、その出力信号を補正する。また、画素加算モードの選択時には、欠陥情報記憶手段に記憶された位置情報が、画素加算モードでの固体撮像素子による撮像画像信号の画素配列に一致するように変換されて、信号補正手段に供給される。これにより、信号補正手段では、画素加算モードでも適切な信号補正が実行される。
本発明の撮像装置によれば、画素加算モードの選択時には、通常モードの選択時に検出されて記憶された位置情報が、画素加算モードでの固体撮像素子による撮像画像信号の画素配列に一致するように変換されて、信号補正手段に供給されるので、通常モードの選択時のみならず、画素加算モードの選択時でも適切な信号補正を実行できるようになる。また、欠陥画素の検出を通常モードでのみ行うことで、その検出工程を単純化できるとともに、検出により得られた欠陥情報を記憶するメモリ容量を少なくでき、回路規模を削減できる。
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図1は、本発明の実施の形態に係る撮像装置の要部構成を示すブロック図である。
図1に示す撮像装置は、光学ブロック1、CMOS型イメージセンサ(以下、CMOSセンサと略称する)2、アナログフロントエンド(AFE)回路3、カメラ信号処理回路4、マイクロコントローラ5、不揮発性メモリ6、および入力部7を具備する。また、この撮像装置にはさらに、光学ブロック1内の機構の動作を制御するドライバ11、CMOSセンサ2の駆動を制御するタイミングジェネレータ(TG)12が設けられている。
図1は、本発明の実施の形態に係る撮像装置の要部構成を示すブロック図である。
図1に示す撮像装置は、光学ブロック1、CMOS型イメージセンサ(以下、CMOSセンサと略称する)2、アナログフロントエンド(AFE)回路3、カメラ信号処理回路4、マイクロコントローラ5、不揮発性メモリ6、および入力部7を具備する。また、この撮像装置にはさらに、光学ブロック1内の機構の動作を制御するドライバ11、CMOSセンサ2の駆動を制御するタイミングジェネレータ(TG)12が設けられている。
光学ブロック1は、被写体からの光をCMOSセンサ2に集光するためのレンズ、レンズを移動させてフォーカス合わせやズーミングを行うための駆動機構、シャッタ機構、アイリス機構などを具備している。ドライバ11は、マイクロコントローラ5からの制御信号に基づいて、光学ブロック1内の各機構の駆動を制御する。
CMOSセンサ2は、CMOS基板上に、フォトダイオード(フォトゲート)、転送ゲート(シャッタトランジスタ)、スイッチングトランジスタ(アドレストランジスタ)、増幅トランジスタ、リセットトランジスタ(リセットゲート)などからなる複数の画素が2次元状に配列されて形成されるとともに、垂直走査回路、水平走査回路、画像信号の出力回路などが形成されたものである。CMOSセンサ2は、TG12から出力されるタイミング信号に基づいて駆動され、被写体からの入射光を電気信号に変換する。TG12は、マイクロコントローラ5の制御の下でタイミング信号を出力する。
このCMOSセンサ2は、同色フィルタに対応する複数の画素の信号を加算して同時に読み出す機能や、画素を間引いて読み出す機能を備えている。このような機能により、例えば、画素信号を読み出す際の同期周波数を高めることなく、通常より高速な画面レートで画像信号を出力することが可能となる。また、本実施の形態では、画素加算および画素間引きを伴う読み出しモード(以下、加算・間引き読み出しモードと呼ぶ)と、これらを伴わない通常読み出しモードのそれぞれを、ユーザの設定により切り替えて実行させることが可能となっている。さらに、画素加算や画素間引きを伴う複数の読み出しモードを切り替え可能とされていてもよい。なお、この撮像素子としては、例えばCCD(Charge Coupled Device)など、CMOSセンサ以外のものが用いられてもよい。
AFE回路3は、例えば1つのIC(Integrated Circuit)として構成され、CMOSセンサ2から出力された画像信号に対して、CDS(Correlated Double Sampling)処理によりS/N(Signal/Noise)比を良好に保つようにサンプルホールドを行い、さらにAGC(Auto Gain Control)処理により利得を制御し、A/D変換を行ってデジタル画像信号を出力する。なお、CDS処理を行う回路は、CMOSセンサ2と同一基板上に形成されてもよい。
カメラ信号処理回路4は、例えば1つのICとして構成され、AFE回路3からの画像信号に対するAF(Auto Focus)、AE(Auto Exposure)、ホワイトバランス調整、ガンマ補正などの各種カメラ信号処理やその制御のための検波・演算処理、またはそれらの処理の一部を実行する。また、本実施の形態では特に、欠陥画素の検出および補正を行う欠陥画素処理部41を備え、撮影時には、欠陥画素処理部41によって欠陥画素の信号が補正された画像信号が、上記のAF、AEなどの処理ブロックを含む後段のその他の信号処理部42に入力されるようになっている。
マイクロコントローラ5は、例えば、CPU(Central Processing Unit)、ROM(Read Only Memory)、RAM(Random Access Memory)などから構成され、ROMなどに記憶されたプログラムを実行することにより、この撮像装置の各部を統括的に制御する。また、このマイクロコントローラ5には、例えばEEPROM(Electrically Erasable Programmable ROM)などからなる不揮発性メモリ6が接続されている。本実施の形態では特に、この不揮発性メモリ6には、欠陥画素処理部41によって検出された欠陥画素の情報(欠陥画素情報)が記憶される。
入力部7は、ユーザの操作入力を受け付ける操作キー、ダイヤル、レバーなどを含み、操作入力に応じた制御信号をマイクロコントローラ5に出力する。この入力部7としては、電源の投入/切断や、上述したCMOSセンサ2における読み出しモード選択のための操作キーなどを含む。
この撮像装置では、CMOSセンサ2によって受光されて光電変換された信号が、順次AFE回路3に供給され、CDS処理やAGC処理が施された後、デジタル信号に変換される。カメラ信号処理回路4は、AFE回路3から供給されたデジタル画像信号を画質補正処理し、最終的に輝度信号(Y)と色差信号(C)に変換して出力する。
カメラ信号処理回路4から出力された画像データは、図示しないグラフィックI/Fに供給されて表示用の画像信号に変換され、これによりLCD(Liquid Crystal Display)などの表示部にカメラスルー画像が表示される。また、入力部7に対するユーザの入力操作などによりマイクロコントローラ5に対して画像の記録が指示されると、カメラ信号処理回路4からの画像データは図示しないエンコーダに供給され、所定の圧縮符号化処理が施されて図示しない記録媒体に記録される。静止画像の記録の際には、カメラ信号処理回路4からは1フレーム分の画像データがエンコーダに供給され、動画像の記録の際には、カメラ信号処理回路4で処理された画像データがエンコーダに連続的に供給される。
次に、この撮像装置における欠陥画素検出および補正の動作について説明する。
この撮像装置では、CMOSセンサ2における欠陥画素の検出、および欠陥画素の信号補正が、カメラ信号処理回路4内の欠陥画素処理部41において行われる。欠陥画素の検出は、例えば、工場からの出荷工程において行われ、このときに検出された欠陥画素情報が、マイクロコントローラ5を通じて不揮発性メモリ6に記憶される。欠陥画素情報としては、欠陥画素のアドレスや、欠陥レベルなど、欠陥の状態を示す情報が含まれる。そして、実際の撮影時には、例えば電源投入時などに不揮発性メモリ6から欠陥画素処理部41に対して欠陥画素情報が読み込まれ、欠陥画素処理部41は、読み込んだ欠陥画素情報に基づいて、欠陥画素の信号を周囲の同色フィルタに対応する信号で補間し、補正する。
この撮像装置では、CMOSセンサ2における欠陥画素の検出、および欠陥画素の信号補正が、カメラ信号処理回路4内の欠陥画素処理部41において行われる。欠陥画素の検出は、例えば、工場からの出荷工程において行われ、このときに検出された欠陥画素情報が、マイクロコントローラ5を通じて不揮発性メモリ6に記憶される。欠陥画素情報としては、欠陥画素のアドレスや、欠陥レベルなど、欠陥の状態を示す情報が含まれる。そして、実際の撮影時には、例えば電源投入時などに不揮発性メモリ6から欠陥画素処理部41に対して欠陥画素情報が読み込まれ、欠陥画素処理部41は、読み込んだ欠陥画素情報に基づいて、欠陥画素の信号を周囲の同色フィルタに対応する信号で補間し、補正する。
本実施の形態では、1つの読み出しモードのみを選択した状態で欠陥画素の検出が行われ、その検出結果が欠陥画素情報として記憶される。例えば、画素加算や画素間引きを伴わない通常読み出しモードで検出が行われる。一方、補正時には、検出時と同じ読み出しモードが選択されていれば、記憶された欠陥画素情報に基づいて補正が行われるが、検出時と異なる読み出しモードが選択された場合には、欠陥画素のアドレスがその読み出しモードに合わせて変換され、変換後のアドレス情報を用いて補正が行われる。欠陥画素処理部41は、このようなアドレス変換機能を備えている。
図2は、欠陥画素処理部41の内部構成を示すブロック図である。
欠陥画素処理部41は、図2に示すように、検出・補正タイミング生成部110、欠陥画素検出部120、補正信号生成部130、欠陥画素情報保持部140、メモリコントローラ150、欠陥画素補正部160を具備する。
欠陥画素処理部41は、図2に示すように、検出・補正タイミング生成部110、欠陥画素検出部120、補正信号生成部130、欠陥画素情報保持部140、メモリコントローラ150、欠陥画素補正部160を具備する。
検出・補正タイミング生成部110は、欠陥画素検出部120および補正信号生成部130に対して、欠陥画素の検出および補正時の動作タイミングを示すタイミング信号を出力する。具体的には、AFE回路3から入力される画像信号に同期したピクセルクロック、垂直同期信号(VD)、水平同期信号(HD)を基に、検出・補正動作を有効とするタイミングを示すタイミング信号を出力するとともに、水平・垂直方向のピクセル数を示すカウント値を出力する。
欠陥画素検出部120は、検出・補正タイミング生成部110からのタイミング信号に基づいて、AFE回路3からの入力画像信号から欠陥画素を検出する。例えば、黒欠陥の検出時には、入力画像信号のレベルが所定のしきい値より低い場合に欠陥画素と判定し、そのときの検出・補正タイミング生成部110からのカウント値を欠陥画素のアドレス(欠陥アドレス)として、欠陥画素情報保持部140に格納する。また、白欠陥の検出時には、入力画像信号のレベルが所定のしきい値より高い場合に欠陥画素と判定し、同様に欠陥アドレスを欠陥画素情報保持部140に格納する。さらに、欠陥画素の判定時に、しきい値からのレベル差を欠陥の程度を示す情報として欠陥画素情報保持部140に格納してもよい。
補正信号生成部130は、検出・補正タイミング生成部110からのタイミング信号に基づいて、欠陥画素情報保持部140から欠陥アドレスを読み込み、欠陥画素の補正タイミングを示す補正パルスを欠陥画素補正部160に対して出力する。この補正信号生成部130は、検出・補正タイミング生成部110からのタイミング信号に基づき、欠陥アドレスの読み出しを制御するリードタイミング信号を欠陥画素情報保持部140に対して出力して、保持されている欠陥アドレスを小さい順に読み込む。そして、読み込んだ欠陥アドレスと、検出・補正タイミング生成部110からのカウント値とを比較し、これらが一致したときに欠陥画素の補正タイミングと判定して、補正パルスを出力する。
さらに、補正信号生成部130は、マイクロコントローラ5から読み出しモードを識別する識別信号を受け、加算・間引き読み出しモードが選択されている場合には、欠陥画素情報保持部140から読み込んだ欠陥アドレスを、読み出しのパターンに応じて変換し、変換後のアドレスと検出・補正タイミング生成部110からのカウント値とを比較して、補正パルスを出力する。これにより、1つの読み出しモードで検出された欠陥アドレスを用いて、異なる読み出しモードでの撮影時にも適切な欠陥画素補正を実行できるようになる。
欠陥画素情報保持部140は、例えばSRAM(Static RAM)などの揮発性メモリからなる。この欠陥画素情報保持部140は、欠陥画素検出部120によって検出された欠陥画素情報を一時的に保持し、その後の電源切断時などに、保持した情報をメモリコントローラ150およびマイクロコントローラ5を通じて、不揮発性メモリ6に転送する。また、撮影時には、不揮発性メモリ6に記憶された欠陥画素情報を読み込み、補正信号生成部130に対して欠陥アドレスを出力する。
メモリコントローラ150は、欠陥画素情報保持部140における読み出し・書き込みの動作を制御する。このメモリコントローラ150は、欠陥画素情報保持部140の記憶する欠陥画素情報の不揮発性メモリ6への転送、不揮発性メモリ6から欠陥画素情報保持部140への欠陥画素情報の読み込み、欠陥画素検出部120および補正信号生成部130からの欠陥画素情報保持部140へのアクセス制御などの制御機能を備える。
欠陥画素補正部160は、AFE回路3からの入力画像信号を受け、補正信号生成部130から補正パルスが出力されたとき、そのときの画素の信号を、その周囲に存在する同色フィルタに対応する画素の信号を用いて補間した信号に置換する。この補間の処理においては、例えば欠陥画素情報保持部140に記憶された欠陥レベルなどの情報が用いられて、その情報に応じた処理が実行されてもよい。このような処理により、入力画像信号の欠陥画素の信号が補正され、後段の信号処理ブロック(その他の信号処理部42)に出力される。
この欠陥画素処理部41では、基本的に、撮像装置が工場から出荷される際の工程で、欠陥画素の検出が行われる。この工程では、通常読み出しモードが選択され、所定の被写体(全黒の被写体、全白の被写体など)を撮像した画像信号が欠陥画素検出部120に入力されて欠陥画素の検出が行われ、検出された欠陥画素情報が欠陥画素情報保持部140に一旦格納される。そして、検出の終了後、例えば電源切断時などに、欠陥画素情報保持部140に記憶された欠陥画素情報が、不揮発性メモリ6に書き込まれる。
その後、ユーザによる撮影の際には、例えば電源投入時などに不揮発性メモリ6の欠陥画素情報が欠陥画素情報保持部140に読み込まれ、その欠陥画素情報を用いて補正信号生成部130から補正パルスが出力されて、欠陥画素補正部160での信号補正が行われる。
なお、出荷後の電源投入時や撮影時などにも、欠陥画素検出部120により欠陥画素の検出を行うことで、いわゆる後発欠陥を検出できるようにしてもよい。この場合、検出した後発欠陥の情報を欠陥画素情報保持部140にさらに登録し、記憶情報を更新する。あるいは、後発欠陥に対応する専用の記憶手段(例えばフリップフロップ回路など)を設けておき、例えば、すでに記憶されているアドレス以外の欠陥画素が後発欠陥として検出されると、その記憶手段にアドレス情報などを一時的に保持させ、補正時に使用するようにしてもよい。
次に、具体的な読み出しパターンの例を挙げて、欠陥画素の検出および補正の動作について説明する。なお、ここでは、説明をわかりやすくするために、R,G,Bの各フィルタ成分に対応する撮像素子(CMOSセンサ2)を備えた場合の例を挙げ、それらのうちの1つの撮像素子からの出力信号についての欠陥検出・補正について説明する。この場合、実際には、各フィルタ成分に対応する画像信号について、同様の欠陥検出・補正が実行されることになる。
図3は、撮像素子の画素配列および読み出しモードの例を示す図である。
図3(A)では、例として、垂直方向に6行、水平方向に9列の画素で構成される撮像素子を示している。この撮像素子では、図中左上側から画素の走査が開始され、左上側から順に水平方向、垂直方向にそれぞれ0,1,2,……というアドレスを付与している。ここで、垂直方向,水平方向のアドレスが“0”の画素を画素(00)、垂直方向のアドレスが“0”、水平方向のアドレスが“1”の画素を画素(01)のように呼ぶことにする。通常読み出しモードでは、画素(00),画素(01),画素(02),……画素(08),画素(10),画素(11),……画素(18),画素(20),……のように、上記配列の撮像素子からすべての画素の信号が順次出力される。
図3(A)では、例として、垂直方向に6行、水平方向に9列の画素で構成される撮像素子を示している。この撮像素子では、図中左上側から画素の走査が開始され、左上側から順に水平方向、垂直方向にそれぞれ0,1,2,……というアドレスを付与している。ここで、垂直方向,水平方向のアドレスが“0”の画素を画素(00)、垂直方向のアドレスが“0”、水平方向のアドレスが“1”の画素を画素(01)のように呼ぶことにする。通常読み出しモードでは、画素(00),画素(01),画素(02),……画素(08),画素(10),画素(11),……画素(18),画素(20),……のように、上記配列の撮像素子からすべての画素の信号が順次出力される。
図3(B)は、上記配列の撮像素子における加算・間引き読み出しモードでの読み出し手法の例を示している。この例では、隣接する2行×2列の画素を加算して1つの画素の信号として出力し、その画素群の周囲の1行および1列の画素の信号を間引いている。例えば、画素(00),画素(01),画素(10),画素(11)の4画素を加算して画素(00’)として出力し、その次に、画素(03),画素(04),画素(13),画素(14)の4画素を加算して画素(01’)として出力し、さらにその次に、画素(06),画素(07)、画素(16),画素(17)の4画素を加算して画素(02’)として出力する。また、2行目では、画素(10’),画素(11’),画素(12’)の順で信号が出力される。このような読み出しパターンにより、出力画像の解像度(画素数)は1/9となり、例えば同じ画面レートとした場合は撮像素子からの読み出し周波数を低減できるし、逆に、読み出し周波数を同じにした場合は画面レートを9倍にすることができる。
図4は、上記各読み出しモードでの欠陥画素について説明するための図である。
図4(A)に示すように、通常読み出しモードでの検出動作により、例えば、画素(01),画素(34),画素(58)が欠陥画素として検出され、これらのアドレスが欠陥画素情報として記憶されたとする。ここで、加算・間引き読み出しモードでは、信号を加算する画素群のうち1つでも欠陥画素と判定されていれば、加算後の画素も欠陥画素と見なすことにすると、図4(B)に示すように、例えば、画素(01)が欠陥画素と判定されていることから、この画素(01)を加算に用いる画素(00’)も欠陥画素と見なす。同様に、画素(11’)も欠陥画素と見なす。また、画素(58)は、加算・間引き読み出しモードでは間引きされるので、欠陥画素として現れない。
図4(A)に示すように、通常読み出しモードでの検出動作により、例えば、画素(01),画素(34),画素(58)が欠陥画素として検出され、これらのアドレスが欠陥画素情報として記憶されたとする。ここで、加算・間引き読み出しモードでは、信号を加算する画素群のうち1つでも欠陥画素と判定されていれば、加算後の画素も欠陥画素と見なすことにすると、図4(B)に示すように、例えば、画素(01)が欠陥画素と判定されていることから、この画素(01)を加算に用いる画素(00’)も欠陥画素と見なす。同様に、画素(11’)も欠陥画素と見なす。また、画素(58)は、加算・間引き読み出しモードでは間引きされるので、欠陥画素として現れない。
ところで、撮影時に通常読み出しモードが選択された場合には、これらの欠陥アドレスをそのまま用いて欠陥画素の位置を判定し、その画素の信号を補正すればよい。しかし、検出時と異なる読み出しモードが選択された場合には、画素配列が異なるものとなるので、検出時の欠陥アドレスをそのまま用いて補正を行うことはできない。すなわち、検出時の欠陥アドレスを、選択された読み出しモードにおける画素配列に合わせて変換する必要がある。
ここで、通常読み出しモードにおいて欠陥画素処理部41に入力される画像信号の水平方向、垂直方向のアドレスをそれぞれHnorm、Vnormとし、加算・間引き読み出しモードでの入力画像信号の水平方向、垂直方向のアドレスをそれぞれHadd、Vaddとする。通常読み出しモードでの欠陥画素の水平方向、垂直方向のアドレスをそれぞれHnormx、Vnormxとし、以下の式(1)〜(4)を立てる。
Hnormx=Hadd×3 ……(1)
Hnormx=Hadd×3+1 ……(2)
Vnormx=Vadd×3 ……(3)
Vnormx=Vadd×3+1 ……(4)
欠陥画素処理部41の補正信号生成部130は、加算・間引き読み出しモードが選択されたとき、欠陥画素情報保持部140から読み込んだ欠陥アドレスが、上記の式(1)または式(2)を満たし、かつ、式(3)または式(4)を満たした場合に、補正パルスを出力する。すなわち、このような条件により、欠陥アドレスが加算される画素群に含まれるか否かを判定でき、含まれている場合に欠陥画素と判定される。
Hnormx=Hadd×3 ……(1)
Hnormx=Hadd×3+1 ……(2)
Vnormx=Vadd×3 ……(3)
Vnormx=Vadd×3+1 ……(4)
欠陥画素処理部41の補正信号生成部130は、加算・間引き読み出しモードが選択されたとき、欠陥画素情報保持部140から読み込んだ欠陥アドレスが、上記の式(1)または式(2)を満たし、かつ、式(3)または式(4)を満たした場合に、補正パルスを出力する。すなわち、このような条件により、欠陥アドレスが加算される画素群に含まれるか否かを判定でき、含まれている場合に欠陥画素と判定される。
例えば、欠陥アドレスとして画素(34)のアドレス、すなわち(Hnormx,Vnormx)=(4,3)が補正信号生成部130に読み込まれたとき、加算・間引き読み出しモードでの入力画像信号のアドレス(Hadd,Vadd)が(1,1)となったタイミング(すなわち、画素(11’)が入力されたタイミング)で、上記の式(2)と式(3)とが同時に満たされるので、補正信号生成部130はこの画素(11’)を欠陥画素と判定して補正パルスを出力する。これにより、当該画素の信号が欠陥画素補正部160によって補正される。
図5は、上記の各読み出しモードに対応した補正信号生成部130における回路構成例を示す図である。
図5に示す補正信号生成部130は、一致比較回路301〜303,311〜313、AND回路321〜323,331〜333,341,342、OR回路351〜353、インバータ回路361および362、乗算回路371および372、加算回路381および382によって構成される。
図5に示す補正信号生成部130は、一致比較回路301〜303,311〜313、AND回路321〜323,331〜333,341,342、OR回路351〜353、インバータ回路361および362、乗算回路371および372、加算回路381および382によって構成される。
この補正信号生成部130において、通常読み出しモードが選択された場合には、マイクロコントローラ5からの読み出しモード識別信号がLレベルとなって、この信号をインバータ回路361および362を介してそれぞれ受信したAND回路321および331の動作が有効となり、また、AND回路322,323,332,333の動作が無効となる。このとき、欠陥画素情報保持部140から読み込まれた水平方向の欠陥アドレスHnormxと、検出・補正タイミング生成部110からのHカウント値とが、一致比較回路301で比較される。そして、これらの値が一致した場合には、AND回路321の出力がHレベルとなる。また、欠陥画素情報保持部140から読み込まれた垂直方向の欠陥アドレスVnormxと、検出・補正タイミング生成部110からのVカウント値とが、一致比較回路311で比較され、これらの値が一致した場合には、AND回路331の出力がHレベルとなる。以上の動作により、入力画像信号と欠陥アドレスとが一致した場合には、AND回路341からOR回路351への出力がHレベルとなり、OR回路351から補正パルスが出力される。
一方、加算・間引き読み出しモードが選択された場合には、読み出しモード識別信号がHレベルとなって、AND回路321および331の動作が無効となり、AND回路322,323,332,333の動作が有効となる。このとき、欠陥画素情報保持部140から読み込まれた水平方向の欠陥アドレスHnormxは、乗算回路371で“3”が乗算され、乗算後の値が一致比較回路302に入力される。また、乗算後の値に加算回路381により“1”が加算され、加算後の値が一致比較回路303に入力される。一致比較回路302および303は、上記各入力値と、検出・補正タイミング生成部110からのHカウント値とを比較し、これらが一致した場合に、AND回路322および323への出力をHレベルにする。すなわち、一致比較回路302からAND回路322へのライン、および一致比較回路303からAND回路323へのラインにより、それぞれ上記の式(1)および式(2)の条件が判定され、いずれかの条件を満たしたときに、OR回路352からAND回路342への出力がHレベルとなる。
垂直方向についても同様に、欠陥画素情報保持部140から読み込まれた垂直方向の欠陥アドレスVnormxは、乗算回路372で“3”が乗算され、乗算後の値が一致比較回路312に入力される。また、乗算後の値に加算回路382により“1”が加算され、加算後の値が一致比較回路313に入力される。一致比較回路312および313は、上記各入力値と、検出・補正タイミング生成部110からのVカウント値とを比較し、これらが一致した場合に、AND回路332および333への出力をHレベルにする。すなわち、一致比較回路312からAND回路332へのライン、および一致比較回路313からAND回路333へのラインにより、それぞれ上記の式(2)および式(4)の条件が判定され、いずれかの条件を満たしたときに、OR回路353からAND回路342への出力がHレベルとなる。そして、OR回路352および353の出力がともにHレベルとなると、AND回路342からOR回路351への出力がHレベルとなり、OR回路351から補正パルスが出力される。
以上の補正信号生成部130では、欠陥画素の検出時と読み出しパターンが異なる加算・間引き読み出しモードが選択された場合にも、欠陥画素情報保持部140から読み込んだ欠陥アドレスを、選択された読み出しモードでの画素配列に対応するように変換してから、欠陥画素の信号補正の要否を判定するので、常に適切な欠陥画素の信号補正を行うことが可能となる。また、欠陥画素情報としては、1つの読み出しモード(ここでは通常読み出しモード)での検出結果のみ保持するので、そのための記憶領域を抑制でき、回路規模や製造コストの増大を防止できる。さらに、1つの読み出しモードでのみ欠陥画素を検出すればよいので、欠陥画素の検出工程を単純化・短縮化でき、例えば出荷時の工程で欠陥画素を検出する場合には、その工程を効率化して、製造コストを抑制することが可能となる。
また、上記の図5の回路をハードウェアで構成することにより、アドレス変換の動作を高速に実行させることができ、例えばシャッタラグなど、表示や記録までの動作遅延を縮小できるとともに、撮影時におけるマイクロコントローラ5などの処理負荷を軽減することができる。
なお、上記各式の係数や各式を用いた条件は、読み出し時の加算や間引きの仕様に応じて決定される。例えば、加算・間引きモードにおいて、水平方向にx個、垂直方向にy個(ただし、x,yは1以上の整数)の同色フィルタに対応する隣接画素の信号を加算して出力し、かつ、加算されるx×y画素の画素群に対して水平方向・垂直方向にそれぞれ隣接するm列、n行(ただし、m,nは0以上の整数)の画素の信号を間引くようにした場合を考える。この場合、式(1)〜(4)の右辺第1項においてHaddおよびVaddに乗算する係数は、それぞれ(x+m)(y+n)とされる。また、右辺第2項では、加算される画素群に含まれる列および行の数(すなわちx,y)だけ、それぞれ異なる数を加算した条件式を立てる必要がある。例えば水平方向成分については、右辺第1項の“Hadd×(x+m)”のそれぞれについて、“+0”(式(1)に対応)“+1”“+2”……“+(x−1)”という加算を行ったx個分の条件式を立てる必要がある。同様に垂直成分については、右辺第1項の“Vadd×(y+n)”のそれぞれについて、“+0”(式(3)に対応)“+1”“+2”……“+(y−1)”という加算を行ったy個分の条件式を立てる必要がある。そして、x個のうちのいずれかの条件式が満たされ、かつ、y個のうちのいずれかの条件式が満たされた場合に、欠陥画素の補正タイミングであると判定する。
以上の例のように、通常、画素の加算や間引きは規則性を持って実行されるので、上記各式のような比較的簡単な条件式を用いて、アドレスの変換を行うことができる。従って、アドレス変換機能は、図5の回路のように、加算、乗算、一致比較、インバータ回路、各種論理回路などからなる比較的単純な回路で構成することができる。また、上記のx個分およびy個分のそれぞれの条件式に対応する回路のラインをすべて形成しておき、後段のAND回路などで、選択可能な読み出しパターンに応じて必要なラインのみ選択するように構成しておくことで、多様な読み出しパターンに対する汎用性を回路に持たせることもできる。
なお、本発明は、デジタルビデオカメラ、デジタルスチルカメラなどの固体撮像素子を用いた撮像装置、およびこのような撮像機能を具備する携帯電話機やPDA(Personal Digital Assistants)などの機器に対して適用することができる。また、PC(パーソナルコンピュータ)などに接続されるテレビ電話用あるいはゲームソフト用などの小型カメラによる撮像信号に対する処理装置や記録装置にも、本発明を適用することができる。
さらに、上記の欠陥画素検出・補正の処理機能は、コンピュータによって実現することができる。その場合、この装置が有すべき機能(欠陥画素処理部41またはその一部などに対応する機能)の処理内容を記述したプログラムが提供される。そして、そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記録装置、光ディスク、光磁気ディスク、半導体メモリなどがある。
プログラムを流通させる場合には、例えば、そのプログラムが記録された光ディスクや半導体メモリなどの可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。
プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムまたはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムに従った処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。また、コンピュータは、サーバコンピュータからプログラムが転送されるごとに、逐次、受け取ったプログラムに従った処理を実行することもできる。
1……光学ブロック、2……CMOSイメージセンサ(CMOSセンサ)、3……アナログフロントエンド(AFE)回路、4……カメラ信号処理回路、5……マイクロコントローラ、6……不揮発性メモリ、7……入力部、11……ドライバ、12……タイミングジェネレータ(TG)、41……欠陥画素処理部、42……その他の信号処理部、110……検出・補正タイミング生成部、120……欠陥画素検出部、130……補正信号生成部、140……欠陥画素情報保持部、150……メモリコントローラ、160……欠陥画素補正部
Claims (9)
- 画像を撮像する撮像装置において、
全画素の信号を順次読み出す通常モードと、同色フィルタに対応する複数の画素の信号を加算して出力する1種類以上の画素加算モードとを含む複数の読み出しモードを選択可能な固体撮像素子と、
前記通常モードの選択時に検出された前記固体撮像素子上の欠陥画素の位置情報を記憶する欠陥情報記憶手段と、
前記欠陥情報記憶手段に記憶された前記位置情報に基づいて、前記固体撮像素子による撮像画像信号中の対応する画素の信号を補正する信号補正手段と、
前記画素加算モードの選択時に、前記欠陥情報記憶手段に記憶された前記位置情報を、前記画素加算モードでの前記固体撮像素子による撮像画像信号の画素配列に一致するように変換して、前記信号補正手段に供給する位置情報変換手段と、
を有することを特徴とする撮像装置。 - 前記位置情報変換手段は、前記通常モードでの撮像画像信号の画素配列における前記位置情報に基づく欠陥画素が、前記画素加算モードの選択時に加算により1つの画素として読み出される前記固体撮像素子上の画素群に1つでも含まれる場合に、当該画素群に対応する前記画素加算モードでの撮像画像信号上の画素位置を変換後の前記位置情報として前記信号補正手段に供給することを特徴とする請求項1記載の撮像装置。
- 前記固体撮像素子は、前記画素加算モードにおいて、水平方向にx個、垂直方向にy個(ただし、x,yは1以上の整数)の同色フィルタに対応する隣接画素の信号を加算して出力し、
前記位置情報変換手段は、
前記位置情報の水平方向成分および垂直方向成分に対してそれぞれx、yを乗算する複数の乗算手段と、
水平方向に対応する前記乗算手段の出力値に対して1〜(x−1)までの整数をそれぞれ加算し、垂直方向に対応する前記乗算手段の出力値に対して1〜(y−1)までの整数をそれぞれ加算する複数の加算手段と、
水平方向成分に対応する前記乗算手段またはいずれかの前記加算手段の出力値が、前記画素加算モードでの撮像画像信号の水平方向アドレスと一致し、かつ、垂直方向成分に対応する前記乗算手段またはいずれかの前記加算手段の出力値が、前記画素加算モードでの撮像画像信号の垂直方向アドレスと一致したとき、当該水平方向アドレスおよび垂直方向アドレスを変換後の前記位置情報として前記信号補正手段に供給する論理演算手段と、
を有することを特徴とする請求項1記載の撮像装置。 - 前記固体撮像素子は、前記画素加算モードとして、同色フィルタに対応する複数の隣接画素の信号を加算して読み出し、かつ、加算される画素群に隣接する一定数の行または列またはその双方の画素の信号を間引く加算・間引きモードを選択可能とされ、
前記位置情報変換手段は、前記通常モードでの撮像画像信号の画素配列における前記位置情報に基づく欠陥画素が、前記加算・間引きモードの選択時に前記画素群に1つでも含まれる場合に、当該画素群に対応する前記加算・間引きモードでの撮像画像信号上の画素位置を変換後の前記位置情報として前記信号補正手段に供給する、
ことを特徴とする請求項1記載の撮像装置。 - 前記固体撮像素子は、前記画素加算モードとして、水平方向にx個、垂直方向にy個(ただし、x,yは1以上の整数)の同色フィルタに対応する隣接画素の信号を加算して出力し、かつ、加算される画素群に対して水平方向・垂直方向にそれぞれ隣接するm列、n行(ただし、m,nは0以上の整数)の画素の信号を間引く加算・間引きモードを選択可能とされ、
前記位置情報変換手段は、
前記位置情報の水平方向成分および垂直方向成分に対してそれぞれ(x+m)、(y+n)を乗算する複数の乗算手段と、
水平方向に対応する前記乗算手段の出力値に対して1〜(x−1)までの整数をそれぞれ加算し、垂直方向に対応する前記乗算手段の出力値に対して1〜(y−1)までの整数をそれぞれ加算する複数の加算手段と、
水平方向成分に対応する前記乗算手段またはいずれかの前記加算手段の出力値が、前記加算・間引きモードでの撮像画像信号の水平方向アドレスと一致し、かつ、垂直方向成分に対応する前記乗算手段またはいずれかの前記加算手段の出力値が、前記加算・間引きモードでの撮像画像信号の垂直方向アドレスと一致したとき、当該水平方向アドレスおよび垂直方向アドレスを変換後の前記位置情報として前記信号補正手段に供給する論理演算手段と、
を有することを特徴とする請求項1記載の撮像装置。 - 前記通常モードの選択時に、前記固体撮像素子による撮像画像信号から欠陥画素を検出して、当該欠陥画素の前記位置情報を前記欠陥情報記憶手段に格納する欠陥画素検出手段をさらに有することを特徴とする請求項1記載の撮像装置。
- ユーザによる前記読み出しモードの選択操作を受け付ける選択入力手段をさらに有することを特徴とする請求項1記載の撮像装置。
- 全画素の信号を順次読み出す通常モードと、同色フィルタに対応する複数の画素の信号を加算して出力する1種類以上の画素加算モードとを含む複数の読み出しモードを選択可能な固体撮像素子によって撮像された画像信号の入力を受けて、前記固体撮像素子上の欠陥画素の出力信号を補正する欠陥画素補正装置において、
前記通常モードの選択時に検出された前記固体撮像素子上の欠陥画素の位置情報を記憶する欠陥情報記憶手段と、
前記欠陥情報記憶手段に記憶された前記位置情報に基づいて、前記固体撮像素子による撮像画像信号中の対応する画素の信号を補正する信号補正手段と、
前記画素加算モードの選択時に、前記欠陥情報記憶手段に記憶された前記位置情報を、前記画素加算モードでの前記固体撮像素子による撮像画像信号の画素配列に一致するように変換して、前記信号補正手段に供給する位置情報変換手段と、
を有することを特徴とする欠陥画素補正装置。 - 全画素の信号を順次読み出す通常モードと、同色フィルタに対応する複数の画素の信号を加算して出力する1種類以上の画素加算モードとを含む複数の読み出しモードを選択可能な固体撮像素子によって撮像された画像信号の入力を受けて、前記固体撮像素子上の欠陥画素の出力信号を補正するための欠陥画素補正方法において、
欠陥情報記憶手段が、前記通常モードの選択時に検出された前記固体撮像素子上の欠陥画素の位置情報を記憶するステップと、
信号補正手段が、前記欠陥情報記憶手段に記憶された前記位置情報に基づいて、前記固体撮像素子による撮像画像信号中の対応する画素の信号を補正するステップと、
位置情報変換手段が、前記画素加算モードの選択時に、前記欠陥情報記憶手段に記憶された前記位置情報を、前記画素加算モードでの前記固体撮像素子による撮像画像信号の画素配列に一致するように変換して、前記信号補正手段に供給するステップと、
を含むことを特徴とする欠陥画素補正方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005237905A JP2007053634A (ja) | 2005-08-18 | 2005-08-18 | 撮像装置、欠陥画素補正装置および方法 |
US11/499,369 US7576787B2 (en) | 2005-08-18 | 2006-08-04 | Image-pickup device, and device and method for correcting defective pixel |
EP06254315A EP1755332A1 (en) | 2005-08-18 | 2006-08-17 | Image-pickup device |
CNA2006101098712A CN1917655A (zh) | 2005-08-18 | 2006-08-18 | 图像摄取装置以及缺陷像素校正装置和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005237905A JP2007053634A (ja) | 2005-08-18 | 2005-08-18 | 撮像装置、欠陥画素補正装置および方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007053634A true JP2007053634A (ja) | 2007-03-01 |
Family
ID=37533321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005237905A Abandoned JP2007053634A (ja) | 2005-08-18 | 2005-08-18 | 撮像装置、欠陥画素補正装置および方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7576787B2 (ja) |
EP (1) | EP1755332A1 (ja) |
JP (1) | JP2007053634A (ja) |
CN (1) | CN1917655A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009239904A (ja) * | 2008-03-03 | 2009-10-15 | Canon Inc | 画像処理装置、方法及びプログラム |
JP2010136283A (ja) * | 2008-12-08 | 2010-06-17 | Canon Inc | 撮影装置 |
JP2011066631A (ja) * | 2009-09-16 | 2011-03-31 | Canon Inc | 画像処理装置、画像処理方法、画像処理システム及びプログラム |
KR101133687B1 (ko) * | 2010-07-07 | 2012-04-12 | 에스케이하이닉스 주식회사 | 이미지 센서 및 그 동작 방법 |
KR101133684B1 (ko) * | 2010-07-07 | 2012-04-12 | 에스케이하이닉스 주식회사 | 이미지 센서 및 그 동작 방법 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI349489B (en) * | 2006-09-07 | 2011-09-21 | Realtek Semiconductor Corp | Image processing device and method |
US20080204826A1 (en) * | 2007-02-27 | 2008-08-28 | Seiko Epson Corporation | Integrated circuit device, circuit board, and electronic instrument |
JP4389959B2 (ja) * | 2007-04-23 | 2009-12-24 | ソニー株式会社 | 固体撮像装置、固体撮像装置の信号処理方法および撮像装置 |
JP5084366B2 (ja) * | 2007-06-21 | 2012-11-28 | キヤノン株式会社 | 撮像装置及び撮像装置の制御方法 |
JP2010081259A (ja) * | 2008-09-25 | 2010-04-08 | Panasonic Corp | 固体撮像装置 |
CN101764926B (zh) * | 2008-09-29 | 2012-05-30 | 凹凸电子(武汉)有限公司 | 缺陷像素检测纠正设备、***及检测纠正缺陷像素的方法 |
JP5335614B2 (ja) * | 2009-08-25 | 2013-11-06 | 株式会社日本マイクロニクス | 欠陥画素アドレス検出方法並びに検出装置 |
CN102045478B (zh) * | 2009-10-23 | 2013-05-01 | 精工爱普生株式会社 | 图像读取装置、校正处理方法及用该装置的图像处理方法 |
JP2011097404A (ja) * | 2009-10-30 | 2011-05-12 | Sony Corp | 固体撮像装置及びデータ処理装置 |
JP2011129975A (ja) | 2009-12-15 | 2011-06-30 | Sony Corp | 撮像装置および欠陥検出方法 |
US10003758B2 (en) * | 2016-05-02 | 2018-06-19 | Microsoft Technology Licensing, Llc | Defective pixel value correction for digital raw image frames |
TWI753410B (zh) * | 2020-04-24 | 2022-01-21 | 晶相光電股份有限公司 | 影像感測系統以及缺陷感光元件偵測以及修正方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3819511B2 (ja) * | 1997-02-13 | 2006-09-13 | 富士写真フイルム株式会社 | Ccd撮像デバイスにおけるモニタ方法およびディジタルスチルカメラ |
KR100291186B1 (ko) * | 1998-12-30 | 2001-06-01 | 박종섭 | 이미지 센서에서의 불량 화소 검출 및 보정을위한 장치 및 그방법 |
US6888568B1 (en) * | 1999-08-19 | 2005-05-03 | Dialog Semiconductor Gmbh | Method and apparatus for controlling pixel sensor elements |
US6724945B1 (en) | 2000-05-24 | 2004-04-20 | Hewlett-Packard Development Company, L.P. | Correcting defect pixels in a digital image |
US7209168B2 (en) | 2001-04-11 | 2007-04-24 | Micron Technology, Inc. | Defective pixel correction method and system |
JP4003447B2 (ja) | 2001-11-28 | 2007-11-07 | ソニー株式会社 | 画像信号処理装置 |
US7301572B2 (en) * | 2002-03-08 | 2007-11-27 | Canon Kabushiki Kaisha | Pixel correction processing apparatus, image processing apparatus, pixel correction processing method, program, and storage medium |
US7796169B2 (en) * | 2004-04-20 | 2010-09-14 | Canon Kabushiki Kaisha | Image processing apparatus for correcting captured image |
JP2005328421A (ja) * | 2004-05-17 | 2005-11-24 | Sony Corp | 撮像装置および撮像方法 |
-
2005
- 2005-08-18 JP JP2005237905A patent/JP2007053634A/ja not_active Abandoned
-
2006
- 2006-08-04 US US11/499,369 patent/US7576787B2/en not_active Expired - Fee Related
- 2006-08-17 EP EP06254315A patent/EP1755332A1/en not_active Withdrawn
- 2006-08-18 CN CNA2006101098712A patent/CN1917655A/zh active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009239904A (ja) * | 2008-03-03 | 2009-10-15 | Canon Inc | 画像処理装置、方法及びプログラム |
JP2010136283A (ja) * | 2008-12-08 | 2010-06-17 | Canon Inc | 撮影装置 |
JP2011066631A (ja) * | 2009-09-16 | 2011-03-31 | Canon Inc | 画像処理装置、画像処理方法、画像処理システム及びプログラム |
KR101133687B1 (ko) * | 2010-07-07 | 2012-04-12 | 에스케이하이닉스 주식회사 | 이미지 센서 및 그 동작 방법 |
KR101133684B1 (ko) * | 2010-07-07 | 2012-04-12 | 에스케이하이닉스 주식회사 | 이미지 센서 및 그 동작 방법 |
Also Published As
Publication number | Publication date |
---|---|
EP1755332A1 (en) | 2007-02-21 |
CN1917655A (zh) | 2007-02-21 |
US20070040920A1 (en) | 2007-02-22 |
US7576787B2 (en) | 2009-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007053634A (ja) | 撮像装置、欠陥画素補正装置および方法 | |
US9432606B2 (en) | Image pickup apparatus including image pickup element having image pickup pixel and focus detection pixel and signal processing method | |
US6307393B1 (en) | Device for detecting defects in solid-state image sensor | |
US20090219419A1 (en) | Peripheral Light Amount Correction Apparatus, Peripheral Light Amount Correction Method, Electronic Information Device, Control Program and Readable Recording Medium | |
JP5746521B2 (ja) | 撮像装置及びその制御方法、プログラム並びに記憶媒体 | |
JP2008016976A (ja) | 撮像装置及びその制御方法並びに撮像システム | |
CN100559838C (zh) | 图像摄取设备及图像摄取方法 | |
JP2009089087A (ja) | 固体撮像装置及び撮像装置 | |
JP2010130238A (ja) | 欠陥補正回路及びそれを備えた撮像装置 | |
JP2020022135A (ja) | 欠陥画素補正装置、撮像装置、欠陥画素補正方法 | |
JP2007124542A (ja) | 撮像装置及びその制御方法及びプログラム及び記憶媒体 | |
JP5446955B2 (ja) | 撮像装置 | |
US7489356B2 (en) | Image pickup apparatus | |
JP3864021B2 (ja) | ビデオカメラ | |
KR100461006B1 (ko) | 결함을 갖는 ccd소자에 대한 보정기능을 갖는ccd카메라 및 그 보정방법 | |
JP5067843B2 (ja) | 撮像装置 | |
KR20070021932A (ko) | 촬상 장치, 결함 화소 보정 장치 및 방법 | |
JP4646394B2 (ja) | 撮像装置 | |
JP4146186B2 (ja) | 固体撮像装置およびその欠陥補正方法 | |
JP2009212603A (ja) | 撮像装置、及び撮像装置の制御方法 | |
JP4088869B2 (ja) | 固体撮像素子の欠陥画素検出装置及び固体撮像装置 | |
JP2002185860A (ja) | 撮像装置 | |
JP2007174199A (ja) | 撮像装置、画像処理方法、プログラム、記録媒体 | |
JP2000184289A (ja) | 撮像デバイスの欠陥画素補正装置および方法 | |
JP3127662B2 (ja) | 固体撮像素子の欠陥検出装置及びこれを用いた欠陥補正装置並びにカメラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20090819 |