JP2007048765A - 半導体記憶装置および絶縁体層の形成方法 - Google Patents

半導体記憶装置および絶縁体層の形成方法 Download PDF

Info

Publication number
JP2007048765A
JP2007048765A JP2005225194A JP2005225194A JP2007048765A JP 2007048765 A JP2007048765 A JP 2007048765A JP 2005225194 A JP2005225194 A JP 2005225194A JP 2005225194 A JP2005225194 A JP 2005225194A JP 2007048765 A JP2007048765 A JP 2007048765A
Authority
JP
Japan
Prior art keywords
ferroelectric
thin film
dielectric
compound
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005225194A
Other languages
English (en)
Inventor
Katsuaki Miyatani
克明 宮谷
Yoshihisa Beppu
義久 別府
Kazuo Sunahara
一夫 砂原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Priority to JP2005225194A priority Critical patent/JP2007048765A/ja
Publication of JP2007048765A publication Critical patent/JP2007048765A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 基板の材料によらず配向し緻密な強誘電体薄膜を生産性良く形成できる半導体記憶装置および絶縁体層の形成方法を提供すること。
【解決手段】 結晶性BiTi12等からなる強誘電体粒子を分散させて強誘電体粒子分散液を作製する工程(S110)と、強誘電体粒子分散液を基板上にスピンコートし、焼成して板状粒子が堆積した強誘電体粒子堆積膜を形成する工程(S120)と、焼成により誘電体または強誘電体となりうる化合物を強誘電体粒子堆積膜上にスピンコートし、加熱して平坦化された強誘電体薄膜を形成する工程等(S150、S161またはS162)とを備え、強誘電体粒子間の隙間を充填する構成を有している。
【選択図】 図1

Description

本発明は、半導体記憶装置および絶縁体層の形成方法に関し、ゲート電極−絶縁体−半導体電界効果トランジスタの該絶縁体の層の一部または全部が強誘電体薄膜によって構成されてなる半導体記憶装置およびそのための絶縁体層の形成方法に関する。
従来、新しい半導体メモリとして強誘電体薄膜を用いたRAM(以下、FeRAMという。)が、集積度の高さおよび不揮発性等の観点から注目されている。かかるFeRAMは、強誘電体薄膜を用いたコンデンサ中の電荷を維持することによって記憶を保持するものと、MISトランジスタのゲート絶縁膜の一部または全部に強誘電体薄膜を用い、この強誘電体薄膜中の分極電荷を維持することによって記憶を保持する1トランジスタ型のものとがある。特に、1トランジスタ型のFeRAMは、強誘電体薄膜中の分極電荷を利用して半導体表面のチャネルを流れる電流を制御し、メモリ動作を行う低消費電力型の不揮発性メモリとして注目されている。
一般に、強誘電体薄膜が分極電荷を保持する能力は結晶方位等によって異なることが知られており、FeRAMに用いられる強誘電体薄膜にも結晶方位が揃っていることが望まれている。ここで、ガラスなどの非晶質の基板、格子整合しない基板等の上に結晶性のセラミックス薄膜を形成しようとしても、結晶方位が揃ったセラミックス薄膜ができないことが知られている。
結晶方位を揃える方法として、例えば、強誘電体としてSrBiTaを用い、SrBiTaに良好に格子整合するSrTiO単結晶基板を基板として用いる方法が知られている(例えば、非特許文献1参照。)。しかし、SrTiO単結晶基板は、大量に使用するという観点からは入手性等に問題があり、また、トランジスタの作製が困難である。これは、近年、開発が進められている1トランジスタ型のFeRAMにおいては致命的な問題である。
このため、Si基板上にSrBiTa等の強誘電体薄膜および所定の絶縁膜を堆積し、アニ−ルしてMFIS(Metal-Ferroelectric-Insulator-Semiconductor)構造のFeRAM(1トランジスタ型)を製造する技術が開示された(例えば、非特許文献2および非特許文献3参照。)。非特許文献2には、絶縁膜にシリコン酸窒化膜(SiON)を用い、レーザーアブレーション法でSrBiTaを堆積して強誘電体薄膜として用いたものが開示され、非特許文献3には、絶縁膜にHf−Al−O膜を用い、レーザーアブレーション法でSrBiTaを堆積して強誘電体薄膜として用いたものが開示された。
ホー ニュンら著、 ジャーナル オブ アプライド フィジックス、 88巻、 6658頁、 2000(Ho Nyung et.al., Journal of Applied Physics, Vol.88, pp.6658, (2000)) ヒデキ スギヤマら著、 ジャパニーズ ジャーナル オブ アプライド フィジックス、 39巻、 2131頁、 2000(Hideki Sugiyama et.al., Jpn J. Appl. Phys. Vol.39, pp.2131, 2000) シゲキ サカイら著、 ジャパニーズ ジャーナル オブ アプライド フィジックス、 43巻、 7876頁、 2004(Shigeki Sakai et.al., Jpn J. Appl. Phys. Vol.43, pp.7876, 2004)
しかし、このような従来の強誘電体薄膜を用いた半導体記憶装置の製造技術では、強誘電体薄膜をレーザーアブレーション法で形成するため、生産性に乏しいという問題があった。生産性の高い強誘電体薄膜の製造としては、有機金属化学気相成長法(MOCVD法)やスパッタ法、スピンコート法等があるが、MOCVD法およびスパッタ法では、格子整合性の低い基板上に強誘電体薄膜を形成することは困難であり、スピンコート法では、その後に必要とされる結晶化のための熱処理の温度を高くする必要があり、好適でない。具体的には、スピンコート法では、上記の熱処理によって強誘電体薄膜、絶縁膜および半導体基板の各界面または強誘電体薄膜と半導体基板との間での熱拡散が大きく、強誘電体薄膜に強誘電体としての特性をもたせることが困難であった。
本発明はこのような問題を解決するためになされたもので、基板の材料によらず所定の結晶方位で配向した、緻密な強誘電体薄膜を用いた半導体記憶装置および絶縁体層を生産性よく形成するための方法を提供するものである。
以上の点を考慮して、請求項1に係る発明は、半導体上に絶縁体層およびゲート電極層がこの順に積層された電界効果トランジスタ構造を有する半導体記憶装置であって、前記絶縁体層の一部または全部が膜厚80〜400nmの強誘電体薄膜からなり、前記強誘電体薄膜は、一般式(Bi2+(Am−1Ti3.5m−0.52−[AはBiまたは原子比xが0〜0.5のBi(1−x)Laであり、mは1〜5の整数である。]で表され、平均一次粒子径が20〜100nmの強誘電性酸化物結晶粒子を含む、構成を有している。
この構成により、ゲート電極と半導体との間に設けられる絶縁体層が配向容易な強誘電性酸化物結晶粒子によって形成されるため、基板の材料によらず所定の結晶方位で配向した強誘電体薄膜であって緻密な膜を用いた半導体記憶装置を実現できる。
また、請求項2に係る発明は、請求項1において、前記強誘電体薄膜が、前記強誘電性酸化物結晶粒子と誘電体バインダーとからなり、前記強誘電性酸化物結晶粒子の含有量が5〜95質量%である、構成を有している。
この構成により、請求項1の効果に加え、強誘電体薄膜が強誘電性酸化物結晶粒子と誘電体バインダーとからなるため、強誘電性酸化物結晶粒子間の間隙を埋めることができ、機械的特性および電気的特性に優れた半導体記憶装置を実現できる。
また、請求項3に係る発明は、請求項1または2において、前記誘電体バインダーが、加水分解性シラン化合物または前記加水分解性シラン化合物のオリゴマーを加水分解縮合反応させて形成した酸化ケイ素からなる、構成を有している。
この構成により、請求項1または2の効果に加え、半導体基板との密着性がよく、かつ、半導体基板−絶縁膜界面の平滑性に優れた強誘電体薄膜を備えた半導体記憶装置を実現できる。
また、請求項4に係る発明は、請求項1または2において、前記絶縁体層が、前記強誘電体薄膜の層と酸化ケイ素薄膜の層とを含み、前記酸化ケイ素薄膜の層が前記ゲート電極層側に存在する、構成を有している。
この構成により、請求項1または2の効果に加え、酸化ケイ素薄膜がゲート電極層側に形成されるため、金属−酸化ケイ素間でのショットキー障壁が金属−強誘電体薄膜間のものより大きく、金属からの電子の注入を抑制することが可能な半導体記憶装置を実現できる。
また、請求項5に係る発明は、半導体上に絶縁体層およびゲート電極層がこの順に積層された電界効果トランジスタにおける、強誘電体を含む前記絶縁体層を形成する方法において、一般式(Bi2+(Am−1Ti3.5m−0.52−[AはBiまたは原子比xが0〜0.5のBi(1−x)Laであり、mは1〜5の整数である。]で表され平均一次粒子径が20〜100nmの強誘電性酸化物結晶粒子を含む分散液を作製する工程と、前記分散液を前記半導体表面に塗布して乾燥させ、焼成して強誘電体薄膜を形成する工程と、焼成により誘電体となりうる化合物を含む液を作製する工程と、前記強誘電体薄膜上に前記焼成により誘電体となりうる化合物を含む液を塗布して乾燥させ、焼成して誘電体を形成する工程とを備えた構成を有している。
この構成により、ゲート電極と半導体との間に設けられる絶縁体層が配向容易な強誘電性酸化物結晶粒子と誘電体バインダーによって形成されるため、基板の材料によらず所定の結晶方位で配向した強誘電体薄膜であって緻密な膜を生産性良く形成することが可能な絶縁体層の形成方法を実現できる。
また、請求項6に係る発明は、請求項5において、焼成により形成された強誘電体薄膜が多孔質の薄膜であり、焼成により誘電体となりうる化合物の少なくとも一部を前記多孔質の薄膜の内部に浸透させて誘電体を形成する、構成を有している。
この構成により、請求項5の効果に加え、誘電体バインダーが強誘電体薄膜の内部に浸透し強誘電性酸化物結晶粒子間の間隙を埋めることができ、機械的特性および電気的特性に優れた絶縁体層の形成方法を実現できる。
また、請求項7に係る発明は、請求項5または6において、前記焼成により誘電体となりうる化合物が、焼成により酸化ケイ素となりうる、加水分解性シラン化合物または前記加水分解性シラン化合物のオリゴマーである、構成を有している。
この構成により、請求項5または6の効果に加え、半導体基板との密着性がよく、かつ、半導体基板−絶縁膜界面の平滑性に優れた強誘電体薄膜を備えた絶縁体層の形成方法を実現できる。
また、請求項8に係る発明は、請求項5または6において、前記焼成により誘電体となりうる化合物が、焼成により複合金属酸化物系強誘電体となりうる、金属アルコキシド系化合物および有機金属化合物から選ばれる金属化合物の組み合わせからなる、構成を有している。
この構成により、請求項5または6の効果に加え、焼成により誘電体となりうる化合物が金属アルコキシドおよび有機金属化合物から選ばれる金属化合物の組み合わせからなるため、種類および組み合わせ比を調整することによって好適な誘電体バインダーで強誘電性酸化物結晶粒子間の間隙を埋めることが可能な絶縁体層の形成方法を実現できる。
また、請求項9に係る発明は、請求項5において、前記強誘電性酸化物結晶粒子を含む分散液が、焼成により誘電体となりうる化合物を含む、構成を有している。
この構成により、請求項5の効果に加え、バインダー成分の誘電率を上げることで、強誘電性酸化物結晶粒子に高電場を印加でき、該粒子の電荷保持特性(強誘電性)を向上することが可能な絶縁体層の形成方法を実現できる。
また、請求項10に係る発明は、請求項9において、前記誘電体を形成する工程で形成された誘電体の一部が、前記強誘電体薄膜上で層をなす、構成を有している。
この構成により、請求項9の効果に加え、強誘電性酸化物粒子を含む強誘電体薄膜上に誘電体層を積層することで、膜の平坦性を向上でき、膜厚のばらつきによる電場の集中を緩和することが可能な絶縁体層の形成方法を実現できる。
また、請求項11に係る発明は、請求項10において、前記強誘電体薄膜上で層をなす誘電体となりうる化合物が、加水分解性シラン化合物または前記加水分解性シラン化合物のオリゴマーである、構成を有している。
この構成により、請求項10の効果に加え、ゲート電極からの電子の注入を高度に抑制可能な絶縁体層の形成方法を実現できる。
また、請求項12に係る発明は、半導体上に絶縁体層およびゲート電極層がこの順に積層された電界効果トランジスタにおける、強誘電体を含む前記絶縁体層を形成する方法において、一般式(Bi2+(Am−1Ti3.5m−0.52−[AはBiまたは原子比xが0〜0.5のBi(1−x)Laであり、mは1〜5の整数である。]で表され平均一次粒子径が20〜100nmの強誘電性酸化物結晶粒子と焼成により誘電体となりうる化合物とを含む分散液を作製する工程と、前記分散液を前記半導体表面に塗布して乾燥させ、焼成して強誘電体薄膜を形成する工程とを備えた構成を有している。
この構成により、強誘電性酸化物結晶粒子を含む分散液が、焼成により誘電体となりうる化合物を含むため、2度の焼成を1度に削減できる等、作製工程を削減することが可能な絶縁体層の形成方法を実現できる。
また、請求項13に係る発明は、請求項5〜12までのいずれか1項において、前記強誘電体薄膜を形成する工程で、前記分散液をスピンコート法を用いて塗布する、構成を有している。
この構成により、分散液をスピンコート法を用いて塗布するため、簡易かつ均一に塗布することが可能な絶縁体層の形成方法を実現できる。
本発明は、ゲート電極と半導体との間に設けられる絶縁体層が配向容易な強誘電性酸化物結晶粒子によって形成されるため、基板の材料によらず所定の結晶方位で配向した強誘電体薄膜であって緻密な膜を生産性良く形成することが可能な半導体記憶装置および絶縁体層の形成方法を提供できる。
以下、本発明の実施の形態について、図面を用いて説明する。
(実施の形態)
図1は、本発明の実施の形態に係る絶縁体層の形成方法について説明するための図である。まず、一般式(Bi2+(Am−1Ti3.5m−0.52−[AはBiまたは原子比xが0〜0.5のBi(1−x)Laであり、mは1〜5の整数である。]で表される平均一次粒子径が20〜100nmの強誘電性酸化物結晶粒子(以下、強誘電体粒子という。)を所定の液状媒体中に分散させて強誘電体粒子を含む分散液(以下、強誘電体粒子分散液という。)を作製する(S110)。以下、この工程S110を強誘電体粒子分散液作製工程といい、詳細に説明する。
強誘電体粒子分散液作製工程では、A[AはBiまたは原子比xが0〜0.5のBi(1−x)Laである。]、TiOおよびBを原料として、ガラス結晶化法を用いて結晶性強誘電体酸化物を作製すると好ましい。ここで、AおよびTiOの組成は、作製しようとする結晶性強誘電体酸化物に応じて決定される。また、Bは、ガラス形成成分として混合されるものである。例えばBiTi12を得る場合には、各原料を、酸化物基準のモル%表示で、Biが23〜72%、TiOが4〜64%およびBが6〜50%となるように混合するのが好適である。
次に、Bi、TiOおよびBを混合したものを、例えば1200℃で溶融させる。なお、溶融温度を調整するために、例えばホウ酸ビスマス、フッ化ビスマス等を添加するのでもよい。次に、Bi、TiOおよびBの溶融物を急速に冷却させて非晶質の物質(以下、BTBO非晶質物質という。)を生成する。次に、BTBO非晶質物質を500〜700℃の温度でアニ−ルしてBiTi12を結晶化させる。ここで、結晶化のための温度と保持時間は、所望の結晶の粒径等に応じて決定できる。
次に、上記の物質に、酢酸、塩酸、硝酸等の無機酸、シュウ酸、クエン酸等の有機酸、または、水を用いてチタン酸ビスマス以外の物質を溶脱除去する。これによって、板状のBiTi12セラミックス粒子が作製できる。
具体的には、特定の面の対称性がこの面とほぼ直交する他の面よりも対称性が高いもの等があげられる。BiTi12に関しては、ac面およびbc面に対し、ab面の対称性が高くab面内方向に広がった板状粒子が作製できる。ここで、強誘電体粒子は、幅が例えば100nm前後を中心とする分布を有し、厚さが例えば数十nmを中心とする分布を有するものとする。
次に、上記で作製した強誘電体粒子を所定の液状媒体(以下、単に溶媒という。)中に分散させて強誘電体粒子分散液を作製する。強誘電体粒子分散液としては、焼成により誘電体となりうる化合物(以下「化合物X」という)を含むか否かで2種類の分散液がある。すなわち、化合物Xを実質的に含まない「第1の分散液」と、強誘電体粒子と誘電体となる化合物Xとを含む「第2の分散液」がある。
まず、第1の分散液には、通常、溶媒は含まれるが、焼成後に残る他の成分は含まれない。溶媒は、乾燥時に失われる成分であり、例えば、エタノール、1−プロパノール、2−プロパノール、1−ブタノール等のアルコール類、および酢酸エチル、エチレングリコールモノメチルエーテル等のエステル類等を用いるのでもよい。また、分散に寄与する界面活性剤、キレート剤等の成分を溶媒中に含むのは、強誘電体粒子をより効果的に分散させることができるため、好適である。特に、分散剤としてリン酸エステル系のものを用いると好ましい。以下、同様とする。ここで、上記の乾燥とは溶媒を蒸発させて塗膜から除去することをいい、通常、室温から250℃程度の温度で行われる。
第2の分散液には、通常、溶媒は含まれるが、化合物X以外に乾燥後に残る他の成分は含まれていても含まれなくともよい。化合物Xは、通常、この溶媒に溶解している。この第2の分散液を塗布し乾燥させて得られる膜中には、強誘電体粒子と化合物Xが含まれる。この膜中には、化合物Xの反応が進んで、金属酸化物となる前の中間化合物や、一部が金属酸化物となっているものが含まれていてもよい。
誘電体バインダーは、強誘電体粒子同士を結合、または、強誘電体粒子間の間隙を埋める、誘電体である成分である。この誘電体は、酸化ケイ素等の通常の誘電体でも強誘電体であってもよい。この誘電体は、後述の、焼成により誘電体となりうる化合物(化合物X)から形成される。この化合物Xは、強誘電体粒子間に浸透させるために、通常、溶媒に溶解させて使用される。溶媒不溶性(固体)の化合物は通常使用されないが、化合物Xが液体である場合は溶媒に溶解させずに使用してもよい。
化合物Xとしては、焼成後にSiO、TiO、ZrO、ZrO、Ta、Al、HfO等の誘電体となるものを用いる。また、焼成後にBaTiO、Pb(Zr,Ti)O、(Pb,La)(Zr,Ti)O、SrBiTa等の強誘電体である複合金属酸化物となるものを用いてもよい。
化合物Xとして、金属アルコキシドまたはそのオリゴマーを使用する場合、ゾルゲル法を用いて誘電体が形成され、有機金属化合物を使用する場合、MOD法(有機金属分解法)を用いて誘電体が形成される。上記の誘電体は、通常、ゾルゲル法で作製され、上記の強誘電体はゾルゲル法、MOD法のいずれの方法でも作製される。
代表的誘電体である酸化ケイ素は、加水分解性シラン化合物またはそのオリゴマーを用いて形成することができる。加水分解性シラン化合物は、加水分解反応してシラノール基が形成され、引き続いてシラノール基同士の縮合反応により高分子量化する化合物である。ここで、シラノール基は、Siに結合した水酸基である。4個の結合手を有するSi原子の一部の結合手には、アルキル基等の加水分解しない基が結合してもよい。有機基が残っている場合、膜中の応力緩和効果があり、むしろ好ましい場合も多い。なお、加水分解性基は、アルコキシ基に限られず、その他の基でもよい。
加水分解性シラン化合物として、通常、テトラアルコキシシラン(=アルキルシリケート)が用いられる。テトラアルコキシシランとしては、テトラメトキシシラン(=メチルシリケート)、テトラエトキシシラン(=エチルシリケート)、テトラブトキシシラン(=ブチルシリケート)等の、炭素数が1〜6(好ましくは、1〜4)のアルコキシ基を有するテトラアルコキシシランが好ましい。加水分解しない基が結合した加水分解性シラン化合物としては、アルキルトリアルコキシシランやアルケニルトリアルコキシシランなどのオルガノトリアルコキシシランが好ましい。具体的には、メチルトリメトキシシラン、メチルトリエトキシシラン、エチルトリメトキシシラン、ビニルトリメトキシシラン等の、炭素数が1〜6のアルキル基またはアルケニル基と炭素数が1〜6(好ましくは、1〜4)のアルコキシ基とを有するオルガノトリアルコキシシランが好ましい。
上記の加水分解性シラン化合物のオリゴマーとは、加水分解性シラン化合物の部分加水分解縮合物をいう。縮合度が高い場合は上記のオリゴマーが溶媒不溶性となるため、溶媒溶解性が失われない程度の縮合度のオリゴマーを用いるものとする。この縮合度の上限は、化合物の種類、加水分解縮合方法等によって異なるが、一般に、20程度の縮合度でもオリゴマーの溶媒溶解性が保持される。
上記のオリゴマーの溶液が、「ゾルゲル法に使用する、焼成により酸化ケイ素となりうる化合物」の溶液として市販されている場合も多い。なお、上記のオリゴマーとして、アルコキシ基がほとんどないもの、すなわち、ほとんどのアルコキシ基がシラノール基になったものを用いるのでもよい。テトラアルコキシシランの加水分解縮合が進み、アルコキシ基が実質的になくなり高分子量化していくと、通常は、溶媒不溶性となる。
なお、上記の加水分解縮合反応を、温度、酸等の触媒の有無、触媒の種類、その他の反応条件により、調整することができる。また、加水分解性シラン化合物またはそのオリゴマーは、それを含む前記分散液から塗膜を形成した後には溶媒不溶性となるものであってもよい。テトラアルコキシシランの加水分解反応が終了し、溶媒不溶になる程度まで縮合し高分子量化しても、反応生成物は必ずしも酸化ケイ素といえるものではない。シラノール基が多数残存したポリマーは、さらに縮合反応、すなわち、2つのSi−OHが反応して、−Si−O−Si−となる反応が進行し、最終的に3次元架橋したポリマー(=酸化ケイ素)となる。シラノール基が多数残存したポリマーを3次元架橋したポリマー(=酸化ケイ素)に変化させる場合、通常、焼成が行われる。
TiOは、テトラアルコキシチタンまたはそのオリゴマーから得られ、ZrOは、テトラアルコキシジルコニウムまたはそのオリゴマーから得られる。加水分解縮合反応は、テトラアルコキシシランの場合と同様である。金属酸化物となりうる金属アルコキシドとして、種々の金属アルコキシドを用いることができる。具体的には、焼成により誘電体となりうる化合物が酸化アルミニウム、酸化バナジウム、酸化タンタルおよび酸化ニオブの場合は、それぞれ、アルミニウムトリブトキシド、バナジルブトキシド、ペンタエトキシタンタル、ペンタエトキシニオブを用いることができる。
金属酸化物となりうる有機金属化合物として、所定の、金属キレート化合物、カルボン酸金属塩、金属錯体等を用いることができる。これらの各有機金属化合物に含まれる金属種として、上記金属アルコキシドと同様のものをあげることができる。金属キレート化合物としてはテトラアセチルアセトネートチタン等をあげることができ、カルボン酸金属塩としては酢酸鉛、オクチル酸ネオジウム等をあげることができる。
焼成により強誘電体となりうる化合物として、有機金属化合物の組み合わせや金属アルコキシドと有機金属化合物との組み合わせがあげられる。作製する強誘電体の金属種の組成に応じて、それぞれの金属化合物の組成を調整することが好ましい。
強誘電体粒子の分散には、ビーズミル、サンドミル、アルティマイザー、超音波装置等の分散用の装置を用いることができ、好適である。なお、上記の異なる種類の分散用の装置を、必要に応じて組み合わせて用いるのでもよい。
強誘電体粒子分散液作製工程で各分散液を作製したとき、スピンコート法を用いて、上記の第1の分散液または第2の分散液を半導体基板の表面に塗布して乾燥させ、焼成して強誘電体薄膜を形成する(S120)。乾燥は、溶媒として1−プロパノールを用いる場合、1−プロパノールの沸点が97℃であるため、100−150℃の温度で行われるのでもよい。
第1の分散液を塗布したときの焼成は、粒子の表面についている分散安定剤、キレート剤等を揮発させるため、または分解除去するため、350℃程度以上の温度で行うことが好ましい。具体的には、酸素雰囲気中、350〜450℃の温度で行うのでもよい。上記の乾燥温度は焼成温度より低いものとする。以下、第1の分散液を用いて作製した薄膜を、他の強誘電体薄膜と区別するために強誘電体粒子堆積膜といい、強誘電体粒子堆積膜を形成する工程を強誘電体粒子堆積膜形成工程という。
第2の分散液を塗布した場合、焼成温度を、化合物Xが金属酸化物(誘電体)となる温度とする。具体的には、酸素雰囲気中、400〜600℃の温度で行うのでもよい。したがって、第2の分散液を用いる場合の焼成温度と、第1の分散液を用いる場合の焼成温度とは、必ずしも一致しない。第2の分散液を形成した強誘電体薄膜は、通常、強誘電体粒子間が誘電体で埋まっている。第2の分散液を塗布した場合(S130)、通常、これによって強誘電体薄膜を形成する工程が終了する。
ステップS120で焼成後に誘電体となる化合物Xを含まない第1の分散液を塗布する場合(S130)、さらに誘電体バインダーとして機能する成分を含む所定の溶液や分散液(以下、オーバーコート液という。)を塗布することが好ましい。これは、強誘電体粒子堆積膜には、微視的には粒子間に隙間が存在するため、例えば、酸化ケイ素、複合金属酸化物系強誘電体等を成分とする誘電体バインダーで隙間を充填するものである。
まず、第1の方法として、前記加水分解性シラン化合物またはそのオリゴマーを含む溶液(以下、シラン溶液という。)を誘電体バインダーとして用いる場合(S140)、スピンコート法を用いてシラン溶液を強誘電体粒子堆積膜上に塗布し、400〜600℃の温度で加熱して酸化ケイ素を強誘電体粒子の隙間に充填する(S150)。以下、酸化ケイ素を強誘電体粒子の隙間に充填する工程をシリカオーバーコート工程という。上記のシラン溶液としては、例えば、東京応化製のOCDシリーズ等のシラン溶液を用いるのでもよい。ここで、スピンコートの回転数、シラン溶液の粘性等を調整して、焼成後に誘電体が実質的に強誘電体粒子間を埋めるようにするのでも、さらに強誘電体粒子堆積膜上にも形成されるようにするのでもよい。
まず、第2の方法として、焼成後に強誘電体となる化合物Xを用いる場合(S140)、上記の焼成後に強誘電体となる化合物Xの溶液を作製し(S161)、スピンコート法を用いて上記の化合物Xを強誘電体粒子堆積膜上に塗布し、400〜600℃の温度で焼成して強誘電体を強誘電体粒子の隙間に充填する(S162)。
強誘電体薄膜における強誘電体粒子と誘電体バインダーの合計に対する強誘電体粒子の割合は5〜95質量%が好ましい。この割合が5質量%未満の場合、電気的特性が充分に得られず、また、パターン化した場合に必要な面内の特性均一性が得られないおそれがある。一方、95質量%を超えると半導体基板との密着性が得られない。より好ましい強誘電体粒子の割合は50〜95質量%である。
前記第2の分散液を使用して得られた強誘電体薄膜や上記第1の分散液を使用しさらに誘電体を充填して得られた強誘電体薄膜は、それのみで絶縁体層を構成することができる。さらに、その強誘電体薄膜上に誘電体の薄膜を形成し、2層またはさらに多層の構造を有する絶縁体層とすることもできる。たとえば、強誘電体薄膜上に前記シラン溶液を塗布して焼成し強誘電体薄膜上に酸化ケイ素の薄膜層を形成することができる。また上記のように、強誘電体粒子堆積膜にシラン溶液を塗布する際、堆積膜に充填される量よりも過剰量の酸化ケイ素を形成して、強誘電体薄膜を形成すると同時にその上に酸化ケイ素の薄膜層を形成することができる。このような誘電体の薄膜は、強誘電体粒子を使用して得られるもの以外の強誘電体の薄膜であってもよい。
このような酸化ケイ素薄膜層をゲート電極層側に形成することにより、強誘電体薄膜への電界の集中を緩和することができる。
本発明における絶縁体層は、前記のようにして形成された強誘電体薄膜を含む層からなる。前記強誘電体薄膜は強誘電体粒子と誘電体バインダーからなり、バインダーの誘電体は通常の誘電体(酸化ケイ素など)であっても、強誘電体であってもよい。また、絶縁体層は、1層または多層の強誘電体薄膜のみから構成されていてもよく、強誘電体薄膜と他の誘電体からなる多層の構造を有していてもよい。
絶縁体層中の強誘電体薄膜の膜厚(多層の場合は合計の厚さ)は80〜400nmであることが必要である。この厚さが80nm未満の場合、膜の絶縁特性が安定して得られず、400nmを超えると膜応力により、膜中にクラックが発生する。より好ましい強誘電体薄膜の厚さは80〜350nmである。
本発明における絶縁体層の厚さは、絶縁体層が強誘電体薄膜のみからなる場合、上記強誘電体薄膜の厚さとなる。絶縁体層が強誘電体薄膜と他の誘電体の薄膜からなる場合は、上記強誘電体薄膜の厚さにこの誘電体薄膜の厚さを加えた厚さとなる。この誘電体薄膜の厚さは300nm以下が好ましく、特に200nm以下が好ましい。この誘電体薄膜の厚さが300nmを超えると膜の応力によるクラックが発生する。この誘電体薄膜の厚さを加えた絶縁体層全体の厚さは、100〜500nmであることが最も好ましい。
図2は、本発明の実施の形態に係る絶縁体層を備えた半導体記憶装置の概念的な構成を示す図である。半導体記憶装置100は、ゲート電極14とP型シリコン基板11との間に、上記で説明した形成方法を用いて形成された絶縁体層12が形成され、ゲート電極14を挟むようにソース電極13とドレイン電極15とが形成されている。また、ソース電極13とドレイン電極15の直下にはn型シリコン領域を有するソース16、ドレイン17が形成され、絶縁体層12の直下には不図示のチャネルが形成される。
以下、本発明の実施の形態に係る強誘電体薄膜を用いた半導体記憶装置の動作について説明する。ここで、半導体記憶装置100は、ソース電極13にプレート線、ドレイン電極15にビット線、ゲート電極14にワード線がそれぞれ接続されている。ここで、ゲート電極14とP型シリコン基板11との間に設けられてなる絶縁体層12がP型シリコン基板11側向きに分極している場合、ドレイン電極15−ソース電極13間の電流(以下、Ids)は、ゲート電極14側向きに分極している場合と比べて強い。この電流Ids値の相違をビット線に繋がれた不図示のアンプで増幅することによって、この分極の向きの相違を読み取ることができる。これによって、本発明の半導体記憶装置は、このトランジスタ1個で1ビットの情報を記憶できるメモリ回路としての機能を有する。
以上説明したように、本発明の実施の形態に係る絶縁体層の形成方法は、ゲート電極と半導体の間に設けられる絶縁体層が配向容易な強誘電性酸化物結晶粒子と誘電体バインダーによって形成されるため、基板の材料によらず所定の結晶方位で配向した強誘電体薄膜であって緻密な膜を生産性良く形成できる方法である。
また、誘電体バインダーが強誘電体薄膜の内部に浸透し強誘電性酸化物結晶粒子間の間隙を埋めることができ、機械的特性および電気的特性に優れた絶縁体層を形成できる。
また、半導体基板との密着性がよく、かつ、半導体基板−絶縁膜界面の平滑性に優れた強誘電体薄膜を備えた絶縁体層を形成できる。
また、焼成により誘電体となりうる化合物が金属アルコキシドおよび有機金属化合物から選ばれる金属化合物の組み合わせであるため、組み合わせる金属化合物の種類および比を調整することによって好適な誘電体バインダーで強誘電性酸化物結晶粒子間の間隙を埋めることができる。
また、バインダー成分の誘電率を上げることで、強誘電性酸化物結晶粒子に高電場を印加でき、該粒子の電荷保持特性(強誘電性)を向上することが可能な絶縁体層を形成できる。
また、強誘電性酸化物粒子を含む強誘電体薄膜上に誘電体層を積層することで、膜の平坦性を向上でき、膜厚のばらつきによる電場の集中を緩和することが可能な絶縁体層を形成できる。
また、ゲート電極からの電子の注入を高度に抑制可能な絶縁体層を形成できる。
また、強誘電性酸化物結晶粒子を含む分散液(第2の分散液)が、焼成により誘電体となりうる化合物を含むと、2度の焼成を1度に削減できる等、作製工程を削減できる。
また、分散液をスピンコート法を用いて塗布するため、簡易かつ均一に塗布できる。
また、本発明の実施の形態に係る強誘電体薄膜を用いた半導体記憶装置は、上記の各効果を有する。
上記の本発明の実施の形態に基づく具体的な実施例を以下に説明する。
「例1」
まず、酸化物基準のモル%表示で、Biが40%、TiOが30%およびBが30%の原料組成で、ガラス結晶化法を用いてBiTi12の板状粒子を作製した。次に、BiTi12の板状粒子を、0.1重量%のリン酸エステル系分散剤(ビックケミー社製BYK142)を含む1−プロパノール溶液中に10重量%入れ、ポットミルで48時間粉砕し、分散液Aを作製した。次に、分散液Aに、1−プロパノールを加えBiTi12粒子の濃度が7重量%となるように調整し、強誘電体粒子を含む第1の分散液Bを作製した(強誘電体粒子分散液作製工程)。
次に、1000rpmの回転速度で強誘電体粒子を含む第1の分散液Bを20秒間、シリコン基板上にスピンコート法を用いて塗布(以下、単にスピンコートという。)し、150℃の温度で、5分間乾燥させた。この工程を4回繰り返した。
その後、450℃の温度で焼成して板状粒子が堆積した強誘電体粒子堆積膜(膜厚:320nm)を形成した(強誘電体粒子堆積膜形成工程)。このようにして得られた、強誘電体層に対する2θ−θ法によるX線解析結果を図3に示す。図3に示す結果から、上記の強誘電体層では、各板状粒子がc軸方向に配向していることが分かる。図4は、このようにして得られた強誘電体粒子堆積膜の断面SEM写真である。図4から、BiTi12の板状粒子がシリコン基板上に密に堆積していることが分かる。次に、シリカオーバーコート工程で、以下の加工を行った。まず、シリカ固形分が10重量%のシラン溶液(東京応化製OCD−T7)を、上記で得られた強誘電体粒子堆積膜上に3000rpmの回転速度で20秒間スピンコートし、80℃、150℃、200℃の温度で、各1分間ずつ乾燥させた(以下、第1のシランコート工程という。)。
次に、第1のシランコート工程で得られた層上に、シリカ固形分が2.95重量%のシラン溶液(東京応化製OCD−T2)を3000rpmの回転速度で20秒間スピンコートし、80℃、150℃、200℃の温度で、各1分間ずつ乾燥させ(以下、この工程を第2のシランコート工程という。)、その後450℃で30分間焼成を行った。上記の強誘電体粒子堆積膜上に第1のシランコート工程、第2のシランコート工程を行い焼成した後の薄膜の合計の膜厚は400nmであり、断面測定の結果、シリカをバインダーとする強誘電体薄膜の厚さは320nm、該薄膜上のシリカ誘電体薄膜の厚さは80nmであった。次に、得られた薄膜(以下、絶縁体層という。)の表面をレジスト膜で覆い、90℃、100℃の温度で各2分間ずつ乾燥させ、固化させた。
次に、pのシリコン基板の絶縁体層が形成されていない側の基板面(以下、裏面という。)に形成されたシリコン酸化膜を、緩衝フッ酸でエッチングして除去した。最後に、アセトンを用いて絶縁体層の表面を覆うレジスト膜を除去した。
次に、MIFS(Metal−Insulater−Ferroelectric−Semiconductor)トランジスタのゲートと半導体基板との間の絶縁層としての電気的特性を評価するために、アルミ電極を形成した。前記絶縁体層上のアルミ電極は直径8mmの円状の形状とし、シリコン基板の裏面上のアルミ電極は全面を覆うように、それぞれ、真空蒸着法を用いて、厚さが略400nmのアルミ電極を形成した。
以下、上記のように電気特性評価用のアルミ電極が形成されたものを電気的特性検査基板という。図5は、電気的特性検査基板に対して得られた静電容量の印加電圧特性を示す図である。図5において、実線は、例1に係る電気的特性検査基板に対して得られた静電容量の印加電圧特性の一例である。
例1に係る電気的特性検査基板に対して得られた静電容量の印加電圧特性は、図5から明らかなように飽和特性を有する。具体的には、印加電圧を−4V〜4V程度の範囲で切り替えることに静電容量が5nF程度変化し、印加電圧が0Vのとき、印加電圧の変化方向の違いに応じて4nF程度の静電容量の差(以下、静電容量ギャップという。)が生ずる。ここで、静電容量ギャップは、印加電圧の範囲を変えることによって変えられるものである。
例1に係る絶縁体層を用いた半導体記憶装置は、印加電圧を−4V〜4V程度の範囲またはこれより広い範囲で切り替えることによって、不揮発に情報を記憶することが可能となる。
「例2」
本発明の実施例の例1と同様の方法により、分散液Aを作製した。次に、分散液Aを、BiTi12粒子とシリカとの重量比が8:2になるように、10重量%のシラン溶液(東京応化製OCD−T7)を加え、さらに1−プロパノール溶液で調整して全体の固形分が7重量%になるようにし、強誘電体粒子を含む第2の分散液Cを得た(強誘電体粒子分散液作製工程)。
次に、1000rpmの回転速度で第2の分散液Cを20秒間、シリコン基板上にスピンコートし、80℃、150℃、200℃の温度で、各1分間ずつ乾燥させた。この工程を4回繰り返した後、例1と同様に焼成して強誘電体薄膜(膜厚:180nm)を作製した。このようにして得られた、強誘電体薄膜に対する2θ−θ法によるX線解析結果を図3に示す。図3から、第2の分散液Cを用いて形成された強誘電体薄膜では、「例1」の場合と同様に各板状粒子がc軸方向に配向していることが分かる。
「例3」
本発明の実施例の例1と同様の方法により、分散液Aおよび強誘電体粒子を含む第1の分散液Bを作製した。次に、3000rpmの回転速度で強誘電体粒子を含む第1の分散液Bを20秒間、白金電極付きのnシリコン基板上にスピンコートし、150℃の温度で、5分間乾燥させた。この工程を2回繰り返した後、例1と同様に焼成して強誘電体粒子堆積膜(膜厚:160nm)を形成した(強誘電体粒子堆積膜形成工程)。次に、上記のオーバーコート用強誘電体組成物として、高純度化学製のBiLaTiOx−MOD溶液を強誘電体粒子堆積膜上に3000rpmの回転速度で20秒間スピンコートし、酸素雰囲気中で500℃の温度で30分間焼成して強誘電体オーバーコート膜を形成した。この工程を2回繰り返し、強誘電体オーバーコート膜を形成した(強誘電体オーバーコート工程)。その結果、BiLaTiOxをバインダーとする強誘電体薄膜の厚さが160nm、該薄膜上の強誘電体オーバーコート膜の厚さが140nmの絶縁体層が形成された。
次に、MIM(Metal Insulation Metal)キャパシタの絶縁層としての電気的特性を評価するために、得られた絶縁体層表面上に真空蒸着法を用いて、厚さが400nmで面積が1mmのアルミ電極を形成した。上記のように作製された電気的特性検査基板のアルミ電極と裏面に設けた白金電極との間のヒステリシス特性を測定した。その結果、単位面積あたりの残留分極が2μC/cm程度の強誘電体薄膜が得られた。この残留分極の値は、従来の10μC/cm以上という値に比して小さく、例3の絶縁体層は、1トランジスタ型半導体記憶装置の強誘電体ゲート絶縁膜に適するものである。
「例4(比較例1)」
本発明の実施例の例1および例2で説明した強誘電体薄膜の製造方法によって、強誘電体薄膜中のBiTi12の板状粒子が配向することを示すために、ガラス結晶化法を用いて作製したBiTi12の板状粒子をガラスセルに詰めた試料を作製し、粉末X線回折を行った。その結果を図3に、例4として示す。図3に示すように、例4(比較例1)に係る試料の粉末X線回折の結果からは、ab面(00L)(Lは所定の整数)以外の(117)面およびこれと同等の結晶面を示すピークが支配的であることがわかる。したがって、例4(比較例1)に係る試料では、強誘電性を示す方向にBiTi12の板状粒子を配向させることが困難であることが分かる。
「例5(比較例2)」
本発明の実施例の例1および例2で説明した強誘電体薄膜の製造方法によって作製された強誘電体薄膜中の配向したBiTi12の板状粒子が、図5に示すように飽和特性を有することを示すために、酸化ケイ素からなる薄膜(膜厚:250nm)を本発明の実施例の例1に示すシリカオーバーコート工程の方法と同様の方法で作製した。図5に示す破線は、例5(比較例2)に係る試料について得られた静電容量の印加電圧特性を示す曲線である。
例5(比較例2)に係る試料に対して得られた静電容量の印加電圧特性には、明確な飽和特性というものは生じていない。本発明の実施例の例1で説明した静電容量の印加電圧特性が有する飽和特性は、ほぼc軸方向に配向したBiTi12の板状粒子が堆積した強誘電体薄膜が存在することによって得られるものである。
本発明に係る強誘電体薄膜を備えた半導体記憶装置および絶縁体層の形成方法によれば、基板の材料によらず所定の結晶方位で配向した強誘電体薄膜であって緻密な膜を生産性良く形成することができるため、強誘電体薄膜を備えた半導体記憶装置および絶縁体層の形成方法等の用途に適用できる。
本発明の実施の形態に係る強誘電体薄膜の製造方法について説明するための図 本発明の実施の形態に係る強誘電体薄膜を備えた半導体記憶装置の概念的な構成を示す図 本発明の実施例に係る強誘電体薄膜のX線解析結果を示す図 本発明の実施例の例1に係る強誘電体薄膜の断面SEM写真 本発明の実施例の例1に係る強誘電体薄膜の静電容量の印加電圧特性を説明するための図
符号の説明
11 p型シリコン基板
12 絶縁体層
13 ソース電極
14 ゲート電極
15 ドレイン電極
16 ソース
17 ドレイン
100 半導体記憶装置

Claims (13)

  1. 半導体上に絶縁体層およびゲート電極層がこの順に積層された電界効果トランジスタ構造を有する半導体記憶装置であって、前記絶縁体層の一部または全部が膜厚80〜400nmの強誘電体薄膜からなり、前記強誘電体薄膜は、一般式(Bi2+(Am−1Ti3.5m−0.52−[AはBiまたは原子比xが0〜0.5のBi(1−x)Laであり、mは1〜5の整数である。]で表され、平均一次粒子径が20〜100nmの強誘電性酸化物結晶粒子を含むことを特徴とする半導体記憶装置。
  2. 前記強誘電体薄膜が、前記強誘電性酸化物結晶粒子と誘電体バインダーとからなり、前記強誘電性酸化物結晶粒子の含有量が5〜95質量%である、請求項1に記載の半導体記憶装置。
  3. 前記誘電体バインダーが、加水分解性シラン化合物または前記加水分解性シラン化合物のオリゴマーを加水分解縮合反応させて形成した酸化ケイ素からなる、請求項1または2に記載の半導体記憶装置。
  4. 前記絶縁体層が、前記強誘電体薄膜の層と酸化ケイ素薄膜の層とを含み、前記酸化ケイ素薄膜の層が前記ゲート電極層側に存在する、請求項1または2に記載の半導体記憶装置。
  5. 半導体上に絶縁体層およびゲート電極層がこの順に積層された電界効果トランジスタにおける、強誘電体を含む前記絶縁体層を形成する方法において、一般式(Bi2+(Am−1Ti3.5m−0.52−[AはBiまたは原子比xが0〜0.5のBi(1−x)Laであり、mは1〜5の整数である。]で表され平均一次粒子径が20〜100nmの強誘電性酸化物結晶粒子を含む分散液を作製する工程と、前記分散液を前記半導体表面に塗布して乾燥させ、焼成して強誘電体薄膜を形成する工程と、焼成により誘電体となりうる化合物を含む液を作製する工程と、前記強誘電体薄膜上に前記焼成により誘電体となりうる化合物を含む液を塗布して乾燥させ、焼成して誘電体を形成する工程とを備えたことを特徴とする絶縁体層の形成方法。
  6. 焼成により形成された強誘電体薄膜が多孔質の薄膜であり、焼成により誘電体となりうる化合物の少なくとも一部を前記多孔質の薄膜の内部に浸透させて誘電体を形成する、請求項5に記載の形成方法。
  7. 前記焼成により誘電体となりうる化合物が、焼成により酸化ケイ素となりうる、加水分解性シラン化合物または前記加水分解性シラン化合物のオリゴマーである、請求項5または6に記載の形成方法。
  8. 前記焼成により誘電体となりうる化合物が、焼成により複合金属酸化物系強誘電体となりうる、金属アルコキシド系化合物および有機金属化合物から選ばれる金属化合物の組み合わせからなる、請求項5または6に記載の形成方法。
  9. 前記強誘電性酸化物結晶粒子を含む分散液が、焼成により誘電体となりうる化合物を含む、請求項5に記載の形成方法。
  10. 前記誘電体を形成する工程で形成された誘電体の一部が、前記強誘電体薄膜上で層をなす、請求項9に記載の形成方法。
  11. 前記強誘電体薄膜上で層をなす誘電体となりうる化合物が、加水分解性シラン化合物または前記加水分解性シラン化合物のオリゴマーである、請求項10に記載の形成方法。
  12. 半導体上に絶縁体層およびゲート電極層がこの順に積層された電界効果トランジスタにおける、強誘電体を含む前記絶縁体層を形成する方法において、一般式(Bi2+(Am−1Ti3.5m−0.52−[AはBiまたは原子比xが0〜0.5のBi(1−x)Laであり、mは1〜5の整数である。]で表され平均一次粒子径が20〜100nmの強誘電性酸化物結晶粒子と焼成により誘電体となりうる化合物とを含む分散液を作製する工程と、前記分散液を前記半導体表面に塗布して乾燥させ、焼成して強誘電体薄膜を形成する工程とを備えたことを特徴とする絶縁体層の形成方法。
  13. 前記強誘電体薄膜を形成する工程で、前記分散液をスピンコート法を用いて塗布する、請求項5〜12までのいずれか1項に記載の形成方法。
JP2005225194A 2005-07-13 2005-08-03 半導体記憶装置および絶縁体層の形成方法 Pending JP2007048765A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005225194A JP2007048765A (ja) 2005-07-13 2005-08-03 半導体記憶装置および絶縁体層の形成方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005204723 2005-07-13
JP2005225194A JP2007048765A (ja) 2005-07-13 2005-08-03 半導体記憶装置および絶縁体層の形成方法

Publications (1)

Publication Number Publication Date
JP2007048765A true JP2007048765A (ja) 2007-02-22

Family

ID=37851381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005225194A Pending JP2007048765A (ja) 2005-07-13 2005-08-03 半導体記憶装置および絶縁体層の形成方法

Country Status (1)

Country Link
JP (1) JP2007048765A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135470A (ja) * 2008-12-03 2010-06-17 Rasa Ind Ltd 誘電体層形成用塗布液及びその製造方法
WO2017090559A1 (ja) * 2015-11-25 2017-06-01 東レ株式会社 強誘電体記憶素子、その製造方法、ならびにそれを用いたメモリセルおよびそれを用いた無線通信装置
US11869926B2 (en) 2020-09-02 2024-01-09 Samsung Electronics Co., Ltd. High-k capacitor dielectric having a metal oxide area comprising boron, electrical device, and semiconductor apparatus including the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297947A (ja) * 1998-04-15 1999-10-29 Seiko Epson Corp 半導体素子、その製造方法および半導体素子製造装置
WO2005010895A1 (ja) * 2003-07-28 2005-02-03 Asahi Glass Company, Limited 強誘電体薄膜形成用液状組成物および強誘電体薄膜の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297947A (ja) * 1998-04-15 1999-10-29 Seiko Epson Corp 半導体素子、その製造方法および半導体素子製造装置
WO2005010895A1 (ja) * 2003-07-28 2005-02-03 Asahi Glass Company, Limited 強誘電体薄膜形成用液状組成物および強誘電体薄膜の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135470A (ja) * 2008-12-03 2010-06-17 Rasa Ind Ltd 誘電体層形成用塗布液及びその製造方法
WO2017090559A1 (ja) * 2015-11-25 2017-06-01 東レ株式会社 強誘電体記憶素子、その製造方法、ならびにそれを用いたメモリセルおよびそれを用いた無線通信装置
JPWO2017090559A1 (ja) * 2015-11-25 2018-09-06 東レ株式会社 強誘電体記憶素子、その製造方法、ならびにそれを用いたメモリセルおよびそれを用いた無線通信装置
US11869926B2 (en) 2020-09-02 2024-01-09 Samsung Electronics Co., Ltd. High-k capacitor dielectric having a metal oxide area comprising boron, electrical device, and semiconductor apparatus including the same

Similar Documents

Publication Publication Date Title
JP3188179B2 (ja) 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
JPH08198669A (ja) エルビウムドナーの付加によるチタン酸バリウムストロンチウム(bst)薄膜の改良
JP2002543627A (ja) 傾斜機能を有する不揮発性メモリアプリケーションのための強誘電体電界効果トランジスタおよびそれを作成する方法
CN1329750A (zh) 用于长久保持记忆力的低印记铁电材料以及制作此材料的方法
JP4164701B2 (ja) 強誘電体キャパシタ、強誘電体キャパシタの製造方法、強誘電体メモリおよび強誘電体メモリの製造方法
JP2001007299A (ja) 多層状電極の鉛ゲルマネート強誘電体構造およびその堆積方法
EP3041035B1 (en) Method for manufacturing pnbzt thin film
KR102384736B1 (ko) Mn 도프의 PZT 계 압전체막 형성용 조성물 및 Mn 도프의 PZT 계 압전체막
JP6264447B2 (ja) Mn及びNbドープのPZT系圧電体膜形成用液組成物
KR102334850B1 (ko) Mn 및 Nb 도프의 PZT 계 압전체막
JP2007048765A (ja) 半導体記憶装置および絶縁体層の形成方法
JPH11163273A (ja) 誘電体薄膜、誘電体キャパシタの製造方法、および誘電体メモリ
JP3292795B2 (ja) 半導体メモリ素子の製造方法
JP2005255468A (ja) 常誘電性あるいは強誘電性のBi系誘電体薄膜形成用塗布液、およびBi系誘電体薄膜
JP3294214B2 (ja) 薄膜キャパシタ
JP4074894B2 (ja) 強誘電体メモリ及びその製造方法
JP2001213624A (ja) 強誘電体薄膜用原料溶液および強誘電体薄膜の作製方法
JP2001338834A (ja) 誘電体キャパシタの製造方法
JP2005203613A (ja) コンデンサ及びキャパシタ膜の成膜方法
KR100490174B1 (ko) Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법
KR102385773B1 (ko) Ce 도프의 PZT 계 압전체막
JP2006261491A (ja) 強誘電体薄膜、強誘電体キャパシタ及びその製造方法
JPH09239891A (ja) 誘電体薄膜及びその形成方法
JP3720270B2 (ja) 酸化物結晶質膜の製造方法
WO2007020971A1 (ja) 強誘電体層付き基体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100608