JP2002543627A - 傾斜機能を有する不揮発性メモリアプリケーションのための強誘電体電界効果トランジスタおよびそれを作成する方法 - Google Patents

傾斜機能を有する不揮発性メモリアプリケーションのための強誘電体電界効果トランジスタおよびそれを作成する方法

Info

Publication number
JP2002543627A
JP2002543627A JP2000616079A JP2000616079A JP2002543627A JP 2002543627 A JP2002543627 A JP 2002543627A JP 2000616079 A JP2000616079 A JP 2000616079A JP 2000616079 A JP2000616079 A JP 2000616079A JP 2002543627 A JP2002543627 A JP 2002543627A
Authority
JP
Japan
Prior art keywords
ferroelectric
thin film
compound
metal
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000616079A
Other languages
English (en)
Inventor
浩二 有田
デ アラウジョ， カルロス エイ． パズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Symetrix Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd, Symetrix Corp filed Critical Matsushita Electric Industrial Co Ltd
Publication of JP2002543627A publication Critical patent/JP2002543627A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 半導体基板（１９）、強誘電体傾斜機能材料（「ＦＧＭ」）薄膜（２６、５０、７０、９０、２０、１４０、１７０）、およびゲート電極（３０）を含む不揮発性非破壊読み出し強誘電体ＦＥＴメモリ（１０、４０、６０、８０、１００、１１０、１２０、１３０、１６０）である。１つの基本的な実施形態において、強誘電体ＦＧＭ薄膜（２６、５０、７０、９０、２０、１４０、１７０）は、強誘電体化合物および誘電体化合物を含む。誘電率は、強誘電体化合物よりも誘電体化合物の方が低い。薄膜中の強誘電体化合物には、傾斜濃度がある。第２の基本的な実施形態において、このＦＧＭ薄膜（２６、５０、７０、９０、２０、１４０、１７０）は、傾斜機能強誘電体（「ＦＧＦ」）であり、強誘電体化合物に組成傾斜を設けると、従来にないヒステリシス挙動が発生する。ＦＧＦ薄膜のこの従来にないヒステリシス挙動は、強誘電体ＦＥＴメモリの大きなメモリウィンドウに関連する。ＦＧＭ薄膜（２６、５０、７０、９０、２０、１４０、１７０）は好適には、液体ソースＭＯＤ法（好適にはマルチソースＣＶＤ法）を用いて形成される。

Description

【発明の詳細な説明】
【０００１】 （発明の背景） （１．発明の分野） 本発明は、強誘電体電界効果トランジスタに関し、より詳細には、このような
トランジスタを用いた強誘電体メモリとこのようなトランジスタおよびメモリを
製造する方法とに関する。
【０００２】 （２．課題の詳細） 実用的な強誘電体メモリを作成することが可能となれば、比較的低電圧で動作
可能な高速、高濃度の不揮発性メモリが実現することが少なくとも１９５０年代
以降において明らかとなっている。Ｏｒｌａｎｄｏ Ａｕｃｉｅｌｌｏらによる
「Ｔｈｅ Ｐｈｙｓｉｃｓ ｏｆ Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｍｅｍｏｒｉ
ｅｓ」（Ｐｈｙｓｉｃｓ Ｔｏｄａｙ， Ｊｕｌｙ １９９８， ｐｐ．２２−
２７）を参照されたい。現在開発されている主な種類の強誘電体メモリとしては
、不揮発性ランダムアクセスメモリすなわちＮＶＦＲＡＭがある（上記文献を参
照のこと）。ＮＶＦＲＡＭの不利な点は、ＮＶＦＲＡＭを読み出すプロセスの際
に、ＮＶＦＲＡＭが保持している情報が破壊されるため、読み出し機能の後に再
度書き込み機能を行わなければならない点である。破壊読み出しの後に再度書き
込みを行うには、一般に２つのトランジスタおよび２つのキャパシタ（「２Ｔ−
２Ｃ」）を有するメモリを動作しなければならず、これにより回路全体の濃度お
よび効率が低下し、その上製造コストが上昇する。
【０００３】 しかし、少なくとも４０年前から、不揮発性かつ非破壊読み出し（「ＮＤＲＯ
」）メモリの設計の可能性が考えられている。このＮＤＲＯメモリは、メモリ素
子を単一の強誘電体電界効果トランジスタ（「ＦＥＴ」）とし、これにより従来
の２Ｔ−２Ｃ動作の複雑性の少なくとも一部を低減するというものである。ＩＥ
ＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ Ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ，
ｐｐ．４９９−５０４， Ａｕｇｕｓｔ １９７４に記載されているＳｈｕ−
Ｙａｕ Ｗｕによる「Ａ Ｎｅｗ Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｍｅｍｏｒｙ
Ｄｅｖｉｃｅ， Ｍｅｔａｌ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ Ｔｒａｎｓｉｓｔｏｒ」と、Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ，
Ｖｏｌ．１１， ｐｐ．３７９−３８３，１９７６に記載されているＳ．Ｙ．Ｗ
ｕによる「Ｍｅｍｏｒｙ Ｒｅｔｅｎｔｉｏｎ ａｎｄ Ｓｗｉｔｃｈｉｎｇ
Ｂｅｈａｖｉｏｒ Ｏｆ Ｍｅｔａｌ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ Ｔｒａｎｓｉｓｔｏｒｓ」と、Ｃｏｎｄｅｎｓｅｄ Ｍａ
ｔｔｅｒ Ｎｅｗｓ， Ｖｏｌ．１， Ｎｏ．３， ｐｐ．１５−２０， １９
９２に記載されているＪ．Ｒ．Ｓｃｏｔｔ， Ｃ．Ａ． Ｐａｚ ｄｅ Ａｒａ
ｕｊｏおよびＬ．Ｄ．ＭｃＭｉｌｌａｎによる「Ｉｎｔｅｇｒａｔｅｄ Ｆｅｒ
ｒｏｅｌｅｃｔｒｉｃｓ」とを参照されたい。Ｗｕによるこの初期のデバイスで
測定された強誘電体メモリの効果は、長寿命の２つの状態効果というよりもむし
ろ一時的な単一の状態効果に過ぎなかったため、現在では、この効果は強誘電体
スイッチングによる効果ではなく電荷注入による効果であると考えられている。
【０００４】 当該分野で周知の構造としては、いわゆる金属強誘電体半導体ＦＥＴ（「ＭＦ
Ｓ−ＦＥＴ」）がある。このＭＦＳ−ＦＥＴでは、半導体基板上に酸化物強誘電
体が形成され、その酸化物強誘電体上に金属ゲート電極が配置される。ＰＺＴな
どの強誘電体薄膜がシリコンなどの半導体基板の上に直接形成される場合、大き
な漏れ電流、短い保持時間および疲労などが問題になることが多い。当該分野で
は一般的には、これらの問題の一部は、酸化物強誘電体とシリコンとの間の界面
が不良である点から生じていると考えられている。不良な界面は、結晶性酸化物
強誘電体の、結晶格子とシリコンの熱膨張係数とが適合しない場合に生じ得る。
【０００５】 また、酸化物強誘電体の薄膜とトランジスタゲートのゲート酸化物層とが直接
電気接続されている場合、強誘電体薄膜の分極をスイッチングするのに十分な電
圧を強誘電体薄膜に印加することは困難である。強誘電体薄膜およびゲート酸化
物は、直列に接続された２つのキャパシタであると見なすことができる。強誘電
体薄膜の誘電率（通常は１００〜１０００）は、典型的なゲート酸化物の誘電率
（通常は約３〜５）よりもずっと高い。その結果、電圧降下のほとんどが低誘電
率材料に発生し、強誘電体薄膜の分極をスイッチングするために余分に高い動作
電圧が必要となる。これは、ゲート酸化物および回路内の他の材料の電気的破壊
の原因となる。さらに、動作電圧が３〜５ボルトを超えて高くなると、デバイス
と従来の集積回路技術との間の適合性が失われる。
【０００６】 界面の問題を軽減するために、強誘電体層およびゲートを堆積する前にＣｅＯ 2 またはＹ2Ｏ3などの酸化物絶縁体層を半導体基板上にスパッタ堆積する構造が
設計されている。このような構造は、当該分野において金属強誘電体絶縁半導体
ＦＥＴ（「ＭＦＩＳ−ＦＥＴ」）と呼ばれている。近年、実際に強誘電体メモリ
の挙動を示すと思われるＭＦＩＳ−ＦＥＴデバイスについての報告が為されてい
る。Ｊａｐａｎ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，
Ｖｏｌ．３３， Ｐａｒｔ Ｉ， Ｎｏ．９Ｂ， ｐｐ．５２１９−５２２２，
Ｓｅｐｔｅｍｂｅｒ １９９４に記載されたＴａｄａｈｉｋｏ Ｈｉｒａｉら
による「Ｆｏｒｍａｔｉｏｎ ｏｆ Ｍｅｔａｌ／Ｆｅｒｒｏｅｌｅｃｔｒｉｃ
／Ｉｎｓｕｌａｔｏｒ／Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｔｒｕｃｔｕｒｅ Ｗ
ｉｔｈ Ａ ＣｅＯ2 Ｂｕｆｆｅｒ Ｌａｙｅｒ」と、Ｊａｐａｎ Ｊｏｕｒ
ｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ， Ｖｏｌ．３４， Ｐａｒｔ
Ｉ， Ｎｏ．８Ａ， ｐｐ．４１６３−４１６６， Ａｕｇｕｓｔ １９９５
に記載されたＴａｄａｈｉｋｏ Ｈｉｒａｉらによる「Ｃｈａｒａｃｔｅｒｉｚ
ａｔｉｏｎ ｏｆ Ｍｅｔａｌ／Ｆｅｒｒｏｅｌｅｃｔｒｉｃ／Ｉｎｓｕｌａｔ
ｏｒ／Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｓｔｒｕｃｔｕｒｅ Ｗｉｔｈ Ａ Ｃｅ
Ｏ2 Ｂｕｆｆｅｒ Ｌａｙｅｒ」と、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅ
ｔｔｅｒｓ， Ｖｏｌ．７１ Ｎｏ．２４， １５ Ｄｅｃｅｍｂｅｒ １９９
７， ｐｐ．３５０７−３５０９に記載されたＹｏｎｇ Ｔａｅ Ｋｉｍらによ
る「Ｍｅｍｏｒｙ Ｗｉｎｄｏｗ ｏｆ Ｐｔ／ＳｒＢｉ2Ｔａ2Ｏ9／ＣｅＯ2／
ＳｉＯ2／Ｓｉ Ｓｔｒｕｃｔｕｒｅ Ｆｏｒ Ｍｅｔａｌ Ｆｅｒｒｏｅｌｅ
ｃｔｒｉｃ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ
Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ」と、Ｊｏｎｇ Ｍｏｏｎに付与され、１
９９８年４月２８日に発行された米国特許第５，７４４，３７４号とを参照され
たい。基板と強誘電体薄膜との間のシリコン基板上に絶縁体層を配置すると、強
誘電体−半導体界面により生じる問題が回避できると考えられている。
【０００７】 絶縁体層を用いれば、ＭＦＩＳ−ＦＥＴおよび他の構造的に関連するメモリに
おける界面の問題に対処できるが、強誘電体材料の分極をスイッチングするため
の電圧が不十分である問題は解決されない。関連する問題としては、多くの従来
からの強誘電体材料の分極電荷は、メモリ動作を確実に行うには不十分である点
がある。強誘電体材料の分極電荷は、２値ビットの情報を格納する際に強誘電体
が適切に機能するために必要である。分極電荷は、閾値電圧のシフト、すなわち
「メモリウィンドウ」、△Ｖとして表すことができ、強誘電体キャパシタの標準
キャパシタンス−電圧測定中にバックワード挿引とフォワード挿引との間の最大
電圧差を測定することにより計算される。従来技術の強誘電体ＦＥＴデバイスで
測定されたメモリウィンドウは一般的には１ボルト未満であり、その結果、メモ
リデバイスに、望ましくない分極のスイッチングと不確実な情報格納とが発生す
る。
【０００８】 （解決方法） 本発明は、新規な強誘電非破壊読み出し（「ＮＤＲＯ」）メモリデバイスとこ
のようなメモリデバイスを作成する方法とを提供することにより、上記の問題を
解決する。
【０００９】 本発明のデバイスは、強誘電体傾斜機能材料（ｆｅｒｒｏｅｌｅｃｔｒｉｃ
ｆｕｎｃｔｉｏｎａｌ ｇｒａｄｉｅｎｔ ｍａｔｅｒｉａｌ、「ＦＧＭ」）、
すなわち機能面で傾斜を設けた材料の薄膜を有する強誘電体ＦＥＴである。本発
明の１つの基本的な実施形態において、ＦＧＭ薄膜は強誘電体化合物と誘電体化
合物とを含み、この誘電体化合物の誘電率は、強誘電体化合物の誘電率よりも小
さい。この強誘電体ＦＧＭ薄膜は、ＦＧＭ薄膜内の領域の強誘電体化合物のモル
濃度が傾斜している点を特徴とする。この傾斜濃度は、漸次的に設けてもよいし
、または段階的に設けてもよい。典型的には、強誘電体ＦＧＭ薄膜内では、誘電
体化合物の濃度も傾斜し、誘電体化合物の傾斜濃度は通常は、ある程度まで強誘
電体化合物の傾斜と反対方向となるよう設けられる。このようにして機能面で傾
斜を設けると、強誘電体ＦＧＭ薄膜の全体の誘電率が、誘電体化合物が無い場合
よりも低くなる。その結果、強誘電体ＦＧＭ薄膜の分極をスイッチングするため
に用いることが可能な強誘電体ＦＧＭ薄膜上の利用可能な電圧降下も、それに応
じて大きくなる。しかし、それと同時に、強誘電体ＦＧＭ薄膜の強誘電特性が残
留する。したがって、この第１の基本的な実施形態において、強誘電体ＦＧＭ薄
膜を含む強誘電体ＦＥＴは、強誘電体不揮発性ＮＤＲＯメモリとして十分に機能
する。
【００１０】 この第１の基本的な実施形態において、強誘電体ＦＧＭ薄膜と強誘電体ＦＥＴ
の半導体基板との間の界面に近接する誘電体化合物の濃度が高い場合、その誘電
体化合物は、界面絶縁体材料としても機能し、何らかの強誘電体化合物（例えば
、強誘電体金属酸化物）が半導体基板（例えば、シリコン）と隣接する場合に発
生する界面の問題を低減する。
【００１１】 本発明の第２の基本的な実施形態において、ＦＧＭ薄膜は、傾斜機能強誘電体
（ｆｕｎｃｔｉｏｎａｌ ｇｒａｄｉｅｎｔ ｆｅｒｒｏｅｌｅｃｔｒｉｃ、「
ＦＧＦ」）薄膜、すなわち機能面で傾斜を設けた強誘電体の薄膜である。ＦＧＦ
薄膜において、複数の強誘電体化合物の濃度は、薄膜全体にわたって変化する。
典型的には、類似の結晶構造を有するある種類の化合物中の複数の強誘電体化合
物のモル濃度は、ＦＧＦ薄膜全体にわたって変化する。薄膜内の１または複数の
種類の金属の相対量が変化すると、他の化合物の濃度も変化する。例えば、ＦＧ
Ｆ薄膜は、ストロンチウム、ビスマス、タンタル、およびニオブといった種類の
金属を、一般化された化学量論式ＳｒＢｉ2（Ｔａ1-xＮｂx）2Ｏ9（ｘは０≦ｘ
≦１であり得る）に相当する相対モル比で含み得る。この一般化された化学量論
式は、類似の結晶構造を有する強誘電体層状超格子材料の化合物の種類を表す。
ｘの値の変化に相当するタンタルおよびニオブの傾斜濃度は、強誘電体化合物の
傾斜機能を表す。「金属の種類」という用語およびそれに類似する用語は、単体
周期表の単体に相当する原子の種類を指す。例えば、チタン、ジルコニウム、タ
ンタル、ニオブ、およびランタンは、５種類の異なる金属である。本発明による
強誘電体ＦＥＴのメモリウィンドウは、ＦＧＭ薄膜をＦＧＦ薄膜とし、従来の強
誘電体材料を有する強誘電体ＦＥＴメモリよりも、分極電荷により生じる大きな
メモリウィンドウ（△Ｖ）を有する。
【００１２】 本発明の強誘電体化合物は、チタン酸塩（例えば、ＢａＴｉＯ3、ＳｒＴｉＯ3 、ＰｂＴｉＯ3、ＰｂＺｒＴｉＯ3）またはニオブ酸塩（例えば、ＫＮｂＯ3）の
ようなＡＢＯ3型ペロブスカイト金属酸化物などの好適な強誘電体材料の群（し
かし、これらに限定されない）から選択することができ、好適には層状超格子化
合物であり得る。
【００１３】 本発明によるＦＧＭ薄膜を製造する方法は、基板に複数の前駆体溶液を順次塗
布して傾斜機能を形成する工程を含む。前駆体溶液中の複数の種類の金属の相対
濃度は、所望の傾斜機能に応じて変化する。
【００１４】 本発明によれば、強誘電体ＦＧＭ薄膜を塗布する際、任意の数の集積回路への
薄膜塗布技術を用いてよい。好適には、薄膜堆積の有機金属分解（「ＭＯＤ」）
技術に適した金属有機前駆体が用いられる。ＭＯＤ法は、前駆体の濃度を簡便か
つ正確に制御することを可能にする。好適には、マルチソース化学蒸着法（「Ｃ
ＶＤ」）法が用いられる。本発明の好適な実施形態において、強誘電体ＦＧＭ薄
膜内に本発明による傾斜機能を形成する堆積プロセスの間、基板に塗布される最
終前駆体混合物になる個々の前駆体ストリームの質量流量は、個別に正確に変更
される。
【００１５】 好適な実施形態において、基板とＦＥＴゲートとの間に書き込みバイアスが印
加される。
【００１６】 好適には、セルの読み出しは、ソースおよびドレイン間に電圧差が生じた時に
ソース／ドレイン電流を検出することにより行われる。
【００１７】 本発明は、より簡単かつより高濃度なだけでなく、製造が簡単な強誘電体メモ
リを提供する。本発明の他の多くの特徴、目的および利点は、添付の図面と共に
読まれれば、以下の説明から明らかになる。
【００１８】 （好適な実施形態の詳細な説明） （１．概論） 傾斜機能材料（「ＦＧＭ」）（機能面で傾斜を設けた材料としても知られてい
る）は概して、材料中の少なくともの１つの特定の化学種の濃度が材料の領域に
よって異なる材料である。化学種は、単体または化合物であり得る。濃度および
傾斜濃度は、傾斜濃度の無い材料に対して１つ以上の機能的利点を達成するため
ある程度制御される。従って、「傾斜機能」という用語は、化学種を傾斜濃度と
することにより、類似する傾斜濃度の無い材料に比べて多くの機能的利点を有す
る材料を指す。材料の濃度を領域によって変化させる変化率（すなわち、傾斜濃
度）は、漸次的に設けてもよいし、また段階的に設けてもよい。この傾斜はまた
、均一であっても不均一であってもよい。すなわち、材料中の単位長さあたりの
濃度の増分変化は、均一であってもよいし、または空間的に増加または減少して
もよい。集積回路の技術分野の薄膜中の傾斜濃度は典型的には、垂直方向に配向
される（ここでいう垂直方向とは、半導体ウェハ表面の平面に対する垂直線のこ
とである）。ＦＧＭ薄膜において、漸次的な傾斜機能濃度は、拡散によって達成
され得る。すなわち、高濃度の化学種が材料中の１つの領域上に堆積され得、次
いでその化学種は材料中の他の領域へと拡散する。本発明の好適な方法において
、傾斜濃度は、液体前駆体の組成を変更させ、液体前駆体を基板に順次塗布し、
基板を処理して固体強誘電体ＦＧＭ薄膜を形成することにより達成される。
【００１９】 本発明の１つの基本的な実施形態において、ＦＧＭ薄膜中の強誘電体化合物お
よび誘電体化合物両方の濃度は、半導体ウェハ平面に対して垂直方向に変化する
。従って、ＦＧＭ薄膜中には２つの傾斜濃度が存在する。これらの化合物のうち
一方の化合物の傾斜は上方にいくにつれプラス（ｐｏｓｉｔｉｖｅ）となり、他
方の化合物の傾斜は上方にいくにつれマイナス（ｎｅｇａｔｉｖｅ）となる。第
２の基本的な実施形態において、１つ以上の金属原子の傾斜濃度が存在する。こ
れらの金属原子は、他の単体とともに相対モル比で存在し、これにより類似の結
晶構造を有する強誘電体化合物が形成される。このようなＦＧＭ薄膜は、傾斜機
能強誘電体（「ＦＧＦ」）薄膜である。
【００２０】 本発明のＦＧＭ薄膜中の水平領域は、無限小または有限の厚さを有する領域で
ある。ここでいう水平方向とは、水平方向の平面、すなわち半導体ウェハ表面に
平行な平面であり、この水平領域中、化学種の濃度は均一である。本発明のＦＧ
Ｍは、きっかり２分された（ｊｕｓｔ ｔｗｏ）水平領域を有することができ、
これにより、ＦＧＭ薄膜の化学組成は、段階的な様式で、双方の領域間で急激に
変化する。このような構造は、所与の組成を有する前駆体を用いて有限の厚さを
有する１つの水平領域が形成され、第２の組成を有する前駆体を用いて第２の水
平領域が形成された場合に得られる。より代表的かつ好適なのは、２つより多い
水平領域を含むＦＧＭ薄膜であり、ＦＧＭ薄膜中の濃度が垂直方向に漸次的に傾
斜しているものが好ましい。この漸次的傾斜濃度は、様々な個々の前駆体の相対
濃度を漸次的に変化させた液体前駆体の混合物を用いて薄膜を堆積させることに
より達成される。
【００２１】 典型的には、ＦＧＭ薄膜の水平領域を形成するために用いられる最終液体前駆
体は、複数の固体化合物を形成する前駆体化合物を含み、その結果形成される水
平領域の正確な固体構造は一般的には、絶対的な確実性をもって予知することは
原則として不可能である。このことは、いくつかの固体化合物が異なる結晶構造
を有する場合（例えば、強誘電体ＳｒＢｉ2Ｔａ2Ｏ9用の前駆体が誘電体ＺｒＯ2 用の前駆体と混合される場合など）に特に当てはまる。例えば、１つの特定の化
合物の前駆体化合物が圧倒的に多い（例えば、最終前駆体のモル濃度全体の９０
％以上）場合、この構造は場合によっては、ドーパントを含む支配的な化合物と
して見なされ得る。しかし、最終前駆体が複数の化合物の有意な部分を含む場合
、その結晶構造は明らかではない。水平領域は、前駆体に相当する複数の化合物
の結晶粒が介在するかまたは他の予期されない化合物、結晶構造、および非結晶
材料が生じ得るヘテロ構造を含み得る。それとは対称的に、最終前駆体が類似の
結晶構造を有する化合物を形成する前駆体化合物を含む場合、形成される水平領
域は、単一の公知の種類の結晶構造を含む可能性が高い。例えば、最終前駆体が
、一般化された化学量論式ＰｂＺｒ0.6Ｔｉ0.4Ｏ3に相当する相対比率の金属原
子を含む前駆体化合物を含む場合、水平領域は、Ｂサイトの６０％をジルコニウ
ム原子が占め、かつＢサイトの４０％をチタン原子が占めたＡＢＯ3型ペロブス
カイトの、均一な結晶構造を含む可能性が高い。いずれの場合においても、ＦＧ
Ｍ薄膜の各水平領域を結晶学的に分析することのみにより、実際に存在する分子
構造および結晶構造を確認できる場合が多い。しかしながら、本明細書において
は、単一の化合物または複数の化合物の化学量論式により表される金属原子の相
対モル比を示すことにより、水平領域の組成を説明する場合があり、または、分
かりやすくするために、用いられる前駆体に相当する１つまたは複数の分子化合
物を含むものとして水平領域を説明する場合がある。前駆体の調合物およびその
結果得られる材料の化学量論式は明白であるが、上述のように、所与の水平領域
に指定された化合物が実際に存在するかどうかは必ずしも確実ではないことが理
解される。
【００２２】 本発明による強誘電体ＦＥＴは、半導体基板、強誘電体ＦＧＭ薄膜、およびゲ
ート電極を含む。１つの実施形態において、強誘電体ＦＧＭ薄膜は、強誘電体化
合物および誘電体化合物を含み、誘電体化合物の誘電率は、強誘電体化合物の誘
電率よりも低い。さらに、強誘電体ＦＧＭ薄膜は、少なくとも２つの水平領域、
すなわち第１の水平領域および第２の水平領域を含む。第１の水平領域は第１の
モル濃度の強誘電体化合物を含み、第２の水平領域は第２のモル濃度の強誘電体
化合物を含む。これら２つの水平領域の各々の強誘電体化合物のモル濃度は、強
誘電体ＦＧＭ材料中でゼロ以外でなければならない。水平領域が２つより多い場
合、これらの水平領域のうちの１つの濃度がゼロであってもよい。第１の水平領
域は第１のモル濃度の誘電体化合物を含み、第２の水平領域は第２のモル濃度の
誘電体化合物を含む。これらの２つの水平領域の各々の誘電体化合物のモル濃度
は、誘電体ＦＧＭ材料中でゼロ以外でなければならないが、水平領域が２つより
多い場合は、濃度がゼロの領域があってもよい。すなわち、ＦＧＭという用語は
、一方の層が強誘電体層であり他方の層が強誘電体層ではなく誘電体層であるよ
うな２層構造に対応するものとして解釈されるべきではない。ＦＧＭという用語
はまた、２層中の強誘電体材料が互いに関連しない構造に対応するものとして解
釈されるべきでもない。典型的には、第１の水平領域中の強誘電体化合物のモル
濃度は、第１の水平領域中の誘電体化合物のモル濃度よりも大きい。同様に、第
１の水平領域中の強誘電体化合物のモル濃度は、第２の水平領域中の強誘電体化
合物のモル濃度よりも大きい。従って、第１の水平領域から第２の水平領域にか
けて、強誘電体化合物はマイナスの傾斜濃度となる。本発明の強誘電体ＦＧＭ薄
膜において、第１の水平領域と第２の水平領域との間に誘電体化合物のモル濃度
の傾斜が存在し、これにより、第２の水平領域中の誘電体化合物のモル濃度は第
１の水平領域中の誘電体化合物のモル濃度よりも大きくなる。従って、第１の水
平領域から第２の水平領域にかけて、誘電体化合物はプラスの傾斜濃度となる。
第１の水平領域中に強誘電体化合物が存在し、誘電体化合物は実質的に存在しな
いことが多い。典型的には、第２の水平領域中の誘電体化合物のモル濃度は、第
２の水平領域中の強誘電体化合物のモル濃度よりも大きい。第２の水平領域中に
は、強誘電体化合物は実質的に存在しないことが多く、同様に誘電体化合物も実
質的に存在しないことが多い。「実質的に存在しない」とは、相対モル濃度が１
％以下であることを意味する。
【００２３】 強誘電体化合物および誘電体化合物のモル濃度は概して、例えば「８０モルパ
ーセントの強誘電体化合物と２０モルパーセントの誘電体化合物とを含む水平領
域」のように、相対モル比、すなわち固体強誘電体ＦＧＭ薄膜の特定の水平領域
中の百分率として概念化および表現される。同様に、ＦＧＭ薄膜の特定の水平領
域を形成する最終液体前駆体は概して、（例えば「０．１Ｍ」のモルパーセント
の組成、「８０％が強誘電体および２０％が誘電体」といった具合に）、特定の
モル濃度を有するものとして説明される。上記にて説明した通り、本発明による
強誘電体ＦＧＭ薄膜は、２つ以上の水平領域を含み得、各水平領域中の構成化学
種（ｃｏｎｓｔｉｔｕｅｎｔ ｃｈｅｍｉｃａｌ ｓｐｅｃｉｅｓ）の濃度は均
一である。本発明の第１の基本的な実施形態の主な特徴は、ある水平領域から次
なる水平領域にかけて、少なくとも１つの化学種、強誘電体化合物が濃度傾斜す
る点である。
【００２４】 本発明の強誘電体化合物は、チタン酸塩（例えば、ＢａＴｉＯ3、ＳｒＴｉＯ3 、ＰｂＴｉＯ3、ＰｂＺｒＴｉＯ3）またはニオブ酸塩（例えば、ＫＮｂＯ3）の
ようなＡＢＯ3型金属酸化物ペロブスカイトなどの好適な強誘電体材料の群（し
かし、これらに限定されない）から選択することができ、好適には層状超格子化
合物であり得る。１９９６年５月２１日に発行され、Ａｒａｕｊｏらに付与され
た米国特許第５，５１９，２３４号に、ストロンチウムビスマスタンタル酸化物
（ＳＢＴ）などの層状超格子化合物は、従来技術による最上の材料と比較して強
誘電体用途に理想的な特性を有し、かつ高誘電率を有し、漏れ電流が少ない点に
ついての開示がある。
【００２５】 この層状超格子材料は概して、以下の式のもとで要約することができる。
【００２６】
【数１】 ここで、Ａ１、Ａ２．．．Ａｊは、ペロブスカイト状の構造中のＡサイトの元素
を表し、これらの元素は、ストロンチウム、カルシウム、バリウム、ビスマス、
鉛などであり得る。Ｓ１、Ｓ２．．．Ｓｋは、超格子ジェネレータ元素（ｓｕｐ
ｅｒｌａｔｔｉｃｅ ｇｅｎｅｒａｔｏｒ ｅｌｅｍｅｎｔｓ）を表し、これら
の元素は通常はビスマスであるが、イットリウム、スカンジウム、ランタン、ア
ンチモン、クロム、タリウムなどの材料および原子価が＋３の他の元素などの材
料でもよい。Ｂ１、Ｂ２．．．Ｂｌは、ペロブスカイト状の構造中のＢサイトの
元素を表し、これらの元素は、チタン、タンタル、ハフニウム、タングステン、
ニオブ、ジルコニウムなどの元素および他の元素であり得る。Ｑは陰イオンを表
し、この陰イオンは、一般的には酸素であるが、フッ素、塩素およびこれらの元
素の混成物（例えば、酸フッ化物、酸塩化物）などの他の元素でもよい。式（１
）中の上付き文字は、各元素の原子価を示す。例えば、Ｑを酸素とすると、ｑ＝
２となる。式（１）の下付き文字は、化合物の１モルの材料のモル数を示し、単
位格子の観点から見ると、単位格子中の元素の原子数の平均を示す。これらの下
付き文字は、整数または分数であり得る。すなわち、式（１）は、材料中で単位
格子が均一に変化し得る場合（例えば、ＳｒＢｉ2（Ｔａ0.75Ｎ0.25）2Ｏ9の場
合、Ｂサイトの７５％をタンタル原子が占め、Ｂサイトの２５％をニオブ原子が
占める場合）を含む。化合物中にＡサイトの元素が１つしか存在しない場合、式
（１）は「Ａ１」元素により表され、ｗ２．．．ｗｊは全てゼロに等しい。化合
物中にＢサイトの元素が１つしか存在しない場合、式（１）は「Ｂ１」元素によ
り表され、ｙ２．．．ｙｌは全てゼロであり、超格子ジェネレータ元素も同様で
ある。本発明ではサイトおよび超格子ジェネレータの両方が複数の元素を含み得
る場合を含むよう意図しているため、式（１）はより一般的な形式で書かれてい
るが、通常の場合は、Ａサイトの元素が１つ、超格子ジェネレータ元素が１つ、
およびＢサイトの元素が１つまたは２つの場合が多い。ｚの値は、以下の方程式
から得られる。
【００２７】
【数２】 式（１）は、１９９６年５月２１日に発行され、Ａｒａｕｊｏらに付与された米
国特許第５，５１９，２３４号に記載された３つのＳｍｏｌｅｎｓｋｉｉタイプ
の化合物全てを含む。この層状超格子材料は、式（１）と適合する材料を全て含
むのではなく、異なる交互の層と自発的に結晶構造を形成する材料のみを含む。
特定の層状超格子材料が、従来の不揮発性メモリ用途に適切な特性（例えば、高
い分極率、高い疲労耐性、低漏れ電流、低インプリント、適切な抗電界値など）
を有することが分っている。しかし、層状超格子材料の誘電率値が３５０〜４０
０と高い場合、上述した強誘電体ＦＥＴメモリに関する上述のスイッチングの問
題が発生する。本発明の第１の基本的な実施形態の構造およびそれを製造するた
めの新規な方法は、強誘電体ＦＧＭ薄膜の誘電率全体を低減する。
【００２８】 本発明の第２の実施形態において、強誘電体材料の組成は水平領域間で変化す
る。この種類のＦＧＭ薄膜をＦＧＦ薄膜と呼ぶ。第１の実施形態のＦＧＭ薄膜と
対照的に、大きなメモリウィンドウ（△Ｖ）の機能的利点を達成するために低誘
電率の化合物を設ける必要はない。ＦＧＦ薄膜中の傾斜機能濃度は、水平領域間
の強誘電体化合物の濃度変化である。典型的には、ある金属原子を他の金属原子
と置換すると、類似の結晶構造を有する複数の強誘電体化合物の相対濃度が水平
領域間で変化する。例えば、ＰｂＺｒＯ3およびＰｂＴｉＯ3はどちらとも、類似
のＡＢＯ3型結晶構造を有する。水平領域を形成するために用いられる最終前駆
体が、ＰｂＺｒ0.6Ｔｉ0.4Ｏ3に相当する相対モル濃度の金属を有する前駆体化
合物を含む場合、その水平領域の材料は２つの分子化合物を含むＡＢＯ3タイプ
の結晶構造とみなされ得る。この結晶分子の６０％はＰｂＺｒＯ3であり、４０
％はＰｂＴｉＯ3である。金属原子の濃度は水平領域間で変化するため、強誘電
体化合物の濃度は変化する。上記の実施例においてＰｂＺｒ0.7Ｔｉ0.3Ｏ3に相
当する相対モル濃度の前駆体を用いて別の水平領域が形成される場合、その水平
領域は７０％のＰｂＺｒＯ3と３０％のＰｂＴｉＯ3とを含むＡＢＯ3タイプの結
晶構造とみなすことができる。従って、ＦＧＦ薄膜は、水平領域間にＰｂＺｒＯ 3 およびＰｂＴｉＯ3の２つの化合物の傾斜機能を有する材料であるとみなすこと
ができる。または、上記の式（１）により提案されるように、ＰｂＺｒ0.6Ｔｉ0 .4 Ｏ3を含む水平領域は、式（１）により示されるようなＢサイトをＺｒ原子お
よびＴｉ原子が占める単一の化合物であるとみなすことができる一方、ＰｂＺｒ 0.7 Ｔｉ0.3Ｏ3を含む水平領域は、別の単一の化合物としてみなすことができる
。この観点から見ると、この傾斜機能は、水平領域間のＺｒ原子およびＴｉ原子
の組成濃度傾斜とみなされ得る。この傾斜機能はまた、水平領域間の１つまたは
複数の化合物の濃度変化としてみなされ得る。ＦＧＦ薄膜は、従来にはないヒス
テリシス挙動を特徴とする。ＦＧＦ薄膜中の残留分極および他の電子的特性は、
化学組成が変化しない均質な強誘電体薄膜の電子的特性と異なる。ここで、「従
来にない」とは、強誘電体分野における従来的な意味として用いられている。す
なわち、「従来にない」とは、ヒステリシス曲線が印加電圧の大きさと共にシフ
トし、その曲線のシフトする方向は強誘電体材料の配向によって決まることを意
味する。例えば、Ｍａｒｋ ＢｒａｚｉｅｒおよびＭ．ＭｃＥｌｔｒｅｓｈによ
るＡｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ， Ｖｏｌ．７２， Ｎｏ
．９， ２ Ｍａｒｃｈ １９９８の「Ｕｎｃｏｎｖｅｎｔｉｏｎａｌ ｈｙｓ
ｔｅｒｅｓｉｓ ｂｅｈａｖｉｏｒ ｉｎ ｃｏｍｐｏｓｉｔｉｏｎａｌｌｙ
ｇｒａｄｅｄ Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3 ｔｈｉｎ ｆｉｌｍｓ」を参照された
い。
【００２９】 本発明によるＦＧＦ薄膜の電子的特性は、向上した強誘電体ＦＥＴメモリを作
成するのに有用である。ＦＧＦ薄膜を含む強誘電体ＦＥＴのメモリウィンドウは
、均質な組成の従来の強誘電体薄膜を有する強誘電体ＦＥＴのメモリウィンドウ
よりも大きい。本発明よりも以前は、広くはＦＧＭ薄膜そして特にＦＧＦ薄膜は
、強誘電体ＦＥＴデバイス中で向上しかつ大きなメモリウィンドウを提供するこ
とは知られていなかった。現在では、本明細書中で説明した挙動のような従来に
ないヒステリシス挙動を有する強誘電体薄膜は概して、強誘電体ＦＥＴのメモリ
ウィンドウのサイズを大きくすることにより強誘電体ＦＥＴ性能を向上させるこ
とも知られている。
【００３０】 集積回路デバイスを示す図１〜９、１１および１２は、実際の集積回路デバイ
スの任意の特定部位の実際の図面または断面図を意味するものではないことが理
解されるべきである。実際のデバイスでは、層は規則的ではなく、層の厚さの比
率は異なり得る。他の方法よりも本発明の構造および方法をより明確かつ十分に
示すだけのために用いられるこれらの図は、理想化された表示を示す。図１〜９
、１１および１２中、分かり易くするために、図面中の構造において、共通する
構成要素には同じ参照符号が付けられている。
【００３１】 図１〜９、１１および１２を参照して、強誘電体化合物は好適には、層状超格
子材料である。しかし、本発明の強誘電体ＦＧＭ薄膜中に含まれる強誘電体材料
は、例えばＡＢＯ3型ペロブスカイト等の他の金属酸化物を含むことができる。
これらの図中の強誘電体材料はまた、金属フッ化物などの非酸化物金属化合物ま
たは非金属有機化合物でもあり得る。第１の実施形態による構造の誘電体材料は
、典型的にはＺｒＯ2などの金属酸化物であるが、他の集積回路材料と適合する
任意の誘電体材料であってもよい。
【００３２】 図１は、本発明による強誘電体ＦＥＴメモリセル１０の一部の断面図を示す。
強誘電体ＦＥＴメモリセル１０は、ウェハ１１上に形成され、標準的な半導体材
料１２（好適にはｐ−１００シリコン基板）を含む。半導体基板１９は、ドープ
チャネル領域１８の周囲に形成された高ドープソース領域１４および高ドープド
レイン領域１６を含む。ドープソース領域１４、ドレイン領域１６およびチャネ
ル領域１８は好適には、ｎ型のドープ領域である。チャネル領域１８上の半導体
基板１９上には、強誘電体ＦＧＭ薄膜２６が形成される。強誘電体ＦＧＭ薄膜２
６上には、ゲート電極３０が配置される。ソース領域１４、ドレイン領域１６お
よびチャネル領域１８を含む半導体基板１９と、強誘電体ＦＧＭ薄膜２６とゲー
ト電極３０とは共に、強誘電体ＦＥＴメモリセル１０を形成する。典型的には、
メモリセル１０は、ガラス酸化物（好適にはボロンリンガラス（「ＢＰＳＧ」）
）を含む層間誘電体（「ＩＬＤ」）で被覆される。簡単かつ分かり易くするため
に、ＩＬＤおよび幾つかの他の構造的要素および絶縁体層は、当該分野で周知で
あるため図示されていない。
【００３３】 本発明の第１の基本的な実施形態によれば、強誘電体ＦＧＭ薄膜２６は、強誘
電体化合物と誘電体化合物とを含む。誘電体化合物の誘電率は、強誘電体化合物
の誘電率よりも低い。強誘電体ＦＧＭ薄膜２６中の誘電体化合物の存在は、強誘
電体ＦＧＭ薄膜２６の誘電率全体を低下させる。強誘電体化合物は好適には、ス
トロンチウムビスマスタンタル酸化物（ＳｒＢｉ2Ｔａ2Ｏ9）などの層状超格子
材料を含む強誘電体金属酸化物である。本発明によれば、強誘電体ＦＧＭ薄膜２
６は、複数の水平領域を有する。各水平領域は、図１〜９、１１および１２に対
して水平な平面に存在する。図１において、強誘電体ＦＧＭ薄膜２６は、第１の
水平領域２７および第２の水平領域２８を有する。強誘電体化合物の濃度は、第
１の水平領域２８よりも第２の水平領域２７の方が高い。従って、強誘電体化合
物の傾斜濃度は、垂直方向に下方にいくにつれてマイナスとなる。第１の水平領
域中の強誘電体化合物の濃度は、第１の水平領域中の誘電体化合物の濃度よりも
高い。逆に、誘電体化合物の濃度は、第１の水平領域中よりも第２の水平領域の
方が高い。従って、誘電体化合物の傾斜濃度は、垂直方向に下方にいくにつれて
プラスとなる。第２の水平領域中の誘電体化合物の濃度は、第２の水平領域中の
強誘電体化合物の濃度よりも高い。図１において、強誘電体ＦＧＭ薄膜２６は、
ゲート電極３０に近接する第１の水平領域２７中に実質的に純粋な強誘電体化合
物を有する。第２の水平領域２８の近隣の水平線は、半導体基板１９に近づくほ
ど接近して描かれており、これは、基板１９に垂直方向に向かうにつれて、強誘
電体ＦＧＭ薄膜２６の化学組成が誘電体化合物の組成により近くなることを示す
。
【００３４】 図２は、強誘電体ＦＧＭ薄膜５０が水平領域５２、５４、および５６を含む点
以外は図１のメモリセル１０に類似するメモリ４０を示す。水平領域５２は、強
誘電体化合物の濃度がより高く、強誘電体ＦＧＭ薄膜５０の中心に向かって配置
される。第２の水平領域５４および第３の水平領域５６は、第１の水平領域５２
よりも誘電体化合物の濃度が高い。水平領域５４および水平領域５６は、半導体
基板１９およびゲート電極３０の近隣にそれぞれ配置される。
【００３５】 図３は強誘電体ＦＥＴメモリ６０を示す。メモリ６０中、強誘電体ＦＧＭ薄膜
７０は、半導体基板１９に近接する第１の水平領域７２を有し、濃度の高い強誘
電体化合物と濃度の低い誘電体化合物とを含む。誘電体化合物の濃度は、薄膜７
０の中心にいくにつれて増加し、第２の水平領域７４中で高い。強誘電体ＦＧＭ
薄膜７０の上部にいくにつれ、ゲート電極３０に近接する第３の水平領域７６が
あり、誘電体化合物の濃度は再び低くなり、ゼロに近い値となる。
【００３６】 図４は、ＭＦＩＳ−ＦＥＴメモリ８０を示し、メモリ８０中、半導体基板１９
上にゲート酸化物８２が配置される。図１〜３中では図示されていないが、実質
的に全てのＦＥＴデバイスが、半導体基板１９においてゲート酸化物を含む。ゲ
ート酸化物は、酸素の存在下のもとでの高温処理工程により形成されることが多
い。図４において、ゲート酸化物８２は、シリコン半導体基板１９を酸化した結
果生じる二酸化ケイ素である。ＭＦＩＳ−ＦＥＴメモリ８０は、半導体基板１９
と強誘電体ＦＧＭ薄膜９０との間に絶縁体層８４を含む強誘電体ＦＥＴメモリの
一種である。典型的には、絶縁体層８４は、ＣｅＯ2、ＺｒＯ2、Ｙ2Ｏ3もしくは
Ｃｅ1-xＺｒxＯ2（０≦ｘ≦１）または他の金属酸化物を含む。図４において、
第１の水平領域９２では強誘電体化合物の濃度が高く、一方第２の水平領域９４
では誘電体化合物の濃度が高い。
【００３７】 図５は、金属−強誘電体−金属−半導体（「ＭＦＭＳ」）ＦＥＴメモリセル１
００中での本発明の実施形態を示す。メモリセル１００において、半導体基板１
９と強誘電体ＦＧＭ薄膜９０との間にフローティング電極１０２が配置される。
浮遊電極１０２は典型的には、プラチナを含む。図６は、浮遊電極１０２の下の
ゲート酸化物８２上に接着層１２２（接着層１２２は好適にはチタンおよび酸化
チタンを含む）が配置されている点以外は図５中の実施形態に類似する実施形態
である。
【００３８】 図７は、半導体基板１９のゲート酸化物８２直上に強誘電体ＦＧＭ薄膜２０が
直接配置されている点で本発明の好適な実施形態であるＭＦＳ−ＦＥＴメモリ１
２０を示す。強誘電体ＦＧＭ薄膜２０の下部に向かって、モル百分率が高い誘電
体化合物を含む第２の水平領域２４が配置される。その結果、強誘電体ＦＧＭ薄
膜２０と半導体基板１９との界面の近隣に濃度が高い誘電体化合物（恐らくは平
滑かつ純粋な誘電体化合物）が存在する。この誘電体化合物は典型的には、Ｚｒ
Ｏ2、ＣｅＯ2、Ｙ2Ｏ3、Ｃｅ1-xＺｒxＯ2、（０≦ｘ≦１、）のような化合物で
あり、好適にはＺｒＯ2である。従って、この高濃度の誘電体化合物は、図４の
実施形態中で示されているような、従来の技術におけるＭＦＩＳ−ＦＥＴ中の絶
縁体層のような働きをする。例えば、高濃度の誘電体化合物は、酸化物強誘電体
とシリコン基板との間の界面に発生するこの界面問題を解消するのに役に立つ。
誘電体化合物は、ゲート電極３０に向かって上方にいくにつれてマイナスの傾斜
濃度となる。従って、誘電体化合物の濃度は、上方の垂直方向にいくにつれ減少
する。強誘電体化合物は、ゲート電極３０に向かって上方にいくにつれてプラス
の傾斜濃度となる。従って、垂直方向に上方にいくにつれて、強誘電体化合物の
濃度は増加し、誘電体化合物の濃度は減少する。水平領域２３の化学組成は、強
誘電体化合物および誘電体化合物の前駆体を有意な量で混合したものに相当する
。強誘電体化合物の濃度は、第１の水平領域２２において高く、ゲート電極３０
の近隣でほぼ純粋となる。本発明によれば、誘電率は、強誘電体化合物よりも誘
電体化合物の方が低い。その結果、強誘電体ＦＧＭ薄膜２０全体の全体誘電率は
、薄膜が強誘電体化合物のみを含む場合よりも低くなる。その結果、強誘電体Ｆ
ＧＭ薄膜２０の誘電率はより低くなり、これは、強誘電体ＦＧＭ薄膜全体にわた
る電圧降下がより大きくなり、ゲート電極３０に印加される所与の書き込み電圧
に対するより低い誘電率と一致すること意味する。この電極降下の増大は、強誘
電体ＦＧＭ薄膜中に対応するより強い電界が生じ、強誘電体ＦＧＭ薄膜２０の強
誘電体の分極をスイッチングすることを意味する。この強誘電体化合物は好適に
は、ストロンチウムビスマスタンタル酸化物（ＳｒＢｉ2Ｔａ2Ｏ9）のような層
状超格子材料である。
【００３９】 図１〜７を２または３の水平領域を用いて説明したが、図１〜７に示す強誘電
体ＦＧＭ薄膜２６、５０、９０、２６が多くの水平領域を含み得ることが理解さ
れる。図１〜７において、傾斜機能濃度は好適には漸次的に行われる。限定的な
場合の漸次的な傾斜濃度において、各水平領域の垂直方向厚さは、無限小に小さ
い。この傾斜機能はまた、漸次的ではなく段階的に設けてもよい。傾斜機能を段
階的に設ける場合、有限数の水平領域が生じる。図８は、強誘電体ＦＥＴ１３０
を示す。強誘電体ＦＥＴ１３０中、ＦＧＭ薄膜１４０は５つの異なる水平領域を
有し、各水平領域は、強誘電体化合物、誘電体化合物、または強誘電体化合物と
誘電体化合物との混合物の化学量論式に相当する化学組成を有する。図８におい
て、水平領域１５０は、１００％の強誘電体化合物（「Ｆ」）である。水平領域
１５０に続く水平領域１４８、１４６、１４４、１４２を下方に進むにつれて、
Ｆのモル濃度は２５％ずつ段階的に減少し、誘電体化合物（「Ｄ」）のモル濃度
は段階的に増加する。図９は、強誘電体ＦＥＴ１６０を示す。強誘電体ＦＥＴ１
６０において、ＦＧＭ薄膜１７０は５つの異なる水平領域を有し、各水平領域は
、複数の強誘電体化合物についての化学量論式（すなわち、別の見方をすれば、
水平領域全体中の特定の結晶格子を複数の適切な金属原子の１つが占め得る単一
の化合物の化学量論式）に相当する化学組成を有する。図９において、「Ａ」お
よび「Ｂ」は例えば、結晶格子中の同じ種類のサイトを占めることが可能な２つ
の異なる種類の元素を表す。例えば、ＰＺＴにおいて、ＺｒおよびＴｉは、ＡＢ
Ｏ3型ペロブスカイト結晶格子中のＢサイトを占めることが可能な２種類の元素
である。図９において、元素Ａおよび元素Ｂの相対濃度は層間で異なり、係数ａ i およびｂiはそれぞれ、化合物ＡおよびＢまたは元素ＡおよびＢの相対モル濃度
の百分率を表す。各水平領域において、ａiおよびｂiの合計は典型的には１と等
しい。薄膜１７０をＦＧＦにするために、全ての水平領域においてａiおよびｂi の値は同一になり得ない。典型的には、ａiの値は一方の垂直方向に増加し、ｂi の値は他方の垂直方向に増加する。
【００４０】 ＦＧＭ薄膜が強誘電体化合物および誘電体化合物の傾斜機能を含む図１〜８を
本発明の第１の基本的な実施形態を用いて説明したが、この傾斜機能の説明は概
して、本発明の第２の基本的な実施形態のＦＧＦ薄膜を含む全てのＦＧＭ薄膜に
当てはまる。従って、図１〜８中の表示と、水平領域の空間的配置の説明および
傾斜濃度の方向および変化率とは、ＦＧＦ薄膜の強誘電体化合物にも当てはまる
。
【００４１】 図１０は、図７の好適なメモリセル１２０にと等価な回路を示す。図１〜９に
示すメモリセルの回路図は、図１０の回路に電気的に等価である。好適な実施形
態において、ソース１４は接地保持され、セルを選択および非選択するために用
いられるバイアス電圧Ｖbが基板１９に印加される。書き込みプロセスの際にド
レインバイアス電圧Ｖdがドレイン１６に印加され、ゲートバイアス電圧Ｖgがゲ
ート３０に印加され、これによりセルへの書き込みが行われる。
【００４２】 図１１は、強誘電体ＦＧＭ薄膜２０の分極状態と、その結果生じたチャネル領
域１８の任意に選択された２値「１」状態の場合の電子的状態とを示す。一方、
図１２は、強誘電体ＦＧＭ薄膜２０の分極状態と、その結果生じたチャネル領域
１８の「０」状態の場合の状態とを示す。分かり易くするため、図１１および図
１２において、絶縁体層は図示されていない。図１１および図１２において、丸
で囲んだマイナスの印（例えば、２５など）は電子を示し、丸で囲んだプラスの
印（例えば、２６など）は正孔を示す。図１１に示すように、プラスの書き込み
バイアス電圧Ｖgがゲート３０に印加されると、その結果生じた電界が強誘電体
ＦＧＭ薄膜２０に働き、これにより薄膜２０の強誘電体金属酸化物は、電圧およ
び電界の印加が終了した後でも図示のように分極される。強誘電体ＦＧＭ薄膜２
０の分極は、ゲート酸化物８２からチャネル領域１８へと伝わり、電子がチャネ
ル領域１８に引き付けられ、これにより、電流の伝導に利用可能な自由電子が増
加する。その結果、読み出し動作の際にドレイン電圧Ｖdがドレイン領域１６に
印加されると、電流センサがチャネル領域１８上の高電流を検出し、２値「１」
状態を読み出す。図１２に示すように、書き込み動作の際にマイナスのＶgが印
加されると、その結果生じた薄膜２０中の分極は、搬送電流（ｃｕｒｒｅｎｔ−
ｃａｒｒｙｉｎｇ）電子を反発するかまたはチャネル１８から正孔を引き付け、
その結果生じた低電流は、書き込み動作の際にＶdが印加されるときに２値「０
」状態として検出される。書き込みバイアス電圧Ｖgおよび読み出しバイアス電
圧Ｖdは典型的には、３〜５ボルトである。
【００４３】 （２．製造プロセス） 「基板」という用語は、当該分野においてしばしば曖昧に用いられる。基板は
、それ自身の上に集積回路が形成されるウェハ１１でもあり得、またはそれ自身
の上に薄膜層が堆積される任意の物体でもあり得る。本開示において、「基板」
とは、対象となる層が取り付けられる物体を意味することとする。例えば、本発
明者らが例えば、図６の薄膜９０などの強誘電体ＦＧＭ薄膜について述べるとき
、基板は、それら自身の上に強誘電体薄膜が形成される要素１２、１４、１６、
１８、８２、１２２、および１０２を含む。「半導体基板」という用語は、基板
よりもより具体的である。本明細書中で用いるように、「半導体基板１９」は、
図７のｐ−１００結晶性シリコン材料のような出発ウェハ（ｓｔａｒｔｉｎｇ
ｗａｆｅｒ）がもともとの半導体材料である回路の要素を指す。従って、図７の
構造の実施例において、「半導体基板１９」は、要素１２、１４、１６、１８、
および８２を含む。
【００４４】 本明細書中、「薄膜」という用語は、集積回路技術で用いられているような意
味で用いられる。「薄膜」という用語は一般的には、厚さが１ミクロン未満の薄
膜を意味する。本明細書中で開示されている薄膜は、全ての場合において厚さが
０．５ミクロン未満である。好適には、強誘電体ＦＧＭ薄膜１２４は、厚さが４
０ｎｍ〜２００ｎｍである。集積回路技術のこれらの薄膜は、集積回路技術と適
合しない全く異なるプロセスで形成される巨視的なキャパシタの分野の層状キャ
パシタと混同されるべきではない。
【００４５】 当該分野において、「前駆体」という用語は、中間前駆体または最終前駆体を
形成するために他の「前駆体」と混合される１つの金属を含む溶液を意味し得、
または最終前駆体混合物（すなわち、基板に塗布される溶液）を指し得る。本開
示において、第１の種類の前駆体は概して、具体的には例えば「ストロンチウム
前駆体」、「ＳＢＴ前駆体」、「強誘電体化合物の前駆体」、および「誘電体前
駆体」を指す。基板に塗布される前駆体は概して、「最終前駆体」、「前駆体混
合物」、または類似の用語で呼ばれる。いずれの場合においても、「前駆体」と
いう用語の意味は概して、文脈から明らかである。
【００４６】 本明細書中、「化学量論」という用語は、固体膜の材料または材料を形成する
ための前駆体の両方に適用され得る。「化学量論」という用語は、固体の薄膜に
適用される場合は最終固体薄膜中の各元素の実際の相対量を示す式を指し、前駆
体に適用される場合は前駆体中の金属のモル比を示す。バランスのとれた化学量
論式とは、材料が完全な結晶構造を形成し、結晶格子の全サイトを占めるように
各元素が完璧なバランスで存在する式のことである。しかし、実際に実施すると
、室温では結晶中に必ずいくつかの欠陥が発生する。例えば、ＳｒＢｉ2（Ｔａ
Ｎｂ）Ｏ9およびＳｒＢｉ2Ｔａ2Ｏ9はどちらとも、バランスのとれた化学量論式
である。それとは対照的に、ストロンチウム、ビスマス、およびタンタルのモル
百分率がそれぞれ０．９、２．１８、および２．０であるストロンチウムビスマ
スタンタル酸化物用の前駆体は、ビスマスが過剰でかつＢサイトの元素タンタル
に比べてストロンチウムが欠損しているため、本明細書中でバランスのとれてい
ない化学量論式Ｓｒ0.9Ｂｉ2.18Ｔａ2Ｏ9で表される。本開示において、過剰な
金属元素の量とは、全ての原子サイトが埋められ、残留金属が全く無い場合に、
所望の材料を完璧な結晶構造にするために存在する他の金属と結合するために必
要な量以上の量を意味する。欠損する金属の量とは、他の材料が化学量論的にバ
ランスのとれた量で存在した場合に他の材料と結合するために必要な量未満の量
を意味する。
【００４７】 本明細書中の配向に関する用語（例えば、「上方」、「下方」、「上」、「上
部」、「より上の」、「下」、「下部」、および「より下の」）は、半導体基板
１９に相対する意味を有する。すなわち、第２の要素が第１の要素よりも「上」
である場合、それは、その第２の要素が基板１９から離れていることを意味し、
第２の要素が別の要素よりも「下」にある場合、それは、その第２の要素がその
別の要素よりも半導体基板１９の近隣にあることを意味する。上方方向にマイナ
スとなる材料傾斜は、水平領域が半導体基板１９から離れるほど材料が少なくな
ることを意味する。「上」および「下」などの用語は、その用語自身では直接的
接触を意味しない。しかし、「〜の上に」または「〜の上に向かって」などの用
語は、１つの層と下に横たわる層との直接的接触を意味する。
【００４８】 半導体基板１９の長手方向は、本明細書中で「水平」面であると考えられる平
面を規定し、この平面に垂直な方向は、「垂直」と考えられる。「水平」および
「水平方向に」とい用語は、薄膜の平面方向（すなわち、水平方向に平行）を指
す。
【００４９】 図１３は、図１、２、３、４、５、６、７、８、および９のメモリセル１０、
４０、６０、８０、１００、１１０、１２０、１３０、１６０と本明細書の実施
形態の他の改変例とをそれぞれ製造するための、一般化された液体ソース堆積プ
ロセス３００の工程を示すフローチャートである。図７に示す強誘電体メモリ１
２０は、本明細書の好適な実施形態であり、そのため、本明細書中で開示した製
造方法は、メモリ１２０の構造と関連させながら説明される。しかし、強誘電体
薄膜中の誘電体化合物の傾斜機能の有用な特徴は、本明細書中で開示された基本
的な構造を様々に変更した構造に対して適用可能であり、本明細書中で開示され
ている一般化された製造方法を様々に変更した方法により製造可能である。
【００５０】 工程３１０において、ウェハ１１は、好適にはウェハをＨ2ＳＯ4中に３０分間
浸漬することにより洗浄されて汚染物質が除去される。次いで、ウェハは１０：
１のＢＯＥ中に５分間浸漬され、これによりウェハ上に形成された可能性のある
全ての自然酸化物が除去される。フィールド酸化物８２は、炉内で成長させ、好
適には厚さ５００ナノメートル（ｎｍ）まで成長させる。ソース／ドレイン領域
１４および１６ならびにチャネル領域１８は次いで、従来のドーピング方法によ
り形成される。この形成は、通常のフォトレジスト、エッチングおよびフィール
ド酸化物を除去するための剥離工程を含み、その後、好適にはリン拡散工程が続
く。好適には、チャネル領域１８のドーピングは、２×１０15〜１０17原子／ｃ
ｍ3の範囲であり、最も好適には１０16〜１０17原子／ｃｍ3であり、これにより
約１オーム〜５オームの抵抗が提供される。好適には、ソース／ドレイン領域の
ドーピングは、１０19〜１０20原子／ｃｍ3の範囲である。
【００５１】 工程３１２において、強誘電体化合物および誘電体構成物の様々な構成要素の
初期前駆体から、強誘電体ＦＧＭ薄膜の第１の前駆体混合物が調製される。強誘
電体化合物は典型的には、複雑な金属酸化物であり、好適には層状超格子材料（
例えば、化学量論式ＳｒＢｉ2Ｔａ2Ｏ9を有するストロンチウムビスマスタンタ
ル酸化物など）である。誘電体化合物は典型的には、単一の金属酸化物であり、
好適にはＺｒＯ2である。好適には、金属酸化物は、いわゆる金属有機堆積（ｍ
ｅｔａｌ ｏｒｇａｎｉｃ ｄｅｐｏｓｉｔｉｏｎ、「ＭＯＤ」）方法を用いて
形成される。個々のＭＯＤ前駆体は、各金属（例えば、誘電体化合物の場合はジ
ルコニウム、強誘電体化合物の場合はストロンチウム、ビスマス、およびタンタ
ル、または金属アルコキシドとカルボン酸またはカルボン酸とアルコール）を相
互作用させ、その反応物を溶媒に溶解させることにより形成される。使用可能な
カルボン酸としては、２−エチルヘキサン酸、オクタン酸、およびネオデカン酸
（ｎｅｏｄｅｃａｎｏｉｃ ａｃｉｄ）があり、好適には２−エチルヘキサン酸
である。使用可能なアルコールとしては、２−メトキシエタノール、１−ブタノ
ール、１−ペンタノール、１−ヘキサノール、２−ヘキサノール、３−ヘキサノ
ール、２−エチル−１−ブタノール、２−エトキシエタノール、および２−メチ
ル−１−ペンタノールがあり、好適には２−メトキシエタノールである。使用可
能な溶媒としては、キシレン、ｎ−オクタン、２−メトキシエタノール、ｎ−ブ
チルアセテート、ｎ−ジメチルホルムアミド、２−メトキシエチルアセテート、
メチルイソブチルケトン、メチルイソアミルケトン、イソアミルアルコール、シ
クロヘキサノン、２−エトキシエタノール、２−メトキシエチルエーテル、メチ
ルブチルケトン、ヘキシルアルコール、２−ペンタノール、酪酸エチル、ニトロ
エタン、ピリミジン、１、３、５トリオキサン、イソ酪酸イソブチル、プロピオ
ン酸イソブチル、プロピオン酸プロピル、乳酸エチル、ｎ−ブタノール、ｎ−ペ
ンタノール、３−ペンタノール、トルエン、エチルベンゼン、１−ブタノール、
１−ペンタノール、２−ペンタノール、１−ヘキサノール、２−ヘキサノール、
３−ヘキサノール、２−エチル−１−ブタノール、２−エトキシエタノール、お
よび２−メチル−１−ペンタノールならびに他の多数がある。金属、金属アルコ
キシド、酸、およびアルコールを反応させて金属−カルボン酸アルコキソ、金属
−カルボキシレート、および／または金属アルコキシドの混合物を形成する。こ
の混合物を、加熱および必要に応じて攪拌し、金属−酸素−金属結合を形成し、
上記反応によって生じた低沸点の有機物を全て煮沸除去する。初期ＭＯＤ前駆体
は通常は、使用前にバッチ単位で作成および導入し、最終前駆体混合物は通常は
、基板へ塗布する直前に調整される。最終調整工程は典型的には、混合、溶媒交
換、および希釈を含む。
【００５２】 ＭＯＤ技術を用いて金属酸化物薄膜を堆積させる際、揮発性の特定の金属成分
に過剰な量の前駆体化合物が含まれる場合がよくある。例えば、ＰＺＴを形成す
る際、液体前駆体中に過剰な鉛が約１０％まで含むことがよくある。同様に、ビ
スマスを含む層状超格子層材料を形成する際、過剰なビスマスが約９〜１０％ま
で含むことがよくある。
【００５３】 好適な実施形態において、１９９６年５月２１日にＣａｒｌｏｓ Ａ． Ｐａ
ｚ ｄｅ Ａｒａｕｊｏらに付与された米国特許第５，５１９，２３４号と、１
９９５年７月１８日にＷａｔａｎａｂｅらに付与された米国特許第５，４３４，
１０２号とに記載されているような層状超格子材料が用いられる。以下に説明す
る実験例において、最終化学式ＳｒＢｉ2Ｔａ2Ｏ9を有する層状超格子材料スト
ロンチウムビスマスタンタル酸化物が用いられた。電極５６は好適にはプラチナ
であるが、他の金属および導体でもよい。
【００５４】 図１３の方法３００の工程３１４において、第１の最終前駆体混合液のコーテ
ィングが基板に塗布される。この第１の前駆体混合物は、規定された濃度の強誘
電体化合物と誘電体化合物とを含み、これらのうちどちらかが０であり得る混合
物である。方法３００において、スピンコーティング方法が考えられる。好適に
は、基板上に第１の前駆体のスピンコートを１５００ｒｐｍで３０秒の間堆積さ
せて液体コーティングを形成する。工程３１８において、この第１の液体コーテ
ィングを処理する。この処理工程は、真空へさらすこと、紫外線照射へさらすこ
と、乾燥、加熱、ベーキング、高速熱処理、およびアニーリングからなる群から
選択された処理を含み得る。工程３１６における処理は典型的には、乾燥、高速
熱処理（「ＲＴＰ」）、およびアニーリングを含む。乾燥工程は典型的には、１
６０℃で１分間行った後に２６０℃で４分間行われる。ＲＴＰ工程は典型的には
、１００℃／秒のランピング速度を用いて７２５℃で３０秒間行われる。炉によ
るアニーリング工程は好適には、酸素雰囲気中で８００℃で６０分間行われ、こ
れにより水平領域２４中の強誘電体化合物および誘電体化合物を結晶化させる。
工程３１８において、別の水平領域を形成するための第２の液体コーティング用
の第２の前駆体混合物が調整される。工程３２０において、第２の前駆体混合物
が塗布される。工程３２２において、工程３１６における処理工程と同様に、工
程３２０において形成された液体コーティングが処理される。強誘電体ＦＧＭ薄
膜２０中にさらなる水平領域が形成される場合、さらなる最終前駆体混合物が調
整され（工程３２４）、塗布され（工程３２６）、処理される（工程３２８）。
全ての液体コーティングが塗布および処理されると、工程３３０において最終ア
ニーリングが行われ得る（例えば、８００℃で６０分間）。工程３１０〜３３０
から生じた強誘電体ＦＧＭ薄膜２０は、垂直方向に強誘電体化合物および誘電体
化合物の傾斜濃度を有する複数の水平領域を含む。上記工程を行うと、厚さが４
０〜４００ｎｍ（好適には８０〜２００ｎｍ）の強誘電体ＦＧＭ薄膜２０が得ら
れる。最後に、工程３３２において、ゲート電極３０が形成される。好適には、
ゲート電極は、スパッタリング堆積により２００ｎｍの厚さの層が作成されたプ
ラチナを含む。
【００５５】 ミスティング装置への標準初期液体前駆体の質量流量を変更することにより、
ミストを形成するために用いられる前駆体混合物溶液の組成を簡単に変化させる
ことが可能で、これにより基板上への液体コーティングを簡単に変化させること
が可能となるので、マルチスピンコーティング（ｍｕｌｔｉｃｏａｔ ｓｐｉｎ
）方法よりもミスト堆積方法の方がより効率的である。図１４は、一般化された
ミスト堆積装置の図である。初期前駆体ＰｒＡ、ＰｒＢ、およびＰｒＣのソース
はそれぞれ、参照符号４１０、４１４、および４１８を有する。各前駆体のソー
スは、流量コントローラ（ｌｉｑｕｉｄ ｆｌｏｗ ｃｏｎｔｒｏｌｌｅｒ）と
関連付けられる。例えば、ＰｒＡはストロンチウム初期前駆体およびタンタル初
期前駆体を含む液体前駆体であり得、ＰｒＢはビスマスの前駆体であり得、Ｐｒ
Ｃは酸化ジルコニウム（ＺｒＯ2）の前駆体であり得る。強誘電体化合物および
誘電体化合物の傾斜は、ソース４１０、４１４、および４１８から流量コントロ
ーラ４１２、４１６、および４２０をそれぞれ通じて液体混合装置４２２への相
対質量流量を変更することにより、最終強誘電体ＦＧＭ薄膜２０中に形成可能で
ある。各流量は、強誘電体ＦＧＭ薄膜２０中の化合物の漸次的な傾斜濃度を生成
するよう連続的かつ漸次的に変更可能である。また、流量は傾斜濃度に段階を設
けるよう個別の段階で変更することもできる。混合液のストリームは、液体混合
装置４２２からミスティング装置４２４へと流れる。ミストを形成する１種類の
ガスまたは複数の種類が混合されたガスもまた、ミスティング装置４２４に入る
。ミストキャリアガスは、アルゴンなど純不活性ガスであり得、または酸素など
の何らかの反応性ガスを含み得る。ミスティング装置は、１つまたは複数の従来
からのミスト生成手段を用い得、これらの手段には、超音波およびベンチュリミ
スティングプロセスが含まれる。ミストは、基板が配置されているミスト堆積チ
ャンバ４３０に流入する。このミストが基板上に液体コーティングを形成する。
液体コーティングの組成は、ミストの組成が変化するにつれ、垂直方向に変化す
る。液体コーティングの厚さが所望の厚さになると、液体コーティングは強誘電
体ＦＧＭ薄膜２０を形成するよう処理される。この処理工程は、真空へさらすこ
と、紫外線照射へさらすこと、乾燥、加熱、ベーキング、高速熱処理、およびア
ニーリングからなる群から選択されたプロセスを含み得る。残ったミストおよび
キャリアガスは、排出システム４３２を介して除去される。
【００５６】 図１５は、本発明による傾斜機能濃度を有する強誘電体ＦＧＭ薄膜を形成する
ための、一般化されたミスト堆積プロセス５００についてのプロセスフロチャー
トである。工程５１０において、初期前駆体（好適にはＭＯＤ前駆体）が調製さ
れる。工程５１２において、図１３を参照しながら述べたように基板が調整され
、工程５１４において、この基板はミスト堆積チャンバ４３０中に配置される。
流量コントローラを用いて、強誘電体ＦＧＭ薄膜２０の強誘電体化合物および誘
電体化合物を形成するための初期前駆体の質量流量を制御し、工程５１６におい
て、初期前駆体が混合され、これにより前駆体混合物が形成される。工程５１８
において、前駆体混合物のミストが形成され、工程５２０において、このミスト
は、液体堆積反応器中に流入され、基板上に液体コーティングを形成する。工程
５２０の一連の液体堆積工程の間、工程５２２において前駆体混合物の化学量論
が変化する。その結果、堆積した液体コーティングの組成は垂直方向に変化し、
工程５２４において液体コーティングが処理された後、強誘電体ＦＧＭ薄膜２０
の強誘電体化合物および誘電体化合物の傾斜濃度が形成される。この処理工程は
、真空へさらすこと、紫外線照射へさらすこと、乾燥、加熱、ベーキング、高速
熱処理、およびアニーリングからなる群から選択されたプロセスを含み得る。工
程５２６において、ゲート電極を強誘電体薄膜２０上に堆積することにより、メ
モリ構造が完成する。
【００５７】 本発明による傾斜機能組成（ｆｕｎｃｔｉｏｎａｌ ｃｏｍｐｏｓｉｔｉｏｎ
ａｌ ｇｒａｄｉｅｎｔｓ）を有する強誘電体ＦＧＭ薄膜２０を形成する好適な
方法は、化学蒸着法（ＣＶＤ）である。図１６は、本発明による強誘電体ＦＧＭ
薄膜を形成するための、一般化された好適なマルチソースＣＶＤ装置の図である
。図１７は、本発明による強誘電体ＦＧＭ薄膜を形成するための好適なマルチソ
ースＣＶＤ法７００を示し、この方法については、図１６を参照しながら説明す
る。工程７１０において、初期前駆体（好適にはＭＯＤ前駆体）が調製され、ソ
ース６１０、６１４および６１８中に配置される。工程７１２において、図１３
の工程３１０を参照しながら述べたように基板が調製され、工程７１４において
、この基板はＣＶＤ反応器中に配置される。流量コントローラ６１２、６１６お
よび６２０を用いて、液体ミキサ６２２への前駆体の質量流量が制御され、これ
により、前駆体は混合され、工程７１６において前駆体混合物が形成され得る。
工程７１８において、混合された最終液体前駆体は好適にミスト生成器（ｍｉｓ
ｔｅｒ）６２４中に供給され、ミスト生成器は、超音波およびベンチュリミスト
生成（ｖｅｎｔｕｒｉ ｍｉｓｔｉｎｇ）を含むあらゆる適切なミスト生成手段
を用いてミストを生成する。ガスマニホルド６２６は、ミストを生成および搬送
するためのキャリアガスを制御する。ミストのストリームは、ガス化装置６２８
に流入し、工程７２０において液体ミスト粒子がガス化され、これにより、有意
な初期反応を生じることなく第１の気化混合物が形成される。初期反応を回避す
る方法としては、不活性キャリアガスを用いる方法と、大きな表面積対体積比を
有する小さなサイズの粒子（０．５〜５ミクロン）を形成する方法と、滞留時間
を短時間にとどめる方法と、低いガス発生温度（２００℃未満）を用いる方法と
がある。工程７２２において、第１のガス化前駆体ストリームからの第１の気化
混合物が、蒸着堆積反応器６３０に供給され、酸素反応ガスと混合され、加熱さ
れた基板上で反応し、材料の固体薄膜が形成される。工程７２４において、初期
前駆体の液体ミキサ６２２への質量流量が変更され、これにより、ミストストリ
ームの組成が変化し、ＣＶＤ反応器に入る第２の気化混合物の組成も変化する。
液体前駆体の質量流量は、ここでもやはり入口の気化混合物の組成が変化するよ
うに漸次的または段階的に変更され得る。その結果、基板上に堆積した固体薄膜
は、入口の気化前駆体の変化した組成に相当する組成傾斜を有する。工程７２６
において、堆積した固体薄膜は、処理され、これにより強誘電体ＦＧＭ薄膜２０
が形成される。この処理工程は、真空へさらすこと、紫外線照射へさらすこと、
乾燥、加熱、ベーキング、高速熱処理、およびアニーリングからなる群から選択
されたプロセスを含み得る。工程７２８において、強誘電体ＦＧＭ薄膜２０上に
ゲート電圧３０が形成される。
【００５８】 ＦＧＭ薄膜に強誘電体材料および誘電体材料の両方が含まれる本発明の第１の
実施形態について、図１３〜１７を参照しながらその製造方法を説明したが、本
発明によるこの方法は、ＦＧＦ薄膜の製造にも同様に適用可能である。本発明に
よるＦＧＦ薄膜は、同様の種類のＭＯＤ前駆体化合物を用いて製造することがで
きる。
【００５９】 （実施例１） 本発明による強誘電体ＦＧＭ薄膜および非ＦＧＭ複合体薄膜を、シリコン基板
上のプラチナ電極上に堆積させた。結晶学的ｘ線研究を行い、堆積した薄膜の構
造を判定した。次いで、上部電極を薄膜上に堆積させ、キャパシタを形成した。
このキャパシタについて電子的測定を行い、強誘電特性について研究した。
【００６０】 シリコン半導体基板８１２、二酸化ケイ素層８１４、チタン酸化物接着層８１
６、およびＰｔ下部電極８１８を有する半導体ウェハ８１０上に、図１８〜２５
に示すような多様な複合体組成を有する傾斜機能材料の強誘電体ＦＧＭ薄膜と非
ＦＧＭ薄膜とが形成された。この強誘電体化合物（ストロンチウムビスマスタン
タル酸化物（「ＳＢＴ」））用に、０．２ＭのＭＯＤ前駆体溶液が調製され、用
いられた。ＳＢＴは層状超格子材料である。このＭＯＤ前駆体は、ｎ−オクタン
系の溶媒中に、ストロンチウム２−ヘキサノン酸エチル、ビスマス２−ヘキサノ
ン酸エチル、およびタンタル２−ヘキサノン酸エチルを含み、その相対モル比は
、化学量論的に非平衡な化学式ＳｒＢｉ2.2Ｔａ2Ｏ9に相当した。誘電体化合物
ＺｒＯ2用に０．２ＭのＭＯＤ前駆体溶液も調製された。このＺｒＯ2前駆体は、
ｎ−オクタン溶媒中に、ジルコニウム２−ヘキサノン酸エチルを含んでいた。こ
の液体前駆体をスピンオンコーティングを用いて塗布した。コーティングを行う
直前に、ｎ−酢酸ブチルを加えることにより全ての溶液を０．１Ｍに希釈した。
図１８〜２５に示す強誘電体ＦＧＭ薄膜の各水平領域は、次なる液体コーティン
グを塗布する前に、液体コーティングの塗布および処理を行うことにより形成し
た。ＳＢＴ前駆体およびＺｒＯ2前駆体の前駆体混合溶液を作成することにより
、ＳＢＴおよびＺｒＯ2の両方を含む水平領域が形成された。
【００６１】 図１８〜２５に示す薄膜を形成するために、一連のｐ型１００Ｓｉウェハ８１
０を酸化させて二酸化ケイ素層８１４を形成した。約５０ｎｍの厚さの実質的に
チタンからなる接着層を基板上に堆積させ、その後の高温処理の間の酸化により
、チタン酸化物層８１６が生じた。接着層８１６上に、厚さが３００ｎｍのプラ
チナ下部電極８１８を形成した。次いで、ウェハを低真空状態において１８０℃
で３０分間脱水した。
【００６２】 表１は、前駆体の組成およびこれらの実験の薄膜をコーティングする順番のリ
ストである。順次塗布される各スピンコーティング液用の各前駆体混合物溶液の
組成は、表１の下の記号の説明（ｋｅｙ）に記載されている文字Ａ〜Ｆにより示
される。
【００６３】
【表１】 記号の説明 Ａ＝溶液−１００％のＳＢＴ溶液 Ｂ＝溶液−８０％のＳＢＴ溶液および２０％のＺｒＯ2溶液からな
る混合物 Ｃ＝溶液−６０％のＳＢＴ溶液および４０％のＺｒＯ2溶液からな
る混合物 Ｄ＝溶液−４０％のＳＢＴ溶液および６０％のＺｒＯ2溶液からな
る混合物 Ｅ＝溶液−２０％のＳＢＴ溶液および８０％のＺｒＯ2溶液からな
る混合物 Ｆ＝溶液−１００％のＺｒＯ2溶液 Ａ〜Ｆから選択した組成を有する前駆体混合物の０．１モル溶液からなる第１
のスピンコーティングを、表１に示す選択されたスピン速度（ｒｐｍ）で４０秒
間、下部電極８１８上に堆積させた。堆積したスピンコーティングを１６０℃で
１分間乾燥し、次いで２６０℃で４分間乾燥した。第１のスピンコーティングに
、５ｌ／分の酸素流量を用いて８００℃で１０分間炉アニーリングを行い、１０
分間炉中に「プッシュ（ｐｕｓｈ）」し、１０分間炉から「プル（ｐｕｌｌ）」
した。各後のスピンコーティングについて、このスピンコーティング、乾燥およ
びアニーリング工程からなる順番を繰り返し、サンプル１〜４について全部で６
回のスピンコーティングを行い、サンプル５〜１０について全部で２回のスピン
コーティングを行った。形成された薄膜全体の厚さは、約２６０ｎｍ以下であっ
た。
【００６４】 サンプル１〜１０に対して、標準的な結晶学的ｘ線測定を行った。ｘ線測定を
行った後、厚さが約２００ｎｍのプラチナ上部電極層（図１８〜２５中図示せず
）を、各サンプルウェハの薄膜上に堆積させた。これらのプラチナおよび強誘電
体ＦＧＭ薄膜層に、イオンミリングを行ってキャパシタを形成し、次いでアッシ
ングを行い、その後第２のＯ2アニーリングを８００℃で３０分間行った。キャ
パシタの表面積は、約６９００平方ミクロンであった。サンプル２のキャパシタ
のキャパシタンスを測定し、サンプル３について疲労試験を行った。
【００６５】 図１８に示す構造に相当するＦＧＭ薄膜を有するサンプル１は、液体前駆体の
６回の連続するコーティングを堆積および処理することにより形成した。前駆体
コーティングは、表１に示す組成を有し、第１のコーティングはＳＢＴ溶液であ
り、コーティング２〜５は増加する比のＺｒＯ2前駆体を有し、スピンコーティ
ング６はＺｒＯ2前駆体のみを含んでいた。従って、サンプル１中の薄膜は、６
個の水平領域８２４、８２６、８２８、８３０、８３２、および８３４を有し、
これらの領域中、ＳＢＴまたはＳＢＴの構成原子の傾斜濃度は、垂直方向に上方
にいくにつれてマイナスとなり、ＺｒＯ2およびＺｒ原子の傾斜濃度は、垂直方
向に上方にいくにつれてプラスとなっていた。サンプル２の場合、図１９に示す
ように、スピンコーティングの順番が反転していた。サンプル２に相当する薄膜
８４２は、６つの水平領域８４４〜８５４を有し、これらの領域中、ＳＢＴまた
はＳＢＴの構成原子の傾斜濃度は、垂直方向に上方にいくにつれてプラスとなり
、ＺｒＯ2およびＺｒ原子の傾斜濃度は、垂直方向に上方にいくにつれてマイナ
スとなっていた。サンプル３は、回転速度が１５００ｒｐｍではなく３０００ｒ
ｐｍであった点以外はサンプル１の場合と同じ順番の工程で形成された。同様に
、サンプル２の場合と同じ工程を用いてサンプル４を製造したが、サンプル４の
場合は３０００ｒｐｍの回転速度を用いた。
【００６６】 サンプル１〜４と対照的に、サンプル５〜１０中の薄膜はＦＧＭ薄膜ではない
。すなわち、サンプル５〜１０中の薄膜の形成工程は、水平領域全体にわたる傾
斜濃度を用いていない。サンプル５〜１０を作成するには、２つのスピンコーテ
ィングを個別に塗布し、連続的に処理する。しかし、表１およびそれに相当する
図２０〜２５に示すように、これらの２つの個別のスピンコーティングの各々の
前駆体の組成は同じであった。その結果、各薄膜全体を通して組成は均一となっ
た。図２０に相当するサンプル５中の薄膜は、純ＺｒＯ2前駆体を用いて形成さ
れた。サンプル６（図２１）において、前駆体混合物は２０％がＳＢＴの前駆体
であった。表１および図２３〜２５に示すように、スピンオン前駆体中のＳＢＴ
前駆体の割合は段階的に増加し、これにより、サンプル１０（図２５）用の薄膜
前駆体は純ＳＢＴ前駆体となった。
【００６７】 図２６は、サンプル１〜４に対する従来の結晶学的ｘ線解析の結果を示す。図
２６において、強誘電体層状超格子材料ＳＢＴに関連するピークには「Ｙ１」が
付いている。ＳＢＴについてのこれらのピークは、サンプル１および２の実験結
果において極めて明瞭であり、サンプル２（図１９）についてのピークの方がい
くぶん顕著である。ＳＢＴの濃度はｘ線解析が行われる薄膜上部の近隣で１番高
くなるため、これは予想されるべき結果である。サンプル３および４のピークは
、サンプル１および２の場合よりも顕著ではない。サンプル３および４は、サン
プル３および４の回転速度は１５００ｒｐｍではなく３０００ｒｐｍである点を
除いて、サンプル１および２の場合と同じプロセスを用いて製造された。
【００６８】 図２７は、サンプル５〜１０について従来の結晶学的ｘ線解析を行った結果を
示す。図２７中、強誘電体層状超格子材料ＳＢＴに関連するピークには、「Ｙ１
」が付いている。ＳＢＴについてのこれらのピークは、薄膜（図２５）が純ＳＢ
Ｔ前駆体を用いて作成されたサンプル１０の実験結果において最も明瞭である。
２０モルパーセントのＺｒＯ2および８０％のＳＢＴ（図２４）の前駆体混合物
から製造されたサンプル９において、ＳＢＴのピークは明らかに減衰している。
サンプル７および８（それぞれ図２２および２３）において、識別可能なＳＢＴ
ピークは存在しなかった。従って、（１，１，１）格子ピークは他の無関係の結
晶性化合物と関連し得る。同様に、サンプル５および６（それぞれ図２０および
２１）において、ＳＢＴピークは識別され得なかった。
【００６９】 図２６および２７に示す試験結果を比較すると、ＦＧＭ構造の有用性がはっき
りと分かる。サンプル１〜４の傾斜機能ＦＧＭ薄膜は、薄膜全体に対して平均化
したＳＢＴのモル比はわずか５０％だったが、はっきりとＳＢＴピークを示した
。実際、サンプル１および２の測定結果は、薄膜が１００％のＳＢＴであったサ
ンプル１０の測定結果に非常に類似していた。それとは対照的に、非ＦＧＭ薄膜
中に６０％のＳＢＴを含むサンプル８の結果は、ＳＢＴピークを示さない。
【００７０】 図２８は、サンプル２のキャパシタンス測定値を比誘電率の値に変換し、グラ
フにプロットしたものである。サンプル２（図１９）のＦＧＭ薄膜の誘電率は、
約９０の値を有し、この値は、ＳＢＴ薄膜に関する典型的な値である約４００か
らみて望ましい低下である。±１０ボルト電圧の電圧範囲において誘電率の電圧
依存性は、ＦＧＭ薄膜の強誘電特性を示す。キャパシタに３．２×１０10の三角
波サイクルを１０ボルトおよび１ＭＨｚの周波数の振幅で印加することにより、
サンプル３に対して疲労試験を行った。このサイクルを行う前後の強誘電体ＦＧ
Ｍ薄膜の分極の差は、分極測定では識別できなかった。これにより、ＦＧＭ薄膜
中のＳＢＴの疲労への耐性が確認された。
【００７１】 （実施例２） ＰＺＴが傾斜機能しているＦＧＦ薄膜を、ＭＯＤ技術を用いて製造した。鉛、
ジルコニウム、およびチタンを含む５種類の金属アルコキシド前駆体を調製した
。これらの前駆体のジルコニウムとチタンとの相対モル組成（Ｚｒ／Ｔｉ）はそ
れぞれ、５５／４５、６０／４０、６５／３５、７０／３０および７５／２５で
あった。処理中、基板の温度が上昇して揮発する鉛の損失を補償するために、１
０％の過剰鉛を混合した。これらの５種類の前駆体溶液を、Ｓｉ／ＳｉＯ2／Ｔ
ｉ（２０ｎｍ）／Ｐｔ（２００ｎｍ）基板上に順番にスピンコーティングした。
各層を、次の層をスピンコーティングする前に、１６０℃で２分間ベーキングし
、２６０℃で４分間ベーキングした。次いで、各層を酸素雰囲気下で６００℃で
３０分間アニーリングし、結晶化させた。ＰＺＴ−ＦＧＦ薄膜の厚さは、２６０
ｎｍであった。アニーリング後、厚さが２００ｎｍのプラチナの上部電極をスパ
ッタリングし、その後、パターン形成の後工程を行い、最終アニーリングを行っ
て金属−強誘電体−金属（「ＭＦＭ」）キャパシタを形成した。キャパシタの面
積は、１０００〜４６０００μｍ2であった。
【００７２】 ５、８、および１０ボルトの１０ｋＨｚの正弦波信号を例示的キャパシタにそ
れぞれ印加することにより、ヒステリシス曲線を測定した。図２９および３０の
グラフは、この測定結果を示す。図２９に示すように、正弦波が上部電極に印加
されたとき、電荷分極は、印加電圧が５Ｖから１０Ｖに増加するのに伴って上方
にシフトした。しかし、図３０のグラフに示すように、正弦波が下部電極に印加
されたとき、電荷分極は、印加電圧が増加するのに伴って下方にシフトした。図
２９および３０に示す結果を解析すると、この分極シフトの方向はＦＧＦ薄膜の
組成傾斜の方向に関連することが分かった。従って、従来にないヒステリシス挙
動は、ＦＧＦ薄膜の傾斜機能に関連する。さらに、印加電圧が大きくなるほど、
シフトの程度も大きくなる。
【００７３】 図３１および３２は、−５Ｖ〜＋５Ｖのバイアスで１ＭＨｚにおける小信号キ
ャパシタンス対電圧測定（「Ｃ−Ｖ」）の結果である。電圧バイアスが上部電極
に印加されたときに生じた曲線（図３１）と、電圧バイアスが下部電極に印加さ
れたときに生じた曲線（図３２）との間には、明らかに差異がある。図３１中の
２つのキャパシタンスピークＡとＢとの間の差異は、ＦＧＦ薄膜は方向依存性を
有し、これにより、正バイアスおよび負バイアス間が非対称となることを示す。
２つの最大値が発生した場所である２つのポイントＣとポイントＤとの間の電圧
差は、ＦＧＦ材料のビルトイン電界を示す。
【００７４】 （実施例３） 金属−強誘電体−金属（「ＭＦＭ」）キャパシタと、金属−絶縁体−半導体（
「ＭＩＳ」）キャパシタとを形成した。ＭＦＭキャパシタは、ＳｒＢｉ2.2（Ｔ
ａ1-xＮｂx）2Ｏ9（ｘ＝１またはｘ＝０．８）の化学量論式に相当する層状超格
子材料を形成するための前駆体を用いて作成した。これらのＭＦＭキャパシタは
、従来に無いヒステリシスを示した。これらのＭＦＭ構造およびＭＩＳ構造を直
列に接続し、ＭＦＭ−ＭＩＳ回路を形成した。ＭＦＭ−ＭＩＳ回路のキャパシタ
ンス対電圧（「Ｃ−Ｖ」）測定を行って、メモリウィンドウ△Ｖおよび△ＶとＶ c との関係を判定した。
【００７５】 ｎ−オクタン溶媒中のストロンチウム２−ヘキサノン酸エチル、ビスマス２ヘ
キサノン酸エチル、ニオブ２−ヘキサノン酸エチルおよびタンタル２−ヘキサノ
ン酸エチル（適用可能な場合）をそれぞれ有する初期ＭＯＤ前駆体溶液を用いて
、０．２のモルの最終前駆体溶液を調製した。
【００７６】 この最終液体前駆体溶液から、強誘電体薄膜を作成した。この０．２モルの最
終液体前駆体は、実験式ＳｒＢｉ2.2（Ｔａ0.2Ｎｂ0.8）2Ｏ9またはＳｒＢｉ2.2 Ｎｂ2Ｏ9に相当する各金属元素に対する個々の初期金属有機前駆体を混合するこ
とにより作成した。
【００７７】 層状超格子化合物を含む強誘電体キャパシタの形成については、Ｗａｔａｎａ
ｂｅによる米国特許第５，４３４，１０２号に記載されている。
【００７８】 一連のプライムグレード（１００）配向したｐ型Ｓｉウェハを酸化させて、二
酸化ケイ素層を形成した。実質的にチタンからなる層をその基板上に堆積した。
このチタンを炉アニーリングにより酸化し、ＴｉＯ2層を形成した。次いで、厚
さが３００ｎｍのプラチナ下部電極を形成した。次いで、ウェハを低真空中で１
８０℃で３０分間脱水した。
【００７９】 スピンオン技術を用いて、最終前駆体溶液を基板に塗布した。２種類の液体コ
ーティングをサンプルに塗布した。最終液体前駆体は、ｎ−酢酸ブチルを付加す
ることにより、使用する直前に０．１モル濃度に希釈された。最終前駆体の０．
１モル溶液の第１のスピンコーティングを、１１００ｒｐｍで４０秒間下部電極
３１８上に堆積した。このスピンコーティングを１６０℃で１分間乾燥し、２６
０℃で４分間乾燥した。この第１のスピンコーティングを５ｌ／分の酸素流量で
、８００℃で１０分間アニーリングし、１０分間「プッシュ」し、１０分間「プ
ル」した。第２のスピンコーティングでも、このスピンコーティングおよび乾燥
の順番を繰り返した。第２のスピンコーティングを乾燥した後、ウェハを５ｌ／
分の酸素流量で、８００℃で６０分間アニーリングし、１０分間「プッシュ」し
、１０分間「プル」した。プラチナをスパッタリング堆積し、２００ｎｍの厚さ
の上部電極層３２２を作成した。プラチナ薄膜および強誘電体薄膜に対してイオ
ンミリングを行ってキャパシタを形成し、次いでアッシングを行い、次いで第２
のＯ2アニーリングを８００℃で３０分間行った。キャパシタをパターン形成し
、これによりこれらのＭＦＭキャパシタの表面積ＡMFMは、４３０１平方ミクロ
ンおよび６９４０平方ミクロンとなった。
【００８０】 各ＭＩＳ構造物を作成するために、６〜１０Ωｃｍの抵抗率を有するプライム
グレード（１００）配向したｐ型シリコンウェハを、Ｈ2Ｏ2／ＮＨ4ＯＨ／Ｈ2Ｏ
溶液（体積比は１／１／８）中に７０℃で３０分間浸漬することにより洗浄した
。このウェハを、脱イオン水ですすぎ、乾燥した。次いで、このウェハを、２０
：１の緩衝ＨＦ溶液に２０〜３０秒間浸漬し、脱イオン水ですすぎ、その後乾燥
した。
【００８１】 ＭＯＤ法を用いてＺｒＯ2絶縁体層をシリコン基板上に堆積させた。ｎ−酢酸
ブチルを付加することにより、０．２Ｍｎ−オクタン系のジルコニウム２−ヘキ
サノン酸エチルの溶液を、０．１Ｍに希釈した。スピンオン技術を用いて、０．
１Ｍの溶液のコーティング液を１５００ｒｐｍのコーター速度で４０秒間塗布し
た。このコーティングを１６０℃で１分間乾燥し、２６０℃で４分間乾燥した。
このスピンコーティング工程および乾燥工程を２回繰り返し、合計３回のコーテ
ィングを行った。次いで、固体コーティングを、５ｌ／分の酸素流量で、８００
℃で６０分間炉アニーリングし、１０分間「プッシュ」し、１０分間「プル」し
た。オージェ電子分光法（「ＡＥＳ」）および透過型電子顕微鏡法（「ＴＥＭ」
）を用いて測定すると、ＺｒＯ2層の厚さが約１３ｎｍであることが分かった。
上記の製造工程の結果、シリコン基板を酸化させることにより、厚さが７ｎｍの
ＳｉＯ2の酸化物層が形成された。
【００８２】 厚さが約２００ｎｍのプラチナ層を、ＺｒＯ2絶縁体層上にスパッタリング堆
積させた。次いで、このプラチナ層にイオンミリングを行って電極を形成し、そ
の後、このプラチナ層を酸素中で８００℃で３０分間炉アニーリングした。その
後、ウェハの上部をフォトレジストで被覆する一方、ウェハの裏側を２０：１の
緩衝ＨＦ溶液で約２分間洗浄し、脱イオン水ですすいだ。このウェハの裏側に、
ＤＣスパッタリングツールを用いて、厚さ６００ｎｍのアルミニウム層をスパッ
タリング堆積させた。フォトレジストを除去した後、ウェハを窒素中で４５０℃
で３０分間炉アニーリングした。ＭＩＳキャパシタの表面積ＡMISは、４６７５
９平方ミクロンであった。
【００８３】 図３３および３４は、化学量論式ＳｒＢｉ2.2Ｎｂ2Ｏ9に相当する金属成分を
有する前駆体を用いて形成された例示的ＭＦＭキャパシタの分極を測定した結果
を示す。試験を行った例示的ＭＦＭキャパシタの面積は、６９４０μｍ2であっ
た。１０ｋＨｚの正弦波信号を例示的キャパシタに印加することにより、ヒステ
リシス曲線が生じた。図３３に示すように、正弦波が上部電極に印加されたとき
、分極電荷は、印加電圧が増加するにつれて下方にシフトする。しかし、図３４
のグラフに示す通り、正弦波が下部電極に印加されたとき、分極電荷は、印加電
圧が増加するにつれて上方にシフトする。さらに、印加電圧が大きくなるほど、
シフトの程度も大きくなる。この種類の従来にないヒステリシス挙動は、実施例
２のＦＧＦ中で観察された挙動に類似する。化学量論式ＳｒＢｉ2.2（Ｔａ0.2Ｎ
ｂ0.8）2Ｏ9に相当する金属成分を有する前駆体を用いて形成された例示的ＭＦ
Ｍキャパシタに対して、同様の測定を行ったところ、図３３および３４に示すヒ
ステリシス挙動に類似する従来にないヒステリシス挙動が測定された。
【００８４】 図３５および３６は、強誘電体ＦＥＴに類似するがソースおよびドレイン領域
が存在しないＭＦＭ−ＭＩＳ回路上で行われたＣ−Ｖ測定の結果を示すグラフで
ある。このＭＦＭキャパシタは、図３３および３４に関して説明したキャパシタ
と同じ組成（すなわち、ＳｒＢｉ2.2Ｎｂ2Ｏ9）であったが、その面積は４３０
１μｍ2であった。グラフ上のバックワード挿引とフォワード挿引との間の最大
電圧差を測定することにより、閾値電圧のシフトすなわち「メモリウィンドウ」
△Ｖを計算した。図３５は、ＭＦＭキャパシタの下部電極がＭＩＳの金属電極に
接続されているときのＣ−Ｖ曲線を示す。メモリウィンドウ△Ｖは、線Ａの間で
測定された通り、約４．０ボルトであった。図３６は、ＭＦＭキャパシタの上部
電極がＭＩＳの金属電極に接続されているときのＣ−Ｖ曲線を示す。メモリウィ
ンドウ△Ｖは、線Ｂの間で測定された通り、約３．６ボルトであった。従って、
測定されたＭＦＭ−ＭＩＳシステムのメモリウィンドウ△Ｖは、従来技術で報告
された類似の構造のメモリウィンドウの値よりも大幅に大きかった。大きなメモ
リウィンドウは、ＭＦＭキャパシタで測定された従来にないヒステリシス挙動に
直接関連すると考えられる。ここで測定された従来にないヒステリシス挙動は、
組成傾斜を有するＦＧＦ薄膜で観察された従来にないヒステリシス挙動に類似す
る。
【００８５】 回路密度が高く、電気的特性の良い強誘電体ＮＤＲＯ ＦＥＴメモリを提供す
る強誘電体集積回路を製造する方法および構造について説明してきた。図面中に
記載および本明細書中で説明された特定の実施形態は、例示目的のためであり、
本明細書中の特許請求の範囲に記載されている本発明を限定するものとして解釈
されるべきではない点が理解されるべきである。例えば、本発明では、強誘電体
ＦＧＭ薄膜が任意の強誘電体材料で作成可能であることを意図している。従って
、本発明の強誘電体化合物は、ストロンチウムビスマスタンタル酸化物または他
の層状超格子材料のみに限定されない。強誘電体ＦＧＭ薄膜は、誘電体化合物ま
たは強誘電体化合物のどちらかの複数の傾斜を含み得る。ＦＧＭ薄膜はまた、Ｆ
ＧＦ薄膜と同様の強誘電体化合物の傾斜を含み得る。
【００８６】 さらに、当業者であれば、上述した特定の実施形態を、本発明の概念を逸脱す
ることなく利用し、その改変物を数多く作成することができることは明白である
。例えば、強誘電体傾斜機能材料を集積回路に提供する方法および構造が、強誘
電体非破壊読み出しＦＥＴメモリデバイスを製造するプロセスの重要部分を成す
ことが分かったが、これらの構造および方法は、他の構造およびプロセスと組み
合せることにより上述した本発明の改変例を提供することを可能にする。また、
上述した工程は、いくつかの場合では順番を変えて行うことができ、上述した構
造およびプロセスの代わりに、代替構造および代替プロセスを用いることができ
るる点も明白である。
【図面の簡単な説明】
【図１】 図１は、本発明による強誘電体ＦＥＴメモリの一部の断面図であり、強誘電体
ＦＧＭ薄膜中の強誘電体化合物の傾斜モル濃度は、下方にいくにつれてマイナス
となる。
【図２】 図２は、本発明による強誘電体ＦＥＴメモリの一部の断面図であり、強誘電体
ＦＧＭ薄膜中の強誘電体化合物の傾斜モル濃度は、薄膜の下部から上方にいくに
つれてプラスとなり、薄膜の中央部から上方にいくにつれてマイナスとなる。
【図３】 図３は、本発明による強誘電体ＦＥＴメモリの一部の断面図であり、強誘電体
ＦＧＭ薄膜中の強誘電体化合物の傾斜モル濃度は、薄膜の下部から上方にいくに
つれてマイナスとなり、薄膜の中央部から上方にいくにつれてプラスとなる。
【図４】 図４は、ＭＦＩＳ−ＦＥＴメモリを示し、半導体基板上にゲート酸化物層が配
置され、ゲート酸化物上に界面絶縁体層が配置される。
【図５】 図５は、金属−強誘電体−金属−半導体（「ＭＦＭＳ」）ＦＥＴメモリを示し
、ゲート酸化物層上にフローティング電極が配置される。
【図６】 図６は、浮遊電極の下のゲート酸化物上に接着層が配置されている点以外は図
５の実施形態に類似する実施形態である。
【図７】 図７は、半導体基板のゲート酸化物直上に強誘電体ＦＧＭ薄膜が配置されてい
るＭＦＳ−ＦＥＴメモリを示す。強誘電体化合物の傾斜モル濃度は、薄膜の上部
から下方にいくにつれてマイナスとなる。
【図８】 図８は、半導体基板のゲート酸化物直上に強誘電体ＦＧＭ薄膜が配置されてい
る、５つの水平領域を有するＭＦＳ−ＦＥＴメモリを示す。強誘電体化合物の傾
斜モル濃度は、薄膜の上部から水平領域間に下方にいくにつれてマイナスとなり
、誘電体化合物の傾斜濃度は、下方にいくにつれてプラスとなる。
【図９】 図９は、強誘電体ＦＧＭ薄膜をＦＧＦ薄膜とし、半導体基板のゲート酸化物直
上に強誘電体ＦＧＭ薄膜が配置されている、５つの水平領域を有するＭＦＳ−Ｆ
ＥＴメモリを示す。このＭＦＳ−ＦＥＴメモリにおいて、水平領域の間に、２種
類の金属が傾斜モル濃度している。
【図１０】 図１０は、図７の強誘電体ＦＥＴメモリに等価な回路を示す。
【図１１】 図１１は、図７の強誘電体薄膜の分極状態と、その結果生じた任意に選択され
た２値「１」状態の場合のゲート領域の電子的状態とを示す。
【図１２】 図１２は、図７の強誘電体薄膜の分極状態と、その結果生じた「０」状態の場
合のゲート領域の電子的状態とを示す。
【図１３】 図１３は、強誘電体ＦＥＴメモリを作製するための、一般化された液体ソース
堆積プロセスの工程を示すフローチャートである。
【図１４】 図１４は、本発明の強誘電体ＦＥＴ中に強誘電体ＦＧＭ薄膜を作製するための
一般化されたミスト化堆積装置の図である。
【図１５】 図１５は、本発明による強誘電体ＦＧＭ薄膜を有する強誘電体ＦＥＴを形成す
るための、一般化されたミスト堆積プロセスについてのプロセスフローチャート
である。
【図１６】 図１６は、本発明による強誘電体ＦＥＴ中に強誘電体ＦＧＭ薄膜を形成するた
めの、一般化されたＣＶＤ装置の図である。
【図１７】 図１７は、本発明による強誘電体ＦＧＭ薄膜を有する強誘電体ＦＥＴを形成す
るための、一般化されたＣＶＤプロセスについてのプロセスフローチャートを示
す。
【図１８】 本発明による液体スピンオン方法により形成される実験から得た強誘電体ＦＧ
Ｍ薄膜の模式図であり、この薄膜において、強誘電体化合物は、ストロンチウム
ビスマスタンタル酸化物であり、誘電体化合物ＺｒＯ2は、上方にいくにつれて
プラスの傾斜濃度となった。
【図１９】 本発明による液体スピンオン方法により形成される実験から得た強誘電体ＦＧ
Ｍ薄膜の模式図であり、この薄膜において、強誘電体化合物は、ストロンチウム
ビスマスタンタル酸化物であり、誘電体化合物ＺｒＯ2は、上方にいくにつれて
マイナスの傾斜濃度となった。
【図２０】 図２０は、誘電体化合物ＺｒＯ2のみを含む実験から得た薄膜の模式図である
。
【図２１】 図２１は、ストロンチウムビスマスタンタル酸化物（「ＳＢＴ」）およびＺｒ
Ｏ2の前駆体混合物でできているが、本発明による傾斜機能を有さない実験から
得た薄膜の模式図である。
【図２２】 図２２は、ストロンチウムビスマスタンタル酸化物（「ＳＢＴ」）およびＺｒ
Ｏ2の前駆体混合物でできているが、本発明による傾斜機能を有さない実験から
得た薄膜の模式図である。
【図２３】 図２３は、ストロンチウムビスマスタンタル酸化物（「ＳＢＴ」）およびＺｒ
Ｏ2の前駆体混合物でできているが、本発明による傾斜機能を有さない実験から
得た薄膜の模式図である。
【図２４】 図２４は、ストロンチウムビスマスタンタル酸化物（「ＳＢＴ」）およびＺｒ
Ｏ2の前駆体混合物でできているが、本発明による傾斜機能を有さない実験から
得た薄膜の模式図である。
【図２５】 強誘電体化合物ＳＢＴのみを含む実験から得た薄膜の模式図である。
【図２６】 図２６は、本発明に従って作製された強誘電体ＦＧＭ薄膜の、従来の結晶学的
ｘ線解析を行った結果を示す。
【図２７】 図２７は、強誘電体化合物ＳＢＴおよび誘電体化合物ＺｒＯ2の前駆対混合物
からできているが、傾斜機能を有さない薄膜の、従来の結晶学的ｘ線解析を行っ
た結果を示す。
【図２８】 図２８は、本発明に従って作製された強誘電体ＦＧＭ薄膜への印加電圧の関数
とした比誘電率のグラフである。
【図２９】 図２９は、ＦＧＦキャパシタの上部電極に電圧が印加されたときにＦＧＦキャ
パシタで測定されたヒステリシス曲線のグラフであり、このグラフ中、印加電圧
が５Ｖから１０Ｖに増加するにつれて、分極電荷が上方にシフトした。
【図３０】 図３０は、図２９のＦＧＦキャパシタの下部電極に電圧が印加されたときにＦ
ＧＦキャパシタで測定されたヒステリシス曲線のグラフであり、このグラフ中、
印加電圧が５Ｖから１０Ｖに増加するにつれて、分極電荷が下方にシフトした。
【図３１】 図３１は、電圧バイアスがＦＧＦキャパシタの上部電極に印加されたときに、
図２９〜３０のＦＧＦキャパシタにバイアスを−５Ｖ〜＋５Ｖで１ＭＨｚの小信
号キャパシタンス対電圧（「Ｃ−Ｖ」）測定の結果を示す。
【図３２】 図３２は、電圧バイアスがＦＧＦキャパシタの下部電極に印加されたときに、
図２９〜３０のＦＧＦキャパシタにバイアスを−５Ｖ〜＋５Ｖで１ＭＨｚの小信
号キャパシタンス対電圧（「Ｃ−Ｖ」）測定の結果を示す。
【図３３】 図３３は、ＭＦＭキャパシタの上部電極にバイアス電圧が印加されたときの層
状超格子材料を含むＭＦＭキャパシタのヒステリシス曲線を示し、この曲線にお
いて、印加電圧が増加するにつれて分極電荷が下方にシフトした。
【図３４】 図３４は、ＭＦＭキャパシタの下部電極にバイアス電圧が印加されたときの、
図３３のＭＦＭキャパシタのヒステリシス曲線を示し、この曲線において、印加
電圧が増加するにつれて分極電荷が上方にシフトした。
【図３５】 図３５は、図３３〜３４のキャパシタに類似するＭＦＭキャパシタの下部電極
がＭＦＭ−ＭＩＳ直列回路のＭＩＳの金属電極に接続された場合のＣ−Ｖ曲線を
示す。
【図３６】 図３６は、図３５のＭＦＭキャパシタの上部電極がＭＩＳの金属電極に接続さ
れた場合のＣ−Ｖ曲線を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 パズ デ アラウジョ， カルロス エ イ． アメリカ合衆国 コロラド 80919， コ ロラド スプリングス， ウエスト サン バード クリフス レーン 317 Ｆターム(参考） 5F058 BA11 BA20 BC03 BC04 BC20 BF46 BH01 BJ01 5F083 FR06 FR07 JA01 JA02 JA14 JA15 JA17 JA38 PR33 PR34 5F101 BA62 【要約の続き】 る。

Claims (52)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板（１９）、強誘電体薄膜およびゲート電極（３０
    ）を有する強誘電体ＦＥＴ（１０、４０、６０、８０、１００、１１０、１２０
    、１３０、１６０）であって、該強誘電体薄膜は、強誘電体ＦＧＭ薄膜（２６、
    ５０、７０、９０、２０、１４０、１７０）である、強誘電体ＦＥＴ。
  2. 【請求項２】 前記強誘電体ＦＧＭ薄膜（２６、５０、７０、９０、２０、
    １４０、１７０）は前記半導体基板（１９）上に配置され、前記ゲート電極（３
    ０）は該強誘電体ＦＧＭ薄膜（２６、５０、７０、９０、２０、１４０、１７０
    ）上に配置される、請求項１に記載の強誘電体ＦＥＴ。
  3. 【請求項３】 前記半導体基板（１９）上にゲート酸化物層（８２）がさら
    に配置される、請求項１に記載の強誘電体ＦＥＴ（８０、１００、１１０、１２
    ０、１３０、１６０）。
  4. 【請求項４】 前記ゲート酸化物層（８２）上に絶縁体層（８４）がさらに
    配置される、請求項３に記載の強誘電体ＦＥＴ（８０）。
  5. 【請求項５】 前記強誘電体ＦＧＭ薄膜（２６、５０、７０、９０、２０、
    １４０、１７０）は、第１の金属原子の成分を、強誘電体化合物の化学量論式に
    相当する相対モル比で含み、第２の金属原子の成分を、誘電体化合物の化学量論
    式に相当する相対モル比で含み、該誘電体化合物は、該強誘電体化合物よりも誘
    電率が低く、該強誘電体ＦＧＭ薄膜（２６）の該第１の金属原子および該第２の
    金属原子の該成分は傾斜機能する、請求項１に記載の強誘電体ＦＥＴ。
  6. 【請求項６】 前記強誘電体化合物は強誘電体金属酸化物である、請求項５
    に記載の強誘電体ＦＥＴ。
  7. 【請求項７】 前記強誘電体金属酸化物は強誘電体層状超格子材料である、
    請求項６に記載の強誘電体ＦＥＴ。
  8. 【請求項８】 前記第１の金属原子は、ストロンチウム、ビスマス、タンタ
    ル、およびニオブの金属を含む請求項７に記載の強誘電体ＦＥＴ。
  9. 【請求項９】 前記第１の金属原子は、前記ストロンチウム、ビスマス、タ
    ンタル、およびニオブの金属を、化学量論式ＳｒＢｉ2+y（Ｔａ1-xＮｂx）2Ｏ9
    （０≦ｘ≦１、０≦ｙ≦０．２０）に相当する相対モル比で含む、請求項８に記
    載の強誘電体ＦＥＴ。
  10. 【請求項１０】 前記強誘電体金属酸化物は、ＡＢＯ3型ペロブスカイトで
    ある、請求項６に記載の強誘電体ＦＥＴ。
  11. 【請求項１１】 前記第１の金属原子は、鉛、ジルコニウム、およびタンタ
    ルを含む、請求項１０に記載の強誘電体ＦＥＴ。
  12. 【請求項１２】 前記第１の金属原子は、鉛、ジルコニウム、およびタンタ
    ルを、一般化された化学量論式Ｐｂ1+y（Ｚｒ1-xＴｉx）Ｏ3（０≦ｘ≦１および
    ０≦ｙ≦０．１）で表される相対モル比で含む、請求項１１に記載の強誘電体Ｆ
    ＥＴ。
  13. 【請求項１３】 前記誘電体化合物は、ＺｒＯ2、ＣｅＯ2、Ｙ2Ｏ3、および
    Ｃｅ1-xＺｒxＯ2（０≦ｘ≦１）からなる群から選択される酸化物を含む、請求
    項５に記載の強誘電体ＦＥＴ。
  14. 【請求項１４】 前記強誘電体ＦＧＭ薄膜（２６、５０、７０、９０、２０
    、１４０、１７０）はＦＧＦ薄膜であり、該ＦＧＦ薄膜は、金属原子の成分を、
    複数の強誘電体化合物の化学量論式に相当する相対モル比で含み、該ＦＧＦ薄膜
    は該金属原子の成分の傾斜機能を有する、請求項１に記載の強誘電体ＦＥＴ。
  15. 【請求項１５】 前記強誘電体化合物は強誘電体金属酸化物である、請求項
    １４に記載の強誘電体ＦＥＴ。
  16. 【請求項１６】 前記強誘電体金属酸化物はＡＢＯ3型ペロブスカイトであ
    る、請求項１５に記載の強誘電体ＦＥＴ。
  17. 【請求項１７】 前記金属原子の種類は、鉛、ジルコニウム、およびタンタ
    ルであり、前記化学量論式は、一般化された化学量論式Ｐｂ（Ｚｒ1-xＴｉx）Ｏ 3 で表され、該化学量論式において、ｘは前記傾斜機能に応じて０≦ｘ≦１と変
    化する、請求項１６に記載の強誘電体ＦＥＴ。
  18. 【請求項１８】 前記化学量論式において、０．２５≦ｘ≦０．４５である
    、請求項１７に記載の強誘電体ＦＥＴ。
  19. 【請求項１９】 前記強誘電体金属酸化物は、層状超格子材料である、請求
    項１５に記載の強誘電体ＦＥＴ。
  20. 【請求項２０】 前記金属原子の種類は、ストロンチウム、ビスマス、タン
    タル、およびニオブを含む、請求項１９に記載の強誘電体ＦＥＴ。
  21. 【請求項２１】 化学量論式が、一般化された化学量論式ＳｒＢｉ2（Ｔａ1 -x Ｎｂx）2Ｏ9により表され、該化学量論式において、ｘは前記傾斜機能に応じ
    て０≦ｘ≦１と変化する、請求項２０に記載の強誘電体ＦＥＴ。
  22. 【請求項２２】 半導体基板（１９）、強誘電体薄膜（２６、５０、７０、
    ９０、２０、１４０、１７０）、およびゲート電極（３０）を含む強誘電体ＦＥ
    Ｔであって、該強誘電体薄膜は、従来にないヒステリシス挙動を有する強誘電体
    材料を含む、強誘電体ＦＥＴ。
  23. 【請求項２３】 前記強誘電体材料は、強誘電体金属酸化物を含む、請求項
    ２２に記載の強誘電体ＦＥＴ。
  24. 【請求項２４】 前記強誘電体金属酸化物は、ＡＢＯ3型ペロブスカイトを
    含む、請求項２３に記載の強誘電体ＦＥＴ。
  25. 【請求項２５】 前記強誘電体金属酸化物は、層状超格子材料を含む、請求
    項２３に記載の強誘電体ＦＥＴ。
  26. 【請求項２６】 前記層状超格子材料は、ストロンチウム、ビスマス、タン
    タルおよびニオブの金属を、化学量論式ＳｒＢｉ2+y（Ｔａ1-xＮｂx）2Ｏ9に相
    当する相対モル比で含み、該化学量論式において、０≦ｘ≦１および０≦ｙ≦０
    ．２０である、請求項２５に記載の強誘電体ＦＥＴ。
  27. 【請求項２７】 半導体基板（１９）を調製する工程と、ゲート電極（３０
    ）を形成する工程とを含む、強誘電体ＦＥＴ（１０、４０、６０、８０、１００
    、１１０、１２０、１３０、１６０）を作製する方法であって、強誘電体ＦＧＭ
    薄膜（２６、５０、７０、９０、２０、１４０、１７０）を形成する工程を含む
    方法。
  28. 【請求項２８】 前記強誘電体ＦＧＭ薄膜を形成する工程は、 第１の前駆体混合物および第２の前駆体混合物を提供する工程と、 該第１の前駆体混合物を前記基板（１９）に塗布する工程と、 該第２の前駆体混合物を該基板（１９）に塗布する工程と、 該基板（１９）を処理して該強誘電体ＦＧＭ薄膜（２６、５０、７０、９０、２
    ０、１４０、１７０）を形成する工程と、 をさらに含む、請求項２７に記載の強誘電体ＦＥＴを作製する方法。
  29. 【請求項２９】 前記第１の前駆体混合物は、強誘電体化合物および誘電体
    化合物についての第１の相対量の前駆体を含み、前記第２の前駆体混合物は、該
    強誘電体化合物および該誘電体化合物について第２の相対量の前駆体を含み、該
    第１の相対量は該第２の相対量と異なる、請求項２８に記載の強誘電体ＦＥＴを
    作製する方法。
  30. 【請求項３０】 前記強誘電体化合物は強誘電体金属酸化物である、請求項
    ２９に記載の方法。
  31. 【請求項３１】 前記強誘電体金属酸化物は層状超格子材料である、請求項
    ３０に記載の方法。
  32. 【請求項３２】 前記第１の前駆体混合物および前記第２の前駆体混合物は
    、金属β−ジケトナト金属、金属ポリアルコキシド、ジピバロイルメタネート−
    金属、およびシクロペンタジエニル金属からなる群から選択される前駆体混合物
    を含む、請求項３１に記載の方法。
  33. 【請求項３３】 前記第１の前駆体混合物および前記第２の前駆体混合物は
    、ストロンチウム、ビスマス、タンタル、およびニオブの金属を、化学量論式Ｓ
    ｒＢｉ2+y（Ｔａ1-xＮｂx）2Ｏ9に相当する相対モル比で含み、該化学量論式に
    おいて０≦ｘ≦１および０≦ｙ≦０．２０である、請求項３１に記載の方法。
  34. 【請求項３４】 前記強誘電体金属酸化物は、ＡＢＯ3型ペロブスカイトで
    ある、請求項３０に記載の方法。
  35. 【請求項３５】 前記第１の前駆体混合物および前記第２の前駆体混合物は
    、鉛、ジルコニウム、およびチタンを、一般化された化学量論式Ｐｂ1+y（Ｚｒ1 -x Ｔｉx）Ｏ3で表される相対モル比で含み、該化学量論式において０≦ｘ≦１お
    よび０≦ｙ≦０．１である、請求項３４に記載の方法。
  36. 【請求項３６】 前記誘電体化合物は、ＺｒＯ2、ＣｅＯ2、Ｙ2Ｏ3、および
    Ｃｅ1-xＺｒxＯ2（０≦ｘ≦１）からなる群から選択される酸化物である、請求
    項２９に記載の方法。
  37. 【請求項３７】 前記第１の前駆体混合物は、第１の強誘電体化合物につい
    て第１の相対量の金属原子を含み、前記第２の前駆体混合物は、第２の強誘電体
    化合物について第２の相対量の金属原子を含み、該第１の相対量は該第２の相対
    量と異なる、請求項２８に記載の強誘電体ＦＥＴを作製する方法。
  38. 【請求項３８】 前記第１の強誘電体化合物および前記第２の強誘電体化合
    物は、強誘電体金属酸化物である、請求項３７に記載の強誘電体ＦＥＴを作製す
    る方法。
  39. 【請求項３９】 前記第１の前駆体混合物および前記第２の前駆体混合物は
    、一般化された化学量論式Ａ（Ｂ1-xＣx）Ｏ3（０≦ｘ≦１）で表されるペロブ
    スカイト化合物を形成する金属原子を含み、該化学量論式において、ｘの値は傾
    斜機能に応じて変化する、請求項３８に記載の強誘電体ＦＥＴを作製する方法。
  40. 【請求項４０】 前記第１の前駆体混合物および前記第２の前駆体混合物は
    、鉛、ジルコニウム、およびチタンを、一般化された化学量論式Ｐｂ1+y（Ｚｒ1 -x Ｔｉx）Ｏ3で表される相対モル比で含み、該化学量論式において０≦ｘ≦１お
    よび０≦ｙ≦０．１であり、ｘの値は傾斜機能に応じて変化する、請求項３９に
    記載の強誘電体ＦＥＴを作製する方法。
  41. 【請求項４１】 前記化学量論式において０．２５≦ｘ≦０．４５である、
    請求項４０に記載の強誘電体ＦＥＴを作製する方法。
  42. 【請求項４２】 前記第１の前駆体混合物および前記第２の前駆体混合物は
    、層状超格子材料化合物を形成する金属原子を含む、請求項３８に記載の強誘電
    体ＦＥＴを作製する方法。
  43. 【請求項４３】 前記第１の前駆体混合物および前記第２の前駆体混合物は
    、ストロンチウム、ビスマス、タンタル、およびニオブを、一般化された化学量
    論式ＳｒＢｉ2（Ｔａ1-xＮｂx）2Ｏ9（０≦ｘ≦１）で表される相対モル比で含
    み、該化学量論式において、ｘの値は傾斜機能に応じて変化する、請求項４２に
    記載の強誘電体ＦＥＴを作製する方法。
  44. 【請求項４４】 前記基板（１９）に複数の前駆体混合物が塗布され、該前
    駆体混合物の各々は、金属原子の量を、金属酸化物化合物を形成する相対モル比
    で含み、該前駆体混合物のすべてが、該金属原子の相対比率が同じでない、請求
    項２８に記載の強誘電体ＦＥＴを作製する方法。
  45. 【請求項４５】 前記強誘電体ＦＧＭ薄膜（２６、５０、７０、９０、２０
    、１４０、１７０）を形成する工程は、前記前駆体混合物から第１のミストを形
    成する工程と、該第１のミストを液体コーティング状態で前記基板（１９）上に
    堆積する工程と、第２の前駆体混合物から第２のミストを形成する工程と、該第
    ２のミストを該液体コーティング状態で該基板（１９）上に堆積する工程と、を
    含む、請求項２７に記載の強誘電体ＦＥＴを作製する方法。
  46. 【請求項４６】 前記液体コーティングを処理する工程をさらに含む、請求
    項４５に記載の方法。
  47. 【請求項４７】 前記液体コーティングを処理する工程は、真空へさらす工
    程、紫外線照射へさらす工程、乾燥する工程、加熱する工程、ベーキングする工
    程、高速熱処理工程、およびアニーリング工程からなる群から選択されるプロセ
    スを含む、請求項４６に記載の方法。
  48. 【請求項４８】 前記液体コーティングを処理する工程は、前記第１のミス
    トを堆積する工程の後に第１回目を行い、前記第２のミストを堆積する工程の後
    に第２回目を行う、請求項４６に記載の方法。
  49. 【請求項４９】 前記強誘電体ＦＧＭ薄膜（２６、５０、７０、９０、２０
    、１４０、１７０）を形成する工程は、化学蒸着（「ＣＶＤ」）プロセスを用い
    、該ＣＶＤプロセスは、前記基板（１９）を化学蒸着反応器（６３０）に配置す
    る工程と、前記第１の前駆体混合物から第１の気相混合物を形成する工程と、該
    第１の気相混合物を該蒸着反応器（６３０）に流入する工程と、該第１の気相混
    合物から、固体膜を該基板（１９）上に堆積する工程と、前記第２の前駆体混合
    物から第２の気相混合物を形成する工程と、該第２の気相混合物を該蒸着反応器
    （６３０）に流入する工程と、該第２の気相混合物から、固体膜を該基板（１９
    ）上に堆積する工程からなる副工程を含む、請求項２７に記載の強誘電体ＦＥＴ
    を作製する方法。
  50. 【請求項５０】 前記強誘電体ＦＧＭ薄膜（２６、５０、７０、９０、２０
    、１４０、１７０）上にゲート電極（３０）を形成する工程をさらに含む、請求
    項２７に記載の強誘電体ＦＥＴを作製する方法。
  51. 【請求項５１】 前記ＦＧＭ薄膜は、従来にないヒステリシス挙動を有する
    、請求項２７に記載の強誘電体ＦＥＴを作製する方法。
  52. 【請求項５２】 前記強誘電体ＦＧＭ薄膜（２６、５０、７０、９０、２０
    、１４０、１７０）は、従来にないヒステリシス挙動を有するＦＧＦ薄膜である
    、請求項５１に記載の方法。
JP2000616079A 1999-04-29 2000-03-21 傾斜機能を有する不揮発性メモリアプリケーションのための強誘電体電界効果トランジスタおよびそれを作成する方法 Pending JP2002543627A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/301,867 US6236076B1 (en) 1999-04-29 1999-04-29 Ferroelectric field effect transistors for nonvolatile memory applications having functional gradient material
US09/301,867 1999-04-29
PCT/US2000/007491 WO2000067331A1 (en) 1999-04-29 2000-03-21 Ferroelectric field effect transistor having compositionally graded ferroelectric material and method of making the same

Publications (1)

Publication Number Publication Date
JP2002543627A true JP2002543627A (ja) 2002-12-17

Family

ID=23165238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000616079A Pending JP2002543627A (ja) 1999-04-29 2000-03-21 傾斜機能を有する不揮発性メモリアプリケーションのための強誘電体電界効果トランジスタおよびそれを作成する方法

Country Status (7)

Country Link
US (2) US6236076B1 (ja)
EP (1) EP1090427A1 (ja)
JP (1) JP2002543627A (ja)
KR (1) KR20010071697A (ja)
CN (1) CN1302456A (ja)
TW (1) TW449924B (ja)
WO (1) WO2000067331A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003526219A (ja) * 2000-03-07 2003-09-02 シメトリックス・コーポレーション 層状超格子材料を製造する化学蒸着プロセス
JP2008192914A (ja) * 2007-02-06 2008-08-21 Fujitsu Ltd 半導体装置及びその製造方法
JP2011216845A (ja) * 2010-03-18 2011-10-27 Ricoh Co Ltd 絶縁膜形成用インク、絶縁膜の製造方法及び半導体装置の製造方法
JP2014067845A (ja) * 2012-09-26 2014-04-17 Institute Of National Colleges Of Technology Japan 傾斜機能膜及びその製造方法
WO2018101278A1 (ja) * 2016-11-30 2018-06-07 株式会社リコー 酸化物又は酸窒化物絶縁体膜形成用塗布液、酸化物又は酸窒化物絶縁体膜、電界効果型トランジスタ、及びそれらの製造方法
US10020374B2 (en) 2009-12-25 2018-07-10 Ricoh Company, Ltd. Field-effect transistor, semiconductor memory display element, image display device, and system
JP2018536998A (ja) * 2015-12-03 2018-12-13 マイクロン テクノロジー， インク． 強誘電体キャパシタ、強誘電体電界効果トランジスタ、並びに導電材料及び強誘電体材料を含む電子部品の形成に用いられる方法
JP2020140110A (ja) * 2019-02-28 2020-09-03 国立研究開発法人産業技術総合研究所 ナノ結晶分散ポリマー光学用途膜およびその製造方法、ナノ結晶分散ポリマー透明誘電膜およびその製造方法

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19857038A1 (de) * 1998-12-10 2000-06-29 Siemens Ag FEMFET-Vorrichtung und Verfahren zu deren Herstellung
US6255121B1 (en) * 1999-02-26 2001-07-03 Symetrix Corporation Method for fabricating ferroelectric field effect transistor having an interface insulator layer formed by a liquid precursor
US6943392B2 (en) * 1999-08-30 2005-09-13 Micron Technology, Inc. Capacitors having a capacitor dielectric layer comprising a metal oxide having multiple different metals bonded with oxygen
US6558517B2 (en) * 2000-05-26 2003-05-06 Micron Technology, Inc. Physical vapor deposition methods
WO2002082510A1 (en) * 2000-08-24 2002-10-17 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US6620456B2 (en) * 2001-02-26 2003-09-16 Eastman Kodak Company Forming a dielectric layer by thermal decomposition of a metallo-organic material
WO2002071477A1 (en) 2001-03-02 2002-09-12 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US6503763B2 (en) * 2001-03-27 2003-01-07 Sharp Laboratories Of America, Inc. Method of making MFMOS capacitors with high dielectric constant materials
US6441417B1 (en) * 2001-03-28 2002-08-27 Sharp Laboratories Of America, Inc. Single c-axis PGO thin film on ZrO2 for non-volatile memory applications and methods of making the same
JP2002313966A (ja) * 2001-04-16 2002-10-25 Yasuo Tarui トランジスタ型強誘電体不揮発性記憶素子とその製造方法
US6831313B2 (en) 2001-05-10 2004-12-14 Symetrix Corporation Ferroelectric composite material, method of making same and memory utilizing same
US20020168785A1 (en) * 2001-05-10 2002-11-14 Symetrix Corporation Ferroelectric composite material, method of making same, and memory utilizing same
US7473959B2 (en) 2001-06-28 2009-01-06 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices and methods of fabricating the same
US7253467B2 (en) * 2001-06-28 2007-08-07 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices
US6858906B2 (en) * 2001-06-28 2005-02-22 Samsung Electronics Co., Ltd. Floating trap non-volatile semiconductor memory devices including high dielectric constant blocking insulating layers
US20060180851A1 (en) 2001-06-28 2006-08-17 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of operating the same
US8253183B2 (en) 2001-06-28 2012-08-28 Samsung Electronics Co., Ltd. Charge trapping nonvolatile memory devices with a high-K blocking insulation layer
US6838122B2 (en) 2001-07-13 2005-01-04 Micron Technology, Inc. Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers
US20030017266A1 (en) * 2001-07-13 2003-01-23 Cem Basceri Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers, including such layers having a varied concentration of barium and strontium within the layer
US6475813B1 (en) * 2001-08-13 2002-11-05 Sharp Laboratories Of America, Inc. MOCVD and annealing processes for C-axis oriented ferroelectric thin films
US7011978B2 (en) * 2001-08-17 2006-03-14 Micron Technology, Inc. Methods of forming capacitor constructions comprising perovskite-type dielectric materials with different amount of crystallinity regions
US9708707B2 (en) * 2001-09-10 2017-07-18 Asm International N.V. Nanolayer deposition using bias power treatment
JP2003100993A (ja) * 2001-09-21 2003-04-04 Sharp Corp 半導体メモリ素子
US6960537B2 (en) * 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US6559014B1 (en) * 2001-10-15 2003-05-06 Advanced Micro Devices, Inc. Preparation of composite high-K / standard-K dielectrics for semiconductor devices
US6693321B1 (en) * 2002-05-15 2004-02-17 Advanced Micro Devices, Inc. Replacing layers of an intergate dielectric layer with high-K material for improved scalability
US7066088B2 (en) * 2002-07-31 2006-06-27 Day International, Inc. Variable cut-off offset press system and method of operation
US6825517B2 (en) * 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6714435B1 (en) 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US8691647B1 (en) 2002-10-07 2014-04-08 Spansion Llc Memory devices containing a high-K dielectric layer
US9121098B2 (en) * 2003-02-04 2015-09-01 Asm International N.V. NanoLayer Deposition process for composite films
US7713592B2 (en) 2003-02-04 2010-05-11 Tegal Corporation Nanolayer deposition process
CN100470806C (zh) 2003-05-27 2009-03-18 松下电器产业株式会社 半导体器件的制造方法
US20060011905A1 (en) * 2003-06-26 2006-01-19 Rj Mears, Llc Semiconductor device comprising a superlattice dielectric interface layer
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7082052B2 (en) 2004-02-06 2006-07-25 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
WO2005083809A1 (en) * 2004-02-27 2005-09-09 Canon Kabushiki Kaisha Piezoelectric thin film, method of manufacturing piezoelectric thin film, piezoelectric element, and ink jet recording head
US7208401B2 (en) * 2004-03-12 2007-04-24 Hewlett-Packard Development Company, L.P. Method for forming a thin film
JP4161951B2 (ja) * 2004-09-16 2008-10-08 セイコーエプソン株式会社 強誘電体メモリ装置
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
TWI338171B (en) * 2005-05-02 2011-03-01 Au Optronics Corp Display device and wiring structure and method for forming the same
CN101152776B (zh) * 2006-09-28 2010-05-26 中南大学 双梯度复合涂层
WO2008072826A1 (en) * 2006-12-13 2008-06-19 University Of Seoul Foundation Of Industry-Academic Cooperation Mfms-fet and mfms-ferroelectric memory device
KR100893764B1 (ko) * 2006-12-15 2009-04-20 주식회사 이페로 강유전 물질과, 이를 이용한 강유전체층 형성방법
WO2008082044A1 (en) * 2006-12-29 2008-07-10 University Of Seoul Foundation Of Industry-Academic Cooperation Fet, ferroelectric memory device, and methods of manufacturing the same
WO2008082046A1 (en) * 2006-12-29 2008-07-10 University Of Seoul Foundation Of Industry-Academic Cooperation Ferroelectric memory device, fet, and methods of manufacturing the same
WO2008082045A1 (en) * 2006-12-29 2008-07-10 University Of Seoul Foundation Of Industry-Academic Cooperation Memory device and method of manufacturing the same
WO2008082047A1 (en) * 2006-12-29 2008-07-10 University Of Seoul Foundation Of Industry-Academic Cooperation Fet, ferroelectric memory device, and methods of manufacturing the same
KR101338158B1 (ko) * 2007-07-16 2013-12-06 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
KR101242840B1 (ko) * 2008-05-28 2013-03-13 에스티마이크로일렉트로닉스(뚜르) 에스에이에스 강유전체 박막 형성용 조성물, 강유전체 박막의 형성 방법 그리고 그 방법에 의해 형성된 강유전체 박막
JP5527527B2 (ja) * 2010-03-12 2014-06-18 セイコーエプソン株式会社 液体噴射ヘッド及び液体噴射装置
US8440537B1 (en) * 2011-11-11 2013-05-14 Intermolecular, Inc. Adsorption site blocking method for co-doping ALD films
JP6310194B2 (ja) * 2012-07-06 2018-04-11 株式会社半導体エネルギー研究所 半導体装置
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
KR102514481B1 (ko) * 2013-09-27 2023-03-27 인텔 코포레이션 Iii-v족 재료 능동 영역과 그레이딩된 게이트 유전체를 갖는 반도체 디바이스
US9263577B2 (en) * 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9276092B1 (en) 2014-10-16 2016-03-01 Micron Technology, Inc. Transistors and methods of forming transistors
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US10056393B2 (en) * 2016-03-01 2018-08-21 Namlab Ggmbh Application of antiferroelectric like materials in non-volatile memory devices
US20170345831A1 (en) * 2016-05-25 2017-11-30 Micron Technology, Inc. Ferroelectric Devices and Methods of Forming Ferroelectric Devices
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US10923501B2 (en) * 2017-02-23 2021-02-16 SK Hynix Inc. Ferroelectric memory device and method of manufacturing the same
KR20180097378A (ko) * 2017-02-23 2018-08-31 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 제조 방법
US10475514B2 (en) 2017-05-11 2019-11-12 The Penn State Research Foundation Nonvolatile digital computing with ferroelectric FET
KR102527568B1 (ko) 2018-06-22 2023-05-03 에스케이하이닉스 주식회사 강유전성 반도체 소자
US11063131B2 (en) * 2019-06-13 2021-07-13 Intel Corporation Ferroelectric or anti-ferroelectric trench capacitor with spacers for sidewall strain engineering
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
WO2023073404A1 (en) 2021-10-27 2023-05-04 Silanna UV Technologies Pte Ltd Methods and systems for heating a wide bandgap substrate
US20230143766A1 (en) * 2021-11-10 2023-05-11 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
WO2023084275A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Ultrawide bandgap semiconductor devices including magnesium germanium oxides
WO2023084274A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE545324A (ja) 1955-02-18
US2791761A (en) 1955-02-18 1957-05-07 Bell Telephone Labor Inc Electrical switching and storage
US2791759A (en) 1955-02-18 1957-05-07 Bell Telephone Labor Inc Semiconductive device
NL214049A (ja) 1956-02-07
US5046043A (en) 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
US5434102A (en) 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5272341A (en) 1991-07-18 1993-12-21 General Motors Corporation Transpacitor
US5468684A (en) 1991-12-13 1995-11-21 Symetrix Corporation Integrated circuit with layered superlattice material and method of fabricating same
US5508226A (en) 1991-12-13 1996-04-16 Symetrix Corporation Low temperature process for fabricating layered superlattice materialsand making electronic devices including same
US5523964A (en) 1994-04-07 1996-06-04 Symetrix Corporation Ferroelectric non-volatile memory unit
KR0141160B1 (ko) 1995-03-22 1998-06-01 김광호 강유전체 메모리 장치 및 그 제조방법
US5736759A (en) 1996-07-24 1998-04-07 Nec Research Institute, Inc. Reduced fatigue ferroelectric element

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003526219A (ja) * 2000-03-07 2003-09-02 シメトリックス・コーポレーション 層状超格子材料を製造する化学蒸着プロセス
JP2008192914A (ja) * 2007-02-06 2008-08-21 Fujitsu Ltd 半導体装置及びその製造方法
US11271085B2 (en) 2009-12-25 2022-03-08 Ricoh Company, Ltd. Field-effect transistor having amorphous composite metal oxide insulation film, semiconductor memory, display element, image display device, and system
US10020374B2 (en) 2009-12-25 2018-07-10 Ricoh Company, Ltd. Field-effect transistor, semiconductor memory display element, image display device, and system
JP2011216845A (ja) * 2010-03-18 2011-10-27 Ricoh Co Ltd 絶縁膜形成用インク、絶縁膜の製造方法及び半導体装置の製造方法
JP2014067845A (ja) * 2012-09-26 2014-04-17 Institute Of National Colleges Of Technology Japan 傾斜機能膜及びその製造方法
JP2018536998A (ja) * 2015-12-03 2018-12-13 マイクロン テクノロジー， インク． 強誘電体キャパシタ、強誘電体電界効果トランジスタ、並びに導電材料及び強誘電体材料を含む電子部品の形成に用いられる方法
US10748914B2 (en) 2015-12-03 2020-08-18 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
US11552086B2 (en) 2015-12-03 2023-01-10 Micron Technology, Inc. Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
US11856790B2 (en) 2015-12-03 2023-12-26 Micron Technology, Inc. Ferroelectric capacitors
JPWO2018101278A1 (ja) * 2016-11-30 2019-10-24 株式会社リコー 酸化物又は酸窒化物絶縁体膜形成用塗布液、酸化物又は酸窒化物絶縁体膜、電界効果型トランジスタ、及びそれらの製造方法
US11049951B2 (en) 2016-11-30 2021-06-29 Ricoh Company, Ltd. Coating liquid for forming oxide or oxynitride insulator film, oxide or oxynitride insulator film, field-effect transistor, and method for producing the same
WO2018101278A1 (ja) * 2016-11-30 2018-06-07 株式会社リコー 酸化物又は酸窒化物絶縁体膜形成用塗布液、酸化物又は酸窒化物絶縁体膜、電界効果型トランジスタ、及びそれらの製造方法
JP2020140110A (ja) * 2019-02-28 2020-09-03 国立研究開発法人産業技術総合研究所 ナノ結晶分散ポリマー光学用途膜およびその製造方法、ナノ結晶分散ポリマー透明誘電膜およびその製造方法

Also Published As

Publication number Publication date
CN1302456A (zh) 2001-07-04
US20010011743A1 (en) 2001-08-09
US6236076B1 (en) 2001-05-22
TW449924B (en) 2001-08-11
WO2000067331A1 (en) 2000-11-09
EP1090427A1 (en) 2001-04-11
KR20010071697A (ko) 2001-07-31

Similar Documents

Publication Publication Date Title
JP2002543627A (ja) 傾斜機能を有する不揮発性メモリアプリケーションのための強誘電体電界効果トランジスタおよびそれを作成する方法
US6140672A (en) Ferroelectric field effect transistor having a gate electrode being electrically connected to the bottom electrode of a ferroelectric capacitor
US6541279B2 (en) Method for forming an integrated circuit
US5962069A (en) Process for fabricating layered superlattice materials and AB03 type metal oxides without exposure to oxygen at high temperatures
US5439845A (en) Process for fabricating layered superlattice materials and making electronic devices including same
US5508226A (en) Low temperature process for fabricating layered superlattice materialsand making electronic devices including same
US6469334B2 (en) Ferroelectric field effect transistor
JP3996767B2 (ja) 集積回路及び集積回路の形成方法
US20040211998A1 (en) Lanthanide series layered superlattice materials for integrated circuit applications
EP0665981B1 (en) Process for fabricating layered superlattice materials and electronic devices including same
JP2003510839A (ja) バリア層を有する集積回路およびその製造方法
KR100378276B1 (ko) 절연 재료, 절연막 피복 기판, 그 제조 방법 및 박막 소자
US6890768B2 (en) Method of making layered superlattice material with ultra-thin top layer
JP2002299573A (ja) 強誘電体薄膜素子の製造方法ならびに強誘電体薄膜素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040928

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050302