JP2007048765A - Semiconductor storage device and method of forming insulator layer - Google Patents
Semiconductor storage device and method of forming insulator layer Download PDFInfo
- Publication number
- JP2007048765A JP2007048765A JP2005225194A JP2005225194A JP2007048765A JP 2007048765 A JP2007048765 A JP 2007048765A JP 2005225194 A JP2005225194 A JP 2005225194A JP 2005225194 A JP2005225194 A JP 2005225194A JP 2007048765 A JP2007048765 A JP 2007048765A
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- thin film
- dielectric
- compound
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
本発明は、半導体記憶装置および絶縁体層の形成方法に関し、ゲート電極−絶縁体−半導体電界効果トランジスタの該絶縁体の層の一部または全部が強誘電体薄膜によって構成されてなる半導体記憶装置およびそのための絶縁体層の形成方法に関する。 The present invention relates to a semiconductor memory device and a method of forming an insulator layer, and a semiconductor memory device in which a part or all of the insulator layer of a gate electrode-insulator-semiconductor field effect transistor is constituted by a ferroelectric thin film. And an insulating layer forming method therefor.
従来、新しい半導体メモリとして強誘電体薄膜を用いたＲＡＭ（以下、ＦｅＲＡＭという。）が、集積度の高さおよび不揮発性等の観点から注目されている。かかるＦｅＲＡＭは、強誘電体薄膜を用いたコンデンサ中の電荷を維持することによって記憶を保持するものと、ＭＩＳトランジスタのゲート絶縁膜の一部または全部に強誘電体薄膜を用い、この強誘電体薄膜中の分極電荷を維持することによって記憶を保持する１トランジスタ型のものとがある。特に、１トランジスタ型のＦｅＲＡＭは、強誘電体薄膜中の分極電荷を利用して半導体表面のチャネルを流れる電流を制御し、メモリ動作を行う低消費電力型の不揮発性メモリとして注目されている。 Conventionally, RAM (hereinafter referred to as FeRAM) using a ferroelectric thin film as a new semiconductor memory has attracted attention from the viewpoint of high integration and non-volatility. Such an FeRAM uses a ferroelectric thin film as a part of or all of a gate insulating film of a MIS transistor to maintain memory by maintaining electric charge in a capacitor using the ferroelectric thin film. There is a one-transistor type that retains memory by maintaining the polarization charge in the thin film. In particular, the one-transistor type FeRAM has been attracting attention as a low power consumption type non-volatile memory that performs a memory operation by controlling a current flowing through a channel on a semiconductor surface using polarization charges in a ferroelectric thin film.
一般に、強誘電体薄膜が分極電荷を保持する能力は結晶方位等によって異なることが知られており、ＦｅＲＡＭに用いられる強誘電体薄膜にも結晶方位が揃っていることが望まれている。ここで、ガラスなどの非晶質の基板、格子整合しない基板等の上に結晶性のセラミックス薄膜を形成しようとしても、結晶方位が揃ったセラミックス薄膜ができないことが知られている。 In general, it is known that the ability of a ferroelectric thin film to hold a polarization charge varies depending on the crystal orientation and the like, and it is desired that the ferroelectric thin film used in FeRAM has the same crystal orientation. Here, it is known that even if an attempt is made to form a crystalline ceramic thin film on an amorphous substrate such as glass or a substrate that is not lattice-matched, a ceramic thin film having a uniform crystal orientation cannot be obtained.
結晶方位を揃える方法として、例えば、強誘電体としてＳｒＢｉ２Ｔａ２Ｏ９を用い、ＳｒＢｉ２Ｔａ２Ｏ９に良好に格子整合するＳｒＴｉＯ３単結晶基板を基板として用いる方法が知られている（例えば、非特許文献１参照。）。しかし、ＳｒＴｉＯ３単結晶基板は、大量に使用するという観点からは入手性等に問題があり、また、トランジスタの作製が困難である。これは、近年、開発が進められている１トランジスタ型のＦｅＲＡＭにおいては致命的な問題である。
As a method of aligning the crystal orientation, for example, SrBi using 2 Ta 2 O 9, a method using a SrTiO 3 single crystal substrate as a substrate to better lattice matched to
このため、Ｓｉ基板上にＳｒＢｉ２Ｔａ２Ｏ９等の強誘電体薄膜および所定の絶縁膜を堆積し、アニ−ルしてＭＦＩＳ（Metal-Ferroelectric-Insulator-Semiconductor）構造のＦｅＲＡＭ（１トランジスタ型）を製造する技術が開示された（例えば、非特許文献２および非特許文献３参照。）。非特許文献２には、絶縁膜にシリコン酸窒化膜（ＳｉＯＮ）を用い、レーザーアブレーション法でＳｒＢｉ２Ｔａ２Ｏ９を堆積して強誘電体薄膜として用いたものが開示され、非特許文献３には、絶縁膜にＨｆ−Ａｌ−Ｏ膜を用い、レーザーアブレーション法でＳｒＢｉ２Ｔａ２Ｏ９を堆積して強誘電体薄膜として用いたものが開示された。
Therefore, a ferroelectric thin film such as SrBi 2 Ta 2 O 9 and a predetermined insulating film are deposited on a Si substrate, annealed, and FeRAM (single transistor type) having a MFIS (Metal-Ferroelectric-Insulator-Semiconductor) structure. ) Has been disclosed (see, for example, Non-Patent
しかし、このような従来の強誘電体薄膜を用いた半導体記憶装置の製造技術では、強誘電体薄膜をレーザーアブレーション法で形成するため、生産性に乏しいという問題があった。生産性の高い強誘電体薄膜の製造としては、有機金属化学気相成長法（ＭＯＣＶＤ法）やスパッタ法、スピンコート法等があるが、ＭＯＣＶＤ法およびスパッタ法では、格子整合性の低い基板上に強誘電体薄膜を形成することは困難であり、スピンコート法では、その後に必要とされる結晶化のための熱処理の温度を高くする必要があり、好適でない。具体的には、スピンコート法では、上記の熱処理によって強誘電体薄膜、絶縁膜および半導体基板の各界面または強誘電体薄膜と半導体基板との間での熱拡散が大きく、強誘電体薄膜に強誘電体としての特性をもたせることが困難であった。 However, such a conventional semiconductor memory device manufacturing technique using a ferroelectric thin film has a problem of poor productivity because the ferroelectric thin film is formed by a laser ablation method. Ferroelectric thin films with high productivity include metal organic chemical vapor deposition (MOCVD), sputtering, spin coating, etc., but the MOCVD and sputtering methods can be used on substrates with low lattice matching. In addition, it is difficult to form a ferroelectric thin film, and the spin coating method is not suitable because it requires a higher temperature for heat treatment for crystallization that is required thereafter. Specifically, in the spin coat method, the thermal treatment described above causes large thermal diffusion between the ferroelectric thin film, the insulating film and each interface of the semiconductor substrate or between the ferroelectric thin film and the semiconductor substrate. It was difficult to provide the characteristics as a ferroelectric.
本発明はこのような問題を解決するためになされたもので、基板の材料によらず所定の結晶方位で配向した、緻密な強誘電体薄膜を用いた半導体記憶装置および絶縁体層を生産性よく形成するための方法を提供するものである。 The present invention has been made to solve these problems, and it is possible to improve productivity of a semiconductor memory device and an insulator layer using a dense ferroelectric thin film oriented in a predetermined crystal orientation regardless of the material of the substrate. It provides a method for forming well.
以上の点を考慮して、請求項１に係る発明は、半導体上に絶縁体層およびゲート電極層がこの順に積層された電界効果トランジスタ構造を有する半導体記憶装置であって、前記絶縁体層の一部または全部が膜厚８０〜４００ｎｍの強誘電体薄膜からなり、前記強誘電体薄膜は、一般式（Ｂｉ２Ｏ２）２＋（Ａｍ−１ＴｉｍＯ３．５ｍ−０．５）２−［ＡはＢｉまたは原子比ｘが０〜０．５のＢｉ（１−ｘ）Ｌａｘであり、ｍは１〜５の整数である。］で表され、平均一次粒子径が２０〜１００ｎｍの強誘電性酸化物結晶粒子を含む、構成を有している。
In view of the above, the invention according to
この構成により、ゲート電極と半導体との間に設けられる絶縁体層が配向容易な強誘電性酸化物結晶粒子によって形成されるため、基板の材料によらず所定の結晶方位で配向した強誘電体薄膜であって緻密な膜を用いた半導体記憶装置を実現できる。 With this configuration, since the insulator layer provided between the gate electrode and the semiconductor is formed of ferroelectric oxide crystal particles that are easily oriented, the ferroelectric is oriented in a predetermined crystal orientation regardless of the material of the substrate. A semiconductor memory device using a thin and dense film can be realized.
また、請求項２に係る発明は、請求項１において、前記強誘電体薄膜が、前記強誘電性酸化物結晶粒子と誘電体バインダーとからなり、前記強誘電性酸化物結晶粒子の含有量が５〜９５質量％である、構成を有している。
The invention according to
この構成により、請求項１の効果に加え、強誘電体薄膜が強誘電性酸化物結晶粒子と誘電体バインダーとからなるため、強誘電性酸化物結晶粒子間の間隙を埋めることができ、機械的特性および電気的特性に優れた半導体記憶装置を実現できる。
With this configuration, in addition to the effect of
また、請求項３に係る発明は、請求項１または２において、前記誘電体バインダーが、加水分解性シラン化合物または前記加水分解性シラン化合物のオリゴマーを加水分解縮合反応させて形成した酸化ケイ素からなる、構成を有している。 According to a third aspect of the present invention, in the first or second aspect, the dielectric binder comprises silicon oxide formed by hydrolytic condensation reaction of a hydrolyzable silane compound or an oligomer of the hydrolyzable silane compound. Has a configuration.
この構成により、請求項１または２の効果に加え、半導体基板との密着性がよく、かつ、半導体基板−絶縁膜界面の平滑性に優れた強誘電体薄膜を備えた半導体記憶装置を実現できる。 With this configuration, in addition to the effect of the first or second aspect, it is possible to realize a semiconductor memory device including a ferroelectric thin film having good adhesion to a semiconductor substrate and excellent smoothness at the interface between the semiconductor substrate and the insulating film. .
また、請求項４に係る発明は、請求項１または２において、前記絶縁体層が、前記強誘電体薄膜の層と酸化ケイ素薄膜の層とを含み、前記酸化ケイ素薄膜の層が前記ゲート電極層側に存在する、構成を有している。 According to a fourth aspect of the present invention, in the first or second aspect, the insulator layer includes the ferroelectric thin film layer and the silicon oxide thin film layer, and the silicon oxide thin film layer is the gate electrode. It has a configuration that exists on the layer side.
この構成により、請求項１または２の効果に加え、酸化ケイ素薄膜がゲート電極層側に形成されるため、金属−酸化ケイ素間でのショットキー障壁が金属−強誘電体薄膜間のものより大きく、金属からの電子の注入を抑制することが可能な半導体記憶装置を実現できる。
According to this configuration, in addition to the effect of
また、請求項５に係る発明は、半導体上に絶縁体層およびゲート電極層がこの順に積層された電界効果トランジスタにおける、強誘電体を含む前記絶縁体層を形成する方法において、一般式（Ｂｉ２Ｏ２）２＋（Ａｍ−１ＴｉｍＯ３．５ｍ−０．５）２−［ＡはＢｉまたは原子比ｘが０〜０．５のＢｉ（１−ｘ）Ｌａｘであり、ｍは１〜５の整数である。］で表され平均一次粒子径が２０〜１００ｎｍの強誘電性酸化物結晶粒子を含む分散液を作製する工程と、前記分散液を前記半導体表面に塗布して乾燥させ、焼成して強誘電体薄膜を形成する工程と、焼成により誘電体となりうる化合物を含む液を作製する工程と、前記強誘電体薄膜上に前記焼成により誘電体となりうる化合物を含む液を塗布して乾燥させ、焼成して誘電体を形成する工程とを備えた構成を有している。 According to a fifth aspect of the present invention, there is provided a method for forming the insulator layer including a ferroelectric in a field effect transistor in which an insulator layer and a gate electrode layer are stacked in this order on a semiconductor. 2 O 2 ) 2+ (A m-1 Ti m O 3.5m-0.5 ) 2− [A is Bi or Bi (1-x) La x with an atomic ratio x of 0 to 0.5, m Is an integer of 1-5. And a dispersion containing ferroelectric oxide crystal particles having an average primary particle diameter of 20 to 100 nm, and the dispersion is applied to the semiconductor surface, dried, fired, and ferroelectric A step of forming a thin film, a step of producing a liquid containing a compound that can become a dielectric by firing, a liquid containing a compound that can become a dielectric by firing is applied onto the ferroelectric thin film, dried, and fired. And a step of forming a dielectric.
この構成により、ゲート電極と半導体との間に設けられる絶縁体層が配向容易な強誘電性酸化物結晶粒子と誘電体バインダーによって形成されるため、基板の材料によらず所定の結晶方位で配向した強誘電体薄膜であって緻密な膜を生産性良く形成することが可能な絶縁体層の形成方法を実現できる。 With this configuration, since the insulator layer provided between the gate electrode and the semiconductor is formed by the ferroelectric oxide crystal particles and the dielectric binder that are easily oriented, the insulator is oriented in a predetermined crystal orientation regardless of the substrate material. It is possible to realize a method for forming an insulator layer that can form a dense ferroelectric thin film with high productivity.
また、請求項６に係る発明は、請求項５において、焼成により形成された強誘電体薄膜が多孔質の薄膜であり、焼成により誘電体となりうる化合物の少なくとも一部を前記多孔質の薄膜の内部に浸透させて誘電体を形成する、構成を有している。 According to a sixth aspect of the present invention, in the fifth aspect, the ferroelectric thin film formed by firing is a porous thin film, and at least a part of the compound that can become a dielectric by firing is obtained from the porous thin film. It has a configuration in which a dielectric is formed by penetrating the inside.
この構成により、請求項５の効果に加え、誘電体バインダーが強誘電体薄膜の内部に浸透し強誘電性酸化物結晶粒子間の間隙を埋めることができ、機械的特性および電気的特性に優れた絶縁体層の形成方法を実現できる。
With this configuration, in addition to the effect of
また、請求項７に係る発明は、請求項５または６において、前記焼成により誘電体となりうる化合物が、焼成により酸化ケイ素となりうる、加水分解性シラン化合物または前記加水分解性シラン化合物のオリゴマーである、構成を有している。
The invention according to claim 7 is the hydrolyzable silane compound or oligomer of the hydrolyzable silane compound according to
この構成により、請求項５または６の効果に加え、半導体基板との密着性がよく、かつ、半導体基板−絶縁膜界面の平滑性に優れた強誘電体薄膜を備えた絶縁体層の形成方法を実現できる。
With this configuration, in addition to the effect of
また、請求項８に係る発明は、請求項５または６において、前記焼成により誘電体となりうる化合物が、焼成により複合金属酸化物系強誘電体となりうる、金属アルコキシド系化合物および有機金属化合物から選ばれる金属化合物の組み合わせからなる、構成を有している。
The invention according to claim 8 is the invention according to
この構成により、請求項５または６の効果に加え、焼成により誘電体となりうる化合物が金属アルコキシドおよび有機金属化合物から選ばれる金属化合物の組み合わせからなるため、種類および組み合わせ比を調整することによって好適な誘電体バインダーで強誘電性酸化物結晶粒子間の間隙を埋めることが可能な絶縁体層の形成方法を実現できる。
According to this configuration, in addition to the effect of
また、請求項９に係る発明は、請求項５において、前記強誘電性酸化物結晶粒子を含む分散液が、焼成により誘電体となりうる化合物を含む、構成を有している。
The invention according to claim 9 is the structure according to
この構成により、請求項５の効果に加え、バインダー成分の誘電率を上げることで、強誘電性酸化物結晶粒子に高電場を印加でき、該粒子の電荷保持特性（強誘電性）を向上することが可能な絶縁体層の形成方法を実現できる。
With this configuration, in addition to the effect of
また、請求項１０に係る発明は、請求項９において、前記誘電体を形成する工程で形成された誘電体の一部が、前記強誘電体薄膜上で層をなす、構成を有している。
The invention according to
この構成により、請求項９の効果に加え、強誘電性酸化物粒子を含む強誘電体薄膜上に誘電体層を積層することで、膜の平坦性を向上でき、膜厚のばらつきによる電場の集中を緩和することが可能な絶縁体層の形成方法を実現できる。 With this configuration, in addition to the effect of the ninth aspect, by laminating the dielectric layer on the ferroelectric thin film containing the ferroelectric oxide particles, the flatness of the film can be improved, and the electric field due to the variation in film thickness can be improved. It is possible to realize a method of forming an insulator layer that can reduce concentration.
また、請求項１１に係る発明は、請求項１０において、前記強誘電体薄膜上で層をなす誘電体となりうる化合物が、加水分解性シラン化合物または前記加水分解性シラン化合物のオリゴマーである、構成を有している。
The invention according to
この構成により、請求項１０の効果に加え、ゲート電極からの電子の注入を高度に抑制可能な絶縁体層の形成方法を実現できる。 With this configuration, in addition to the effect of the tenth aspect, it is possible to realize a method for forming an insulator layer capable of highly suppressing injection of electrons from the gate electrode.
また、請求項１２に係る発明は、半導体上に絶縁体層およびゲート電極層がこの順に積層された電界効果トランジスタにおける、強誘電体を含む前記絶縁体層を形成する方法において、一般式（Ｂｉ２Ｏ２）２＋（Ａｍ−１ＴｉｍＯ３．５ｍ−０．５）２−［ＡはＢｉまたは原子比ｘが０〜０．５のＢｉ（１−ｘ）Ｌａｘであり、ｍは１〜５の整数である。］で表され平均一次粒子径が２０〜１００ｎｍの強誘電性酸化物結晶粒子と焼成により誘電体となりうる化合物とを含む分散液を作製する工程と、前記分散液を前記半導体表面に塗布して乾燥させ、焼成して強誘電体薄膜を形成する工程とを備えた構成を有している。 According to a twelfth aspect of the present invention, there is provided a method for forming the insulator layer including a ferroelectric in a field effect transistor in which an insulator layer and a gate electrode layer are stacked in this order on a semiconductor. 2 O 2 ) 2+ (A m-1 Ti m O 3.5m-0.5 ) 2− [A is Bi or Bi (1-x) La x with an atomic ratio x of 0 to 0.5, m Is an integer of 1-5. A dispersion containing a ferroelectric oxide crystal particle having an average primary particle diameter of 20 to 100 nm and a compound capable of becoming a dielectric by firing, and applying the dispersion to the surface of the semiconductor. And a step of forming a ferroelectric thin film by drying and firing.
この構成により、強誘電性酸化物結晶粒子を含む分散液が、焼成により誘電体となりうる化合物を含むため、２度の焼成を１度に削減できる等、作製工程を削減することが可能な絶縁体層の形成方法を実現できる。 With this configuration, since the dispersion containing the ferroelectric oxide crystal particles contains a compound that can become a dielectric by firing, insulation that can reduce the number of manufacturing steps, such as reducing the number of firings twice. The formation method of a body layer is realizable.
また、請求項１３に係る発明は、請求項５〜１２までのいずれか１項において、前記強誘電体薄膜を形成する工程で、前記分散液をスピンコート法を用いて塗布する、構成を有している。
The invention according to
この構成により、分散液をスピンコート法を用いて塗布するため、簡易かつ均一に塗布することが可能な絶縁体層の形成方法を実現できる。 With this configuration, since the dispersion is applied using a spin coating method, it is possible to realize a method for forming an insulator layer that can be applied easily and uniformly.
本発明は、ゲート電極と半導体との間に設けられる絶縁体層が配向容易な強誘電性酸化物結晶粒子によって形成されるため、基板の材料によらず所定の結晶方位で配向した強誘電体薄膜であって緻密な膜を生産性良く形成することが可能な半導体記憶装置および絶縁体層の形成方法を提供できる。 In the present invention, since the insulator layer provided between the gate electrode and the semiconductor is formed of ferroelectric oxide crystal particles that are easily oriented, the ferroelectric material is oriented in a predetermined crystal orientation regardless of the substrate material. It is possible to provide a semiconductor memory device and a method for forming an insulator layer that can form a thin and dense film with high productivity.
以下、本発明の実施の形態について、図面を用いて説明する。
（実施の形態）
図１は、本発明の実施の形態に係る絶縁体層の形成方法について説明するための図である。まず、一般式（Ｂｉ２Ｏ２）２＋（Ａｍ−１ＴｉｍＯ３．５ｍ−０．５）２−［ＡはＢｉまたは原子比ｘが０〜０．５のＢｉ（１−ｘ）Ｌａｘであり、ｍは１〜５の整数である。］で表される平均一次粒子径が２０〜１００ｎｍの強誘電性酸化物結晶粒子（以下、強誘電体粒子という。）を所定の液状媒体中に分散させて強誘電体粒子を含む分散液（以下、強誘電体粒子分散液という。）を作製する（Ｓ１１０）。以下、この工程Ｓ１１０を強誘電体粒子分散液作製工程といい、詳細に説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(Embodiment)
FIG. 1 is a diagram for explaining a method of forming an insulator layer according to an embodiment of the present invention. First, the general formula (Bi 2 O 2) 2+ ( A m-1 Ti m O 3.5m-0.5) 2- [A is Bi or atomic ratio x 0-0.5 of Bi (1-x) La x and m is an integer of 1 to 5. ] A dispersion liquid containing ferroelectric particles by dispersing ferroelectric oxide crystal particles (hereinafter referred to as ferroelectric particles) having an average primary particle diameter of 20 to 100 nm represented by the following formula in a predetermined liquid medium ( Hereinafter, a ferroelectric particle dispersion is prepared (S110). Hereinafter, this step S110 is referred to as a ferroelectric particle dispersion preparation step and will be described in detail.
強誘電体粒子分散液作製工程では、Ａ２Ｏ３［ＡはＢｉまたは原子比ｘが０〜０．５のＢｉ（１−ｘ）Ｌａｘである。］、ＴｉＯ２およびＢ２Ｏ３を原料として、ガラス結晶化法を用いて結晶性強誘電体酸化物を作製すると好ましい。ここで、Ａ２Ｏ３およびＴｉＯ２の組成は、作製しようとする結晶性強誘電体酸化物に応じて決定される。また、Ｂ２Ｏ３は、ガラス形成成分として混合されるものである。例えばＢｉ４Ｔｉ３Ｏ１２を得る場合には、各原料を、酸化物基準のモル％表示で、Ｂｉ２Ｏ３が２３〜７２％、ＴｉＯ２が４〜６４％およびＢ２Ｏ３が６〜５０％となるように混合するのが好適である。 In the ferroelectric particle dispersion preparation step, A 2 O 3 [A is Bi or Bi (1-x) La x having an atomic ratio x of 0 to 0.5. It is preferable to produce a crystalline ferroelectric oxide using TiO 2 and B 2 O 3 as raw materials using a glass crystallization method. Here, the composition of A 2 O 3 and TiO 2 is determined according to the crystalline ferroelectric oxide to be produced. B 2 O 3 is mixed as a glass forming component. For example, when Bi 4 Ti 3 O 12 is obtained, each raw material is expressed in terms of mol% on the basis of oxide, with Bi 2 O 3 being 23 to 72%, TiO 2 being 4 to 64%, and B 2 O 3 being 6 It is preferable to mix so that it may become -50%.
次に、Ｂｉ２Ｏ３、ＴｉＯ２およびＢ２Ｏ３を混合したものを、例えば１２００℃で溶融させる。なお、溶融温度を調整するために、例えばホウ酸ビスマス、フッ化ビスマス等を添加するのでもよい。次に、Ｂｉ２Ｏ３、ＴｉＯ２およびＢ２Ｏ３の溶融物を急速に冷却させて非晶質の物質（以下、ＢＴＢＯ非晶質物質という。）を生成する。次に、ＢＴＢＯ非晶質物質を５００〜７００℃の温度でアニ−ルしてＢｉ４Ｔｉ３Ｏ１２を結晶化させる。ここで、結晶化のための温度と保持時間は、所望の結晶の粒径等に応じて決定できる。 Next, a mixture of Bi 2 O 3 , TiO 2 and B 2 O 3 is melted at 1200 ° C., for example. In order to adjust the melting temperature, for example, bismuth borate, bismuth fluoride, or the like may be added. Next, the melt of Bi 2 O 3 , TiO 2, and B 2 O 3 is rapidly cooled to produce an amorphous material (hereinafter referred to as BTBO amorphous material). Next, the amorphous BTBO material is annealed at a temperature of 500 to 700 ° C. to crystallize Bi 4 Ti 3 O 12 . Here, the temperature and holding time for crystallization can be determined according to the desired crystal grain size and the like.
次に、上記の物質に、酢酸、塩酸、硝酸等の無機酸、シュウ酸、クエン酸等の有機酸、または、水を用いてチタン酸ビスマス以外の物質を溶脱除去する。これによって、板状のＢｉ４Ｔｉ３Ｏ１２セラミックス粒子が作製できる。 Next, substances other than bismuth titanate are leached and removed from the above substances using inorganic acids such as acetic acid, hydrochloric acid and nitric acid, organic acids such as oxalic acid and citric acid, or water. Thereby, plate-like Bi 4 Ti 3 O 12 ceramic particles can be produced.
具体的には、特定の面の対称性がこの面とほぼ直交する他の面よりも対称性が高いもの等があげられる。Ｂｉ４Ｔｉ３Ｏ１２に関しては、ａｃ面およびｂｃ面に対し、ａｂ面の対称性が高くａｂ面内方向に広がった板状粒子が作製できる。ここで、強誘電体粒子は、幅が例えば１００ｎｍ前後を中心とする分布を有し、厚さが例えば数十ｎｍを中心とする分布を有するものとする。 Specifically, the symmetry of a specific surface is higher than that of other surfaces substantially orthogonal to this surface. Regarding Bi 4 Ti 3 O 12 , plate-like particles having a high symmetry of the ab surface with respect to the ac surface and the bc surface and spreading in the ab surface direction can be produced. Here, the ferroelectric particles have a distribution centered around a width of, for example, about 100 nm, and a distribution centered around a thickness of, for example, several tens of nm.
次に、上記で作製した強誘電体粒子を所定の液状媒体（以下、単に溶媒という。）中に分散させて強誘電体粒子分散液を作製する。強誘電体粒子分散液としては、焼成により誘電体となりうる化合物（以下「化合物Ｘ」という）を含むか否かで２種類の分散液がある。すなわち、化合物Ｘを実質的に含まない「第１の分散液」と、強誘電体粒子と誘電体となる化合物Ｘとを含む「第２の分散液」がある。 Next, the ferroelectric particles prepared above are dispersed in a predetermined liquid medium (hereinafter simply referred to as a solvent) to prepare a ferroelectric particle dispersion. As the ferroelectric particle dispersion liquid, there are two kinds of dispersion liquids depending on whether or not it contains a compound (hereinafter referred to as “compound X”) that can become a dielectric material upon firing. That is, there is a “first dispersion” substantially free of compound X, and a “second dispersion” containing ferroelectric particles and compound X serving as a dielectric.
まず、第１の分散液には、通常、溶媒は含まれるが、焼成後に残る他の成分は含まれない。溶媒は、乾燥時に失われる成分であり、例えば、エタノール、１−プロパノール、２−プロパノール、1−ブタノール等のアルコール類、および酢酸エチル、エチレングリコールモノメチルエーテル等のエステル類等を用いるのでもよい。また、分散に寄与する界面活性剤、キレート剤等の成分を溶媒中に含むのは、強誘電体粒子をより効果的に分散させることができるため、好適である。特に、分散剤としてリン酸エステル系のものを用いると好ましい。以下、同様とする。ここで、上記の乾燥とは溶媒を蒸発させて塗膜から除去することをいい、通常、室温から２５０℃程度の温度で行われる。 First, the first dispersion usually contains a solvent, but does not contain other components remaining after firing. The solvent is a component lost during drying, and for example, alcohols such as ethanol, 1-propanol, 2-propanol, and 1-butanol, and esters such as ethyl acetate and ethylene glycol monomethyl ether may be used. In addition, it is preferable to include components such as a surfactant and a chelating agent that contribute to dispersion in the solvent because the ferroelectric particles can be more effectively dispersed. In particular, it is preferable to use a phosphate ester type dispersant. The same shall apply hereinafter. Here, the above-mentioned drying means removing the solvent from the coating film by evaporation, and is usually performed at a temperature from room temperature to about 250 ° C.
第２の分散液には、通常、溶媒は含まれるが、化合物Ｘ以外に乾燥後に残る他の成分は含まれていても含まれなくともよい。化合物Ｘは、通常、この溶媒に溶解している。この第２の分散液を塗布し乾燥させて得られる膜中には、強誘電体粒子と化合物Ｘが含まれる。この膜中には、化合物Ｘの反応が進んで、金属酸化物となる前の中間化合物や、一部が金属酸化物となっているものが含まれていてもよい。 The second dispersion usually contains a solvent, but may or may not contain other components remaining after drying in addition to the compound X. Compound X is usually dissolved in this solvent. The film obtained by applying and drying the second dispersion contains ferroelectric particles and compound X. This film may contain an intermediate compound before the reaction of the compound X proceeds to become a metal oxide or a part of which is a metal oxide.
誘電体バインダーは、強誘電体粒子同士を結合、または、強誘電体粒子間の間隙を埋める、誘電体である成分である。この誘電体は、酸化ケイ素等の通常の誘電体でも強誘電体であってもよい。この誘電体は、後述の、焼成により誘電体となりうる化合物（化合物Ｘ）から形成される。この化合物Ｘは、強誘電体粒子間に浸透させるために、通常、溶媒に溶解させて使用される。溶媒不溶性（固体）の化合物は通常使用されないが、化合物Ｘが液体である場合は溶媒に溶解させずに使用してもよい。 The dielectric binder is a component that is a dielectric that bonds the ferroelectric particles together or fills the gaps between the ferroelectric particles. This dielectric may be a normal dielectric such as silicon oxide or a ferroelectric. This dielectric is formed from a compound (compound X) that can be converted into a dielectric by firing, which will be described later. This compound X is usually used after being dissolved in a solvent in order to penetrate between the ferroelectric particles. A solvent-insoluble (solid) compound is usually not used, but when compound X is a liquid, it may be used without being dissolved in a solvent.
化合物Ｘとしては、焼成後にＳｉＯ２、ＴｉＯ２、ＺｒＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ａｌ２Ｏ３、ＨｆＯ２等の誘電体となるものを用いる。また、焼成後にＢａＴｉＯ３、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３、ＳｒＢｉ２Ｔａ２Ｏ９等の強誘電体である複合金属酸化物となるものを用いてもよい。 As compound X, what becomes a dielectric such as SiO 2 , TiO 2 , ZrO 2 , ZrO 2 , Ta 2 O 5 , Al 2 O 3 , HfO 2 after firing is used. Moreover, what becomes a complex metal oxide which is a ferroelectric such as BaTiO 3 , Pb (Zr, Ti) O 3 , (Pb, La) (Zr, Ti) O 3 , SrBi 2 Ta 2 O 9 after firing. It may be used.
化合物Ｘとして、金属アルコキシドまたはそのオリゴマーを使用する場合、ゾルゲル法を用いて誘電体が形成され、有機金属化合物を使用する場合、ＭＯＤ法（有機金属分解法）を用いて誘電体が形成される。上記の誘電体は、通常、ゾルゲル法で作製され、上記の強誘電体はゾルゲル法、ＭＯＤ法のいずれの方法でも作製される。 When a metal alkoxide or its oligomer is used as the compound X, a dielectric is formed using a sol-gel method, and when an organometallic compound is used, a dielectric is formed using a MOD method (organometallic decomposition method). . The dielectric is usually produced by a sol-gel method, and the ferroelectric is produced by either a sol-gel method or a MOD method.
代表的誘電体である酸化ケイ素は、加水分解性シラン化合物またはそのオリゴマーを用いて形成することができる。加水分解性シラン化合物は、加水分解反応してシラノール基が形成され、引き続いてシラノール基同士の縮合反応により高分子量化する化合物である。ここで、シラノール基は、Ｓｉに結合した水酸基である。４個の結合手を有するＳｉ原子の一部の結合手には、アルキル基等の加水分解しない基が結合してもよい。有機基が残っている場合、膜中の応力緩和効果があり、むしろ好ましい場合も多い。なお、加水分解性基は、アルコキシ基に限られず、その他の基でもよい。 Silicon oxide, which is a typical dielectric, can be formed using a hydrolyzable silane compound or an oligomer thereof. A hydrolyzable silane compound is a compound in which a silanol group is formed by a hydrolysis reaction and subsequently increases in molecular weight by a condensation reaction between silanol groups. Here, the silanol group is a hydroxyl group bonded to Si. A non-hydrolyzable group such as an alkyl group may be bonded to a part of the bonds of the Si atom having four bonds. When the organic group remains, there is a stress relaxation effect in the film, which is rather preferable in many cases. The hydrolyzable group is not limited to an alkoxy group and may be other groups.
加水分解性シラン化合物として、通常、テトラアルコキシシラン（＝アルキルシリケート）が用いられる。テトラアルコキシシランとしては、テトラメトキシシラン（＝メチルシリケート）、テトラエトキシシラン（＝エチルシリケート）、テトラブトキシシラン（＝ブチルシリケート）等の、炭素数が１〜６（好ましくは、１〜４）のアルコキシ基を有するテトラアルコキシシランが好ましい。加水分解しない基が結合した加水分解性シラン化合物としては、アルキルトリアルコキシシランやアルケニルトリアルコキシシランなどのオルガノトリアルコキシシランが好ましい。具体的には、メチルトリメトキシシラン、メチルトリエトキシシラン、エチルトリメトキシシラン、ビニルトリメトキシシラン等の、炭素数が１〜６のアルキル基またはアルケニル基と炭素数が１〜６（好ましくは、１〜４）のアルコキシ基とを有するオルガノトリアルコキシシランが好ましい。 As the hydrolyzable silane compound, tetraalkoxysilane (= alkyl silicate) is usually used. Tetraalkoxysilanes having 1 to 6 carbon atoms (preferably 1 to 4) such as tetramethoxysilane (= methyl silicate), tetraethoxysilane (= ethyl silicate), tetrabutoxysilane (= butyl silicate), etc. Tetraalkoxysilane having an alkoxy group is preferred. As the hydrolyzable silane compound to which a non-hydrolyzable group is bonded, organotrialkoxysilane such as alkyltrialkoxysilane and alkenyltrialkoxysilane is preferable. Specifically, an alkyl group or alkenyl group having 1 to 6 carbon atoms and 1 to 6 carbon atoms (preferably, methyltrimethoxysilane, methyltriethoxysilane, ethyltrimethoxysilane, vinyltrimethoxysilane, etc.) Organotrialkoxysilanes having 1 to 4) alkoxy groups are preferred.
上記の加水分解性シラン化合物のオリゴマーとは、加水分解性シラン化合物の部分加水分解縮合物をいう。縮合度が高い場合は上記のオリゴマーが溶媒不溶性となるため、溶媒溶解性が失われない程度の縮合度のオリゴマーを用いるものとする。この縮合度の上限は、化合物の種類、加水分解縮合方法等によって異なるが、一般に、２０程度の縮合度でもオリゴマーの溶媒溶解性が保持される。 The oligomer of the hydrolyzable silane compound refers to a partially hydrolyzed condensate of the hydrolyzable silane compound. When the degree of condensation is high, the above oligomer becomes solvent-insoluble, so an oligomer having a degree of condensation that does not lose solvent solubility is used. The upper limit of the degree of condensation varies depending on the type of compound, hydrolysis condensation method, and the like, but generally the solvent solubility of the oligomer is maintained even at a degree of condensation of about 20.
上記のオリゴマーの溶液が、「ゾルゲル法に使用する、焼成により酸化ケイ素となりうる化合物」の溶液として市販されている場合も多い。なお、上記のオリゴマーとして、アルコキシ基がほとんどないもの、すなわち、ほとんどのアルコキシ基がシラノール基になったものを用いるのでもよい。テトラアルコキシシランの加水分解縮合が進み、アルコキシ基が実質的になくなり高分子量化していくと、通常は、溶媒不溶性となる。 In many cases, the above oligomer solution is commercially available as a solution of “compound that can be converted into silicon oxide by firing used in the sol-gel method”. In addition, as said oligomer, you may use the thing which has almost no alkoxy group, ie, the thing in which most alkoxy groups became the silanol group. When the hydrolysis and condensation of tetraalkoxysilane proceeds and the alkoxy group is substantially eliminated and the molecular weight is increased, the solvent usually becomes insoluble.
なお、上記の加水分解縮合反応を、温度、酸等の触媒の有無、触媒の種類、その他の反応条件により、調整することができる。また、加水分解性シラン化合物またはそのオリゴマーは、それを含む前記分散液から塗膜を形成した後には溶媒不溶性となるものであってもよい。テトラアルコキシシランの加水分解反応が終了し、溶媒不溶になる程度まで縮合し高分子量化しても、反応生成物は必ずしも酸化ケイ素といえるものではない。シラノール基が多数残存したポリマーは、さらに縮合反応、すなわち、２つのＳｉ−ＯＨが反応して、−Ｓｉ−Ｏ−Ｓｉ−となる反応が進行し、最終的に３次元架橋したポリマー（＝酸化ケイ素）となる。シラノール基が多数残存したポリマーを３次元架橋したポリマー（＝酸化ケイ素）に変化させる場合、通常、焼成が行われる。 In addition, said hydrolysis condensation reaction can be adjusted with temperature, the presence or absence of catalysts, such as an acid, the kind of catalyst, and other reaction conditions. Further, the hydrolyzable silane compound or oligomer thereof may be insoluble in the solvent after forming a coating film from the dispersion containing the hydrolyzable silane compound. Even if the hydrolysis reaction of tetraalkoxysilane is completed and the solvent is insoluble and condensed to a high molecular weight, the reaction product is not necessarily silicon oxide. A polymer in which many silanol groups remain is further subjected to a condensation reaction, that is, a reaction in which two Si—OH react to form —Si—O—Si—, and finally a three-dimensionally crosslinked polymer (= oxidation). Silicon). In the case where a polymer in which many silanol groups remain is changed to a three-dimensionally crosslinked polymer (= silicon oxide), firing is usually performed.
ＴｉＯ２は、テトラアルコキシチタンまたはそのオリゴマーから得られ、ＺｒＯ２は、テトラアルコキシジルコニウムまたはそのオリゴマーから得られる。加水分解縮合反応は、テトラアルコキシシランの場合と同様である。金属酸化物となりうる金属アルコキシドとして、種々の金属アルコキシドを用いることができる。具体的には、焼成により誘電体となりうる化合物が酸化アルミニウム、酸化バナジウム、酸化タンタルおよび酸化ニオブの場合は、それぞれ、アルミニウムトリブトキシド、バナジルブトキシド、ペンタエトキシタンタル、ペンタエトキシニオブを用いることができる。 TiO 2 is obtained from tetraalkoxy titanium or an oligomer thereof, and ZrO 2 is obtained from tetraalkoxy zirconium or an oligomer thereof. The hydrolysis condensation reaction is the same as in the case of tetraalkoxysilane. Various metal alkoxides can be used as the metal alkoxide that can be a metal oxide. Specifically, when the compounds that can become a dielectric upon firing are aluminum oxide, vanadium oxide, tantalum oxide, and niobium oxide, aluminum tributoxide, vanadyl butoxide, pentaethoxytantalum, and pentaethoxyniobium can be used, respectively.
金属酸化物となりうる有機金属化合物として、所定の、金属キレート化合物、カルボン酸金属塩、金属錯体等を用いることができる。これらの各有機金属化合物に含まれる金属種として、上記金属アルコキシドと同様のものをあげることができる。金属キレート化合物としてはテトラアセチルアセトネートチタン等をあげることができ、カルボン酸金属塩としては酢酸鉛、オクチル酸ネオジウム等をあげることができる。 As the organometallic compound that can be a metal oxide, a predetermined metal chelate compound, carboxylic acid metal salt, metal complex, or the like can be used. Examples of the metal species contained in each of these organometallic compounds include those similar to the above metal alkoxide. Examples of the metal chelate compound include tetraacetylacetonate titanium, and examples of the carboxylic acid metal salt include lead acetate and neodymium octylate.
焼成により強誘電体となりうる化合物として、有機金属化合物の組み合わせや金属アルコキシドと有機金属化合物との組み合わせがあげられる。作製する強誘電体の金属種の組成に応じて、それぞれの金属化合物の組成を調整することが好ましい。 Examples of the compound that can become a ferroelectric by firing include a combination of an organometallic compound and a combination of a metal alkoxide and an organometallic compound. It is preferable to adjust the composition of each metal compound according to the composition of the metal species of the ferroelectric material to be produced.
強誘電体粒子の分散には、ビーズミル、サンドミル、アルティマイザー、超音波装置等の分散用の装置を用いることができ、好適である。なお、上記の異なる種類の分散用の装置を、必要に応じて組み合わせて用いるのでもよい。 For dispersion of the ferroelectric particles, a dispersion device such as a bead mill, a sand mill, an optimizer, an ultrasonic device or the like can be used, which is preferable. It should be noted that the different types of dispersion devices described above may be used in combination as necessary.
強誘電体粒子分散液作製工程で各分散液を作製したとき、スピンコート法を用いて、上記の第１の分散液または第２の分散液を半導体基板の表面に塗布して乾燥させ、焼成して強誘電体薄膜を形成する（Ｓ１２０）。乾燥は、溶媒として１−プロパノールを用いる場合、１−プロパノールの沸点が９７℃であるため、１００−１５０℃の温度で行われるのでもよい。 When each dispersion was prepared in the ferroelectric particle dispersion preparation process, the above first dispersion or second dispersion was applied to the surface of the semiconductor substrate using a spin coating method, dried, and fired. Then, a ferroelectric thin film is formed (S120). When 1-propanol is used as a solvent, the drying may be performed at a temperature of 100 to 150 ° C. because the boiling point of 1-propanol is 97 ° C.
第１の分散液を塗布したときの焼成は、粒子の表面についている分散安定剤、キレート剤等を揮発させるため、または分解除去するため、３５０℃程度以上の温度で行うことが好ましい。具体的には、酸素雰囲気中、３５０〜４５０℃の温度で行うのでもよい。上記の乾燥温度は焼成温度より低いものとする。以下、第１の分散液を用いて作製した薄膜を、他の強誘電体薄膜と区別するために強誘電体粒子堆積膜といい、強誘電体粒子堆積膜を形成する工程を強誘電体粒子堆積膜形成工程という。 Firing when the first dispersion is applied is preferably performed at a temperature of about 350 ° C. or more in order to volatilize or remove the dispersion stabilizer, chelating agent and the like attached to the surface of the particles. Specifically, it may be performed at a temperature of 350 to 450 ° C. in an oxygen atmosphere. The drying temperature is lower than the firing temperature. Hereinafter, the thin film produced using the first dispersion is referred to as a ferroelectric particle deposition film to distinguish it from other ferroelectric thin films, and the process of forming the ferroelectric particle deposition film is referred to as a ferroelectric particle deposition process. This is called a deposited film forming process.
第２の分散液を塗布した場合、焼成温度を、化合物Ｘが金属酸化物（誘電体）となる温度とする。具体的には、酸素雰囲気中、４００〜６００℃の温度で行うのでもよい。したがって、第２の分散液を用いる場合の焼成温度と、第１の分散液を用いる場合の焼成温度とは、必ずしも一致しない。第２の分散液を形成した強誘電体薄膜は、通常、強誘電体粒子間が誘電体で埋まっている。第２の分散液を塗布した場合（Ｓ１３０）、通常、これによって強誘電体薄膜を形成する工程が終了する。 When the second dispersion is applied, the firing temperature is a temperature at which the compound X becomes a metal oxide (dielectric). Specifically, it may be performed at a temperature of 400 to 600 ° C. in an oxygen atmosphere. Accordingly, the firing temperature when using the second dispersion does not necessarily match the firing temperature when using the first dispersion. In the ferroelectric thin film in which the second dispersion is formed, the space between the ferroelectric particles is usually filled with a dielectric. When the second dispersion is applied (S130), the process of forming a ferroelectric thin film is usually completed thereby.
ステップＳ１２０で焼成後に誘電体となる化合物Ｘを含まない第１の分散液を塗布する場合（Ｓ１３０）、さらに誘電体バインダーとして機能する成分を含む所定の溶液や分散液（以下、オーバーコート液という。）を塗布することが好ましい。これは、強誘電体粒子堆積膜には、微視的には粒子間に隙間が存在するため、例えば、酸化ケイ素、複合金属酸化物系強誘電体等を成分とする誘電体バインダーで隙間を充填するものである。 When applying the first dispersion liquid that does not contain the compound X that becomes a dielectric after firing in step S120 (S130), a predetermined solution or dispersion liquid (hereinafter referred to as an overcoat liquid) that further contains a component that functions as a dielectric binder. .) Is preferably applied. This is because, in the ferroelectric particle deposited film, there is a gap between the particles microscopically. For example, the gap is formed with a dielectric binder composed of silicon oxide, a composite metal oxide ferroelectric, or the like. It is to be filled.
まず、第１の方法として、前記加水分解性シラン化合物またはそのオリゴマーを含む溶液（以下、シラン溶液という。）を誘電体バインダーとして用いる場合（Ｓ１４０）、スピンコート法を用いてシラン溶液を強誘電体粒子堆積膜上に塗布し、４００〜６００℃の温度で加熱して酸化ケイ素を強誘電体粒子の隙間に充填する（Ｓ１５０）。以下、酸化ケイ素を強誘電体粒子の隙間に充填する工程をシリカオーバーコート工程という。上記のシラン溶液としては、例えば、東京応化製のＯＣＤシリーズ等のシラン溶液を用いるのでもよい。ここで、スピンコートの回転数、シラン溶液の粘性等を調整して、焼成後に誘電体が実質的に強誘電体粒子間を埋めるようにするのでも、さらに強誘電体粒子堆積膜上にも形成されるようにするのでもよい。 First, as a first method, when a solution containing the hydrolyzable silane compound or oligomer thereof (hereinafter referred to as a silane solution) is used as a dielectric binder (S140), the silane solution is made ferroelectric using a spin coating method. It is applied on the body particle deposition film and heated at a temperature of 400 to 600 ° C. to fill the gaps between the ferroelectric particles with silicon oxide (S150). Hereinafter, the process of filling silicon oxide in the gaps between the ferroelectric particles is referred to as a silica overcoat process. As the silane solution, for example, a silane solution such as OCD series manufactured by Tokyo Ohka may be used. Here, the rotational speed of the spin coat, the viscosity of the silane solution, etc. are adjusted so that the dielectric material substantially fills the space between the ferroelectric particles after firing, or even on the ferroelectric particle deposited film. It may be formed.
まず、第２の方法として、焼成後に強誘電体となる化合物Ｘを用いる場合（Ｓ１４０）、上記の焼成後に強誘電体となる化合物Ｘの溶液を作製し（Ｓ１６１）、スピンコート法を用いて上記の化合物Ｘを強誘電体粒子堆積膜上に塗布し、４００〜６００℃の温度で焼成して強誘電体を強誘電体粒子の隙間に充填する（Ｓ１６２）。 First, as the second method, when the compound X that becomes a ferroelectric substance after firing is used (S140), a solution of the compound X that becomes a ferroelectric substance after firing is prepared (S161), and a spin coating method is used. The above-mentioned compound X is applied onto the ferroelectric particle deposition film and fired at a temperature of 400 to 600 ° C. to fill the gaps between the ferroelectric particles (S162).
強誘電体薄膜における強誘電体粒子と誘電体バインダーの合計に対する強誘電体粒子の割合は５〜９５質量％が好ましい。この割合が５質量％未満の場合、電気的特性が充分に得られず、また、パターン化した場合に必要な面内の特性均一性が得られないおそれがある。一方、９５質量％を超えると半導体基板との密着性が得られない。より好ましい強誘電体粒子の割合は５０〜９５質量％である。 The ratio of the ferroelectric particles to the total of the ferroelectric particles and the dielectric binder in the ferroelectric thin film is preferably 5 to 95% by mass. When this ratio is less than 5% by mass, sufficient electrical characteristics cannot be obtained, and there is a possibility that in-plane characteristic uniformity required for patterning cannot be obtained. On the other hand, when it exceeds 95 mass%, adhesiveness with a semiconductor substrate cannot be obtained. A more preferable ratio of the ferroelectric particles is 50 to 95% by mass.
前記第２の分散液を使用して得られた強誘電体薄膜や上記第１の分散液を使用しさらに誘電体を充填して得られた強誘電体薄膜は、それのみで絶縁体層を構成することができる。さらに、その強誘電体薄膜上に誘電体の薄膜を形成し、２層またはさらに多層の構造を有する絶縁体層とすることもできる。たとえば、強誘電体薄膜上に前記シラン溶液を塗布して焼成し強誘電体薄膜上に酸化ケイ素の薄膜層を形成することができる。また上記のように、強誘電体粒子堆積膜にシラン溶液を塗布する際、堆積膜に充填される量よりも過剰量の酸化ケイ素を形成して、強誘電体薄膜を形成すると同時にその上に酸化ケイ素の薄膜層を形成することができる。このような誘電体の薄膜は、強誘電体粒子を使用して得られるもの以外の強誘電体の薄膜であってもよい。
このような酸化ケイ素薄膜層をゲート電極層側に形成することにより、強誘電体薄膜への電界の集中を緩和することができる。
The ferroelectric thin film obtained by using the second dispersion liquid or the ferroelectric thin film obtained by further filling the dielectric using the first dispersion liquid has an insulator layer by itself. Can be configured. Furthermore, a dielectric thin film can be formed on the ferroelectric thin film to form an insulating layer having a two-layer or multi-layer structure. For example, a thin film layer of silicon oxide can be formed on the ferroelectric thin film by applying and baking the silane solution on the ferroelectric thin film. In addition, as described above, when applying a silane solution to a ferroelectric particle deposition film, an excessive amount of silicon oxide than the amount filled in the deposition film is formed to simultaneously form a ferroelectric thin film thereon. A thin film layer of silicon oxide can be formed. Such a dielectric thin film may be a ferroelectric thin film other than that obtained by using ferroelectric particles.
By forming such a silicon oxide thin film layer on the gate electrode layer side, the concentration of the electric field on the ferroelectric thin film can be relaxed.
本発明における絶縁体層は、前記のようにして形成された強誘電体薄膜を含む層からなる。前記強誘電体薄膜は強誘電体粒子と誘電体バインダーからなり、バインダーの誘電体は通常の誘電体（酸化ケイ素など）であっても、強誘電体であってもよい。また、絶縁体層は、１層または多層の強誘電体薄膜のみから構成されていてもよく、強誘電体薄膜と他の誘電体からなる多層の構造を有していてもよい。
絶縁体層中の強誘電体薄膜の膜厚（多層の場合は合計の厚さ）は８０〜４００ｎｍであることが必要である。この厚さが８０ｎｍ未満の場合、膜の絶縁特性が安定して得られず、４００ｎｍを超えると膜応力により、膜中にクラックが発生する。より好ましい強誘電体薄膜の厚さは８０〜３５０ｎｍである。
本発明における絶縁体層の厚さは、絶縁体層が強誘電体薄膜のみからなる場合、上記強誘電体薄膜の厚さとなる。絶縁体層が強誘電体薄膜と他の誘電体の薄膜からなる場合は、上記強誘電体薄膜の厚さにこの誘電体薄膜の厚さを加えた厚さとなる。この誘電体薄膜の厚さは３００ｎｍ以下が好ましく、特に２００ｎｍ以下が好ましい。この誘電体薄膜の厚さが３００ｎｍを超えると膜の応力によるクラックが発生する。この誘電体薄膜の厚さを加えた絶縁体層全体の厚さは、１００〜５００ｎｍであることが最も好ましい。
The insulator layer in the present invention is composed of a layer including the ferroelectric thin film formed as described above. The ferroelectric thin film is composed of ferroelectric particles and a dielectric binder, and the dielectric of the binder may be a normal dielectric (such as silicon oxide) or a ferroelectric. The insulator layer may be composed of only one or multiple layers of ferroelectric thin film, or may have a multilayer structure composed of the ferroelectric thin film and another dielectric.
The film thickness of the ferroelectric thin film in the insulator layer (total thickness in the case of multiple layers) needs to be 80 to 400 nm. If this thickness is less than 80 nm, the insulating properties of the film cannot be obtained stably, and if it exceeds 400 nm, cracks occur in the film due to film stress. A more preferable thickness of the ferroelectric thin film is 80 to 350 nm.
The thickness of the insulator layer in the present invention is the thickness of the ferroelectric thin film when the insulator layer is composed only of the ferroelectric thin film. When the insulator layer is made of a ferroelectric thin film and another dielectric thin film, the thickness is obtained by adding the thickness of the dielectric thin film to the thickness of the ferroelectric thin film. The thickness of the dielectric thin film is preferably 300 nm or less, and particularly preferably 200 nm or less. If the thickness of the dielectric thin film exceeds 300 nm, cracks due to film stress occur. The total thickness of the insulator layer including the thickness of the dielectric thin film is most preferably 100 to 500 nm.
図２は、本発明の実施の形態に係る絶縁体層を備えた半導体記憶装置の概念的な構成を示す図である。半導体記憶装置１００は、ゲート電極１４とＰ型シリコン基板１１との間に、上記で説明した形成方法を用いて形成された絶縁体層１２が形成され、ゲート電極１４を挟むようにソース電極１３とドレイン電極１５とが形成されている。また、ソース電極１３とドレイン電極１５の直下にはｎ型シリコン領域を有するソース１６、ドレイン１７が形成され、絶縁体層１２の直下には不図示のチャネルが形成される。
FIG. 2 is a diagram showing a conceptual configuration of a semiconductor memory device including the insulator layer according to the embodiment of the present invention. In the semiconductor memory device 100, the
以下、本発明の実施の形態に係る強誘電体薄膜を用いた半導体記憶装置の動作について説明する。ここで、半導体記憶装置１００は、ソース電極１３にプレート線、ドレイン電極１５にビット線、ゲート電極１４にワード線がそれぞれ接続されている。ここで、ゲート電極１４とＰ型シリコン基板１１との間に設けられてなる絶縁体層１２がＰ型シリコン基板１１側向きに分極している場合、ドレイン電極１５−ソース電極１３間の電流（以下、Ｉｄｓ）は、ゲート電極１４側向きに分極している場合と比べて強い。この電流Ｉｄｓ値の相違をビット線に繋がれた不図示のアンプで増幅することによって、この分極の向きの相違を読み取ることができる。これによって、本発明の半導体記憶装置は、このトランジスタ１個で１ビットの情報を記憶できるメモリ回路としての機能を有する。
The operation of the semiconductor memory device using the ferroelectric thin film according to the embodiment of the present invention will be described below. In the semiconductor memory device 100, a plate line is connected to the
以上説明したように、本発明の実施の形態に係る絶縁体層の形成方法は、ゲート電極と半導体の間に設けられる絶縁体層が配向容易な強誘電性酸化物結晶粒子と誘電体バインダーによって形成されるため、基板の材料によらず所定の結晶方位で配向した強誘電体薄膜であって緻密な膜を生産性良く形成できる方法である。 As described above, the method for forming an insulator layer according to the embodiment of the present invention uses the ferroelectric oxide crystal particles and the dielectric binder, in which the insulator layer provided between the gate electrode and the semiconductor is easily oriented. Therefore, it is a method that can form a dense film with high productivity, which is a ferroelectric thin film oriented in a predetermined crystal orientation regardless of the material of the substrate.
また、誘電体バインダーが強誘電体薄膜の内部に浸透し強誘電性酸化物結晶粒子間の間隙を埋めることができ、機械的特性および電気的特性に優れた絶縁体層を形成できる。 In addition, the dielectric binder can penetrate into the ferroelectric thin film and fill the gaps between the ferroelectric oxide crystal particles, so that an insulator layer having excellent mechanical and electrical characteristics can be formed.
また、半導体基板との密着性がよく、かつ、半導体基板−絶縁膜界面の平滑性に優れた強誘電体薄膜を備えた絶縁体層を形成できる。 Further, it is possible to form an insulator layer having a ferroelectric thin film that has good adhesion to the semiconductor substrate and is excellent in smoothness at the interface between the semiconductor substrate and the insulating film.
また、焼成により誘電体となりうる化合物が金属アルコキシドおよび有機金属化合物から選ばれる金属化合物の組み合わせであるため、組み合わせる金属化合物の種類および比を調整することによって好適な誘電体バインダーで強誘電性酸化物結晶粒子間の間隙を埋めることができる。 In addition, since the compound that can become a dielectric upon firing is a combination of metal compounds selected from metal alkoxides and organometallic compounds, a ferroelectric oxide with a suitable dielectric binder by adjusting the type and ratio of the metal compounds to be combined A gap between crystal grains can be filled.
また、バインダー成分の誘電率を上げることで、強誘電性酸化物結晶粒子に高電場を印加でき、該粒子の電荷保持特性（強誘電性）を向上することが可能な絶縁体層を形成できる。 In addition, by increasing the dielectric constant of the binder component, a high electric field can be applied to the ferroelectric oxide crystal particles, and an insulator layer capable of improving the charge retention characteristics (ferroelectricity) of the particles can be formed. .
また、強誘電性酸化物粒子を含む強誘電体薄膜上に誘電体層を積層することで、膜の平坦性を向上でき、膜厚のばらつきによる電場の集中を緩和することが可能な絶縁体層を形成できる。 In addition, by laminating a dielectric layer on a ferroelectric thin film containing ferroelectric oxide particles, it is possible to improve the flatness of the film and to reduce the concentration of the electric field due to variations in film thickness. Layers can be formed.
また、ゲート電極からの電子の注入を高度に抑制可能な絶縁体層を形成できる。 In addition, an insulator layer capable of highly suppressing injection of electrons from the gate electrode can be formed.
また、強誘電性酸化物結晶粒子を含む分散液（第２の分散液）が、焼成により誘電体となりうる化合物を含むと、２度の焼成を１度に削減できる等、作製工程を削減できる。 In addition, when the dispersion liquid (second dispersion liquid) containing ferroelectric oxide crystal particles contains a compound that can become a dielectric material by firing, the number of manufacturing steps can be reduced, for example, the firing twice can be reduced at once. .
また、分散液をスピンコート法を用いて塗布するため、簡易かつ均一に塗布できる。 Further, since the dispersion is applied using a spin coating method, it can be applied simply and uniformly.
また、本発明の実施の形態に係る強誘電体薄膜を用いた半導体記憶装置は、上記の各効果を有する。 Further, the semiconductor memory device using the ferroelectric thin film according to the embodiment of the present invention has the above-described effects.
上記の本発明の実施の形態に基づく具体的な実施例を以下に説明する。
「例１」
まず、酸化物基準のモル％表示で、Ｂｉ２Ｏ３が４０％、ＴｉＯ２が３０％およびＢ２Ｏ３が３０％の原料組成で、ガラス結晶化法を用いてＢｉ４Ｔｉ３Ｏ１２の板状粒子を作製した。次に、Ｂｉ４Ｔｉ３Ｏ１２の板状粒子を、０．１重量％のリン酸エステル系分散剤（ビックケミー社製ＢＹＫ１４２）を含む１−プロパノール溶液中に１０重量％入れ、ポットミルで４８時間粉砕し、分散液Ａを作製した。次に、分散液Ａに、１−プロパノールを加えＢｉ４Ｔｉ３Ｏ１２粒子の濃度が７重量％となるように調整し、強誘電体粒子を含む第１の分散液Ｂを作製した（強誘電体粒子分散液作製工程）。
Specific examples based on the above-described embodiments of the present invention will be described below.
"Example 1"
First, the raw material composition of Bi 2 O 3 is 40%, TiO 2 is 30% and B 2 O 3 is 30% in terms of mol% based on oxide, and Bi 4 Ti 3 O 12 using a glass crystallization method. Plate-like particles were prepared. Next, 10 wt% of the plate-like particles of Bi 4 Ti 3 O 12 are put in a 1-propanol solution containing 0.1 wt% of a phosphate ester dispersant (BYK142 manufactured by BYK Chemie), and are subjected to 48 hours in a pot mill. The dispersion A was pulverized. Next, 1-propanol was added to the dispersion A to adjust the concentration of Bi 4 Ti 3 O 12 particles to 7% by weight, and a first dispersion B containing ferroelectric particles was produced (strong) Dielectric particle dispersion preparation process).
次に、１０００ｒｐｍの回転速度で強誘電体粒子を含む第１の分散液Ｂを２０秒間、シリコン基板上にスピンコート法を用いて塗布（以下、単にスピンコートという。）し、１５０℃の温度で、５分間乾燥させた。この工程を４回繰り返した。 Next, the first dispersion B containing the ferroelectric particles at a rotational speed of 1000 rpm was applied on the silicon substrate by spin coating (hereinafter simply referred to as spin coating) for 20 seconds, and the temperature was 150 ° C. And dried for 5 minutes. This process was repeated 4 times.
その後、４５０℃の温度で焼成して板状粒子が堆積した強誘電体粒子堆積膜（膜厚：３２０ｎｍ）を形成した（強誘電体粒子堆積膜形成工程）。このようにして得られた、強誘電体層に対する２θ−θ法によるＸ線解析結果を図３に示す。図３に示す結果から、上記の強誘電体層では、各板状粒子がｃ軸方向に配向していることが分かる。図４は、このようにして得られた強誘電体粒子堆積膜の断面ＳＥＭ写真である。図４から、Ｂｉ４Ｔｉ３Ｏ１２の板状粒子がシリコン基板上に密に堆積していることが分かる。次に、シリカオーバーコート工程で、以下の加工を行った。まず、シリカ固形分が１０重量％のシラン溶液（東京応化製ＯＣＤ−Ｔ７）を、上記で得られた強誘電体粒子堆積膜上に３０００ｒｐｍの回転速度で２０秒間スピンコートし、８０℃、１５０℃、２００℃の温度で、各１分間ずつ乾燥させた（以下、第１のシランコート工程という。）。 Thereafter, a ferroelectric particle deposition film (film thickness: 320 nm) in which plate-like particles were deposited was formed by baking at a temperature of 450 ° C. (ferroelectric particle deposition film forming step). FIG. 3 shows the X-ray analysis result obtained by the 2θ-θ method for the ferroelectric layer thus obtained. From the results shown in FIG. 3, it can be seen that in the ferroelectric layer, each plate-like particle is oriented in the c-axis direction. FIG. 4 is a cross-sectional SEM photograph of the ferroelectric particle deposited film thus obtained. FIG. 4 shows that the plate-like particles of Bi 4 Ti 3 O 12 are densely deposited on the silicon substrate. Next, the following processing was performed in the silica overcoat process. First, a silane solution (OCD-T7 manufactured by Tokyo Ohka Kogyo Co., Ltd.) having a silica solid content of 10% by weight was spin-coated on the ferroelectric particle deposited film obtained above at a rotational speed of 3000 rpm for 20 seconds, and 80 ° C., 150 ° C. It was dried at a temperature of 200 ° C. for 1 minute each (hereinafter referred to as a first silane coating step).
次に、第１のシランコート工程で得られた層上に、シリカ固形分が２．９５重量％のシラン溶液（東京応化製ＯＣＤ−Ｔ２）を３０００ｒｐｍの回転速度で２０秒間スピンコートし、８０℃、１５０℃、２００℃の温度で、各１分間ずつ乾燥させ（以下、この工程を第２のシランコート工程という。）、その後４５０℃で３０分間焼成を行った。上記の強誘電体粒子堆積膜上に第１のシランコート工程、第２のシランコート工程を行い焼成した後の薄膜の合計の膜厚は４００ｎｍであり、断面測定の結果、シリカをバインダーとする強誘電体薄膜の厚さは３２０ｎｍ、該薄膜上のシリカ誘電体薄膜の厚さは８０ｎｍであった。次に、得られた薄膜（以下、絶縁体層という。）の表面をレジスト膜で覆い、９０℃、１００℃の温度で各２分間ずつ乾燥させ、固化させた。 Next, on the layer obtained in the first silane coating step, a silane solution (OCD-T2 manufactured by Tokyo Ohka Kogyo Co., Ltd.) having a silica solid content of 2.95% by weight was spin-coated at a rotational speed of 3000 rpm for 20 seconds, and 80 Drying was performed for 1 minute each at a temperature of 150 ° C., 150 ° C., and 200 ° C. (hereinafter, this step is referred to as a second silane coating step), followed by baking at 450 ° C. for 30 minutes. The total thickness of the thin film after firing by performing the first silane coating step and the second silane coating step on the ferroelectric particle deposition film is 400 nm. As a result of the cross-sectional measurement, silica is used as a binder. The thickness of the ferroelectric thin film was 320 nm, and the thickness of the silica dielectric thin film on the thin film was 80 nm. Next, the surface of the obtained thin film (hereinafter referred to as an insulator layer) was covered with a resist film, dried at 90 ° C. and 100 ° C. for 2 minutes each, and solidified.
次に、ｐ＋のシリコン基板の絶縁体層が形成されていない側の基板面（以下、裏面という。）に形成されたシリコン酸化膜を、緩衝フッ酸でエッチングして除去した。最後に、アセトンを用いて絶縁体層の表面を覆うレジスト膜を除去した。 Next, the silicon oxide film formed on the substrate surface of the p + silicon substrate where the insulator layer was not formed (hereinafter referred to as the back surface) was removed by etching with buffered hydrofluoric acid. Finally, the resist film covering the surface of the insulator layer was removed using acetone.
次に、ＭＩＦＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｅｒ−Ｆｅｒｒｏｅｌｅｃｔｒｉｃ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタのゲートと半導体基板との間の絶縁層としての電気的特性を評価するために、アルミ電極を形成した。前記絶縁体層上のアルミ電極は直径８ｍｍの円状の形状とし、シリコン基板の裏面上のアルミ電極は全面を覆うように、それぞれ、真空蒸着法を用いて、厚さが略４００ｎｍのアルミ電極を形成した。 Next, in order to evaluate an electrical characteristic as an insulating layer between the gate of the MIFS (Metal-Insulator-Ferroelectric-Semiconductor) transistor and the semiconductor substrate, an aluminum electrode was formed. The aluminum electrode on the insulator layer has a circular shape with a diameter of 8 mm, and the aluminum electrode on the back surface of the silicon substrate covers the entire surface by using a vacuum deposition method. Formed.
以下、上記のように電気特性評価用のアルミ電極が形成されたものを電気的特性検査基板という。図５は、電気的特性検査基板に対して得られた静電容量の印加電圧特性を示す図である。図５において、実線は、例１に係る電気的特性検査基板に対して得られた静電容量の印加電圧特性の一例である。 Hereinafter, the substrate on which the aluminum electrode for electrical property evaluation is formed is referred to as an electrical property inspection board. FIG. 5 is a diagram showing applied voltage characteristics of capacitance obtained with respect to the electrical characteristic inspection board. In FIG. 5, the solid line is an example of the applied voltage characteristic of the capacitance obtained for the electrical characteristic inspection board according to Example 1.
例１に係る電気的特性検査基板に対して得られた静電容量の印加電圧特性は、図５から明らかなように飽和特性を有する。具体的には、印加電圧を−４Ｖ〜４Ｖ程度の範囲で切り替えることに静電容量が５ｎＦ程度変化し、印加電圧が０Ｖのとき、印加電圧の変化方向の違いに応じて４ｎＦ程度の静電容量の差（以下、静電容量ギャップという。）が生ずる。ここで、静電容量ギャップは、印加電圧の範囲を変えることによって変えられるものである。 The applied voltage characteristic of the capacitance obtained for the electrical characteristic test board according to Example 1 has a saturation characteristic as is apparent from FIG. Specifically, when the applied voltage is switched in the range of about −4V to 4V, the electrostatic capacity changes by about 5 nF, and when the applied voltage is 0 V, the electrostatic capacity of about 4 nF according to the change direction of the applied voltage. A difference in capacitance (hereinafter referred to as a capacitance gap) occurs. Here, the capacitance gap can be changed by changing the range of the applied voltage.
例１に係る絶縁体層を用いた半導体記憶装置は、印加電圧を−４Ｖ〜４Ｖ程度の範囲またはこれより広い範囲で切り替えることによって、不揮発に情報を記憶することが可能となる。
「例２」
本発明の実施例の例１と同様の方法により、分散液Ａを作製した。次に、分散液Ａを、Ｂｉ４Ｔｉ３Ｏ１２粒子とシリカとの重量比が８：２になるように、１０重量％のシラン溶液（東京応化製ＯＣＤ−Ｔ７）を加え、さらに１−プロパノール溶液で調整して全体の固形分が７重量％になるようにし、強誘電体粒子を含む第２の分散液Ｃを得た（強誘電体粒子分散液作製工程）。
The semiconductor memory device using the insulator layer according to Example 1 can store information in a nonvolatile manner by switching the applied voltage in a range of about −4 V to 4 V or a wider range.
"Example 2"
A dispersion A was prepared in the same manner as in Example 1 of the example of the present invention. Next, 10% by weight of a silane solution (OCD-T7, manufactured by Tokyo Ohka Kogyo Co., Ltd.) was added to dispersion A so that the weight ratio of Bi 4 Ti 3 O 12 particles to silica was 8: 2. A second dispersion C containing ferroelectric particles was obtained by adjusting with a propanol solution so that the total solid content was 7% by weight (ferroelectric particle dispersion preparing step).
次に、１０００ｒｐｍの回転速度で第２の分散液Ｃを２０秒間、シリコン基板上にスピンコートし、８０℃、１５０℃、２００℃の温度で、各１分間ずつ乾燥させた。この工程を４回繰り返した後、例１と同様に焼成して強誘電体薄膜（膜厚：１８０ｎｍ）を作製した。このようにして得られた、強誘電体薄膜に対する２θ−θ法によるＸ線解析結果を図３に示す。図３から、第２の分散液Ｃを用いて形成された強誘電体薄膜では、「例１」の場合と同様に各板状粒子がｃ軸方向に配向していることが分かる。 Next, the second dispersion C was spin-coated on a silicon substrate for 20 seconds at a rotation speed of 1000 rpm, and dried at 80 ° C., 150 ° C., and 200 ° C. for 1 minute each. This process was repeated four times, and then fired in the same manner as in Example 1 to produce a ferroelectric thin film (film thickness: 180 nm). FIG. 3 shows the X-ray analysis result obtained by the 2θ-θ method for the ferroelectric thin film thus obtained. FIG. 3 shows that in the ferroelectric thin film formed using the second dispersion C, each plate-like particle is oriented in the c-axis direction as in the case of “Example 1”.
「例３」
本発明の実施例の例１と同様の方法により、分散液Ａおよび強誘電体粒子を含む第１の分散液Ｂを作製した。次に、３０００ｒｐｍの回転速度で強誘電体粒子を含む第１の分散液Ｂを２０秒間、白金電極付きのｎ＋シリコン基板上にスピンコートし、１５０℃の温度で、５分間乾燥させた。この工程を２回繰り返した後、例１と同様に焼成して強誘電体粒子堆積膜（膜厚：１６０ｎｍ）を形成した（強誘電体粒子堆積膜形成工程）。次に、上記のオーバーコート用強誘電体組成物として、高純度化学製のＢｉＬａＴｉＯｘ−ＭＯＤ溶液を強誘電体粒子堆積膜上に３０００ｒｐｍの回転速度で２０秒間スピンコートし、酸素雰囲気中で５００℃の温度で３０分間焼成して強誘電体オーバーコート膜を形成した。この工程を２回繰り返し、強誘電体オーバーコート膜を形成した（強誘電体オーバーコート工程）。その結果、ＢｉＬａＴｉＯｘをバインダーとする強誘電体薄膜の厚さが１６０ｎｍ、該薄膜上の強誘電体オーバーコート膜の厚さが１４０ｎｍの絶縁体層が形成された。
"Example 3"
A first dispersion B containing dispersion A and ferroelectric particles was produced in the same manner as in Example 1 of the example of the present invention. Next, the first dispersion B containing ferroelectric particles at a rotational speed of 3000 rpm was spin-coated on an n + silicon substrate with a platinum electrode for 20 seconds and dried at a temperature of 150 ° C. for 5 minutes. After this process was repeated twice, firing was performed in the same manner as in Example 1 to form a ferroelectric particle deposited film (film thickness: 160 nm) (ferroelectric particle deposited film forming process). Next, a high-purity chemical BiLaTiOx-MOD solution was spin-coated on the ferroelectric particle deposition film for 20 seconds at a rotational speed of 3000 rpm as the above-described ferroelectric composition for overcoat, and 500 ° C. in an oxygen atmosphere. The ferroelectric overcoat film was formed by baking at the temperature of 30 minutes. This process was repeated twice to form a ferroelectric overcoat film (ferroelectric overcoat process). As a result, an insulator layer was formed in which the thickness of the ferroelectric thin film using BiLaTiOx as a binder was 160 nm, and the thickness of the ferroelectric overcoat film on the thin film was 140 nm.
次に、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｉｏｎ Ｍｅｔａｌ）キャパシタの絶縁層としての電気的特性を評価するために、得られた絶縁体層表面上に真空蒸着法を用いて、厚さが４００ｎｍで面積が１ｍｍ２のアルミ電極を形成した。上記のように作製された電気的特性検査基板のアルミ電極と裏面に設けた白金電極との間のヒステリシス特性を測定した。その結果、単位面積あたりの残留分極が２μＣ／ｃｍ２程度の強誘電体薄膜が得られた。この残留分極の値は、従来の１０μＣ／ｃｍ２以上という値に比して小さく、例３の絶縁体層は、１トランジスタ型半導体記憶装置の強誘電体ゲート絶縁膜に適するものである。 Next, in order to evaluate the electrical characteristics as an insulating layer of a MIM (Metal Insulation Metal) capacitor, a vacuum deposition method is used on the surface of the obtained insulating layer, and the thickness is 400 nm and the area is 1 mm 2 . An aluminum electrode was formed. The hysteresis characteristic between the aluminum electrode of the electrical characteristic inspection board produced as described above and the platinum electrode provided on the back surface was measured. As a result, a ferroelectric thin film having a remanent polarization per unit area of about 2 μC / cm 2 was obtained. The value of this residual polarization is smaller than the conventional value of 10 μC / cm 2 or more, and the insulator layer of Example 3 is suitable for a ferroelectric gate insulating film of a one-transistor type semiconductor memory device.
「例４（比較例１）」
本発明の実施例の例１および例２で説明した強誘電体薄膜の製造方法によって、強誘電体薄膜中のＢｉ４Ｔｉ３Ｏ１２の板状粒子が配向することを示すために、ガラス結晶化法を用いて作製したＢｉ４Ｔｉ３Ｏ１２の板状粒子をガラスセルに詰めた試料を作製し、粉末Ｘ線回折を行った。その結果を図３に、例４として示す。図３に示すように、例４（比較例１）に係る試料の粉末Ｘ線回折の結果からは、ａｂ面（００Ｌ）（Ｌは所定の整数）以外の（１１７）面およびこれと同等の結晶面を示すピークが支配的であることがわかる。したがって、例４（比較例１）に係る試料では、強誘電性を示す方向にＢｉ４Ｔｉ３Ｏ１２の板状粒子を配向させることが困難であることが分かる。
"Example 4 (Comparative Example 1)"
In order to show that the plate-like particles of Bi 4 Ti 3 O 12 in the ferroelectric thin film are oriented by the method for manufacturing a ferroelectric thin film described in Example 1 and Example 2 of the embodiment of the present invention, a glass crystal the plate-like particles of Bi 4 Ti 3 O 12 produced using the reduction method to prepare a sample packed in a glass cell, it was subjected to powder X-ray diffraction. The result is shown as Example 4 in FIG. As shown in FIG. 3, from the result of the powder X-ray diffraction of the sample according to Example 4 (Comparative Example 1), the (117) plane other than the ab plane (00L) (L is a predetermined integer) and the equivalent thereof It can be seen that the peak indicating the crystal plane is dominant. Therefore, it can be seen that in the sample according to Example 4 (Comparative Example 1), it is difficult to orient the Bi 4 Ti 3 O 12 plate-like particles in the direction showing the ferroelectricity.
「例５（比較例２）」
本発明の実施例の例１および例２で説明した強誘電体薄膜の製造方法によって作製された強誘電体薄膜中の配向したＢｉ４Ｔｉ３Ｏ１２の板状粒子が、図５に示すように飽和特性を有することを示すために、酸化ケイ素からなる薄膜（膜厚：２５０ｎｍ）を本発明の実施例の例１に示すシリカオーバーコート工程の方法と同様の方法で作製した。図５に示す破線は、例５（比較例２）に係る試料について得られた静電容量の印加電圧特性を示す曲線である。
“Example 5 (Comparative Example 2)”
As shown in FIG. 5, oriented Bi 4 Ti 3 O 12 plate-like particles in the ferroelectric thin film produced by the method for producing a ferroelectric thin film described in Example 1 and Example 2 of the embodiment of the present invention are shown. In order to show that the film has saturation characteristics, a thin film (thickness: 250 nm) made of silicon oxide was prepared by the same method as the silica overcoat process shown in Example 1 of the example of the present invention. The broken line shown in FIG. 5 is a curve showing the applied voltage characteristics of the capacitance obtained for the sample according to Example 5 (Comparative Example 2).
例５（比較例２）に係る試料に対して得られた静電容量の印加電圧特性には、明確な飽和特性というものは生じていない。本発明の実施例の例１で説明した静電容量の印加電圧特性が有する飽和特性は、ほぼｃ軸方向に配向したＢｉ４Ｔｉ３Ｏ１２の板状粒子が堆積した強誘電体薄膜が存在することによって得られるものである。 The applied voltage characteristic of the capacitance obtained for the sample according to Example 5 (Comparative Example 2) does not have a clear saturation characteristic. The saturation characteristic of the applied voltage characteristic of the capacitance described in Example 1 of the embodiment of the present invention is that there is a ferroelectric thin film in which plate-like particles of Bi 4 Ti 3 O 12 oriented substantially in the c-axis direction are deposited. It is obtained by doing.
本発明に係る強誘電体薄膜を備えた半導体記憶装置および絶縁体層の形成方法によれば、基板の材料によらず所定の結晶方位で配向した強誘電体薄膜であって緻密な膜を生産性良く形成することができるため、強誘電体薄膜を備えた半導体記憶装置および絶縁体層の形成方法等の用途に適用できる。 According to the semiconductor memory device including the ferroelectric thin film and the method for forming the insulator layer according to the present invention, a ferroelectric thin film oriented in a predetermined crystal orientation regardless of the material of the substrate is produced. Therefore, it can be applied to uses such as a semiconductor memory device having a ferroelectric thin film and a method for forming an insulator layer.
１１ ｐ型シリコン基板
１２ 絶縁体層
１３ ソース電極
１４ ゲート電極
１５ ドレイン電極
１６ ソース
１７ ドレイン
１００ 半導体記憶装置
11 p-
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005225194A JP2007048765A (en) | 2005-07-13 | 2005-08-03 | Semiconductor storage device and method of forming insulator layer |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005204723 | 2005-07-13 | ||
| JP2005225194A JP2007048765A (en) | 2005-07-13 | 2005-08-03 | Semiconductor storage device and method of forming insulator layer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007048765A true JP2007048765A (en) | 2007-02-22 |
Family
ID=37851381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005225194A Pending JP2007048765A (en) | 2005-07-13 | 2005-08-03 | Semiconductor storage device and method of forming insulator layer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007048765A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010135470A (en) * | 2008-12-03 | 2010-06-17 | Rasa Ind Ltd | Coating liquid for forming dielectric layer, and method of manufacturing the same |
| WO2017090559A1 (en) * | 2015-11-25 | 2017-06-01 | 東レ株式会社 | Ferroelectric memory element, method for producing same, memory cell using ferroelectric memory element, and radio communication device using ferroelectric memory element |
| US11869926B2 (en) | 2020-09-02 | 2024-01-09 | Samsung Electronics Co., Ltd. | High-k capacitor dielectric having a metal oxide area comprising boron, electrical device, and semiconductor apparatus including the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11297947A (en) * | 1998-04-15 | 1999-10-29 | Seiko Epson Corp | Semiconductor element, manufacture therefor and manufacturing equipment thereof |
| WO2005010895A1 (en) * | 2003-07-28 | 2005-02-03 | Asahi Glass Company, Limited | Liquid composition for ferroelectric thin film formation and process for producing ferroelectric thin film |
-
2005
- 2005-08-03 JP JP2005225194A patent/JP2007048765A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11297947A (en) * | 1998-04-15 | 1999-10-29 | Seiko Epson Corp | Semiconductor element, manufacture therefor and manufacturing equipment thereof |
| WO2005010895A1 (en) * | 2003-07-28 | 2005-02-03 | Asahi Glass Company, Limited | Liquid composition for ferroelectric thin film formation and process for producing ferroelectric thin film |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010135470A (en) * | 2008-12-03 | 2010-06-17 | Rasa Ind Ltd | Coating liquid for forming dielectric layer, and method of manufacturing the same |
| WO2017090559A1 (en) * | 2015-11-25 | 2017-06-01 | 東レ株式会社 | Ferroelectric memory element, method for producing same, memory cell using ferroelectric memory element, and radio communication device using ferroelectric memory element |
| JPWO2017090559A1 (en) * | 2015-11-25 | 2018-09-06 | 東レ株式会社 | Ferroelectric memory element, manufacturing method thereof, memory cell using the same, and wireless communication device using the same |
| US11869926B2 (en) | 2020-09-02 | 2024-01-09 | Samsung Electronics Co., Ltd. | High-k capacitor dielectric having a metal oxide area comprising boron, electrical device, and semiconductor apparatus including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3188179B2 (en) | Method of manufacturing ferroelectric thin film element and method of manufacturing ferroelectric memory element | |
| JPH08198669A (en) | Improvement of barium strontium titanate (bst) thin film by adding erbium doner | |
| JP2002543627A (en) | Ferroelectric field effect transistor for non-volatile memory applications with graded function and method of making the same | |
| TW201620038A (en) | Method for producing ferroelectric thin film | |
| JP4164701B2 (en) | Ferroelectric capacitor, ferroelectric capacitor manufacturing method, ferroelectric memory, and ferroelectric memory manufacturing method | |
| JP2001007299A (en) | Lead germanate ferroelectric structure of multilayer electrode and deposition method thereof | |
| EP3041035B1 (en) | Method for manufacturing pnbzt thin film | |
| KR102384736B1 (en) | Mn-doped pzt-based piezoelectric film formation composition and mn-doped pzt-based piezoelectric film | |
| JP6264447B2 (en) | Mn and Nb-doped PZT-based piezoelectric film forming liquid composition | |
| KR102334850B1 (en) | Manganese- and niobium-doped pzt piezoelectric film | |
| JP2005159308A (en) | Ferroelectric film, ferroelectric capacitor, and ferroelectric memory | |
| JP2007048765A (en) | Semiconductor storage device and method of forming insulator layer | |
| JPH11163273A (en) | Manufacture of dielectric thin film and dielectric capacitor and dielectric memory | |
| JP3292795B2 (en) | Method for manufacturing semiconductor memory device | |
| JP2005255468A (en) | COATING LIQUID FOR FORMING Bi-BASED DIELECTRIC THIN FILM WITH PARAELECTRIC OR FERROELECTRIC PROPERTY, AND Bi-BASED DIELECTRIC THIN FILM | |
| JP3294214B2 (en) | Thin film capacitors | |
| JP4074894B2 (en) | Ferroelectric memory and manufacturing method thereof | |
| JP2001213624A (en) | Process of preparing ferroelectric thin film and raw material solution therefor | |
| JP2001338834A (en) | Method of manufacturing dielectric capacitor | |
| JP2005203613A (en) | Capacitor, and deposition method of capacitor film | |
| KR100490174B1 (en) | PRO conductive interfacial layer for improvement of ferroelectric properties of PZT thin films for use memory capacity and preparing method thereof | |
| KR102385773B1 (en) | Cerium-doped pzt piezoelectric film | |
| JP2006261491A (en) | Ferroelectric thin film, ferroelectric capacitor, and its manufacturing method | |
| JPH09239891A (en) | Dielectric thin film and method for forming the film | |
| JP3720270B2 (en) | Method for producing oxide crystalline film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080624 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100608 |