JP2007035692A - 電子部品実装構造および電子部品実装方法 - Google Patents
電子部品実装構造および電子部品実装方法 Download PDFInfo
- Publication number
- JP2007035692A JP2007035692A JP2005212516A JP2005212516A JP2007035692A JP 2007035692 A JP2007035692 A JP 2007035692A JP 2005212516 A JP2005212516 A JP 2005212516A JP 2005212516 A JP2005212516 A JP 2005212516A JP 2007035692 A JP2007035692 A JP 2007035692A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- solder
- substrate
- solder joint
- circuit electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】簡便な方法で半田接合部の強度を確保し実装後の信頼性を向上させることができる電子部品実装構造および電子部品実装方法を提供すること。
【解決手段】接続用電極９に半田バンプが形成されたバンプ付きの電子部品８を基板２に実装する電子部品実装構造において、実装位置に設けられレジスト膜２ｂが形成されていない凹部６内にアンダーフィル樹脂を塗布しておき、半田バンプを基板２の回路電極４に半田接合する際に、溶融半田を回路電極４から表層配線５に沿って濡れ拡がらせることによって、中間部がくびれた形状の半田接合部１０を形成するとともに、凹部６内でアンダーフィル樹脂を熱硬化させて半田接合部１０を補強する樹脂補強部７を形成する。これにより、半田接合部１０における形状不連続を防止して、簡便な方法で半田接合部１０の強度を確保し実装後の信頼性を向上させることができる。
【選択図】図１
【解決手段】接続用電極９に半田バンプが形成されたバンプ付きの電子部品８を基板２に実装する電子部品実装構造において、実装位置に設けられレジスト膜２ｂが形成されていない凹部６内にアンダーフィル樹脂を塗布しておき、半田バンプを基板２の回路電極４に半田接合する際に、溶融半田を回路電極４から表層配線５に沿って濡れ拡がらせることによって、中間部がくびれた形状の半田接合部１０を形成するとともに、凹部６内でアンダーフィル樹脂を熱硬化させて半田接合部１０を補強する樹脂補強部７を形成する。これにより、半田接合部１０における形状不連続を防止して、簡便な方法で半田接合部１０の強度を確保し実装後の信頼性を向上させることができる。
【選択図】図１
Description
本発明は、下面の接続用電極に半田バンプが形成された電子部品を基板に実装して成る電子部品実装構造および電子部品実装方法に関するものである。
フリップチップやＢＧＡ型電子部品など、接続用電極に半田バンプが形成された電子部品の実装は、半田バンプを基板の回路電極に半田接合することにより行われる（例えば特許文献１、２，３参照）。特許文献１に示す例では、ソルダレジスト層に設けられた開口部を介して、半田バンプを基板の回路電極に接合するようにしている。また特許文献２，３に示す例では、半田バンプが溶融固化した後に形成される半田接合部の接合信頼性を確保するため、形状不連続部が発生しにくいような実装工法を用いる例を示している。すなわち、電子部品の搭載後に加熱に半田バンプを溶融させた状態において、電子部品をわずかに上方に引き上げるようにしている。これにより、半田接合部の形状が高さ方向の中間部分がくびれたいわゆる鼓型になり、半田接合部の止端部に切れ込み状の形状不連続部が発生することを防止している。
特開平１０−１６３６０８号公報
特開平１１−１４５１９７号公報
特開平８−２２２６０３号公報
しかしながら上述の特許文献例に示す先行技術においては、次のような問題点がある。まず特許文献１に示す例では、電子部品と基板とを半田接合して樹脂封止した電子部品実装構造において、電子部品と基板との間に機械的強度や熱膨張特性の異なるソルダレジスト層が介在することによる強度低下が避けられず、信頼性の高い実装構造を実現することが困難であった。
また特許文献２，３に示すように、半田接合過程において電子部品自体の位置を制御することにより半田接合部の形状を望ましい形状にする方法は、部品搭載装置に複雑な機構と精細な動作制御を必要とし、効率的な実装作業を追求する上では現実的な方法とは言い難いものであった。
そこで本発明は、簡便な方法で半田接合部の強度を確保し実装後の信頼性を向上させることができる電子部品実装構造および電子部品実装方法を提供することを目的とする。
本発明の電子部品実装構造は、下面に設けられた接続用電極に半田バンプが形成された電子部品を基板に実装してなる電子部品実装構造であって、前記半田バンプが溶融固化することにより形成され前記基板に設けられた回路電極と前記接続用電極とを接合する半田接合部と、前記基板の上面と前記電子部品との間を充填し前記半田接合部を周囲から補強する樹脂補強部とを有し、前記半田接合部は、前記回路電極において半田が前記接続用電極との濡れ拡がり面積よりも大きい濡れ拡がり面積で濡れ拡がった形状となっている。
本発明の電子部品実装方法は、下面に設けられた接続用電極に半田バンプが形成された電子部品を基板に実装する電子部品実装方法であって、前記基板に形成された回路電極を覆って熱硬化性樹脂を塗布する樹脂塗布工程と、前記電子部品を保持ツールによって保持して前記半田バンプを前記回路電極に前記熱硬化性樹脂を介して押圧する部品搭載工程と
、前記保持ツールによる前記電子部品の保持高さを維持しながらこの電子部品を保持ツールによって加熱する加熱工程と、前記加熱により前記半田バンプが溶融した溶融半田を前記回路電極上で濡れ拡がらせてこの回路電極と前記接続用電極とを接合する半田接合部を形成する半田接合工程と、前記熱硬化性樹脂を熱硬化させて前記半田接合部を周から補強する樹脂補強部を形成する樹脂補強工程とを含み、前記半田接合工程において、前記回路電極において半田が前記接続用電極との濡れ拡がり面積よりも大きい濡れ拡がり面積で濡れ拡がった形状の半田接合部を形成する。
、前記保持ツールによる前記電子部品の保持高さを維持しながらこの電子部品を保持ツールによって加熱する加熱工程と、前記加熱により前記半田バンプが溶融した溶融半田を前記回路電極上で濡れ拡がらせてこの回路電極と前記接続用電極とを接合する半田接合部を形成する半田接合工程と、前記熱硬化性樹脂を熱硬化させて前記半田接合部を周から補強する樹脂補強部を形成する樹脂補強工程とを含み、前記半田接合工程において、前記回路電極において半田が前記接続用電極との濡れ拡がり面積よりも大きい濡れ拡がり面積で濡れ拡がった形状の半田接合部を形成する。
本発明によれば、基板に形成された回路電極と電子部品の接続用電極とを接合する半田接合部の形状を、半田が回路電極において接続用電極との濡れ拡がり面積よりも大きい濡れ拡がり面積で濡れ拡がった形状とすることにより、半田接合部における形状不連続を防止して、簡便な方法で半田接合部の強度を確保し実装後の信頼性を向上させることができる。
次に本発明の実施の形態を図面を参照して説明する。図１（ａ）は本発明の一実施の形態の電子部品実装構造の断面図、図１（ｂ）は本発明の一実施の形態の電子部品実装構造の平面図、図２は本発明の一実施の形態の電子部品実装構造に用いられる基板の斜視図、図３は本発明の一実施の形態の電子部品実装構造における半田接合部の形状説明図、図４は本発明の一実施の形態の電子部品実装方法の工程説明図、図５は従来の電子部品実装構造の断面図である。
まず図１、図２を参照して、電子部品８を基板２に実装した電子部品実装構造１について説明する。図１（ａ）において、基板２は内部に内部配線３が形成された複数層の回路形成層２ａを主体としており、回路形成層２ａの上面には絶縁膜であるレジスト膜２ｂが形成されている。また回路形成層２ａの最表層には、先端部が幅広矩形の回路電極４と連結された表層配線５が放射状に形成されている（図２参照）。この構成において、回路電極４に表層配線５が連結されていることから、回路電極４は一方向（外縁方向）に延出した延出部を有する形態となっている。
基板２の中央部には、レジスト膜２ｂが形成されずに最表層の回路形成層２ａが露呈された略矩形状の凹部６が設けられている。凹部６は基板２において電子部品８が実装される実装位置となっており、凹部６のコーナ部６ａはＲ形状となっている。回路電極４および表層配線５の一部は凹部６内に位置しており、基板２に電子部品８を実装していない基板単体状態（図２に示す状態）では、これらの部分は上方に露呈された状態となり、表層配線５の外縁部分のみがレジスト膜２ｂによって覆われる。すなわち、基板２の上面には電子部品８の実装位置を除いてレジスト膜２ｂが形成されている。
電子部品８は、部品本体部８ａの下面に設けられた接続用電極９に、半田バンプ１０ａ（図４（ｃ）参照）が形成されたバンプ付き電子部品であり、電子部品８を基板２に実装することにより、電子部品実装構造１が構成される。電子部品実装構造１においては、半田バンプ１０ａが溶融固化することにより、基板２の回路電極４と電子部品８の接続用電極９とを接続する半田接合部１０を形成する。
そしてレジスト膜２ｂによって周囲を囲まれて設けられた凹部６内には、基板２の上面と電子部品８との間を充填する樹脂補強部７が形成される。樹脂補強部７は、熱硬化性樹脂よりなるアンダーフィル樹脂を電子部品８の搭載に先立って予め凹部６内に塗布しておき、アンダーフィル樹脂が熱硬化することにより、実装後に半田接合部１０を周囲から補強する機能を有するものである。なお、樹脂補強部７は凹部６内の空間を完全に充填して
いる必要はなく、基板２の上面と電子部品８との間を充填して半田接合部１０を補強する効果が確保されていれば、凹部６の縁部に空所が生じていても差し支えない。
いる必要はなく、基板２の上面と電子部品８との間を充填して半田接合部１０を補強する効果が確保されていれば、凹部６の縁部に空所が生じていても差し支えない。
次に図３を参照して、半田接合部１０の形状を説明する。図３（ａ）は、接続用電極９と回路電極４とを接続する半田接合部１０の斜視図を示しており、図３（ｂ）は、図３（ａ）におけるＡ−Ａ断面、Ｂ−Ｂ断面をそれぞれ示している。半田接合部１０は接続用電極９と回路電極４とを上下方向に連結する柱状半田部１０ｂより成り、Ａ−Ａ断面、Ｂ−Ｂ断面のいずれにおいても、柱状半田部１０ｂの中間部には、内側に凹状にくびれたくびれ部１０ｃが形成されている。さらにＢ−Ｂ断面においては、溶融半田が回路電極４から延出部である表層配線５に沿って流動して濡れ拡がることにより、柱状半田部１０ｂから半田が部分的に水平方向に延出した半田延出部１０ｄが形成されている。前述のくびれ部１０ｃは、柱状半田部１０ｂから半田延出部１０ｄが延出することによる柱状半田部１０ｂの半田量減少によって形成されるものである。
すなわち半田接合部１０のこのような断面形状は、回路電極４において、電子部品８と基板２とを接続する半田が、接続用電極９との濡れ拡がり面積よりも半田延出部１０ｄの分だけ大きい濡れ拡がり面積で濡れ拡がった形状となることにより実現される。そして半田接合部１０がこのようなくびれ部１０ｃを有する断面形状となることにより、半田接合部１０と回路電極４や接続用電極９との接続部における形状不連続が防止される。
これにより、同様のバンプ付電子部品を基板に実装した従来の電子部品実装構造における課題、すなわち図５に示すように、バンプ付きの電子部品１０８を基板１０２に実装した場合の半田接合部１１０に発生する強度欠陥を防止することが可能となっている。図５に示す例では、回路形成層１０２ａの上面に設けられた回路電極１０４の上面はレジスト膜１０２ｂで全面的に覆われていた。そして半田接合部１１０は、接続用電極１０９との接続部位に設けられた開口部１０２ｃを介して、回路電極１０２と接続されるようになっていた。このような構成の半田接合部１１０においては、開口部１０２ｃに相当する部分に鋭角状の形状不連続部が生じる傾向が避けがたかった。
そしてこのような形状不連続による応力集中と、レジスト膜１０２ｂと半田接合部１１０の機械的強度や熱膨張特性の相違に起因する熱応力と相俟って、実装後に形状不連続部にクラックＣが発生しやすく、強度特性を低下させるという課題があった。これに対し本実施の形態に示す電子部品実装構造１においては、前述のように半田接合部１０の形状によって形状不連続の発生が防止されるとともに、電子部品８の実装位置にはレジスト膜２ｂが存在しないことから、上述のような強度特性の低下を招くことがない。
次に図４を参照して、電子部品８を基板２に実装する電子部品実装方法について説明する。図４（ａ）において、回路形成層２ａの上面にはレジスト膜２ｂが形成されており、レジスト膜２ｂが部分的に形成されていない凹部６には、回路形成層２ａの表層に形成された回路電極４および回路電極４から外縁部へ向かって延出した表層配線５が露呈されている。
まず図４（ｂ）に示すように、凹部６内に、回路電極４を覆って熱硬化性樹脂であるアンダーフィル樹脂７ａを塗布する（樹脂塗布工程）。この樹脂塗布工程においては、電子部品８の実装位置にレジスト膜２ｂよって周囲を囲まれて設けられた凹部６内に、ディスペンサなどの塗布手段によってアンダーフィル樹脂７ａを吐出することによって行われる。次いで樹脂塗布後の基板２に、図４（ｃ）に示すように、電子部品８の部品本体部８ａを保持ツール１１によって保持して、半田バンプ１０ａを回路電極４にアンダーフィル樹脂７ａを介して押圧する（部品搭載工程）。このとき、保持ツール１１を介しての電子部品８の加熱が既に開始されている。
これにより、半田バンプ１０ａが押圧力によって変形しながら回路電極４に接触するとともに、凹部６内に塗布されたアンダーフィール樹脂７ａは、部品本体部８ａの下面によって押し広げられて外縁方向に流動する。このとき、凹部６はレジスト膜２ｂによって周囲を囲まれていることから、アンダーフィル樹脂７ａが凹部６の外部に横溢して流動することがない。
そして部品本体部８ａを所定の実装高さまで押し込んだならば、まず保持ツール１１による押圧を解除し、図４（ｄ）に示すように、電子部品８の保持高さを維持しながら、電子部品８を保持ツール１１によって加熱する（加熱工程）。そしてこの加熱により、半田バンプ１０ａが溶融した溶融半田を回路電極４の表面に、さらに表層配線５の表面で濡れ拡がらせて、この回路電極４と接続用電極９とを接合する半田接合部１０を形成する（半田接合工程）。
このとき、凹部６内には半田の濡れ拡がりを妨げるレジスト膜２ｂが存在しないことから、溶融半田は回路電極４から表層配線５に沿って流動する。そしてこの後さらに加熱を継続することにより、図４（ｅ）に示すように、アンダーフィル樹脂７ａを熱硬化させて、半田接合部１０を周囲から補強する樹脂補強部１０を形成する（樹脂補強工程）。
そして半田接合工程においては、図３にて示したように、溶融半田が回路電極４から外縁方向に延出した形状の延出部である表層配線５に沿って濡れ拡がることにより、表層配線５上に半田が延出した半田延出部１０ｄが形成される。すなわち、回路電極４において半田が接続用電極９との濡れ拡がり面積よりも、半田延出部１０ｄの分だけ大きい濡れ拡がり面積で濡れ拡がった形状の半田接合部１０を形成する。これにより、半田接合部１０の形状は柱状半田部１０ｂの中間部がくびれた形状不連続を生じにくい形状となる。
これにより、従来技術において半田接合部の形状を形状不連続を生じにくい望ましい形状に確保する例において必要とされた制約条件、すなわち複雑な機構を備えた部品搭載装置によって精細な動作制御を行うという条件に制約されることなく、強度特性に優れた形状の半田接合部を形成することが可能となっている。これにより、簡便な方法で半田接合部の強度を確保し実装後の信頼性を向上させることができる。
本発明の電子部品実装構造および電子部品実装方法は、簡便な方法で半田接合部の強度を確保し実装後の信頼性を向上させることができるという利点を有し、半田バンプが形成された電子部品を基板に実装する部品実装分野に有用である。
１ 電子部品実装構造
２ 基板
２ｂ レジスト膜
４ 回路電極
５ 表層配線
６ 凹部
７ 樹脂補強部
７ａ アンダーフィル樹脂
８ 電子部品
９ 接続用電極
１０ 半田接合部
１０ａ 半田バンプ
２ 基板
２ｂ レジスト膜
４ 回路電極
５ 表層配線
６ 凹部
７ 樹脂補強部
７ａ アンダーフィル樹脂
８ 電子部品
９ 接続用電極
１０ 半田接合部
１０ａ 半田バンプ
Claims (6)
- 下面に設けられた接続用電極に半田バンプが形成された電子部品を基板に実装してなる電子部品実装構造であって、
前記半田バンプが溶融固化することにより形成され前記基板に設けられた回路電極と前記接続用電極とを接合する半田接合部と、前記基板の上面と前記電子部品との間を充填し前記半田接合部を周囲から補強する樹脂補強部とを有し、
前記半田接合部は、前記回路電極において半田が前記接続用電極との濡れ拡がり面積よりも大きい濡れ拡がり面積で濡れ拡がった形状となっていることを特徴とする電子部品実装構造。 - 前記回路電極は一方向に延出した形状の延出部を有し、半田が前記延出部に沿って濡れ拡がることにより、前記半田接合部の形状が形成されることを特徴とする請求項１記載の電子部品実装構造。
- 前記基板の上面には前記電子部品の実装位置を除いて絶縁膜が形成されており、前記樹脂補強部は前記実装位置に前記絶縁膜によって周囲を囲まれて設けられた凹部内に形成されていることを特徴とする請求項１記載の電子部品実装構造。
- 下面に設けられた接続用電極に半田バンプが形成された電子部品を基板に実装する電子部品実装方法であって、
前記基板に形成された回路電極を覆って熱硬化性樹脂を塗布する樹脂塗布工程と、前記電子部品を保持ツールによって保持して前記半田バンプを前記回路電極に前記熱硬化性樹脂を介して押圧する部品搭載工程と、前記保持ツールによる前記電子部品の保持高さを維持しながらこの電子部品を保持ツールによって加熱する加熱工程と、前記加熱により前記半田バンプが溶融した溶融半田を前記回路電極上で濡れ拡がらせてこの回路電極と前記接続用電極とを接合する半田接合部を形成する半田接合工程と、前記熱硬化性樹脂を熱硬化させて前記半田接合部を周から補強する樹脂補強部を形成する樹脂補強工程とを含み、
前記半田接合工程において、前記回路電極において半田が前記接続用電極との濡れ拡がり面積よりも大きい濡れ拡がり面積で濡れ拡がった形状の半田接合部を形成することを特徴とする電子部品実装方法。 - 前記回路電極は一方向に延出した形状の延出部を有し、前記半田接合工程において前記半田が前記延出部に沿って濡れ拡がることにより、前記半田接合部の形状を形成することを特徴とする請求項４記載の電子部品実装方法。
- 前記基板の上面には前記電子部品の実装位置を除いて絶縁膜が形成されており、前記樹脂塗布工程において前記実装位置に前記絶縁膜によって周囲を囲まれて設けられた凹部内に前記熱硬化性樹脂を塗布することを特徴とする請求項４記載の電子部品実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005212516A JP2007035692A (ja) | 2005-07-22 | 2005-07-22 | 電子部品実装構造および電子部品実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005212516A JP2007035692A (ja) | 2005-07-22 | 2005-07-22 | 電子部品実装構造および電子部品実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007035692A true JP2007035692A (ja) | 2007-02-08 |
Family
ID=37794624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005212516A Pending JP2007035692A (ja) | 2005-07-22 | 2005-07-22 | 電子部品実装構造および電子部品実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007035692A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012009586A (ja) * | 2010-06-24 | 2012-01-12 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及び配線基板の製造方法 |
| JP2012037255A (ja) * | 2010-08-04 | 2012-02-23 | Panasonic Corp | 電子部品の実装状態検査装置 |
| JP2012037256A (ja) * | 2010-08-04 | 2012-02-23 | Panasonic Corp | 電子部品の実装状態検査方法 |
| CN115024026A (zh) * | 2020-02-04 | 2022-09-06 | 株式会社电装 | 电子装置 |
-
2005
- 2005-07-22 JP JP2005212516A patent/JP2007035692A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012009586A (ja) * | 2010-06-24 | 2012-01-12 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及び配線基板の製造方法 |
| JP2012037255A (ja) * | 2010-08-04 | 2012-02-23 | Panasonic Corp | 電子部品の実装状態検査装置 |
| JP2012037256A (ja) * | 2010-08-04 | 2012-02-23 | Panasonic Corp | 電子部品の実装状態検査方法 |
| CN115024026A (zh) * | 2020-02-04 | 2022-09-06 | 株式会社电装 | 电子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4971769B2 (ja) | フリップチップ実装構造及びフリップチップ実装構造の製造方法 | |
| JP3367886B2 (ja) | 電子回路装置 | |
| JP4203666B2 (ja) | 電子部品実装方法および電子部品実装構造 | |
| WO2005093817A1 (ja) | 半導体装置及びその製造方法 | |
| JP2008535225A (ja) | 基板上に狭い配線部分を有するフリップチップ配線 | |
| JP2012079876A (ja) | 電子装置の製造方法及び電子装置 | |
| JP2007281134A (ja) | チップ型電子部品、その実装基板及びその実装方法 | |
| JP4993754B2 (ja) | Ｐｇａ型配線基板及びその製造方法 | |
| JP5427394B2 (ja) | 半導体装置の製造方法 | |
| JP2020107681A (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
| JP2007035692A (ja) | 電子部品実装構造および電子部品実装方法 | |
| JP2008171879A (ja) | プリント基板およびパッケージ実装構造 | |
| JP5015065B2 (ja) | 配線基板 | |
| JP2005340448A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP5212392B2 (ja) | 半導体装置 | |
| JP2005203616A (ja) | チップ部品実装構造及びチップ部品実装方法 | |
| JP2007258448A (ja) | 半導体装置 | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JP3646500B2 (ja) | 電子回路装置 | |
| JP2007220740A (ja) | 半導体装置及びその製造方法 | |
| JP5066208B2 (ja) | プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器 | |
| JP4154464B2 (ja) | 電子部品アセンブリの製造方法 | |
| JP3705152B2 (ja) | 半田バンプの形成方法 | |
| JP4381795B2 (ja) | 電子部品実装方法 | |
| JP2008243879A (ja) | 電子装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070423 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091124 |