JP5066208B2 - プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器 - Google Patents

プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器 Download PDF

Info

Publication number
JP5066208B2
JP5066208B2 JP2010061339A JP2010061339A JP5066208B2 JP 5066208 B2 JP5066208 B2 JP 5066208B2 JP 2010061339 A JP2010061339 A JP 2010061339A JP 2010061339 A JP2010061339 A JP 2010061339A JP 5066208 B2 JP5066208 B2 JP 5066208B2
Authority
JP
Japan
Prior art keywords
hole
wiring board
printed wiring
solder
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010061339A
Other languages
English (en)
Other versions
JP2010141360A (ja
Inventor
憲弘 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010061339A priority Critical patent/JP5066208B2/ja
Publication of JP2010141360A publication Critical patent/JP2010141360A/ja
Application granted granted Critical
Publication of JP5066208B2 publication Critical patent/JP5066208B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、プリント配線板に半導体パッケージを実装して構成されるプリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器に関する。
従来、パーソナルコンピュータ、ハードディスク装置等の電子機器はプリント回路板を有している。プリント回路板は、プリント配線板に半導体パッケージを実装して構成されている。従来のプリント回路板は、例えば、特許文献1に記載されている製造方法によって製造されている。この製造方法では、スルーホールを備えたプリント配線板へのBGA(Ball Grid Array)の実装工程と、プリント配線板とBGAとの隙間へのアンダーフィル材の流し込み工程とが行われているが、それらの前に接着剤等の塞ぎ材でスルーホールを塞ぐ工程が行われている。
特開2004−79621号公報
従来、プリント回路板では、半導体パッケージとプリント配線板との接合部分の信頼性を高めるため、前述のプリント回路板のように半導体パッケージとプリント配線板との間にアンダーフィル材が流し込まれていることがある。
しかしながら、プリント配線板にスルーホールが形成されているときは、アンダーフィル材を流しこんだときにアンダーフィル材がスルーホールを通って裏面側に流れ出してしまうという課題があった。
この点、前述の特許文献1記載の製造方法のように、スルーホールを塞ぎ材で塞ぐ工程を行うことにより、アンダーフィル材の裏面側への流れ出しを防止することは可能である。
しかしながら、特許文献1記載の製造方法では、半導体パッケージを実装する実装面の裏面(反対)側の面に塞ぎ材を接着しなければならないため、製造工程が煩雑になるという課題がある。しかも、スルーホールの反対側が塞がれていても、実装面側は開口していて、スルーホール内も中空のままなので、スルーホール内へのアンダーフィル材の進入を排除することができないし、実装面側での濡れ広がりを防止することもできない。したがって、アンダーフィル材がプリント配線板上を必要以上に広がってしまい、余計なアンダーフィル材を塗布しなければならない。
また、特許文献1には、半導体パッケージの実装面側を塞ぎ材で塞ぐことについても開示されている。しかし、この手法では、スルーホールを塞ぐのに半導体パッケージの実装とは別の材料を用いる必要があり、これによって、製造工程が煩雑になるし、接合部分における信頼性の低下を招くおそれがある。
さらに、スルーホールの場所を別の場所に移動させることによって、アンダーフィル材の流れ出しを回避するという考え方もあるが、配線の都合など、プリント配線板の電気的な特性を確保する上でその移動が困難なこともある。
そこで、本発明は上記課題を解決するためになされたもので、アンダーフィル材の裏面側への流れ出しを防止したプリント回路板を簡易に製造できるプリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器を提供することを目的とする。
上記課題を解決するため、本発明は、半導体パッケージに設けられた複数のはんだバンプに電気的に接続される複数の電極パッドを有する実装領域と、当該実装領域内に位置する第1のスルーホールと、当該実装領域から外れた位置に位置する第2のスルーホールと、が設けられたプリント配線板を準備する準備工程と、前記準備工程により準備された前記プリント配線板の前記第1のスルーホールの開口部と前記第2のスルーホールの開口部を覆うようにはんだペーストを塗布する塗布工程と、 前記塗布工程により前記第1のスルーホールの開口部と前記第2のスルーホールの開口部に前記はんだペーストが塗布された前記プリント配線板の前記複数の電極パッド上に前記半導体パッケージの前記複数のはんだバンプを対向させて実装する実装工程と、前記実装工程により前記半導体パッケージが実装された前記プリント配線板を加熱して前記はんだバンプと前記電極パッドとを接合するとともに、前記はんだペーストを溶解させて前記はんだペーストを塗布した側の前記プリント配線板の外側に前記はんだペーストの一部が突出して前記半導体パッケージと前記プリント配線板との間に流し込まれる充填材の流れ出しを止める突出部が配置されるように前記第2のスルーホールの内部を前記はんだペーストで埋め尽くす接合工程と、前記半導体パッケージと前記プリント配線板との間に前記充填材を流し込む流込工程とを有することを特徴とする。
また、本発明は、複数のバンプが設けられた半導体パッケージと、前記複数のバンプと電気的に接続した複数の電極パッドを有する実装領域と、当該実装領域から外れた位置に位置するスルーホールと、が設けられたプリント配線板と、前記半導体パッケージと前記プリント配線板との間に充填された充填材と、前記プリント配線板の前記半導体パッケージが配置される側の表面より突出して前記充填材の流出を抑制可能な突出部を有し、前記スルーホールを塞ぐはんだと、を備えたプリント回路板を提供する。
さらに、本発明は、複数のバンプが設けられた半導体パッケージと、前記複数のバンプと電気的に接続した複数の電極パッドを有する実装領域と、当該実装領域から外れた位置に位置するスルーホールと、が設けられたプリント配線板と、前記半導体パッケージと前記プリント配線板との間に充填された充填材と、前記プリント配線板の前記半導体パッケージが配置される側の表面より突出して前記充填材の流出を抑制可能な突出部を有し、前記スルーホールを塞ぐはんだと、を備えた電子機器を提供する。
本発明によれば、アンダーフィル材の裏面側への流れ出しを防止したプリント回路板を簡易に製造できるプリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器が得られる。
パーソナルコンピュータの外観の構成を示す斜視図ある。 プリント配線板の一部省略した平面図である。 プリント配線板上に後述するBGAを実装するとともに、アンダーフィル材を流し込むことで得られるプリント回路板の図2におけるIII-III線断面図ある。 同じくIV-IV線断面図である。 BGAの図3と同様の断面図である。 プリント配線板の図3と同様の断面図である。 スルーホールとはんだペーストを示す図で、(a)ははんだペースト形成前、(b)ははんだペースト形成後、(c)ははんだリフロー後を示す断面図である。 変形例にかかるスルーホールとはんだペーストを示す図で、(a)ははんだペースト形成後、(b)ははんだリフロー後を示す断面図、(c)は同じく別の断面図である。 本発明に関連するプリント回路板におけるBGAの図3と同様の断面図である。 同じく、プリント配線板の図3と同様の断面図である。 同じく、プリント回路板の図4と同様の断面図である。
以下、本発明の実施の形態について説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。
図1はパーソナルコンピュータ1の外観の構成を示す斜視図である。このパーソナルコンピュータ1は本発明の実施の形態に係る電子機器であって、後述するプリント回路板10を有している。本実施の形態では、プリント回路板を備えた電子機器として、図1に示すようなパーソナルコンピュータ1を例にとって説明する。
図1に示すパーソナルコンピュータ1は本体ハウジング2と、液晶表示パネルが組み込まれた表示ユニット3とを有する携帯可能なノート型のコンピュータである。
本体ハウジング2は表側にキーボード4が設けられ、内部にプリント回路板10が備えられている。
ここで、図2は後述するプリント配線板11の一部省略した平面図、図3はプリント配線板11上に後述するBGA20を実装するとともに、アンダーフィル材30を流し込むことで得られるプリント回路板10をIII-III線で切断した場合の断面図、図4は同じくIV-IV線で切断した場合の断面図である。
プリント回路板10は、図3に示すように、プリント配線板11と、半導体パッケージとしてのBGA20と、充填材としてのアンダーフィル材30とを有し、BGA20がプリント配線板11に実装され、かつBGA20とプリント配線板11との間に、アンダーフィル材30が流し込まれて構成されている。
プリント配線板11は図2に示すように、BGA20が実装される側の表面(実装面)11aに、BGA20が実装される実装領域12が確保されている。また、プリント配線板11は実装面11aにおける実装領域12に、後述するはんだバンプ25を実装するための電極パッドとしての複数の銅パッド13が形成されるとともに、スルーホール14が形成され、実装領域12の外側近傍に別のスルーホール15が形成されている。銅パッド13はBGA20の後述するはんだバンプ25に対応して形成されている。
スルーホール14、15はプリント配線板11の実装面11aと、その裏側の面(裏面)11bとを貫通している。スルーホール14、15は、はんだ17によって開口部が閉鎖され、かつ内部がはんだ17によって埋め尽くされている。
BGA20はICチップ21と、封止樹脂22と、コア材23と、ソルダーレジスト24と、はんだバンプ25と、ダイアタッチフィルム26とを有している。BGA20はコア材23の表側にダイアタッチフィルム26を介してICチップ21を搭載し、表側全体を封止樹脂22により封止した樹脂パッケージであって、裏面側にはんだバンプ25が複数設けられている。
さらにアンダーフィル材30はスルーホール15に配置されているはんだ17の後述するはんだ凸部(突出部)17aによって外側方向への流れ出しが抑制され、スルーホール15よりも内側に配置されている。
以上の構成を有するプリント回路板10は、次のようにして製造されている。ここで、図5は、BGA20の図3と同様の断面図、図6はプリント配線板11の図3と同様の断面図である。
まず、前述した構成を備えたBGA20と、プリント配線板11とを準備する。ただし、プリント配線板11のスルーホール14,15ははんだ17が埋められることなく中空の状態である。
次に、プリント配線板11を対象にしたはんだ印刷工程を行い、実装面11aに形成されている銅パッド13とスルーホール14、15の表面に同じはんだを一度に塗布して、図6に示すように、銅パッド13とスルーホール14、15の表面にはんだペースト18を形成する。この場合、銅パッド13については、その表面の大きさに対応した量のはんだを塗布し、スルーホール14,15については、スルーホール14,15それぞれの開口部を閉鎖可能でかつ内部を埋め尽くせる量のはんだを塗布する。この場合、はんだペースト18の表面にはフラックス19が塗布されている。また、スルーホール14、15については、それぞれの開口部を塞ぐようにしてはんだを塗布する。
次に、はんだバンプ25と銅パッド13との位置を合わせて対向させ、はんだバンプ25をはんだペースト18を介して銅パッド13上に載置して実装する。
続いて、BGA20とともにプリント配線板11を図示しないリフロー炉の中に納めて加熱し、はんだリフローを行う。こうすると、はんだペースト18が溶けてはんだバンプ25と銅パッド13とがはんだで接合される。このとき、BGA20とともにプリント配線板11を加熱することによって、はんだバンプ25と銅パッド13との接合を硬化させてもよい。プリント配線板11を加熱する代わりに、BGA20とともにプリント配線板11に紫外線を照射して、はんだバンプ25と銅パッド13との接合を硬化させてもよい。
また、このはんだリフローを行うと、図7(b)、(c)に示すように、スルーホール14、15上に塗布したはんだペースト18も溶け、はんだペースト18はスルーホール14、15の内部に入り込む。ただし、スルーホール14,15には、スルーホール14,15それぞれの開口部を閉鎖可能でかつ内部を埋め尽くせる量のはんだを塗布しているので、塗布したはんだの一部がスルーホール14、15の外側に位置し、開口部を外側から閉鎖する格好になる。そうすると、図7(c)に示すように、はんだペースト18が溶解して形成されるはんだ凸部17aがスルーホール15上に形成される。また、はんだ凸部17aの表面にはフラックス19が残っている。
続いて、BGA20とプリント配線板11との間にアンダーフィル材30を流し込む。こうして、前述したプリント回路板10を製造することができる。
ここで、図9〜11を参照して、本発明に関連するプリント配線板101について説明する。図9に示すように、プリント配線板101は前述したプリント回路板10と同様のBGA20をプリント配線板91に実装し、BGA20とプリント配線板91との間にアンダーフィル材30を流し込んだものである。
しかしながら、図10に示すように、プリント配線板91は、はんだ印刷工程が行われる際に、スルーホール14,15を除く銅パッド13だけを対象にしたはんだ印刷が行われているため、銅パッド13にははんだペースト18が形成されているものの、スルーホール14,15にはんだペースト18が形成されていない。そのため、スルーホール14,15ははんだが入り込むことなく貫通したままである。
したがって、図11に示すように、BGA20を実装し、続いてアンダーフィル材30を流し込んだときに、丸印P1を付した箇所のようにアンダーフィル材30が実装面91a側からスルーホール14,15を通って裏面91b側に流れ出してしまう。しかも、丸印P2を付した箇所のように、実装面91a上をアンダーフィル材30がスルーホール15よりも外側に広がってしまい、スルーホール15よりも外側への濡れ広がりが発生してしまうといった課題がある。
これに対し、プリント回路板10では、製造段階で銅パッド13およびスルーホール14,15を対象にしたはんだ印刷を行うことにより、銅パッド13およびスルーホール14,15にはんだペースト18を形成している。そのため、スルーホール14,15がはんだ17(さらにはフラックス19)で埋め尽くされている。
そのため、プリント回路板10では、アンダーフィル材30を流し込んでも、アンダーフィル材30がスルーホール14,15を通って、裏面11b側に流れ出すようなことはない。したがって、プリント回路板10は余計なアンダーフィル材30を流し込むことなく製造することができるから、必要とされるアンダーフィル材30の量を抑えることができる。しかも、プリント回路板10の場合は、はんだ凸部17aが形成されているため、はんだ凸部17aによってアンダーフィル材30の移動が阻止され、スルーホール15よりも外側へのアンダーフィル材30の濡れ広がりが起き難くなっており、アンダーフィル材30がスルーホール15よりも内側に配置されるようになっている。そのため、必要とされるアンダーフィル材30の量をいっそう抑えることができるようになっている。
さらに、アンダーフィル材30の流れ出しを避けるためにスルーホール14,15の位置を移動させる必要もないので、スルーホール14,15は配線の都合など、電気的な特性を考慮して最適な位置に形成することができ、したがって、プリント回路板10は設計自由度が高くなっている。
その上、プリント回路板10は、プリント配線板11の実装面11a側における銅パッド13へのはんだ印刷工程の際に、銅パッド13とともにスルーホール14、15の表面に対し、同じはんだを用いて同じタイミングに、はんだペースト18を形成している。
このように、プリント回路板10の製造方法では、はんだの印刷箇所を少し変更するだけでスルーホール14、15を閉鎖するようにしているから、特許文献1(特開2004−79621号公報)記載の製造方法のように、裏面側を塞ぎ材で塞ぐ場合と異なり、製造工程が煩雑になることはなく、プリント回路板10を簡易に製造することができる。
また、実装面11a側に銅パッド13と同じはんだを用いてスルーホール14、15を閉鎖しているから、接合部分における信頼性の低下を招くこともない。
(変形例)
以上の実施の形態では、スルーホール14、15の実装面11a側にはんだペースト18を形成しているが、図8(a),(b)に示すように、はんだペースト18をスルーホール14、15の裏面11b側に形成してもよい。この場合、はんだ印刷を行う際に、スルーホール14、15には、開口部を閉鎖可能でかつ内部を埋め尽くせる量のはんだを塗布する。すると、はんだリフローを行い、プリント配線板11を加熱したときに、はんだペースト18が溶けてスルーホール14、15の内部に入り込み、図8(b)に示すように、裏面11b側からスルーホール14、15内がはんだ17で埋め尽くされてスルーホール14、15が閉鎖され、それぞれの開口部が塞がれる。塗布するはんだの量によっては、図8(c)に示すように、実装面11a側にはんだの濡れ広がり18aが少し残ることもあるが、この場合も、スルーホール14、15内がはんだ17で埋め尽くされてスルーホール14、15が閉鎖される。
そのため、実装面11a側にBGA20を実装した後、アンダーフィル材30の流し込みを行っても、アンダーフィル材30がスルーホール14、15を通って裏面11b側に流れ出すようなことはない。したがって、このようにして製造しても、余計なアンダーフィル材30の流し込みが不要になる。この製造方法では、裏面11b側にはんだ印刷を行う必要があるが、銅パッド13に塗布するはんだと同じはんだを用いることができるので、製造工程が煩雑になることはない。この場合、スルーホール14、15の裏面11b側に塗布するはんだの量を増やして実装面11a側にはんだが突出するようにしてもよい。こうすると、突出したはんだにより、アンダーフィル材30の実装面11a側における濡れ広がりを防止することができる。
さらに、以上の実施の形態では、実装面11a、裏面11bのいずれか一方にBGA20を実装しているが、BGA20は実装面11a、裏面11bの双方に実装してもよい。この場合、例えば、実装面11aについては、銅パッド13と、スルーホール14、15の双方にはんだを塗布する工程(拡張塗布工程)を行い、裏面11bについては、銅パッド13だけにはんだを塗布する工程(実装用塗布工程)を行えばよい。このようにしても、スルーホール14、15をはんだで閉鎖できるので、アンダーフィル材30の裏面への流れ出しを防止することができる。
以上の説明は、本発明の実施の形態についての説明であって、この発明の装置及び方法を限定するものではなく、様々な変形例を容易に実施することができる。又、各実施形態における構成要素、機能、特徴あるいは方法ステップを適宜組み合わせて構成される装置又は方法も本発明に含まれるものである。
1…パーソナルコンピュータ、10…プリント回路板、11…プリント配線、12…実装領域、13…銅パッド、14、15…スルーホール、17…はんだ、18…はんだペースト、20…BGA、21…ICチップ、25…はんだバンプ、30…アンダーフィル材。

Claims (15)

  1. 半導体パッケージに設けられた複数のはんだバンプに電気的に接続される複数の電極パッドを有する実装領域と、当該実装領域内に位置する第1のスルーホールと、当該実装領域から外れた位置に位置する第2のスルーホールと、が設けられたプリント配線板を準備する準備工程と、
    前記準備工程により準備された前記プリント配線板の前記第1のスルーホールの開口部と前記第2のスルーホールの開口部を覆うようにはんだペーストを塗布する塗布工程と、 前記塗布工程により前記第1のスルーホールの開口部と前記第2のスルーホールの開口部に前記はんだペーストが塗布された前記プリント配線板の前記複数の電極パッド上に前記半導体パッケージの前記複数のはんだバンプを対向させて実装する実装工程と、
    前記実装工程により前記半導体パッケージが実装された前記プリント配線板を加熱して前記はんだバンプと前記電極パッドとを接合するとともに、前記はんだペーストを溶解させて前記はんだペーストを塗布した側の前記プリント配線板の外側に前記はんだペーストの一部が突出して前記半導体パッケージと前記プリント配線板との間に流し込まれる充填材の流れ出しを止める突出部が配置されるように前記第2のスルーホールの内部を前記はんだペーストで埋め尽くす接合工程と、
    前記半導体パッケージと前記プリント配線板との間に前記充填材を流し込む流込工程とを有することを特徴とするプリント回路板の製造方法。
  2. 前記塗布工程における前記第1のスルーホールの開口部と前記第2のスルーホールの開口部への前記はんだペーストの塗布は、前記第1のスルーホールの開口部と前記第2のスルーホールの開口部を塞ぐようにして行うことを特徴とする請求項1記載のプリント回路板の製造方法。
  3. 前記プリント配線板を加熱するときに、前記塗布工程において塗布された前記第1のスルーホールの開口部と前記第2のスルーホールの開口部への前記はんだペーストが、前記第1のスルーホールおよび前記第2のスルーホール内に流れ込み前記はんだペーストが塗布された側とは反対側の前記第1のスルーホールの開口部および前記第2のスルーホールの開口部を塞ぐことを特徴とする請求項1記載のプリント回路板の製造方法。
  4. 前記塗布工程において、前記第1のスルーホールの開口部および該実装領域の近傍に位置する前記第2のスルーホールの開口部を覆うように前記はんだペーストを塗布することを特徴とする請求項1記載のプリント回路板の製造方法。
  5. 前記流込工程により前記充填材を流し込む前の前記プリント配線板について、前記はんだバンプと前記電極パッドとの接合を硬化させる硬化工程を更に有することを特徴とする請求項1記載のプリント回路板の製造方法。
  6. 前記硬化工程は、前記プリント配線板に紫外線を照射することにより行われることを特徴とする請求項5記載のプリント回路板の製造方法。
  7. 前記硬化工程は、前記プリント配線板を加熱することにより行われることを特徴とする請求項5記載のプリント回路板の製造方法。
  8. 複数のバンプが設けられた半導体パッケージと、
    前記複数のバンプと電気的に接続した複数の電極パッドを有する実装領域と、当該実装領域から外れて位置したスルーホールと、が設けられたプリント配線板と、
    前記半導体パッケージと前記プリント配線板との間に充填された充填材と、
    前記プリント配線板の前記半導体パッケージが配置される側の表面より突出して前記充填材の流出を抑制可能な突出部を有し、前記スルーホールを塞ぐはんだと、
    を備えたプリント回路板。
  9. 前記充填材が、前記半導体パッケージ側から前記プリント配線板側に向かうにつれて当該プリント配線板の表面に沿って広がる傾斜面を有し、
    前記突出部が、前記傾斜面の前記プリント配線板に当接する周縁部に対応して設けられたことを特徴とする請求項8に記載のプリント回路板。
  10. 複数のバンプが設けられた半導体パッケージと、
    前記複数のバンプと電気的に接続した複数の電極パッドを有する実装領域と、当該実装領域から外れて位置したスルーホールと、が設けられたプリント配線板と、
    前記半導体パッケージと前記プリント配線板との間に充填された充填材と、
    前記プリント配線板の前記半導体パッケージが配置される側の表面より突出した突出部を有し、前記スルーホールを塞ぐはんだと、
    を備え、
    前記突出部が前記充填材の前記プリント配線板に当接する周縁部に対応して設けられたことを特徴とするプリント回路板。
  11. 前記はんだが、前記スルーホールに、当該スルーホールの前記突出部が設けられた側の開口部から前記突出部が設けられた側の反対側の開口部に亘って充填されたことを特徴とする請求項8〜10のうちいずれか一つに記載のプリント回路板。
  12. 前記突出部が、前記開口部の周縁より外側へはみ出したことを特徴とする請求項11に記載のプリント回路板。
  13. 複数のバンプが設けられた半導体パッケージと、
    前記複数のバンプと電気的に接続した複数の電極パッドを有する実装領域と、当該実装領域内に位置する第1のスルーホールと、当該実装領域から外れた位置に位置する第2のスルーホールと、が設けられたプリント配線板と、
    前記半導体パッケージと前記プリント配線板との間に充填された充填材と、
    前記バンプと前記電極パッドとを接合し、前記第1のスルーホールと前記第2のスルーホールとに埋め込まれて前記第1のスルーホールの開口部と前記第2のスルーホールの開口部とを其々覆って閉鎖したはんだと、
    前記第2のスルーホールの内部に埋め込まれた前記はんだと一体に設けられ、前記プリント配線板の外側に突出して充填材の流出を抑制可能な突出部と、
    を有することを特徴とするプリント回路板。
  14. 複数のバンプが設けられた半導体パッケージと、
    前記複数のバンプと電気的に接続した複数の電極パッドを有する実装領域と、当該実装領域から外れて位置したスルーホールと、が設けられたプリント配線板と、
    前記半導体パッケージと前記プリント配線板との間に充填された充填材と、
    前記プリント配線板の前記半導体パッケージが配置される側の表面より突出して前記充填材の流出を抑制可能な突出部を有し、前記スルーホールを塞ぐはんだと、
    を備えた電子機器。
  15. 複数のバンプが設けられた半導体パッケージと、
    前記複数のバンプと電気的に接続した複数の電極パッドを有する実装領域と、当該実装領域内に位置する第1のスルーホールと、当該実装領域から外れた位置に位置する第2のスルーホールと、が設けられたプリント配線板と、
    前記半導体パッケージと前記プリント配線板との間に充填された充填材と、
    前記バンプと前記電極パッドとを接合し、前記第1のスルーホールと前記第2のスルーホールとに埋め込まれて前記第1のスルーホールの開口部と前記第2のスルーホールの開口部とをそれぞれ覆って閉鎖したはんだと、
    前記第2のスルーホールの内部に埋め込まれた前記はんだと一体に設けられ、前記プリント配線板の外側に突出して前記充填材の流出を抑制可能な突出部と、
    を有することを特徴とする電子機器。
JP2010061339A 2010-03-17 2010-03-17 プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器 Expired - Fee Related JP5066208B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010061339A JP5066208B2 (ja) 2010-03-17 2010-03-17 プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010061339A JP5066208B2 (ja) 2010-03-17 2010-03-17 プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008050288A Division JP2009212104A (ja) 2008-02-29 2008-02-29 プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器

Publications (2)

Publication Number Publication Date
JP2010141360A JP2010141360A (ja) 2010-06-24
JP5066208B2 true JP5066208B2 (ja) 2012-11-07

Family

ID=42351138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010061339A Expired - Fee Related JP5066208B2 (ja) 2010-03-17 2010-03-17 プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器

Country Status (1)

Country Link
JP (1) JP5066208B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104883824A (zh) * 2015-05-15 2015-09-02 胜宏科技(惠州)股份有限公司 一种线路板阻焊上pad的处理方法
CN114501840A (zh) * 2020-10-26 2022-05-13 鹏鼎控股(深圳)股份有限公司 电路板组件的制作方法及电路板组件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5275330A (en) * 1993-04-12 1994-01-04 International Business Machines Corp. Solder ball connect pad-on-via assembly process
JP3601714B2 (ja) * 2002-01-11 2004-12-15 富士通株式会社 半導体装置及び配線基板
JP2007129058A (ja) * 2005-11-04 2007-05-24 Pc Print Kk 電子部品搭載基板およびその製造方法

Also Published As

Publication number Publication date
JP2010141360A (ja) 2010-06-24

Similar Documents

Publication Publication Date Title
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
KR20100044703A (ko) 반도체 장치 및 그 제조 방법
JP2008159956A (ja) 電子部品内蔵基板
JP5604876B2 (ja) 電子装置及びその製造方法
JP4560113B2 (ja) プリント回路板及びプリント回路板を備えた電子機器
JP5066208B2 (ja) プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器
JP4609435B2 (ja) 部品内蔵基板と、これを用いた電子機器、ならびにこれらに用いる製造方法
JP2011108814A (ja) 面実装電子部品の接合方法及び電子装置
JP2011254050A (ja) プリント基板の製造方法
JP2005340450A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2009212104A (ja) プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器
JP4345835B2 (ja) 半導体装置及びその製造方法
CN102209435A (zh) 印刷电路板单元、电子装置和制造印刷电路板的方法
JP2006237367A (ja) プリント配線板
JP2005175020A (ja) 配線基板、電子回路素子およびその製造方法、並びに表示装置
JP2008103450A (ja) モジュールの製造方法
JP2008243879A (ja) 電子装置およびその製造方法
JP5230580B2 (ja) 半導体装置およびその実装方法
JP2011199208A (ja) 回路基板およびこれを用いた半導体装置
JP2021077710A (ja) 電子モジュールの製造方法、電子モジュール、及び電子機器
JP5271982B2 (ja) 半導体装置
JP4031385B2 (ja) 電子部品の実装方法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006005208A (ja) 半導体装置およびその実装方法
JP2008021915A (ja) 電子部品装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120810

R151 Written notification of patent or utility model registration

Ref document number: 5066208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees