JP2007012786A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007012786A JP2007012786A JP2005190048A JP2005190048A JP2007012786A JP 2007012786 A JP2007012786 A JP 2007012786A JP 2005190048 A JP2005190048 A JP 2005190048A JP 2005190048 A JP2005190048 A JP 2005190048A JP 2007012786 A JP2007012786 A JP 2007012786A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- semiconductor device
- lifetime
- trenches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 120
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 150000002500 ions Chemical class 0.000 claims description 11
- 239000000969 carrier Substances 0.000 claims description 7
- 238000010894 electron beam technology Methods 0.000 claims description 6
- 229910001385 heavy metal Inorganic materials 0.000 claims description 6
- 238000011084 recovery Methods 0.000 abstract description 19
- 238000009792 diffusion process Methods 0.000 description 23
- 239000004020 conductor Substances 0.000 description 9
- 230000001678 irradiating effect Effects 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 230000006798 recombination Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000005669 field effect Effects 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005264 electron capture Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 235000008733 Citrus aurantifolia Nutrition 0.000 description 1
- 235000011941 Tilia x europaea Nutrition 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004571 lime Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 素子動作時の動作抵抗を増加させることなく、リカバリータイム（逆回復時間）を短縮することができる半導体装置を提供する。
【解決手段】 第１導電型の半導体基板１００上に形成された第１導電型の第１の半導体領域１０２を介して前記半導体基板上に互いに対向するように形成された第１及び第２のトレンチ１０３、１０４と、前記第１及び第２のトレンチの側面に形成されたゲート絶縁膜１０５と、前記第１及び第２のトレンチの内部に形成されたゲート電極１０６と、前記第１のトレンチと第２のトレンチの間に形成され、且つ前記第１の半導体領域に接触するように形成された第２導電型の第２の半導体領域１０７と、前記第２の半導体領域に接触する、第１導電型の第３の半導体領域１０８とを有し、互いに対向する前記第１のトレンチと第２のトレンチとの間の、前記第１の半導体領域内にライフタイム制御領域１１０が形成されている。
【選択図】 図１
【解決手段】 第１導電型の半導体基板１００上に形成された第１導電型の第１の半導体領域１０２を介して前記半導体基板上に互いに対向するように形成された第１及び第２のトレンチ１０３、１０４と、前記第１及び第２のトレンチの側面に形成されたゲート絶縁膜１０５と、前記第１及び第２のトレンチの内部に形成されたゲート電極１０６と、前記第１のトレンチと第２のトレンチの間に形成され、且つ前記第１の半導体領域に接触するように形成された第２導電型の第２の半導体領域１０７と、前記第２の半導体領域に接触する、第１導電型の第３の半導体領域１０８とを有し、互いに対向する前記第１のトレンチと第２のトレンチとの間の、前記第１の半導体領域内にライフタイム制御領域１１０が形成されている。
【選択図】 図１
Description
本発明は、チャネル部分をトレンチ構造の側壁に形成した絶縁ゲート型電界効果トランジスタ等の半導体装置に関する。
側壁にゲート絶縁膜を形成したトレンチの内部に、ポリシリコン等から成る導体膜を埋設したゲート構造、いわゆるトレンチゲートを有する絶縁ゲート型電界効果トランジスタは、例えば特許文献１に記載されている。
特許文献１に記載の絶縁ゲート型電界効果トランジスタは、図５に示すように、高濃度基板３０１と、高濃度基板３０１の上に形成された低濃度エピタキシャル成長層３０２と、低濃度エピタキシャル成長層３０２内に形成されたソース拡散領域３０４及びチャネル拡散領域（ベース領域）３０６とを有する半導体基板３００と、この半導体基板３００の一方の主面に形成されたソース電極３０７及びゲート電極３０８と、半導体基板３００の他方の主面に形成されたドレイン電極３０９とを備えている。
特許文献１に記載の絶縁ゲート型電界効果トランジスタは、図５に示すように、高濃度基板３０１と、高濃度基板３０１の上に形成された低濃度エピタキシャル成長層３０２と、低濃度エピタキシャル成長層３０２内に形成されたソース拡散領域３０４及びチャネル拡散領域（ベース領域）３０６とを有する半導体基板３００と、この半導体基板３００の一方の主面に形成されたソース電極３０７及びゲート電極３０８と、半導体基板３００の他方の主面に形成されたドレイン電極３０９とを備えている。
半導体基板の一方の主面にはトレンチ（溝部）３１０、３１１が設けられており、トレンチ３１０、３１１の側壁にはゲート絶縁膜として機能するシリコン酸化膜３１３が形成されている。また、トレンチ３１０、３１１の内部には例えば、多結晶シリコン（ポリシリコン）から成る導体膜（ゲート電極）３１２が埋設されており、トレンチゲートが形成されている。
ゲート電極に閾値電圧以上の電位を印加すると、トレンチ３１０、３１１の側壁に沿って、すなわち、ゲート絶縁膜３１３に沿って、ソース拡散領域３０４から低濃度エピタキシャル成長層３０２に向かってベース領域３０６に縦方向に延伸するチャネルが生成される。この結果、ソース拡散領域３０４から低濃度エピタキシャル成長層３０２にチャネルを通じてキャリア（電子）が注入され、デバイスの縦方向に電流が流れる。
特開平１１−１７７０８６号公報
ゲート電極に閾値電圧以上の電位を印加すると、トレンチ３１０、３１１の側壁に沿って、すなわち、ゲート絶縁膜３１３に沿って、ソース拡散領域３０４から低濃度エピタキシャル成長層３０２に向かってベース領域３０６に縦方向に延伸するチャネルが生成される。この結果、ソース拡散領域３０４から低濃度エピタキシャル成長層３０２にチャネルを通じてキャリア（電子）が注入され、デバイスの縦方向に電流が流れる。
ところで、この種の半導体装置において、ベース領域と低濃度エピタキシャル成長層との界面に形成されるＰＮ接合を利用して、これをダイオード素子とする場合がある。図６は、このような内蔵ダイオード４０１を備えた図５のＭＯＳＦＥＴ４００の等価回路を示すものである。
図示のように、ソース電極とドレイン電極との間に、ソース電極側をアノード、ドレイン電極側をカソードとするＰＮ接合ダイオードから成るダイオード４０１がＭＯＳＦＥＴ４００と一体的に形成されている。
図示のように、ソース電極とドレイン電極との間に、ソース電極側をアノード、ドレイン電極側をカソードとするＰＮ接合ダイオードから成るダイオード４０１がＭＯＳＦＥＴ４００と一体的に形成されている。
ここで、ＭＯＳＦＥＴ４００に内蔵されたダイオード４０１のリカバリータイム（逆回復時間）を短くするためには、電子線照射や重金属拡散等のライフタイム制御を行えば良い。しかし、単に、半導体基板の全面に一様に電子線照射や重金属拡散を行ったのでは、リカバリータイムを短くすることはできるが、オン抵抗、即ち素子（ＭＯＳＦＥＴ）動作時の動作抵抗が増加してしまうという問題がある。
このような問題は、高濃度基板３０１を反対導電型の半導体基板に置き換えた、周知の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等でも同様に生じる。
このような問題は、高濃度基板３０１を反対導電型の半導体基板に置き換えた、周知の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等でも同様に生じる。
本発明は、このような事情に鑑みてなされたものであり、素子動作時の動作抵抗を増加させることなく、内蔵ダイオードのリカバリータイム（逆回復時間）を短縮することができる半導体装置を提供することを目的とする。
上記目的を達成するために請求項１に記載の発明は、半導体基板上に形成されたトレンチの側壁にチャネルが形成される絶縁ゲート構造を有する半導体装置において、隣り合うトレンチの側壁間にキャリアのライフタイムが他の領域におけるキャリアのライフタイムより比較して小さくしたライフタイム制御領域を形成したことを特徴とする。
また、請求項２に記載の発明は、第１導電型の第１の半導体領域を備える半導体基板上に前記第１の半導体領域を介して互いに対向するように形成された第１及び第２のトレンチと、前記第１及び第２のトレンチの側面に形成されたゲート絶縁膜と、前記第１及び第２のトレンチの内部に形成されたゲート電極と、前記第１のトレンチと第２のトレンチの間に形成され、且つ前記第１の半導体領域に接触するように形成された第２導電型の第２の半導体領域と、前記第２の半導体領域に接触する、第１導電型の第３の半導体領域とを有し、互いに対向する前記第１のトレンチと第２のトレンチとの間の、前記第１の半導体領域内にライフタイム制御領域が形成されていることを特徴とする。
また、請求項３に記載の発明は、請求項１または２のいずれかに記載の半導体装置において、前記ライフタイム制御領域でのキャリアのライフタイムは、該ライフタイム制御領域以外の前記第1の半導体領域でのキャリアのライフタイム、及び前記第２の半導体領域でのキャリアのライフタイム、及び前記第３の半導体領域でのキャリアのライフタイムよりも小さいことを特徴とする。
また、請求項４に記載の発明は、請求項２または３のいずれかに記載の半導体装置において、前記第１の半導体領域と前記第２の半導体領域とによってＰＮ接合ダイオードが形成されていることを特徴とする。
また、請求項５に記載の発明は、請求項２、３または４のいずれかに記載の半導体装置において、前記ライフタイム制御領域は、前記トレンチの底面よりも前記第３の半導体領域側に形成されていることを特徴とする。
また、請求項６に記載の発明は、請求項１乃至５のいずれかに記載の半導体装置において、前記ライフタイム制御領域は、軽イオンを注入して形成された領域であることを特徴とする。
また、請求項７に記載の発明は、請求項１乃至５のいずれかに記載の半導体装置において、前記ライフタイム制御領域は、電子線を照射して形成された領域であることを特徴とする。
また、請求項８に記載の発明は、請求項１乃至５のいずれかに記載の半導体装置において、前記ライフタイム制御領域は、重金属を拡散して形成された領域であることを特徴とする。
以上説明したように、本発明によれば、半導体基板上に形成されたトレンチの側壁にチャネルが形成される絶縁ゲート構造を有する半導体装置において、隣り合うトレンチの側壁間にキャリアのライフタイムが他の領域におけるキャリアのライフタイムより比較して小さくしたライフタイム制御領域を形成したので、素子動作時の動作抵抗を増加させることなく、リカバリータイム（逆回復時間）を短縮することができる。
以下、本発明の実施形態を、図面を参照して詳細に説明する。
本発明の実施形態に係る半導体装置の構成を図１に示す。図１に示した半導体装置は、絶縁ゲート型電界効果トランジスタである。
本発明の実施形態に係る半導体装置１は、半導体基板上に形成されたトレンチの側壁にチャネルが形成される絶縁ゲート構造を有する半導体装置であって、隣り合うトレンチの側壁間にキャリアのライフタイムが他の領域におけるキャリアのライフタイムより比較して小さくしたライフタイム制御領域を形成したことを特徴としている。
軽イオンが照射されて形成されたライフタイム制御領域１１０が、ベース領域１０７とトレンチ１０３、１０４底部との間に位置する低濃度エピタキシャル成長層１０２に形成されていることを特徴としている。
本発明の実施形態に係る半導体装置の構成を図１に示す。図１に示した半導体装置は、絶縁ゲート型電界効果トランジスタである。
本発明の実施形態に係る半導体装置１は、半導体基板上に形成されたトレンチの側壁にチャネルが形成される絶縁ゲート構造を有する半導体装置であって、隣り合うトレンチの側壁間にキャリアのライフタイムが他の領域におけるキャリアのライフタイムより比較して小さくしたライフタイム制御領域を形成したことを特徴としている。
軽イオンが照射されて形成されたライフタイム制御領域１１０が、ベース領域１０７とトレンチ１０３、１０４底部との間に位置する低濃度エピタキシャル成長層１０２に形成されていることを特徴としている。
図１において、本発明の実施形態に係る半導体装置（絶縁ゲート型電界効果トランジスタ）は、高濃度基板（例えばｎ＋型半導体基板）１０１と、高濃度基板１０１上に形成された低濃度エピタキシャル成長層（例えばｎ−型エピタキシャル成長層）１０２と、低濃度エピタキシャル成長層１０２内に形成されたソース拡散領域（例えば、ｎ＋型拡散領域）１０８、ソース拡散領域１０８に接触するように、これらの上面に形成された電極層１０９及びチャネル拡散領域、すなわちベース領域（例えば、ｐ型拡散領域）１０７とを有する半導体基板１００と、この半導体基板１００の一方の主面に形成されたソース電極１１１及びゲート電極１１２と、半導体基板１００の他方の主面に形成されたドレイン電極１１３とを有している。
半導体基板１００の一方の主面には、図５に示した従来の半導体装置と同様に、トレンチ１０３、１０４が設けられており、トレンチ１０３、１０４の側壁にはゲート絶縁膜として機能するシリコン酸化膜１０５が形成されている。
トレンチ１０３、１０４の内部には、例えば多結晶シリコン（ポリシリコン）からなる導体膜（ゲート電極）１０６が埋設されており、トレンチゲートが形成されている。
トレンチ１０３、１０４の内部には、例えば多結晶シリコン（ポリシリコン）からなる導体膜（ゲート電極）１０６が埋設されており、トレンチゲートが形成されている。
この導体膜１０６は、図示のように、シリコン酸化膜１０５を介して、低濃度エピタキシャル成長層１０２の上側領域、チャネル拡散領域すなわちベース領域１０７、及びソース拡散領域１０８の側面と接触している。
ライフタイム制御領域１１０は、この導体膜（ゲート電極）１０６と対向する低濃度エピタキシャル成長層１０２の上側領域に形成されており、隣り合うトレンチ１０３、１０４間を横切るように形成されている。
ここで、ライフタイム制御領域１１０とは、局所的に軽イオンを照射したり、局所的に電子線を照射したり、局所的に重金属（ライフタイムキラー）拡散をする等して、キャリアのライフタイムが他の領域におけるキャリアのライフタイムに比較して小さくされた領域をいう。本実施形態では、局所的に軽イオンを照射（導入）して、このライフタイム制御領域１１０を形成した。半導体基板１００は、本発明の半導体基板に、低濃度エピタキシャル成長層１０２は第１の半導体領域に、導体膜（ゲート電極）１０６は、本発明のゲート電極に、ベース領域（例えば、ｐ型拡散領域）１０７は、本発明の第２導電型の第２の半導体領域に、ソース拡散領域１０８は本発明の第１導電型（ｎ＋型）の第３の半導体領域に、それぞれ相当する。
ライフタイム制御領域１１０は、この導体膜（ゲート電極）１０６と対向する低濃度エピタキシャル成長層１０２の上側領域に形成されており、隣り合うトレンチ１０３、１０４間を横切るように形成されている。
ここで、ライフタイム制御領域１１０とは、局所的に軽イオンを照射したり、局所的に電子線を照射したり、局所的に重金属（ライフタイムキラー）拡散をする等して、キャリアのライフタイムが他の領域におけるキャリアのライフタイムに比較して小さくされた領域をいう。本実施形態では、局所的に軽イオンを照射（導入）して、このライフタイム制御領域１１０を形成した。半導体基板１００は、本発明の半導体基板に、低濃度エピタキシャル成長層１０２は第１の半導体領域に、導体膜（ゲート電極）１０６は、本発明のゲート電極に、ベース領域（例えば、ｐ型拡散領域）１０７は、本発明の第２導電型の第２の半導体領域に、ソース拡散領域１０８は本発明の第１導電型（ｎ＋型）の第３の半導体領域に、それぞれ相当する。
また、本実施形態では、ライフタイム制御領域１１０の上面は、べース領域１０７の下面よりも半導体基板１００の他方の主面側に位置し、ライフタイム制御領域１１０の上面とベース領域１０７の下面との間には、低濃度エピタキシャル成長層１０２の上側領域が薄く残存している。
また、ライフタイム制御領域１１０の下面は、トレンチ１０３、１０４の底面と半導体基板１００の一方の主面との間に位置し、ライフタイム制御領域１１０の下面とトレンチ１０３、１０４の底面の延長線との間には低濃度エピタキシャル成長層１０２の上側領域が薄く残存している。
なお、トレンチ１０３、１０４の間の低濃度エピタキシャル成長層１０２の全体にライムタイム制御領域１１０を形成してもよい。
また、ライフタイム制御領域１１０の下面は、トレンチ１０３、１０４の底面と半導体基板１００の一方の主面との間に位置し、ライフタイム制御領域１１０の下面とトレンチ１０３、１０４の底面の延長線との間には低濃度エピタキシャル成長層１０２の上側領域が薄く残存している。
なお、トレンチ１０３、１０４の間の低濃度エピタキシャル成長層１０２の全体にライムタイム制御領域１１０を形成してもよい。
しかし、ライフタイム制御領域１１０は、軽イオンの打ち込みによって形成された結晶欠陥領域として形成されたものである。このため、ライフタイム制御領域１１０の上面とその上の低濃度エビタキシャル成長層１０２との界面は明確に定まるものではない。同様に、ライフタイム制御領域１１０の下面とその下の低濃度エピタキシャル成長層１０２との界面も明確に定まるものではない。そこで便宜上、本願明細書では、その結晶欠陥の密度（再結合中心密度）がライフタイム制御領域１１０の中央側における再結合中心密度の１／３になった面を、それぞれライフタイム制御領域の上面及び下面としている。
このように、ライフタイム制御領域１１０を、対向するトレンチ１０３、１０４の間に形成することによって、比較的低いオン抵抗（素子動作時の動作抵抗）を維持しつつ、内蔵ダイオードのリカバリータイム（逆回復時間）を短くすることができる。
すなわち、図５に示す、トレンチゲート構造を有する従来の半導体装置では、軽イオンを照射してライフタイム制御を行うと、リカバリータイムは短くなるが、オン抵抗は増加した。しかし、本実施形態のトランジスタでは、オン抵抗も比較的小さい状態を維持する。この理由は、次のとおりである。
すなわち、図５に示す、トレンチゲート構造を有する従来の半導体装置では、軽イオンを照射してライフタイム制御を行うと、リカバリータイムは短くなるが、オン抵抗は増加した。しかし、本実施形態のトランジスタでは、オン抵抗も比較的小さい状態を維持する。この理由は、次のとおりである。
トランジスタの動作時（オン時）には、動作電流（電子電流）は、図２に示すように、チャネルを通じて流れるため、その電流通路はトレンチ１０３、１０４の側壁近傍の低濃度エピタキシャル成長層１０２とチャネル拡散領域に形成される。このため、電子電流はライフタイム制御領域１１０の一部のみを横切って流れることとなり、電子の捕獲断面積は小さく、ライフタイム制御領域１１０内での電子捕獲総量は比較的少なくなる。このため、オン抵抗は比較的低い状態を維持する。
一方、内蔵ダイオードの動作時、即ち、ソース電極１１１とドレイン電極１１３との間にソース電極１１１側の電位を高くする電圧を印加したときには、図３に示すように、ホール電流及び電子電流がＰＮ接合の全面、換言すればライフタイム制御領域１１０の全面を横切って流れる。このため、電子及びホールの捕獲断面積が大きく、ライフタイム制御領域１１０内でのキャリア捕獲総量は比較的多くなる。このため、リカバリータイム（逆回復時間）を短くすることができる。
この結果、ライフタイム制御領域１１０の軽イオン照射量、換言すれば結晶欠陥密度（再結合中心密度）の量をコントロールすることによって、所望のリカバリータイムが得られる。
つまり、軽イオンの照射量を増加してキャリアの再結合中心密度を増加すれば、ダイオードのリカバリータイムは相対的に短くすることができる。反対に、軽イオンの照射量を減少してキャリアの再結合中心密度を減少すれば、ダイオードのリカバリータイムは相対的に長くすることができる。上述のように、このようにダイオードのリカバリータイムをコントロールしても（リカバリータイムを相対的に短くしても）、トランジスタの順方向電圧は比較的低い値を維持する。
つまり、軽イオンの照射量を増加してキャリアの再結合中心密度を増加すれば、ダイオードのリカバリータイムは相対的に短くすることができる。反対に、軽イオンの照射量を減少してキャリアの再結合中心密度を減少すれば、ダイオードのリカバリータイムは相対的に長くすることができる。上述のように、このようにダイオードのリカバリータイムをコントロールしても（リカバリータイムを相対的に短くしても）、トランジスタの順方向電圧は比較的低い値を維持する。
なお、半導体基板１００の一方の主面から見たときのトレンチの形状は、周知の種々の形状を遼宜選択できる。たとえば、格子形状、ストライプ形状、或いはアイランド形状にすることができる。
また、低い順方向電圧を良好に得るためには、ライフタイム制御領域１１０の下面を、トレンチ１０３、１０４の底面の延長線上に位置させるか、または、本実施形態のように、トレンチ１０３、１０４の底面の延長線と半導体基板の一方の主面との間に位置させるのが望ましい。
また、低い順方向電圧を良好に得るためには、ライフタイム制御領域１１０の下面を、トレンチ１０３、１０４の底面の延長線上に位置させるか、または、本実施形態のように、トレンチ１０３、１０４の底面の延長線と半導体基板の一方の主面との間に位置させるのが望ましい。
しかしながら、要求される順方向電圧によっては、ライフタイム制御領域１１０の下面を、トレンチ１０３、１０４の底面の延長線上よりも半導体基板１００の他方の主面（下面）側に位置させることもできる。
しかし、この場合でも、本発明の効果が得られるように、トレンチ１０３、１０４の底面の延長線上よりも半導体基板１００の他方の主面（下面）側に形成されたライフタイム制御領域１１０の再結合中心の総量が、トレンチ１０３、１０４の底面の延長線上よりも半導体基板１００の一方の主面（上面）側に形成されたライフタイム制御領域の再結合中心の総量に比較して小さくなるように、望ましくは、トレンチ１０３、１０４の底面の延長線上よりも半導体基板１００の一方の主面（上面）側に形成されたライフタイム制御領域１１０の再結合中心の総量の１／３以下になるようにするのが良い。
しかし、この場合でも、本発明の効果が得られるように、トレンチ１０３、１０４の底面の延長線上よりも半導体基板１００の他方の主面（下面）側に形成されたライフタイム制御領域１１０の再結合中心の総量が、トレンチ１０３、１０４の底面の延長線上よりも半導体基板１００の一方の主面（上面）側に形成されたライフタイム制御領域の再結合中心の総量に比較して小さくなるように、望ましくは、トレンチ１０３、１０４の底面の延長線上よりも半導体基板１００の一方の主面（上面）側に形成されたライフタイム制御領域１１０の再結合中心の総量の１／３以下になるようにするのが良い。
次に、本発明の他の実施形態に係る半導体装置の構成を図４に示す。本実施形態は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）に本発明を適用したものである。デバイスの構成としては、図１の半導体装置の構成上、異なるのは半導体基板２００の下面側に、図１における高濃度基板（ｎ＋型半導体基板）１０１の代わりに、第２導電型（ｐ＋型）の半導体領域２０１Ａと第１導電型（ｎ＋型）の半導体領域２０１Ｂを交互に形成して、第２導電型（ｐ＋型）の半導体領域２０１Ａの上側にＩＧＢＴが形成され、第１導電型（ｎ＋型）の半導体領域２０１Ｂの上側にダイオードが形成されるようにした点であり、他の構成は同様である。
図４において、本実施形態に係る半導体装置（ＩＧＢＴ）では、半導体基板２００の下面側に第２導電型（ｐ＋型）の半導体領域２０１Ａと第１導電型（ｎ＋型）の半導体領域２０１Ｂが交互に形成されており、これらの上面に低濃度エピタキシャル成長層（例えばｎ−型エピタキシャル成長層）２０２が形成されている。さらに、低濃度エピタキシャル成長層２０２内にエミッタ拡散領域（例えば、ｎ＋型拡散領域）２０８、及びチャネル拡散領域、すなわちベース領域（例えば、ｐ型拡散領域）２０７とが形成されている。
半導体基板２００の一方の主面には、図５に示した従来の半導体装置と同様に、トレンチ２０３、２０４が設けられており、トレンチ２０３、２０４の側壁にはゲート絶縁膜として機能するシリコン酸化膜２０５が形成されている。
トレンチ２０３、２０４の内部には、例えば多結晶シリコン（ポリシリコン）からなる導体膜（ゲート電極）２０６が埋設されており、トレンチゲートが形成されている。
トレンチ２０３、２０４の内部には、例えば多結晶シリコン（ポリシリコン）からなる導体膜（ゲート電極）２０６が埋設されており、トレンチゲートが形成されている。
この導体膜２０６は、図示のように、シリコン酸化膜２０５を介して、低濃度エピタキシャル成長層２０２の上側領域、チャネル拡散領域すなわちベース領域２０７、及びエミッタ拡散領域２０８の側面と接触している。
ライフタイム制御領域２１０は、この導体膜（ゲート電極）２０６と対向する低濃度エピタキシャル成長層２０２の上側領域に形成されており、隣り合うトレンチ２０３、２０４間を横切るように形成されている。
ここで、ライフタイム制御領域２１０とは、局所的に軽イオンを照射したり、局所的に電子線を照射したり、局所的に重金属（ライフタイムキラー）拡散をする等して、キャリアのライフタイムが他の領域におけるキャリアのライフタイムに比較して小さくされた領域をいう。本実施形態では、局所的に軽イオンを照射（導入）して、このライフタイム制御領域２１０を形成した。
ライフタイム制御領域２１０は、この導体膜（ゲート電極）２０６と対向する低濃度エピタキシャル成長層２０２の上側領域に形成されており、隣り合うトレンチ２０３、２０４間を横切るように形成されている。
ここで、ライフタイム制御領域２１０とは、局所的に軽イオンを照射したり、局所的に電子線を照射したり、局所的に重金属（ライフタイムキラー）拡散をする等して、キャリアのライフタイムが他の領域におけるキャリアのライフタイムに比較して小さくされた領域をいう。本実施形態では、局所的に軽イオンを照射（導入）して、このライフタイム制御領域２１０を形成した。
また、本実施形態では、図１乃至図３に示した実施形態と同様に、ライフタイム制御領域２１０の上面は、べース領域２０７の下面よりも半導体基板２００の他方の主面側に位置し、ライフタイム制御領域２１０の上面とベース領域２０７の下面との間には、低濃度エピタキシャル成長層２０２の上側領域が薄く残存している。
また、ライフタイム制御領域２１０の下面は、トレンチ２０３、２０４の底面と半導体基板２００の一方の主面との間に位置し、ライフタイム制御領域２１０の下面とトレンチ２０３、２０４の底面の延長線との間には低濃度エピタキシャル成長層２０２の上側領域が薄く残存している。
本実施形態の場合も図１乃至図３に示した実施形態と同様の効果が得られる。
また、ライフタイム制御領域２１０の下面は、トレンチ２０３、２０４の底面と半導体基板２００の一方の主面との間に位置し、ライフタイム制御領域２１０の下面とトレンチ２０３、２０４の底面の延長線との間には低濃度エピタキシャル成長層２０２の上側領域が薄く残存している。
本実施形態の場合も図１乃至図３に示した実施形態と同様の効果が得られる。
１…半導体装置、１００…半導体基板、１０１…高濃度基板、１０２…低濃度エピタキシャル成長層、１０３、１０４…トレンチ、１０５…シリコン酸化膜、１０６…導体膜、１０７…ベース領域、１０８…ソース拡散領域、１１０…ライフタイム制御領域
Claims (8)
- 半導体基板上に形成されたトレンチの側壁にチャネルが形成される絶縁ゲート構造を有する半導体装置において、
隣り合うトレンチの側壁間にキャリアのライフタイムが他の領域におけるキャリアのライフタイムより比較して小さくしたライフタイム制御領域を形成したことを特徴とする半導体装置。 - 第１導電型の第１の半導体領域を備える半導体基板上に前記第１の半導体領域を介して互いに対向するように形成された第１及び第２のトレンチと、
前記第１及び第２のトレンチの側面に形成されたゲート絶縁膜と、
前記第１及び第２のトレンチの内部に形成されたゲート電極と、
前記第１のトレンチと第２のトレンチの間に形成され、且つ前記第１の半導体領域に接触するように形成された第２導電型の第２の半導体領域と、
前記第２の半導体領域に接触する、第１導電型の第３の半導体領域とを有し、
互いに対向する前記第１のトレンチと第２のトレンチとの間の、前記第１の半導体領域内にライフタイム制御領域が形成されていることを特徴とする半導体装置。 - 前記ライフタイム制御領域でのキャリアのライフタイムは、該ライフタイム制御領域以外の前記第1の半導体領域でのキャリアのライフタイム、及び前記第２の半導体領域でのキャリアのライフタイム、及び前記第３の半導体領域でのキャリアのライフタイムよりも小さいことを特徴とする請求項１または２のいずれかに記載の半導体装置。
- 前記第１の半導体領域と前記第２の半導体領域とによってＰＮ接合ダイオードが形成されていることを特徴とする請求項２または３のいずれかに記載の半導体装置。
- 前記ライフタイム制御領域は、前記トレンチの底面よりも前記第３の半導体領域側に形成されていることを特徴とする請求項２、３または４のいずれかに記載の半導体装置。
- 前記ライフタイム制御領域は、軽イオンを注入して形成された領域であることを特徴とする請求項１乃至５のいずれかに記載の半導体装置。
- 前記ライフタイム制御領域は、電子線を照射して形成された領域であることを特徴とする請求項１乃至５のいずれかに記載の半導体装置。
- 前記ライフタイム制御領域は、重金属を拡散して形成された領域であることを特徴とする請求項１乃至５のいずれかに記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005190048A JP2007012786A (ja) | 2005-06-29 | 2005-06-29 | 半導体装置 |
| PCT/JP2006/304629 WO2007000838A1 (ja) | 2005-06-29 | 2006-03-09 | ライフタイム制御領域を有する半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005190048A JP2007012786A (ja) | 2005-06-29 | 2005-06-29 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007012786A true JP2007012786A (ja) | 2007-01-18 |
Family
ID=37595097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005190048A Withdrawn JP2007012786A (ja) | 2005-06-29 | 2005-06-29 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2007012786A (ja) |
| WO (1) | WO2007000838A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1950321A1 (en) | 2007-01-23 | 2008-07-30 | Seiko Epson Corporation | Optical article and manufacturing method thereof |
| JP2009004668A (ja) * | 2007-06-25 | 2009-01-08 | Toshiba Corp | 半導体装置 |
| JP2009272550A (ja) * | 2008-05-09 | 2009-11-19 | Toyota Motor Corp | 半導体装置 |
| JP2011086891A (ja) * | 2009-10-19 | 2011-04-28 | Toyota Motor Corp | 半導体モジュールとその制御方法 |
| JP2019129250A (ja) * | 2018-01-25 | 2019-08-01 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6903254B1 (ja) | 2020-12-15 | 2021-07-14 | 三菱電機株式会社 | 半導体装置の製造方法、及び、半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002329727A (ja) * | 2001-04-27 | 2002-11-15 | Toyota Motor Corp | 縦型半導体装置とそれを用いた回路 |
| JP4840551B2 (ja) * | 2001-06-07 | 2011-12-21 | 株式会社デンソー | Ｍｏｓトランジスタ |
| JP2005057235A (ja) * | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路 |
-
2005
- 2005-06-29 JP JP2005190048A patent/JP2007012786A/ja not_active Withdrawn
-
2006
- 2006-03-09 WO PCT/JP2006/304629 patent/WO2007000838A1/ja active Application Filing
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1950321A1 (en) | 2007-01-23 | 2008-07-30 | Seiko Epson Corporation | Optical article and manufacturing method thereof |
| JP2009004668A (ja) * | 2007-06-25 | 2009-01-08 | Toshiba Corp | 半導体装置 |
| JP2009272550A (ja) * | 2008-05-09 | 2009-11-19 | Toyota Motor Corp | 半導体装置 |
| US7952143B2 (en) | 2008-05-09 | 2011-05-31 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device having IGBT and diode |
| JP2011086891A (ja) * | 2009-10-19 | 2011-04-28 | Toyota Motor Corp | 半導体モジュールとその制御方法 |
| JP2019129250A (ja) * | 2018-01-25 | 2019-08-01 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007000838A1 (ja) | 2007-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109964317B (zh) | 半导体装置 | |
| CN106663692B (zh) | 半导体装置及其制造方法 | |
| US20060001110A1 (en) | Lateral trench MOSFET | |
| JP3382163B2 (ja) | 電力用半導体装置 | |
| JP4456013B2 (ja) | 半導体装置 | |
| JP5194273B2 (ja) | 半導体装置 | |
| US10903202B2 (en) | Semiconductor device | |
| JP2007103770A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| JP2007053375A (ja) | トレンチタイプのｉｇｂｔのための深度ｎタイプの拡散 | |
| JP2007134625A (ja) | 半導体装置およびその製造方法 | |
| JP2012009522A (ja) | 電力用半導体装置 | |
| JP2017041601A (ja) | 半導体装置 | |
| JP2010147381A (ja) | 半導体装置の製造方法 | |
| JP2007012786A (ja) | 半導体装置 | |
| JP2006351652A (ja) | 半導体デバイス | |
| CN107833921B (zh) | 开关器件和制造开关器件的方法 | |
| CN111129135B (zh) | 半导体装置 | |
| US8357952B2 (en) | Power semiconductor structure with field effect rectifier and fabrication method thereof | |
| JP2008244466A (ja) | 半導体装置 | |
| JP2008042073A (ja) | 半導体装置 | |
| US9117872B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| JP2014154739A (ja) | 半導体装置 | |
| JP2006261562A (ja) | 半導体装置 | |
| JP4415767B2 (ja) | 絶縁ゲート型半導体素子、及びその製造方法 | |
| JP2009038214A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080902 |