JP2007012678A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007012678A
JP2007012678A JP2005188279A JP2005188279A JP2007012678A JP 2007012678 A JP2007012678 A JP 2007012678A JP 2005188279 A JP2005188279 A JP 2005188279A JP 2005188279 A JP2005188279 A JP 2005188279A JP 2007012678 A JP2007012678 A JP 2007012678A
Authority
JP
Japan
Prior art keywords
resin
resin layer
layer
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005188279A
Other languages
English (en)
Other versions
JP4221606B2 (ja
Inventor
Shuichi Tanaka
秀一 田中
Haruki Ito
春樹 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005188279A priority Critical patent/JP4221606B2/ja
Priority to US11/446,731 priority patent/US7246432B2/en
Priority to TW095121136A priority patent/TWI299199B/zh
Priority to KR1020060054386A priority patent/KR100730707B1/ko
Priority to CNB2006101000714A priority patent/CN100452337C/zh
Publication of JP2007012678A publication Critical patent/JP2007012678A/ja
Application granted granted Critical
Publication of JP4221606B2 publication Critical patent/JP4221606B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49224—Contact or terminal manufacturing with coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 本発明の目的は、導電層の密着性の向上及びマイグレーションの防止を図ることにある。
【解決手段】 半導体装置の製造方法は、（ａ）電極パッド１６及びパッシベーション膜１８を有する半導体基板１０の上方に第１の樹脂層２０ｂを形成する工程と、（ｂ）第１の樹脂層２０ｂをキュアする工程と、（ｃ）キュア後の第１の樹脂層２０よりも立ち上がりが緩やかとなる第２の樹脂層３０ａを第１の樹脂層２０の少なくとも根元部に形成する工程と、（ｄ）第２の樹脂層３０ｂをキュアすることにより、第１及び第２の樹脂層２０，３０を含む樹脂突起４０を形成する工程と、（ｅ）電極パッド１６と電気的に接続し、かつ樹脂突起４０の上方を通る導電層５０を形成する工程と、を含む。
【選択図】 図１１

Description

本発明は、半導体装置の製造方法に関する。
電気的接続信頼性の向上を図るため、樹脂突起上に導電層が形成された樹脂コアバンプを外部端子とする半導体装置が開発されている。これによれば、半導体基板に樹脂突起が形成された後に、電極パッドから樹脂突起上に至る導電層が形成される。一般的に、導電層を形成する工程では、電極パッド上の酸化層を除去するため、Ａｒ逆スパッタが行われる。しかし、Ａｒ逆スパッタを行うと、それにより樹脂突起の表面の炭化が進行し、その結果、樹脂の絶縁抵抗が低下し、マイグレーションが引き起こされる可能性がある。また、上述した構造の場合、導電層は立体的形状をなす樹脂突起上を通るように形成されるので、導電層の剥離又は断線の防止を図ることが要求される。
特開平２−２７２７３７号公報
本発明の目的は、導電層の密着性の向上及びマイグレーションの防止を図ることにある。
（１）本発明に係る半導体装置の製造方法は、
（ａ）電極パッド及びパッシベーション膜を有する半導体基板の上方に第１の樹脂層を形成する工程と、
（ｂ）前記第１の樹脂層をキュアする工程と、
（ｃ）第２の樹脂層を前記第１の樹脂層の少なくとも根元部に形成する工程と、
（ｄ）前記第２の樹脂層をキュアすることにより、前記第１及び第２の樹脂層を含むとともにキュア後の前記第１の樹脂層よりも立ち上がりが緩やかとなる樹脂突起を形成する工程と、
（ｅ）前記電極パッドと電気的に接続し、かつ前記樹脂突起の上方を通る導電層を形成する工程と、
を含む。
本発明によれば、第２の樹脂層を形成することによりにより、樹脂突起の立ち上がりを緩やかにすることができるので、導電層の剥離及び断線の防止を図り、その密着性の向上を図ることができる。
なお、本発明において、特定のＡの上方にＢが設けられているとは、Ａ上に直接Ｂが設けられている場合と、Ａ上に他を介してＢが設けられている場合と、を含むものとする。このことは、以下の発明においても同様である。
（２）この半導体装置の製造方法において、
前記（ｅ）工程において、
前記導電層を形成する前に、Ａｒガスにより、前記電極パッドの表面から酸化膜を除去するとともに、前記樹脂突起の表面の炭化を進行させ、
前記導電層を形成した後に、前記導電層をマスクとして前記樹脂突起を部分的に除去してもよい。
これによれば、Ａｒガスにより樹脂突起の炭化が進行し、炭化層（又はプラズマ重合層）が形成されたとしても、樹脂突起の立ち上がりが緩やかに形成されているので、これにより樹脂突起を炭化層等を残すことなく容易に除去することができる。特に、炭化層等は、樹脂突起の根元部に残存しやすいが、本発明によれば樹脂突起の根元部に残存する炭化層等を容易に除去することができる。
（３）この半導体装置の製造方法において、
前記第２の樹脂層のキュア前の樹脂材料は、前記第１の樹脂層のキュア前の樹脂材料よりも前記パッシベーション膜に対する濡れ性が高くてもよい。
これによれば、樹脂突起の立ち上がりを緩やかに形成しやすい。
（４）この半導体装置の製造方法において、
前記（ｃ）工程において、
前記第２の樹脂層を前記第１の樹脂層の全周に形成してもよい。
（５）この半導体装置の製造方法において、
前記（ｃ）工程において、
前記第２の樹脂層を、前記半導体基板の上方に塗布し、その後エッチングすることにより前記第１の樹脂層の少なくとも根元部に形成してもよい。
（６）この半導体装置の製造方法において、
前記（ｃ）工程において、
前記第２の樹脂層を液滴吐出法により形成してもよい。
以下、本発明の実施の形態について図面を参照して説明する。
（半導体装置の製造方法）
図１〜図１３は、本発明の実施の形態に係る半導体装置の製造方法を説明する図である。
（１）まず、図１及び図２に示すように、半導体基板１０を用意する。半導体基板１０は、例えば半導体ウエハである（図１参照）。その場合、半導体基板１０は、半導体チップとなる複数のチップ領域１２を有し、それぞれのチップ領域１２の内部に集積回路１４が形成されている。すなわち、半導体基板１０を複数の半導体チップに分割する場合、個々の半導体チップが個々の集積回路１４を有することになる。集積回路１４は、少なくともトランジスタ等の能動素子を含む。チップ領域１２は、例えば平面視が矩形形状（例えば長方形）をなしている。それぞれのチップ領域１２には、複数の電極パッド（例えばアルミパッド）１６が形成されている。複数の電極パッド１６は、チップ領域１２の対向する２辺（例えば長辺側の２辺）又は４辺に沿って配列されていてもよい。その場合、各辺に１列又は複数列の電極パッド１６が配列されている。電極パッド１６がチップ領域１２の端部に配列している場合、集積回路１４は、複数の電極パッド１６により囲まれた中央部に形成されていてもよい。あるいは、電極パッド１６は、集積回路１４と平面視において重なる領域に形成されていてもよい。電極パッド１６は、内部配線（図示しない）により集積回路１４と電気的に接続されている。
半導体基板１０の表面（集積回路１４の形成面）には、パッシベーション膜（保護膜）１８が形成されている。パッシベーション膜１８は、無機系又は有機系のいずれから形成してもよく、例えばシリコン酸化膜、シリコン窒化膜の少なくとも１層により形成することができる。パッシベーション膜１８には、電極パッド１６を開口する開口部１９が形成されている。開口部１９により、電極パッド１６の少なくとも一部（例えば中央部のみ）が露出している。なお、電極パッド１６上には、多くの場合、酸化層１７が形成されている。酸化層１７は、例えば自然酸化によるものであり、電極パッド１６の表面を被覆している。
（２）次に、図３〜図６に示すように、第１の樹脂層２０を形成する。
第１の樹脂層２０は、半導体基板１０上（詳しくはパッシベーション膜１８上）であって、平面視において電極パッド１６と異なる領域に形成することができる。第１の樹脂層２０の形成領域は限定されるものではないが、例えば所定の幅を有する直線状に形成することができる。その場合、半導体基板１０のチップ領域１２の境界（例えば長辺方向）に沿って（例えば平行に）延出するように形成することができる。
具体的には、まず、図３に示すように、感光性の第１の樹脂層２０ａを例えばスピンコート法により半導体基板１０上に塗布する。その後、図４に示すように、開口部２４を有するマスク２２を半導体基板１０上に配置し、光エネルギー２６を照射して露光を行う。第１の樹脂層２０ａとして、光エネルギー２６の照射部分において現像液の溶解性が減少するネガ型を使用した場合には、マスク２２の開口部２４から露出する領域のみに樹脂を残すことができる。あるいは、逆に、第１の樹脂層２０ａとして、光エネルギー２６の照射部分において現像液の溶解性が増加するポジ型を使用した場合には、マスク２２により覆われた領域のみに樹脂を残すことができる。その後、現像工程を行うことにより、図５に示すように、第１の樹脂層２０ｂを所定形状にパターニングすることができる。
ここで、第１の樹脂層２０の樹脂材料の一例としては、ポリイミド樹脂、アクリル樹脂、フェノール樹脂、エポキシ樹脂、シリコーン樹脂、変性ポリイミド樹脂等の弾性樹脂材料が挙げられる。また、第１の樹脂層２０は、例えばベンゼン環及びそれが縮合した環をもつ有機化合物の芳香族化合物であるポリイミド、ポリベンゾオキサゾル、ベンゾシクロブテン又はエポキシ等であることができる。
その後、図６に示すように、第１の樹脂層２０ｂをキュアする。詳しくは、第１の樹脂層２０ｂを加熱することにより、樹脂を溶融させ、その後に硬化収縮させる。その場合のキュア条件は、第１の樹脂層２０の硬化収縮を完了させる条件であってもよいし、完了に至らず少なくとも硬化収縮を開始させる条件であってもよい。後者の場合、後述の再度のキュア工程により、第１の樹脂層２０の硬化収縮を完了させることができる。パターニング後の第１の樹脂層２０ｂが複数の平面により構成されている場合（例えば略直方体形状をなす場合）、キュア工程により、表面が曲面となる第１の樹脂層２０を形成することができる。例えば、第１の樹脂層２０を断面が略半円形状となるように形成することができる。その場合、第１の樹脂層２０の根元部は、半導体基板１０の上面から略垂直に立ち上がるように形成されている。
（３）次に、図７〜図９に示すように、第２の樹脂層３０を形成する。
第２の樹脂層３０は、最終的な樹脂突起４０がキュア後の第１の樹脂層２０よりも立ち上がりが緩やかとなるように、第１の樹脂層２０の少なくとも根元部に形成する。第２の樹脂層３０は、最終的なキュア後の形状において第１の樹脂層２０よりも立ち上がりが緩やかであればよく、それに応じてキュア前の塗布形状及び塗布領域を適宜調整することができる。
具体的には、例えば、図７に示すように、第２の樹脂層３０ａを例えばスピンコート法により半導体基板１０上に塗布する。第２の樹脂層３０ａは、第１の樹脂層２０を被覆するように塗布し、例えば半導体基板１０の全面に塗布することができる。その後、Ｏ２プラズマ３２などでエッチング処理（アッシング処理、プラズマ処理）を行う。こうして、図８に示すように、第２の樹脂層３０ｂを第１の樹脂層２０の少なくとも根元部に形成することができる。第２の樹脂層３０ｂは、第１の樹脂層２０の根元部のみに形成してもよいし、その根元部及び頭頂部を含む全体を覆うように形成してもよい。いずれにしても第２の樹脂層３０ｂは、第１の樹脂層２０の根元部から外側のパッシベーション膜１８上に広がるように形成される。第２の樹脂層３０ｂは、平面視において第１の樹脂層２０の全周に形成することができる。
変形例として、第２の樹脂層３０ａを液滴吐出法（例えばインクジェット法）により形成してもよい。これによれば、第２の樹脂層３０ａを必要な領域のみに直接吐出することができる。特に、インクジェット法によれば、インクジェットプリンタ用に実用化された技術を応用することによって、高速かつインク（樹脂材料）を無駄なく経済的に設けることができる。
ここで、第２の樹脂層３０の樹脂材料としては、上述した第１の樹脂層２０において説明した内容を適用することができる。例えば、キュア後の第１及び第２の樹脂層２０，３０は、同一樹脂であってもよい。また、第２の樹脂層３０のキュア前（塗布時の第２の樹脂層３０ａ）の樹脂材料は、第１の樹脂層２０のキュア前（塗布時の第１の樹脂層２０ａ）の樹脂材料よりもパッシベーション膜１８に対する濡れ性が高い（粘性が低い）ものであってもよい。これにより、第２の樹脂層３０を、第１の樹脂層２０の根元部からパッシベーション膜１８上に緩やかに傾斜させて形成することができる。なお、樹脂材料の濡れ性は、含有の添加剤等を調整することにより適宜調整することができる。
その後、図９に示すように、第２の樹脂層３０ｂをキュアする。詳しくは、第２の樹脂層３０ｂを加熱することにより、樹脂を溶融させ、その後に硬化収縮させる。第１の樹脂層２０の硬化収縮が完了していない場合には、本工程により第１の樹脂層２０の硬化収縮を完了させることができる。こうして、キュア後の第１及び第２の樹脂層２０，３０により、樹脂突起４０を形成することができる。
樹脂突起４０の断面は、略半円形状をなしており、立ち上がりが緩やかな傾斜面をもって形成されている。樹脂突起４０の立ち上がり角度（立ち上がり近傍の傾斜面の接線とパッシベーション膜１８の表面のなす角度（いわゆる接触角））θは、少なくともθ＜９０°（最適にはθ≒０°）である。また、樹脂突起４０の立ち上がりは、外方向（斜め上方向）に凹状をなすように湾曲して形成されている。上述したように、第２の樹脂層３０を第１の樹脂層２０の全周に形成した場合（図１１（Ａ）参照）には、樹脂突起４０の全周において立ち上がりを緩やかな傾斜面をもって形成することができる。これにより、後述の導電層５０を高い密着性をもってあらゆる方向から樹脂突起４０上に延出させることができる。
（４）次に、図１０〜図１２に示すように、電極パッド１６と電気的に接続し、かつ樹脂突起４０上を通る導電層５０を形成する。なお、図１０は導電層の形成工程後の部分平面図であり、図１１は図１０のＸＩ−ＸＩ線断面図であり、図１２は図１０のＸＩＩ−ＸＩＩ線断面図である。
まず、導電層５０を形成する前に、電極パッド１６上の酸化層１７を除去する。酸化層１７は、例えば、自然酸化により成長したものや、上述した樹脂のキュア工程により成長したものである。酸化層１７の除去方法として、例えばＡｒガスの逆スパッタを適用することができる。Ａｒガスの逆スパッタを半導体基板１０の全面に行うと、これにより、樹脂突起４０の表面の炭化が進行する。すなわち、樹脂突起４０の表面に、炭化層又は炭化層に至る前の層（例えばプラズマ重合層）が形成される。なお、本実施の形態は、このように炭化層等が形成されてしまう場合に特に有益である。
導電層５０は、スパッタ法又は蒸着法により導電箔を成膜し、その後、導電箔をパターニングすることにより形成することができる。導電層５０は、例えば、下地となる第１の層（例えばＴｉＷ層）５２と、その上の第２の層（例えばＡｕ層）５４とからなる複数層により形成することができる。その場合、導電箔を第１及び第２の層５２，５４により形成し、レジストをマスクとしてエッチングにより第２の層５４をパターニングし、パターニング後の第２の層５４をマスクとして第１の層５２をパターニングしてもよい。下地となる第１の層５２は、金属拡散防止、密着性向上又はメッキ層として利用することができる。変形例として、下地となる第１の層５２をスパッタ法又は蒸着法により形成し、その上の第２の層５４を無電解メッキ又は電気メッキにより形成することもできる。これにより、第２の層５４を容易に厚く形成することができる。あるいは、導電層５０は、単一層（例えばＡｕ層）により形成することもできる。なお、導電層５０の材質は上述に限られず、例えば、Ｃｕ，Ｎｉ，Ｐｄ，Ａｌ，Ｃｒ等を使用することができる。
導電層５０は、電極パッド１６と樹脂突起４０の間を電気的に接続する配線層である。導電層５０は、少なくとも、電極パッド１６上、パッシベーション膜１８上、及び樹脂突起４０上を通るように形成する。本実施の形態では、樹脂突起４０の立ち上がりが緩やかに形成されているので、導電層５０の密着性の向上を図ることができる。そのため、導電層５０の剥離及び断線の防止を図ることができる。図１１に示す例では、導電層５０を、樹脂突起４０上を超えて、さらにパッシベーション膜１８上に至るように形成する。言い換えれば、導電層５０を、樹脂突起４０から複数方向（例えば反対方向）に分岐してパッシベーション膜１８上に至るように形成する。これにより、導電層５０の下地に対するさらなる密着性の向上を図ることができる。なお、導電層５０は、樹脂突起４０上に形成されている電気的接続部５６を有する。
図１２及び図１３に示すように、導電層５０を形成した後に、導電層５０をマスクとして樹脂突起４０を部分的に除去してもよい。これにより、例えば実装時における接着剤の排出性の向上を図ることができる。例えば、樹脂突起４０が所定の幅を有する直線状に形成され、樹脂突起４０の長さ方向に複数の電気的接続部５６が所定間隔をあけて配列されている場合、隣接する電気的接続部５６同士の間から露出する部分を異方性のエッチャント（例えばＯ２プラズマ）５８によりエッチングして除去する。その場合、パッシベーション膜１８の損傷を防止するため、隣接する電気的接続部５６同士の間に樹脂の残渣４４を設けるようにエッチングすることができる。本実施の形態によれば、樹脂突起４０の立ち上がりが緩やかになっているため、樹脂突起４０の根元部に異方性のエッチャントが進入しやすくなり、これにより、樹脂突起４０の根元部に形成される炭化層等を従来に増して容易に除去することができる。したがって、炭化層等に起因するマイグレーションを防止し、信頼性の向上を図ることができる。
こうして、複数の樹脂コアバンプ６０を有する半導体装置１００を製造することができる。樹脂コアバンプ６０は、半導体基板１０の一方の面（集積回路１４の形成面）に形成され、樹脂突起４２と、樹脂突起４２上に形成された電気的接続部５６と、を含む。これによれば、樹脂突起４２がコアとなりそれ自体が弾力性を有するので、実装時における応力緩和機能や電気的接続信頼性の向上を図ることができる。なお、本実施の形態に係る半導体装置は、上述した半導体装置の製造方法の内容から導き出せる構成を有する。
（電子機器）
図１４は、本発明の実施の形態に係る電子デバイスを示す図である。電子デバイス（例えば表示デバイス）１０００は、半導体装置１００を含む。図１４に示す例では、電子デバイス１０００は、半導体装置１００と、樹脂フィルム等からなる第１の基板２００と、ガラス等からなる第２の基板３００と、を含む。半導体装置１００は、例えば第１の基板２００にフェースダウン実装され、詳しくは、第１の基板２００に形成された配線パターンと、半導体装置１００の樹脂コアバンプ６０とが電気的に接続されている。半導体装置１００と第１の基板２００の間には、図示しない絶縁性接着剤（例えばＮＣＦ(Non Conductive Film)又はＮＣＰ(Non Conductive Paste)）が設けられている。あるいは、第１の基板２００を省略して、半導体装置１００を第２の基板３００にフェースダウン実装することもできる。電子デバイス１０００の例としては、例えば、液晶ディスプレイ、プラズマディスプレイ、ＥＬ（Electrical Luminescence）ディスプレイなどが挙げられる。なお、図１５には本発明の実施の形態に係る電子機器の一例としてノート型パーソナルコンピュータが示され、図１６には携帯電話が示されている。
（変形例）
図１７は、本発明の実施の形態の変形例に係る半導体装置の製造方法を説明する図である。本変形例では、樹脂突起１４０の形態が上述と異なる。
第１及び第２の樹脂層１２０，１３０の形成工程の詳細は上述した内容を適用することができる。ただし、本変形例では、導電層５０の形成工程前において、それぞれの電極パッド１６に対していずれかの樹脂突起１４０が対となるように、互いに離間させて複数の樹脂突起１４０を形成する。例えば、第１の樹脂層１２０は、円柱状にパターニングした後、キュア工程により半球状に形成することができる。第２の樹脂層１３０は、それぞれの第１の樹脂層１２０の全周に形成することができる。
導電層５０は、例えば、いずれか１つの電極パッド１６といずれか１つの樹脂突起１４０の間を電気的に接続する。その場合、導電層５０は、１つの樹脂突起１４０の一部のみを覆うように形成してもよいし、その全部を覆うように形成してもよい。前者の場合、樹脂突起１４０の一部が露出することにより、外力が開放されるので、実装時の電気的接続部５６（導電層５０）のクラックを防止することができる。
なお、本変形例においては、樹脂突起１４０をあらかじめ個々に離間して形成するので、上述した例のように、導電層５０を形成した後の樹脂突起の部分的な除去工程を省略することができる。
本変形例のその他の詳細は、上述した内容を適用することができ、本変形例においても上述した効果を奏することができる。
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
本実施の形態に係る半導体装置の製造方法を説明する図である。 本実施の形態に係る半導体装置の製造方法を説明する図である。 本実施の形態に係る半導体装置の製造方法を説明する図である。 本実施の形態に係る半導体装置の製造方法を説明する図である。 本実施の形態に係る半導体装置の製造方法を説明する図である。 本実施の形態に係る半導体装置の製造方法を説明する図である。 本実施の形態に係る半導体装置の製造方法を説明する図である。 本実施の形態に係る半導体装置の製造方法を説明する図である。 本実施の形態に係る半導体装置の製造方法を説明する図である。 本実施の形態に係る半導体装置の製造方法を説明する図である。 図１０のＸＩ−ＸＩ線断面図である。 図１０のＸＩＩ−ＸＩＩ線断面図である。 本実施の形態に係る半導体装置の製造方法を説明する図である。 本実施の形態に係る電子デバイスを示す図である。 本実施の形態に係る電子機器を示す図である。 本実施の形態に係る電子機器を示す図である。 本実施の形態の変形例に係る半導体装置の製造方法を説明する図である。
符号の説明
１０…半導体基板 １６…電極パッド １７…酸化層
１８…パッシベーション膜 ２０…第１の樹脂層 ３０…第２の樹脂層
４０，４２…樹脂突起 ５０…導電層 ６０…樹脂コアバンプ
１００…半導体装置 １２０…第１の樹脂層 １３０…第２の樹脂層
１４０…樹脂突起

Claims (6)

  1. （ａ）電極パッド及びパッシベーション膜を有する半導体基板の上方に第１の樹脂層を形成する工程と、
    （ｂ）前記第１の樹脂層をキュアする工程と、
    （ｃ）第２の樹脂層を前記第１の樹脂層の少なくとも根元部に形成する工程と、
    （ｄ）前記第２の樹脂層をキュアすることにより、前記第１及び第２の樹脂層を含むとともにキュア後の前記第１の樹脂層よりも立ち上がりが緩やかとなる樹脂突起を形成する工程と、
    （ｅ）前記電極パッドと電気的に接続し、かつ前記樹脂突起の上方を通る導電層を形成する工程と、
    を含む半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記（ｅ）工程において、
    前記導電層を形成する前に、Ａｒガスにより、前記電極パッドの表面から酸化膜を除去するとともに、前記樹脂突起の表面の炭化を進行させ、
    前記導電層を形成した後に、前記導電層をマスクとして前記樹脂突起を部分的に除去する半導体装置の製造方法。
  3. 請求項１又は請求項２記載の半導体装置の製造方法において、
    前記第２の樹脂層のキュア前の樹脂材料は、前記第１の樹脂層のキュア前の樹脂材料よりも前記パッシベーション膜に対する濡れ性が高い半導体装置の製造方法。
  4. 請求項１から請求項３のいずれかに記載の半導体装置の製造方法において、
    前記（ｃ）工程において、
    前記第２の樹脂層を前記第１の樹脂層の全周に形成する半導体装置の製造方法。
  5. 請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
    前記（ｃ）工程において、
    前記第２の樹脂層を、前記半導体基板の上方に塗布し、その後エッチングすることにより前記第１の樹脂層の少なくとも根元部に形成する半導体装置の製造方法。
  6. 請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
    前記（ｃ）工程において、
    前記第２の樹脂層を液滴吐出法により形成する半導体装置の製造方法。
JP2005188279A 2005-06-28 2005-06-28 半導体装置の製造方法 Expired - Fee Related JP4221606B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005188279A JP4221606B2 (ja) 2005-06-28 2005-06-28 半導体装置の製造方法
US11/446,731 US7246432B2 (en) 2005-06-28 2006-06-05 Method of manufacturing semiconductor device
TW095121136A TWI299199B (en) 2005-06-28 2006-06-14 Method of manufacturing semiconductor device
KR1020060054386A KR100730707B1 (ko) 2005-06-28 2006-06-16 반도체 장치의 제조 방법
CNB2006101000714A CN100452337C (zh) 2005-06-28 2006-06-28 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005188279A JP4221606B2 (ja) 2005-06-28 2005-06-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007012678A true JP2007012678A (ja) 2007-01-18
JP4221606B2 JP4221606B2 (ja) 2009-02-12

Family

ID=37565582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005188279A Expired - Fee Related JP4221606B2 (ja) 2005-06-28 2005-06-28 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7246432B2 (ja)
JP (1) JP4221606B2 (ja)
KR (1) KR100730707B1 (ja)
CN (1) CN100452337C (ja)
TW (1) TWI299199B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123268A (ja) * 2003-10-14 2005-05-12 Seiko Epson Corp 光素子およびその製造方法、光素子と実装基板との実装構造、光素子と実装基板との実装方法、光モジュール、ならびに光伝達装置
JP2007019104A (ja) * 2005-07-05 2007-01-25 Seiko Epson Corp 半導体装置の製造方法
JP2009044050A (ja) * 2007-08-10 2009-02-26 Seiko Epson Corp 半導体装置及びその製造方法
JP2014107315A (ja) * 2012-11-26 2014-06-09 Seiko Epson Corp 半導体装置
JP2016181647A (ja) * 2015-03-25 2016-10-13 セイコーエプソン株式会社 電子部品及びその製造方法
US9748115B2 (en) 2014-11-25 2017-08-29 Seiko Epson Corporation Electronic component and method for producing the same
JP2018034396A (ja) * 2016-08-31 2018-03-08 セイコーエプソン株式会社 接合構造体、圧電デバイス、液体噴射ヘッド、液体噴射装置、及び、接合構造体の製造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US6936531B2 (en) * 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US7932603B2 (en) * 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US7265045B2 (en) 2002-10-24 2007-09-04 Megica Corporation Method for fabricating thermal compliant semiconductor chip wiring structure for chip scale packaging
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US8067837B2 (en) 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US7582966B2 (en) 2006-09-06 2009-09-01 Megica Corporation Semiconductor chip and method for fabricating the same
US8133808B2 (en) 2006-09-18 2012-03-13 Tessera, Inc. Wafer level chip package and a method of fabricating thereof
JP4147433B2 (ja) * 2007-02-19 2008-09-10 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4572376B2 (ja) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
TWI341628B (en) * 2008-02-12 2011-05-01 Taiwan Tft Lcd Ass Contact structure and bonding structure
CN101527288B (zh) * 2008-03-04 2011-06-15 台湾薄膜电晶体液晶显示器产业协会 接点结构以及接合结构
TWI364146B (en) * 2008-03-27 2012-05-11 Taiwan Tft Lcd Ass Contact structure and connecting structure
TWI377632B (en) * 2008-03-27 2012-11-21 Taiwan Tft Lcd Ass Contact structure and forming method thereof and connecting structure thereof
JP4737466B2 (ja) * 2009-02-09 2011-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法
US20100264522A1 (en) * 2009-04-20 2010-10-21 Chien-Pin Chen Semiconductor device having at least one bump without overlapping specific pad or directly contacting specific pad
JP2011061035A (ja) * 2009-09-10 2011-03-24 Renesas Electronics Corp 半導体装置の製造方法及びマスク
JP5386302B2 (ja) * 2009-10-27 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP6840969B2 (ja) * 2016-09-21 2021-03-10 セイコーエプソン株式会社 Ｍｅｍｓデバイス、液体噴射ヘッド、及び、液体噴射装置
KR101897653B1 (ko) * 2017-03-06 2018-09-12 엘비세미콘 주식회사 컴플라이언트 범프의 제조방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02272737A (ja) 1989-04-14 1990-11-07 Citizen Watch Co Ltd 半導体の突起電極構造及び突起電極形成方法
JPH0590269A (ja) * 1991-09-27 1993-04-09 Seiko Epson Corp 突起電極の構造および突起電極の形成方法
JP3070514B2 (ja) * 1997-04-28 2000-07-31 日本電気株式会社 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
JP3952346B2 (ja) * 1998-05-20 2007-08-01 株式会社デンソー 回転電機及びその製造方法
TW478089B (en) * 1999-10-29 2002-03-01 Hitachi Ltd Semiconductor device and the manufacturing method thereof
JP3347118B2 (ja) * 2000-01-26 2002-11-20 三菱電機株式会社 交流発電機
US6710446B2 (en) * 1999-12-30 2004-03-23 Renesas Technology Corporation Semiconductor device comprising stress relaxation layers and method for manufacturing the same
JP3707606B2 (ja) * 2000-02-07 2005-10-19 三菱電機株式会社 回転電機の巻線組立およびその製造方法ならびにその巻線組立を用いた回転電機の固定子
JP3894483B2 (ja) * 2002-09-04 2007-03-22 三菱電機株式会社 回転電機の巻線部材および巻線組立の製造方法並びにその巻線部材の製造装置
JP3969295B2 (ja) * 2002-12-02 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器
JP2005101527A (ja) 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品の実装構造、電気光学装置、電子機器及び電子部品の実装方法
JP3938128B2 (ja) 2003-09-30 2007-06-27 セイコーエプソン株式会社 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
JP4218622B2 (ja) 2003-10-09 2009-02-04 セイコーエプソン株式会社 半導体装置の製造方法
JP3873986B2 (ja) 2004-04-16 2007-01-31 セイコーエプソン株式会社 電子部品、実装構造体、電気光学装置および電子機器
JP2005340761A (ja) 2004-04-27 2005-12-08 Seiko Epson Corp 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
JP3994989B2 (ja) 2004-06-14 2007-10-24 セイコーエプソン株式会社 半導体装置、回路基板、電気光学装置および電子機器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123268A (ja) * 2003-10-14 2005-05-12 Seiko Epson Corp 光素子およびその製造方法、光素子と実装基板との実装構造、光素子と実装基板との実装方法、光モジュール、ならびに光伝達装置
JP4686967B2 (ja) * 2003-10-14 2011-05-25 セイコーエプソン株式会社 光素子の製造方法
JP2007019104A (ja) * 2005-07-05 2007-01-25 Seiko Epson Corp 半導体装置の製造方法
JP2009044050A (ja) * 2007-08-10 2009-02-26 Seiko Epson Corp 半導体装置及びその製造方法
JP2014107315A (ja) * 2012-11-26 2014-06-09 Seiko Epson Corp 半導体装置
US9748115B2 (en) 2014-11-25 2017-08-29 Seiko Epson Corporation Electronic component and method for producing the same
JP2016181647A (ja) * 2015-03-25 2016-10-13 セイコーエプソン株式会社 電子部品及びその製造方法
JP2018034396A (ja) * 2016-08-31 2018-03-08 セイコーエプソン株式会社 接合構造体、圧電デバイス、液体噴射ヘッド、液体噴射装置、及び、接合構造体の製造方法

Also Published As

Publication number Publication date
TWI299199B (en) 2008-07-21
US20060288572A1 (en) 2006-12-28
TW200705643A (en) 2007-02-01
KR100730707B1 (ko) 2007-06-21
KR20070000986A (ko) 2007-01-03
CN100452337C (zh) 2009-01-14
CN1893007A (zh) 2007-01-10
JP4221606B2 (ja) 2009-02-12
US7246432B2 (en) 2007-07-24

Similar Documents

Publication Publication Date Title
JP4221606B2 (ja) 半導体装置の製造方法
JP4235834B2 (ja) 半導体装置の製造方法
US8492896B2 (en) Semiconductor apparatus and semiconductor apparatus unit
JP2006060219A (ja) 半導体素子の電極構造及びその製造方法
JP2005175317A (ja) 半導体装置およびその製造方法
WO2001071805A1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP2004158827A (ja) 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP4232044B2 (ja) 半導体装置の製造方法
TWI326121B (en) Electronic board and manufacturing method thereof, electro-optical device, and electronic apparatus
JP2009049229A (ja) 半導体装置及びその製造方法
JP2004327480A (ja) 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
JP2008047732A (ja) 半導体装置及びその製造方法
JP2004281898A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007027482A (ja) 半導体装置及びその製造方法
JP4853609B2 (ja) 半導体装置の製造方法
JP2007048971A (ja) 半導体装置の製造方法
JP4595694B2 (ja) 半導体装置の製造方法
JP2007042735A (ja) 半導体装置の製造方法
JP4654820B2 (ja) 半導体装置及び電子デバイス
JP4654821B2 (ja) 半導体装置及び電子デバイス
JP3664707B2 (ja) 半導体装置及びその製造方法
JP2007027626A (ja) 半導体装置の製造方法
JP2007095894A (ja) 半導体装置及びその製造方法
JP2004281896A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004281897A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081022

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081104

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111128

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121128

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131128

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees