JP2006527922A - エッジをベースにした識別機能を有する半導体ウエハ - Google Patents

エッジをベースにした識別機能を有する半導体ウエハ Download PDF

Info

Publication number
JP2006527922A
JP2006527922A JP2006517134A JP2006517134A JP2006527922A JP 2006527922 A JP2006527922 A JP 2006527922A JP 2006517134 A JP2006517134 A JP 2006517134A JP 2006517134 A JP2006517134 A JP 2006517134A JP 2006527922 A JP2006527922 A JP 2006527922A
Authority
JP
Japan
Prior art keywords
mark
wafer
semiconductor wafer
identification
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006517134A
Other languages
English (en)
Inventor
クリストファー エー. ホフマイスター
Original Assignee
ブルックス オートメーション インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブルックス オートメーション インコーポレイテッド filed Critical ブルックス オートメーション インコーポレイテッド
Publication of JP2006527922A publication Critical patent/JP2006527922A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54413Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

半導体ウエハは、周辺端部とウエハの識別を可能にする、当該ウエハのエッジ部上の繰り返しマークとを有する半導体材料から形成されたウエハを含む。また、これらのウエハを識別し追尾する方法についても説明されている。

Description

発明の背景
<発明の分野>
本発明は、半導体の識別用のシステムに関し、特に識別マークを有する、例えばシリコンウエハのような半導体ウエハに関する。当該識別マークは、マークの読み取りのためにウエハが如何に位置付けられるかに関わらず、ウエハ上のかかるマークを読み取る方法をもって、かかるウエハのバッチの確実な識別を可能にする。
<従来開発の説明>
集積回路製造中にウエハを識別できるようにするための、文字をベースにしたまたはパターンをベースにした、周知または従来の半導体ウエハ上の識別マークまたはスクライブは、基本的にウエハの1つの面上の1つの位置に配される。例えば、集積回路製造工程の早い段階で、次の処理中にウエハを識別するための識別番号をもって、例えばシリコンウエハのような半導体ウエハにマークを付けることが知られている。概して、この識別番号は、例えば製造番号,ロット番号およびウエハ番号等を示す規則正しい数字からなる。通常は、ウエハはコンピュータシステムによって追尾され、当該コンピュータシステムは、在庫を管理したりまたは特定のウエハの識別により1または2以上の処理段階を選択または制御したりする。ウエハ上のマークまたは識別マークを読み取ることに先立って、各々のまたは全てのウエハは、ウエハ上の文字の正確な読み取りが可能となるように位置調整されなければならない。文字の読み取り前に、各々のおよび/または全てのウエハを位置調整することを必要とする工程は、時間がかかり且つ工程の全費用を増大させることとなる。従って、米国特許第5,917,169号明細書および米国特許第5,870,488号明細書に説明されているように、これらのウエハを読み取るための様々な工程段階を回避することが望ましい。
被加工物を処理するロボットは、半導体ウエハ上に集積回路を形成するための加工ツールとしての使用に加えて、例えばウエハソータのような独立型の加工ツールとして使用される。ウエハソータは、工場において色々な目的に使用され、例えばウエハソータ上に配された様々なカセット間に1または2以上のウエハを搬送する。この工程中に、多くのカセットからのウエハは1つのカセット内にまとめられ、代わりに1つのカセットからのウエハは、多くのカセット間で分配される。ウエハは、同じ順番でまたは要望どおりに順序付けられて、カセット間で搬送され得る。ウエハソータの他の機能は、カセット内でのウエハの位置を決めたり、カセット内でのウエハの不適当な位置合わせを検出したりすることである。
ウエハソータは、さらにアライナを有してもよい。従来のアライナは、ウエハを支持し且つ回転させるためのチャックおよび一般的に2つのカメラを有し、当該カメラのうちの1つは、半径方向振れ(すなわち、被加工物が、チャック上で要求された中心位置からずれる大きさおよび方向)を識別するためのものであり、もう1つはウエハ外周にわたって配された切り込みの位置を識別するためのものである。概して、アライナは、被加工物を識別する光学式文字認識(OCR)マークを読み取るための第2のカメラを有する。従来のウエハソータにおいては、ウエハは、アライナのチャックに1つずつ搬送され、その後、チャックはウエハを回転させて半径方向振れが定まり、切り込みの位置が識別され、そしてOCRマークを読み取ることとなる。その後、ウエハは、ウエハカセットに1枚ずつ戻される。被加工物のカセットとアライナとの間で被加工物を1つずつ搬送する、従来のアライナ/ロボットのシステムは、1時間につき約200〜250枚のウエハ処理という程度の相対的に低い処理能力を有する。アライメント工程が、指示マークの読み取りが必要とされる各処理ステーションにおいて行われなければならないとき、およびアライメント工程が、これらのステーションの各々で、個々のウエハの各々に対して行われなければならないときに、この低処理能力は顕著となる。ウエハアライメントに必要とされる全ての消費時間および設備は、本発明の機能を使用することによって回避される。
半導体ウエハ上に識別目的用のマークを配するための1つの周知の方法は、レーザスクライブシステムの使用を含む。かかるシステムにおいては、レーザは、所定のパターンで半導体ウエハ上にマークを配し、例えば一続きの数字のような一連のマークがウエハ上に形成されることとなる。基本的に、この工程は、例えばシリコンのようなウエハ材料を溶かして気化させるためのレーザ光線の使用を含み、半導体ウエハ上の所定の位置にマークまたは窪みが形成されることとなる。英数字文字のような色々な文字が、レーザによって形成され得る。光学式のシステムが上述のレーザ式システムとともに使用され、コンピュータシステムにウエハ識別マークを読み出させてもよい。基本的に、かかる光学システムは、光検出器およびその次にデータ処理用のコンピュータと連結した光学入力装置を有する。レーザ書き込みされた文字は、良好な光の状態の下で読み取られ得るが、シリコンウエハ上にこれらの文字を使用すると、一定の不利益が生じることとなる。その理由は、文字とシリコンウエハとの間のコントラストが非常に制限されるため、概して文字が読み取りにくいからである。これらの不利益に加えて、マークの正確な読み取りのために、ウエハを位置調整する必要があるという要請と、文字の正確な読み取りが得られない可能性と、が増大することとなる。
発明の概要
従来技術システムによって示された、半導体ウエハの識別に関する前述の不利益は、本発明の機能に基づいて解消される。1つの実施例においては、例えば、繰り返し識別マークがつけられたり,エッチングされたりし或いはさもなければ半導体ウエハの面上または周辺端部上に形成される。かかるマークは、例えば繰り返しのバーコードパターンであり得る。従って、本発明の1つの実施例は、周辺端部と、ウエハのエッジ部上の繰り返しマークと、を有する半導体材料からなるウエハを含む半導体ウエハを対象としており、当該繰り返しマークはウエハの識別を可能にするものである。
本発明のさらなる実施例に基づいて、半導体ウエハを識別し且つ追尾する方法が定義されており、当該方法は、複数の半導体ウエハの各々の周辺端部上に、繰り返しパターンのマークを記録するステップと、複数の前記ウエハを、正面開口式一体型ポッドの形態であるコンテナ内に入れるステップと、前記ウエハのエッジ上に配されたマークから情報を読み取ることができる読取器を用いて、前記ウエハ上のマークをスキャンするステップと、を含むことを特徴とする。
標準的な半導体ウエハソータのシーケンスは、例えば、各半導体ウエハの識別表示を確認した後、昇順または降順でウエハを分類することを含み得る。この場合に、識別表示に対する完全な操作シーケンスは、分類シーケンスが開始され得る前になされなければならない。本発明の機能に従って、カセット(またはFOUPすなわち処理中および文字読取工程中に、ウエハがその内部に積み重ねられるコンテナ)は、FOUP上のドア(ウエハ上の文字の正確な読み取りができるように、ドアが取り除かれている場合)で迅速にスキャンされ得るかまたはドアが取り除かれていない場合には機能は働かず、最初の識別操作シーケンスは完全に省かれる。
本発明による機能は、例えば独立型の検査ステーション,多量のFOUPまたはウエハの識別が、段階,工程またはシーケンスの前後に判断される必要のある他のアプリケーションで使用され得る。
好ましい実施例の詳細な説明
図1は、半導体ウエハ10の実施例を示しており、当該半導体ウエハは、ウエハのエッジ部12の全体に亘って、バーコード形状の繰り返しマーク11を有する半導体材料でできている。ウエハ10は、半導体回路形成処理の前に半導体ウエハ12を識別するための独自の識別表示すなわちマーク11をもって使用される。例えば図示されているようなバーコード形状の識別マーク11は、レーザ光線照射で半導体ウエハ10を彫り込むことによって形成させることができ、ウエハの周辺端部にわたった繰り返し識別マークの形式で彫り込みの外形を認識できるようになる。本発明の実施例は、特に半導体ウエハに関して以下に説明されているが、本発明は、例えばフラットパネルディスプレイのような適当な任意の材料パネルにも同様に適用できる。
ウエハ10の周辺端部上の繰り返し識別マークの形式であるマーク,エッチまたはスクライブは、例えば、繰り返し距離または標準的な間隔でチェックサム(check-sum)を有する繰り返しのバーコードパターンおよび/または開始/終了(start/end)のパターンであり得る。このことは、従来のバーコードパターン技術および開始/終了のパターンを識別するように構成されたソフトウエアを用いて、FOUP(すなわちfront opening unified pod(正面開口式一体型ポッド))中にあるウエハのスキャニングを可能にする。別の実施例においては、光学文字,一次元または二次元の光学パターンが与えられ、CCDカメラまたは他の光学的方法によって読み取り可能であっても良い。
識別マーク11は、光学読み取りに応じた適切なバーコードおよび視覚的な読み取りに応じた適切な数字および/または文字をも含み得る。多くの従来技術と異なり、表示すなわちマークは、半導体ウエハ10の表面,裏面または選択された側面上に形成されるのではなく、例えばレーザ光線照射による掘り込み工程でウエハ上に配される繰り返しマーク5によって、半導体ウエハ10の周辺端部12上に形成される。別の実施例においては、繰り返しパターンはウエハの面上に与えられても良い。形成された識別マークを含む半導体ウエハ10の面上の各チップ面積において半導体回路を形成するように、様々な処理工程が行われる。この処理工程は、例えば酸化膜形成工程,金属膜形成工程,加熱工程,抵抗アプリケーションの工程,穿孔工程,リソグラフィー工程,イオン注入工程およびCMP等のような研磨工程または平坦化工程を含む。掘り込みによって定義された識別マーク11が、従来の方法で半導体ウエハ10の面上に形成される場合に、識別マーク11の輪郭すなわち掘り込みは、処理工程によって消失したりまたは不明確になってしまい、当該掘り込みは、処理工程の影響を受けないようにしない限り、認識されることができない。さらに、実装に先立って裏面から半導体ウエハ10上にラッピング処理が適用される。
しかし、この実施例においては、識別マーク11は、繰り返しマーク11をもって半導体ウエハ10の周辺端部12上に形成される。別の実施例においては、識別マークすなわちマークは、例えば、ウエハの表面または裏面の周辺領域またはウエハ周辺の面取り面のような、ウエハの表面または裏面の適当な任意の部分に形成されてもよい。この実施例において、識別マーク11は、エッジ部12(すなわちウエハ10の周囲)にわたって繰り返しパターンで形成される。識別マーク11は、半導体ウエハ10のエッジ面12上に繰り返して形成されるので、従来技術などの場合に、ウエハ10の面上の各チップ面積において半導体回路を形成するために、様々な処理工程が繰り返し行われたとしても、識別マーク11つまり掘り込みは、処理工程によって消失したりまたは不明確になることはない。従って、識別表示は、半導体ウエハ10の処理面上ではなく、半導体ウエハ10のエッジ面12上に繰り返しパターンで形成されるので、半導体ウエハ10のエッジ面12上に形成された繰り返しマーク11は、消失したりまたは不明確になることはない。従来技術などの場合に、ウエハ10の表面上の各チップ面積において半導体回路を形成するために、様々な処理工程が繰り返し行われたとしても、マーク11は明瞭に認識できるように保たれまたは半導体ウエハ10の裏面上のラッピング処理によってマーク11は明瞭に認識できるように保たれる。従って、ウエハ10がチップに切断される工程が終了するまで、掘り込みによる識別マーク11は、十分明瞭に認識されるように保たれ得る。識別マーク11は、従来のレーザ光線照射技術でなされるようにレーザ光線照射によって掘り込まれ得るが、他の適当な任意の形成工程が使用されてもよい。
ウエハの全周辺端部にわたった識別マークの繰り返しパターンに加えて、ウエハは、繰り返しマークとともに位置決めノッチまたは平坦部(図示せず)を含み得る。位置決めノッチまたは平坦部は、処理中にウエハを方向合わせするために使用され得る。必要に応じて、ステッパー装置のウエハステージのフックと係合するようになされた位置決めノッチが形成された部分を除いた、ウエハの一部分に、繰り返しマークは形成され得る。別の実施例において、パターンはノッチまたは平坦部と重なってもよい。
本発明の機能を取り込むことができる半導体ウエハを処理するステーションを装着したり取り外したりする例は、Magesなどによる米国特許第6,071,059号明細書(2000年6月6日発行)に説明されており、その機能は、本願に引用して援用されている。当該特許の図4に示されているように、開いたりまたは閉じたりされ得る搬送コンテナ24として識別されるFOUPタイプのコンテナ(すなわちa front opening unified pod)が示されている。このポッドが開いていようと覆われていようと、当該ポッドは、前述の方法により配された繰り返しマークを有する半導体ウエハを複数枚含むことができ、この繰り返しマークは、図7に示されているような読取装置によってスキャンされたり読み取られたりすることができ、以下に詳細に説明される。
図2から図6においては、ウエハの全周辺端部の全体に亘った、繰り返しパターンで配された識別マークを有する半導体ウエハにおけるコンタクトホールを介して、電極配線を形成する処理工程の例とともに、本発明の機能を取り込んだ半導体ウエハ22を使用して半導体回路を形成する適切な工程が示されている。
図2に示されるように、繰り返しマーク25は、例えばレーザ光線20によるレーザ光照射による掘り込みによって、半導体ウエハ22の周辺部に形成される。半導体回路の形成に先立って、半導体ウエハ上の識別マークが形成されている部分は、ウエハ支持装置(図示せず)で与えられる被覆部材21で被覆される。これは、例えば、半導体回路を形成する処理工程における層材料の付着の影響によって、ウエハ22上に配されたマーク25が不明確になることを回避するためである。その後、絶縁膜26が、熱酸化処理すなわちCVD処理によって半導体ウエハ22の全面上に形成される。レジストを絶縁膜の全面にわたって塗布する。形成されたレジスト層をパターニングすることによって、図3に示されるようなレジストパターン27が形成される。レジストパターンをマスクとして使用することによって、図4に示されるようなコンタクトホール28が絶縁膜上に形成される。絶縁膜26を含むウエハ全面上に、例えばアルミニウム膜27のような金属膜をCVD法で形成し、当該金属膜をパターニングすることによって、図6に示されているように、半導体ウエハと接続した電極線30がコンタクトホール28を介して形成され得る。処理工程は、半導体ウエハ22の表面上に適用され得る。この実施例において識別マーク25は、半導体ウエハ22の周囲部上に形成されるので、識別マークは、処理工程の影響をほとんど受けない。従って、識別マークは、処理工程において明確に認識され得る。さらに、半導体ウエハ上の識別マークが形成された部分は、被覆部材21で被覆されているので、識別マーク上への処理工程の影響はさらに低減され得る。処理のときに、処理が正常に行われたかどうかまたは不良が発生したかどうかについて、各処理後に検査が行われる。この場合に、不良を含む半導体ウエハ22または不良が発生した処理工程は、高精度で検出され得る。金属膜27(図5を参照)をパターニングすることによって電極線30(図6を参照)が形成された後に、電極線30が正常に形成されたかどうかまたは不良が発生したかどうかについての検査が行われ、不良が発生した半導体ウエハ22および処理工程が検出されることとなる。不良が発生した半導体ウエハおよび不良が発生した処理工程は、各処理工程後に検出され得るので、不良の改善が可能となりまたは不良検出後の無意味な処理工程または無意味な最終検査の実施が回避され得る。前述のように処理された半導体ウエハ22は、半導体回路を形成するためのさらなる処理工程にかけられる。半導体回路の完成後に、半導体ウエハ22は切断されチップに分離される。この実施例においては、半導体回路を完成させるための処理工程において、繰り返し識別マークは半導体ウエハ22の周辺部上に形成されているので、識別マークは、切断工程および分離工程でも容易に読み取ることができる。
繰り返し識別マークは、例えばバーコード,数字または数字と、文字すなわち英数字記号と、の組み合わせとしての文字であり得る。例は、二次元バーコードと、EAN−UPC,ITF,CODE39,CODABARおよびCODE128のようなコードと、を含む。
図7は、ウエハ処理装置102(装置の一部のみが示されている。)上に配置された、例えばFOUP100のようなウエハ保管コンテナまたはウエハ搬送コンテナの略平面図を示している。FOUP100は、1または2以上のウエハ10を保持し得る(図7では、ウエハの最上部のみが見えている。)。図7に見られるように、FOUP100は処理装置102上に配置され、FOUPの開口部104が、処理装置の開口部に面することとなる。FOUPのドア100は、適当な任意の方法によって取り除かれても良く、要望どおりに配置され得る。図7に示されているように、装置102は、ドアが取り除かれているときにFOUP100中にあるウエハ10を検出することができるセンサすなわち読取器108とともに与えられる。例えば、センサ108は、マーク11を有するウエハ10の領域12に電磁放射ビーム(これは、図7において矢印Bで示されている。)を方向付けることができる、例えばレーザのような電気光学センサであり得る。例えばセンサ108は、ウエハからの反射ビームを検出することによって、その領域を検出することができ得る。図7に概略的に示されているセンサ108はさらに、その領域をスキャンしてマーク11のパターンを読み取ることによって、そこに具体化された識別情報を読み取ることができ得る。ウエハ10の周辺領域にわたったマーク11の繰り返しパターンは、マーク11の少なくとも1つのパターン(または1つのパターンを形成するような部分)がセンサ108と面し、その結果センサによって読み取られ得ることを確実にする。繰り返しパターンに含まれるチェックサムまたは開始/終了のパターンは、センサが、センサ108の視野においてパターンのその部分を読み取ることによって完全な識別情報を得ることを可能にする、ということが知られており、そのような場合には、完全なパターンがセンサの視野内にあるようにウエハが配置されているという訳ではない。従って、ウエハ10は、所望の方向でFOUP中に配されて良く、それでもセンサ108が各ウエハ上の識別マーク11を読み取ることを可能にする。
上記は、本発明を説明するものに過ぎないということが理解されるべきである。様々な代替例および変更例が、本発明から逸脱することなく当業者によって考え出され得る。従って、本発明は、添付の特許請求の範囲内に含まれるかかる代替例,変更例および改変例の全てを包含することを意図している。
明細書の一部を構成する添付図は、本発明の実施例を示しており、前述の概要および好ましい実施例の詳細な説明とともに、本発明の原理を説明する働きをする。
ウエハの周辺端部にわたったバーコード形状の繰り返し識別マークがつけられた、半導体ウエハの実施例の平面図である。 ウエハの周辺端部の全体に亘った繰り返しマークを有するウエハを用いて、半導体回路を形成する処理工程中の、半導体ウエハの断面図である。 ウエハの周辺端部の全体に亘った繰り返しマークを有するウエハを用いて、半導体回路を形成する処理工程中の、半導体ウエハの他の断面図である。 ウエハの周辺端部の全体に亘った繰り返しマークを有するウエハを用いて、半導体回路を形成する処理工程中の、半導体ウエハの他の断面図である。 ウエハの周辺端部の全体に亘った繰り返しマークを有するウエハを用いて、半導体回路を形成する処理工程中の、半導体ウエハのさらに他の断面図である。 ウエハの周辺端部の全体に亘った繰り返しマークを有するウエハを用いて、半導体回路を形成する処理工程中の、半導体ウエハのさらに他の断面図である。 ウエハ処理装置および図1に示されたようなウエハを内部に含むFOUPの略平面図である。

Claims (16)

  1. 半導体ウエハを識別し且つ追尾する方法であって、
    (a)複数の半導体ウエハの各々の周辺端部上に、繰り返しパターンのマークを記録するステップと、
    (b)前記マークが記録された複数のウエハを、正面開口式一体型ポッドの形態であるコンテナ内に入れるステップと、
    (c)前記ウエハ上のマークから情報を読み取る読取器を用いて、前記ウエハ上のマークをスキャンするステップと、
    を含むことを特徴とする方法。
  2. 前記マークはバーコードであり且つ前記読取器はバーコードリーダであることを特徴とする請求項1に記載の識別方法。
  3. 前記バーコードは、二次元バーコードであることを特徴とする請求項2に記載の識別方法。
  4. 前記マークは、英数字記号であることを特徴とする請求項1に記載の識別方法。
  5. 前記ポッドは、前記正面開口部を覆う不透明なドアを有することを特徴とする請求項1に記載の識別方法。
  6. 半導体材料からなるウエハを含み、前記ウエハは、周辺端部を有し、当該ウエハの周辺端部の全体に亘って繰り返しマークを有し、
    を有し、前記マークによって、前記ウエハが識別されることを特徴とする半導体ウエハ。
  7. 前記マークは、光学的に読み取られるバーコードであることを特徴とする請求項6に記載の半導体ウエハ。
  8. 前記バーコードは、二次元バーコードであることを特徴とする請求項7に記載の半導体ウエハ。
  9. 前記マークは、視覚的に読み取られる英数字コードであることを特徴とする請求項6に記載の半導体ウエハ。
  10. 前記マークは、バーコードと英数字記号との組み合わせであることを特徴とする請求項6に記載の半導体ウエハ。
  11. 前記識別マークは、視覚的に認識可能な表示を含むことを特徴とする請求項6に記載の半導体ウエハ。
  12. 前記識別マークは、数字および/またはマークを含むことを特徴とする請求項11に記載の半導体ウエハ。
  13. 前記識別マークは、光学的に認識可能なマークを含むことを特徴とする請求項6に記載の半導体ウエハ。
  14. 前記光学的に認識可能なマークは、バーコードを含むことを特徴とする請求項13に記載の半導体ウエハ。
  15. 前記識別マークは、レーザ光線によって認識可能な識別マークを含むことを特徴とする請求項6に記載の半導体ウエハ。
  16. レーザ光線によって認識可能な前記識別マークは、バーコードを含むことを特徴とする請求項15に記載の半導体ウエハ。
JP2006517134A 2003-06-19 2004-05-21 エッジをベースにした識別機能を有する半導体ウエハ Pending JP2006527922A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/465,677 US7192791B2 (en) 2003-06-19 2003-06-19 Semiconductor wafer having an edge based identification feature
PCT/US2004/016051 WO2005001924A1 (en) 2003-06-19 2004-05-21 Semiconductor wafer having an edge based identification feature

Publications (1)

Publication Number Publication Date
JP2006527922A true JP2006527922A (ja) 2006-12-07

Family

ID=33517568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006517134A Pending JP2006527922A (ja) 2003-06-19 2004-05-21 エッジをベースにした識別機能を有する半導体ウエハ

Country Status (3)

Country Link
US (1) US7192791B2 (ja)
JP (1) JP2006527922A (ja)
WO (1) WO2005001924A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060464A (ja) * 2007-11-21 2014-04-03 Yaskawa Electric Corp 筐体、半導体製造装置およびソータ装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8978125B2 (en) * 2006-10-19 2015-03-10 Oracle International Corporation Identity controlled data center
US8370915B2 (en) * 2006-10-19 2013-02-05 Oracle International Corporation Identity enabled virtualized edge processing
US9135444B2 (en) * 2006-10-19 2015-09-15 Novell, Inc. Trusted platform module (TPM) assisted data center management
US8156516B2 (en) * 2007-03-29 2012-04-10 Emc Corporation Virtualized federated role provisioning
EP2168158B1 (en) * 2007-06-13 2013-06-05 Conergy AG Method for marking wafers
US20090057837A1 (en) * 2007-09-04 2009-03-05 Leslie Marshall Wafer with edge notches encoding wafer identification descriptor
JP2009064801A (ja) * 2007-09-04 2009-03-26 Disco Abrasive Syst Ltd ウエーハ
US8408109B2 (en) 2007-10-22 2013-04-02 Formax, Inc. Food article feed apparatus for a food article slicing machine
WO2010138764A2 (en) * 2009-05-29 2010-12-02 Applied Materials, Inc. Substrate side marking and identification
DE102012101304A1 (de) * 2012-02-17 2013-08-22 Thyssenkrupp Rothe Erde Gmbh Verfahren und Anordnung zum Vorschub-Randschichthärten
US8822141B1 (en) 2013-03-05 2014-09-02 International Business Machines Corporation Front side wafer ID processing
US9545724B2 (en) * 2013-03-14 2017-01-17 Brooks Automation, Inc. Tray engine with slide attached to an end effector base
US9548231B2 (en) 2013-06-05 2017-01-17 Persimmon Technologies, Corp. Robot and adaptive placement system and method
CN103489752A (zh) * 2013-09-26 2014-01-01 中国科学院半导体研究所 截面为多边形的晶棒及衬底片表面取向的标识方法
AU2015232053A1 (en) * 2014-03-18 2016-11-03 Stephen Micheal Henry Identification of biological samples
DE102014110248A1 (de) * 2014-07-21 2016-01-21 Centrotherm Photovoltaics Ag Verfahren zum Markieren von Halbleiterscheiben sowie Halbleiterscheibe
US10020264B2 (en) 2015-04-28 2018-07-10 Infineon Technologies Ag Integrated circuit substrate and method for manufacturing the same
JP7021469B2 (ja) * 2017-07-31 2022-02-17 三洋電機株式会社 角形二次電池及びそれを用いた組電池
CN108581250A (zh) * 2018-07-16 2018-09-28 华侨大学 晶圆片侧面激光打码装置及其使用方法
CN111460845B (zh) * 2020-05-14 2024-03-12 上海果纳半导体技术有限公司 用于晶圆侧面上的晶圆刻号的识别装置及识别方法
CN111430333B (zh) * 2020-05-14 2023-06-09 上海果纳半导体技术有限公司 晶圆刻号及其形成方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056044A (ja) * 1996-08-08 1998-02-24 Hitachi Ltd ウェハid読み取り装置およびそれを用いる半導体集積回路装置の製造方法
JPH10256105A (ja) * 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk レーザマークを付けたウェーハ
JPH11329915A (ja) * 1998-05-18 1999-11-30 Mitsubishi Materials Corp ウェハとその識別方法及びその識別装置
JP2001315449A (ja) * 2000-05-12 2001-11-13 Dainippon Printing Co Ltd 印刷プリセット情報伝達システムおよび印刷版
JP2002246446A (ja) * 2001-02-20 2002-08-30 Assist Japan Kk ウェハアライメント装置
JP2002252265A (ja) * 2001-01-25 2002-09-06 Leica Microsystems Jena Gmbh 半導体基板を移送および検査するための方法および装置
JP2002324222A (ja) * 2001-02-21 2002-11-08 Denso Corp 情報コードラベル、情報コードの解読方法および解読システム
JP2002367871A (ja) * 2001-06-05 2002-12-20 Nidek Co Ltd 半導体ウエハ、半導体ウエハの識別方法及び該方法を用いた半導体ウエハ識別装置
JP2003162610A (ja) * 2001-07-10 2003-06-06 Kankyo System:Kk 廃棄物個別追跡管理システム及びマニフェスト及びマニフェスト追跡管理システム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582018A (ja) * 1981-06-26 1983-01-07 Toshiba Corp ウエハ及び半導体装置の製造方法
DE59611078D1 (de) 1995-03-28 2004-10-14 Brooks Automation Gmbh Be- und Entladestation für Halbleiterbearbeitungsanlagen
US6268641B1 (en) 1998-03-30 2001-07-31 Kabushiki Kaisha Toshiba Semiconductor wafer having identification indication and method of manufacturing the same
US6420792B1 (en) * 1999-09-24 2002-07-16 Texas Instruments Incorporated Semiconductor wafer edge marking
US6482661B1 (en) * 2000-03-09 2002-11-19 Intergen, Inc. Method of tracking wafers from ingot
US6666337B1 (en) * 2001-02-14 2003-12-23 Advanced Micro Devices, Inc. Method and apparatus for determining wafer identity and orientation

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1056044A (ja) * 1996-08-08 1998-02-24 Hitachi Ltd ウェハid読み取り装置およびそれを用いる半導体集積回路装置の製造方法
JPH10256105A (ja) * 1997-03-11 1998-09-25 Super Silicon Kenkyusho:Kk レーザマークを付けたウェーハ
JPH11329915A (ja) * 1998-05-18 1999-11-30 Mitsubishi Materials Corp ウェハとその識別方法及びその識別装置
JP2001315449A (ja) * 2000-05-12 2001-11-13 Dainippon Printing Co Ltd 印刷プリセット情報伝達システムおよび印刷版
JP2002252265A (ja) * 2001-01-25 2002-09-06 Leica Microsystems Jena Gmbh 半導体基板を移送および検査するための方法および装置
JP2002246446A (ja) * 2001-02-20 2002-08-30 Assist Japan Kk ウェハアライメント装置
JP2002324222A (ja) * 2001-02-21 2002-11-08 Denso Corp 情報コードラベル、情報コードの解読方法および解読システム
JP2002367871A (ja) * 2001-06-05 2002-12-20 Nidek Co Ltd 半導体ウエハ、半導体ウエハの識別方法及び該方法を用いた半導体ウエハ識別装置
JP2003162610A (ja) * 2001-07-10 2003-06-06 Kankyo System:Kk 廃棄物個別追跡管理システム及びマニフェスト及びマニフェスト追跡管理システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060464A (ja) * 2007-11-21 2014-04-03 Yaskawa Electric Corp 筐体、半導体製造装置およびソータ装置

Also Published As

Publication number Publication date
US7192791B2 (en) 2007-03-20
US20040259277A1 (en) 2004-12-23
WO2005001924A1 (en) 2005-01-06

Similar Documents

Publication Publication Date Title
JP2006527922A (ja) エッジをベースにした識別機能を有する半導体ウエハ
US6420792B1 (en) Semiconductor wafer edge marking
EP0132520B1 (en) A method of producing a semiconductor device
US9934565B2 (en) Systems and methods for automatically verifying correct die removal from film frames
US7336352B2 (en) Position detection apparatus
US7737567B2 (en) Method and apparatus for wafer marking
JP2008539085A (ja) レーザマーキングシステムにおけるウェハ処理システムを位置合わせするためのシステムおよび方法
KR19990023632A (ko) 기판관리장치 및 기판수납장치
US7915087B2 (en) Method of arranging dies in a wafer for easy inkless partial wafer process
US20090075178A1 (en) Mask with Registration Marks and Method of Fabricating Integrated Circuits
US6440821B1 (en) Method and apparatus for aligning wafers
JP4799465B2 (ja) 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法
US6599763B1 (en) Wafer randomization and alignment system integrated into a multiple chamber wafer processing system
US6666337B1 (en) Method and apparatus for determining wafer identity and orientation
Fresonke In-fab identification of silicon wafers with clean, laser marked barcodes
US20040104361A1 (en) Semiconductor wafer edge marking
TW200409291A (en) Conductor wafer and substrate
JPH09306873A (ja) ウェーハの分割システム
JP4626909B2 (ja) 半導体ウエハ
JPH1074240A (ja) 文字位置検出方法
JP4632659B2 (ja) 半導体装置の製造方法
JPH0845800A (ja) 半導体ウエハおよびその識別方法
JP4588860B2 (ja) 半導体ウエハのマーキング方法
JP2924298B2 (ja) ウェーハの品種コード識別システム
KR20050106189A (ko) 테스트 웨이퍼 관리 방법

Legal Events

Date Code Title Description
A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20060828

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100526

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100902

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110708

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110719

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110819

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111207

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111212