JP2006511117A - 増幅チェーンにおける増幅信号レベル調整システム - Google Patents
増幅チェーンにおける増幅信号レベル調整システム Download PDFInfo
- Publication number
- JP2006511117A JP2006511117A JP2004560021A JP2004560021A JP2006511117A JP 2006511117 A JP2006511117 A JP 2006511117A JP 2004560021 A JP2004560021 A JP 2004560021A JP 2004560021 A JP2004560021 A JP 2004560021A JP 2006511117 A JP2006511117 A JP 2006511117A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- attenuation
- level
- adjustment system
- reference level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000003321 amplification Effects 0.000 title description 8
- 238000003199 nucleic acid amplification method Methods 0.000 title description 8
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 230000033228 biological regulation Effects 0.000 claims description 8
- 230000002238 attenuated effect Effects 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 8
- 238000013016 damping Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
本発明は、基準レベル(Vref)に照らして増幅信号(108)のレベルを調整する調整システムであって、増幅信号(108)から、プログラム可能な減衰定数に従って減衰信号(202)を生成する減衰手段(201)と、減衰信号(202)を変換して、基準レベル(Vref)と比較される出力信号(204)を生成する変換手段(203)とを含む調整システムに関する。
Description
本発明は、増幅チェーンにおける増幅信号のレベルを、基準レベルに照らして調整するシステムに関する。
本発明には多くの応用分野があるが、特に同調器で使用される利得制御システムで使用される。
図1は、従来技術で既知の調整システムと連動した増幅チェーンを含む同調器を示す図である。この同調器は、無線周波(RF)信号101の受信および処理を可能にするものであり、
無線周波信号101を増幅する可変利得増幅器102であり、その両端子における電圧レベルによってトランジスタTの利得が決定される積分キャパシタC1に接続されたMOSFET増幅トランジスタTを含む可変利得増幅器102と、
映像周波数およびその隣接するチャネルを減衰させるための専用の選択フィルタ103と、
増幅された入力信号101と発振器105が生成した周期信号とを乗算することによって、増幅された入力信号101の周波数の変更を実行するミキサ104と、
中間周波数フィルタ106と、
増幅信号108を出力する中間周波数増幅器107と、
表面波選択フィルタ109と、
復調信号111を生成する復調器110と、
が直列に接続されて構成されている。
無線周波信号101を増幅する可変利得増幅器102であり、その両端子における電圧レベルによってトランジスタTの利得が決定される積分キャパシタC1に接続されたMOSFET増幅トランジスタTを含む可変利得増幅器102と、
映像周波数およびその隣接するチャネルを減衰させるための専用の選択フィルタ103と、
増幅された入力信号101と発振器105が生成した周期信号とを乗算することによって、増幅された入力信号101の周波数の変更を実行するミキサ104と、
中間周波数フィルタ106と、
増幅信号108を出力する中間周波数増幅器107と、
表面波選択フィルタ109と、
復調信号111を生成する復調器110と、
が直列に接続されて構成されている。
従来技術で既知の調整システムは、
増幅信号108のピーク振幅を検出する検出器を構成するダイオードDおよびキャパシタC2を含むレベル検出器112と、
1組の基準レベル(Vref1、…、VrefN)から基準レベルVrefiを選択するスイッチ113と、
検出器112が生成した信号のレベルと、基準レベルVrefiとを比較する比較器114とを含む。比較器114は、検出器112が生成した信号とVrefiの間のレベル差に比例する出力電流IAGCを生成する。比較器114の出力は、増幅器102のキャパシタC1に接続され、電流IAGCによってキャパシタC1が充放電されるようになっている。増幅信号108のレベルが基準レベルVrefiに等しくならない限り、非ゼロ電流IAGCが生成される。レベル検出器112の出力信号が基準レベルVrefiに到達するまで、この非ゼロ電流によって、キャパシタC1の両端子における電圧が変化し、それによりトランジスタTの利得が変化することになる。
増幅信号108のピーク振幅を検出する検出器を構成するダイオードDおよびキャパシタC2を含むレベル検出器112と、
1組の基準レベル(Vref1、…、VrefN)から基準レベルVrefiを選択するスイッチ113と、
検出器112が生成した信号のレベルと、基準レベルVrefiとを比較する比較器114とを含む。比較器114は、検出器112が生成した信号とVrefiの間のレベル差に比例する出力電流IAGCを生成する。比較器114の出力は、増幅器102のキャパシタC1に接続され、電流IAGCによってキャパシタC1が充放電されるようになっている。増幅信号108のレベルが基準レベルVrefiに等しくならない限り、非ゼロ電流IAGCが生成される。レベル検出器112の出力信号が基準レベルVrefiに到達するまで、この非ゼロ電流によって、キャパシタC1の両端子における電圧が変化し、それによりトランジスタTの利得が変化することになる。
これらの調整手段にはいくつかの制限がある。
比較器114は、1組の基準値から選択された基準レベルVrefiを、一方の入力で受信する。その結果として、レベル検出器の動作点が修正される。レベル検出器の特性は動作点に応じて変化するので、様々な基準レベルが比較器の入力に印加されると、制御ループの応答時間が変化する。
ピーク振幅検出器を用いることにより、「混変調」(すなわち所望の周波数チャネルと変調周波数スペクトルの間のスペクトル相互作用の増加)、「相互変調」(すなわち2つの周波数チャネルのスペクトル相互作用の増加)、および「プリング」(すなわち放射による発振器105の外乱に対する感度の増加)といった点で、同調器の性能が低下する。
さらに、このようなピーク振幅検出器を用いると、SECAM変調された入力信号のレベルを調整することができなくなるという制限が生じる。これは、このような正変調された入力信号のピーク振幅の検出値が、そのレベルの良好な指標ではないからである。
本発明の目的は、従来技術で既知のシステムの限界を克服する、新しい調整システムの構成を提供することである。
この目的のために、調整システムは、
増幅信号から、プログラム可能な減衰定数に従って減衰信号を生成する減衰手段と、
減衰信号を変換して、基準レベルと比較される出力信号を生成する変換手段とを含む。
増幅信号から、プログラム可能な減衰定数に従って減衰信号を生成する減衰手段と、
減衰信号を変換して、基準レベルと比較される出力信号を生成する変換手段とを含む。
基準レベルを修正することにより増幅信号のレベルを選択する従来技術とは対照的に、本発明では、変換手段の前に配置した減衰手段の減衰定数を修正することによって増幅信号のレベルを選択する。したがって、直接減衰されるのは、増幅信号である。
この調整システムでは、変換手段が生成した出力信号は、常に同じ基準レベルと比較される。この比較を比較器を用いて行う場合には、比較器は、認識し最適に制御することができる常に同じ動作点の周辺で動作するので、比較の線形性が向上させられる。
好ましい実施形態では、この調整システムは、
前記減衰手段が、直列に接続された1組のπ構造で規定される抵抗ネットワークを含んでおり、これらのπ構造の各ノードが、活性化されることでプログラム可能な減衰定数を規定するように志向されたスイッチに接続され、
前記変換手段が、前記減衰信号の実効値の2乗に比例したレベルで前記出力信号を生成する処理手段を含むことを特徴とする。
前記減衰手段が、直列に接続された1組のπ構造で規定される抵抗ネットワークを含んでおり、これらのπ構造の各ノードが、活性化されることでプログラム可能な減衰定数を規定するように志向されたスイッチに接続され、
前記変換手段が、前記減衰信号の実効値の2乗に比例したレベルで前記出力信号を生成する処理手段を含むことを特徴とする。
このような構造にすることで、抵抗ネットワークの等価出力インピーダンスが、減衰定数に関わりなく、したがって増幅信号の所望レベルに関わりなく一定になるように、容易に抵抗を調節することができる。したがって、減衰手段および変換手段のインピーダンスを適合させ、それにより変換手段の動作を制御および最適化することができ、また15dBのダイナミック・レンジにわたってレベルが変化する増幅信号についても同様にすることができる。
実効値の2乗を検出する検出器を使用することにより急激な時間的変化を考慮せずに、増幅信号のレベルを円滑に測定することが可能になる。したがって、この調整システムを使用して、SECAM変調入力信号のレベルを調整することができる。
好ましい実施形態では、この調整システムは、スイッチが、デジタル・バスにより送達されるコマンド・ワードによって活性化されるように志向されていることを特徴とする。
コマンド・ワードによって活性化されるスイッチを使用することにより、増幅信号のレベルを容易にプログラムすることが可能になる。
好ましい実施形態では、この調整システムは、出力信号と基準レベルの差に比例した出力電流信号IAGCを生成する、調節可能な電圧/電流変換器を含む電圧比較器を含むことを特徴とする。
この特徴により、調整システムの時定数を容易に変化させることが可能になる。
また、本発明は上記のタイプの調整システムを含む集積回路および同調器にも関する。
図面に示す実施形態の例を参照しながら、本発明についてさらに説明する。ただし、本発明は、これらの実施形態の例に限定されるものではない。
図2は、本発明による調整システムと連動した増幅チェーンを含む同調器を示す図である。この増幅チェーンは、図1に関連して上述したのと同じ要素を含む。本発明による調整システムは、
プログラム可能な減衰定数に従って前記増幅信号108から減衰信号202を生成する減衰手段201と、
前記減衰信号202を変換して、前記基準レベルVrefと比較される出力信号204を生成する変換手段203とを含む。
プログラム可能な減衰定数に従って前記増幅信号108から減衰信号202を生成する減衰手段201と、
前記減衰信号202を変換して、前記基準レベルVrefと比較される出力信号204を生成する変換手段203とを含む。
比較器205は、出力信号204と基準レベルVrefを比較するために使用される。比較器205は、出力信号204のレベルと基準レベルVrefの間の差に比例する出力電流IAGCを生成する。比較器205の出力は、増幅器102のキャパシタC1に接続され、電流IAGCによってキャパシタC1が充放電されるようになっている。出力信号204のレベルは基準レベルVrefと等しくないので、非ゼロ電流IAGCが生成され、この非ゼロ電流によって、キャパシタC1の両端子における電圧が変化し、それによりトランジスタTの利得が変化することになる。これは、出力信号204が基準レベルVrefに到達するまで続く。この安定状態に達すると、増幅信号108のレベルは、減衰手段201によって規定される値である減衰定数に応じて、基準レベルVrefより減衰する。
図3は、本発明による、プログラム可能な減衰定数を有する減衰手段201の一実施形態を示す図である。
この減衰手段は、π構造の直列接続で規定される抵抗ネットワークを含む。いくつかのπ構造をこのように直列に配列し、下記の各π構造の減衰定数を組み合わせることによって、様々な減衰定数を規定する。
第1のπ構造は、抵抗Rs1および2つの抵抗Rp1を含む。
第2のπ構造は、抵抗Rs2および2つの抵抗Rp2を含む。
第3のπ構造は、抵抗Rs3および2つの抵抗Rp3を含む。
第4のπ構造は、抵抗Rs4および2つの抵抗Rp4を含む。
第5のπ構造は、抵抗Rs5および2つの抵抗Rp5を含む。
第1のπ構造は、抵抗Rs1および2つの抵抗Rp1を含む。
第2のπ構造は、抵抗Rs2および2つの抵抗Rp2を含む。
第3のπ構造は、抵抗Rs3および2つの抵抗Rp3を含む。
第4のπ構造は、抵抗Rs4および2つの抵抗Rp4を含む。
第5のπ構造は、抵抗Rs5および2つの抵抗Rp5を含む。
抵抗ネットワークの出力は、点Sにおいて、変換手段203の入力に接続された分極抵抗Zを介して生成される。変換手段は、入力インピーダンスZinを有する。
各π構造抵抗の抵抗RsiおよびRpi(i=1、…、5)は、当該π構造の各ノードで見た等価インピーダンスが、出力から見た抵抗ネットワークの等価インピーダンスと等しくなるように選択される。そのために、各π構造の抵抗RsiおよびRpiは、
となるように選択される。ここで、ATTは各π構造の減衰定数―デシベル(dB)である。
各π構造の減衰ATTが3dBに近くなるように、抵抗RpiとRsiの比は、Rpi/Rsi=16となるようになっている。このような整数比は、容易に実現できるので有利である。
π構造の各ノード(A、B、C、D、E、F)はスイッチ(SWA、SWB、SWC、SWD、SWE、SWF)に接続され、減衰定数は、これらのスイッチの活動状態によって決まる。したがって、
スイッチAを閉じると、レベル108より6dB減衰する。
スイッチBを閉じると、レベル108より9dB減衰する。
スイッチCを閉じると、レベル108より12dB減衰する。
スイッチDを閉じると、レベル108より15dB減衰する。
スイッチEを閉じると、レベル108より18dB減衰する。
スイッチFを閉じると、レベル108より21dB減衰する。
スイッチAを閉じると、レベル108より6dB減衰する。
スイッチBを閉じると、レベル108より9dB減衰する。
スイッチCを閉じると、レベル108より12dB減衰する。
スイッチDを閉じると、レベル108より15dB減衰する。
スイッチEを閉じると、レベル108より18dB減衰する。
スイッチFを閉じると、レベル108より21dB減衰する。
したがって、本発明による調整システムの減衰範囲は、21−6=15dBの範囲に及ぶ。
減衰手段201がxdBの減衰を実施すると、増幅信号108がxdB増加することになる。
プログラム可能減衰器201の等価出力インピーダンスは、減衰定数の選択に関わらず一定である。
各ノード(A、B、C、D、E、F)のスイッチは例えばI2C標準に準拠したバスなどのデジタル・バス301から送達されたコマンド・ワード(SA、SB、SC、SD、SE、SF)によって活性化すると有利である。
図4は、本発明による減衰信号202を変換する変換手段203の一実施形態を示す図である。
この変換手段203は、減衰信号202の実効値の2乗に比例する出力信号204を生成する処理手段を含む。そのために、変換手段203は、例えば、減衰信号202の2乗に比例するレベルを有する中間信号を生成するギルバート・セル401(これ自体は当業者には既知である)と、2次高調波を除去して低周波成分のみを維持するために該中間信号に適用されるフィルタ402とを、直列に接続した状態で含む。
したがって、減衰信号202の実効値の2乗204は、電圧比較器205によって基準レベルVrefと比較される。この比較器205は、出力信号204と基準レベルVrefの間の差εに比例する値を有する出力電流IAGCを出力する電圧/電流変換器403を含む。したがって、変換器403は、下記の数式によって規定される。
IAGC=K.ε 数式3
ここで、Kは調節可能な定数である。
IAGC=K.ε 数式3
ここで、Kは調節可能な定数である。
電圧/電流変換器403は、定数Kの値についての情報を与える制御信号404を用いてパラメータ化することができるので有利である。この定数Kにより、以下のように調整システムの時定数を変化させることができる。
Kの値が小さいと、時定数は大きくなる(調整システムの応答が遅くなる)。
Kの値が大きいと、時定数は小さくなる(調整システムの応答が早くなる)。
Kの値が小さいと、時定数は大きくなる(調整システムの応答が遅くなる)。
Kの値が大きいと、時定数は小さくなる(調整システムの応答が早くなる)。
この調整システムは、例えば、フェーズ・ロック・ループ(PLL)によって制御されるミキサ/発振器を含む集積回路などに一体化することができるので有利である。
また、この調整システムは、図2に示すような、有線伝送または無線伝送を用いた応用分野におけるデジタル・アナログ両方の無線周波信号受信専用の同調器内に実装することもできるので有利である。
Claims (6)
- 基準レベルに照らして増幅信号のレベルを調整する調整システムであって、
前記増幅信号からプログラム可能な減衰定数に従って減衰信号を生成する減衰手段と、
前記減衰信号を変換して、前記基準レベルと比較される出力信号を生成する変換手段とを含む、調整システム。 - 前記減衰手段が、直列に接続された1組のπ構造で規定される抵抗ネットワークを含んでおり、前記π構造の各ノードが、活性化されることで前記プログラム可能な減衰定数を規定するようになされたスイッチに接続され、
前記変換手段が、前記減衰信号の実効値の2乗に比例したレベルで前記出力信号を生成する処理手段を含む、請求項1に記載の調整システム。 - 前記スイッチが、デジタル・バスによって送達されるコマンド・ワードによって活性化されるようになされた、請求項2に記載の調整システム。
- 前記出力信号と前記基準レベルの差に比例した出力電流信号を生成する、調節可能な電圧/電流変換器を含む電圧比較器を含む、請求項1から3のいずれか一項に記載の調整システム。
- 請求項1から4のいずれか一項に記載の調整システムを含む集積回路。
- 請求項1から4のいずれか一項に記載の調整システムを含む同調器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0216097 | 2002-12-18 | ||
PCT/IB2003/005594 WO2004055980A2 (en) | 2002-12-18 | 2003-12-02 | System for regulating the level of an amplified signal in an amplification chain. |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006511117A true JP2006511117A (ja) | 2006-03-30 |
Family
ID=32524651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004560021A Withdrawn JP2006511117A (ja) | 2002-12-18 | 2003-12-02 | 増幅チェーンにおける増幅信号レベル調整システム |
Country Status (6)
Country | Link |
---|---|
US (1) | US20060108992A1 (ja) |
EP (1) | EP1576728A2 (ja) |
JP (1) | JP2006511117A (ja) |
CN (1) | CN1729620A (ja) |
AU (1) | AU2003282314A1 (ja) |
WO (1) | WO2004055980A2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008529392A (ja) * | 2005-01-31 | 2008-07-31 | エヌエックスピー ビー ヴィ | 利得制御可能な入力段を有する受信装置 |
TWI341972B (en) * | 2007-04-12 | 2011-05-11 | Asustek Comp Inc | Controllable power supply with the step-up function |
US7804284B1 (en) * | 2007-10-12 | 2010-09-28 | National Semiconductor Corporation | PSRR regulator with output powered reference |
US9461606B2 (en) * | 2014-03-17 | 2016-10-04 | Adaptive Sound Technologies, Inc. | Systems and methods for automatic signal attenuation |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57154919A (en) * | 1981-03-20 | 1982-09-24 | Hitachi Denshi Ltd | Detecting system for high frequency faulty power level |
US5321851A (en) * | 1989-11-15 | 1994-06-14 | Sanyo Electric Co., Ltd. | Radio receiver comprising automatic gain controlling function |
JP2871889B2 (ja) * | 1991-04-16 | 1999-03-17 | 三菱電機株式会社 | 高周波電力増幅装置 |
FR2708399B1 (fr) * | 1993-06-30 | 1995-08-25 | Alcatel Telspace | Système de commande de la polarisation d'un amplificateur. |
US5422601A (en) * | 1994-07-19 | 1995-06-06 | Analog Devices, Inc. | Hybrid analog digital automatic gain control gain recovery system |
JP3764185B2 (ja) * | 1995-05-11 | 2006-04-05 | パイオニア株式会社 | ラジオ受信機 |
US5652547A (en) * | 1995-06-20 | 1997-07-29 | Motorola, Inc. | Current comparator automatic output control |
US6504862B1 (en) * | 1999-06-02 | 2003-01-07 | Nortel Networks Limited | Method and apparatus for reducing the ratio of peak to average power in a Gaussian signal including a CDMA signal |
DE60039063D1 (de) * | 1999-11-11 | 2008-07-10 | Broadcom Corp | Gigabit ethernet senderempfänger mit analoger eingangsschaltung |
US6348829B1 (en) * | 2000-02-28 | 2002-02-19 | Analog Devices, Inc. | RMS-DC converter having detector cell with dynamically adjustable scaling factor |
-
2003
- 2003-12-02 WO PCT/IB2003/005594 patent/WO2004055980A2/en active Application Filing
- 2003-12-02 AU AU2003282314A patent/AU2003282314A1/en not_active Abandoned
- 2003-12-02 US US10/538,578 patent/US20060108992A1/en not_active Abandoned
- 2003-12-02 CN CN200380106680.5A patent/CN1729620A/zh active Pending
- 2003-12-02 JP JP2004560021A patent/JP2006511117A/ja not_active Withdrawn
- 2003-12-02 EP EP03773931A patent/EP1576728A2/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
CN1729620A (zh) | 2006-02-01 |
AU2003282314A1 (en) | 2004-07-09 |
EP1576728A2 (en) | 2005-09-21 |
WO2004055980A3 (en) | 2005-06-30 |
US20060108992A1 (en) | 2006-05-25 |
WO2004055980A2 (en) | 2004-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6417730B1 (en) | Automatic gain control system and related method | |
KR100788638B1 (ko) | 이미지 신호를 억제하는 로우 if 수신기 및 이미지 신호억제 방법 | |
US5095542A (en) | Apparatus for controlling transmission output level for burst signal | |
JPS649778B2 (ja) | ||
GB2318003A (en) | Automatic gain control in direct sequence spread spectrum communication receiver | |
JP2000286652A (ja) | 制御装置 | |
US20120274398A1 (en) | RF AGC Control | |
JP4185527B2 (ja) | 対数rms/dcコンバータにおける伝達関数リプルを低減するシステム及び方法 | |
JPH0766744A (ja) | 電界検出回路 | |
JP2006511117A (ja) | 増幅チェーンにおける増幅信号レベル調整システム | |
JP4286455B2 (ja) | 利得制御回路およびパイロット信号を用いる可変増幅器の利得制御を与える方法 | |
US10411666B2 (en) | Open-loop linear VGA | |
US5701601A (en) | Receive signal level detection system | |
US8223900B2 (en) | Receiver with mixed-mode automatic gain control | |
KR100573348B1 (ko) | 신호 처리단 및 무선 주파수 튜너 | |
JP3211644B2 (ja) | 自動利得制御回路 | |
JP3146763B2 (ja) | 線形送信回路 | |
JP3197686B2 (ja) | Amラジオ受信機 | |
US6449020B1 (en) | Chrominance signal amplitude regulation device | |
JP3005472B2 (ja) | 受信機 | |
JPH07202602A (ja) | 自動利得制御回路 | |
JP2006524976A (ja) | チューナー用agc回路配置 | |
KR100282398B1 (ko) | 기지국의 송신 장치 | |
JPS6342592Y2 (ja) | ||
JP2000101374A (ja) | 自動レベル制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061130 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080605 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20081002 |