JP2006332427A

JP2006332427A - Method of manufacturing photovoltaic power apparatus and etch apparatus used therefor

Info

Publication number: JP2006332427A
Application number: JP2005155422A
Authority: JP
Inventors: Takehiko Sato; 剛彦佐藤; Takeshi Maekawa; 武之前川; Shigeru Matsuno; 繁松野; Makoto Konagai; 誠小長井
Original assignee: Mitsubishi Electric Corp; Tokyo Institute of Technology NUC
Current assignee: Mitsubishi Electric Corp; Tokyo Institute of Technology NUC
Priority date: 2005-05-27
Filing date: 2005-05-27
Publication date: 2006-12-07

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high-productive process for forming ruggedness with a reflection factor reduction effect in a crystal oriented toward a (111) surface horizontally to a substrate surface in a short time in a process for providing a texture structure by etching a substrate using atomic hydrogen generated by hot wiring. <P>SOLUTION: The method of manufacturing the photovoltaic power apparatus includes a step of forming ruggedness on the surface of the substrate in order to reduce a surface reflectance of the substrate comprised of a crystal silicon. The step of forming the ruggedness includes forming the ruggedness by etching the surface of the substrate using the atomic hydrogen generated by contacting a hydrogen monomer to a filament of a high fusing point metal heated to 2,000°C or higher. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は、太陽電池などの光起電力装置の製造方法に関し、特に結晶系シリコン基板を用いた太陽電池において光利用効率を高めるための凹凸を形成する形成方法に関するものである。 The present invention relates to a method for manufacturing a photovoltaic device such as a solar cell, and more particularly to a forming method for forming irregularities for improving light utilization efficiency in a solar cell using a crystalline silicon substrate.

結晶系光起電力装置において、基板表面に凹凸を形成してテクスチャー構造を設けて、光閉じ込め効果により入射光を有効に利用し、光エネルギーを電気エネルギーに変換する変換効率を向上させている。そして、結晶系シリコン基板の表面に凹凸を形成する方法として、従来から多く用いられているのはアルカリ溶液を用いたウエットエッチング法であり、（１００）面に配向した単結晶シリコン基板にはピラミッド型の良好なテクスチャー構造を設けることができる。しかし、多結晶シリコン基板では、その結晶方位によって形成される凹凸形状が異なり、特に、基板面に対して水平に（１１１）面に配向した基板表面には、反射率低減効果のあるテクスチャー構造をほとんど設けることができない。 In a crystalline photovoltaic device, a texture structure is formed by forming irregularities on the surface of a substrate, and incident light is effectively used due to a light confinement effect to improve conversion efficiency for converting light energy into electric energy. As a method for forming irregularities on the surface of a crystalline silicon substrate, a wet etching method using an alkaline solution has been widely used so far. A single crystal silicon substrate oriented in the (100) plane has a pyramid. A good texture structure of the mold can be provided. However, in a polycrystalline silicon substrate, the concavo-convex shape formed differs depending on the crystal orientation, and in particular, a texture structure having a reflectance reduction effect is provided on the substrate surface oriented in the (111) plane horizontally to the substrate surface. Can hardly be established.

そこで、結晶方位によらず多結晶シリコン基板に凹凸を形成する方法として、機械加工やレーザー加工によりＶ字溝を形成する方法があるが、機械的な溝形成は基板に加工時のダメージが残るために一般的には用いられていない。さらに、結晶系シリコン系太陽電池では、基板原料の有効利用とコスト低減のため、基板を薄くする傾向にあり、薄くなった基板の機械加工やレーザー加工は一層困難になる。 Therefore, as a method of forming irregularities on a polycrystalline silicon substrate regardless of crystal orientation, there is a method of forming a V-shaped groove by machining or laser processing, but mechanical groove formation leaves damage during processing on the substrate. Therefore, it is not generally used. Furthermore, in the crystalline silicon-based solar cell, the substrate tends to be thin for effective use of the substrate raw material and cost reduction, and mechanical processing and laser processing of the thinned substrate become more difficult.

そこで、厚さが２００μｍ以下の薄いシリコン基板に凹凸を形成する方法として、ドライエッチングプロセスがある。ドライエッチングプロセスとして、微細な凹凸を形成する反応性イオンエッチング法（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）が提案されている。この方法によれば、フッ素系のエッチングガスにより基板をエッチングしたときに形成された生成物が縞状に基板表面に付着し、それがエッチングマスクとなって等方的なテクスチャー構造が設けられる（例えば、特許文献１参照）。
しかし、反応性イオンエッチング法ではプラズマを用いているため、基板にエッチングダメージを生じやすいこと、エッチングマスクとなる生成物が太陽電池の特性に悪い影響を与えること、フッ素系ガスなど環境に悪い影響を及ぼすガスを多く用いることなどの問題がある。
プラズマを用いないドライエッチングプロセスとして、ホットワイヤー法（ＨｏｔＷｉｒｅ）がある。ホットワイヤー法は、高融点金属のフィラメントに水素ガスを接触させて原子状水素を発生させ、その原子状水素により半導体基板をエッチングし、凹凸を形成する（例えば、特許文献２参照）。 Therefore, there is a dry etching process as a method for forming irregularities on a thin silicon substrate having a thickness of 200 μm or less. As a dry etching process, a reactive ion etching method (reactive ion etching) for forming fine irregularities has been proposed. According to this method, the product formed when the substrate is etched with a fluorine-based etching gas adheres to the surface of the substrate in a striped manner, and this serves as an etching mask to provide an isotropic texture structure ( For example, see Patent Document 1).
However, because reactive ion etching uses plasma, etching damage is likely to occur on the substrate, the product that serves as an etching mask adversely affects the characteristics of the solar cell, and adverse effects on the environment such as fluorine gas. There are problems such as using a large amount of gas which affects
As a dry etching process that does not use plasma, there is a hot wire method (Hot Wire). In the hot wire method, hydrogen gas is brought into contact with a refractory metal filament to generate atomic hydrogen, the semiconductor substrate is etched with the atomic hydrogen, and irregularities are formed (see, for example, Patent Document 2).

特開平９−１０２６２５号公報JP-A-9-102625 特開２００３−３３２６０５号公報JP 2003-332605 A

ホットワイヤーＣＶＤ法でシリコン系膜の堆積を行うとき、フィラメント温度を２０００℃以上とするとフィラメント材料がシリコン系膜に混入して膜質の低下が起こるため、２０００℃以下での堆積が行われるが、原子状水素によりシリコンをエッチングするとき、２０００℃以下のフィラメント温度では基板面に対して水平に（１１１）面に配向した結晶には顕著な凹凸を形成できないという問題がある。特に、（１１１）の方位をもつ結晶粒が多結晶基板の反射率の高い箇所を形成しており、この結晶粒に凹凸が形成されていないと太陽電池として反射率が高くなってしまう。
また、ドライエッチング速度が遅いために、ドライエッチングプロセスに要する時間が３０分以上も掛かってしまうという問題がある。 When depositing a silicon-based film by the hot wire CVD method, if the filament temperature is 2000 ° C. or higher, the filament material is mixed into the silicon-based film and the film quality is deteriorated. When silicon is etched by atomic hydrogen, there is a problem that remarkable unevenness cannot be formed in a crystal oriented in the (111) plane parallel to the substrate surface at a filament temperature of 2000 ° C. or lower. In particular, the crystal grains having the (111) orientation form a portion having a high reflectance of the polycrystalline substrate, and if the crystal grains are not uneven, the reflectance becomes high as a solar cell.
In addition, since the dry etching rate is low, there is a problem that it takes 30 minutes or more for the dry etching process.

この発明の目的は、ホットワイヤー法により発生させた原子状水素を用いて基板をエッチングしてテクスチャー構造を設けるプロセスにおいて、短時間で基板面に対して水平に（１１１）面に配向した結晶に反射率低減効果のある凹凸を形成する生産性の良いプロセスを提供することである。 The object of the present invention is to provide a crystal oriented in the (111) plane parallel to the substrate surface in a short time in the process of providing a texture structure by etching the substrate using atomic hydrogen generated by the hot wire method. An object of the present invention is to provide a process with good productivity for forming irregularities having a reflectance reduction effect.

この発明に係わる光起電力装置の製造方法は、結晶系シリコンからなる基板の表面反射率を低減するために上記基板の表面に凹凸を形成する工程を有する光起電力装置の製造方法において、上記凹凸を形成する工程は、２０００℃以上に加熱されている高融点金属のフィラメントに水素分子を接触させることにより発生する原子状水素を用いて、上記基板の表面をエッチングすることにより凹凸を形成することを含む。 The method of manufacturing a photovoltaic device according to the present invention includes the step of forming irregularities on the surface of the substrate in order to reduce the surface reflectance of the substrate made of crystalline silicon. In the step of forming the unevenness, the unevenness is formed by etching the surface of the substrate using atomic hydrogen generated by bringing hydrogen molecules into contact with a refractory metal filament heated to 2000 ° C. or higher. Including that.

この発明に係わる光起電力装置の製造方法の効果は、ホットワイヤーエッチングにおけるフィラメント温度を２０００℃以上に高くすることにより、短時間で（１１１）配向結晶を含む全方位の結晶に反射率低減効果のある凹凸を形成することができ、生産性の良いプロセスを提供することができる。 The effect of the method for producing a photovoltaic device according to the present invention is that the effect of reducing the reflectivity in a omnidirectional crystal including (111) oriented crystals in a short time by increasing the filament temperature in hot wire etching to 2000 ° C. or higher. As a result, a highly productive process can be provided.

実施の形態１．
図１は、この発明に係わるホットワイヤーエッチングに用いるホットワイヤーエッチング装置の断面図である。図２は、ホットワイヤーエッチング装置で冷却ブロックを基板ホルダーに当接した状態を示す図である。
この発明に係わる光起電力装置として、シリコンの単結晶基板や多結晶基板を用いた太陽電池セルを例に挙げて製造方法を説明する。
また、この発明に係わるホットワイヤーエッチングは、ホットワイヤーＣＶＤ法、別名触媒化学気相成長法（ＣａｔａｌｙｔｉｃＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）、を活用して半導体膜の堆積の替わりに半導体基板を原子状水素でエッチングすることである。 Embodiment 1 FIG.
FIG. 1 is a sectional view of a hot wire etching apparatus used for hot wire etching according to the present invention. FIG. 2 is a diagram illustrating a state in which the cooling block is in contact with the substrate holder by the hot wire etching apparatus.
As a photovoltaic device according to the present invention, a manufacturing method will be described taking a solar cell using a silicon single crystal substrate or a polycrystalline substrate as an example.
In addition, the hot wire etching according to the present invention uses a hot wire CVD method, also known as a catalytic chemical vapor deposition method, to etch a semiconductor substrate with atomic hydrogen instead of depositing a semiconductor film. That is.

ホットワイヤーエッチング装置１は、チャンバ２内に納められており、チャンバ２の天頂部に水素ガスをチャンバ２内に導入する水素導入口３が配設され、チャンバ２の側面にチャンバ２内のガス成分を外部に排気する排気口４が配設され、図示しない真空ポンプによりひかれている。
そして、ホットワイヤーエッチング装置１は、チャンバ２内に、半導体基板５を保持する基板ホルダー６、基板ホルダー６の上方に配置され、図示しない電流源装置から流される電流により加熱されるフィラメント７、フィラメント７の上方に配置され、基板ホルダー６に保持された半導体基板５を加熱するランプ加熱装置としての加熱ランプ８、基板ホルダー６の下方に配置され、図示しない上下駆動装置により上下され、冷媒が流される冷媒管９が内蔵されている冷却装置としての冷却ブロック１０が配設されている。 The hot wire etching apparatus 1 is housed in a chamber 2, a hydrogen inlet 3 for introducing hydrogen gas into the chamber 2 is disposed at the top of the chamber 2, and the gas in the chamber 2 is disposed on the side of the chamber 2. An exhaust port 4 for exhausting the components to the outside is provided and drawn by a vacuum pump (not shown).
The hot wire etching apparatus 1 includes a substrate holder 6 that holds a semiconductor substrate 5 in a chamber 2, a filament 7 that is disposed above the substrate holder 6 and that is heated by a current supplied from a current source device (not shown), filament The heating lamp 8 as a lamp heating device that heats the semiconductor substrate 5 held by the substrate holder 6 is disposed below the substrate holder 6, and is moved up and down by a vertical drive device (not shown) so that the coolant flows. A cooling block 10 is disposed as a cooling device in which the refrigerant pipe 9 is built.

半導体基板５は、基板ホルダー６上に図示しないチャックにより固定される。
冷却ブロック１０は、ベローズ１１によりチャンバ２に対して真空に保ちながら弾性的に支持されており、図示しない上下駆動機構により冷却時には図２に示すように、冷却ブロック１０を基板ホルダー６に接触させ、また、図１に示すように、加熱時には基板ホルダー６から離すことができるように作られている。
冷却ブロック１０は、その内部に冷媒管９が内蔵されており、冷媒管９に図示しない冷却チラーからの冷媒が流されると冷却ブロック１０の温度が低下する。そして、冷却ブロック１０を冷却位置に移動して基板ホルダー６に当接したとき、基板ホルダー６から伝達されてくる熱は、冷媒により冷却チラーに運び去られる。
半導体基板の温度は、加熱ランプ８の照射条件を調整することにより変えることができる。 The semiconductor substrate 5 is fixed on the substrate holder 6 by a chuck (not shown).
The cooling block 10 is elastically supported by the bellows 11 while maintaining a vacuum with respect to the chamber 2, and the cooling block 10 is brought into contact with the substrate holder 6 as shown in FIG. Moreover, as shown in FIG. 1, it is made so that it can be separated from the substrate holder 6 during heating.
The cooling block 10 incorporates a refrigerant pipe 9 therein, and when a refrigerant from a cooling chiller (not shown) flows through the refrigerant pipe 9, the temperature of the cooling block 10 decreases. When the cooling block 10 is moved to the cooling position and brought into contact with the substrate holder 6, the heat transmitted from the substrate holder 6 is carried away to the cooling chiller by the refrigerant.
The temperature of the semiconductor substrate can be changed by adjusting the irradiation condition of the heating lamp 8.

フィラメント７は、電流源装置から流される電流によりフィラメント温度が調整される。そして、加熱されたフィラメント７に衝突した水素分子は、解離されて原子状水素（水素ラジカル）になり、半導体基板５の表面に衝突する。フィラメントに用いる高融点金属として、タングステンを用いているが、それ以外にタンタル、モリブデン、レニウム、ニッケル、クロム、白金のうちいずれか１つ、または複数の合金を用いてもよい。 The filament temperature of the filament 7 is adjusted by the current flowing from the current source device. Then, the hydrogen molecules that collide with the heated filament 7 are dissociated into atomic hydrogen (hydrogen radicals) and collide with the surface of the semiconductor substrate 5. Tungsten is used as the refractory metal used for the filament, but any one or a plurality of alloys of tantalum, molybdenum, rhenium, nickel, chromium and platinum may be used.

次に、上述のホットワイヤーエッチング装置１を用いて半導体基板５の表面に凹凸を形成する手順について説明する。
この実施の形態１においてエッチングに供する半導体基板５は、（１００）および（１１１）単結晶シリコン基板である。
半導体基板５は、ホットワイヤーエッチング装置１への挿入直前にバッファードフッ酸にて自然酸化膜を除去した。そして、自然酸化膜を除去後、半導体基板５を基板ホルダー６にセットし、フィラメント７と半導体基板５との間隙を４ｃｍとしてチャンバ２内に挿入する。加熱ランプ８により加熱して基板温度を２００℃または４００℃まで昇温する。基板温度が２００℃または４００℃に達したら、水素導入口３から水素ガスを５０sccｍ（１，０１３ｈＰａ、０℃）流してチャンバ２内の真空度を１０Ｐａにし、フィラメント温度を２１５０℃にして、１５分間または３０分間半導体基板５のエッチングを行う。 Next, a procedure for forming irregularities on the surface of the semiconductor substrate 5 using the hot wire etching apparatus 1 described above will be described.
The semiconductor substrate 5 used for etching in the first embodiment is a (100) or (111) single crystal silicon substrate.
The natural oxide film was removed from the semiconductor substrate 5 with buffered hydrofluoric acid immediately before insertion into the hot wire etching apparatus 1. Then, after removing the natural oxide film, the semiconductor substrate 5 is set on the substrate holder 6 and inserted into the chamber 2 with a gap of 4 cm between the filament 7 and the semiconductor substrate 5. The substrate temperature is raised to 200 ° C. or 400 ° C. by heating with the heating lamp 8. When the substrate temperature reaches 200 ° C. or 400 ° C., 50 sccm (1,013 hPa, 0 ° C.) of hydrogen gas is flowed from the hydrogen inlet 3 to set the vacuum in the chamber 2 to 10 Pa, the filament temperature to 2150 ° C., 15 The semiconductor substrate 5 is etched for 30 minutes or 30 minutes.

図３は、（１００）および（１１１）単結晶シリコン基板を各条件でエッチングしたとき、表面を原子間力顕微鏡（ＡｔｏｍｉｃＦｏｒｃｅＭｉｃｒｏｓｃｏｐｙ）で観察したＡＦＭ像を示す。エッチング条件として、基板温度２００℃でエッチング時間１５分、基板温度４００℃でエッチング時間１５分および基板温度４００℃でエッチング時間３０分を採用した。図３の（ａ）は、基板温度２００℃・エッチング時間１５分でエッチングされた（１１１）単結晶シリコン基板の凹凸のＡＦＭ像、（ｂ）は、基板温度２００℃・エッチング時間１５分でエッチングされた（１００）単結晶シリコン基板の凹凸のＡＦＭ像、（ｃ）は、基板温度４００℃・エッチング時間１５分でエッチングされた（１１１）単結晶シリコン基板の凹凸のＡＦＭ像、（ｄ）は、基板温度４００℃・エッチング時間１５分でエッチングされた（１００）単結晶シリコン基板の凹凸のＡＦＭ像、（ｅ）は、基板温度４００℃・エッチング時間３０分でエッチングされた（１１１）単結晶シリコン基板の凹凸のＡＦＭ像、（ｆ）は、基板温度４００℃・エッチング時間３０分でエッチングされた（１００）単結晶シリコン基板の凹凸のＡＦＭ像である。また、凹凸は、凹凸により形成されるうねりの周期とうねりの振幅とで評価する。 FIG. 3 shows AFM images obtained by observing the surface with an atomic force microscope when the (100) and (111) single crystal silicon substrates were etched under various conditions. As the etching conditions, an etching time of 15 minutes at a substrate temperature of 200 ° C., an etching time of 15 minutes at a substrate temperature of 400 ° C., and an etching time of 30 minutes at a substrate temperature of 400 ° C. were employed. 3A shows an AFM image of the unevenness of a (111) single crystal silicon substrate etched at a substrate temperature of 200 ° C. and an etching time of 15 minutes, and FIG. 3B shows an etching at a substrate temperature of 200 ° C. and an etching time of 15 minutes. (100) AFM image of unevenness of (100) single crystal silicon substrate, (c) is an AFM image of unevenness of (111) single crystal silicon substrate etched at a substrate temperature of 400 ° C. and an etching time of 15 minutes, (d) The AFM image of the unevenness of the (100) single crystal silicon substrate etched at a substrate temperature of 400 ° C. and an etching time of 15 minutes, (e) is the (111) single crystal etched at a substrate temperature of 400 ° C. and an etching time of 30 minutes. AFM image of unevenness of silicon substrate, (f) is an unevenness of (100) single crystal silicon substrate etched at a substrate temperature of 400 ° C. and an etching time of 30 minutes. Is an AFM image. The unevenness is evaluated based on the period of waviness formed by the unevenness and the amplitude of waviness.

図３（ｂ）、（ｄ）、（ｆ）から分かるように、（１００）単結晶シリコン基板では、凹凸の周期は基板温度やエッチング時間の依存性が小さく、０．１μｍから０．２μｍ程度の周期の凹凸を形成できる。
これに対して、（１１１）単結晶シリコン基板では、図３（ａ）に示すように、基板温度２００℃でエッチング時間１５分のエッチングにより０．１μｍから０．２μｍ程度の周期の凹凸が、また、図３（ｃ）に示すように、基板温度４００℃でエッチング時間１５分のエッチングにより０．５μｍから１．０μｍ程度の周期の凹凸が、図３（ｆ）に示すように、基板温度４００℃でエッチング時間３０分のエッチングにより１μｍから５μｍ程度の周期の凹凸が形成され、基板温度およびエッチング時間に依存して異なる大きさの凹凸を形成することができる。 As can be seen from FIGS. 3B, 3D, and 3F, in the (100) single crystal silicon substrate, the period of the unevenness is less dependent on the substrate temperature and etching time, and is about 0.1 μm to 0.2 μm. Can be formed.
On the other hand, in the (111) single crystal silicon substrate, as shown in FIG. 3 (a), when the substrate temperature is 200 ° C. and the etching time is 15 minutes, irregularities with a period of about 0.1 μm to 0.2 μm are obtained. Further, as shown in FIG. 3C, irregularities with a period of about 0.5 μm to 1.0 μm are obtained by etching at a substrate temperature of 400 ° C. and an etching time of 15 minutes, as shown in FIG. Unevenness with a period of about 1 μm to 5 μm is formed by etching at 400 ° C. for 30 minutes, and unevenness with different sizes can be formed depending on the substrate temperature and etching time.

フィラメント温度を変化して、凹凸の形成の様子を調べると、フィラメント温度が２０００℃のとき、フィラメント温度が２１５０℃のときと同様な凹凸が形成されるが、フィラメント温度が１９５０℃のときは（１１１）単結晶シリコン基板の表面に凹凸が形成できていない。 When the filament temperature is changed and the state of formation of irregularities is examined, when the filament temperature is 2000 ° C., irregularities similar to those when the filament temperature is 2150 ° C. are formed, but when the filament temperature is 1950 ° C. ( 111) Unevenness is not formed on the surface of the single crystal silicon substrate.

このような光起電力装置の製造方法では、２０００℃以上に加熱されているフィラメント７に衝突して生成される原子状水素により単結晶シリコン基板の表面をエッチングするので、反射防止効果のある凹凸がエッチング時間として３０分以内に形成できる。 In such a method for manufacturing a photovoltaic device, the surface of the single crystal silicon substrate is etched by atomic hydrogen generated by colliding with the filament 7 heated to 2000 ° C. or higher, so that unevenness having an antireflection effect is obtained. Can be formed within 30 minutes as the etching time.

また、フィラメントの温度が２０００℃未満のときにはエッチングが難しい（１１１）面の単結晶シリコン基板の表面にも反射防止効果のある凹凸を形成することができる。
また、半導体基板５の凹凸は基板温度に依存していることが分かったので、基板温度を１００℃以上、５００℃以下の範囲で調整することにより異なった周期の凹凸を形成することができる。 Further, when the temperature of the filament is less than 2000 ° C., unevenness having an antireflection effect can be formed on the surface of the (111) plane single crystal silicon substrate which is difficult to etch.
Moreover, since it was found that the irregularities of the semiconductor substrate 5 depend on the substrate temperature, irregularities with different periods can be formed by adjusting the substrate temperature in the range of 100 ° C. or more and 500 ° C. or less.

また、エッチングを行うチャンバ２内に加熱ランプ８が備えられているので、ランプ加熱により半導体基板５の昇温を短時間で行うことができるため、プロセス時間を短縮し、生産性を向上させることができる。 Further, since the heating lamp 8 is provided in the chamber 2 for performing the etching, the temperature of the semiconductor substrate 5 can be raised in a short time by lamp heating, so that the process time is shortened and the productivity is improved. Can do.

実施の形態２．
図４は、この発明の実施の形態２に係わる光起電力装置の製造方法によりエッチングされた半導体基板の表面のＡＦＭ像である。図５は、実施の形態２に係わる光起電力装置の製造方法により処理後の反射率のグラフである。
実施の形態２に係わる光起電力装置の製造方法は、実施の形態１に係わる光起電力装置の製造方法とエッチングを条件の異なる２ステップで順次行うことが異なっており、その他は同様であるので、同様な部分は説明を省略する。 Embodiment 2. FIG.
FIG. 4 is an AFM image of the surface of the semiconductor substrate etched by the method for manufacturing a photovoltaic device according to the second embodiment of the present invention. FIG. 5 is a graph of the reflectance after processing by the method for manufacturing a photovoltaic device according to the second embodiment.
The manufacturing method of the photovoltaic device according to the second embodiment is different from the manufacturing method of the photovoltaic device according to the first embodiment in that etching is sequentially performed in two steps with different conditions, and the others are the same. Therefore, description of similar parts is omitted.

実施の形態１と同様にバッファードフッ酸で自然酸化膜を除去した（１００）または（１１１）単結晶シリコン基板を第１ステップとして、基板温度を４００℃とし、水素ガスを５０ｓｃｃｍ流して真空度を１０Ｐａとして、３０分間エッチングを行った。その後、第２ステップとして、冷媒ブロック１０を基板ホルダー６に接触させて、基板温度を２００℃とし、再度水素ガスを５０ｓｃｃｍ流して１５分間エッチングを行った。 As in the first embodiment, the (100) or (111) single crystal silicon substrate from which the natural oxide film has been removed with buffered hydrofluoric acid is used as the first step, the substrate temperature is set to 400 ° C., hydrogen gas is flowed at 50 sccm, and the degree of vacuum is increased. The etching was performed for 30 minutes at 10 Pa. Thereafter, as a second step, the refrigerant block 10 was brought into contact with the substrate holder 6, the substrate temperature was set to 200 ° C., and etching was performed for 15 minutes by flowing 50 sccm of hydrogen gas again.

このように２つのステップでエッチングした半導体基板５の表面には図４に示すように、周期が１μｍ位のうねりの大きな凹凸と周期が０．３μｍ位のうねりの小さな凹凸が組み合わされて形成されている。
そして、図５に示すように、無処理の（１１１）単結晶シリコン基板に比べて実施の形態２の光起電力装置の製造方法で処理した（１１１）単結晶シリコン基板の可視光領域の反射率は約５％低減している。 As shown in FIG. 4, the surface of the semiconductor substrate 5 etched in two steps is formed with a combination of large irregularities with a period of about 1 μm and small irregularities with a period of about 0.3 μm. ing.
Then, as shown in FIG. 5, the reflection of the visible light region of the (111) single crystal silicon substrate processed by the method of manufacturing the photovoltaic device of the second embodiment as compared with the unprocessed (111) single crystal silicon substrate. The rate is reduced by about 5%.

このような光起電力装置の製造方法では、基板温度の異なる２種類のエッチング条件でエッチングを順次行うので、異なる大きさの凹凸が混在し、さらに反射率を低減することができる。 In such a method of manufacturing a photovoltaic device, since etching is sequentially performed under two types of etching conditions with different substrate temperatures, unevenness of different sizes can be mixed, and the reflectance can be further reduced.

また、第１のステップとして基板温度３００℃以上、５００℃以下の範囲でエッチングを行い、次に、第２のステップとして基板温度１００℃以上、３００℃以下の範囲でエッチングを行うことにより、０．５〜１０μｍの周期の凹凸と０．１〜０．５μｍの周期の凹凸を混在させることができるので、反射率を所望の値以下に低減することができる。
さらに、より好ましくは第１のステップでの基板温度を４００℃とし、第２のステップでの基板温度を２００℃としてエッチングを行うことにより基板面と水平に（１１１）面をもつ結晶に凹凸の混在を実現することができる。 Further, etching is performed in the range of the substrate temperature of 300 ° C. or more and 500 ° C. or less as the first step, and then etching is performed in the range of the substrate temperature of 100 ° C. or more and 300 ° C. or less as the second step. Since unevenness having a period of 5 to 10 μm and unevenness having a period of 0.1 to 0.5 μm can be mixed, the reflectance can be reduced to a desired value or less.
More preferably, the substrate temperature in the first step is set to 400 ° C. and the substrate temperature in the second step is set to 200 ° C. so that etching is performed on the crystal having the (111) plane parallel to the substrate surface. Mixing can be realized.

また、（１００）面をもつ基板を基板温度２００℃より低い１５０℃でエッチングを行うと、基板温度が２００℃のときに形成される振幅より大きな振幅の凹凸が形成される。このことから、基板温度が高いときに（１１１）面に適当な凹凸が形成され、基板温度が低いときに（１１１）面以外、例えば（１００）面に適当な凹凸が形成されることが分かる。２つの異なる基板温度でのホットワイヤーエッチングを組み合わせることは、（１１１）面と（１１１）面以外の面にそれぞれ適切な凹凸を形成するという効果がある。 When a substrate having a (100) plane is etched at 150 ° C., which is lower than the substrate temperature of 200 ° C., unevenness having an amplitude larger than that formed when the substrate temperature is 200 ° C. is formed. From this, it can be seen that appropriate irregularities are formed on the (111) plane when the substrate temperature is high, and appropriate irregularities are formed on the (100) plane other than the (111) plane when the substrate temperature is low. . Combining hot wire etching at two different substrate temperatures has the effect of forming appropriate irregularities on surfaces other than the (111) plane and the (111) plane.

なお、基板温度が５００℃を超えると、エッチング速度が低下してしまうために、反射率低減効果のある凹凸を作りにくい。また、基板温度が１００℃未満でも、同様に反射率低減効果のある凹凸を作りにくい。
また、基板温度３００℃は、第１のステップと第２のステップとで形成される凹凸が異なるようにするために設定したものであり、第１のステップと第２のステップとの基板温度が異なる凹凸を形成できる位差があればこれに限るものではない。 Note that if the substrate temperature exceeds 500 ° C., the etching rate is reduced, so that it is difficult to make unevenness having a reflectance reduction effect. Further, even when the substrate temperature is lower than 100 ° C., it is difficult to make unevenness having the effect of reducing the reflectance.
The substrate temperature of 300 ° C. is set so that the unevenness formed in the first step and the second step is different, and the substrate temperature in the first step and the second step is The present invention is not limited to this as long as there is a difference that can form different irregularities.

実施の形態３．
図６は、この発明の実施の形態３に係わる光起電力装置の製造方法の手順を示すフローチャートである。なお、以下の第１のステップでは４００℃で１５分、第２のステップでは２００℃で１５分エッチングを行っているが、第１のステップにおいて４００℃で３０分、第２のステップにおいて２００℃で１５分エッチングを行っても同様の効果が得られる。
Ｓ１０１で、アルカリエッチングにより多結晶シリコン基板のダメージ層除去およびピラミッド状のテクスチャー構造の形成を行う。
次に、Ｓ１０２で、多結晶シリコン基板を基板ホルダー６にセットし、チャンバ２に挿入する。第１のステップとして、ランプ加熱により基板温度を４００℃まで昇温し、水素ガスを５０ｓｃｃｍ流し、真空度を１０Ｐａとし、フィラメント温度２１５０℃とし、１５分間多結晶シリコン基板のエッチングを行う。
次に、Ｓ１０３で、第２のステップとして、冷媒ブロック１０を基板ホルダー６に接触させ、基板温度を２００℃まで冷却してから再度水素ガスを５０ｓｃｃｍ流して多結晶シリコン基板のエッチングを行った。
次に、Ｓ１０４で、おもて面のクリーニングのため、フィラメント温度を１８５０℃として２分間追加のエッチングを行う。
次に、Ｓ１０５で、このようにして凹凸を形成した多結晶シリコン基板を炉に入れ、拡散法によりｎ型拡散層を形成する。
次に、Ｓ１０６で、反射防止膜としての窒化シリコンを形成する。
次に、Ｓ１０７で、印刷法によりおもて面に銀のくし型電極を、裏面にアルミの電極と銀の取り出し電極とを形成し、電極焼成を行って太陽電池セルを形成する。 Embodiment 3 FIG.
FIG. 6 is a flowchart showing the procedure of the method for manufacturing a photovoltaic device according to Embodiment 3 of the present invention. In the following first step, etching is performed at 400 ° C. for 15 minutes, and in the second step, etching is performed at 200 ° C. for 15 minutes. In the first step, etching is performed at 400 ° C. for 30 minutes, and in the second step, 200 ° C. Even if etching is performed for 15 minutes, the same effect can be obtained.
In S101, the damaged layer is removed from the polycrystalline silicon substrate by alkali etching and a pyramidal texture structure is formed.
Next, in S <b> 102, the polycrystalline silicon substrate is set in the substrate holder 6 and inserted into the chamber 2. As a first step, the substrate temperature is raised to 400 ° C. by lamp heating, hydrogen gas is supplied at 50 sccm, the degree of vacuum is 10 Pa, the filament temperature is 2150 ° C., and the polycrystalline silicon substrate is etched for 15 minutes.
Next, in S103, as a second step, the coolant block 10 was brought into contact with the substrate holder 6, the substrate temperature was cooled to 200 ° C., and then the polycrystalline silicon substrate was etched by flowing 50 sccm of hydrogen gas again.
Next, in S104, additional etching is performed for 2 minutes at a filament temperature of 1850 ° C. for cleaning the front surface.
Next, in S105, the polycrystalline silicon substrate having the irregularities formed in this manner is placed in a furnace, and an n-type diffusion layer is formed by a diffusion method.
Next, in S106, silicon nitride is formed as an antireflection film.
Next, in step S107, a silver comb-shaped electrode is formed on the front surface and an aluminum electrode and a silver take-out electrode are formed on the rear surface by printing, and electrode firing is performed to form solar cells.

このように形成された太陽電池の変換効率をアルカリエッチングのみを行ったものと比較すると、約１％向上している。その理由として、アルカリエッチングによる大きな振幅のテクスチャー構造の上にホットワイヤーエッチングによる小さな振幅の凹凸が形成されるためであると考えられる。 The conversion efficiency of the solar cell formed in this way is improved by about 1% compared with that obtained by performing only alkali etching. The reason is considered to be that small amplitude irregularities are formed by hot wire etching on a texture structure having large amplitude by alkali etching.

なお、この実施の形態３ではアルカリエッチングとホットワイヤーエッチングを併用する例を示すが、アルカリエッチングは行わずにホットワイヤーエッチングだけでダメージ層除去と凹凸の形成を行ってもよい。その場合、原子状水素によるエッチングレートは基板温度が低いほど速いため、ダメージ層除去は基板を冷却しながら行う。 Although Embodiment 3 shows an example in which alkali etching and hot wire etching are used together, damage layer removal and unevenness formation may be performed only by hot wire etching without performing alkali etching. In that case, since the etching rate by atomic hydrogen is faster as the substrate temperature is lower, the damaged layer is removed while cooling the substrate.

このような光起電力装置の製造方法は、水素ガスが加熱されたフィラメントに接触して発生した原子状水素により多結晶シリコン基板をエッチングし、凹凸を形成しているが、フィラメント温度２０００℃以上で発生させた原子状水素によりエッチングを行うことにより、基板面と水平に（１１１）面をもつ結晶粒に短時間で顕著な凹凸を形成できる。そして、結晶粒の面方位に拘わらず表面に凹凸が形成できるので、反射率が大きい部分を残さずにエッチングできる。 In such a method for producing a photovoltaic device, the polycrystalline silicon substrate is etched by atomic hydrogen generated by contact with a heated filament of hydrogen gas to form irregularities, but the filament temperature is 2000 ° C. or higher. By performing etching with atomic hydrogen generated in step 1, remarkable unevenness can be formed in crystal grains having a (111) plane parallel to the substrate surface in a short time. Further, since irregularities can be formed on the surface regardless of the plane orientation of the crystal grains, etching can be performed without leaving a portion with a high reflectance.

また、ホットワイヤーＣＶＤ法としてシリコン系膜の堆積を行う場合には、フィラメント温度を２０００℃以上とするとフィラメント材料の混入により膜質の低下が起こることがあるが、この発明のように結晶系基板のエッチングに利用した場合には蒸発したフィラメント材料の混入は検出されず、太陽電池の特性に大きな影響は与えない。
また、条件によって太陽電池特性に影響する場合があっても、フィラメント材料は基板内へ深くは侵入しないため、高いフィラメント温度で凹凸を形成した後に低いフィラメント温度で表面をエッチングすることを併用すればフィラメント材料付着の影響をなくすことができる。 In addition, when a silicon film is deposited as a hot wire CVD method, if the filament temperature is set to 2000 ° C. or higher, the film quality may be deteriorated due to the mixing of the filament material. When used for etching, contamination of the evaporated filament material is not detected, and the characteristics of the solar cell are not greatly affected.
Even if the solar cell characteristics may be affected depending on the conditions, the filament material does not penetrate deeply into the substrate. Therefore, it is necessary to use etching at a low filament temperature after forming irregularities at a high filament temperature. The influence of filament material adhesion can be eliminated.

また、エッチングを行うチャンバ２内に基板冷却のための冷却ブロック１０が備えられているので、第１のステップでエッチングを行った後、基板ホルダー６を冷却ブロックに接触させ、半導体基板５を短時間で第２のステップにおける温度まで冷却し、その後第２のステップのエッチングを行うことにより、通常基板冷却に必要なプロセス時間を短縮し、生産性を向上させることができる。 Further, since the cooling block 10 for cooling the substrate is provided in the chamber 2 for performing the etching, after the etching is performed in the first step, the substrate holder 6 is brought into contact with the cooling block to shorten the semiconductor substrate 5. By cooling to the temperature in the second step over time and then performing the etching in the second step, the process time required for normal substrate cooling can be shortened and productivity can be improved.

この発明の光起電力装置の製造に用いたホットワイヤーエッチング装置の断面図である。It is sectional drawing of the hot wire etching apparatus used for manufacture of the photovoltaic apparatus of this invention. 冷却ブロックを基板ホルダーに当接した状態のホットワイヤーエッチング装置の断面図である。It is sectional drawing of the hot wire etching apparatus of the state which contact | abutted the cooling block to the board | substrate holder. この発明の実施の形態１に係わる光起電力装置の製造方法によりエッチングされた半導体基板の表面のＡＦＭ像である。It is an AFM image of the surface of the semiconductor substrate etched by the manufacturing method of the photovoltaic apparatus concerning Embodiment 1 of this invention. この発明の実施の形態２に係わる光起電力装置の製造方法によりエッチングされた半導体基板の表面のＡＦＭ像である。It is an AFM image of the surface of the semiconductor substrate etched by the manufacturing method of the photovoltaic device concerning Embodiment 2 of this invention. 実施の形態２に係わる光起電力装置の製造方法により凹凸が形成された半導体基板の反射率である。It is the reflectance of the semiconductor substrate in which the unevenness | corrugation was formed by the manufacturing method of the photovoltaic apparatus concerning Embodiment 2. FIG. この発明の実施の形態３に係わる光起電力装置の製造方法の工程図である。It is process drawing of the manufacturing method of the photovoltaic apparatus concerning Embodiment 3 of this invention.

符号の説明Explanation of symbols

１ホットワイヤーエッチング装置、２チャンバ、３水素導入口、４排気口、５半導体基板、６基板ホルダー、７フィラメント、８加熱ランプ、９冷媒管、１０冷却ブロック、１１ベローズ。 DESCRIPTION OF SYMBOLS 1 Hot wire etching apparatus, 2 chamber, 3 hydrogen introduction port, 4 exhaust port, 5 semiconductor substrate, 6 substrate holder, 7 filament, 8 heating lamp, 9 refrigerant pipe, 10 cooling block, 11 bellows.

Claims

結晶系シリコンからなる基板の表面反射率を低減するために上記基板の表面に凹凸を形成する工程を有する光起電力装置の製造方法において、
上記凹凸を形成する工程は、２０００℃以上に加熱されている高融点金属のフィラメントに水素分子を接触させることにより発生する原子状水素を用いて、上記基板の表面をエッチングすることにより凹凸を形成することを含むことを特徴とする光起電力装置の製造方法。 In the method of manufacturing a photovoltaic device having a step of forming irregularities on the surface of the substrate in order to reduce the surface reflectance of the substrate made of crystalline silicon,
The step of forming the unevenness is formed by etching the surface of the substrate using atomic hydrogen generated by bringing hydrogen molecules into contact with a refractory metal filament heated to 2000 ° C. or higher. A method for manufacturing a photovoltaic device, comprising:

上記基板は、（１１１）面の単結晶基板または基板面に対して水平に（１１１）面をもつ結晶粒を含む多結晶基板であることを含むことを特徴とする請求項１に記載する光起電力装置の製造方法。 2. The light according to claim 1, wherein the substrate includes a (111) plane single crystal substrate or a polycrystalline substrate including crystal grains having a (111) plane parallel to the substrate plane. A method for manufacturing an electromotive force device.

上記凹凸を形成する工程は、エッチングが行われるチャンバ内に備えられているランプ加熱装置により上記基板を昇温することを含むことを特徴とする請求項１または２に記載する光起電力装置の製造方法。 3. The photovoltaic device according to claim 1, wherein the step of forming the unevenness includes heating the substrate by a lamp heating device provided in a chamber in which etching is performed. Production method.

上記凹凸を形成する工程は、２つの異なる基板温度に順次保持して上記基板の表面をエッチングして大きな周期の凹凸と小さな周期の凹凸とを混在して形成することを含むことを特徴とする請求項１乃至３のいずれか一項に記載する光起電力装置の製造方法。 The step of forming the concavo-convex includes sequentially holding at two different substrate temperatures and etching the surface of the substrate to form a mixture of concavo-convex with a large period and concavo-convex with a small period. The manufacturing method of the photovoltaic apparatus as described in any one of Claims 1 thru | or 3.

上記凹凸を形成する工程は、第１のステップとして３００℃以上、５００℃以下の基板温度に保持される上記基板の表面をエッチングし、次に、第２のステップとして１００以上、３００℃以下の基板温度に保持された上記基板の表面をエッチングして凹凸を形成することを含むことを特徴とする請求項４に記載する光起電力装置の製造方法。 In the step of forming the unevenness, the surface of the substrate held at a substrate temperature of 300 ° C. or more and 500 ° C. or less is etched as a first step, and then the temperature of the substrate is 100 or more and 300 ° C. or less as a second step. The method for manufacturing a photovoltaic device according to claim 4, comprising etching the surface of the substrate held at a substrate temperature to form irregularities.

上記凹凸を形成する工程は、所定の基板温度で保持されてエッチングされた上記基板に、エッチングが行われるチャンバ内に備えられている冷却ブロックを接触し、上記所定の基板温度と異なる温度になるように冷却してから再度エッチングを行うことを含むことを特徴とする請求項４または５に記載する光起電力装置の製造方法。 In the step of forming the irregularities, the substrate held at a predetermined substrate temperature and etched is brought into contact with a cooling block provided in a chamber in which etching is performed, and becomes a temperature different from the predetermined substrate temperature. The method for manufacturing a photovoltaic device according to claim 4, further comprising performing etching again after cooling as described above.

高融点金属のフィラメントに水素分子を接触させることにより発生する原子状水素により基板の表面に凹凸を形成するエッチング装置において、
上記基板を加熱するランプ加熱装置または上記基板を冷却する冷却装置が備えられていることを特徴とするエッチング装置。 In an etching apparatus for forming irregularities on the surface of a substrate by atomic hydrogen generated by bringing hydrogen molecules into contact with a refractory metal filament,
An etching apparatus comprising a lamp heating device for heating the substrate or a cooling device for cooling the substrate.