JP2006319951A

JP2006319951A - 増幅型固体撮像装置

Info

Publication number: JP2006319951A
Application number: JP2006033791A
Authority: JP
Inventors: Hidetsugu Koyama; 英嗣小山
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2005-04-14
Filing date: 2006-02-10
Publication date: 2006-11-24
Anticipated expiration: 2026-02-10
Also published as: EP1713250A2; US20060232580A1; KR20060108558A; JP4340660B2; EP1713250A3; KR100797506B1

Abstract

【課題】画素サイズが小さく、かつ、高画質の画像を得ることができる増幅型固体撮像装置を提供する。
【解決手段】フォトダイオード１から、信号電荷がディプリージョンタイプの転送トランジスタ２を通して信号電荷蓄積部８に転送される。ＭＯＳトランジスタ３の入力端子と出力端子との間にリセットトランジスタ５が接続される。垂直走査回路２５は、信号電荷の非読み出し期間に、リセットトランジスタ５を常にオンさせて、ＭＯＳトランジスタ３の入出力間を短絡させて、ＭＯＳトランジスタ３の増幅動作を停止する。高輝度な被写体の撮像時にフォトダイオード１に生じる過剰信号電荷は、ディプリージョンタイプの転送トランジスタ２、信号電荷蓄積部８およびリセットトランジスタ５からなるドレイン経路を通して垂直信号線９に排出される。スイッチ回路１３は、垂直信号線９を、リセット電位ＶＤＤと定電流負荷トランジスタ４とに切り替え接続する。
【選択図】図１

Description

この発明は、増幅型固体撮像装置に関し、特に、小画素サイズであっても、ノイズが少なく、高画質を実現できる増幅型固体撮像装置に関する。

従来、増幅型固体撮像装置としては、増幅機能を持たせた画素部とその画素部の周辺に走査回路を有し、その走査回路により画素データを読み出す増幅型固体撮像装置が提案されている。特に、画素構成を周辺の駆動回路および信号処理回路と一体化するのに有利なＣＭＯＳ(コンプリメンタリ・メタル・オキサイド・セミコンダクタ)により構成されたＡＰＳ(Active Pixel Sensor)型イメージセンサが知られている。

上記ＡＰＳ型イメージセンサは、通常１画素内に光電変換部、転送部、増幅部、画素選択部およびリセット部を形成する必要がある。このため、ＡＰＳ型イメージセンサには、通常フォトダイオードからなる光電変換部の他に、４個のＭＯＳトランジスタが用いられる。

ところが、１画素当たり４個のＭＯＳトランジスタが必要であれば、画素サイズの小型化の制約となる。そこで、１画素当たりのトランジスタの数を低減する方法が提案されている(特許文献１(特開平１１−１１２０１８号公報)、非特許文献１（H.Takahashi et al., ISSCC Digest of Technical Papers, pp108 (2004) を参照)。

図２０は、上記１画素当たりのトランジスタの数を低減する増幅型固体撮像装置の要部の回路図を示しており、この増幅型固体撮像装置は、フォトダイオード１０１と、このフォトダイオード１０１に蓄積された信号電荷を転送するための転送トランジスタ１０２と、リセットトランジスタ１０５と、増幅用トランジスタ１０３とを含む。ここで、フォトダイオード１０１は埋め込み型とし、フォトダイオード１０１からの信号電荷転送を完全とすれば、極めて低ノイズ化でき、高画質の画像を得ることが可能となることが知られている。また、各列毎に定電流負荷トランジスタ１０４があり、この定電流負荷トランジスタ１０４と増幅用トランジスタ１０３とを組み合わせてソースフォロワ回路を構成する。

図２０に示す増幅型固体撮像装置の動作を図２１のタイミング図に示す。図２１に示すように、期間Ｔ１では、垂直走査回路１１０からの駆動パルスφＳ１がハイレベル、駆動パルスφＳ２がローレベルであるため、トランジスタ１１１，１１２がオン状態となって、垂直信号線１０９の電位がリセットのための基準電位ＶＲＤに設定される。また。上記期間Ｔ１では、上記リセットトランジスタ１０５のゲート端子に入力される垂直走査回路１１０からの駆動パルスφＲ(ｎ)がローレベルからハイレベル、ローレベルと変化して、信号電荷蓄積部１０８の電位が基準電位ＶＲＤにリセットされる。

次に、期間Ｔ２では、上記垂直走査回路１１０からの駆動パルスφＳ１がローレベルであるため、この駆動パルスφＳ１がインバータ１１４を介して入力されたトランジスタ１１５がオンになって、垂直信号線１０９に定電流負荷トランジスタ１０４が接続される。この定電流負荷トランジスタ１０４と増幅用トランジスタ１０３とが組み合わされてソースフォロワ回路になって、上記基準電位ＶＲＤにリセットされた電荷蓄積部１０８の電位を入力としたソースフォロワ回路からの出力が垂直信号線１０９に出力される。

次に、期間Ｔ３では、上記垂直走査回路１１０からの駆動パルスφＴ(ｎ)がハイレベルになって、上記転送トランジスタ１０２がオンになって、フォトダイオード１０１に蓄積された信号電荷が信号電荷蓄積部１０８に転送される。

上記信号電荷の転送後、期間Ｔ４では、上記垂直走査回路１１０からの駆動パルスφＴ(ｎ)がローレベルになって、転送トランジスタ１０２がオフに戻る。このとき、上記電荷蓄積部１０８には、基準電位ＶＲＤにリセットされた電位から、転送された信号電荷分だけ変位した電位が現れる。それと同時に、その変位した電位を入力とする上記ソースフォロワ回路からの出力が垂直信号線１０９に出力される。

次に、期間Ｔ５では、上記垂直走査回路１１０からの駆動パルスφＳ１、φＳ２がハイレベルとなって、トランジスタ１１１，１１６がオン状態になって、垂直信号線１０９の電位が接地電位に設定される。また、上記期間Ｔ５では、リセットトランジスタ１０５をローレベルからハイレベル、ローレベルと変化させて、信号電荷蓄積部１０８の電位を接地電位に保持する。

以上の動作により、垂直信号線１０９において、上記期間Ｔ２と期間Ｔ４との電位の差信号を後段のＣＤＳ(相関２重サンプリング)回路や差動アンプ回路あるいはクランプ回路(これらの回路は当業者によく知られているので、本明細書では説明しない。)で取れば、入射した光によりフォトダイオード１０１で発生した電荷による実効的な信号が読み出される。

そうして、１水平走査期間(１Ｈ)後、上記期間Ｔ１〜Ｔ５における動作と同様の動作が次に選択された（ｎ＋１）行で行われる（ｎは自然数である。）。このとき、選択されていないｎ行では、期間Ｔ５の状態が継続されていて、リセットトランジスタ１０５はオフで、また、信号電荷蓄積部１０８の電位は接地電位に保持されている。そのため、増幅用トランジスタ１０３は、入力電位が接地電位のため、動作することが無く、したがって、従来１画素内に必要であった行選択用トランジスタが不要になって、１画素当たりのトランジスタの数を低減することできる。

しかしながら、上記従来の増幅型固体撮像装置では、構成および動作において次のような問題が生じる。すなわち、高輝度な被写体の撮像時、過大な信号電荷がブルーミングにより周辺のフォトダイオードに溢れて著しく画質が劣化することを防止するための対策として、転送トランジスタ１０２をディプリージョンタイプとし、過剰信号電荷に対して、フォトダイオード１０１から転送トランジスタ１０２を介して信号電荷蓄積部１０８へのドレイン経路を設けることが必要である。従来の増幅型固体撮像装置の場合、上記期間Ｔ５で信号電荷蓄積部１０８の電位を接地電位に保持しようとすると、ディプリージョンタイプの転送トランジスタ１０２を介して逆にフォトダイオード１０１に電荷が注入されてしまい、フォトダイオード１０１内の信号電荷情報が失われてしまうといった不具合が生じる。また、接地電位ではなく、フォトダイオード１０１へ電荷が注入されない程度の高い電位を保持することも可能であるが、その場合、必ずしも増幅用トランジスタ１０３の入力電位が動作しない電位になるとは限らず、行選択用トランジスタが必要になる。つまり、行選択トランジスタを削除して１画素当たりのトランジスタの数を低減することと、高輝度な被写体を撮像時のブルーミング抑圧機能とは相反することとなる。
特開平１１−１１２０１８号公報高橋(H.Takahashi)ら、アイ・エス・エス・シー・シー・ダイジェスト・オブ・テクニカル・ペーパーズ (ISSCC Digest of Technical Papers), pp.108-109(2004)

この発明の課題は、画素サイズを小型化できると共に、高画質の画像を得ることができる増幅型固体撮像装置を提供することにある。

上記課題を達成するため、この発明の増幅型固体撮像装置は、
光電変換素子と上記光電変換素子の信号電荷を転送する転送トランジスタとを有すると共に、画素毎に設けられた複数の光電変換転送部と、
上記光電変換転送部の転送トランジスタの出力側が接続された信号電荷蓄積部に、入力端子が接続される一方、出力端子が信号線に接続されて、上記信号電荷の量を増幅して読み出すと共に、画素に含まれる電荷増幅部と、
上記信号電荷の非読み出し期間に、上記電荷増幅部の入力端子と出力端子とを短絡して上記信号線側から上記信号電荷蓄積部に電位を印加する電位入力機構と
を備えることを特徴としている。

上記構成によれば、上記電位入力機構によって、信号電荷の非読み出し期間に、電荷増幅部の入力端子と出力端子とを常に短絡して信号線側から信号電荷蓄積部に電位を印加する。このように、信号電荷の非読み出し期間に、電荷増幅部の入力端子と出力端子とを常に短絡して、電荷増幅部の増幅動作を停止するので、単位画素に従来必要であった選択トランジスタが不要になる。したがって、１画素当りのトランジスタ数を削減できて、画素サイズを小さくすることができる。

また、トランジスタのための面積の減少分を光電変換素子に割り当てることで、画素サイズが小さくても高感度の増幅型固体撮像装置を実現できる。

また、１実施形態では、
上記光電変換素子が埋め込み型のフォトダイオードであり、
上記転送トランジスタがディプリージョンタイプである。

上記実施形態では、上記光電変換素子が埋め込み型のフォトダイオードであるので、光電変換素子からのからの信号電荷の転送を完全化することができて、低ノイズ化されたより高画質の画像を得ることができる。また、上記転送トランジスタがディプリージョンタイプであるので、高輝度な被写体の撮像時にフォトダイオードに生じる過剰信号電荷を上記転送トランジスタを通して排出して、高輝度な被写体を撮像する時でもブルーミングを抑圧できて、良好な画質を得ることができる。

また、１実施形態では、
上記電荷増幅部は、ＭＯＳトランジスタからなって、上記入力端子がゲート、上記出力端子がソースのソースフォロワ形式であり、
上記電位入力機構は、上記信号電荷の非読み出し期間に、上記ＭＯＳトランジスタの上記ゲートと上記ソースとを短絡して上記電荷増幅部の増幅動作を止める。

上記実施形態では、上記信号電荷の非読み出し期間に、上記電位入力機構が、上記ＭＯＳトランジスタのゲートとソースとを常に短絡して、上記ゲートとソースの間の電位差を無くして、動作電流をカットし、増幅動作を行わせない。したがって、単位画素に従来必要であった選択トランジスタが不要になって、画素サイズを小さくできる。

また、１実施形態では、上記電位入力機構は、
上記電荷増幅部の入力端子と出力端子との間に接続されたリセットトランジスタと、
上記信号線の電位を一定の電位に切り替えるスイッチ回路と、
上記信号電荷の非読み出し期間に、上記リセットトランジスタをオンにする制御部と
を含む。

上記実施形態では、上記電位入力機構の一部である制御部が、信号電荷の非読み出し期間に、上記リセットトランジスタを常にオン状態に制御して、信号線と信号電荷蓄積部を短絡して、電荷増幅部を動作させない。したがって、従来、１画素内に必要であった行選択用トランジスタが不必要になって、1画素当たりのトランジスタ数を削減することができる。

また、高輝度な被写体の撮像時、光電変換素子に過剰信号電荷が生成されるが、この過剰信号電荷は、ディプリージョンタイプの転送トランジスタを通り、さらに、信号電荷蓄積部およびリセットトランジスタを通って、信号線へ排出される。このように、高輝度な被写体の撮像時に、光電変換素子に生じる過剰信号電荷は、ディプリージョンタイプの転送トランジスタ、信号電荷蓄積部およびリセットトランジスタからなるドレイン経路を通して信号線に排出されるから、高輝度な被写体を撮像する時のブルーミングを抑圧することができる。

また、１実施形態では、
上記リセットトランジスタはディプリージョンタイプである。

上記実施形態では、上記リセットトランジスタはディプリージョンタイプであるから、上記電荷増幅部の入力端子と出力端子を上記一定の電位に短絡する際、リセット電位である上記一定電位を電源電位に設定でき、電荷増幅部を構成するソースフォロワ回路動作のダイナミックレンジを十分確保することができる。

また、ディプリージョンタイプの転送トランジスタおよびディプリージョンタイプのリセットトランジスタによって、高輝度な被写体を撮像する時でもブルーミング抑圧機能を持つことができる。詳しくは、各画素について、大部分の期間は非読み出し期間であって、この非読み出し期間には、リセットトランジスタによって、信号電荷蓄積部と信号線とは常に短絡されて、上記信号電荷蓄積部および信号線の電位はリセット電位にリセットされている。そのため、高輝度な被写体の撮像時、光電変換素子に生成された過剰信号電荷は、ディプリージョンタイプの転送トランジスタを通り、さらに、信号電荷蓄積部およびリセットトランジスタを通って、信号線へ排出される。このように、高輝度な被写体の撮像時にフォトダイオードに生じる過剰信号電荷は、ディプリージョンタイプの転送トランジスタ、信号電荷蓄積部およびリセットトランジスタからなるドレイン経路を通して信号線に排出されるから、高輝度な被写体を撮像する時に、ブルーミングを抑圧することができる。

また、１実施形態では、
上記リセットトランジスタはエンハンスメントタイプであり、
上記リセットトランジスタの構造と同一構造のトランジスタを含むと共に、上記一定の電位を上記スイッチ回路に出力する電位発生回路を
備え、
上記電位発生回路と上記リセットトランジスタとは同一半導体基板上に形成されている。

上記実施形態では、上記リセットトランジスタと上記電位発生回路とが同一半導体基板上に形成されていると共に、上記電位発生回路が上記リセットトランジスタと同一構造のトランジスタを含むので、上記リセットトランジスタと上記電位発生回路のトランジスタとは、プロセスのばらつきや温度変化があっても、閾値等の特性が同様に変化する。したがって、上記電位発生回路は、プロセスのばらつきや温度変化があっても、常に最適な一定電位つまりリセット電位を出力して、電荷増幅部のダイナミックレンジを狭めることなく、かつ、過剰な信号電荷に対してリセットトランジスタをオンすることが可能である。

また、１実施形態では、
上記スイッチ回路は、上記信号線を上記一定の電位とソースフォロワ形式の負荷回路とに切り替える。

上記実施形態では、上記電荷増幅部の出力側にソースフォロワ形式の負荷回路を接続して、信号電荷の読み出し期間に、ソースフォロワ回路構成で、信号電荷の増幅を行うことができる。

また、１実施形態では、
上記複数の光電変換転送部の複数の転送トランジスタの出力側が、一つの上記電荷増幅部の入力側に接続されて、上記電荷増幅部が複数の画素に共有されている。

上記実施形態では、複数の光電変換転送部が単一の電荷増幅部を共有することになり、１画素当りのトランジスタ数をさらに削減できて、小画素サイズでも高感度の増幅型固体撮像装置を実現できる。

また、１実施形態では、
上記電荷増幅部の電源線に印加される電位を制御する電源制御機構を備える。

上記実施形態によれば、上記電源制御機構によって、上記電源線と上記信号電荷蓄積部とのカップリング容量を介して、上記信号電荷蓄積部の基準電位を引き上げることができ、上記電荷増幅部の動作のダイナミックレンジを広くすることができる。

また、１実施形態では、
上記電荷増幅部の電源線と上記信号電荷蓄積部とは、上記電源制御機構によって上記電源線の電位を上昇させたときに、上記信号電荷蓄積部の電位が上昇するようなカップリング容量を有するように、配置されている。

また、１実施形態では、
上記電源制御機構は、上記電荷増幅部の電源線を、一定電位とフローテイング電位とに切り替える。

上記実施形態では、上記電源線をフローテイング電位とした後、読み出し動作を行う直前に上記一定電位に切り替えることによって、上記電源線と上記信号電荷蓄積部のカップリング容量を通して、上記信号電荷蓄積部の基準電位を引き上げることができ、上記電荷増幅部の動作のダイナミックレンジを広くすることができる。

また、１実施形態では、
上記電源制御機構は、上記電荷増幅部の電源線を、互いに異なる所定電位に切り替える。

上記実施形態によれば、上記電源線を低い電位とした後、読み出し動作を行う直前に高い電位に切り替えることで、上記電源線と上記信号電荷蓄積部のカップリング容量を通して、上記信号電荷蓄積部の基準電位を引き上げることができ、上記電荷増幅部の動作のダイナミックレンジを広くすることができる。

また、１実施形態では、
上記電源制御機構は、上記電荷増幅部の電源線を、互いに異なる所定電位と、ソースフォロワ形式の負荷回路とに切り替える。

上記実施形態では、上記電源線を異なる所定電位（高電位と低電位）のうちの高電位とした後、読み出し動作を行う直前に上記ソースフォロワ形式の負荷回路に切り替えることで、上記電源線と上記信号電荷蓄積部のカップリング容量を通して、上記信号電荷蓄積部の基準電位を引き上げることができ、上記電荷増幅部の動作のダイナミックレンジを広くすることができる。

また、１実施形態では、
上記電源制御機構は、上記電荷増幅部の電源線と所定電位とを、切り替えられる低抵抗または高抵抗を介して接続する。

上記実施形態では、上記電源線と所定電位とを低抵抗で接続した後、読み出し動作を行う直前に、高抵抗で接続するように切り替えて、上記電源線と上記信号電荷蓄積部のカップリング容量を通して、上記信号電荷蓄積部の基準電位を引き上げることができ、上記電荷増幅部の動作のダイナミックレンジを広くすることができる。

以上より明らかなように、この発明の増幅型固体撮像装置によれば、画素サイズを小型化できると共に、高画質、高ダイナミックレンジの画像を得ることができる。

また、この発明の増幅型固体撮像装置は、小型、高性能イメージセンサの形成に極めて有用である。

以下、この発明の増幅型固体撮像装置を図示の実施の形態により詳細に説明する。

(第１実施形態)
図１は、本発明の第１実施形態の増幅型固体撮像装置の一例としての２次元増幅型固体撮像装置の構成を示す回路図である。

ここで、１０はすべての画素の各々に存在する光電変換転送部、１１は画素に含まれる電荷増幅機構、１２は第ｉ列に存在する全ての電荷増幅機構１１に対して共通の定電流負荷トランジスタ４からなる定電流負荷回路、１３は上記定電流負荷トラジスタ４で構成される定電流負荷回路１２と一定電位（図１では電源電位ＶＤＤ）とを切り替えるスイッチ回路である。２５は制御部の一例としての垂直走査回路である。上記光電変換転送部１０と電荷増幅機構１１で単位画素を構成する。

図１では、複数行および複数列にマトリクス状に配列された画素のうち、第ｎ，ｎ’行、第ｉ列目のみを示している。但し、ｎ，ｎ’，ｉは自然数である。

上記光電変換転送部１０は、光電変換素子の一例としてのフォトダイオード１とディプリージョンタイプの転送トランジスタ２からなる。

また、上記電荷増幅機構１１は、上記光電変換転送部１０の転送トランジスタ２の出力側が接続された信号電荷蓄積部８と、この信号電荷蓄積部８に入力端子が接続される一方、出力端子が信号線としての垂直信号線９に接続された電荷増幅部の一例としてのＭＯＳトランジスタ３と、上記ＭＯＳトランジスタ３の入力端子としてのゲートと出力端子としてのソースとの間に接続されたディプリージョンタイプのリセットトランジスタ５とからなる。上記ＭＯＳトランジスタ３は、定電流負荷トランジスタ４とともにドレイン接地型のソースフォロワ回路を構成する。

また、上記垂直信号線９を定電流負荷回路１２とリセット電位である一定電位（電源電位ＶＤＤ）とに切り替えるために、スイッチ回路１３を設けている。このスイッチ回路１３は、垂直走査回路２５からの共通のパルスφＳで制御される互いに逆相の切り替え用トランジスタ１３１，１３２からなる。

上記リセットトランジスタ５、垂直走査回路２５およびスイッチ回路１３は、信号電荷の非読み出し期間に、上記ＭＯＳトランジスタ３のゲートとソースとを短絡して垂直信号線９側から上記信号電荷蓄積部８に一定の電位（リセット電位）を印加する電位入力機構の一例を構成する。

図１に示すように、上記垂直走査回路２５からの転送トランジスタ駆動信号線２１は、行方向に配列された複数の光電変換転送部１０（図１では一つのみを示す）の転送トランジスタ２のゲートに接続している。また、上記垂直走査回路２５からのリセットトランジスタ駆動信号線２２は、電荷増幅機構１１のリセットトランジスタ５のゲートに接続している。また、ｎ行目の光電変換転送部１０の転送トランジスタ２のゲートには、垂直走査回路２５から転送トランジスタ駆動信号線２１を介して駆動パルスφT(ｎ)が印加され、ｎ行目の電荷増幅機構１１のリセットトランジスタ５のゲートには垂直走査回路２５からリセットトランジスタ駆動信号線２２を介して駆動パルスφR(n)が印加される。また、上記垂直信号線９を定電流負荷回路１２と一定電位（電源電位ＶＤＤ）とに切り替えるために、垂直走査回路２５から、スイッチ回路駆動信号線２３を介して駆動パルスφＳがスイッチ回路１３の互いに逆相のトランジスタ１３１，１３２のゲートに印加される。

図１に示す２次元増幅型固体撮像装置の動作を図２を参照しながら説明する。まず、選択行つまり読み出し行がｎ行である場合を説明する。

図２に示すように、期間Ｔ１では、ｎ行目の電荷増幅機構１１のリセットトランジスタ５のゲートに印加される駆動パルスφR(n)がハイレベルであるため、リセットトランジスタ５がオン状態であり、かつ、スイッチ回路１３に入力される駆動パルスφＳがローレベルのため、垂直信号線９は電源電位ＶＤＤに接続される。したがって、信号電荷蓄積部８および垂直信号線９は、ともに、電源電位ＶＤＤにリセットされる。

次に、期間Ｔ２では、駆動パルスφR(n)がローレベルとなって、リセットトランジスタ５はオフ状態となる。

次に、期間Ｔ３では、駆動パルスφＳがハイレベルとなって、垂直信号線９は定電流負荷トランジスタ４に接続される。これにより、電源電位ＶＤＤにリセットされた信号電荷蓄積部８を入力として、電荷増幅部としてのＭＯＳトランジスタ３と定電流負荷トランジスタ４とで構成されたソースフォロワ回路の出力が、垂直信号線９に出力される。このときに得られる垂直信号線９の電位がこの画素の基準電位である。

次の期間Ｔ４は、画素のフォトダイオード１で光電変換された信号電荷が、信号電荷蓄積部８に読み出される期間である。駆動パルスφT(ｎ)がハイレベルになって、ｎ行目の転送トランジスタ２がオンになり、この転送トランジスタ２を通して、ｎ行目のフォトダイオード１に蓄積された信号電荷が、信号電荷蓄積部８に読み出される。

上記フォトダイオード１に蓄積された信号電荷が、信号電荷蓄積部８に完全に読み出された後、次の期間Ｔ５では、駆動パルスφT(ｎ)がローレベルとなって、転送トランジスタ２がオフになる。このため、上記信号電荷蓄積部８では、期間Ｔ３での電位から、信号電荷の転送による変化分だけずれた電位が保持され、その保持された信号レベル（電位）が上記ソースフォロワ回路で増幅されて、垂直信号線９に出力される。このときに得られる垂直信号線９の電位がこの画素の信号となる。

次の期間は、上記期間Ｔ１と同じであり、信号電荷蓄積部８および垂直信号線９の電位は、ともに電源電位ＶＤＤにリセットされる。

以上の動作により、垂直信号線９において、期間Ｔ３の電位と期間Ｔ５の電位との差信号を後段のＣＤＳ(相関２重サンプリング)回路や差動アンプ回路あるいはクランプ回路(これらの回路は当業者に周知なので、説明は省略する)で取れば、ｎ行目の画素に入射した光により発生した電荷による実効的な信号が読み出される。

次に、非選択のｎ’行について説明する。ｎ’行が非選択つまりｎ’行が信号電荷の非読み出し時には、垂直走査回路２５からの駆動パルスφR(n')が常時ハイレベルである。そのため、上記駆動パルスφR(n')がゲートに印加されるｎ’行目の電荷増幅機構１１のリセットトランジスタ５は、非選択つまり信号電荷の非読み出し時には、常時オン状態である。そのため、信号電荷の非読み出し時には、上記信号電荷蓄積部８および垂直信号線９の電位は同一電位となる。これは、増幅部としてのＭＯＳトランジスタ３のゲートソース間電圧が０Ｖであることを意味し、非選択のｎ’行の増幅部としてのＭＯＳトランジスタ３はドレインソース間電流が流れないオフ状態となって、ソースフォロワ回路として動作することはない。一方、転送トランジスタ２のゲートに印加される駆動パルスφT(ｎ’)はローレベルを続けるため、転送トランジスタ２はオフ状態を続けて、フォトダイオード１から信号電荷が電荷蓄積部８に読み出されることが無い。

また、各画素について、大部分の期間は上記期間Ｔ１（非読み出し期間）であって、この非読み出し期間には、リセットトランジスタ５によって、信号電荷蓄積部８と垂直信号線９とは短絡されて、上記信号電荷蓄積部８および垂直信号線９の電位は電源電位ＶＤＤにリセットされている。そのため、高輝度な被写体の撮像時、フォトダイオード１に過剰信号電荷が生成されるが、この過剰信号電荷は、この過剰信号電荷のためにソース電位が下がり、その結果ゲートソース間の電位差が上がり、零近くになってオン状態になったディプリージョンタイプの転送トランジスタ２を通り、さらに、信号電荷蓄積部８およびリセットトランジスタ５を通って、垂直信号線９へ排出される。このように、高輝度な被写体の撮像時にフォトダイオード１に生じる過剰信号電荷は、ディプリージョンタイプの転送トランジスタ２、信号電荷蓄積部８およびリセットトランジスタ５からなるドレイン経路を通して垂直信号線９に排出されるから、この２次元増幅型固体撮像装置は、高輝度な被写体を撮像する時のブルーミングを抑圧する機能を持つこととなる。

上記構成の２次元増幅型固体撮像装置によれば、非選択行（非読み出し行）ｎ’について、垂直走査回路２５からの駆動パルスφR(n')によってリセットトランジスタ５をオン状態にして、垂直信号線９と信号電荷蓄積部８を短絡させるので、行選択用トランジスタを用いることなく、非選択行ｎ’の電荷増幅部であるＭＯＳトランジスタ３を動作させないようにすることができる。このように、従来、１画素内に必要であった行選択用トランジスタが不必要になるから、１画素当たりのトランジスタ数を削減することができて、小サイズで画素を形成することができる。

また、このトランジスタのための面積の削減分をフォトダイオードに割り当てることで、画素サイズが小さくても高感度の増幅型固体撮像装置を実現できる。

また、上記画素の光電変換素子として、埋め込み型のフォトダイオード１を用いるので、フォトダイオード１からの信号電荷の転送を完全化することができて、低ノイズ化されたより高画質の画像を得ることができると共に、高輝度な被写体を撮像する時でもブルーミングの抑圧機能を併せ持つこととなる。

図３は、図１に示す２次元増幅型固体撮像装置の他の動作を説明するタイミング図である。図２との違いは、読み出し動作を開始する前に期間Ｔｓｈｔが存在することである。これは、フォトダイオード１で光電変換された信号電荷の蓄積前に同時に全画素をリセットするためである。

上記期間Ｔｓｈｔにおいて、スイッチ回路１３への駆動パルスφＳと全行のリセットトランジスタ５のゲートに印加される駆動パルスφR(n)、φR(n')は、期間Ｔ１と同じ状態であるため、垂直信号線９と信号電荷蓄積部８とが短絡されて、垂直信号線９と信号電荷蓄積部８はともに電源電位ＶＤＤに維持されている。それと同時に、全画素の光電変換転送部１０内の転送トランジスタ２への駆動パルスφT(ｎ)、φT(ｎ')がハイレベルになって、転送トランジスタ２によりフォトダイオード１に蓄積された信号電荷が、信号電荷蓄積部８に完全に読み出される。上記垂直信号線９と信号電荷蓄積部８が電源電位ＶＤＤのため、全画素のフォトダイオード１に蓄積されている信号電荷が電源電位ＶＤＤに同時に掃出されるわけである。上記期間Ｔｓｈｔの後から、すべてのフォトダイオード１内で光電荷つまり信号電荷の蓄積が同時に開始されるが、期間Ｔ１以降の動作は既に図２に関して説明したシーケンスと同様である。これにより、従来、ローリングシャッタ動作に伴う光電荷の蓄積開始時間差により生じる画像の歪みを防止できて、時間歪の無い良好な画像が得ることができる。

(第２実施形態)
図４は、この発明の第２実施形態の増幅型固体撮像装置の一例としての２次元増幅型固体撮像装置の構成を示す回路図である。図４において、図１に示す第１実施形態の構成要素と同一構成要素は、同一参照番号を付して、説明を省略する。

この第２実施形態では、電荷増幅機構２１１は、ＭＯＳトランジスタ３と、信号電荷蓄積部８と、エンハンスメントタイプのリセットトランジスタ５５とからなる。

図１に示す第１実施形態では、ソースフォロワ回路の動作可能な下限は、垂直信号線９の電位と、ディプリージョンタイプのリセットトランジスタ５のオフ時のゲート下のポテンシャルとによって決定される。上記垂直信号線９の電位がそのポテンシャル以下に下がった場合、垂直信号線９からリセットトランジスタ５のゲート下を通過して信号電荷蓄積部８に電荷注入が起こって、正常な信号電荷（光電荷）の電荷増幅ができなくなってしまう。

そのため、図４に示す第２実施形態では、リセットトランジスタ５５をエンハンスメントタイプにして、上記現象に対して対策すると共に、信号電荷蓄積部８のリセットのための一定電位を、エンハンスメントタイプのリセットトランジスタ５５がオンすることが可能なように、電源電位ＶＤＤよりも低いリセット電位ＶＲＤとしている（第１実施形態では、リセット電位を、電源電位ＶＤＤにしている）。ここで、一定電位としてのリセット電位が高すぎると、過剰な信号電荷に対してリセットトランジスタ５５がオンできなくなる一方、リセット電位が低すぎると、ソースフォロワ回路の動作可能な上限が下がってソースフォロワ回路の動作のダイナミックレンジが狭くなる。

そこで、第２実施形態では、プロセスばらつきや温度変化などに追従して、常に最適なリセット電位ＶＲＤを出力するために、図５に示す電位発生回路３０を用いている。この電位発生回路３０は、上記リセットトランジスタ５５と同一構造の駆動トランジスタ１５５と定電流負荷トランジスタ３６とから構成されていて、駆動トランジスタ１５５と定電流負荷トランジスタ３６との接続点からリセット電位ＶＲＤをスイッチ回路１３に出力している。ここで、上記リセットトランジスタ５５と駆動トランジスタ１５５とが同一構造とは、それらの形態、寸法および構成要素の材料が実質的に同じことを言う。さらに、図示しないが、上記リセットトランジスタ５５と上記電位発生回路３０とは、同一半導体基板上に形成されている。

このように、上記リセットトランジスタ５５と上記電位発生回路３０とが同一半導体基板上に形成されていると共に、上記リセットトランジスタ５５と駆動トランジスタ１５５とが同一構造を有するから、上記リセットトランジスタ５５と駆動トランジスタ１５５とは、プロセスばらつきや温度変化があっても、閾値等の特性が同様に変化する。したがって、プロセスばらつきや温度変化があっても、常に最適なリセット電位ＶＲＤを出力して、上記ソースフォロワ回路のダイナミックレンジを狭めることなく、かつ、過剰な信号電荷に対してリセットトランジスタ５５をオンすることが可能である。

(第３実施形態)
図６は、この発明の第３実施形態の増幅型固体撮像装置の一例としての２次元増幅型固体撮像装置の構成を示す回路図である。図６において、図１に示す第１実施形態の構成要素と同一構成要素は、同一参照番号を付して、説明を省略する。

第３実施形態の２次元増幅型固体撮像装置は、２つの光電変換転送部１０，１０が１つの電荷増幅機構１１を共有している点と、それに合わせて垂直走査回路７５が第１実施形態の垂直走査回路２５と異なること以外は第１実施形態と同一の構成をしている。

図６では、複数行、複数列の画素の内、２行、１列のみを示し、他の行、列を省略している。図６において、２行ずつを一組として第ｎ組目、第ｉ列目の画素を示している。本明細書では、ｎ組目の行のうち１番目の行を、（ｎ、１）行と記載し、ｎ組目の行うち２番目の行を、（ｎ、２）行と記載する。

上記各画素は、光電変換転送部１０と信号電荷増幅機構１１から構成されるが、単一の信号電荷増幅機構１１が（ｎ、１）行の画素と（ｎ、２）行の画素に共有されている。すなわち、単一の信号電荷蓄積部８、単一の電荷増幅部としてのＭＯＳトランジスタ３および単一のリセットトランジスタ５からなる単一の電荷増幅機構１１が、（ｎ、１）行の画素と（ｎ、２）行の画素に共有されているのである。

図７を参照しながら、図６の第３実施形態の２次元増幅型固体撮像装置の動作を説明する。

まず、ｎ組目の（ｎ、１）行と（ｎ、２）行を順次選択した場合を説明する。図６および７に示すように、（ｎ、１）行の画素を選択した場合（読み出す場合）の期間Ｔ１からＴ５の動作は、第１実施形態のｎ行の画素を選択した場合の図２に示す期間Ｔ１からＴ５の動作と全く同じである。図７に示すように、垂直走査回路７５からの駆動パルスφT(ｎ、１)がハイレベルになって、（ｎ、１）行目の転送トランジスタ２がオン状態になって、フォトダイオード１に蓄積されていた信号電荷が信号電荷蓄積部８に転送される。そして、信号電荷増幅部としてのＭＯＳトランジスタ３から信号電荷が増幅して垂直信号線９に読み出される。１水平走査期間（１Ｈ）後、同様に、（ｎ、２）行目の画素の読み出しが行われる。すなわち、上記垂直走査回路７５からの駆動パルスφT(ｎ、２)がハイレベルになって、（ｎ、２）行目の転送トランジスタ２がオン状態になって、フォトダイオード１に蓄積されていた信号電荷が信号電荷蓄積部８に転送される。そして、信号電荷増幅部としてのＭＯＳトランジスタ３から信号電荷が増幅して垂直信号線９に読み出される。

次に、図７に示すように、非選択のｎ’行の場合は、図１の第１実施形態の増幅型固体撮像装置の例と全く同じである。すなわち、垂直走査回路７５からの駆動パルスφR(n')によってリセットトランジスタ５がオン状態であるから、非選択（非読み出し時）のｎ’行の増幅用のＭＯＳトランジスタ３はソースフォロワ回路として動作することはない。

このように、上記２次元増幅型固体撮像装置では、非選択行について、リセットトランジスタ５をオン状態にして垂直信号線９と信号電荷蓄積部８を短絡させるので、非選択行の信号電荷増幅部としてのＭＯＳトランジスタ３を動作しないようにすることができ、したがって、従来、１画素内に必要であった行選択用トランジスタが不必要になって、1画素当たりのトランジスタ数を削減することができる。

また、第１実施形態と同様に、第３実施形態の２次元増幅型固体撮像装置は、ディプリージョンタイプの転送トランジスタ２およびディプリージョンタイプのリセットトランジスタ５の機能によって、高輝度な被写体を撮像する時でもブルーミング抑圧機能を持つこととなる。

さらに、第３実施形態の２次元増幅型固体撮像装置は、２画素あたり１つの共通部１１、すなわち、単一の増幅手段１１が２画素に含まれているので、第１実施形態の増幅型固体撮像装置では３トランジスタ／１画素であったのものが、この第３実施形態では、４トランジスタ／２画素＝２トランジスタ／１画素となる。すなわち、第３実施形態の増幅型固体撮像装置では、１画素あたりのトランジスタの数をさらに削減することができる。

この第３実施形態では、２行分の光電変換転送部１０，１０が一つの電荷増幅機構１１を共有しているが、３行以上の光電変換転送部１０，１０，１０，…が単一の電荷増幅機構１１を共有してもよい。その場合は、さらに、１画素あたりのトランジスタの数を削減することができて、画素サイズの小型化に極めて貢献できる。

(第４実施形態)
図８は、この発明の第４実施形態の増幅型固体撮像装置の一例としての２次元増幅型固体撮像装置の構成を示す回路図である。

第３実施形態では、上下の２行の光電変換転送部１０，１０に対して共通の単一の電荷増幅機構１１を設けていたが、この第４実施形態では、左右の２列×上下の２行の光電変換転送部１０，１０，１０，１０に対して共通の単一の電荷増幅機構１１を設けている。したがって、４つの光電変換転送部１０，１０，１０，１０に対して、共通に、単一の信号電荷蓄積部８、単一の電荷増幅部としてのＭＯＳトランジスタ３および単一のリセットトランジスタ５からなる単一の電荷増幅機構１１が存在することになる。１画素は、１つの光電変換転送部１０と、共通の単一の電荷増幅機構１１とにより構成される。

図８に示すように、制御部の一例としての垂直走査回路１２５は、偶数列の光電変換転送部１０，１０の転送トランジスタ２、２のゲートに、駆動パルスφT(n,1E)，φT(n,2E)を出力する一方、奇数列の光電変換転送部１０，１０の転送トランジスタ２、２のゲートには、駆動パルスφT(n,1O)，φT(n,2O)を出力する。

上記構成の２次元増幅型固体撮像装置においては、上記垂直走査回路１２５がｎ組目の１行目または２行目、および、偶数列または奇数列を区別する駆動パルスφT(n,1E)，φT(n,2E)，φT(n,1O)，φT(n,2O)を転送トランジスタ２，２，２，２のゲートに出力して、フォトダイオード１，１，１，１のうちの読み出し画素に含まれる一つからの信号電荷を、転送トランジスタ２を通して信号電荷蓄積部８に転送する。

図９に示すように、第４実施形態の２次元増幅型固体撮像装置の動作は、選択画素（読み出し画素）についての期間Ｔ１からＴ５の動作は、第３実施形態の選択した画素についての図７に示す期間Ｔ１からＴ５の動作と全く同じであり、また、非選択画素（非読み出し画素）についても第３実施形態の非選択画素についての図７に示す動作と全く同じである。すなわち、非選択画素について、上記垂直走査回路１２５からの駆動パルスφＲ(ｎ)により、リセットトランジスタ５をオン状態にして、垂直信号線９と信号電荷蓄積部８を短絡させて、電荷増幅部としてのＭＯＳトランジスタ３を動作させないようにすることによって、従来、１画素内に必要であった行選択用トランジスタを不必要にして、1画素当たりのトランジスタ数を削減している点は、第３実施の形態と同様である。

また、第４実施形態の２次元増幅型固体撮像装置は、第１および３実施形態と同様に、ディプリージョンタイプの転送トランジスタ２およびディプリージョンタイプのリセットトランジスタ５の機能によって、高輝度な被写体を撮像する時でもブルーミング抑圧機能を持つ。

さらに、第４実施形態の２次元増幅型固体撮像装置は、４画素あたり１つの共通部１１、すなわち、単一の増幅手段１１が４画素に含まれているので、第３実施形態の増幅型固体撮像装置では２トランジスタ／１画素であったのものが、この第４実施形態では、６トランジスタ／４画素＝１．５トランジスタ／１画素となる。すなわち、第４実施形態の増幅型固体撮像装置では、１画素あたりのトランジスタの数をより一層削減することができる。

この第４実施形態では、２行分、２列分の光電変換転送部１０，１０，１０，１０が一つの電荷増幅機構１１を共有しているが、３行以上、３列以上の光電変換転送部１０，１０，１０，…が単一の電荷増幅機構１１を共有してもよい。その場合は、さらに、１画素あたりのトランジスタの数を削減することができて、画素サイズの小型化に極めて貢献できる。

(第５実施形態)
図１０は、本発明の第５実施形態の増幅型固体撮像装置の一例としての２次元増幅型固体撮像装置の構成を示す回路図である。

ここで、１０はすべての画素の各々に存在する光電変換転送部、３１１は画素に含まれる電荷増幅機構、１２は第ｉ列に存在する全ての電荷増幅機構３１１に対して共通の定電流負荷トランジスタ４からなる定電流負荷回路、２１３は上記定電流負荷トラジスタ４で構成される定電流負荷回路１２と一定電位（図１０では電源電位ＶＤＤ）とフローテイング状態を切り替えるスイッチ回路である。２２５は制御部の一例としての垂直走査回路である。上記光電変換転送部１０と電荷増幅機構３１１で単位画素を構成する。

図１０では、複数行および複数列にマトリクス状に配列された画素のうち、第ｎ行、第ｉ列目のみを示している。但し、ｎ，ｉは自然数である。

また、上記電荷増幅機構３１１は、上記光電変換転送部１０の転送トランジスタ２の出力側が接続された信号電荷蓄積部８と、この信号電荷蓄積部８に入力端子が接続される一方、電源側が垂直電源線７、出力端子が信号線としての垂直信号線９に接続された電荷増幅部の一例としてのＭＯＳトランジスタ３と、上記ＭＯＳトランジスタ３の入力端子としてのゲートと出力端子としてのソースとの間に接続されたリセットトランジスタ５５とからなる。上記ＭＯＳトランジスタ３は、定電流負荷トランジスタ４とともにドレイン接地型のソースフォロワ回路を構成する。

また、上記垂直信号線９を定電流負荷回路１２とリセット電位である一定電位（この場合、電源電位ＶＤＤ）とに切り替え、また、上記ＭＯＳトランジスタ３の電源線である垂直電源線７を一定電位（この場合、電源電位ＶＤＤ）かフローテイング状態に切り替えるための、スイッチ回路２１３を設けている。このスイッチ回路２１３は、垂直走査回路２２５からの駆動パルスφＳ２で制御される互いに逆相の切り替え用トランジスタ１３１，１３２、駆動パルスφＳ１で制御される切り替え用トランジスタ１３３からなる。

上記リセットトランジスタ５５、垂直走査回路２２５およびスイッチ回路２１３は、信号電荷の非読み出し期間に、上記ＭＯＳトランジスタ３のゲートとソースとを短絡して垂直信号線９側から上記信号電荷蓄積部８に一定の電位（リセット電位）を印可する電位入力機構の一例を構成する。

図１０に示すように、上記垂直走査回路２２５からの転送トランジスタ駆動信号線２１は、行方向に配列された複数の光電変換転送部１０（図１０では一つのみを示す）の転送トランジスタ２のゲートに接続している。また、上記垂直走査回路２２５からのリセットトランジスタ駆動信号線２２は、電荷増幅機構３１１のリセットトランジスタ５５のゲートに接続している。また、ｎ行目の光電変換転送部１０の転送トランジスタ２のゲートには、垂直走査回路２２５から転送トランジスタ駆動信号線２１を介して駆動パルスφT(ｎ)が印加され、ｎ行目の電荷増幅機構３１１のリセットトランジスタ５５のゲートには垂直走査回路２２５からリセットトランジスタ駆動信号線２２を介して駆動パルスφR(n)が印加される。また、上記垂直信号線９を定電流負荷回路１２と一定電位（電源電位ＶＤＤ）とに切り替えるために、垂直走査回路２２５から、スイッチ回路駆動信号線２３を介して駆動パルスφＳ２がスイッチ回路２１３の互いに逆相のトランジスタ１３１，１３２のゲートに印加される。また、上記垂直電源線７を一定電位（電源電位ＶＤＤ）とフローテイング状態に切り替えるために、垂直走査回路２２５から、スイッチ回路駆動信号線２４を介して駆動パルスφＳ１がスイッチ回路２１３のトランジスタ１３３のゲートに印加される。このトランジスタ１３３は、電源制御機構の一例を構成する。

図１０に示す２次元増幅型固体撮像装置の動作を、図１１を参照しながら説明する。まず、ｎ行が選択行つまり読み出し行である場合を説明する。

図１１に示すように、期間Ｔ１では、スイッチ回路２１３に入力される駆動パルスφＳ１がハイレベル、駆動パルスφＳ２がローレベルのため、垂直電源線７はフローテイング、垂直信号線９は電源電位ＶＤＤに接続される。また、ｎ行目の電荷増幅機構３１１のリセットトランジスタ５５のゲートに印加される駆動パルスφR(n)がハイレベルであるため、信号電荷蓄積部８の電位はＶＤＤ−Ｖｔｈ、垂直電源線７の電位はＶＤＤ−Ｖｔｈ−Ｖｔｈとなる。ここで、ＶｔｈはＭＯＳトランジスタ３やリセットトランジスタ５５の閾値電圧である。

次に、期間Ｔ２では、駆動パルスφＳ１がローレベルとなって、トランジスタ１３３がオン状態になって、垂直電源線７は電源電位ＶＤＤになるとともに、信号電荷蓄積部８の電位は垂直電源線７とのカップリング容量によるブートストラップ効果により電位がΔＶｂｓｔだけ上昇し、ＶＤＤ−Ｖｔｈ＋ΔＶｂｓｔとなる。ここで

ΔＶｂｓｔ＝２＊Ｖｔｈ＊Ｃｂｓｔ／（Ｃｂｓｔ＋Ｃｆｄ）（１）

であり、Ｃｂｓｔは信号電荷蓄積部８と垂直電源線７の間のカップリング容量、Ｃｆｄは信号電荷蓄積部８の寄生容量を表す。例えば、Ｃｂｓｔ＝１ｆＦ、Ｃｆｄ＝２ｆＦ、Ｖｔｈ＝０．６Ｖの時、ΔＶｂｓｔ＝０．４Ｖとなる。

上記カップリング容量Ｃｂｓｔは、信号電荷蓄積部８と垂直電源線７とを互いに近傍に位置させ、かつ、重なる部分が多くなるように配置することによって、十分に大きな値を持つようにしていて、ブートストラップ効果が得られるようにしている。

次に、期間Ｔ３では、駆動パルスφR(n)がローレベルとなって、リセットトランジスタ５５はオフ状態となる。

次に、期間Ｔ４では、駆動パルスφＳ２がハイレベルとなって、垂直信号線９は定電流負荷トランジスタ４に接続される。これにより、ブートストラップ効果で、ＶＤＤ−Ｖｔｈ＋ΔＶｂｓｔの電位となった信号電荷蓄積部８を入力として、電荷増幅部としてのＭＯＳトランジスタ３と定電流負荷トランジスタ４とで構成されたソースフォロワ回路の出力が、垂直信号線９に出力される。このときに得られる垂直信号線９の電位がこの画素の基準電位である。

次の期間Ｔ５は、画素のフォトダイオード１で光電変換された信号電荷が、信号電荷蓄積部８に読み出される期間である。駆動パルスφT(ｎ)がハイレベルになって、ｎ行目の転送トランジスタ２がオンになり、この転送トランジスタ２を通して、ｎ行目のフォトダイオード１に蓄積された信号電荷が、信号電荷蓄積部８に読み出される。

上記フォトダイオード１に蓄積された信号電荷が、信号電荷蓄積部８に完全に読み出された後、次の期間Ｔ６では、駆動パルスφT(ｎ)がローレベルとなって、転送トランジスタ２がオフになる。このため、上記信号電荷蓄積部８では、期間Ｔ４での電位から、信号電荷の転送による変化分だけずれた電位が保持され、その保持された信号レベル（電位）が上記ソースフォロワ回路で増幅されて、垂直信号線９に出力される。このときに得られる垂直信号線９の電位がこの画素の信号となる。

次の期間は、上記期間Ｔ１と同じであり、信号電荷蓄積部８の電位はＶＤＤ−Ｖｔｈ、垂直電源線７の電位はＶＤＤ−Ｖｔｈ−Ｖｔｈとなる。

以上の動作により、垂直信号線９において、期間Ｔ４の電位と期間Ｔ６の電位との差信号を後段のＣＤＳ(相関２重サンプリング)回路や差動アンプ回路あるいはクランプ回路(これらの回路は当業者に周知なので、説明は省略する)で取れば、ｎ行目の画素に入射した光により発生した電荷による実効的な信号が読み出される。

次に、非選択行ｎ’行の場合について説明する。ここで、ｎ’は自然数を表す。ｎ’行が非選択つまり信号電荷の非読み出し時には、垂直走査回路２２５からの駆動パルスφR(n’)が常時ハイレベルであり、駆動パルスφT(ｎ’)は常時ローレベルである。

期間Ｔ１からＴ２は、読み出し行と同じ動作であり電荷蓄積部８も同じ電位変化となる。

期間Ｔ３では、駆動パルスφR(n’)がハイレベルのままであるが、電荷蓄積部８も同じ電位である。

期間Ｔ４では、選択行ｎ行のソースフォロワ出力が垂直信号線９に低い電位として出力され、一方、非選択行ｎ’行の駆動パルスφR(n’)がハイレベルのままであるため、リセットトランジスタ５５を介して、電荷蓄積部８と垂直信号線９の電位が同一になる。これは、増幅部としてのＭＯＳトランジスタ３のゲートソース間電圧が０Ｖであることを意味し、非選択のｎ’行の増幅部としてのＭＯＳトランジスタ３はドレインソース間電流が流れないオフ状態となって、ソースフォロワ回路として動作することはない。

期間Ｔ５では、転送トランジスタ２のゲートに印可される駆動パルスφT(ｎ’)はローレベルを続けるため、転送トランジスタ２はオフ状態を続けて、フォトダイオード１から信号電荷が電荷蓄積部８に読み出されることが無い。また、期間Ｔ４と同様にＭＯＳトランジスタ３はドレインソース間電流が流れないオフ状態となって、ソースフォロワ回路として動作することはない。期間Ｔ６は期間Ｔ５と同様である。

また、各画素について、大部分の期間は上記期間Ｔ１（非読み出し期間）であって、この非読み出し期間には、リセットトランジスタ５５を介して、信号電荷蓄積部８から垂直信号線９へと電荷排出経路がある。そのため、高輝度な被写体の撮像時、フォトダイオード１に過剰信号電荷が生成されるが、この過剰信号電荷のためにソース電位が下がり、その結果ゲートソース間の電位差が上がり、零近くになってオン状態になったディプリージョンの転送トランジスタ２を通り、さらに、信号電荷蓄積部８およびリセットトランジスタ５５を通って、垂直信号線９へ排出される。このように、高輝度な被写体の撮像時にフォトダイオード１に生じる過剰信号電荷は、ディプリージョンタイプの転送トランジスタ２、信号電荷蓄積部８およびリセットトランジスタ５５からなるドレイン経路を通して垂直信号線９に排出されるから、この２次元増幅型固体撮像装置は、高輝度な被写体を撮像する時のブルーミングを抑圧する機能を持つこととなる。

上記構成の２次元増幅型固体撮像装置によれば、非選択行（非読み出し行）ｎ’について、垂直走査回路２２５からの駆動パルスφR(n')によってリセットトランジスタ５５をオン状態にして、信号出力時に垂直信号線９と信号電荷蓄積部８を短絡させるので、行選択用トランジスタを用いることなく、非選択行ｎ’の電荷増幅部であるＭＯＳトランジスタ３を動作させないようにすることができる。このように、従来、１画素内に必要であった行選択用トランジスタが不必要になるから、１画素当たりのトランジスタ数を削減することができて、小サイズで画素を形成することができる。このトランジスタのための面積の削減分をフォトダイオードに割り当てることで、画素サイズが小さくても高感度の増幅型固体撮像装置を実現できる。

また、上記構成の２次元増幅型固体撮像装置によれば、ブートストラップ効果によって電荷蓄積部８の電位を高電位に設定でき、ソースフォロワ回路の動作電圧の範囲を広げることができ、回路動作の高ダイナミックレンジが可能となる。画素のレイアウトを工夫することにより、Ｃｂｓｔの高容量化が可能な場合、さらに高ダイナミックレンジ動作ができる。例えばＣｂｓｔ＝２ｆＦの場合（Ｃｆｄ、Ｖｔｈは同様値）、ΔＶｂｓｔ＝０．６Ｖと上がる。

(第６実施形態)
図１２は、この発明の第６実施形態の増幅型固体撮像装置の一例としての２次元増幅型固体撮像装置の構成を示す回路図である。図１２において、図１０に示す第５実施形態の構成要素と同一構成要素は、同一参照番号を付して、説明を省略する。図１０との違いは、垂直電源線７は、所定電位ＶＲＤ１に接続され、垂直信号線９に与える電位が所定電位ＶＲＤ２となっていることが異なる。上記所定電位ＶＲＤ１およびＶＲＤ２は、図１３に示すように、変化する。上記所定電位ＶＲＤ１は、電源制御機構の一例としての電源制御部５００から出力されて、期間Ｔ３〜Ｔ７の間は、ハイレベルＶＤＤであり、期間Ｔ１，Ｔ２の間は、ローレベルＶＬである。上記電源制御部５００は、垂直走査回路２７５からの駆動パルスφＶＲＤ１により制御される。また、上記所定電位ＶＲＤ２は、図示しない電源制御部から出力されて、期間Ｔ２〜Ｔ７の間は、ハイレベルＶＤＤであり、期間Ｔ１の間は、ローレベルＶＬである。

図１２に示す２次元増幅型固体撮像装置の動作を、図１３を参照しながら説明する。まず、ｎ行が選択行つまり読み出し行である場合を説明する。

図１３に示すように、期間Ｔ１では、スイッチ回路１３に入力される駆動パルスφＳがローレベルのため、垂直信号線９は所定電位ＶＲＤ２に接続される。また、ｎ行目の電荷増幅機構３１１のリセットトランジスタ５５のゲートに印加される駆動パルスφR(n)がハイレベルであるため、結局、垂直電源線７の電位、信号電荷蓄積部８の電位、垂直信号線９に電位はすべてローレベルのＶＬになる。ここでＶＬ電位はディプリージョンタイプの転送トランジスタ２がオンしない程度の電位で約１Ｖ程度である。なぜならこれより低い電位であればディプリージョンタイプの転送トランジスタ２を介してフォトダイオード１へ電荷の注入が起こってしまう。

次に、期間Ｔ２では、所定電位ＶＲＤ２が電源電位ＶＤＤになるため、信号電荷蓄積部８の電位はＶＤＤ−Ｖｔｈとなる。ここで、ＶｔｈはＭＯＳトランジスタ３やリセットトランジスタ５５の閾値電圧である。

次に、期間Ｔ３では、所定電位ＶＲＤ１が電源電位ＶＤＤになるため、信号電荷蓄積部８の電位は同様なブートストラップ効果により電位がΔＶｂｓｔだけ上昇し、ＶＤＤ−Ｖｔｈ＋ΔＶｂｓｔとなる。ここで、

ΔＶｂｓｔ＝（ＶＤＤ−ＶＬ）＊Ｃｂｓｔ／（Ｃｂｓｔ＋Ｃｆｄ）（２）

であり、同様にＣｂｓｔは信号電荷蓄積部８と垂直電源線７の間のカップリング容量、Ｃｆｄは信号電荷蓄積部８の寄生容量を表す。例えばＣｂｓｔ＝１ｆＦ、Ｃｆｄ＝２ｆＦ、ＶＬ＝１Ｖ、ＶＤＤ＝２．８Ｖの時、ΔＶｂｓｔ＝０．６Ｖとなる。

次に、期間Ｔ４では、駆動パルスφR(n)がローレベルとなって、リセットトランジスタ５５はオフ状態となる。

次に、期間Ｔ５では、駆動パルスφＳがハイレベルとなって、垂直信号線９は定電流負荷トランジスタ４に接続される。これにより、ブートストラップ効果によりＶＤＤ−Ｖｔｈ＋ΔＶｂｓｔの電位となった信号電荷蓄積部８を入力として、電荷増幅部としてのＭＯＳトランジスタ３と定電流負荷トランジスタ４とで構成されたソースフォロワ回路の出力が、垂直信号線９に出力される。このときに得られる垂直信号線９の電位がこの画素の基準電位である。

次の期間Ｔ６は、画素のフォトダイオード１で光電変換された信号電荷が、信号電荷蓄積部８に読み出される期間である。駆動パルスφT(ｎ)がハイレベルになって、ｎ行目の転送トランジスタ２がオンになり、この転送トランジスタ２を通して、ｎ行目のフォトダイオード１に蓄積された信号電荷が、信号電荷蓄積部８に読み出される。

上記フォトダイオード１に蓄積された信号電荷が、信号電荷蓄積部８に完全に読み出された後、次の期間Ｔ７では、駆動パルスφT(ｎ)がローレベルとなって、転送トランジスタ２がオフになる。このため、上記信号電荷蓄積部８では、期間Ｔ５での電位から、信号電荷の転送による変化分だけずれた電位が保持され、その保持された信号レベル（電位）が上記ソースフォロワ回路で増幅されて、垂直信号線９に出力される。このときに得られる垂直信号線９の電位がこの画素の信号となる。

次の期間は、上記期間Ｔ１と同じであり、信号電荷蓄積部８の電位、垂直電源線７の電位はＶＬとなる。

以上の動作により、垂直信号線９において、期間Ｔ５の電位と期間Ｔ７の電位との差信号を後段のＣＤＳ(相関２重サンプリング)回路や差動アンプ回路あるいはクランプ回路(これらの回路は当業者に周知なので、説明は省略する)で取れば、ｎ行目の画素に入射した光により発生した電荷による実効的な信号が読み出される。

非選択行ｎ’行の場合については第５実施形態と同様である。

また、各画素について、第５実施形態と同様に大部分の期間は上記期間Ｔ１（非読み出し期間）であって、この非読み出し期間には、リセットトランジスタ５５を介して、信号電荷蓄積部８から垂直信号線９へと電荷排出経路があるため、高輝度な被写体を撮像する時のブルーミングを抑圧する機能を持つこととなる。

また第５実施形態と同様に、上記構成の２次元増幅型固体撮像装置によれば、非選択行（非読み出し行）ｎ’について、垂直走査回路２５からの駆動パルスφR(n')によってリセットトランジスタ５５をオン状態にして、信号出力時に垂直信号線９と信号電荷蓄積部８を短絡させるので、行選択用トランジスタを用いることなく、非選択行ｎ’の電荷増幅部であるＭＯＳトランジスタ３を動作させないようにすることができる。このように、従来、１画素内に必要であった行選択用トランジスタが不必要になるから、１画素当たりのトランジスタ数を削減することができて、小サイズで画素を形成することができる。このトランジスタのための面積の削減分をフォトダイオードに割り当てることで、画素サイズが小さくても高感度の増幅型固体撮像装置を実現できる。

また、上記構成の２次元増幅型固体撮像装置によれば、ブートストラップ効果によって電荷蓄積部８の電位を第５実施形態より、さらに高電位に設定でき、ソースフォロワ回路の動作電圧の範囲を広げることができ、回路動作の高ダイナミックレンジが可能となる。画素のレイアウトを工夫することにより、Ｃｂｓｔの高容量化が可能な場合、さらに高ダイナミックレンジ動作ができる。例えばＣｂｓｔ＝２ｆＦの場合（Ｃｆｄ、Ｖｔｈ、ＶＬは同様値）、ΔＶｂｓｔ＝０．９Ｖと上がる。

また、やはり同様に上記画素の光電変換素子として、埋め込み型のフォトダイオード１を用いるので、フォトダイオード１からの信号電荷の転送を完全化することができて、低ノイズ化されたより高画質の画像を得ることができると共に、高輝度な被写体を撮像する時でもブルーミングの抑圧機能を併せ持つこととなる。

(第７実施形態)
図１４は、この発明の第７実施形態の増幅型固体撮像装置の一例としての２次元増幅型固体撮像装置の構成を示す回路図である。図１４において、図１２に示す第６実施形態の構成要素と同一構成要素は、同一参照番号を付して説明を省略する。図１２との違いは、垂直電源線７と垂直信号線９は、所定電位ＶＲＤと定電流負荷回路１２とに、制御パルスφＳ１、φＳ２によって制御されるスイッチ回路３１３を介して接続される点である。このスイッチ回路３１３は、電源制御機構の一例を構成する。

図１４に示す２次元増幅型固体撮像装置の動作を、図６を参照しながら説明する。まず、ｎ行が選択行つまり読み出し行である場合を説明する。

図１５に示すように、期間Ｔ１では、スイッチ回路３１３に入力される駆動パルスφＳ１、φＳ２ともローレベルのため、垂直信号線９は電位ＶＲＤに接続される。またｎ行目の電荷増幅機構３１１のリセットトランジスタ５５のゲートに印加される駆動パルスφR(n)がハイレベルであるため、結局、垂直電源線７の電位、信号電荷蓄積部８の電位、垂直信号線９に電位はすべて所定電位ＶＲＤ、この場合ＶＬになる。ここで、ＶＬ電位は第６実施形態と同様、ディプリージョンタイプの転送トランジスタ２がオンしない程度の電位で約１Ｖ程度である。

次に、期間Ｔ２では、所定電位ＶＲＤが電源電位ＶＤＤになるため、信号電荷蓄積部８の電位はＶＤＤ−Ｖｔｈとなる。一方、駆動パルスφＳ１がハイレベルになるため垂直電源線７には定電流負荷１２に接続され、電位はＶＤＤ−Ｖｔｈ−Ｖｔｈとなる。

ここで、Ｖｔｈは前記と同様にＭＯＳトランジスタ３やリセットトランジスタ５５の閾値電圧である。

次に、期間Ｔ３では、駆動パルスφＳ１がローレベルになるため垂直電源線７は所定ＶＲＤ、この場合、ＶＤＤ電位になるため、信号電荷蓄積部８の電位はブートストラップ効果により電位がΔＶｂｓｔだけ上昇し、ＶＤＤ−Ｖｔｈ＋ΔＶｂｓｔとなる。ここで、

ΔＶｂｓｔ＝２＊Ｖｔｈ＊Ｃｂｓｔ／（Ｃｂｓｔ＋Ｃｆｄ）（３）

であり、第５実施形態と同様のブートストラップ効果ΔＶｂｓｔが得られる。

期間Ｔ５以降は、第６の実施形態と同様である。

以上の動作により、やはり同様に、垂直信号線９において、期間Ｔ５の電位と期間Ｔ７の電位との差信号を後段のＣＤＳ(相関２重サンプリング)回路や差動アンプ回路あるいはクランプ回路(これらの回路は当業者に周知なので、説明は省略する)で取れば、ｎ行目の画素に入射した光により発生した電荷による実効的な信号が読み出される。

また、各画素について、第５実施形態と同様に大部分の期間は上記期間Ｔ１（非読み出し期間）であって、この非読み出し期間には、リセットトランジスタ５５を介して、信号電荷蓄積部８から垂直信号線９へと電荷排出経路があるため、高輝度な被写体を撮像する時のブルーミングを抑圧する機能を持つこととなるのも同様である。

また、第５実施形態と同様に、上記構成の２次元増幅型固体撮像装置によれば、非選択行（非読み出し行）ｎ’について、垂直走査回路３２５からの駆動パルスφR(n')によってリセットトランジスタ５５をオン状態にして、信号出力時に垂直信号線９と信号電荷蓄積部８を短絡させるので、行選択用トランジスタを用いることなく、非選択行ｎ’の電荷増幅部であるＭＯＳトランジスタ３を動作させないようにすることができる。このように、従来、１画素内に必要であった行選択用トランジスタが不必要になるから、１画素当たりのトランジスタ数を削減することができて、小サイズで画素を形成することができる。このトランジスタのための面積の削減分をフォトダイオードに割り当てることで、画素サイズが小さくても高感度の増幅型固体撮像装置を実現できる。

また、上記構成の２次元増幅型固体撮像装置によれば、ブートストラップ効果によって電荷蓄積部８の電位を高電位に設定でき、ソースフォロワ回路の動作電圧の範囲を広げることができ、回路動作の高ダイナミックレンジが可能となる。画素のレイアウトを工夫することにより、カップリング容量Ｃｂｓｔの高容量化が可能な場合、さらに高ダイナミックレンジ動作ができることも同様である。

(第８実施形態)
図１６は、この発明の第８実施形態の増幅型固体撮像装置の一例としての２次元増幅型固体撮像装置の構成を示す回路図である。図１６において、図１４に示す第７実施形態の構成要素と同一構成要素は、同一参照番号を付して説明を省略する。図１４との違いは、垂直電源線７を定電流負荷１２に接続するためのスイッチ回路４１３内のトランジスタ１３４の代わりに高抵抗１３５がトランジスタ１３３と並列に挿入されている点である。オン時のトランジスタ１３３は、低抵抗の一例である。

図１６に示す２次元増幅型固体撮像装置の動作を、図１７を参照しながら説明する。まず、ｎ行が選択行つまり読み出し行である場合を説明する。

図１７に示すように、期間Ｔ１では、電源制御機構の一例としてのスイッチ回路４１３に入力される駆動パルスφＳ１、φＳ２ともローレベルのため、垂直信号線９は所定電位ＶＲＤに接続される。また、ｎ行目の電荷増幅機構３１１のリセットトランジスタ５５のゲートに印加される駆動パルスφR(n)がハイレベルであるため、結局、垂直電源線７の電位、信号電荷蓄積部８の電位、垂直信号線９に電位はすべて所定電位ＶＲＤ、この場合ＶＬになる。ここで、ＶＬ電位は第６実施形態と同様、ディプリージョンタイプの転送トランジスタ２がオンしない程度の電位で約１Ｖ程度である。

次に、期間Ｔ２では、所定ＶＲＤが電源電位ＶＤＤになるため、信号電荷蓄積部８の電位はＶＤＤ−Ｖｔｈとなる。一方、制御パルスφＳ１がハイレベルになるため高抵抗接続された垂直電源線７はＶＬからＶＤＤへゆっくりと上がってゆく。この時定数は信号電荷蓄積部８の電位がＶＤＤ−Ｖｔｈとなる時定数に比べ十分大きいため、信号電荷蓄積部８の電位はＶＤＤ−Ｖｔｈになってから、さらにブートストラップ効果により徐々にΔＶｂｓｔだけ電位上昇し、ＶＤＤ−Ｖｔｈ＋ΔＶｂｓｔとなる。ここで、

ΔＶｂｓｔ＝（ＶＤＤ−ＶＬ）＊Ｃｂｓｔ／（Ｃｂｓｔ＋Ｃｆｄ）（４）

であり、第５実施形態と同様のブートストラップ効果ΔＶｂｓｔが得られる。

次に、期間Ｔ３では、制御パルスφＳ１がローレベルになるため垂直電源線７は所定電位ＶＲＤ、この場合、ＶＤＤ電位に低抵抗で接続され、以降は低抵抗接続である。

期間Ｔ４以降は、第６実施形態と同様である。

以上の動作により、やはり同様に、垂直信号線９において、期間Ｔ５の電位と期間Ｔ７の電位との差信号を後段のＣＤＳ(相関２重サンプリング)回路や差動アンプ回路あるいはクランプ回路(これらの回路は当業者に周知なので、説明は省略する)で取れば、ｎ行目の画素に入射した光により発生した電荷による実効的な信号が読み出される。
非選択行ｎ’行の場合については第５実施形態と同様である。

また第５実施形態と同様に、上記構成の２次元増幅型固体撮像装置によれば、非選択行（非読み出し行）ｎ’について、垂直走査回路２５からの駆動パルスφR(n')によってリセットトランジスタ５５をオン状態にして、信号出力時に垂直信号線９と信号電荷蓄積部８を短絡させるので、行選択用トランジスタを用いることなく、非選択行ｎ’の電荷増幅部であるＭＯＳトランジスタ３を動作させないようにすることができる。このように、従来、１画素内に必要であった行選択用トランジスタが不必要になるから、１画素当たりのトランジスタ数を削減することができて、小サイズで画素を形成することができる。このトランジスタのための面積の削減分をフォトダイオードに割り当てることで、画素サイズが小さくても高感度の増幅型固体撮像装置を実現できることも同様である。

また、上記構成の２次元増幅型固体撮像装置によれば、ブートストラップ効果によって電荷蓄積部８の電位を高電位に設定でき、ソースフォロワ回路の動作電圧の範囲を広げることができ、回路動作の高ダイナミックレンジが可能となる。画素のレイアウトを工夫することにより、Ｃｂｓｔの高容量化が可能な場合、さらに高ダイナミックレンジ動作ができることも同様である。

(第９実施形態)
図１８は、この発明の第９実施形態の増幅型固体撮像装置の一例としての２次元増幅型固体撮像装置の構成を示す回路図である。図１８において、図１０に示す第５実施形態の構成要素と同一構成要素は、同一参照番号を付して、説明を省略する。

第９実施形態の２次元増幅型固体撮像装置は、２つの光電変換転送部１０，１０が１つの電荷増幅機構３１１を共有している点と、それに合わせて垂直走査回路４２５が第５実施形態の垂直走査回路２２５と異なること以外は第５実施形態と同一の構成をしている。

図１８では、複数行、複数列の画素の内、２行、１列のみを示し、他の行、列を省略している。図１８において、２行ずつを一組として第ｎ組目、第ｉ列目の画素を示している。本明細書では、ｎ組目の行のうち１番目の行を、（ｎ、１）行と記載し、ｎ組目の行うち２番目の行を、（ｎ、２）行と記載する。

上記各画素は、光電変換転送部１０と信号電荷増幅機構３１１から構成されるが、単一の信号電荷増幅機構３１１が（ｎ、１）行の画素と（ｎ、２）行の画素に共有されている。すなわち、単一の信号電荷蓄積部８、単一の電荷増幅部としてのＭＯＳトランジスタ３および単一のリセットトランジスタ５５からなる単一の電荷増幅機構３１１が、（ｎ、１）行の画素と（ｎ、２）行の画素に共有されているのである。

図１９を参照しながら、図１８の第９実施形態の２次元増幅型固体撮像装置の動作を説明する。

まず、ｎ組目の（ｎ、１）行と（ｎ、２）行を順次選択した場合を説明する。図１８および１９に示すように、（ｎ、１）行の画素を選択した場合（読み出す場合）の期間Ｔ１からＴ６の動作は、第５実施形態のｎ行の画素を選択した場合の図１１に示す期間Ｔ１からＴ６の動作と全く同じである。図１９に示すように、垂直走査回路４２５からの駆動パルスφT(ｎ、１)がハイレベルになって、（ｎ、１）行目の転送トランジスタ２がオン状態になって、フォトダイオード１に蓄積されていた信号電荷が信号電荷蓄積部８に転送される。そして、信号電荷増幅部としてのＭＯＳトランジスタ３から信号電荷が増幅して垂直信号線９に読み出される。１水平走査期間（１Ｈ）後、同様に、（ｎ、２）行目の画素の読み出しが行われる。すなわち、上記垂直走査回路４２５からの駆動パルスφT(ｎ、２)がハイレベルになって、（ｎ、２）行目の転送トランジスタ２がオン状態になって、フォトダイオード１に蓄積されていた信号電荷が信号電荷蓄積部８に転送される。そして、信号電荷増幅部としてのＭＯＳトランジスタ３から信号電荷が増幅して垂直信号線９に読み出される。

次に、図１９に示すように、非選択のｎ’行の場合は、図１０の第５実施形態の増幅型固体撮像装置の例と全く同じである。すなわち、垂直走査回路４２５からの駆動パルスφR(n')によってリセットトランジスタ５５がオン状態であるから、非選択（非読み出し時）のｎ’行の増幅用のＭＯＳトランジスタ３はソースフォロワ回路として動作することはない。

このように、上記２次元増幅型固体撮像装置では、非選択行について、リセットトランジスタ５５をオン状態にして垂直信号線９と信号電荷蓄積部８を短絡させるので、非選択行の信号電荷増幅部としてのＭＯＳトランジスタ３を動作しないようにすることができ、したがって、従来、１画素内に必要であった行選択用トランジスタが不必要になって、１画素当たりのトランジスタ数を削減することができる。

また、第５実施形態と同様に、第９実施形態の２次元増幅型固体撮像装置は、ディプリージョンタイプの転送トランジスタ２およびリセットトランジスタ５５の機能によって、高輝度な被写体を撮像する時でもブルーミング抑圧機能を持つこととなる。

さらに、第９実施形態の２次元増幅型固体撮像装置は、２画素あたり１つの共通部１１、すなわち、単一の増幅手段１１が２画素に含まれているので、第５実施形態の増幅型固体撮像装置では３トランジスタ／１画素であったのものが、この第９実施形態では、４トランジスタ／２画素＝２トランジスタ／１画素となる。すなわち、第９実施形態の増幅型固体撮像装置では、１画素あたりのトランジスタの数をさらに削減することができる。

この第９実施形態では、２行分の光電変換転送部１０，１０が一つの電荷増幅機構３１１を共有しているが、３行以上の光電変換転送部１０，１０，１０，…が単一の電荷増幅機構３１１を共有してもよい。その場合は、さらに、１画素あたりのトランジスタの数を削減することができて、画素サイズの小型化に極めて貢献できる。

図１はこの発明の第１実施形態の２次元増幅型固体撮像装置の構成を示す回路図である。図２はこの発明の第１実施形態の２次元増幅型固体撮像装置の駆動パルスのタイミングチャートである。図３はこの発明の第１実施形態の２次元増幅型固体撮像装置の他の駆動パルスのタイミングチャートである。図４はこの発明の第２実施形態の２次元増幅型固体撮像装置の構成を示す回路図である。図５はこの発明の第２実施形態の２次元増幅型固体撮像装置の電位発生回路の構成を示す回路図である。図６はこの発明の第３実施形態の２次元増幅型固体撮像装置の構成を示す回路図である。図７はこの発明の第３実施形態の２次元増幅型固体撮像装置の駆動パルスのタイミングチャートである。図８はこの発明の第４実施形態の２次元増幅型固体撮像装置の構成を示す回路図である。図９はこの発明の第４実施形態の２次元増幅型固体撮像装置の駆動パルスのタイミングチャートである。図１０はこの発明の第５実施形態の２次元増幅型固体撮像装置の構成を示す回路図である。図１１はこの発明の第５実施形態の２次元増幅型固体撮像装置の駆動パルスのタイミングチャートである。図１２はこの発明の第６実施形態の２次元増幅型固体撮像装置の構成を示す回路図である。図１３はこの発明の第６実施形態の２次元増幅型固体撮像装置の駆動パルスのタイミングチャートである。図１４はこの発明の第７実施形態の２次元増幅型固体撮像装置の構成を示す回路図である。図１５はこの発明の第７実施形態の２次元増幅型固体撮像装置の駆動パルスのタイミングチャートである。図１６はこの発明の第８実施形態の２次元増幅型固体撮像装置の構成を示す回路図である。図１７はこの発明の第８実施形態の２次元増幅型固体撮像装置の駆動パルスのタイミングチャートである。図１８はこの発明の第９実施形態の２次元増幅型固体撮像装置の構成を示す回路図である。図１９はこの発明の第９実施形態の２次元増幅型固体撮像装置の駆動パルスのタイミングチャートである。図２０は従来の２次元増幅型固体撮像装置の構成を示す回路図である。図２１は従来の２次元増幅型固体撮像装置の駆動パルスのタイミングチャートである。

符号の説明

１…フォトダイオード
２…転送トランジスタ
３…増幅用トランジスタ
４…定電流負荷トランジスタ
５，５５…リセットトランジスタ
８…信号電荷蓄積部
９…垂直信号線
１０…光電変換転送部
１１，２１１，３１１…電荷増幅機構
１２…定電流負荷回路
１３，２１３，３１３，４１３…スイッチ回路
２１…転送トランジスタ駆動信号線
２２…リセットトランジスタ駆動信号線
２３…垂直信号線切り替え駆動信号線
２５，７５，１２５，２２５，２７５，３２５，４２５…垂直走査回路
５００…電源制御部

Claims

光電変換素子と上記光電変換素子の信号電荷を転送する転送トランジスタとを有すると共に、画素毎に設けられた複数の光電変換転送部と、
上記光電変換転送部の転送トランジスタの出力側が接続された信号電荷蓄積部に、入力端子が接続される一方、出力端子が信号線に接続されて、上記信号電荷の量を増幅して読み出すと共に、画素に含まれる電荷増幅部と、
上記信号電荷の非読み出し期間に、上記電荷増幅部の入力端子と出力端子とを短絡して上記信号線側から上記信号電荷蓄積部に電位を印加する電位入力機構と
を備えることを特徴とする増幅型固体撮像装置。
請求項１に記載の増幅型固体撮像装置において、
上記光電変換素子が埋め込み型のフォトダイオードであり、
上記転送トランジスタがディプリージョンタイプである
ことを特徴とする増幅型固体撮像装置。
請求項１に記載の増幅型固体撮像装置において、
上記電荷増幅部は、ＭＯＳトランジスタからなって、上記入力端子がゲート、上記出力端子がソースのソースフォロワ形式であり、
上記電位入力機構は、上記信号電荷の非読み出し期間に、上記ＭＯＳトランジスタの上記ゲートと上記ソースとを短絡して上記電荷増幅部の増幅動作を止める
ことを特徴する増幅型固体撮像装置。
請求項１に記載の増幅型固体撮像装置において、
上記電位入力機構は、
上記電荷増幅部の入力端子と出力端子との間に接続されたリセットトランジスタと、
上記信号線の電位を一定の電位に切り替えるスイッチ回路と、
上記信号電荷の非読み出し期間に、上記リセットトランジスタをオンにする制御部と
を含むことを特徴とする増幅型固体撮像装置。
請求項４に記載の増幅型固体撮像装置において、
上記リセットトランジスタはディプリージョンタイプである
ことを特徴とする増幅型固体撮像装置。
請求項４に記載の増幅型固体撮像装置において、
上記リセットトランジスタはエンハンスメントタイプであり、
上記リセットトランジスタの構造と同一構造のトランジスタを含むと共に、上記一定の電位を上記スイッチ回路に出力する電位発生回路を
備え、
上記電位発生回路と上記リセットトランジスタとは同一半導体基板上に形成されている
ことを特徴とする増幅型固体撮像装置。
請求項４に記載の増幅型固体撮像装置において、
上記スイッチ回路は、上記信号線を上記一定の電位とソースフォロワ形式の負荷回路とに切り替える
ことを特徴とする増幅型固体撮像装置。
請求項１に記載の増幅型固体撮像装置において、
上記複数の光電変換転送部の複数の転送トランジスタの出力側が、一つの上記電荷増幅部の入力側に接続されて、上記電荷増幅部が複数の画素に共有されていることを特徴とする増幅型固体撮像装置。
請求項１に記載の増幅型固体撮像装置において、
上記電荷増幅部の電源線に印加される電位を制御する電源制御機構
を備えることを特徴とする増幅型固体撮像装置。
請求項９に記載の増幅型固体撮像装置において、
上記電荷増幅部の電源線と上記信号電荷蓄積部とは、上記電源制御機構によって上記電源線の電位を上昇させたときに、上記信号電荷蓄積部の電位が上昇するようなカップリング容量を有するように、配置されている
ことを特徴とする増幅型固体撮像装置。
請求項９に記載の増幅型固体撮像装置において、
上記光電変換素子が埋め込み型のフォトダイオードであり、
上記転送トランジスタがディプリージョンタイプである
ことを特徴とする増幅型固体撮像装置。
請求項９に記載の増幅型固体撮像装置において、
上記電荷増幅部は、ＭＯＳトランジスタからなって、上記入力端子がゲート、上記出力端子がソースのソースフォロワ形式であり、
上記電位入力機構は、上記信号電荷の非読み出し期間に、上記ＭＯＳトランジスタの上記ゲートと上記ソースとを短絡して上記電荷増幅部の増幅動作を止める
ことを特徴する増幅型固体撮像装置。
請求項９に記載の増幅型固体撮像装置において、
上記電位入力機構は、
上記電荷増幅部の入力端子と出力端子との間に接続されたリセットトランジスタと、
上記信号線の電位を一定の電位に切り替えるスイッチ回路と、
上記信号電荷の非読み出し期間に、上記リセットトランジスタをオンにする制御部と
を含むことを特徴とする増幅型固体撮像装置。
請求項１３に記載の増幅型固体撮像装置において、
上記スイッチ回路は、上記信号線を上記一定の電位とソースフォロワ形式の負荷回路とに切り替える
ことを特徴とする増幅型固体撮像装置。
請求項９に記載の増幅型固体撮像装置において、
上記電源制御機構は、上記電荷増幅部の電源線を、一定電位とフローテイング電位とに切り替える
ことを特徴とする増幅型固体撮像装置。
請求項９に記載の増幅型固体撮像装置において、
上記電源制御機構は、上記電荷増幅部の電源線を、互いに異なる所定電位に切り替える
ことを特徴とする増幅型固体撮像装置。
請求項９に記載の増幅型固体撮像装置において、
上記電源制御機構は、上記電荷増幅部の電源線を、互いに異なる所定電位と、ソースフォロワ形式の負荷回路とに切り替える
ことを特徴とする増幅型固体撮像装置。
請求項９に記載の増幅型固体撮像装置において、
上記電源制御機構は、上記電荷増幅部の電源線と所定電位とを、切り替えられる低抵抗または高抵抗を介して接続する
ことを特徴とする増幅型固体撮像装置。
請求項９に記載の増幅型固体撮像装置において、
上記複数の光電変換転送部の複数の転送トランジスタの出力側が、一つの上記電荷増幅部の入力側に接続されて、上記電荷増幅部が複数の画素に共有されている
ことを特徴とする増幅型固体撮像装置。