JP2006310598A - 薄膜パターン形成方法、薄膜積層体及びトンネル磁気抵抗素子 - Google Patents

Abstract

【課題】 従来のものよりもパターンの微細化を図ることができる薄膜パターン形成方法、薄膜積層体及びトンネル磁気抵抗素子を提供すること。
【解決手段】 トンネル磁気抵抗素子１０は、基板１００と、この基板１００上に形成された下部電極膜１１１と、この下部電極膜１１１と対向して形成された上部電極膜１４１とを備え、下部電極膜１１１と上部電極膜１４１との間には、下部電極膜１１１上に形成された接合膜１１２と、この接合膜１１２を被覆する被覆膜１１３と、ライン状に形成された第１の絶縁膜１３１と、第２の絶縁膜１３３とを備え、接合膜１１２及び被覆膜１１３は、下部電極膜１１１と上部電極膜１４１との間において微細なドットパターンとして形成される。
【選択図】 図１

Description

本発明は、薄膜パターン形成方法、薄膜積層体及びトンネル磁気抵抗素子に関する。

従来の薄膜パターン形成方法としては、例えば特許文献１の従来の技術欄に示された電子線リソグラフィによるパターンの形成方法が知られている。この方法によれば、半導体基板上に形成された薄膜に電子線レジストを塗布した後、この電子線レジストに電子線を照射してレジストマスクを形成し、このレジストマスクを用いてエッチング処理を施すことによって、レジストマスクに対応した微細なパターンの薄膜が得られるようになっている。

上記従来の薄膜パターン形成方法を、２つの電極間において電圧又は電流が印加される構造を有する素子における薄膜のドットパターンの形成に適用することは容易である。ここでは、トンネル磁気抵抗素子における強磁性トンネル接合を有する接合膜のドットパターンの形成に適用する例を挙げ、図４を用いて具体的に説明する。

図４に示すように、電子線露光及び現像処理による電子線リソグラフィを用いた従来の薄膜パターン形成方法においては、基板２００に下部電極膜２１１と、接合膜２１２と、被覆膜２１３とが順次積層された積層膜上に、下地レジスト２２１と電子線レジスト膜２２２とからなるレジストを塗布し、電子線リソグラフィにより微細なレジストのドットパターン（以下「レジストドットパターン」という。）２２０を形成し（図４（ａ））、レジストドットパターン２２０をマスクとして接合膜２１２と被覆膜２１３とをエッチングし（図４（ｂ））、レジストドットパターン２２０をマスクとして絶縁膜２３１を堆積し（図４（ｃ））、レジストドットパターン２２０とレジストドットパターン２２０上に堆積された余分な絶縁膜２３２とを取り除き（図４（ｄ））、積層膜の微細なドットパターンとして露出した絶縁膜２１３上に上部電極２４１が形成される（図４（ｅ））。

特開平９−３１２２５３号公報（第２頁）

しかしながら、従来の薄膜パターン形成方法では、レジストドットパターンと積層膜表面とが接する面の大きさが諸条件により限定され、積層膜のドットパターンの微細化が図れないという問題があった。

具体的には、従来の薄膜パターン形成方法では、レジストドットパターンをマスクとして加工するため、積層膜のドットパターンの微細化を図るにはレジストドットパターンの微細化を図る必要がある。しかしながら、レジストドットパターンの微細化を図ろうとすると、レジストドットパターンと積層膜表面とが接する面（以下「ドットパターン面」という。）の面積が小さくなって密着力が低下してしまい、現像やリンス処理の際にレジストドットパターンが流れてしまったり、当初の位置からずれたりする。したがって、密着力の確保のためにドットパターン面の大きさの下限が決まってしまう。その結果、従来の薄膜パターン形成方法では、ドットパターン面は、一辺が１００ｎｍ以上の正方形、又は４辺のうちの少なくとも２辺が１００ｎｍ以上の長方形となってしまい、積層膜のドットパターンの微細化が図れないという問題があった。

本発明は、このような問題を解決するためになされたものであり、従来のものよりもパターンの微細化を図ることができる薄膜パターン形成方法、薄膜積層体及びトンネル磁気抵抗素子を提供するものである。

本発明の薄膜パターン形成方法は、磁性体、半導体及び超伝導体のいずれかを含む薄膜を形成する工程と、前記薄膜上の第１の方向に第１のライン状レジストパターンを形成する工程と、前記第１のライン状レジストパターンをマスクとして前記薄膜を膜厚方向に所定厚さだけ除去する工程と、前記薄膜が除去された厚さとほぼ同一な厚さで絶縁膜を形成する工程と、前記絶縁膜上に前記第１の方向とは異なる第２の方向に第２のライン状レジストパターンを形成する工程と、前記第２のライン状レジストパターンをマスクとして前記薄膜を膜厚方向に所定厚さだけ除去する工程とを含み、前記第１のライン状レジストパターンでマスクされた領域と前記第２のライン状レジストパターンでマスクされた領域とが重なる領域に前記薄膜のドットパターンを形成する構成を有している。

この構成により、本発明の薄膜パターン形成方法は、第１及び第２のライン状レジストパターンをマスクとして微細化されたドットパターンを形成することができ、従来のものよりもパターンの微細化を図ることができる。

また、本発明の薄膜パターン形成方法は、前記第１及び前記第２のライン状レジストパターンを形成する工程が、それぞれ、所定の現像液に対して侵食性を有する下地レジスト膜を形成する工程と、前記下地レジスト膜上に電子線レジスト膜を形成する工程と、前記電子線レジスト膜に電子線を照射して露光する工程と、前記現像液によって現像処理する工程とを含む構成を有している。

この構成により、本発明の薄膜パターン形成方法は、電子線リソグラフィによって、第１及び第２のライン状レジストパターンを微細化して形成することができ、従来のものよりもパターンの微細化を図ることができる。

さらに、本発明の薄膜パターン形成方法は、前記薄膜上に被覆膜を形成する工程を含み、前記第１のライン状レジストパターンは、前記被覆膜上に形成される構成を有している。

この構成により、本発明の薄膜パターン形成方法は、被覆膜によって薄膜を保護することができる。

本発明の薄膜積層体は、第１の薄膜と、この第１の薄膜上にライン状に形成されたライン状絶縁膜と、前記第１の薄膜上に形成された第２の薄膜とを備え、前記第１の薄膜は、前記ライン状絶縁膜の延在方向とは異なる方向に形成されたライン状のレジストパターンの除去跡を含み、前記第２の薄膜は、前記ライン状絶縁膜と交差する前記レジストパターンの除去跡上にドット状に形成された構成を有している。

この構成により、本発明の薄膜積層体は、従来のものよりも微細化されたドット状の第２の薄膜を備えることとなる。

また、本発明の薄膜積層体は、前記第２の薄膜を挟んで前記第１の薄膜に対向して形成された第３の薄膜を備え、前記第１の薄膜及び前記第３の薄膜は、それぞれ導電性を有し、前記第２の薄膜は、磁性体、半導体及び超伝導体のいずれかを含み、前記第１及び前記第３の薄膜によって所定の電圧及び電流のいずれかが印加される構成を有している。

この構成により、本発明の薄膜積層体は、従来のものよりも微細化された磁性体、半導体又は超伝導体が所定の電圧又は電流で動作することとなる。

さらに、本発明のトンネル磁気抵抗素子は、薄膜積層体を備え、第２の薄膜が強磁性トンネル接合を有する構成を有している。

この構成により、本発明のトンネル磁気抵抗素子は、従来のものよりも微細化された磁性体がトンネル磁気抵抗効果を有することとなる。

本発明は、従来のものよりもパターンの微細化を図ることができるという効果を有する薄膜パターン形成方法、薄膜積層体及びトンネル磁気抵抗素子を提供することができるものである。

以下、本発明の実施の形態のトンネル磁気抵抗素子について説明する。なお、本実施の形態においては、個体磁気メモリに利用されるトンネル磁気抵抗素子を例に挙げて説明する。

まず、本実施の形態のトンネル磁気抵抗素子の構成について図１を用いて説明する。図１は、本実施の形態のトンネル磁気抵抗素子を部分断面で表した斜視図である。

図１に示すように、本実施の形態のトンネル磁気抵抗素子１０は、基板１００と、この基板１００上に形成された下部電極膜１１１と、この下部電極膜１１１と対向して形成された上部電極膜１４１とを備え、下部電極膜１１１と上部電極膜１４１との間には、下部電極膜１１１上に形成された接合膜１１２と、この接合膜１１２を被覆する被覆膜１１３と、ライン状に形成された第１の絶縁膜１３１と、第２の絶縁膜１３３とを備えている。ここで、接合膜１１２及び被覆膜１１３は、下部電極膜１１１と上部電極膜１４１との間において微細なドットパターンとして形成されている。なお、下部電極膜１１１、接合膜１１２及び第１の絶縁膜１３１は、本発明の薄膜積層体を構成している。

基板１００は、例えばガラス材料によって構成される。下部電極膜１１１は、例えばＣｕ、Ａｕ、Ｔａ等の多層膜によって構成され、基板１００上に積層されている。

接合膜１１２は、強磁性トンネル接合を有する多層膜によって構成されている。この多層膜は、反強磁性層と、固着層と呼ばれる強磁性層と、自由層と呼ばれる強磁性層と、非磁性層とを含んでいる。固着層のスピンの向きと自由層のスピンの向きとが平行か反平行かによって多層膜の電気抵抗が異なる磁気抵抗効果を利用して、２値のディジタル値「１」又は「０」のデータが接合膜１１２に記憶されるようになっている。

接合膜１１２は、例えばＩｒＭｎ／ＣｏＦｅ／Ａｌ_２Ｏ_３／ＣｏＦｅの多層膜によって構成される。この表記方法は、多層膜が４層で構成されていることを表したものであり、記号「／」は各層の界面を示している。なお、接合膜１１２の構成は、前述のものに限定されるものではなく、ＩｒＭｎ／ＣｏＦｅ／Ｆｅ／ＭｇＯ／Ｆｅ、ＩｒＭｎ／ＣｏＦｅ／ＭｇＯ／ＣｏＦｅ、ＰｔＭｎ／ＣｏＦｅ／Ｒｕ／ＣｏＦｅＢ／ＭｇＯ／ＣｏＦｅ等の多層膜で構成してもよい。また、接合膜１１２は、本発明の第２の薄膜を構成している。

被覆膜１１３は、例えばＲｕ、Ｔａ等によって構成され、接合膜１１２上に形成されている。なお、被覆膜１１３を接合膜１１２上に形成する構成とした方が好ましいが、被覆膜１１３を形成しない構成としてもかまわない。

第１の絶縁膜１３１及び第２の絶縁膜１３３は、例えばＳｉＯ_２（二酸化シリコン）によって構成され、下部電極膜１１１と上部電極膜１４１とに挟まれている。なお、第１の絶縁膜１３１は、本発明のライン状絶縁膜を構成している。また、下部電極膜１１１及び上部電極膜１４１は、それぞれ、本発明の第１の薄膜及び第３の薄膜を構成している。

本実施の形態のトンネル磁気抵抗素子１０は、前述のように構成されているので、接合膜１１２にデータを記憶したり、接合膜１１２に記憶されたデータを読み出したりすることができるようになっている。以下、トンネル磁気抵抗素子１０の動作を説明する。

まず、データの記憶は、図示していないが、下部電極膜１１１の下方あるいは上部電極膜１４１の上方に互いに直交するよう配置された２本の電流線に電流を流してそれぞれ磁界を発生させ、それらの合成磁界を用いて、接合膜１１２を構成する２つの強磁性層のスピンの向きを互いに平行又は反平行に制御することによって、「１」又は「０」のデータが記憶される。

一方、データの読み出しは、下部電極膜１１１と上部電極膜１４１とを介し、接合膜１１２に対して膜厚方向に電流を流し、磁気抵抗効果を利用して接合膜１１２の電気抵抗値の大きさに基づいて、記録されたデータが「１」か「０」かが判定される。

次に、本実施の形態のトンネル磁気抵抗素子１０の製造方法及び薄膜パターン形成方法について図２及び図３を用いて説明する。

まず、基板１００の上面に下部電極膜１１１、接合膜１１２、被覆膜１１３を順次積層する。さらに、被覆膜１１３の上面に現像液に対して侵食性を有する下地レジスト１２１と、電子線に対して架橋反応を示すネガ型の電子線レジスト１２２とを順次塗布した後、電子線リソグラフィによって第１のライン状レジストパターン１２０を形成する（図２（ａ））。第１のライン状レジストパターン１２０は、例えば幅８０ｎｍ、長さ１０μｍの寸法で形成するのが好ましい。この構成により、例えば幅８０ｎｍ、長さ８０ｎｍの寸法で形成した場合よりも密着力を確保することができるので、第１のライン状レジストパターン１２０が以後の工程で流れてしまったり、当初の位置からずれたりすることを防止することができる。

具体的には、下地レジスト１２１と電子線レジスト１２２とを被覆膜１１３の上面に塗布した後、例えば、３ｎｍφのスポット径に絞り込んだ電子線を電子線レジスト１２２表面の幅８０ｎｍ、長さ１０μｍの領域内にくまなく走査して照射した後に現像液に浸して現像処理を施すことにより、電子線レジスト１２２が照射されて感光した領域が残され、感光しなかった領域が除去されて、第１のライン状レジストパターン１２０が形成される。

次いで、第１のライン状レジストパターン１２０をマスクとして、例えばドライエッチング技術を用いて、接合膜１１２及び被覆膜１１３を除去する（図２（ｂ））。具体的には、例えばＡｒ、Ｋｒ等の不活性ガスプラズマを高電圧に加速したイオンを照射し、イオンのスパッタリング作用を利用してエッチングを行うイオントリミング法や、一酸化炭素のような活性ガスにアンモニアガスを添付した混合ガスのプラズマを用いて活性ガスイオンと強磁性材料を構成するＦｅ、Ｃｏ等の遷移金属元素とを反応させることにより遷移金属カルボニル化合物を生成し、生成された遷移金属カルボニル化合物の蒸発作用を利用してエッチングを行う反応性イオンエッチング法等のドライエッチング技術を用いるのが好ましい。

なお、図２（ｂ）においては、第１のライン状レジストパターン１２０をマスクとして、多層膜で構成された接合膜１１２の全部を除去した状態を示しているが、多層膜のうちの被覆膜１１３側の一部の層をエッチングで除去する工程としてもよい。例えば、接合膜１１２がＩｒＭｎ／ＣｏＦｅ／Ａｌ_２Ｏ_３／ＣｏＦｅの多層膜で構成されている場合、被覆膜１１３側からＣｏＦｅ又はＡｌ_２Ｏ_３までをエッチングで除去する工程としてもよい。

引き続き、第１のライン状レジストパターン１２０をマスクとして、例えばＳｉＯ_２を堆積し絶縁膜を形成する（図２（ｃ））。ここで、下部電極膜１１１上に形成された絶縁膜を第１の絶縁膜１３１と呼称し、第１のライン状レジストパターン１２０上に形成された絶縁膜を余分な絶縁膜１３２と呼称する。なお、第１の絶縁膜１３１の膜厚は、前述のエッチングによって除去された厚さと同程度となるように設定する。

次いで、第１のライン状レジストパターン１２０上に形成された余分な絶縁膜１３２を例えば有機溶剤に浸して第１のライン状レジストパターン１２０と共に除去する（図２（ｄ））。その結果、被覆膜１１３がライン状に露出する状態となる。

さらに、第１の絶縁膜１３１及びライン状の被覆膜１１３の上面に現像液に対して侵食性を有する下地レジスト１２４と、電子線に対して架橋反応を示すネガ型の電子線レジスト１２５とを順次塗布した後、第１のライン状レジストパターン１２０を形成した方向とほぼ直交する方向に、電子線リソグラフィによって第２のライン状レジストパターン１２３を形成する（図２（ｅ））。第２のライン状レジストパターン１２３は、前述の第１のライン状レジストパターン１２０と同様な寸法で形成するのが好ましい。この構成により、例えば幅８０ｎｍ、長さ８０ｎｍの寸法で形成した場合よりも密着力を確保することができるので、第２のライン状レジストパターン１２３が以後の工程で流れてしまったり、当初の位置からずれたりすることを防止することができる。

続いて、第２のライン状レジストパターン１２３をマスクとして、例えば前述のドライエッチング技術を用いて、接合膜１１２、被覆膜１１３及び第１の絶縁膜１３１を除去する（図２（ｆ））。その結果、第１のライン状レジストパターン１２０でマスクされた領域と、第２のライン状レジストパターン１２３でマスクされた領域とが重なる領域に接合膜１１２の微細なドットパターン１５０が形成される。

また、図２（ｆ）に示すように、第１のライン状レジストパターン１２０の除去跡１１１ａが下部電極膜１１１上に形成されるので、換言すれば、微細なドットパターン１５０は、第１の絶縁膜１３１と交差する第１のライン状レジストパターン１２０の除去跡１１１ａ上に形成されることとなる。この微細なドットパターン１５０が下部電極膜１１１に接するドットパターン面は、一辺がほぼ８０ｎｍの正方形となる。ここで、図２（ｆ）においては、第１のライン状レジストパターン１２０の除去跡１１１ａが凹状に形成された例を示しているが、これに限定されるものではなく、例えば凸状に形成されてもかまわない。

なお、図２（ｆ）においては、図２（ｂ）と同様、多層膜で構成された接合膜１１２の全てをエッチングで除去した状態を示しているが、前述のように接合膜１１２を構成する多層膜の一部を除去する工程としてもよい。また、図２（ｆ）においては、第１の絶縁膜１３１のうち第２のライン状レジストパターン１２３でマスクされていない領域に形成されたもの全てがエッチングされた状態を示しているが、これに限定されるものではない。

次いで、第２のライン状レジストパターン１２３をマスクとして、例えばＳｉＯ_２を堆積し絶縁膜を形成する（図３（ｇ））。ここで、下部電極膜１１１上に形成された絶縁膜を第２の絶縁膜１３３と呼称し、第２のライン状レジストパターン１２３上に形成された絶縁膜を余分な絶縁膜１３４と呼称する。なお、第２の絶縁膜１３３の膜厚は、図２（ｆ）を用いて説明したエッチング処理によって除去された厚さと同程度となるように設定する。

さらに、第２のライン状レジストパターン１２３上に形成された余分な絶縁膜１３４を例えば有機溶剤に浸して第２のライン状レジストパターン１２３と共に除去する（図３（ｈ））。その結果、被覆膜１１３が正方形状に露出する状態となる。

そして、例えばＣｕ、Ａｕ、Ｔａ等の多層膜によって構成された上部電極膜１４１を例えば電子ビーム蒸着法によって形成する（図３（ｉ））。

以上のように、本実施の形態の薄膜パターン形成方法によれば、第１のライン状レジストパターンでマスクされた領域と第２のライン状レジストパターンでマスクされた領域とが重なった領域に接合膜１１２の微細なドットパターン１５０を形成する工程を含むので、従来のものよりも接合膜１１２の微細化を図ることができる。

なお、前述の実施の形態において、接合膜１１２の微細なドットパターン１５０を１つ形成する例を挙げて説明したが、本発明はこれに限定されるものではなく、本実施の形態の薄膜パターン形成方法によって、例えばマトリックス状に微細なドットパターン１５０を複数形成することも容易である。

この構成により、本実施の形態のトンネル磁気抵抗素子１０は、強磁性トンネル接合を有する接合膜１１２をドットパターン面の一辺が１００ｎｍ以下のサイズで形成することができるので、トンネル磁気抵抗素子を用いた個体磁気メモリのデータ記憶する記憶セルのサイズを従来のものよりも微細に形成して高密度化することができ、高容量化を図ることができる。

また、前述の実施の形態において、個体磁気メモリに利用されるトンネル磁気抵抗素子を例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば、強磁性体／非磁性体／強磁性体を用いたスピン注入素子、磁性体／半導体ヘテロ接合を用いたスピントロニクスデバイス、半導体ヘテロ接合を用いた量子デバイス、ジョセフソン接合を用いた高周波スイッチング素子等に適用しても同様な効果が得られる。

また、前述の実施の形態において、ネガ型の電子線レジストを用いる例を挙げて説明したが、本発明はこれに限定されるものではなく、ポジ型の電子線レジストを用いる構成としても同様な効果が得られる。

また、前述の実施の形態において、第１のライン状レジストパターン１２０と第２のライン状レジストパターン１２３とがほぼ直交する構成の例を挙げて説明したが、本発明はこれに限定されるものではなく、所定の角度で交差させる構成としても同様な効果が得られる。

本実施の形態のトンネル磁気抵抗素子の部分断面の斜視図 （ａ）本実施の形態のトンネル磁気抵抗素子に係る第１のライン状レジストパターンが形成された状態を示す斜視図 （ｂ）本実施の形態のトンネル磁気抵抗素子に係る第１のライン状レジストパターンをマスクとして、接合膜及び被覆膜が除去された状態を示す斜視図 （ｃ）本実施の形態のトンネル磁気抵抗素子に係る第１のライン状レジストパターンをマスクとして、絶縁膜が形成された状態を示す斜視図 （ｄ）第１のライン状レジストパターンが除去された状態を示す斜視図 （ｅ）本実施の形態のトンネル磁気抵抗素子に係る第２のライン状レジストパターンが形成された状態を示す斜視図 （ｆ）本実施の形態のトンネル磁気抵抗素子に係る第２のライン状レジストパターンをマスクとして、接合膜、被覆膜及び第１の絶縁膜が除去された状態を示す斜視図 （ｇ）本実施の形態のトンネル磁気抵抗素子に係る第２のライン状レジストパターンをマスクとして、絶縁膜が形成された状態を示す斜視図 （ｈ）本実施の形態のトンネル磁気抵抗素子に係る第２のライン状レジストパターンが除去された状態を示す斜視図 （ｉ）本実施の形態のトンネル磁気抵抗素子に係る上部電極膜が形成された状態を示す斜視図 （ａ）従来の薄膜パターン形成方法によって、微細なレジストのドットパターンが形成された状態を示す斜視図 （ｂ）従来の薄膜パターン形成方法によって、レジストドットパターンをマスクとして接合膜と被覆膜とがエッチングされた状態を示す斜視図 （ｃ）従来の薄膜パターン形成方法によって、レジストドットパターンをマスクとして絶縁膜が堆積された状態を示す斜視図 （ｄ）従来の薄膜パターン形成方法によって、レジストドットパターンとレジストドットパターン上に堆積された余分な絶縁膜とが取り除かれた状態を示す斜視図 （ｅ）従来の薄膜パターン形成方法によって、微細なドットパターン上に上部電極が形成された状態を示す斜視図

符号の説明

１０ トンネル磁気抵抗素子
１００ 基板
１１１ 下部電極膜（第１の薄膜、薄膜積層体）
１１１ａ 第１のライン状レジストパターンの除去跡
１１２ 接合膜（第２の薄膜、薄膜積層体）
１１３ 被覆膜
１２０ 第１のライン状レジストパターン
１２１ 下地レジスト
１２２ 電子線レジスト
１２３ 第２のライン状レジストパターン
１２４ 下地レジスト
１２５ 電子線レジスト
１３１ 第１の絶縁膜（ライン状絶縁膜、薄膜積層体）
１３２ 余分な絶縁膜
１３３ 第２の絶縁膜
１３４ 余分な絶縁膜
１４１ 上部電極膜（第３の薄膜）
１５０ 微細なドットパターン

Claims (6)

1. 磁性体、半導体及び超伝導体のいずれかを含む薄膜を形成する工程と、前記薄膜上の第１の方向に第１のライン状レジストパターンを形成する工程と、前記第１のライン状レジストパターンをマスクとして前記薄膜を膜厚方向に所定厚さだけ除去する工程と、前記薄膜が除去された厚さとほぼ同一な厚さで絶縁膜を形成する工程と、前記絶縁膜上に前記第１の方向とは異なる第２の方向に第２のライン状レジストパターンを形成する工程と、前記第２のライン状レジストパターンをマスクとして前記薄膜を膜厚方向に所定厚さだけ除去する工程とを含み、
   前記第１のライン状レジストパターンでマスクされた領域と前記第２のライン状レジストパターンでマスクされた領域とが重なる領域に前記薄膜のドットパターンを形成することを特徴とする薄膜パターン形成方法。
2. 前記第１及び前記第２のライン状レジストパターンを形成する工程は、それぞれ、所定の現像液に対して侵食性を有する下地レジスト膜を形成する工程と、前記下地レジスト膜上に電子線レジスト膜を形成する工程と、前記電子線レジスト膜に電子線を照射して露光する工程と、前記現像液によって現像処理する工程とを含むことを特徴とする請求項１に記載の薄膜パターン形成方法。
3. 前記薄膜上に被覆膜を形成する工程を含み、前記第１のライン状レジストパターンは、前記被覆膜上に形成されることを特徴とする請求項１又は請求項２に記載の薄膜パターン形成方法。
4. 第１の薄膜と、この第１の薄膜上にライン状に形成されたライン状絶縁膜と、前記第１の薄膜上に形成された第２の薄膜とを備え、
   前記第１の薄膜は、前記ライン状絶縁膜の延在方向とは異なる方向に形成されたライン状のレジストパターンの除去跡を含み、前記第２の薄膜は、前記ライン状絶縁膜と交差する前記レジストパターンの除去跡上にドット状に形成されたことを特徴とする薄膜積層体。
5. 前記第２の薄膜を挟んで前記第１の薄膜に対向して形成された第３の薄膜を備え、
   前記第１及び前記第３の薄膜は、それぞれ導電性を有し、前記第２の薄膜は、磁性体、半導体及び超伝導体のいずれかを含み、前記第１及び前記第３の薄膜によって所定の電圧及び電流のいずれかが印加されることを特徴とする請求項４に記載の薄膜積層体。
6. 請求項５に記載の薄膜積層体を備え、前記第２の薄膜は、強磁性トンネル接合を有することを特徴とするトンネル磁気抵抗素子。

Images