JP2006310598A - 薄膜パターン形成方法、薄膜積層体及びトンネル磁気抵抗素子 - Google Patents
薄膜パターン形成方法、薄膜積層体及びトンネル磁気抵抗素子 Download PDFInfo
- Publication number
- JP2006310598A JP2006310598A JP2005132107A JP2005132107A JP2006310598A JP 2006310598 A JP2006310598 A JP 2006310598A JP 2005132107 A JP2005132107 A JP 2005132107A JP 2005132107 A JP2005132107 A JP 2005132107A JP 2006310598 A JP2006310598 A JP 2006310598A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- line
- pattern
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electron Beam Exposure (AREA)
- Hall/Mr Elements (AREA)
Abstract
【課題】 従来のものよりもパターンの微細化を図ることができる薄膜パターン形成方法、薄膜積層体及びトンネル磁気抵抗素子を提供すること。
【解決手段】 トンネル磁気抵抗素子10は、基板100と、この基板100上に形成された下部電極膜111と、この下部電極膜111と対向して形成された上部電極膜141とを備え、下部電極膜111と上部電極膜141との間には、下部電極膜111上に形成された接合膜112と、この接合膜112を被覆する被覆膜113と、ライン状に形成された第1の絶縁膜131と、第2の絶縁膜133とを備え、接合膜112及び被覆膜113は、下部電極膜111と上部電極膜141との間において微細なドットパターンとして形成される。
【選択図】 図1
【解決手段】 トンネル磁気抵抗素子10は、基板100と、この基板100上に形成された下部電極膜111と、この下部電極膜111と対向して形成された上部電極膜141とを備え、下部電極膜111と上部電極膜141との間には、下部電極膜111上に形成された接合膜112と、この接合膜112を被覆する被覆膜113と、ライン状に形成された第1の絶縁膜131と、第2の絶縁膜133とを備え、接合膜112及び被覆膜113は、下部電極膜111と上部電極膜141との間において微細なドットパターンとして形成される。
【選択図】 図1
Description
本発明は、薄膜パターン形成方法、薄膜積層体及びトンネル磁気抵抗素子に関する。
従来の薄膜パターン形成方法としては、例えば特許文献1の従来の技術欄に示された電子線リソグラフィによるパターンの形成方法が知られている。この方法によれば、半導体基板上に形成された薄膜に電子線レジストを塗布した後、この電子線レジストに電子線を照射してレジストマスクを形成し、このレジストマスクを用いてエッチング処理を施すことによって、レジストマスクに対応した微細なパターンの薄膜が得られるようになっている。
上記従来の薄膜パターン形成方法を、2つの電極間において電圧又は電流が印加される構造を有する素子における薄膜のドットパターンの形成に適用することは容易である。ここでは、トンネル磁気抵抗素子における強磁性トンネル接合を有する接合膜のドットパターンの形成に適用する例を挙げ、図4を用いて具体的に説明する。
図4に示すように、電子線露光及び現像処理による電子線リソグラフィを用いた従来の薄膜パターン形成方法においては、基板200に下部電極膜211と、接合膜212と、被覆膜213とが順次積層された積層膜上に、下地レジスト221と電子線レジスト膜222とからなるレジストを塗布し、電子線リソグラフィにより微細なレジストのドットパターン(以下「レジストドットパターン」という。)220を形成し(図4(a))、レジストドットパターン220をマスクとして接合膜212と被覆膜213とをエッチングし(図4(b))、レジストドットパターン220をマスクとして絶縁膜231を堆積し(図4(c))、レジストドットパターン220とレジストドットパターン220上に堆積された余分な絶縁膜232とを取り除き(図4(d))、積層膜の微細なドットパターンとして露出した絶縁膜213上に上部電極241が形成される(図4(e))。
しかしながら、従来の薄膜パターン形成方法では、レジストドットパターンと積層膜表面とが接する面の大きさが諸条件により限定され、積層膜のドットパターンの微細化が図れないという問題があった。
具体的には、従来の薄膜パターン形成方法では、レジストドットパターンをマスクとして加工するため、積層膜のドットパターンの微細化を図るにはレジストドットパターンの微細化を図る必要がある。しかしながら、レジストドットパターンの微細化を図ろうとすると、レジストドットパターンと積層膜表面とが接する面(以下「ドットパターン面」という。)の面積が小さくなって密着力が低下してしまい、現像やリンス処理の際にレジストドットパターンが流れてしまったり、当初の位置からずれたりする。したがって、密着力の確保のためにドットパターン面の大きさの下限が決まってしまう。その結果、従来の薄膜パターン形成方法では、ドットパターン面は、一辺が100nm以上の正方形、又は4辺のうちの少なくとも2辺が100nm以上の長方形となってしまい、積層膜のドットパターンの微細化が図れないという問題があった。
本発明は、このような問題を解決するためになされたものであり、従来のものよりもパターンの微細化を図ることができる薄膜パターン形成方法、薄膜積層体及びトンネル磁気抵抗素子を提供するものである。
本発明の薄膜パターン形成方法は、磁性体、半導体及び超伝導体のいずれかを含む薄膜を形成する工程と、前記薄膜上の第1の方向に第1のライン状レジストパターンを形成する工程と、前記第1のライン状レジストパターンをマスクとして前記薄膜を膜厚方向に所定厚さだけ除去する工程と、前記薄膜が除去された厚さとほぼ同一な厚さで絶縁膜を形成する工程と、前記絶縁膜上に前記第1の方向とは異なる第2の方向に第2のライン状レジストパターンを形成する工程と、前記第2のライン状レジストパターンをマスクとして前記薄膜を膜厚方向に所定厚さだけ除去する工程とを含み、前記第1のライン状レジストパターンでマスクされた領域と前記第2のライン状レジストパターンでマスクされた領域とが重なる領域に前記薄膜のドットパターンを形成する構成を有している。
この構成により、本発明の薄膜パターン形成方法は、第1及び第2のライン状レジストパターンをマスクとして微細化されたドットパターンを形成することができ、従来のものよりもパターンの微細化を図ることができる。
また、本発明の薄膜パターン形成方法は、前記第1及び前記第2のライン状レジストパターンを形成する工程が、それぞれ、所定の現像液に対して侵食性を有する下地レジスト膜を形成する工程と、前記下地レジスト膜上に電子線レジスト膜を形成する工程と、前記電子線レジスト膜に電子線を照射して露光する工程と、前記現像液によって現像処理する工程とを含む構成を有している。
この構成により、本発明の薄膜パターン形成方法は、電子線リソグラフィによって、第1及び第2のライン状レジストパターンを微細化して形成することができ、従来のものよりもパターンの微細化を図ることができる。
さらに、本発明の薄膜パターン形成方法は、前記薄膜上に被覆膜を形成する工程を含み、前記第1のライン状レジストパターンは、前記被覆膜上に形成される構成を有している。
この構成により、本発明の薄膜パターン形成方法は、被覆膜によって薄膜を保護することができる。
本発明の薄膜積層体は、第1の薄膜と、この第1の薄膜上にライン状に形成されたライン状絶縁膜と、前記第1の薄膜上に形成された第2の薄膜とを備え、前記第1の薄膜は、前記ライン状絶縁膜の延在方向とは異なる方向に形成されたライン状のレジストパターンの除去跡を含み、前記第2の薄膜は、前記ライン状絶縁膜と交差する前記レジストパターンの除去跡上にドット状に形成された構成を有している。
この構成により、本発明の薄膜積層体は、従来のものよりも微細化されたドット状の第2の薄膜を備えることとなる。
また、本発明の薄膜積層体は、前記第2の薄膜を挟んで前記第1の薄膜に対向して形成された第3の薄膜を備え、前記第1の薄膜及び前記第3の薄膜は、それぞれ導電性を有し、前記第2の薄膜は、磁性体、半導体及び超伝導体のいずれかを含み、前記第1及び前記第3の薄膜によって所定の電圧及び電流のいずれかが印加される構成を有している。
この構成により、本発明の薄膜積層体は、従来のものよりも微細化された磁性体、半導体又は超伝導体が所定の電圧又は電流で動作することとなる。
さらに、本発明のトンネル磁気抵抗素子は、薄膜積層体を備え、第2の薄膜が強磁性トンネル接合を有する構成を有している。
この構成により、本発明のトンネル磁気抵抗素子は、従来のものよりも微細化された磁性体がトンネル磁気抵抗効果を有することとなる。
本発明は、従来のものよりもパターンの微細化を図ることができるという効果を有する薄膜パターン形成方法、薄膜積層体及びトンネル磁気抵抗素子を提供することができるものである。
以下、本発明の実施の形態のトンネル磁気抵抗素子について説明する。なお、本実施の形態においては、個体磁気メモリに利用されるトンネル磁気抵抗素子を例に挙げて説明する。
まず、本実施の形態のトンネル磁気抵抗素子の構成について図1を用いて説明する。図1は、本実施の形態のトンネル磁気抵抗素子を部分断面で表した斜視図である。
図1に示すように、本実施の形態のトンネル磁気抵抗素子10は、基板100と、この基板100上に形成された下部電極膜111と、この下部電極膜111と対向して形成された上部電極膜141とを備え、下部電極膜111と上部電極膜141との間には、下部電極膜111上に形成された接合膜112と、この接合膜112を被覆する被覆膜113と、ライン状に形成された第1の絶縁膜131と、第2の絶縁膜133とを備えている。ここで、接合膜112及び被覆膜113は、下部電極膜111と上部電極膜141との間において微細なドットパターンとして形成されている。なお、下部電極膜111、接合膜112及び第1の絶縁膜131は、本発明の薄膜積層体を構成している。
基板100は、例えばガラス材料によって構成される。下部電極膜111は、例えばCu、Au、Ta等の多層膜によって構成され、基板100上に積層されている。
接合膜112は、強磁性トンネル接合を有する多層膜によって構成されている。この多層膜は、反強磁性層と、固着層と呼ばれる強磁性層と、自由層と呼ばれる強磁性層と、非磁性層とを含んでいる。固着層のスピンの向きと自由層のスピンの向きとが平行か反平行かによって多層膜の電気抵抗が異なる磁気抵抗効果を利用して、2値のディジタル値「1」又は「0」のデータが接合膜112に記憶されるようになっている。
接合膜112は、例えばIrMn/CoFe/Al2O3/CoFeの多層膜によって構成される。この表記方法は、多層膜が4層で構成されていることを表したものであり、記号「/」は各層の界面を示している。なお、接合膜112の構成は、前述のものに限定されるものではなく、IrMn/CoFe/Fe/MgO/Fe、IrMn/CoFe/MgO/CoFe、PtMn/CoFe/Ru/CoFeB/MgO/CoFe等の多層膜で構成してもよい。また、接合膜112は、本発明の第2の薄膜を構成している。
被覆膜113は、例えばRu、Ta等によって構成され、接合膜112上に形成されている。なお、被覆膜113を接合膜112上に形成する構成とした方が好ましいが、被覆膜113を形成しない構成としてもかまわない。
第1の絶縁膜131及び第2の絶縁膜133は、例えばSiO2(二酸化シリコン)によって構成され、下部電極膜111と上部電極膜141とに挟まれている。なお、第1の絶縁膜131は、本発明のライン状絶縁膜を構成している。また、下部電極膜111及び上部電極膜141は、それぞれ、本発明の第1の薄膜及び第3の薄膜を構成している。
本実施の形態のトンネル磁気抵抗素子10は、前述のように構成されているので、接合膜112にデータを記憶したり、接合膜112に記憶されたデータを読み出したりすることができるようになっている。以下、トンネル磁気抵抗素子10の動作を説明する。
まず、データの記憶は、図示していないが、下部電極膜111の下方あるいは上部電極膜141の上方に互いに直交するよう配置された2本の電流線に電流を流してそれぞれ磁界を発生させ、それらの合成磁界を用いて、接合膜112を構成する2つの強磁性層のスピンの向きを互いに平行又は反平行に制御することによって、「1」又は「0」のデータが記憶される。
一方、データの読み出しは、下部電極膜111と上部電極膜141とを介し、接合膜112に対して膜厚方向に電流を流し、磁気抵抗効果を利用して接合膜112の電気抵抗値の大きさに基づいて、記録されたデータが「1」か「0」かが判定される。
次に、本実施の形態のトンネル磁気抵抗素子10の製造方法及び薄膜パターン形成方法について図2及び図3を用いて説明する。
まず、基板100の上面に下部電極膜111、接合膜112、被覆膜113を順次積層する。さらに、被覆膜113の上面に現像液に対して侵食性を有する下地レジスト121と、電子線に対して架橋反応を示すネガ型の電子線レジスト122とを順次塗布した後、電子線リソグラフィによって第1のライン状レジストパターン120を形成する(図2(a))。第1のライン状レジストパターン120は、例えば幅80nm、長さ10μmの寸法で形成するのが好ましい。この構成により、例えば幅80nm、長さ80nmの寸法で形成した場合よりも密着力を確保することができるので、第1のライン状レジストパターン120が以後の工程で流れてしまったり、当初の位置からずれたりすることを防止することができる。
具体的には、下地レジスト121と電子線レジスト122とを被覆膜113の上面に塗布した後、例えば、3nmφのスポット径に絞り込んだ電子線を電子線レジスト122表面の幅80nm、長さ10μmの領域内にくまなく走査して照射した後に現像液に浸して現像処理を施すことにより、電子線レジスト122が照射されて感光した領域が残され、感光しなかった領域が除去されて、第1のライン状レジストパターン120が形成される。
次いで、第1のライン状レジストパターン120をマスクとして、例えばドライエッチング技術を用いて、接合膜112及び被覆膜113を除去する(図2(b))。具体的には、例えばAr、Kr等の不活性ガスプラズマを高電圧に加速したイオンを照射し、イオンのスパッタリング作用を利用してエッチングを行うイオントリミング法や、一酸化炭素のような活性ガスにアンモニアガスを添付した混合ガスのプラズマを用いて活性ガスイオンと強磁性材料を構成するFe、Co等の遷移金属元素とを反応させることにより遷移金属カルボニル化合物を生成し、生成された遷移金属カルボニル化合物の蒸発作用を利用してエッチングを行う反応性イオンエッチング法等のドライエッチング技術を用いるのが好ましい。
なお、図2(b)においては、第1のライン状レジストパターン120をマスクとして、多層膜で構成された接合膜112の全部を除去した状態を示しているが、多層膜のうちの被覆膜113側の一部の層をエッチングで除去する工程としてもよい。例えば、接合膜112がIrMn/CoFe/Al2O3/CoFeの多層膜で構成されている場合、被覆膜113側からCoFe又はAl2O3までをエッチングで除去する工程としてもよい。
引き続き、第1のライン状レジストパターン120をマスクとして、例えばSiO2を堆積し絶縁膜を形成する(図2(c))。ここで、下部電極膜111上に形成された絶縁膜を第1の絶縁膜131と呼称し、第1のライン状レジストパターン120上に形成された絶縁膜を余分な絶縁膜132と呼称する。なお、第1の絶縁膜131の膜厚は、前述のエッチングによって除去された厚さと同程度となるように設定する。
次いで、第1のライン状レジストパターン120上に形成された余分な絶縁膜132を例えば有機溶剤に浸して第1のライン状レジストパターン120と共に除去する(図2(d))。その結果、被覆膜113がライン状に露出する状態となる。
さらに、第1の絶縁膜131及びライン状の被覆膜113の上面に現像液に対して侵食性を有する下地レジスト124と、電子線に対して架橋反応を示すネガ型の電子線レジスト125とを順次塗布した後、第1のライン状レジストパターン120を形成した方向とほぼ直交する方向に、電子線リソグラフィによって第2のライン状レジストパターン123を形成する(図2(e))。第2のライン状レジストパターン123は、前述の第1のライン状レジストパターン120と同様な寸法で形成するのが好ましい。この構成により、例えば幅80nm、長さ80nmの寸法で形成した場合よりも密着力を確保することができるので、第2のライン状レジストパターン123が以後の工程で流れてしまったり、当初の位置からずれたりすることを防止することができる。
続いて、第2のライン状レジストパターン123をマスクとして、例えば前述のドライエッチング技術を用いて、接合膜112、被覆膜113及び第1の絶縁膜131を除去する(図2(f))。その結果、第1のライン状レジストパターン120でマスクされた領域と、第2のライン状レジストパターン123でマスクされた領域とが重なる領域に接合膜112の微細なドットパターン150が形成される。
また、図2(f)に示すように、第1のライン状レジストパターン120の除去跡111aが下部電極膜111上に形成されるので、換言すれば、微細なドットパターン150は、第1の絶縁膜131と交差する第1のライン状レジストパターン120の除去跡111a上に形成されることとなる。この微細なドットパターン150が下部電極膜111に接するドットパターン面は、一辺がほぼ80nmの正方形となる。ここで、図2(f)においては、第1のライン状レジストパターン120の除去跡111aが凹状に形成された例を示しているが、これに限定されるものではなく、例えば凸状に形成されてもかまわない。
なお、図2(f)においては、図2(b)と同様、多層膜で構成された接合膜112の全てをエッチングで除去した状態を示しているが、前述のように接合膜112を構成する多層膜の一部を除去する工程としてもよい。また、図2(f)においては、第1の絶縁膜131のうち第2のライン状レジストパターン123でマスクされていない領域に形成されたもの全てがエッチングされた状態を示しているが、これに限定されるものではない。
次いで、第2のライン状レジストパターン123をマスクとして、例えばSiO2を堆積し絶縁膜を形成する(図3(g))。ここで、下部電極膜111上に形成された絶縁膜を第2の絶縁膜133と呼称し、第2のライン状レジストパターン123上に形成された絶縁膜を余分な絶縁膜134と呼称する。なお、第2の絶縁膜133の膜厚は、図2(f)を用いて説明したエッチング処理によって除去された厚さと同程度となるように設定する。
さらに、第2のライン状レジストパターン123上に形成された余分な絶縁膜134を例えば有機溶剤に浸して第2のライン状レジストパターン123と共に除去する(図3(h))。その結果、被覆膜113が正方形状に露出する状態となる。
そして、例えばCu、Au、Ta等の多層膜によって構成された上部電極膜141を例えば電子ビーム蒸着法によって形成する(図3(i))。
以上のように、本実施の形態の薄膜パターン形成方法によれば、第1のライン状レジストパターンでマスクされた領域と第2のライン状レジストパターンでマスクされた領域とが重なった領域に接合膜112の微細なドットパターン150を形成する工程を含むので、従来のものよりも接合膜112の微細化を図ることができる。
なお、前述の実施の形態において、接合膜112の微細なドットパターン150を1つ形成する例を挙げて説明したが、本発明はこれに限定されるものではなく、本実施の形態の薄膜パターン形成方法によって、例えばマトリックス状に微細なドットパターン150を複数形成することも容易である。
この構成により、本実施の形態のトンネル磁気抵抗素子10は、強磁性トンネル接合を有する接合膜112をドットパターン面の一辺が100nm以下のサイズで形成することができるので、トンネル磁気抵抗素子を用いた個体磁気メモリのデータ記憶する記憶セルのサイズを従来のものよりも微細に形成して高密度化することができ、高容量化を図ることができる。
また、前述の実施の形態において、個体磁気メモリに利用されるトンネル磁気抵抗素子を例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば、強磁性体/非磁性体/強磁性体を用いたスピン注入素子、磁性体/半導体ヘテロ接合を用いたスピントロニクスデバイス、半導体ヘテロ接合を用いた量子デバイス、ジョセフソン接合を用いた高周波スイッチング素子等に適用しても同様な効果が得られる。
また、前述の実施の形態において、ネガ型の電子線レジストを用いる例を挙げて説明したが、本発明はこれに限定されるものではなく、ポジ型の電子線レジストを用いる構成としても同様な効果が得られる。
また、前述の実施の形態において、第1のライン状レジストパターン120と第2のライン状レジストパターン123とがほぼ直交する構成の例を挙げて説明したが、本発明はこれに限定されるものではなく、所定の角度で交差させる構成としても同様な効果が得られる。
10 トンネル磁気抵抗素子
100 基板
111 下部電極膜(第1の薄膜、薄膜積層体)
111a 第1のライン状レジストパターンの除去跡
112 接合膜(第2の薄膜、薄膜積層体)
113 被覆膜
120 第1のライン状レジストパターン
121 下地レジスト
122 電子線レジスト
123 第2のライン状レジストパターン
124 下地レジスト
125 電子線レジスト
131 第1の絶縁膜(ライン状絶縁膜、薄膜積層体)
132 余分な絶縁膜
133 第2の絶縁膜
134 余分な絶縁膜
141 上部電極膜(第3の薄膜)
150 微細なドットパターン
100 基板
111 下部電極膜(第1の薄膜、薄膜積層体)
111a 第1のライン状レジストパターンの除去跡
112 接合膜(第2の薄膜、薄膜積層体)
113 被覆膜
120 第1のライン状レジストパターン
121 下地レジスト
122 電子線レジスト
123 第2のライン状レジストパターン
124 下地レジスト
125 電子線レジスト
131 第1の絶縁膜(ライン状絶縁膜、薄膜積層体)
132 余分な絶縁膜
133 第2の絶縁膜
134 余分な絶縁膜
141 上部電極膜(第3の薄膜)
150 微細なドットパターン
Claims (6)
- 磁性体、半導体及び超伝導体のいずれかを含む薄膜を形成する工程と、前記薄膜上の第1の方向に第1のライン状レジストパターンを形成する工程と、前記第1のライン状レジストパターンをマスクとして前記薄膜を膜厚方向に所定厚さだけ除去する工程と、前記薄膜が除去された厚さとほぼ同一な厚さで絶縁膜を形成する工程と、前記絶縁膜上に前記第1の方向とは異なる第2の方向に第2のライン状レジストパターンを形成する工程と、前記第2のライン状レジストパターンをマスクとして前記薄膜を膜厚方向に所定厚さだけ除去する工程とを含み、
前記第1のライン状レジストパターンでマスクされた領域と前記第2のライン状レジストパターンでマスクされた領域とが重なる領域に前記薄膜のドットパターンを形成することを特徴とする薄膜パターン形成方法。 - 前記第1及び前記第2のライン状レジストパターンを形成する工程は、それぞれ、所定の現像液に対して侵食性を有する下地レジスト膜を形成する工程と、前記下地レジスト膜上に電子線レジスト膜を形成する工程と、前記電子線レジスト膜に電子線を照射して露光する工程と、前記現像液によって現像処理する工程とを含むことを特徴とする請求項1に記載の薄膜パターン形成方法。
- 前記薄膜上に被覆膜を形成する工程を含み、前記第1のライン状レジストパターンは、前記被覆膜上に形成されることを特徴とする請求項1又は請求項2に記載の薄膜パターン形成方法。
- 第1の薄膜と、この第1の薄膜上にライン状に形成されたライン状絶縁膜と、前記第1の薄膜上に形成された第2の薄膜とを備え、
前記第1の薄膜は、前記ライン状絶縁膜の延在方向とは異なる方向に形成されたライン状のレジストパターンの除去跡を含み、前記第2の薄膜は、前記ライン状絶縁膜と交差する前記レジストパターンの除去跡上にドット状に形成されたことを特徴とする薄膜積層体。 - 前記第2の薄膜を挟んで前記第1の薄膜に対向して形成された第3の薄膜を備え、
前記第1及び前記第3の薄膜は、それぞれ導電性を有し、前記第2の薄膜は、磁性体、半導体及び超伝導体のいずれかを含み、前記第1及び前記第3の薄膜によって所定の電圧及び電流のいずれかが印加されることを特徴とする請求項4に記載の薄膜積層体。 - 請求項5に記載の薄膜積層体を備え、前記第2の薄膜は、強磁性トンネル接合を有することを特徴とするトンネル磁気抵抗素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005132107A JP2006310598A (ja) | 2005-04-28 | 2005-04-28 | 薄膜パターン形成方法、薄膜積層体及びトンネル磁気抵抗素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005132107A JP2006310598A (ja) | 2005-04-28 | 2005-04-28 | 薄膜パターン形成方法、薄膜積層体及びトンネル磁気抵抗素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006310598A true JP2006310598A (ja) | 2006-11-09 |
Family
ID=37477142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005132107A Pending JP2006310598A (ja) | 2005-04-28 | 2005-04-28 | 薄膜パターン形成方法、薄膜積層体及びトンネル磁気抵抗素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006310598A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02192714A (ja) * | 1989-01-20 | 1990-07-30 | Dainippon Printing Co Ltd | レジストパターンの形成方法 |
JP2002163809A (ja) * | 2000-11-22 | 2002-06-07 | Sony Corp | 磁気抵抗効果素子の製造方法と磁気抵抗効果型磁気ヘッドの製造方法 |
JP2003133615A (ja) * | 2001-10-30 | 2003-05-09 | Tdk Corp | 磁気抵抗効果素子の製造方法および薄膜磁気ヘッドの製造方法ならびに薄膜パターン形成方法 |
JP2004103809A (ja) * | 2002-09-09 | 2004-04-02 | Tdk Corp | 磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置、磁気記録再生装置及び磁気抵抗効果素子もしくは薄膜磁気ヘッドの製造方法 |
JP2004235443A (ja) * | 2003-01-30 | 2004-08-19 | Renesas Technology Corp | 薄膜磁性体記憶装置およびその製造方法 |
-
2005
- 2005-04-28 JP JP2005132107A patent/JP2006310598A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02192714A (ja) * | 1989-01-20 | 1990-07-30 | Dainippon Printing Co Ltd | レジストパターンの形成方法 |
JP2002163809A (ja) * | 2000-11-22 | 2002-06-07 | Sony Corp | 磁気抵抗効果素子の製造方法と磁気抵抗効果型磁気ヘッドの製造方法 |
JP2003133615A (ja) * | 2001-10-30 | 2003-05-09 | Tdk Corp | 磁気抵抗効果素子の製造方法および薄膜磁気ヘッドの製造方法ならびに薄膜パターン形成方法 |
JP2004103809A (ja) * | 2002-09-09 | 2004-04-02 | Tdk Corp | 磁気抵抗効果素子、薄膜磁気ヘッド、磁気ヘッド装置、磁気記録再生装置及び磁気抵抗効果素子もしくは薄膜磁気ヘッドの製造方法 |
JP2004235443A (ja) * | 2003-01-30 | 2004-08-19 | Renesas Technology Corp | 薄膜磁性体記憶装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7863060B2 (en) | Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices | |
JP5537791B2 (ja) | Mtj素子の製造方法 | |
US8722543B2 (en) | Composite hard mask with upper sacrificial dielectric layer for the patterning and etching of nanometer size MRAM devices | |
KR101142820B1 (ko) | MTJ 디바이스의 dR/R을 향상시키기 위한 새로운캡핑 구조체 | |
KR100650465B1 (ko) | 자기 메모리 장치 및 자기 메모리 장치의 제조 방법 | |
US6939722B2 (en) | Method of forming magnetic memory | |
JP6271370B2 (ja) | 磁気メモリ、磁気メモリ装置、及び磁気メモリの製造方法 | |
JP5686626B2 (ja) | 磁気メモリ及びその製造方法 | |
US11895928B2 (en) | Integration scheme for three terminal spin-orbit-torque (SOT) switching devices | |
US7016221B2 (en) | Magnetoresistive effect element, magnetic memory device and method of fabricating the same | |
US10230042B2 (en) | Magnetoresistive element and method of manufacturing the same | |
US20150079699A1 (en) | Method of manufacturing a magnetoresistive device | |
JP7023637B2 (ja) | 磁気トンネル接合素子の製造方法 | |
JP2005203772A (ja) | コンタクトホールのないナノサイズの磁気トンネル接合セルの形成方法 | |
KR100790474B1 (ko) | 패턴 형성방법, 패턴 형성방법을 이용한 자기저항 효과막제조 방법 및 이에 의해 제조된 자기저항 효과막과 자기응용 소자 | |
US7683446B2 (en) | Magnetic memory using spin injection flux reversal | |
JP2006310598A (ja) | 薄膜パターン形成方法、薄膜積層体及びトンネル磁気抵抗素子 | |
KR100434956B1 (ko) | 마그네틱 램의 제조방법 | |
JP2002151660A (ja) | 磁気ランダム・アクセス・メモリ及びその磁気情報書き込み方法 | |
JP2003133524A (ja) | 磁気メモリ装置 | |
JP2006310597A (ja) | 薄膜パターン形成方法、被覆材料、薄膜積層体及びトンネル磁気抵抗素子 | |
JP2005123298A (ja) | 磁気メモリー装置及びその製造方法 | |
US10614867B2 (en) | Patterning of high density small feature size pillar structures | |
JP2009253066A (ja) | Tmr素子製造方法 | |
JP2009146995A (ja) | 磁気記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110308 |