JP2006303297A - 積層型基板 - Google Patents

Abstract

【課題】ＬＳＩパッケージ等の電子部品を搭載した基板において、前記基板を積層してその基板間に部品を実装することにより部品の実装密度を高めるための積層型基板を提供する。
【解決手段】基板３，７，１６間に実装するチップ部品９をすべて同一の高さとすることで、従来基板の間隔を保つ為に使用していたスペーサ部品を削減し、前記チップ部品により基板間のパッド６，８，１１，１７の電気的接続を行うことで、従来基板間の電気的接続の為に使用していたはんだチップ部品を削減する。その結果、インターポーザ基板の積層枚数を増やす必要がなくなり、高さ方向の厚みが増加することがなくなるという効果が得られる。
【選択図】図２

Description

本発明は、ＬＳＩパッケージ等の電子部品を搭載した基板に係わり、前記基板を積層してその基板間に部品を実装することにより部品の実装密度を高めるための積層型基板に関するものである。

電子機器の小型化・軽量化に伴い、部品を実装できる基板の面積は縮小化される。これにより、１つのＬＳＩに集積する機能及び論理量が増加することになり、ＬＳＩパッケージの外部端子数は増加する傾向にある。その為、ＬＳＩパッケージの外部端子に接続すべき受動素子であるコンデンサや抵抗などのチップ部品を実装する面積に余裕がなくなり、場合によっては実装が不可能となるという問題が生じている。

この問題に対処可能な従来技術として、ＬＳＩパッケージと基板との間にインターポーザ基板を設け、その間に部品を実装する技術がある。この技術によると、前記チップ部品をインターポーザ基板間に実装することにより、前記の実装面積が不足する問題は解決できる。具体的には、ＬＳＩパッケージを最上部のインターポーザ基板に実装し、その下部にインターポーザ基板を複数枚設け、各インターポーザ基板間にＬＳＩ周辺のチップ部品を実装し、各インターボーザ基板間の電気的な接続をはんだボールにより行い、各インターポーザ基板間を所定の間隔に保つ為にスペーサ部品を使用する方法である（例えば特許文献１）。

特開２００３−６９１８１号公報（３〜５頁、図１）

しかし、上記技術を用いた場合、多端子のＬＳＩの周辺に多数のチップ部品を配置することが要求される場合、実装すべきチップ部品の数が多くなり、全部品を実装するためにインターポーザ基板の積層枚数を増やす必要が生ずる。それにより、本構造のプリント基板を含む製品の高さ方向の厚みが増加することになり、製品としての実装容量が増加するという課題があった。

本発明に係る積層型基板は、第１の入出力端子が表裏面に複数個形成されるとともに対向する表裏にある前記第１の入出力端子同士がスルホールを介して接続され、表面にある前記第１の入出力端子を介してＬＳＩパッケージが搭載された第１の基板と、この第１の基板に対し所定の間隔をもって積層され、第２の入出力端子が表裏面に複数個形成されるとともに対向する表裏にある前記第２の入出力端子同士がスルホールを介して接続された第２の基板と、前記第１の基板と前記第２の基板との空間に配置され前記第１の入出力端子と前記第２の入出力端子とを電気的に接続するとともに前記間隔を保つ同一高さの複数のチップ部品とより構成されるものである。

基板間に実装するチップ部品をすべて同一の高さとすることで、そのチップ部品により基板間の間隔を一定に保つ為のスペーサ機能を実現させることが出来る。また、前記チップ部品を基板間のパッドに接続することで、そのチップ部品により基板間の電気配線を行わせることが出来る。

実施の形態１．
以下、本発明の実施の形態１による積層型基板を用いて、ＬＳＩパッケージをプリント基板に実装した電子機器について説明する。

図１は実施の形態１による積層型基板によりＬＳＩのＢＧＡパッケージをプリント基板に実装した電子機器を示している。図１に示すように、実施の形態１の積層型基板は、インターポーザ基板を３枚積層することにより構成されている。図２は図１のイ−ロの面で切断した断面図であり、図３は積層型基板を構成するインターポーザ基板の上面を示す平面図であり、図４は図２のチップ部品とインターポーザ基板の端子との接続部分（図２のハの部分）の拡大横断面図である。各図において同一番号の構成要素は同一のものである。

次に、図２により各部の説明を行う。図２において、マイクロプロセッサやメモリ等の論理回路を内蔵したＬＳＩパッケージ１は、このＬＳＩパッケージ１の底面にあるボールタイプのピン２を介して、第１の基板である１層目のインターポーザ基板３の第１の入出力端子である端子４と接続される。この端子４は、インターポーザ基板３上の内部配線と電気的に接続されている。また、図３の（ａ）に示すように、このインターポーザ基板３の表面には端子４が格子状に複数個設けられている。そして、この端子４は、このインターポーザ基板３を貫通するスルーホール５の内周面に形成された金属膜による導通層を経由してこのインターポーザ基板３の裏面にある端子６と接続される。

インターポーザ基板３の下方に、第２の基板である２層目のインターポーザ基板７が積層状に配置される。また、図３の（ｂ）に示すように、インターポーザ基板７の表面においても第２の入出力端子である複数個の端子８が格子状に設けられている。この端子８もスルーホール１０の内周面の金属膜による導通層を経由して、このインターポーザ基板７の裏面にある端子１１と接続される。そして、この端子８とインターポーザ基板３の裏面において前記端子８と対向する位置にある前記端子６との間には、ＬＳＩの電源電圧の安定化のためのいわゆるバイパスコンデンサとして作用するチップコンデンサ９が配置される。

この接続部は図４に示されるように、端子６と端子８とは夫々チップコンデンサ９の一方の接続端子９１と接触する。チップコンデンサ９の他方の接続端子９２は、インターポーザ基板３の下面に形成された端子１３と、インターポーザ基板７の上面に形成された端子１４に夫々接触する。端子６と端子８と接続端子９１及び端子１３と端子１４と接続端子９２は夫々はんだ１５Ａ、１５Ｂにより固着される。よって端子６と端子８とはチップコンデンサ９の一方の接続端子９１を介して電気的に接続され、端子１３と１４とはチップコンデンサ９の他方の接続端子９２を介して電気的に接続される。インターポーザ基板３とインターポーザ基板７との間には、チップコンデンサ９と同一の高さの複数個のチップコンデンサ９が同様に配置され接続される。このインターポーザ基板３とインターポーザ基板７との間隔はチップコンデンサ９の高さに保たれており、チップコンデンサ９は従来のスペーサの機能を果たしている。

インターポーザ基板７の下方に、第３の基板である３層目のインターポーザ基板１６が配置される。また、図３の（ｃ）に示すように、このインターポーザ基板１６の表面においても、複数個の端子１７が前記端子４、及び８と同様に設けられている。端子１１と端子１７との間には、電気信号の反射ノイズ対策等のためのいわゆるダンピング抵抗１８が配置される。そして、この端子１７は、図４に示すチップコンデンサ９と同様にして、インターポーザ基板７の裏面において端子１７と対向する位置にある端子１１と、チップ抵抗１８の一方の端子を介してはんだにより固着されることにより電気的に接続される。インターポーザ基板７とインターポーザ基板１６との間には、チップ抵抗１８と同一の高さの複数個のチップ抵抗１８が同様に接続される。それにより、インターポーザ基板７とインターポーザ基板１６との間隔は、チップ抵抗１８の高さに保たれており、チップ抵抗１８は従来のスペーサの機能を果たしている。インターポーザ基板１６の表面にある端子１７は、このインターポーザ基板１６の内部を貫通するスルーホール１９の内周面に形成された金属膜による導通層を経由して、このインターポーザ基板１６の裏面にある端子２０と接続される。

インターポーザ基板１６の下方に、主要部品等が実装されるプリント基板２１が配置される。このプリント基板２１の表面においても、複数個の端子２２が設けられている。そして、この端子２２は、インターポーザ基板１６の裏面において対向する位置にある端子２０との間をはんだボール２３により固着されることにより電気的に接続される。以上のようにして、ＬＳＩパッケージ１のピン２とプリント基板２１の端子２２とが電気的に接続され、その接続経路にてチップコンデンサ９及びチップ抵抗１８の端子も同時に接続される構造を実現している。

また、各インターポーザ基板において、使用するチップコンデンサ９、及びチップ抵抗１８の数量が少ない場合は、各チップ部品１個当たりの荷重が増加するため、インターポーザ基板１枚に実装するチップ部品１個当たりにかかる平均荷重が０．０２Ｎ以下となるようにダミーチップ２４をプリント配線板全体に配置する。このとき使用するダミーチップ２４の部品高さはチップコンデンサ９、及びチップ抵抗１８と同一となるようにする。

前記各層のインターポーザ基板３、７、及び１６は、一般的なガラス・エポキシ基材（線膨張係数：約１５ｐｐｍ）または、低線膨張基材（線膨張係数：１０ｐｐｍ〜１２ｐｐｍ）を使用し、その厚みは０．２ｍｍ〜０．５ｍｍ程度とする。また、各インターポーザ基板の内部配線は、下部に位置するチップコンデンサやチップ抵抗が配置しやすくなるように配線する。

次に、このように形成された積層型基板において、チップコンデンサ９とチップ抵抗１８の配置及び配線方法について説明する。図５は実施の形態１による積層型基板において、基板上に実現する電気回路の論理回路図の一例である。図５において、３０は前記のＬＳＩパッケージ１の論理シンボル図であり、このシンボル図の信号用端子ＡＤには抵抗３１が接続され、抵抗の他方の端子は図示しない内部回路に接続される。一方、このＬＳＩパッケージ１の論理シンボル図３０の電源端子ＶＣＣには、コンデンサ３２と基板の電源層３３が接続され、コンデンサ３２の他方の端子はプリント基板２１のグランド層に接続される。

図６は、図５の論理回路図上の抵抗３１、コンデンサ３２について、積層型基板上の実装方法と配線方法について説明する為の断面図であり、図２の一部を拡大して示している。例えば、図５のＬＳＩパッケージ１の論理シンボル３０のＡＤピンに接続される抵抗３１は、図３の（ｃ）に示すように、インターポーザ基板１６のＡ３の箇所にチップ抵抗１８ａとして実装される。２層目のインターポーザ基板７の平面上の同じ位置であるＡ２の箇所には、両端の端子間に接続がないダミーチップ２４ａが実装される。１層目のインターポーザ基板３の平面上の同じ位置であるＡ１の箇所の端子４ａには、ＬＳＩパッケージ１のＡＤピンが接続される。そして、その配線は図６のＸ１の経路により示される。即ち、前記ＬＳＩパッケージ１のＡＤピン、ダミーチップ２４ａの接続端子２４ａ１、チップ抵抗１８ａの接続端子１８ａ１、チップ抵抗１８ａの他方の接続端子１８ａ２、はんだボール２３ａを介して基板２１の端子２２ａに接続され、基板内部にて図示しない信号ＡＤと接続される経路である。

一方、図５に示す論理回路図における、ＬＳＩパッケージ１の論理シンボル３０のＶＣＣピンに接続されるコンデンサ３２は、図３の（ｂ）に示すように、インターポーザ基板７のＢ２の箇所にチップコンデンサ９ａとして実装される。３層目のインターポーザ基板１６の平面上の同じ位置であるＢ３の箇所には、両端の端子間に接続がないダミーチップ２４ｂが実装される。そして、１層目のインターポーザ基板３の平面上の同じ位置であるＢ１の箇所の端子４ｂには、ＬＳＩパッケージ１のＶＣＣピンが接続される。そして、その接続は図６に示すように、Ｘ２の経路とＸ３の経路により示される。即ち、Ｘ２は前記ＬＳＩパッケージ１のＶＣＣピンから、コンデンサ９ａの接続端子９ａ１、ダミーチップ２４ｂの接続端子２４ｂ１、はんだボール２３ｂを介して基板２１の端子２２ｂと接続され基板内部にて図示しない電源層と接続される経路である。Ｘ３はコンデンサ９ａの他方の接続端子９ａ２から、内部配線２５、ダミーチップ２４ｃの接続端子２４ｃ１、ダミーチップ２４ｄの接続端子２４ｄ１、はんだボール２３ｃを介して、基板２１の端子２２ｃに接続され基板内部にて図示しないＧＮＤ層と接続される経路である。

次に、この積層型基板の組み立て方法について説明する。まず１層目のインターポーザ基板３にＬＳＩパッケージ１を実装する。次に、インターポーザ基板３の裏面の端子６にはんだ付けにてチップ部品９の端子の上部を接続し、更にチップ部品９の端子の下部と２層目のインターポーザ基板７の表面の端子８をはんだ付けにて接続する。
次に、インターポーザ基板７の裏面の端子１１にはんだ付けにてチップ部品１８の端子の上部を接続し、更にチップ部品１８の端子の下部と３層目のインターポーザ基板１６の表面の端子１７とをはんだ付けにて接続する。そして、インターポーザ基板１６の裏面の端子２０とプリント基板２１の端子２２とを、はんだボール１９を介して接続することで行なわれる。

以上のように、実施の形態１によれば、基板間に実装するチップ抵抗やチップコンデンサ等のチップ部品をすべて同一の高さとすることで、チップ部品により基板間の間隔を一定に保つ為のスペーサ機能を実現することが出来る。それにより、従来、基板間の間隔を一定に保つ為に専用に使用していたスペーサ部品を削減することが出来る。また、前記チップ部品を基板間のパッドに接続することで、基板間の電気配線を行うことが出来る。それにより、従来、基板間の電気的接続を行う為に専用に使用していたはんだチップを削減することが出来る。そして、これらの部品点数が削減されることにより、インターポーザ基板の積層枚数を増やす必要がなくなり、高さ方向の厚みが増加することがなくなるという効果が得られる。

実施の形態２．
実施の形態１では、ＢＧＡパッケージをプリント基板に実装するために、複数枚のインターポーザ基板の間にチップ部品を配置し、その間の電気的な接続と間隔の保持を行う場合について示した。実施の形態２では、２枚のプリント基板の間にチップ部品を配置し、その間の電気的な接続と間隔の保持を行う場合について示す。

図７は本発明の実施の形態２の積層型基板を示す断面図であり、実施の形態１の構成と同一部分には同一の符号を付してその説明を省略する。実施の形態２では、２枚のプリント基板の間を同一高さの複数のチップ部品により接続して積層型基板を構成している。図７により各構成の説明を行う。図７において、ＬＳＩパッケージ１は、このＬＳＩパッケージ１の底面にあるボールタイプのピン２を介して、第１の基板である１層目のプリント基板４０の端子４１と接続される。この端子４１は、プリント基板４０上の内部配線と電気的に接続されている。また、図３の（ａ）と同様にこのプリント基板４０の表面には端子４１が格子状に複数個設けられている。そして、この端子４１は、このプリント基板４０を貫通するスルーホール４２の内周面に形成された金属膜による導通層を経由してこのプリント基板４０の裏面にある端子４３と接続される。

プリント基板４０の下方に、第２の基板である２層目のプリント基板４４が積層状に配置される。また、図３の（ｂ）と同様に、プリント基板４４の表面においても、複数個の端子４５が格子状に設けられている。この端子４５もスルーホール４６の内周面の金属膜による導通層を経由して、このプリント基板４４の裏面にある端子５０と接続される。そして、前記端子４５とプリント基板４０の裏面において前記端子４５と対向する位置にある前記端子４３との間には、バイパスコンデンサとして作用するチップコンデンサ４６、ダンピング抵抗として作用するチップ抵抗４７が配置される。

チップ４６による基板間の接続は、図４に示す実施の形態１と同様に、端子４３と端子４５とは夫々チップコンデンサ４６の一方の接続端子と接触し、はんだにより固着され電気的に接続される。チップコンデンサ４６の他方の接続端子及びチップ抵抗４７についても同様である。プリント基板４０とプリント基板４４との間には、チップコンデンサ４６、チップ抵抗４７と同一の高さの複数個のチップコンデンサ４６、チップ抵抗４７が図３に示す実施の形態１と同様に配置され接続される。また、このプリント基板４０とプリント基板４４との間隔はチップコンデンサ４６、及びチップ抵抗４７の高さに保たれており、これらのチップコンデンサ４６、チップ抵抗４７は従来のスペーサの機能を果たしている。また、実施の形態１と同様に、使用するチップコンデンサ４６、チップ抵抗４７の数が少ない場合は、ダミーチップ２４を用いる。

プリント基板４４の裏面にはＬＳＩ４８の接続端子４９がはんだにより端子５０に固着される。このようにして、基板４０に実装されたＬＳＩ１のピン２は、チップコンデンサ４６の端子を介して基板４４に実装されたＬＳＩ４８の接続端子４９と接続される。

以上のように、プリント基板同士の接続を行えば、一般的に行なわれているコネクタを使用して基板間を接続する場合に比べ、基板間のスペースがチップ部品の部品高さ程度まで小さくなり、高密度の実装を行なうことが可能となる。また、基板間の接続の接続点を自由に配置することができるため、基板パターンの配線が容易となるという効果が得られる。

実施の形態３．
実施の形態１では、ＢＧＡパッケージをプリント基板に実装するために、複数枚のインターポーザ基板の間にチップ部品を配置し、その間の電気的な接続と間隔の保持を行う場合について示した。実施の形態２では、２枚のプリント基板の間にチップ部品を配置し、その間の電気的な接続と間隔の保持を行う場合について示した。実施の形態３では、２枚のプリント基板の間に、実施の形態１で示した構造のインターポーザ基板を挿入した場合について示す。

図８は本発明の実施の形態３による積層型基板を示す断面図であり、図２、図７と同一の構成には同一の符号を付して、その説明を省略する。実施の形態３では、２枚のプリント基板の間に、実施の形態１で示した３枚のインターポーザ基板により構成される積層基板Ａを挿入した積層型基板を示している。そのインターポーザ基板３、７及び１６のうち、インターポーザ基板３に形成された端子４は、プリント基板４０の下面に形成されている端子４３に電気的に接続されている。インターポーザ基板１６の下面に形成されている端子２０は、プリント基板４４の上面に形成された端子４５と電気的に接続されている。図８に示すように、基板４０の実装されたＬＳＩ１のピン２が、積層型基板Ａを介してプリント基板４４に実装されたＬＳＩ４８の接続端子４９とが接続される。

以上のように、実施の形態３によれば、プリント基板４０及び４４上の実装すべき部品が多く実装できない場合、プリント基板４０及び４４に実装すべきチップ部品を積層型基板Ａの層間に実装出来るという効果が得られる。

実施の形態４．
図９は実施の形態４を示す断面図であり、実施の形態２に示す同一の符号を付し、その説明を省略する。実施の形態４においては、図９に示すように、プリント基板５２の下面にチップ部品実装用の凹部５３を設け、プリント基板５４の上面に凹部５５を設けている。この凹部５３、５５は、実装するチップ部品の形状より一回り大きくなっており、自動装着機によりプリント基板５４にチップ部品を実装する場合等、この凹部にチップ部品がはめ込まれるように実装される為、部品がずれないように構成されている。

以上のように、実施の形態４によれば、プリント基板５２、５４に夫々凹部５３、５５を設けることにより、チップ部品の実装ずれを防止することが出来る上に、プリント基板５２と、プリント基板５４との間隙をより小さくするという効果が得られる。

実施の形態１乃至４において、チップ部品としてチップコンデンサとチップ抵抗を使用した例を示したが、チップ部品としてこれ以外のチップ部品を使用してもよい。また、実施の形態１乃至４の説明において、チップコンデンサとチップ抵抗を図１乃至９に示すように配置した場合を示したが、これらの配置は一例であり、これ以外の配置をしても構わない。

本発明の実施の形態１による積層型基板の斜視図である。 図１のインターポーザ基板間の側面図である。 図１のインターポーザ基板の上面の平面図である。 図１のインターポーザ基板間の接続部の拡大横断面図である。 本発明の実施の形態１による積層型基板において、基板上に実現する電気回路の論理回路図の一例である。 図５の論理回路上の部品の実装方法と配線方法を示す積層型基板の拡大横断面図である。 本発明の実施の形態２による積層型基板の横断面図である。 本発明の実施の形態３による積層型基板の横断面図である。 本発明の実施の形態４による積層型基板の横断面図である。

符号の説明

１ ＬＳＩパッケージ、２ ピン、３ １層目のインターポーザ基板、４ 端子、５ スルーホール、６ 端子、７ ２層目のインターポーザ基板、９ チップコンデンサ、１６ ３層目のインターポーザ基板、２１ プリント基板、２３ はんだボール、
５３、凹部、５５凹部

Claims (4)

1. 第１の入出力端子が表裏面に複数個形成されるとともに対向する表裏にある前記第１の入出力端子同士がスルホールを介して接続され、表面にある前記第１の入出力端子を介してＬＳＩパッケージが搭載された第１の基板と、
   この第１の基板に対し所定の間隔をもって積層され、第２の入出力端子が表裏面に複数個形成されるとともに対向する表裏にある前記第２の入出力端子同士がスルホールを介して接続された第２の基板と、
   前記第１の基板と前記第２の基板との空間に配置され前記第１の入出力端子と前記第２の入出力端子とを電気的に接続するとともに前記間隔を保つ同一高さの複数のチップ部品とより構成されることを特徴とする積層型基板。
2. 第１の基板と第２の基板との対向面に凹部を設け、この凹部の底面にチップ部品が固定されていることを特徴とする積層型基板。
3. 機能を実現する為に必要なチップ部品が所定の数より少ない場合は、機能を実現する為に必要のないダミー部品を、前記チップ部品と共に使用することを特徴とする請求項１記載の積層型基板。
4. 第１の入出力端子が表裏面に複数個形成されるとともに対向する表裏にある前記第１の入出力端子同士がスルホールを介して接続され、表面にある前記第１の入出力端子を介してＬＳＩパッケージが搭載された第１の基板と、
   この第１の基板に対し所定の間隔をもって積層され、第２の入出力端子が表裏面に複数個形成されるとともに対向する表裏にある前記第２の入出力端子同士がスルホールを介して接続された第２の基板と、
   この第２の基板に対し所定の間隔をもって積層され、第３の入出力端子が表裏面に複数個形成されるとともに対向する表裏にある前記第３の入出力端子同士がスルホールを介して接続された第３の基板と、
   前記第１の基板と前記第２の基板との空間に配置され前記第１の入出力端子と前記第２の入出力端子とを電気的に接続するとともに前記間隔を保つ同一高さの複数のチップ部品と、
   前記第２の基板と前記第３の基板との空間に配置され前記第２の入出力端子と前記第３の入出力端子とを電気的に接続するとともに前記間隔を保つ同一高さの複数のチップ部品と、より構成され、
   前記第１の基板の表面にある前記第１の入出力端子を介してＢＧＡタイプのＬＳＩパッケージが実装され、前記第３の基板の裏面にプリント基板が実装されることを特徴とする積層型基板。
   

Images