JP2006303297A - 積層型基板 - Google Patents
積層型基板 Download PDFInfo
- Publication number
- JP2006303297A JP2006303297A JP2005124914A JP2005124914A JP2006303297A JP 2006303297 A JP2006303297 A JP 2006303297A JP 2005124914 A JP2005124914 A JP 2005124914A JP 2005124914 A JP2005124914 A JP 2005124914A JP 2006303297 A JP2006303297 A JP 2006303297A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- input
- chip
- terminal
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
【課題】LSIパッケージ等の電子部品を搭載した基板において、前記基板を積層してその基板間に部品を実装することにより部品の実装密度を高めるための積層型基板を提供する。
【解決手段】基板3,7,16間に実装するチップ部品9をすべて同一の高さとすることで、従来基板の間隔を保つ為に使用していたスペーサ部品を削減し、前記チップ部品により基板間のパッド6,8,11,17の電気的接続を行うことで、従来基板間の電気的接続の為に使用していたはんだチップ部品を削減する。その結果、インターポーザ基板の積層枚数を増やす必要がなくなり、高さ方向の厚みが増加することがなくなるという効果が得られる。
【選択図】図2
【解決手段】基板3,7,16間に実装するチップ部品9をすべて同一の高さとすることで、従来基板の間隔を保つ為に使用していたスペーサ部品を削減し、前記チップ部品により基板間のパッド6,8,11,17の電気的接続を行うことで、従来基板間の電気的接続の為に使用していたはんだチップ部品を削減する。その結果、インターポーザ基板の積層枚数を増やす必要がなくなり、高さ方向の厚みが増加することがなくなるという効果が得られる。
【選択図】図2
Description
本発明は、LSIパッケージ等の電子部品を搭載した基板に係わり、前記基板を積層してその基板間に部品を実装することにより部品の実装密度を高めるための積層型基板に関するものである。
電子機器の小型化・軽量化に伴い、部品を実装できる基板の面積は縮小化される。これにより、1つのLSIに集積する機能及び論理量が増加することになり、LSIパッケージの外部端子数は増加する傾向にある。その為、LSIパッケージの外部端子に接続すべき受動素子であるコンデンサや抵抗などのチップ部品を実装する面積に余裕がなくなり、場合によっては実装が不可能となるという問題が生じている。
この問題に対処可能な従来技術として、LSIパッケージと基板との間にインターポーザ基板を設け、その間に部品を実装する技術がある。この技術によると、前記チップ部品をインターポーザ基板間に実装することにより、前記の実装面積が不足する問題は解決できる。具体的には、LSIパッケージを最上部のインターポーザ基板に実装し、その下部にインターポーザ基板を複数枚設け、各インターポーザ基板間にLSI周辺のチップ部品を実装し、各インターボーザ基板間の電気的な接続をはんだボールにより行い、各インターポーザ基板間を所定の間隔に保つ為にスペーサ部品を使用する方法である(例えば特許文献1)。
しかし、上記技術を用いた場合、多端子のLSIの周辺に多数のチップ部品を配置することが要求される場合、実装すべきチップ部品の数が多くなり、全部品を実装するためにインターポーザ基板の積層枚数を増やす必要が生ずる。それにより、本構造のプリント基板を含む製品の高さ方向の厚みが増加することになり、製品としての実装容量が増加するという課題があった。
本発明に係る積層型基板は、第1の入出力端子が表裏面に複数個形成されるとともに対向する表裏にある前記第1の入出力端子同士がスルホールを介して接続され、表面にある前記第1の入出力端子を介してLSIパッケージが搭載された第1の基板と、この第1の基板に対し所定の間隔をもって積層され、第2の入出力端子が表裏面に複数個形成されるとともに対向する表裏にある前記第2の入出力端子同士がスルホールを介して接続された第2の基板と、前記第1の基板と前記第2の基板との空間に配置され前記第1の入出力端子と前記第2の入出力端子とを電気的に接続するとともに前記間隔を保つ同一高さの複数のチップ部品とより構成されるものである。
基板間に実装するチップ部品をすべて同一の高さとすることで、そのチップ部品により基板間の間隔を一定に保つ為のスペーサ機能を実現させることが出来る。また、前記チップ部品を基板間のパッドに接続することで、そのチップ部品により基板間の電気配線を行わせることが出来る。
実施の形態1.
以下、本発明の実施の形態1による積層型基板を用いて、LSIパッケージをプリント基板に実装した電子機器について説明する。
以下、本発明の実施の形態1による積層型基板を用いて、LSIパッケージをプリント基板に実装した電子機器について説明する。
図1は実施の形態1による積層型基板によりLSIのBGAパッケージをプリント基板に実装した電子機器を示している。図1に示すように、実施の形態1の積層型基板は、インターポーザ基板を3枚積層することにより構成されている。図2は図1のイ−ロの面で切断した断面図であり、図3は積層型基板を構成するインターポーザ基板の上面を示す平面図であり、図4は図2のチップ部品とインターポーザ基板の端子との接続部分(図2のハの部分)の拡大横断面図である。各図において同一番号の構成要素は同一のものである。
次に、図2により各部の説明を行う。図2において、マイクロプロセッサやメモリ等の論理回路を内蔵したLSIパッケージ1は、このLSIパッケージ1の底面にあるボールタイプのピン2を介して、第1の基板である1層目のインターポーザ基板3の第1の入出力端子である端子4と接続される。この端子4は、インターポーザ基板3上の内部配線と電気的に接続されている。また、図3の(a)に示すように、このインターポーザ基板3の表面には端子4が格子状に複数個設けられている。そして、この端子4は、このインターポーザ基板3を貫通するスルーホール5の内周面に形成された金属膜による導通層を経由してこのインターポーザ基板3の裏面にある端子6と接続される。
インターポーザ基板3の下方に、第2の基板である2層目のインターポーザ基板7が積層状に配置される。また、図3の(b)に示すように、インターポーザ基板7の表面においても第2の入出力端子である複数個の端子8が格子状に設けられている。この端子8もスルーホール10の内周面の金属膜による導通層を経由して、このインターポーザ基板7の裏面にある端子11と接続される。そして、この端子8とインターポーザ基板3の裏面において前記端子8と対向する位置にある前記端子6との間には、LSIの電源電圧の安定化のためのいわゆるバイパスコンデンサとして作用するチップコンデンサ9が配置される。
この接続部は図4に示されるように、端子6と端子8とは夫々チップコンデンサ9の一方の接続端子91と接触する。チップコンデンサ9の他方の接続端子92は、インターポーザ基板3の下面に形成された端子13と、インターポーザ基板7の上面に形成された端子14に夫々接触する。端子6と端子8と接続端子91及び端子13と端子14と接続端子92は夫々はんだ15A、15Bにより固着される。よって端子6と端子8とはチップコンデンサ9の一方の接続端子91を介して電気的に接続され、端子13と14とはチップコンデンサ9の他方の接続端子92を介して電気的に接続される。インターポーザ基板3とインターポーザ基板7との間には、チップコンデンサ9と同一の高さの複数個のチップコンデンサ9が同様に配置され接続される。このインターポーザ基板3とインターポーザ基板7との間隔はチップコンデンサ9の高さに保たれており、チップコンデンサ9は従来のスペーサの機能を果たしている。
インターポーザ基板7の下方に、第3の基板である3層目のインターポーザ基板16が配置される。また、図3の(c)に示すように、このインターポーザ基板16の表面においても、複数個の端子17が前記端子4、及び8と同様に設けられている。端子11と端子17との間には、電気信号の反射ノイズ対策等のためのいわゆるダンピング抵抗18が配置される。そして、この端子17は、図4に示すチップコンデンサ9と同様にして、インターポーザ基板7の裏面において端子17と対向する位置にある端子11と、チップ抵抗18の一方の端子を介してはんだにより固着されることにより電気的に接続される。インターポーザ基板7とインターポーザ基板16との間には、チップ抵抗18と同一の高さの複数個のチップ抵抗18が同様に接続される。それにより、インターポーザ基板7とインターポーザ基板16との間隔は、チップ抵抗18の高さに保たれており、チップ抵抗18は従来のスペーサの機能を果たしている。インターポーザ基板16の表面にある端子17は、このインターポーザ基板16の内部を貫通するスルーホール19の内周面に形成された金属膜による導通層を経由して、このインターポーザ基板16の裏面にある端子20と接続される。
インターポーザ基板16の下方に、主要部品等が実装されるプリント基板21が配置される。このプリント基板21の表面においても、複数個の端子22が設けられている。そして、この端子22は、インターポーザ基板16の裏面において対向する位置にある端子20との間をはんだボール23により固着されることにより電気的に接続される。以上のようにして、LSIパッケージ1のピン2とプリント基板21の端子22とが電気的に接続され、その接続経路にてチップコンデンサ9及びチップ抵抗18の端子も同時に接続される構造を実現している。
また、各インターポーザ基板において、使用するチップコンデンサ9、及びチップ抵抗18の数量が少ない場合は、各チップ部品1個当たりの荷重が増加するため、インターポーザ基板1枚に実装するチップ部品1個当たりにかかる平均荷重が0.02N以下となるようにダミーチップ24をプリント配線板全体に配置する。このとき使用するダミーチップ24の部品高さはチップコンデンサ9、及びチップ抵抗18と同一となるようにする。
前記各層のインターポーザ基板3、7、及び16は、一般的なガラス・エポキシ基材(線膨張係数:約15ppm)または、低線膨張基材(線膨張係数:10ppm〜12ppm)を使用し、その厚みは0.2mm〜0.5mm程度とする。また、各インターポーザ基板の内部配線は、下部に位置するチップコンデンサやチップ抵抗が配置しやすくなるように配線する。
次に、このように形成された積層型基板において、チップコンデンサ9とチップ抵抗18の配置及び配線方法について説明する。図5は実施の形態1による積層型基板において、基板上に実現する電気回路の論理回路図の一例である。図5において、30は前記のLSIパッケージ1の論理シンボル図であり、このシンボル図の信号用端子ADには抵抗31が接続され、抵抗の他方の端子は図示しない内部回路に接続される。一方、このLSIパッケージ1の論理シンボル図30の電源端子VCCには、コンデンサ32と基板の電源層33が接続され、コンデンサ32の他方の端子はプリント基板21のグランド層に接続される。
図6は、図5の論理回路図上の抵抗31、コンデンサ32について、積層型基板上の実装方法と配線方法について説明する為の断面図であり、図2の一部を拡大して示している。例えば、図5のLSIパッケージ1の論理シンボル30のADピンに接続される抵抗31は、図3の(c)に示すように、インターポーザ基板16のA3の箇所にチップ抵抗18aとして実装される。2層目のインターポーザ基板7の平面上の同じ位置であるA2の箇所には、両端の端子間に接続がないダミーチップ24aが実装される。1層目のインターポーザ基板3の平面上の同じ位置であるA1の箇所の端子4aには、LSIパッケージ1のADピンが接続される。そして、その配線は図6のX1の経路により示される。即ち、前記LSIパッケージ1のADピン、ダミーチップ24aの接続端子24a1、チップ抵抗18aの接続端子18a1、チップ抵抗18aの他方の接続端子18a2、はんだボール23aを介して基板21の端子22aに接続され、基板内部にて図示しない信号ADと接続される経路である。
一方、図5に示す論理回路図における、LSIパッケージ1の論理シンボル30のVCCピンに接続されるコンデンサ32は、図3の(b)に示すように、インターポーザ基板7のB2の箇所にチップコンデンサ9aとして実装される。3層目のインターポーザ基板16の平面上の同じ位置であるB3の箇所には、両端の端子間に接続がないダミーチップ24bが実装される。そして、1層目のインターポーザ基板3の平面上の同じ位置であるB1の箇所の端子4bには、LSIパッケージ1のVCCピンが接続される。そして、その接続は図6に示すように、X2の経路とX3の経路により示される。即ち、X2は前記LSIパッケージ1のVCCピンから、コンデンサ9aの接続端子9a1、ダミーチップ24bの接続端子24b1、はんだボール23bを介して基板21の端子22bと接続され基板内部にて図示しない電源層と接続される経路である。X3はコンデンサ9aの他方の接続端子9a2から、内部配線25、ダミーチップ24cの接続端子24c1、ダミーチップ24dの接続端子24d1、はんだボール23cを介して、基板21の端子22cに接続され基板内部にて図示しないGND層と接続される経路である。
次に、この積層型基板の組み立て方法について説明する。まず1層目のインターポーザ基板3にLSIパッケージ1を実装する。次に、インターポーザ基板3の裏面の端子6にはんだ付けにてチップ部品9の端子の上部を接続し、更にチップ部品9の端子の下部と2層目のインターポーザ基板7の表面の端子8をはんだ付けにて接続する。
次に、インターポーザ基板7の裏面の端子11にはんだ付けにてチップ部品18の端子の上部を接続し、更にチップ部品18の端子の下部と3層目のインターポーザ基板16の表面の端子17とをはんだ付けにて接続する。そして、インターポーザ基板16の裏面の端子20とプリント基板21の端子22とを、はんだボール19を介して接続することで行なわれる。
次に、インターポーザ基板7の裏面の端子11にはんだ付けにてチップ部品18の端子の上部を接続し、更にチップ部品18の端子の下部と3層目のインターポーザ基板16の表面の端子17とをはんだ付けにて接続する。そして、インターポーザ基板16の裏面の端子20とプリント基板21の端子22とを、はんだボール19を介して接続することで行なわれる。
以上のように、実施の形態1によれば、基板間に実装するチップ抵抗やチップコンデンサ等のチップ部品をすべて同一の高さとすることで、チップ部品により基板間の間隔を一定に保つ為のスペーサ機能を実現することが出来る。それにより、従来、基板間の間隔を一定に保つ為に専用に使用していたスペーサ部品を削減することが出来る。また、前記チップ部品を基板間のパッドに接続することで、基板間の電気配線を行うことが出来る。それにより、従来、基板間の電気的接続を行う為に専用に使用していたはんだチップを削減することが出来る。そして、これらの部品点数が削減されることにより、インターポーザ基板の積層枚数を増やす必要がなくなり、高さ方向の厚みが増加することがなくなるという効果が得られる。
実施の形態2.
実施の形態1では、BGAパッケージをプリント基板に実装するために、複数枚のインターポーザ基板の間にチップ部品を配置し、その間の電気的な接続と間隔の保持を行う場合について示した。実施の形態2では、2枚のプリント基板の間にチップ部品を配置し、その間の電気的な接続と間隔の保持を行う場合について示す。
実施の形態1では、BGAパッケージをプリント基板に実装するために、複数枚のインターポーザ基板の間にチップ部品を配置し、その間の電気的な接続と間隔の保持を行う場合について示した。実施の形態2では、2枚のプリント基板の間にチップ部品を配置し、その間の電気的な接続と間隔の保持を行う場合について示す。
図7は本発明の実施の形態2の積層型基板を示す断面図であり、実施の形態1の構成と同一部分には同一の符号を付してその説明を省略する。実施の形態2では、2枚のプリント基板の間を同一高さの複数のチップ部品により接続して積層型基板を構成している。図7により各構成の説明を行う。図7において、LSIパッケージ1は、このLSIパッケージ1の底面にあるボールタイプのピン2を介して、第1の基板である1層目のプリント基板40の端子41と接続される。この端子41は、プリント基板40上の内部配線と電気的に接続されている。また、図3の(a)と同様にこのプリント基板40の表面には端子41が格子状に複数個設けられている。そして、この端子41は、このプリント基板40を貫通するスルーホール42の内周面に形成された金属膜による導通層を経由してこのプリント基板40の裏面にある端子43と接続される。
プリント基板40の下方に、第2の基板である2層目のプリント基板44が積層状に配置される。また、図3の(b)と同様に、プリント基板44の表面においても、複数個の端子45が格子状に設けられている。この端子45もスルーホール46の内周面の金属膜による導通層を経由して、このプリント基板44の裏面にある端子50と接続される。そして、前記端子45とプリント基板40の裏面において前記端子45と対向する位置にある前記端子43との間には、バイパスコンデンサとして作用するチップコンデンサ46、ダンピング抵抗として作用するチップ抵抗47が配置される。
チップ46による基板間の接続は、図4に示す実施の形態1と同様に、端子43と端子45とは夫々チップコンデンサ46の一方の接続端子と接触し、はんだにより固着され電気的に接続される。チップコンデンサ46の他方の接続端子及びチップ抵抗47についても同様である。プリント基板40とプリント基板44との間には、チップコンデンサ46、チップ抵抗47と同一の高さの複数個のチップコンデンサ46、チップ抵抗47が図3に示す実施の形態1と同様に配置され接続される。また、このプリント基板40とプリント基板44との間隔はチップコンデンサ46、及びチップ抵抗47の高さに保たれており、これらのチップコンデンサ46、チップ抵抗47は従来のスペーサの機能を果たしている。また、実施の形態1と同様に、使用するチップコンデンサ46、チップ抵抗47の数が少ない場合は、ダミーチップ24を用いる。
プリント基板44の裏面にはLSI48の接続端子49がはんだにより端子50に固着される。このようにして、基板40に実装されたLSI1のピン2は、チップコンデンサ46の端子を介して基板44に実装されたLSI48の接続端子49と接続される。
以上のように、プリント基板同士の接続を行えば、一般的に行なわれているコネクタを使用して基板間を接続する場合に比べ、基板間のスペースがチップ部品の部品高さ程度まで小さくなり、高密度の実装を行なうことが可能となる。また、基板間の接続の接続点を自由に配置することができるため、基板パターンの配線が容易となるという効果が得られる。
実施の形態3.
実施の形態1では、BGAパッケージをプリント基板に実装するために、複数枚のインターポーザ基板の間にチップ部品を配置し、その間の電気的な接続と間隔の保持を行う場合について示した。実施の形態2では、2枚のプリント基板の間にチップ部品を配置し、その間の電気的な接続と間隔の保持を行う場合について示した。実施の形態3では、2枚のプリント基板の間に、実施の形態1で示した構造のインターポーザ基板を挿入した場合について示す。
実施の形態1では、BGAパッケージをプリント基板に実装するために、複数枚のインターポーザ基板の間にチップ部品を配置し、その間の電気的な接続と間隔の保持を行う場合について示した。実施の形態2では、2枚のプリント基板の間にチップ部品を配置し、その間の電気的な接続と間隔の保持を行う場合について示した。実施の形態3では、2枚のプリント基板の間に、実施の形態1で示した構造のインターポーザ基板を挿入した場合について示す。
図8は本発明の実施の形態3による積層型基板を示す断面図であり、図2、図7と同一の構成には同一の符号を付して、その説明を省略する。実施の形態3では、2枚のプリント基板の間に、実施の形態1で示した3枚のインターポーザ基板により構成される積層基板Aを挿入した積層型基板を示している。そのインターポーザ基板3、7及び16のうち、インターポーザ基板3に形成された端子4は、プリント基板40の下面に形成されている端子43に電気的に接続されている。インターポーザ基板16の下面に形成されている端子20は、プリント基板44の上面に形成された端子45と電気的に接続されている。図8に示すように、基板40の実装されたLSI1のピン2が、積層型基板Aを介してプリント基板44に実装されたLSI48の接続端子49とが接続される。
以上のように、実施の形態3によれば、プリント基板40及び44上の実装すべき部品が多く実装できない場合、プリント基板40及び44に実装すべきチップ部品を積層型基板Aの層間に実装出来るという効果が得られる。
実施の形態4.
図9は実施の形態4を示す断面図であり、実施の形態2に示す同一の符号を付し、その説明を省略する。実施の形態4においては、図9に示すように、プリント基板52の下面にチップ部品実装用の凹部53を設け、プリント基板54の上面に凹部55を設けている。この凹部53、55は、実装するチップ部品の形状より一回り大きくなっており、自動装着機によりプリント基板54にチップ部品を実装する場合等、この凹部にチップ部品がはめ込まれるように実装される為、部品がずれないように構成されている。
図9は実施の形態4を示す断面図であり、実施の形態2に示す同一の符号を付し、その説明を省略する。実施の形態4においては、図9に示すように、プリント基板52の下面にチップ部品実装用の凹部53を設け、プリント基板54の上面に凹部55を設けている。この凹部53、55は、実装するチップ部品の形状より一回り大きくなっており、自動装着機によりプリント基板54にチップ部品を実装する場合等、この凹部にチップ部品がはめ込まれるように実装される為、部品がずれないように構成されている。
以上のように、実施の形態4によれば、プリント基板52、54に夫々凹部53、55を設けることにより、チップ部品の実装ずれを防止することが出来る上に、プリント基板52と、プリント基板54との間隙をより小さくするという効果が得られる。
実施の形態1乃至4において、チップ部品としてチップコンデンサとチップ抵抗を使用した例を示したが、チップ部品としてこれ以外のチップ部品を使用してもよい。また、実施の形態1乃至4の説明において、チップコンデンサとチップ抵抗を図1乃至9に示すように配置した場合を示したが、これらの配置は一例であり、これ以外の配置をしても構わない。
1 LSIパッケージ、2 ピン、3 1層目のインターポーザ基板、4 端子、5 スルーホール、6 端子、7 2層目のインターポーザ基板、9 チップコンデンサ、16 3層目のインターポーザ基板、21 プリント基板、23 はんだボール、
53、凹部、55凹部
53、凹部、55凹部
Claims (4)
- 第1の入出力端子が表裏面に複数個形成されるとともに対向する表裏にある前記第1の入出力端子同士がスルホールを介して接続され、表面にある前記第1の入出力端子を介してLSIパッケージが搭載された第1の基板と、
この第1の基板に対し所定の間隔をもって積層され、第2の入出力端子が表裏面に複数個形成されるとともに対向する表裏にある前記第2の入出力端子同士がスルホールを介して接続された第2の基板と、
前記第1の基板と前記第2の基板との空間に配置され前記第1の入出力端子と前記第2の入出力端子とを電気的に接続するとともに前記間隔を保つ同一高さの複数のチップ部品とより構成されることを特徴とする積層型基板。 - 第1の基板と第2の基板との対向面に凹部を設け、この凹部の底面にチップ部品が固定されていることを特徴とする積層型基板。
- 機能を実現する為に必要なチップ部品が所定の数より少ない場合は、機能を実現する為に必要のないダミー部品を、前記チップ部品と共に使用することを特徴とする請求項1記載の積層型基板。
- 第1の入出力端子が表裏面に複数個形成されるとともに対向する表裏にある前記第1の入出力端子同士がスルホールを介して接続され、表面にある前記第1の入出力端子を介してLSIパッケージが搭載された第1の基板と、
この第1の基板に対し所定の間隔をもって積層され、第2の入出力端子が表裏面に複数個形成されるとともに対向する表裏にある前記第2の入出力端子同士がスルホールを介して接続された第2の基板と、
この第2の基板に対し所定の間隔をもって積層され、第3の入出力端子が表裏面に複数個形成されるとともに対向する表裏にある前記第3の入出力端子同士がスルホールを介して接続された第3の基板と、
前記第1の基板と前記第2の基板との空間に配置され前記第1の入出力端子と前記第2の入出力端子とを電気的に接続するとともに前記間隔を保つ同一高さの複数のチップ部品と、
前記第2の基板と前記第3の基板との空間に配置され前記第2の入出力端子と前記第3の入出力端子とを電気的に接続するとともに前記間隔を保つ同一高さの複数のチップ部品と、より構成され、
前記第1の基板の表面にある前記第1の入出力端子を介してBGAタイプのLSIパッケージが実装され、前記第3の基板の裏面にプリント基板が実装されることを特徴とする積層型基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005124914A JP2006303297A (ja) | 2005-04-22 | 2005-04-22 | 積層型基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005124914A JP2006303297A (ja) | 2005-04-22 | 2005-04-22 | 積層型基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006303297A true JP2006303297A (ja) | 2006-11-02 |
Family
ID=37471212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005124914A Pending JP2006303297A (ja) | 2005-04-22 | 2005-04-22 | 積層型基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006303297A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112399709A (zh) * | 2019-07-31 | 2021-02-23 | Abb电力电子公司 | 用于功率模块的中介层印刷电路板 |
-
2005
- 2005-04-22 JP JP2005124914A patent/JP2006303297A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112399709A (zh) * | 2019-07-31 | 2021-02-23 | Abb电力电子公司 | 用于功率模块的中介层印刷电路板 |
CN112399709B (zh) * | 2019-07-31 | 2023-12-12 | Abb瑞士股份有限公司 | 用于功率模块的中介层印刷电路板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5222509B2 (ja) | 半導体装置 | |
US6713854B1 (en) | Electronic circuit module with a carrier having a mounting pad array | |
US6545868B1 (en) | Electronic module having canopy-type carriers | |
US7709943B2 (en) | Stacked ball grid array package module utilizing one or more interposer layers | |
JPS582054A (ja) | 半導体装置 | |
JP2005033201A (ja) | 半導体パッケージ | |
US20060146509A1 (en) | Ballout for buffer | |
JP2009252893A (ja) | 半導体装置 | |
US7375418B2 (en) | Interposer stacking system and method | |
JP2006344789A (ja) | 電子回路モジュール及び半導体パッケージ | |
JP2007123457A (ja) | 半導体モジュール | |
US20040264148A1 (en) | Method and system for fan fold packaging | |
JPH11260999A (ja) | ノイズを低減した積層半導体装置モジュール | |
JP3994379B2 (ja) | 配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造 | |
JP2006303297A (ja) | 積層型基板 | |
KR100546359B1 (ko) | 동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는 반도체 칩 패키지 및 그 적층 모듈 | |
US20030043650A1 (en) | Multilayered memory device | |
US20080030943A1 (en) | Memory module having improved arrangement of discrete devices | |
JP2003204039A (ja) | 半導体装置 | |
US20050073050A1 (en) | BGA package and printed circuit board for supporting the package | |
JP2006049720A (ja) | 電子回路装置 | |
JP4591816B6 (ja) | 半導体装置 | |
JP4591816B2 (ja) | 半導体装置 | |
JP2007150181A (ja) | 積層型実装構造体 | |
KR20080005741A (ko) | 스택형 반도체 패키지 및 이를 구비한 반도체 모듈 |