JP3994379B2 - 配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造 - Google Patents
配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造 Download PDFInfo
- Publication number
- JP3994379B2 JP3994379B2 JP2002084423A JP2002084423A JP3994379B2 JP 3994379 B2 JP3994379 B2 JP 3994379B2 JP 2002084423 A JP2002084423 A JP 2002084423A JP 2002084423 A JP2002084423 A JP 2002084423A JP 3994379 B2 JP3994379 B2 JP 3994379B2
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- wiring
- wiring board
- package
- circuit wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/222—Completing of printed circuits by adding non-printed jumper connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10545—Related components mounted on both sides of the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、配線および外部端子のみを持つ配線用補助パッケージ、および対応する印刷回路配線板についての配線レイアウト構造に関する。
【０００２】
【従来の技術】
従来の半導体集積回路は、多ピン化およびダウンサイジング化の要求に対して、ＢＧＡ（ボール・グリッド・アレイ）、ＣＳＰ（チップ・スケール・パッケージ）等の高密度実装が進んでいる。高密度実装に際しては印刷回路配線板上の配線も密集化が進んでおり、任意のスペースで部品間の結線が困難になる場合がある。
以上のことを解決する為に、一旦外部にバイパスして配線を引出す構造等の配線用補助パッケージを提案したが（特開平１１−６８０２６号公報参照）、先の出願当時（平成９年）と比べて印刷回路配線板の技術も向上しており、ビルドアップ工法を採用することにより量産対応されている事例や、従来技術の延長線上の対応策として高多層により量産対応されている事例も発生している。
【０００３】
しかし、印刷回路配線板トータルとしてのコストアップを引き起こしており、むしろ上記公報の技術を提案した当時よりも当該技術を活用するニーズが高まっている。
しかも、ビルドアップの技術を用いても、近い将来印刷回路配線板での部品間の結線が不可能になる予測もある。
しかし、当該技術についての実用化検討を進めるうちに、配線用補助パッケージ、および、対応する印刷回路配線板の構造（具体的な配線レイアウト内容）についてはノウハウが必要であり、従来の常識的な配線レイアウトの方法および構造では有効な結線ができないことが判明した。
【０００４】
【発明が解決しようとする課題】
上記公報の技術では、プリント配線板で処理することができないパッケージ中央部の外部端子を簡単に取り出せるようにし、かつ配線の密集箇所の部分的な緩和を図るため、内部に半導体集積回路を含まず、回路配線と外部端子のみを備えた配線用補助パッケージを配線板下方に設け、既存のＩＣに対してプリント配線板を介して相対的にこれを配置する。多ピンパッケージの中央部の外部端子列に対応する位置にそれぞれスルーホールを設けて、配線用補助パッケージにも外周と中央部に外部端子列を配置し、中央部の外部端子列と外周の外部端子列との間を配線用補助パッケージ内で配線しているが、具体的な配線レイアウト内容は明確になっていない。
また、前述のように、印刷回路配線板のトータルとしてのコストアップを引き起こしている場合があり、またビルドアップの技術を用いても、近い将来には、印刷回路配線板での部品間の結線が不可能になるという予測も生じている。
【０００５】
そこで、本発明の目的は、これら従来の課題を解決し、レイアウトの指針が判りやすく、万人が容易に配線の決まり事として理解することができ、貫通穴のみを用いた場合でも、効率的に配線の引出しを行うことができる配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明の印刷回路配線板のレイアウト構造は、底面電極を有する電子部品と印刷回路配線板を挟んで配線用補助パッケージを搭載する印刷回路配線板において、前記底面電極を有する電子部品の外周ピンから順番に印刷回路配線板の部品搭載面に近い層から内層に向かって割りつけて引出してゆき、引出しに活用しなかった印刷回路配線板の部位を、配線用補助パッケージの引出しに活用して、前記底面電極を有する電子部品より小さい外形寸法の前記配線分補助パッケージを搭載することを特徴としている。
【０００７】
また、前記底面電極を有する電子部品から該配線用補助パッケージを経由せずに引出す経路については、スルーホールのランドに直接接続用電極を設けた構造をとらないことも特徴としている。
【０００８】
また、前記印刷回路配線板の各層の配線を配置していない部分に導体をベタ状に設けたことも特徴としている。
【０００９】
【発明の実施の形態】
以下、本発明の実施例を、図面により詳細に説明する。
（第１の実施例）
図１は、本発明の第１の実施例を示す印刷回路配線板および配線用補助パッケージの断面図である。
ＩＣ回路１１の反対面側に印刷回路配線板１２を介して配線用補助パッケージ１３を配置する。
【００１０】
本実施例では、底面電極を有する電子部品（ＢＧＡ等）１１と印刷回路配線板１２を挟んで配線用補助パッケージ１３をサンドイッチ状に搭載する場合の該当印刷回路配線板において、底面電極を有する部品１１からの引出しに寄与するエリアと配線用補助パッケージ１３からの引出しに寄与するエリアが、層の中央から折半されたことを特徴としている（請求項１）。すなわち、図１に示すように、中央から左側の引出線は印刷回路配線板１２内のＶＩＡ（スルーホール）を介して配線用補助パッケージ１３の左半分において折り曲げられて印刷回路配線板１２の表面に導かれる。また、中央から右側の引出線は印刷回路配線板１２内のＶＩＡ経由で配線用補助パッケージ１３の右半分において折り曲げられて印刷回路配線板１２の表面に導かれている。
【００１１】
ＩＣ１１の任意の電極からの引出線の経路を見ると、ＩＣ１１の外側の端子では、端子から印刷回路配線板１２の経路１４（ＶＩＡ）および表層を介して印刷回路配線板１２の表面に導かれ、ＩＣ１１の中央部の端子では、端子から印刷回路配線板１２の経路１４（ＶＩＡ）を介して印刷回路配線板１２の表面に導かれ、さらに配線用補助パッケージ１３の経路１５を経由して印刷回路配線板１２の表面に引出される。
層の中心から折半することにより、レイアウトの指針が判り易く、万人が容易に配線の決まりこととして理解することができる。
また、配線ミスの防止および配線工数の低減が期待できる。例えば、底面電極を有する電子部品から直接印刷回路配線板に引出す数と、配線用補助パッケージ（ＹＢＰ）を経由して引出す数を同数とした場合は、印刷回路配線板の層の中心から上下対象の引き回し形状を取ることになり、片側の配線を行えば残り片側はミラー状に配線内容をコピーするだけで、配線を完了させることが可能である。
【００１２】
また、本実施例においては、底面電極を有する部品１１より配線用補助パッケージ１３の外形寸法が大きいことを特徴としている。
このように、底面電極を有する部品より配線用補助パッケージの外形寸法を大きくすることにより、底面電極を有する電子部品から配線用補助パッケージを経由して引出すことに寄与することができる。つまり、印刷回路配線板の大きさが許す限り、対象数を無限に増やすことが可能となる。
【００１３】
また、本実施例においては、底面電極を有する部品１１より配線用補助パッケージ１３の外形寸法が大きいことを特徴としている。
これにより、底面電極を有する電子部品１１から配線用補助パッケージ１３を経由して引出すことに寄与する（印刷回路配線板の大きさが許す限り、対象数を無限に増やすことが可能である）。
【００１４】
（第２の実施例）
図２は、本発明の第２の実施例を示す配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造の断面図である。
この場合には、ＩＣ２１が比較的大規模な回路であり、配線用補助パッケージ２３も大規模なものを用いる。
本実施例においては、底面電極を有する電子部品（ＢＧＡ等）２１と印刷回路配線板２２を挟んで配線用補助パッケージ２３をサンドイッチ状に搭載する場合の印刷回路配線板において、底面電極を有する部品外周ピンから順番に印刷回路配線板２２の部品搭載面に近い層から内層に向って割り付けて引出していき、引出しに活用しなかった印刷回路配線板２２の部位を、配線用補助パッケージ２３の引出しに活用することを特徴としている（請求項３）。
また、本実施例においては、底面電極を有する部品２１と配線用補助パッケージ２３の外形寸法が同じであることも特徴としている。
【００１５】
また、本実施例においては、底面電極を有する電子部品（ＢＧＡ等）２１と印刷回路配線板２２を挟んで配線用補助パッケージ２３をサンドイッチ状に搭載する印刷回路配線板において、配線用補助パッケージ２３の引出しに寄与するエリアが、配線用補助パッケージ２３が搭載される側の表面層のみであることを特徴としている（請求項２）。
このように、表面層のみを残すことにより、レイアウトの指針が判り易く、万人が容易に配線の決まりごととして理解することができ、また、底面電極を有する部品外周ピンから順番に印刷回路配線板２２の部品搭載面に近い層から内側に向かって割り付けて、印刷回路配線板２２にインタスティジャルバイアホール等を用いずに貫通穴のみで引出しを行った場合にも、効率的な引出しが可能になる。
【００１６】
以下に、事例の条件を説明する。
〈事例の条件〉：印刷回路配線板２２の条件：
層数は４層、ＰＡＤサイズはφ０．６ｍｍ、貫通ＶＩＡ
表層ＶＩＡランドサイズはφ０．５ｍｍ
内層ＶＩＡランドサイズはφ０．７６ｍｍ
ライン幅／スペース幅は０．１ｍｍ／０．１ｍｍ
ソルダーレジスト位置精度は±０．０７５ｍｍ
【００１７】
：配線用補助パッケージ（ＹＢＰ）２３の条件：印刷回路配線板２２と同様とする。
：ＩＣ２１の条件：
３０列×３０列（９００ピン、フルグリッド配列）
端子間ピッチは、１．２７ｍｍ
【００１８】
印刷回路配線板２２の１〜３層までを用いて、ＩＣ２１から印刷回路配線板２２に経路２４にて周辺６列を引出し可能とする。（周辺６列引出し数：３０×６×４−６×６×４＝５７６ピン、残３２４ピン）
なお、配線用補助パッケージ（ＹＢＰ）２３を搭載した層については、配線用補助パッケージ（ＹＢＰ）２３から印刷回路配線板２２への引出し用として残しておく。（図２の外側３箇の白丸の部分）
【００１９】
ＩＣ２１の中央に残った端子は３２４ピン（３０−６×２＝１８列：フルグリッド）である。
ＩＣ２１の中央１８列については、３２４ピンを印刷回路配線板２２のＶＩＡ経由で、配線用補助パッケージ（ＹＢＰ）２３の中央１８列（３２４ピン）へ引出しを行う。
【００２０】
配線用補助パッケージ（ＹＢＰ）２３の中央端子から周辺の端子へは、１〜４層を使って１方向９列（計１８列分：３２４ピン）の引出しが可能となる。
３２４ピンを配線用補助パッケージ（ＹＢＰ）２３の周囲端子を用いて、印刷回路配線板２２へ引出すには、周辺３列（３０×３×４−３×３×４＝３２４ピン）あれば可能である。
周辺３列であれば、印刷回路配線板２２の表層のみを用いて引出しが可能である。
【００２１】
以上のように、ＩＣ２１の端子から、印刷回路配線板２２の経路２４、および、印刷回路配線板２２から配線用補助パッケージ（ＹＢＰ）２３を介して印刷回路配線板２２に至る経路２５を通り、ＩＣ２１から外部へ（ＩＣ２１中央の１８列：３２４ピン分は配線用補助パッケージ(ＹＢＰ)２３を介して）、全信号９００ピンを引出すことができる。
【００２２】
本実施例においては、印刷回路配線板に寄与できる部位の占有率を、効率的に高めることができ、また、印刷回路配線板にインタスティシャルバイアホールやビルドアップ等を用いずに貫通穴のみを用いた場合でも、効率的に引出しを行うことができる。
また、レイアウトが判り易く、万人が容易に配線の決まりごととして理解することができ、また、底面電極を有する電子部品の外形／ピン数毎に汎用的な配線用補助パッケージを設ける場合、供給者側の設定および使用者側の設定を容易に行うことが可能になる。
【００２３】
（第３の実施例）
図３は、本発明の第３の実施例を示す配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造の断面図である。
本実施例においては、底面電極を有する電子部品（ＢＧＡ等）３１と印刷回路配線板３２を挟んで配線用補助パッケージ３３の外形寸法が同じであることを特徴としている。
また、底面電極を有する電子部品用の接続用ＰＡＤと配線用補助パッケージ用ＰＡＤが表裏対でなく、ずらせて配置することも特徴としている。
すなわち、図３における特徴は、印刷回路配線板３２のスルーホールの位置と、配線用補助パッケージ３３のスルーホールの位置とをずらして配置することである。
【００２４】
以下に事例の条件を説明する。
〈事例の条件〉：印刷回路配線板３２の条件：
層数は４層、ＰＡＤサイズはφ０．６ｍｍ、貫通ＶＩＡ
表層ＶＩＡランドサイズはφ０．５ｍｍ
内層ＶＩＡランドサイズはφ０．７６ｍｍ
ライン幅／スペース幅は０．１ｍｍ／０．１ｍｍ
ソルダーレジスト位置精度は±０．０７５ｍｍ
【００２５】
：配線用補助パッケージ（ＹＢＰ）３３の条件：層数を６層とする以外は、印刷回路配線板３２と同様とする。
：ＩＣ３１の条件：
３２列×３２列（１０２４ピン、フルグリッド配列）
端子間ピッチ＝１．２７ｍｍ
【００２６】
印刷回路配線板３２の１〜３層までを用いて、ＩＣ３１から印刷回路配線板３２に経路３４にて引出し可能な周辺６列中、２辺については周辺６列／残る２辺については周辺５列を活用する。（引出し数：３２×６×２＋３２×５×２−６×６−６×５×２−５×５＝５８３ピン、残４４１ピン）
なお、配線用補助パッケージ（ＹＢＰ）３３を搭載した層については、配線用補助パッケージ（ＹＢＰ）３３から印刷回路配線板３２への引出し用として残しておく（図３の外側３箇の白丸の箇所）。
【００２７】
ＩＣ３１の中央に残った端子は、４４１ピン（３２−６−５＝２１列：フルグリッド）である。
ＩＣ３１の中央２１列は、４４１ピンを印刷回路配線板３２のＶＩＡ経由で、配線用補助パッケージ（ＹＢＰ）３３の中央２１列（４４１ピン）へ引出しを行う。
配線用補助パッケージ（ＹＢＰ）３３は、ＩＣ３１の真裏から少し（ＰＡＤピッチの半分程度）ずらした位置に設置する。
【００２８】
配線用補助パッケージ（ＹＢＰ）３３の中央端子から周辺の端子へは、１〜６層を使って１方向１１列（計２２列分：４８４ピン）の引出しが可能である。
４４１ピンを配線用補助パッケージ（ＹＢＰ）３３の周囲端子を用いて印刷回路配線板３２へ引出すには、２辺が周辺３列・残る２辺が周辺４列（引出し数：３２×４×２＋３２×３×２−４×４−４×３×２−３×３＝３９９）とすると、４２ピンの不足となる。
【００２９】
配線用補助パッケージ（ＹＢＰ）３３をＩＣ３１の真裏から少し（ＰＡＤ間半分）ずらした位置に設置したことにより、２辺についてはＰＡＤ間にＶＩＡ設けることができ、経路３６経由による１層下の層からの引出し１列を加えた周辺４列からの引出しが（表層からは３列）可能となり、残る２辺についても周辺３列を印刷回路配線板３２の表層から引出しが可能である。
【００３０】
以上のように、ＩＣ３１の端子から、印刷回路配線板３２の経路３４、および、印刷回路配線板３２から配線用補助パッケージ（ＹＢＰ）３３を介して印刷回路配線板３２に至る経路３５および経路３６を通り、ＩＣ３１から外部へ（ＩＣ３１の中央の２１列（４４１ピン中３９９ピン分）は配線用補助パッケージ(ＹＢＰ)３３を介して）、全信号１０２４ピン中９８２ピンを引出すことができる。
なお、上記説明では、４２ピンを引出せていないが、ＶＣＣ／ＧＮＤの集約化等により、現実的に引出す信号数を減らすことによる対応も考えられる。また、引出せるピン数を踏まえて、ＩＣパッケージのピン数を減らす対応も考えられる。
【００３１】
本実施例においては、レイアウトの指針が判り易く、万人が容易に配線の決まりごととして理解することができ、また底面電極を有する電子部品の外形／ピン数毎に汎用的な配線用補助パッケージを設ける場合、供給者側の設定と使用者側の設定を容易に行うことが可能である。
さらに、ＰＡＤ間ピッチが小さい場合など、ＰＡＤ間にバイアホールを設けることができない場合も、貫通スルーホールで対応することが可能であり、またＰＡＤ間にバイアホールを設けることができる場合には、一般的にコストアップとなる『スルーホールのランドに直接接続用電極を設けた構造』を回避することが可能になる。
【００３２】
（第４の実施例）
図４は、本発明の第４の実施例を示す配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造の断面図である。
本実施例においては、底面電極を有する電子部品（ＢＧＡ等）４１と印刷回路配線板４２を挟んで配線用補助パッケージ４３をサンドイッチ状に搭載する場合の印刷回路配線板において、底面電極を有する電子部品４１と配線用補助パッケージ４３の外形寸法が同じであることを特徴としている。
また、底面電極を有する電子部品用の接続用ＰＡＤと配線用補助パッケージ用の接続用ＰＡＤが表裏対ではなく、ずらせて配置することを特徴としている（請求項４）。
【００３３】
本実施例についての事例の条件は、図３の場合と同様である。
図３の事例では、１０２４ピン中４２ピンが引出せなかったが、本実施例では、印刷回路配線板４２の経路４７のような位置にＶＩＡを設けることにより、引出しが可能になる。（ＩＶＨであれば、レイアウト上の工夫無しでも経路４７のような位置に容易にＶＩＡを設けることが、技術的に可能である。）
【００３４】
本実施例においては、底面電極を有する電子部品４１から配線用補助パッケージ４３を経由して引出す経路の配線用補助パッケージ４３から印刷回路配線板４２への引出しと、底面電極を有する電子部品４１から印刷回路配線板４２への引出しが、干渉し難くすることが可能であり、底面電極を有する電子部品４１から配線用補助パッケージ４３を経由する部分としない部分の境目において、底面電極を有する電子部品４１および配線用補助パッケージ４３から印刷回路配線板４２への引出しに有利になる。
【００３５】
また、ＰＡＤ間にバイアホールを設けることができない場合（ＰＡＤ間ピッチが小さい場合等）も、貫通スルーホールで対応することが可能になる。
さらに、ＰＡＤ間にバイアホールを設けることができる場合には、一般的にコストアップとなると言われている『スルーホールのランドに直接接続用電極を設けた構造』を回避することが可能になる。
【００３６】
（第５の実施例）
図５は、本発明の第５の実施例を示す配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造の断面図である。
本実施例においては、底面電極を有する電子部品（ＢＧＡ等）５１と印刷回路配線板５２を挟んで配線用補助パッケージ５３をサンドイッチ状に搭載する場合の印刷回路配線板において、底面電極を有する部品５１より配線用補助パッケージ５３の外形寸法が小さいことを特徴としている（請求項３）。
また、底面電極を有する電子部品用の接続用ＰＡＤと配線用補助パッケージ用の接続用ＰＡＤが表裏対ではなく、ずらせて配置することを特徴としている（請求項４）。
【００３７】
以下に、事例の条件について説明する。
〈事例の条件〉：印刷回路配線板５２の条件：
層数は４層、ＰＡＤサイズはφ０．６ｍｍ、貫通ＶＩＡ
表層ＶＩＡランドサイズは、φ０．５ｍｍ
内層ＶＩＡランドサイズは、φ０．７６ｍｍ
ライン幅／スペース幅は０．１ｍｍ／０．１ｍｍ
ソルダーレジスト位置精度は、±０．０７５ｍｍ
【００３８】
：配線用補助パッケージ５３の条件：層数を２層とする以外は、印刷回路配線板５２と同様とする。
：ＩＣ５１の条件：
２４列×２４列（５７６ピン、フルグリッド配列）
端子間ピッチ＝１．２７ｍｍ
【００３９】
印刷回路配線板５２の１〜３層までを用いて、ＩＣ５１から印刷回路配線板５２に経路５４にて周辺６列が引出し可能である。（周辺６列引出し数：２４×６×４−６×６×４＝４３２ピン、残１４４ピン）
なお、配線用補助パッケージ（ＹＢＰ）５３を搭載した層については、配線用補助パッケージ（ＹＢＰ）５３から印刷回路配線板５２への引出し用として残しておく。（図５の白丸の箇所）
【００４０】
ＩＣ５１の中央に残った端子は１４４ピン（２４−６×２＝１２列：フルグリッド）である。
ＩＣ５１の中央１２列は、１４４ピンを印刷回路配線板５２のＶＩＡ経由で、配線用補助パッケージ（ＹＢＰ）５３の中央１２列（１４４ピン）へ引出しを行う。
配線用補助パッケージ（ＹＢＰ）５３は、ＩＣ５１の真裏から少し（ＰＡＤピッチの半分程度）ずらした位置に設置する。
【００４１】
配線用補助パッケージ（ＹＢＰ）５３の中央端子から周辺の端子へは、１〜２層を使って１方向６列（計１２列分：１４４ピン）の引出しが可能である。
１４４ピンを配線用補助パッケージ（ＹＢＰ）５３の周囲端子を用いて印刷回路配線板５２へ引出すには、２辺が周辺２列（１８×２×２−２×２×２＝６４ピン）、残る２辺が周辺３列（１８×３×２−３×３×２＝９０ピン）の計１５４ピンあれば可能である。
２辺については、周辺３列について印刷回路配線板５２の表層のみを用いて引出しが可能であり、残る２辺については周辺２列について印刷回路配線板５２の表層のみを用いて引出しが可能である。
【００４２】
以上のように、ＩＣ５１の端子から印刷回路配線板５２の経路５４を通り、および、印刷回路配線板５２から配線用補助パッケージ（ＹＢＰ）５３を経由して印刷回路配線板５２に至る経路５５を通り、ＩＣ５１から外部へ（ＩＣ５１の中央の１２列（１４４ピン分は配線用補助パッケージ(ＹＢＰ)５３を介して）、全信号５７６ピンを引出すことができる。
【００４３】
本実施例においては、配線用補助パッケージの外形寸法を小さくすることにより、配線用補助パッケージのコスト低減を図ることができ、また、印刷回路配線板の配線および部品搭載に寄与する部位を確保する余地が発生する。
さらに、ＰＡＤ間にバイアホールを設けることができない場合も、貫通スルーホールで対応することが可能になり、また、ＰＡＤ間にバイアホールを設けることができる場合には、一般にコストアップになるとされる『スルーホールのランドに直接接続用電極を設けた構造』を回避することが可能である。
【００４４】
（第６の実施例）
図６は、本発明の第６の実施例を示す配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造の断面図である。
本実施例においては、底面電極を有する電子部品（ＢＧＡ等）６１と印刷回路配線板６２を挟んで配線用補助パッケージ６３をサンドイッチ状に搭載する場合の印刷回路配線板において、底面電極を有する部品６１と配線用補助パッケージ６３の外形寸法が同じであることも特徴としている。
【００４５】
以下、本実施例の事例を説明する。
〈事例の条件〉：印刷回路配線板６２の条件：
層数＝４層、 ＰＡＤサイズ＝φ０．６ｍｍ、 貫通ＶＩＡ
表層ＶＩＡランドサイズ＝φ０．５ｍｍ
内層ＶＩＡランドサイズ＝φ０．７６ｍｍ
ライン幅／スペース幅＝０．１ｍｍ／０．１ｍｍ
ソルダーレジスト位置精度＝±０．０７５ｍｍ
【００４６】
：配線用補助パッケージ(ＹＢＰ）６３の条件：層数を６層とする以外は、印刷回路配線板３２と同様とする。
：ＩＣ６１の条件：
３２列×３２列（１０２４ピン、フルグリッド配列）
端子間ピッチ＝１．２７ｍｍ
【００４７】
印刷回路配線板６２の１〜３層までを用いて、ＩＣ６１から印刷回路配線板６２に経路６４にて引出し可能な周辺６列中、周辺５列を活用する。（引出し数：３２×５×４−５×５×４＝５４０ピン、残４８４ピン）
なお、配線用補助パッケージ（ＹＢＰ）６３を搭載した層については、配線用補助パッケージ（ＹＢＰ）６３から印刷回路配線板６２への引出し用として残しておく。
ＩＣ６１の中央に残った端子は４８４ピンである。（３２−５×２＝２２列：フルグリッド）
【００４８】
ＩＣ６１の中央２２列（４８４ピン）を印刷回路配線板６２のＶＩＡ経由で、配線用補助パッケージ（ＹＢＰ）６３の中央２２列（４８４ピン）へ引出しを行う。
配線用補助パッケージ（ＹＢＰ）６３の中央端子から周辺の端子へは、１〜６層を使って１方向１１列（計２２列分：４８４ピン）の引出しが可能である。
４８４ピンを配線用補助パッケージ（ＹＢＰ）６３の周囲端子を用いて印刷回路配線板６２へ引出すには、周辺４列（引出し数：３２×４×４−４×４−４＝４４８）で、３６ピンの不足が生じる。
【００４９】
配線用補助パッケージ（ＹＢＰ）６３を経由せずにＩＣ６１から印刷回路配線板６２へ直接引出す場所の印刷回路配線板６２のＶＩＡを図のようにずらすことにより、ＰＡＤ間にＶＩＡ設けることができ、経路６６経由による１層下の層からの引出し１列を加えた周辺４列からの引出しが（表層からは３列）可能となる。
【００５０】
以上の様に、ＩＣ６１の端子から、印刷回路配線板６２の経路６４および印刷回路配線板６２を介して配線用補助パッケージ（ＹＢＰ）６３から印刷回路配線板６２に至る経路６５および経路６６を通り、ＩＣ６１から外部へ（ＩＣ６１中央の２２列：４８４ピン中４４８ピン分は配線用補助パッケージ(ＹＢＰ)６３を介して）、全信号１０２４ピン中９８８ピンを引出すことができる。
なお、上記実施例では、３６ピン引出せていないが、ＶＣＣ／ＧＮＤの集約化等により、現実的に引出す信号数を減らすことによる対応も考えられる。
また、引出せるピン数を踏まえてＩＣパッケージのピン数を減らす対応も考えられる。
【００５１】
本実施例においては、レイアウトの指針が判り易く、万人が容易に配線の決まりごととして理解することができ、また、底面電極を有する電子部品の外形／ピン数毎に汎用的な配線用補助パッケージを設ける場合、供給者側の設定と使用者側の設定を容易に行うことが可能である。
【００５２】
（第７の実施例）
本実施例は、図１〜図６の全てに適用可能であって、その特徴は、底面電極を有する電子部品（ＢＧＡ等）と印刷回路配線板を挟んで配線用補助パッケージをサンドイッチ状に搭載した印刷回路配線板において、底面電極を有する電子部品から配線用補助パッケージに接続する経路スルーホールのランドに接続接続用電極を設けた構造とし、底面電極を有する電子部品から配線用補助パッケージを経由せずに引出す経路については、極力スルーホールのランドに直接接続用電極を設けた構造をとらないことである（請求項５）。
【００５３】
本実施例によれば、底面電極を有する電子部品から配線用補助パッケージを経由して引出す経路の配線用補助パッケージから印刷回路配線板への引出しと、底面電極を有する電子部品から印刷回路配線板への引出しが、干渉し難くすることができ、底面電極を有する電子部品から配線用補助パッケージを経由する部分としない部分の境目において、底面電極を有する電子部品および配線用補助パッケージから印刷回路配線板への引出しに有利となる。
【００５４】
（第８の実施例）
本実施例は、図１〜図６の全てに適用可能であって、その特徴は、底面電極を有する電子部品（ＢＧＡ等）と印刷回路配線板を挟んで配線用補助パッケージをサンドイッチ状に搭載した印刷回路配線板において、各層の配線を配置していない部分に導体をベタ状に設けたことである（請求項６）。
本実施例によれば、グランドの強化を図ることができ、また、インピーダンス制御が行い易くなる。
【００５５】
（第９の実施例）
本実施例は、図１〜図６の全てに適用可能であって、その特徴は、底面電極を有する電子部品（ＢＧＡ等）と印刷回路配線板を挟んで配線用補助パッケージをサンドイッチ状に搭載した印刷回路配線板において、底面電極を有する電子部品から配線用補助パッケージに接続する対象電極と、配線用補助パッケージから引出す対象電極の間に間隔を設けたことである。
本実施例によれば、底面電極を有する電子部品から配線用補助パッケージを経由して引出す経路の配線用補助パッケージから印刷回路配線板への引出しと、電子部品から印刷回路配線板への引出しが、干渉し難くなり、電子部品から配線用補助パッケージを経由する部分としない部分の境目において、電子部品および配線用補助パッケージから印刷回路配線板への引出しに有利となる。
【００５６】
【発明の効果】
以上説明したように、本発明によれば、層の中心から折半することにより、レイアウトの指針が判り易く、万人が容易に配線の決まりごととして理解することができる（請求項１）。
また、表面層のみ残すことにより、レイアウトの指針が判り易く、さらに、底面電極を有する部品外周ピンから順番に印刷回路配線板の部品搭載面に近い層から内層に向かって割り付けて、印刷回路配線板にインタスティシャルバイアホール等を用いることなく、貫通穴のみで引出しを行った場合にも効率的な引出しが可能になる（請求項２）。
【００５７】
また、印刷回路配線板の配線に寄与できる部位の占有率を、効果的に高めることができ、さらに印刷回路配線板にインタスティシャルバイアホールやビッドアップ等を用いずに貫通穴のみを用いた場合でも、効率的に引出しを行うことができる（請求項３）。
レイアウトの指針が判り易く、万人が容易に配線の決まりごととして理解でき、また、導面電極を有する電子部品の外形／ピン数毎に汎用的な配線用補助パッケージを設ける場合、供給者側の設定と使用者側の設定を容易に行うことが可能となる。
【００５８】
配線用補助パッケージの外形寸法を小さくすることにより、配線用補助パッケージのコスト低減を図ることができ、また印刷回路配線板の配線および部品搭載に寄与する部位を確保する余地が発生する（請求項３）。
底面電極を有する電子部品より配線用補助パッケージの外形寸法を大きくすることにより、底面電極を有する電子部品から配線用補助パッケージを経由して引出すことに寄与できる。すなわち、印刷回路配線板の大きさが許す限り、対象数を無限に増加することが可能となる。
【００５９】
底面電極を有する電子部品から配線用補助パッケージを経由して引出す経路の配線用補助パッケージから印刷回路配線板への引出しと、底面電極を有する電子部品から印刷回路配線板への引出しが、干渉し難くすることが可能になり、電子部品から配線用補助パッケージを経由する部分としない部分の境目において、底面電極を有する電子部品および配線用補助パッケージから印刷回路配線板への引出しに有利となる（請求項５）。
【００６０】
ＰＡＤ間にバイアホールを設けることができない場合（例えば、ＰＡＤ間ピッチが小さい場合等）でも、貫通スルーホールで対応することが可能であり、またＰＡＤ間にバイアホールを設けることができる場合には、一般的にコストアップとなると言われている「スルーホールのランドに直接接続用電極を設けた構造」を回避することが可能になる（請求項４）。
各層の配線を配置していない部分に導体をベタ状に設けることで、グランドの強化を図ることができ、またインピーダンス制御が行い易くなる（請求項６）。
底面電極を有する電子部品の外形／ピン数毎に汎用的な配線用補助パッケージを設ける場合、供給者側の設定と使用者側の選定を容易に行うことが可能になる。
【００６１】
配線用補助パッケージの外形寸法を小さくすることにより、配線用補助パッケージのコスト低減を図ることができ、また印刷回路配線板の配線と部品搭載に寄与する部位を確保する余地が生じる。
底面電極を有する電子部品より配線用補助パッケージの外形寸法を大きくすることにより、底面電極を有する電子部品から配線用補助パッケージを経由して引出すことに寄与できる。
【００６２】
底面電極を有する電子部品から配線用補助パッケージを経由して引出す経路の配線用補助パッケージから印刷回路配線板への引出しと、電子部品から印刷回路配線板への引出しが、干渉し難くなり、電子部品から配線用補助パッケージを経由する部分としない部分の境目において、電子部品と配線用補助パッケージから印刷回路配線板への引出しに有利となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造の断面図である。
【図２】本発明の第２の実施例を示す配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造の断面図である。
【図３】本発明の第３の実施例を示す配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造の断面図である。
【図４】本発明の第４の実施例を示す配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造の断面図である。
【図５】本発明の第５の実施例を示す配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造の断面図である。
【図６】本発明の第６の実施例を示す配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造の断面図である。
【符号の説明】
１１，２１，３１，４１，５１，６１…ＩＣ（電子部品）、
１２，２２，３２，４２，５２，６２…印刷回路配線板、
１３，２３，３３，４３，５３，６３…配線用補助パッケージ（ＹＢＰ）、
１４，１５，２４，２５，３４，３５，３６，４４，４５，４６，４７，
５４，５５，６４，６５，６６…経路。
【発明の属する技術分野】
本発明は、配線および外部端子のみを持つ配線用補助パッケージ、および対応する印刷回路配線板についての配線レイアウト構造に関する。
【０００２】
【従来の技術】
従来の半導体集積回路は、多ピン化およびダウンサイジング化の要求に対して、ＢＧＡ（ボール・グリッド・アレイ）、ＣＳＰ（チップ・スケール・パッケージ）等の高密度実装が進んでいる。高密度実装に際しては印刷回路配線板上の配線も密集化が進んでおり、任意のスペースで部品間の結線が困難になる場合がある。
以上のことを解決する為に、一旦外部にバイパスして配線を引出す構造等の配線用補助パッケージを提案したが（特開平１１−６８０２６号公報参照）、先の出願当時（平成９年）と比べて印刷回路配線板の技術も向上しており、ビルドアップ工法を採用することにより量産対応されている事例や、従来技術の延長線上の対応策として高多層により量産対応されている事例も発生している。
【０００３】
しかし、印刷回路配線板トータルとしてのコストアップを引き起こしており、むしろ上記公報の技術を提案した当時よりも当該技術を活用するニーズが高まっている。
しかも、ビルドアップの技術を用いても、近い将来印刷回路配線板での部品間の結線が不可能になる予測もある。
しかし、当該技術についての実用化検討を進めるうちに、配線用補助パッケージ、および、対応する印刷回路配線板の構造（具体的な配線レイアウト内容）についてはノウハウが必要であり、従来の常識的な配線レイアウトの方法および構造では有効な結線ができないことが判明した。
【０００４】
【発明が解決しようとする課題】
上記公報の技術では、プリント配線板で処理することができないパッケージ中央部の外部端子を簡単に取り出せるようにし、かつ配線の密集箇所の部分的な緩和を図るため、内部に半導体集積回路を含まず、回路配線と外部端子のみを備えた配線用補助パッケージを配線板下方に設け、既存のＩＣに対してプリント配線板を介して相対的にこれを配置する。多ピンパッケージの中央部の外部端子列に対応する位置にそれぞれスルーホールを設けて、配線用補助パッケージにも外周と中央部に外部端子列を配置し、中央部の外部端子列と外周の外部端子列との間を配線用補助パッケージ内で配線しているが、具体的な配線レイアウト内容は明確になっていない。
また、前述のように、印刷回路配線板のトータルとしてのコストアップを引き起こしている場合があり、またビルドアップの技術を用いても、近い将来には、印刷回路配線板での部品間の結線が不可能になるという予測も生じている。
【０００５】
そこで、本発明の目的は、これら従来の課題を解決し、レイアウトの指針が判りやすく、万人が容易に配線の決まり事として理解することができ、貫通穴のみを用いた場合でも、効率的に配線の引出しを行うことができる配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明の印刷回路配線板のレイアウト構造は、底面電極を有する電子部品と印刷回路配線板を挟んで配線用補助パッケージを搭載する印刷回路配線板において、前記底面電極を有する電子部品の外周ピンから順番に印刷回路配線板の部品搭載面に近い層から内層に向かって割りつけて引出してゆき、引出しに活用しなかった印刷回路配線板の部位を、配線用補助パッケージの引出しに活用して、前記底面電極を有する電子部品より小さい外形寸法の前記配線分補助パッケージを搭載することを特徴としている。
【０００７】
また、前記底面電極を有する電子部品から該配線用補助パッケージを経由せずに引出す経路については、スルーホールのランドに直接接続用電極を設けた構造をとらないことも特徴としている。
【０００８】
また、前記印刷回路配線板の各層の配線を配置していない部分に導体をベタ状に設けたことも特徴としている。
【０００９】
【発明の実施の形態】
以下、本発明の実施例を、図面により詳細に説明する。
（第１の実施例）
図１は、本発明の第１の実施例を示す印刷回路配線板および配線用補助パッケージの断面図である。
ＩＣ回路１１の反対面側に印刷回路配線板１２を介して配線用補助パッケージ１３を配置する。
【００１０】
本実施例では、底面電極を有する電子部品（ＢＧＡ等）１１と印刷回路配線板１２を挟んで配線用補助パッケージ１３をサンドイッチ状に搭載する場合の該当印刷回路配線板において、底面電極を有する部品１１からの引出しに寄与するエリアと配線用補助パッケージ１３からの引出しに寄与するエリアが、層の中央から折半されたことを特徴としている（請求項１）。すなわち、図１に示すように、中央から左側の引出線は印刷回路配線板１２内のＶＩＡ（スルーホール）を介して配線用補助パッケージ１３の左半分において折り曲げられて印刷回路配線板１２の表面に導かれる。また、中央から右側の引出線は印刷回路配線板１２内のＶＩＡ経由で配線用補助パッケージ１３の右半分において折り曲げられて印刷回路配線板１２の表面に導かれている。
【００１１】
ＩＣ１１の任意の電極からの引出線の経路を見ると、ＩＣ１１の外側の端子では、端子から印刷回路配線板１２の経路１４（ＶＩＡ）および表層を介して印刷回路配線板１２の表面に導かれ、ＩＣ１１の中央部の端子では、端子から印刷回路配線板１２の経路１４（ＶＩＡ）を介して印刷回路配線板１２の表面に導かれ、さらに配線用補助パッケージ１３の経路１５を経由して印刷回路配線板１２の表面に引出される。
層の中心から折半することにより、レイアウトの指針が判り易く、万人が容易に配線の決まりこととして理解することができる。
また、配線ミスの防止および配線工数の低減が期待できる。例えば、底面電極を有する電子部品から直接印刷回路配線板に引出す数と、配線用補助パッケージ（ＹＢＰ）を経由して引出す数を同数とした場合は、印刷回路配線板の層の中心から上下対象の引き回し形状を取ることになり、片側の配線を行えば残り片側はミラー状に配線内容をコピーするだけで、配線を完了させることが可能である。
【００１２】
また、本実施例においては、底面電極を有する部品１１より配線用補助パッケージ１３の外形寸法が大きいことを特徴としている。
このように、底面電極を有する部品より配線用補助パッケージの外形寸法を大きくすることにより、底面電極を有する電子部品から配線用補助パッケージを経由して引出すことに寄与することができる。つまり、印刷回路配線板の大きさが許す限り、対象数を無限に増やすことが可能となる。
【００１３】
また、本実施例においては、底面電極を有する部品１１より配線用補助パッケージ１３の外形寸法が大きいことを特徴としている。
これにより、底面電極を有する電子部品１１から配線用補助パッケージ１３を経由して引出すことに寄与する（印刷回路配線板の大きさが許す限り、対象数を無限に増やすことが可能である）。
【００１４】
（第２の実施例）
図２は、本発明の第２の実施例を示す配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造の断面図である。
この場合には、ＩＣ２１が比較的大規模な回路であり、配線用補助パッケージ２３も大規模なものを用いる。
本実施例においては、底面電極を有する電子部品（ＢＧＡ等）２１と印刷回路配線板２２を挟んで配線用補助パッケージ２３をサンドイッチ状に搭載する場合の印刷回路配線板において、底面電極を有する部品外周ピンから順番に印刷回路配線板２２の部品搭載面に近い層から内層に向って割り付けて引出していき、引出しに活用しなかった印刷回路配線板２２の部位を、配線用補助パッケージ２３の引出しに活用することを特徴としている（請求項３）。
また、本実施例においては、底面電極を有する部品２１と配線用補助パッケージ２３の外形寸法が同じであることも特徴としている。
【００１５】
また、本実施例においては、底面電極を有する電子部品（ＢＧＡ等）２１と印刷回路配線板２２を挟んで配線用補助パッケージ２３をサンドイッチ状に搭載する印刷回路配線板において、配線用補助パッケージ２３の引出しに寄与するエリアが、配線用補助パッケージ２３が搭載される側の表面層のみであることを特徴としている（請求項２）。
このように、表面層のみを残すことにより、レイアウトの指針が判り易く、万人が容易に配線の決まりごととして理解することができ、また、底面電極を有する部品外周ピンから順番に印刷回路配線板２２の部品搭載面に近い層から内側に向かって割り付けて、印刷回路配線板２２にインタスティジャルバイアホール等を用いずに貫通穴のみで引出しを行った場合にも、効率的な引出しが可能になる。
【００１６】
以下に、事例の条件を説明する。
〈事例の条件〉：印刷回路配線板２２の条件：
層数は４層、ＰＡＤサイズはφ０．６ｍｍ、貫通ＶＩＡ
表層ＶＩＡランドサイズはφ０．５ｍｍ
内層ＶＩＡランドサイズはφ０．７６ｍｍ
ライン幅／スペース幅は０．１ｍｍ／０．１ｍｍ
ソルダーレジスト位置精度は±０．０７５ｍｍ
【００１７】
：配線用補助パッケージ（ＹＢＰ）２３の条件：印刷回路配線板２２と同様とする。
：ＩＣ２１の条件：
３０列×３０列（９００ピン、フルグリッド配列）
端子間ピッチは、１．２７ｍｍ
【００１８】
印刷回路配線板２２の１〜３層までを用いて、ＩＣ２１から印刷回路配線板２２に経路２４にて周辺６列を引出し可能とする。（周辺６列引出し数：３０×６×４−６×６×４＝５７６ピン、残３２４ピン）
なお、配線用補助パッケージ（ＹＢＰ）２３を搭載した層については、配線用補助パッケージ（ＹＢＰ）２３から印刷回路配線板２２への引出し用として残しておく。（図２の外側３箇の白丸の部分）
【００１９】
ＩＣ２１の中央に残った端子は３２４ピン（３０−６×２＝１８列：フルグリッド）である。
ＩＣ２１の中央１８列については、３２４ピンを印刷回路配線板２２のＶＩＡ経由で、配線用補助パッケージ（ＹＢＰ）２３の中央１８列（３２４ピン）へ引出しを行う。
【００２０】
配線用補助パッケージ（ＹＢＰ）２３の中央端子から周辺の端子へは、１〜４層を使って１方向９列（計１８列分：３２４ピン）の引出しが可能となる。
３２４ピンを配線用補助パッケージ（ＹＢＰ）２３の周囲端子を用いて、印刷回路配線板２２へ引出すには、周辺３列（３０×３×４−３×３×４＝３２４ピン）あれば可能である。
周辺３列であれば、印刷回路配線板２２の表層のみを用いて引出しが可能である。
【００２１】
以上のように、ＩＣ２１の端子から、印刷回路配線板２２の経路２４、および、印刷回路配線板２２から配線用補助パッケージ（ＹＢＰ）２３を介して印刷回路配線板２２に至る経路２５を通り、ＩＣ２１から外部へ（ＩＣ２１中央の１８列：３２４ピン分は配線用補助パッケージ(ＹＢＰ)２３を介して）、全信号９００ピンを引出すことができる。
【００２２】
本実施例においては、印刷回路配線板に寄与できる部位の占有率を、効率的に高めることができ、また、印刷回路配線板にインタスティシャルバイアホールやビルドアップ等を用いずに貫通穴のみを用いた場合でも、効率的に引出しを行うことができる。
また、レイアウトが判り易く、万人が容易に配線の決まりごととして理解することができ、また、底面電極を有する電子部品の外形／ピン数毎に汎用的な配線用補助パッケージを設ける場合、供給者側の設定および使用者側の設定を容易に行うことが可能になる。
【００２３】
（第３の実施例）
図３は、本発明の第３の実施例を示す配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造の断面図である。
本実施例においては、底面電極を有する電子部品（ＢＧＡ等）３１と印刷回路配線板３２を挟んで配線用補助パッケージ３３の外形寸法が同じであることを特徴としている。
また、底面電極を有する電子部品用の接続用ＰＡＤと配線用補助パッケージ用ＰＡＤが表裏対でなく、ずらせて配置することも特徴としている。
すなわち、図３における特徴は、印刷回路配線板３２のスルーホールの位置と、配線用補助パッケージ３３のスルーホールの位置とをずらして配置することである。
【００２４】
以下に事例の条件を説明する。
〈事例の条件〉：印刷回路配線板３２の条件：
層数は４層、ＰＡＤサイズはφ０．６ｍｍ、貫通ＶＩＡ
表層ＶＩＡランドサイズはφ０．５ｍｍ
内層ＶＩＡランドサイズはφ０．７６ｍｍ
ライン幅／スペース幅は０．１ｍｍ／０．１ｍｍ
ソルダーレジスト位置精度は±０．０７５ｍｍ
【００２５】
：配線用補助パッケージ（ＹＢＰ）３３の条件：層数を６層とする以外は、印刷回路配線板３２と同様とする。
：ＩＣ３１の条件：
３２列×３２列（１０２４ピン、フルグリッド配列）
端子間ピッチ＝１．２７ｍｍ
【００２６】
印刷回路配線板３２の１〜３層までを用いて、ＩＣ３１から印刷回路配線板３２に経路３４にて引出し可能な周辺６列中、２辺については周辺６列／残る２辺については周辺５列を活用する。（引出し数：３２×６×２＋３２×５×２−６×６−６×５×２−５×５＝５８３ピン、残４４１ピン）
なお、配線用補助パッケージ（ＹＢＰ）３３を搭載した層については、配線用補助パッケージ（ＹＢＰ）３３から印刷回路配線板３２への引出し用として残しておく（図３の外側３箇の白丸の箇所）。
【００２７】
ＩＣ３１の中央に残った端子は、４４１ピン（３２−６−５＝２１列：フルグリッド）である。
ＩＣ３１の中央２１列は、４４１ピンを印刷回路配線板３２のＶＩＡ経由で、配線用補助パッケージ（ＹＢＰ）３３の中央２１列（４４１ピン）へ引出しを行う。
配線用補助パッケージ（ＹＢＰ）３３は、ＩＣ３１の真裏から少し（ＰＡＤピッチの半分程度）ずらした位置に設置する。
【００２８】
配線用補助パッケージ（ＹＢＰ）３３の中央端子から周辺の端子へは、１〜６層を使って１方向１１列（計２２列分：４８４ピン）の引出しが可能である。
４４１ピンを配線用補助パッケージ（ＹＢＰ）３３の周囲端子を用いて印刷回路配線板３２へ引出すには、２辺が周辺３列・残る２辺が周辺４列（引出し数：３２×４×２＋３２×３×２−４×４−４×３×２−３×３＝３９９）とすると、４２ピンの不足となる。
【００２９】
配線用補助パッケージ（ＹＢＰ）３３をＩＣ３１の真裏から少し（ＰＡＤ間半分）ずらした位置に設置したことにより、２辺についてはＰＡＤ間にＶＩＡ設けることができ、経路３６経由による１層下の層からの引出し１列を加えた周辺４列からの引出しが（表層からは３列）可能となり、残る２辺についても周辺３列を印刷回路配線板３２の表層から引出しが可能である。
【００３０】
以上のように、ＩＣ３１の端子から、印刷回路配線板３２の経路３４、および、印刷回路配線板３２から配線用補助パッケージ（ＹＢＰ）３３を介して印刷回路配線板３２に至る経路３５および経路３６を通り、ＩＣ３１から外部へ（ＩＣ３１の中央の２１列（４４１ピン中３９９ピン分）は配線用補助パッケージ(ＹＢＰ)３３を介して）、全信号１０２４ピン中９８２ピンを引出すことができる。
なお、上記説明では、４２ピンを引出せていないが、ＶＣＣ／ＧＮＤの集約化等により、現実的に引出す信号数を減らすことによる対応も考えられる。また、引出せるピン数を踏まえて、ＩＣパッケージのピン数を減らす対応も考えられる。
【００３１】
本実施例においては、レイアウトの指針が判り易く、万人が容易に配線の決まりごととして理解することができ、また底面電極を有する電子部品の外形／ピン数毎に汎用的な配線用補助パッケージを設ける場合、供給者側の設定と使用者側の設定を容易に行うことが可能である。
さらに、ＰＡＤ間ピッチが小さい場合など、ＰＡＤ間にバイアホールを設けることができない場合も、貫通スルーホールで対応することが可能であり、またＰＡＤ間にバイアホールを設けることができる場合には、一般的にコストアップとなる『スルーホールのランドに直接接続用電極を設けた構造』を回避することが可能になる。
【００３２】
（第４の実施例）
図４は、本発明の第４の実施例を示す配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造の断面図である。
本実施例においては、底面電極を有する電子部品（ＢＧＡ等）４１と印刷回路配線板４２を挟んで配線用補助パッケージ４３をサンドイッチ状に搭載する場合の印刷回路配線板において、底面電極を有する電子部品４１と配線用補助パッケージ４３の外形寸法が同じであることを特徴としている。
また、底面電極を有する電子部品用の接続用ＰＡＤと配線用補助パッケージ用の接続用ＰＡＤが表裏対ではなく、ずらせて配置することを特徴としている（請求項４）。
【００３３】
本実施例についての事例の条件は、図３の場合と同様である。
図３の事例では、１０２４ピン中４２ピンが引出せなかったが、本実施例では、印刷回路配線板４２の経路４７のような位置にＶＩＡを設けることにより、引出しが可能になる。（ＩＶＨであれば、レイアウト上の工夫無しでも経路４７のような位置に容易にＶＩＡを設けることが、技術的に可能である。）
【００３４】
本実施例においては、底面電極を有する電子部品４１から配線用補助パッケージ４３を経由して引出す経路の配線用補助パッケージ４３から印刷回路配線板４２への引出しと、底面電極を有する電子部品４１から印刷回路配線板４２への引出しが、干渉し難くすることが可能であり、底面電極を有する電子部品４１から配線用補助パッケージ４３を経由する部分としない部分の境目において、底面電極を有する電子部品４１および配線用補助パッケージ４３から印刷回路配線板４２への引出しに有利になる。
【００３５】
また、ＰＡＤ間にバイアホールを設けることができない場合（ＰＡＤ間ピッチが小さい場合等）も、貫通スルーホールで対応することが可能になる。
さらに、ＰＡＤ間にバイアホールを設けることができる場合には、一般的にコストアップとなると言われている『スルーホールのランドに直接接続用電極を設けた構造』を回避することが可能になる。
【００３６】
（第５の実施例）
図５は、本発明の第５の実施例を示す配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造の断面図である。
本実施例においては、底面電極を有する電子部品（ＢＧＡ等）５１と印刷回路配線板５２を挟んで配線用補助パッケージ５３をサンドイッチ状に搭載する場合の印刷回路配線板において、底面電極を有する部品５１より配線用補助パッケージ５３の外形寸法が小さいことを特徴としている（請求項３）。
また、底面電極を有する電子部品用の接続用ＰＡＤと配線用補助パッケージ用の接続用ＰＡＤが表裏対ではなく、ずらせて配置することを特徴としている（請求項４）。
【００３７】
以下に、事例の条件について説明する。
〈事例の条件〉：印刷回路配線板５２の条件：
層数は４層、ＰＡＤサイズはφ０．６ｍｍ、貫通ＶＩＡ
表層ＶＩＡランドサイズは、φ０．５ｍｍ
内層ＶＩＡランドサイズは、φ０．７６ｍｍ
ライン幅／スペース幅は０．１ｍｍ／０．１ｍｍ
ソルダーレジスト位置精度は、±０．０７５ｍｍ
【００３８】
：配線用補助パッケージ５３の条件：層数を２層とする以外は、印刷回路配線板５２と同様とする。
：ＩＣ５１の条件：
２４列×２４列（５７６ピン、フルグリッド配列）
端子間ピッチ＝１．２７ｍｍ
【００３９】
印刷回路配線板５２の１〜３層までを用いて、ＩＣ５１から印刷回路配線板５２に経路５４にて周辺６列が引出し可能である。（周辺６列引出し数：２４×６×４−６×６×４＝４３２ピン、残１４４ピン）
なお、配線用補助パッケージ（ＹＢＰ）５３を搭載した層については、配線用補助パッケージ（ＹＢＰ）５３から印刷回路配線板５２への引出し用として残しておく。（図５の白丸の箇所）
【００４０】
ＩＣ５１の中央に残った端子は１４４ピン（２４−６×２＝１２列：フルグリッド）である。
ＩＣ５１の中央１２列は、１４４ピンを印刷回路配線板５２のＶＩＡ経由で、配線用補助パッケージ（ＹＢＰ）５３の中央１２列（１４４ピン）へ引出しを行う。
配線用補助パッケージ（ＹＢＰ）５３は、ＩＣ５１の真裏から少し（ＰＡＤピッチの半分程度）ずらした位置に設置する。
【００４１】
配線用補助パッケージ（ＹＢＰ）５３の中央端子から周辺の端子へは、１〜２層を使って１方向６列（計１２列分：１４４ピン）の引出しが可能である。
１４４ピンを配線用補助パッケージ（ＹＢＰ）５３の周囲端子を用いて印刷回路配線板５２へ引出すには、２辺が周辺２列（１８×２×２−２×２×２＝６４ピン）、残る２辺が周辺３列（１８×３×２−３×３×２＝９０ピン）の計１５４ピンあれば可能である。
２辺については、周辺３列について印刷回路配線板５２の表層のみを用いて引出しが可能であり、残る２辺については周辺２列について印刷回路配線板５２の表層のみを用いて引出しが可能である。
【００４２】
以上のように、ＩＣ５１の端子から印刷回路配線板５２の経路５４を通り、および、印刷回路配線板５２から配線用補助パッケージ（ＹＢＰ）５３を経由して印刷回路配線板５２に至る経路５５を通り、ＩＣ５１から外部へ（ＩＣ５１の中央の１２列（１４４ピン分は配線用補助パッケージ(ＹＢＰ)５３を介して）、全信号５７６ピンを引出すことができる。
【００４３】
本実施例においては、配線用補助パッケージの外形寸法を小さくすることにより、配線用補助パッケージのコスト低減を図ることができ、また、印刷回路配線板の配線および部品搭載に寄与する部位を確保する余地が発生する。
さらに、ＰＡＤ間にバイアホールを設けることができない場合も、貫通スルーホールで対応することが可能になり、また、ＰＡＤ間にバイアホールを設けることができる場合には、一般にコストアップになるとされる『スルーホールのランドに直接接続用電極を設けた構造』を回避することが可能である。
【００４４】
（第６の実施例）
図６は、本発明の第６の実施例を示す配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造の断面図である。
本実施例においては、底面電極を有する電子部品（ＢＧＡ等）６１と印刷回路配線板６２を挟んで配線用補助パッケージ６３をサンドイッチ状に搭載する場合の印刷回路配線板において、底面電極を有する部品６１と配線用補助パッケージ６３の外形寸法が同じであることも特徴としている。
【００４５】
以下、本実施例の事例を説明する。
〈事例の条件〉：印刷回路配線板６２の条件：
層数＝４層、 ＰＡＤサイズ＝φ０．６ｍｍ、 貫通ＶＩＡ
表層ＶＩＡランドサイズ＝φ０．５ｍｍ
内層ＶＩＡランドサイズ＝φ０．７６ｍｍ
ライン幅／スペース幅＝０．１ｍｍ／０．１ｍｍ
ソルダーレジスト位置精度＝±０．０７５ｍｍ
【００４６】
：配線用補助パッケージ(ＹＢＰ）６３の条件：層数を６層とする以外は、印刷回路配線板３２と同様とする。
：ＩＣ６１の条件：
３２列×３２列（１０２４ピン、フルグリッド配列）
端子間ピッチ＝１．２７ｍｍ
【００４７】
印刷回路配線板６２の１〜３層までを用いて、ＩＣ６１から印刷回路配線板６２に経路６４にて引出し可能な周辺６列中、周辺５列を活用する。（引出し数：３２×５×４−５×５×４＝５４０ピン、残４８４ピン）
なお、配線用補助パッケージ（ＹＢＰ）６３を搭載した層については、配線用補助パッケージ（ＹＢＰ）６３から印刷回路配線板６２への引出し用として残しておく。
ＩＣ６１の中央に残った端子は４８４ピンである。（３２−５×２＝２２列：フルグリッド）
【００４８】
ＩＣ６１の中央２２列（４８４ピン）を印刷回路配線板６２のＶＩＡ経由で、配線用補助パッケージ（ＹＢＰ）６３の中央２２列（４８４ピン）へ引出しを行う。
配線用補助パッケージ（ＹＢＰ）６３の中央端子から周辺の端子へは、１〜６層を使って１方向１１列（計２２列分：４８４ピン）の引出しが可能である。
４８４ピンを配線用補助パッケージ（ＹＢＰ）６３の周囲端子を用いて印刷回路配線板６２へ引出すには、周辺４列（引出し数：３２×４×４−４×４−４＝４４８）で、３６ピンの不足が生じる。
【００４９】
配線用補助パッケージ（ＹＢＰ）６３を経由せずにＩＣ６１から印刷回路配線板６２へ直接引出す場所の印刷回路配線板６２のＶＩＡを図のようにずらすことにより、ＰＡＤ間にＶＩＡ設けることができ、経路６６経由による１層下の層からの引出し１列を加えた周辺４列からの引出しが（表層からは３列）可能となる。
【００５０】
以上の様に、ＩＣ６１の端子から、印刷回路配線板６２の経路６４および印刷回路配線板６２を介して配線用補助パッケージ（ＹＢＰ）６３から印刷回路配線板６２に至る経路６５および経路６６を通り、ＩＣ６１から外部へ（ＩＣ６１中央の２２列：４８４ピン中４４８ピン分は配線用補助パッケージ(ＹＢＰ)６３を介して）、全信号１０２４ピン中９８８ピンを引出すことができる。
なお、上記実施例では、３６ピン引出せていないが、ＶＣＣ／ＧＮＤの集約化等により、現実的に引出す信号数を減らすことによる対応も考えられる。
また、引出せるピン数を踏まえてＩＣパッケージのピン数を減らす対応も考えられる。
【００５１】
本実施例においては、レイアウトの指針が判り易く、万人が容易に配線の決まりごととして理解することができ、また、底面電極を有する電子部品の外形／ピン数毎に汎用的な配線用補助パッケージを設ける場合、供給者側の設定と使用者側の設定を容易に行うことが可能である。
【００５２】
（第７の実施例）
本実施例は、図１〜図６の全てに適用可能であって、その特徴は、底面電極を有する電子部品（ＢＧＡ等）と印刷回路配線板を挟んで配線用補助パッケージをサンドイッチ状に搭載した印刷回路配線板において、底面電極を有する電子部品から配線用補助パッケージに接続する経路スルーホールのランドに接続接続用電極を設けた構造とし、底面電極を有する電子部品から配線用補助パッケージを経由せずに引出す経路については、極力スルーホールのランドに直接接続用電極を設けた構造をとらないことである（請求項５）。
【００５３】
本実施例によれば、底面電極を有する電子部品から配線用補助パッケージを経由して引出す経路の配線用補助パッケージから印刷回路配線板への引出しと、底面電極を有する電子部品から印刷回路配線板への引出しが、干渉し難くすることができ、底面電極を有する電子部品から配線用補助パッケージを経由する部分としない部分の境目において、底面電極を有する電子部品および配線用補助パッケージから印刷回路配線板への引出しに有利となる。
【００５４】
（第８の実施例）
本実施例は、図１〜図６の全てに適用可能であって、その特徴は、底面電極を有する電子部品（ＢＧＡ等）と印刷回路配線板を挟んで配線用補助パッケージをサンドイッチ状に搭載した印刷回路配線板において、各層の配線を配置していない部分に導体をベタ状に設けたことである（請求項６）。
本実施例によれば、グランドの強化を図ることができ、また、インピーダンス制御が行い易くなる。
【００５５】
（第９の実施例）
本実施例は、図１〜図６の全てに適用可能であって、その特徴は、底面電極を有する電子部品（ＢＧＡ等）と印刷回路配線板を挟んで配線用補助パッケージをサンドイッチ状に搭載した印刷回路配線板において、底面電極を有する電子部品から配線用補助パッケージに接続する対象電極と、配線用補助パッケージから引出す対象電極の間に間隔を設けたことである。
本実施例によれば、底面電極を有する電子部品から配線用補助パッケージを経由して引出す経路の配線用補助パッケージから印刷回路配線板への引出しと、電子部品から印刷回路配線板への引出しが、干渉し難くなり、電子部品から配線用補助パッケージを経由する部分としない部分の境目において、電子部品および配線用補助パッケージから印刷回路配線板への引出しに有利となる。
【００５６】
【発明の効果】
以上説明したように、本発明によれば、層の中心から折半することにより、レイアウトの指針が判り易く、万人が容易に配線の決まりごととして理解することができる（請求項１）。
また、表面層のみ残すことにより、レイアウトの指針が判り易く、さらに、底面電極を有する部品外周ピンから順番に印刷回路配線板の部品搭載面に近い層から内層に向かって割り付けて、印刷回路配線板にインタスティシャルバイアホール等を用いることなく、貫通穴のみで引出しを行った場合にも効率的な引出しが可能になる（請求項２）。
【００５７】
また、印刷回路配線板の配線に寄与できる部位の占有率を、効果的に高めることができ、さらに印刷回路配線板にインタスティシャルバイアホールやビッドアップ等を用いずに貫通穴のみを用いた場合でも、効率的に引出しを行うことができる（請求項３）。
レイアウトの指針が判り易く、万人が容易に配線の決まりごととして理解でき、また、導面電極を有する電子部品の外形／ピン数毎に汎用的な配線用補助パッケージを設ける場合、供給者側の設定と使用者側の設定を容易に行うことが可能となる。
【００５８】
配線用補助パッケージの外形寸法を小さくすることにより、配線用補助パッケージのコスト低減を図ることができ、また印刷回路配線板の配線および部品搭載に寄与する部位を確保する余地が発生する（請求項３）。
底面電極を有する電子部品より配線用補助パッケージの外形寸法を大きくすることにより、底面電極を有する電子部品から配線用補助パッケージを経由して引出すことに寄与できる。すなわち、印刷回路配線板の大きさが許す限り、対象数を無限に増加することが可能となる。
【００５９】
底面電極を有する電子部品から配線用補助パッケージを経由して引出す経路の配線用補助パッケージから印刷回路配線板への引出しと、底面電極を有する電子部品から印刷回路配線板への引出しが、干渉し難くすることが可能になり、電子部品から配線用補助パッケージを経由する部分としない部分の境目において、底面電極を有する電子部品および配線用補助パッケージから印刷回路配線板への引出しに有利となる（請求項５）。
【００６０】
ＰＡＤ間にバイアホールを設けることができない場合（例えば、ＰＡＤ間ピッチが小さい場合等）でも、貫通スルーホールで対応することが可能であり、またＰＡＤ間にバイアホールを設けることができる場合には、一般的にコストアップとなると言われている「スルーホールのランドに直接接続用電極を設けた構造」を回避することが可能になる（請求項４）。
各層の配線を配置していない部分に導体をベタ状に設けることで、グランドの強化を図ることができ、またインピーダンス制御が行い易くなる（請求項６）。
底面電極を有する電子部品の外形／ピン数毎に汎用的な配線用補助パッケージを設ける場合、供給者側の設定と使用者側の選定を容易に行うことが可能になる。
【００６１】
配線用補助パッケージの外形寸法を小さくすることにより、配線用補助パッケージのコスト低減を図ることができ、また印刷回路配線板の配線と部品搭載に寄与する部位を確保する余地が生じる。
底面電極を有する電子部品より配線用補助パッケージの外形寸法を大きくすることにより、底面電極を有する電子部品から配線用補助パッケージを経由して引出すことに寄与できる。
【００６２】
底面電極を有する電子部品から配線用補助パッケージを経由して引出す経路の配線用補助パッケージから印刷回路配線板への引出しと、電子部品から印刷回路配線板への引出しが、干渉し難くなり、電子部品から配線用補助パッケージを経由する部分としない部分の境目において、電子部品と配線用補助パッケージから印刷回路配線板への引出しに有利となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造の断面図である。
【図２】本発明の第２の実施例を示す配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造の断面図である。
【図３】本発明の第３の実施例を示す配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造の断面図である。
【図４】本発明の第４の実施例を示す配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造の断面図である。
【図５】本発明の第５の実施例を示す配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造の断面図である。
【図６】本発明の第６の実施例を示す配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造の断面図である。
【符号の説明】
１１，２１，３１，４１，５１，６１…ＩＣ（電子部品）、
１２，２２，３２，４２，５２，６２…印刷回路配線板、
１３，２３，３３，４３，５３，６３…配線用補助パッケージ（ＹＢＰ）、
１４，１５，２４，２５，３４，３５，３６，４４，４５，４６，４７，
５４，５５，６４，６５，６６…経路。
Claims (3)
- 底面電極を有する電子部品と印刷回路配線板を挟んで配線用補助パッケージを搭載する印刷回路配線板において、
前記底面電極を有する電子部品の外周ピンから順番に印刷回路配線板の部品搭載面に近い層から内層に向かって割りつけて引出してゆき、引出しに活用しなかった印刷回路配線板の部位を、配線用補助パッケージの引出しに活用して、前記底面電極を有する電子部品より小さい外形寸法の前記配線分補助パッケージを搭載することを特徴とした印刷回路配線板の配線レイアウト構造。 - 前記底面電極を有する電子部品から該配線用補助パッケージを経由せずに引出す経路については、スルーホールのランドに直接接続用電極を設けた構造をとらないことを特徴とする請求項１に記載の印刷回路配線板の配線レイアウト構造。
- 前記印刷回路配線板の各層の配線を配置していない部分に導体をベタ状に設けたことを特徴とする請求項１または２に記載の印刷回路配線板の配線レイアウト構造。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002084423A JP3994379B2 (ja) | 2002-03-25 | 2002-03-25 | 配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造 |
| US10/395,225 US6862192B2 (en) | 2002-03-25 | 2003-03-25 | Wiring layout of auxiliary wiring package and printed circuit wiring board |
| US11/031,018 US7525817B2 (en) | 2002-03-25 | 2005-01-10 | Wiring layout of auxiliary wiring package and printed circuit wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002084423A JP3994379B2 (ja) | 2002-03-25 | 2002-03-25 | 配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003283080A JP2003283080A (ja) | 2003-10-03 |
| JP3994379B2 true JP3994379B2 (ja) | 2007-10-17 |
Family
ID=29231781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002084423A Expired - Fee Related JP3994379B2 (ja) | 2002-03-25 | 2002-03-25 | 配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6862192B2 (ja) |
| JP (1) | JP3994379B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005166794A (ja) | 2003-12-01 | 2005-06-23 | Ricoh Co Ltd | 部品パッケージとプリント配線基板および電子機器 |
| JP2006303003A (ja) * | 2005-04-18 | 2006-11-02 | Toshiba Corp | プリント基板、および情報処理装置 |
| CN101166401B (zh) * | 2006-10-16 | 2011-11-30 | 辉达公司 | 用于在高速***中放置多个负载的方法和*** |
| JP4917873B2 (ja) * | 2006-12-11 | 2012-04-18 | 株式会社リコー | 電源装置 |
| US8228679B2 (en) * | 2008-04-02 | 2012-07-24 | Spansion Llc | Connections for electronic devices on double-sided circuit board |
| US8218329B2 (en) * | 2010-03-29 | 2012-07-10 | Xerox Corporation | Back-to-back package accomplishing short signal path lengths |
| BR112013015890A2 (pt) | 2010-12-22 | 2017-09-19 | Ge Energy Power Conversion Technology Ltd | arranjo mecânico de um circuito conversor de potência multinível. |
| US20130215586A1 (en) * | 2012-02-16 | 2013-08-22 | Ibiden Co., Ltd. | Wiring substrate |
| US10532693B2 (en) * | 2013-08-30 | 2020-01-14 | Itc Incorporated | Diffused flexible LED linear light assembly |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08288658A (ja) * | 1995-04-18 | 1996-11-01 | Mitsubishi Electric Corp | Ｂｇａパッケージ搭載用印刷配線基板 |
| US5574630A (en) * | 1995-05-11 | 1996-11-12 | International Business Machines Corporation | Laminated electronic package including a power/ground assembly |
| JPH1168026A (ja) * | 1997-06-13 | 1999-03-09 | Ricoh Co Ltd | 配線用補助パッケージおよび印刷回路配線板構造 |
| US5847936A (en) * | 1997-06-20 | 1998-12-08 | Sun Microsystems, Inc. | Optimized routing scheme for an integrated circuit/printed circuit board |
| US6392296B1 (en) * | 1998-08-31 | 2002-05-21 | Micron Technology, Inc. | Silicon interposer with optical connections |
| JP2001135904A (ja) * | 1999-11-04 | 2001-05-18 | Ricoh Co Ltd | モジュール基板実装構造およびモジュール基板 |
| JP2001168227A (ja) * | 1999-12-08 | 2001-06-22 | Mitsubishi Electric Corp | 多ピン・ボールグリッドアレイ・パッケージ用の基板、多ピン・ボールグリッドアレイ・パッケージ及び半導体装置 |
| JP3878795B2 (ja) * | 2000-05-30 | 2007-02-07 | 京セラ株式会社 | 多層配線基板 |
| JP2003282768A (ja) * | 2002-03-22 | 2003-10-03 | Ricoh Co Ltd | 配線用補助パッケージ |
-
2002
- 2002-03-25 JP JP2002084423A patent/JP3994379B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-25 US US10/395,225 patent/US6862192B2/en not_active Expired - Lifetime
-
2005
- 2005-01-10 US US11/031,018 patent/US7525817B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6862192B2 (en) | 2005-03-01 |
| US20050121228A1 (en) | 2005-06-09 |
| US7525817B2 (en) | 2009-04-28 |
| US20040002206A1 (en) | 2004-01-01 |
| JP2003283080A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5343075A (en) | Composite stacked semiconductor device with contact plates | |
| US20050162839A1 (en) | Shared via decoupling for area arrays components | |
| JP3994379B2 (ja) | 配線用補助パッケージおよび印刷回路配線板の配線レイアウト構造 | |
| US7269025B2 (en) | Ballout for buffer | |
| JPH1168026A (ja) | 配線用補助パッケージおよび印刷回路配線板構造 | |
| JP4707095B2 (ja) | 半導体回路 | |
| JP2009252893A (ja) | 半導体装置 | |
| US20220148962A1 (en) | Connection of several circuits of an electronic chip | |
| DE112014002041T5 (de) | Elektronische Vorrichtung für ein Fahrzeug | |
| JP4507099B2 (ja) | 半導体装置モジュール | |
| JP2005166794A (ja) | 部品パッケージとプリント配線基板および電子機器 | |
| JP2006165077A (ja) | 積層型半導体パッケージ | |
| JP2006344787A (ja) | 半導体装置 | |
| US20070035014A1 (en) | Method and circuit for reducing series inductance of a decoupling capacitor in a ball grid array (BGA) | |
| US7105923B2 (en) | Device and method for including passive components in a chip scale package | |
| US7167374B2 (en) | Circuit substrate and electronic equipment | |
| JP2007318023A (ja) | 半導体パッケージ | |
| JP2007059530A (ja) | 配線基板 | |
| US20080088017A1 (en) | Semiconductor integrated circuit device | |
| JP2004006488A (ja) | プリント配線基板およびそれを使用する実装装置 | |
| JPH0322588A (ja) | ピンレスグリッドアレイ型多層混成集積回路 | |
| JPH09186424A (ja) | プリント回路基板 | |
| US7265446B2 (en) | Mounting structure for semiconductor parts and semiconductor device | |
| JP4256605B2 (ja) | モジュールの回路基板、チップスケールパッケージ、チップスケールパッケージ集積用印刷回路基板、及び、モジュールの回路基板の設計方法 | |
| JP2006303297A (ja) | 積層型基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070706 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070719 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |