JP2006294760A - 半導体装置の製造方法およびそれに用いる支持体 - Google Patents

Abstract

【課題】 半導体基板と電極との短絡および絶縁を容易に行なうことができ、プラズマ処理工程における絶縁膜の絶縁破壊を防ぐことができるとともに、半導体基板の反りを防止することのできる半導体装置の製造方法を提供する。
【解決手段】 剛性を有する支持体２の支持体側導電体２２に、半導体基板１１および貫通電極１２の露出する部分を、それぞれ短絡用導電体３を介して電気的に接続し、半導体基板１１と貫通電極１２とを短絡させる。この状態でプラズマＣＶＤ装置３０を用いてプラズマＣＶＤを行なう。半導体基板１１と貫通電極１２とは同電位となるので、側壁絶縁膜１３の絶縁破壊が防止される。また支持体２は剛性を有するので、半導体基板１１の反りが防止される。またプラズマＣＶＤの後には、短絡用導電体３を除去して半導体装置形成部材１と支持体２とを剥離させることによって、半導体基板１１と貫通電極１２とを元の絶縁状態に容易に戻すことができる。
【選択図】 図４

Description

本発明は、半導体装置の製造方法に関し、より詳細には多層配線構造を有する半導体チップが多数積層された積層型半導体集積回路装置の製造方法に関する。

近年、携帯電話機などの携帯情報機器に代表される電子機器には、小形化および軽量化が要求されている。この要求に対応し、電子機器に搭載される半導体装置の小形化および高密度化が図られている。半導体装置を小形化および高密度化するために、多層配線構造を有する複数の半導体チップが積層された積層型半導体集積回路装置が提案されている。

図８は、従来技術による積層型半導体集積回路装置に備わる半導体チップを形成するための半導体装置形成部材１００および半導体形成部材１００を支持する支持体１０１の構成を簡略化して示す断面図である。半導体装置形成部材１００は、半導体基板１０２の内部にたとえば電界効果型トランジスタ（Field Effect Transistor；略称ＦＥＴ）などを含む図示しない内部回路が形成され、デバイスとして任意の特性になるように構成されている。ＦＥＴのゲート電極は、半導体基板１０２表面に形成されるゲート絶縁膜によって半導体基板１０２と電気的に絶縁される。

また半導体基板１０２には、その厚み方向に貫通する複数の貫通孔１０３が形成され、その貫通孔１０３の壁面部には、側壁絶縁膜１０４が形成されている。前記貫通孔１０３には、導電材料が埋込まれ、貫通電極１０５が形成される。貫通電極１０５は、内部回路に電気的に接続され、積層型半導体集積回路装置において積層される他の半導体チップとの電気的な接続を得るために使用される。側壁絶縁膜１０４は、貫通電極１０５と半導体基板１０２との電気的絶縁性を保つために設けられる。

貫通電極１０５は、半導体基板１０２の内部回路が形成された面（以後、デバイス形成面と称する）１０６からドライエッチングなどによって未貫通孔を形成し、その壁面部に側壁絶縁膜１０４を形成して導電材料をめっきなどで埋込んだ後、デバイス形成面１０６の反対側の面（以後、裏面と称する）１０７を後退させて未貫通孔に埋込まれた導電材料を露出させることによって形成される。

半導体基板１０２の裏面１０７を後退させる際には、図８に示すように、デバイス形成面１０６を、両面粘着テープ１０８を介して絶縁材料からなる支持体１０１に貼合わせ、この状態で裏面１０７を砥石などで研削し、未貫通孔に埋込まれた導電材料を半導体基板１０２の裏面１０７で露出させて面一とする。これによって、未貫通孔が半導体基板１０２を貫通する状態となり、貫通電極１０５が形成される。

このようにして貫通電極１０５を形成して半導体装置形成部材１００を作製した後、半導体基板１０２の裏面１０７をエッチングして、後述する図９に示すように貫通電極１０５を半導体基板１０２の裏面１０７から突出させ、半導体チップとして積層するための裏面突起電極１０９を形成する。次いで、半導体基板１０２の裏面１０７に図示しないパッシベーション膜を形成し、半導体チップを得る。

裏面突起電極１０９を形成するための半導体基板１０２のエッチングには、プラズマエッチング装置が多用される。またパッシベーション膜の成膜には、プラズマ化学気相成長（略称ＣＶＤ）装置が多用される。

図９は、従来技術で使用されるプラズマＣＶＤ装置１１０の構成を簡略化して示す断面図である。プラズマＣＶＤ装置１１０は、誘電体容器１１１の内方に、互いに平行に対向して配置される上部絶縁板１１２および下部ステージ１１３を有する。誘電体容器１１１の外方であって上部絶縁板１１２の下部ステージ１１３に対向する側と反対側には、スパイラルアンテナ１１４が設けられ、このスパイラルアンテナ１１４には、交流電源１１５が接続される。

成膜の際には、両面粘着テープ１０８を介して支持体１０１に保持される半導体装置形成部材１００を、支持体１０１が下部ステージ１１３に接するように載置した後、図示しない真空処理室内を真空引きして誘電体容器１１１内に反応性ガスを導入する。交流電源１１５でスパイラルアンテナ１１４に交流電圧を印加することによって誘電体容器１１１内でプラズマ放電を起こしてプラズマ１１６を発生させ、それに伴って発生する反応性ラジカルおよびイオンを用いて、半導体基板１０２の裏面１０７で化学反応を起こす。これによって、半導体基板１０２の裏面１０７にパッシベーション膜となる絶縁膜などの薄膜が成膜される。

プラズマエッチング装置も図９に示すプラズマＣＶＤ装置１１０と同様の構成を有する。プラズマエッチング装置では、誘電体容器１１１内に発生する反応性ラジカルおよびイオンを半導体基板１０７の裏面に照射させ、これによって半導体基板１０２の裏面１０７をエッチングする。

図９示すようなプラズマＣＶＤ装置、プラズマエッチング装置などのプラズマを用いて処理する装置（以後、プラズマ処理装置と総称する）では、半導体基板１０２および貫通電極１０５がプラズマ１１６中のイオン、電子などの荷電粒子に晒されるので、帯電しやすい。半導体基板１０２はシリコンなどの半導体材料からなり、貫通電極１０５は銀などを含む導電材料で形成される。すなわち、半導体基板１０２と貫通電極１０５とは異種材料からなる。このため、半導体基板１０２と貫通電極１０５とは、同じ状況下で帯電されても帯電量が異なり、その結果、半導体基板１０２と貫通電極１０５との間には電位差が生じる。

図１０は、図９に示すプラズマＣＶＤ装置１１０中における半導体装置形成部材１００周辺の等価回路図である。図１０において、点Ａ’は貫通電極１０５の電位を表し、点Ｂ’は半導体基板１０２の電位を表し、点Ｃ’はプラズマ１１６の電位を表す。また、Ｒ１’は貫通電極１０５とプラズマ１１６との間の等価抵抗成分を表し、Ｒ２’は半導体基板１０２とプラズマ１１６との間の等価抵抗成分を表し、Ｒ３’は貫通電極１０５と半導体基板１０２との間に設けられる側壁絶縁膜１０４の抵抗成分を表す。

前述のように貫通電極１０５と半導体基板１０２とは形成する材料が異なるので、プラズマ１１６中の荷電粒子に晒された際に表面に帯電する電荷量には差がある。つまり、点Ａ’で表される貫通電極１０５の電位と、点Ｂ’で表される半導体基板１０２の電位とは等しくならない。一方、Ｒ３’で表される側壁絶縁膜１０４の抵抗値は数ＭΩ程度と極めて大きく、Ａ’−Ｂ’間にはほとんど電流が流れないので、貫通電極１０５と半導体基板１０２との間には電圧がかかった状態となる。この電圧は数十Ｖ程度と極めて大きいので、このように電圧が印加された状態でプラズマ処理を行なうと、貫通電極１０５と半導体基板１０２との間に設けられた側壁絶縁膜１０４が絶縁破壊されるという問題が生じる。また貫通電極１０５と半導体基板１０２との間に加わる電圧は、貫通電極１０５を介して図示しない内部回路に設けられるＦＥＴのゲート電極などにも伝達されるので、ＦＥＴのゲート絶縁膜の絶縁破壊も生じる。特に、側壁絶縁膜１０４は０．１〜１．０μｍ程度の厚さである場合が多いが、図示しないゲート絶縁膜は、厚さが数１０ｎｍ程度と側壁絶縁膜１０４より薄い場合が多いため、同じ大きさの電圧がかかると側壁絶縁膜１０４よりも絶縁破壊しやすい。

このＦＥＴのゲート絶縁膜の絶縁破壊を防ぐためには、貫通電極１０５とＦＥＴとの間に保護ダイオードを入れることが必要であるけれども、保護ダイオードを入れた場合、保護ダイオードの寄生容量に起因して信号遅延が発生し、高速動作のデバイスでは不具合が生じる。また保護ダイオードを形成することによって、設計の自由度が狭まるという問題もある。

このため、保護ダイオードを用いずにプラズマ加工中の帯電によるゲート絶縁膜の絶縁破壊を防ぐための先行技術として、ゲート電極と半導体基板とを短絡する短絡配線を別途設けておき、プラズマ処理などの帯電が発生しやすい工程を行なった後に、その短絡配線を、半導体基板に堆積させた他の薄膜を写真食刻法などで加工するのと同時に切断することが提案されている（たとえば、特許文献１および２参照）。

また、ゲート絶縁膜の絶縁破壊を防止するための技術ではないけれども、半導体装置の静電破壊を防止するための技術が提案されている（たとえば、特許文献３参照）。特許文献３には、半導体基板の裏面を研削する工程において半導体基板のデバイス形成面を保護するために使用される保護用フィルムシートの粘着剤を導電性にすることによって、デバイス形成面に保護用フィルムシートを貼付けまたは剥離する際の静電気による半導体装置の静電破壊を防止できることが開示される。

特開平６―１８１２２０号公報（第４−５頁，第２図） 特開平５−１６６９４６号公報（第３−４頁，第２−３図） 特開平５−２７５４７９号公報（第２頁，第１図）

特許文献１および２に開示の技術では、他の薄膜の加工と同じタイミングで短絡配線を切断するので、それ以降の工程ではゲート電極と半導体基板との短絡を維持することができず、ゲート絶縁膜の絶縁破壊を防ぐことはできない。このため、他の薄膜の加工後に帯電の恐れがある工程を行なう場合には、他の薄膜の加工時に短絡配線を切断せずに、帯電の恐れがある工程の後に別途短絡配線を切断するための工程を追加する必要があり、製造工程が増加するという問題がある。また短絡配線の切断には、反応性イオンエッチング（略称ＲＩＥ）などのプラズマを用いるドライエッチングを使用するので、製造工程が煩雑になるとともに、短絡配線の切断に伴ってゲート絶縁膜の絶縁破壊が生じる恐れもある。

また、特許文献１および２に開示の技術では、ゲート電極を形成するためのゲート電極層のうち半導体基板と短絡させる部分のゲート電極層を残すことによって短絡配線を形成するので、一旦短絡配線を切断すると、その後の設計変更などで再度短絡の必要が生じても新たな短絡配線を設けることは困難である。また新たな短絡配線を設けることができたとしても、その短絡配線を切断する工程をさらに追加する必要があり、製造工程の増加を招く。また、設計変更の際には、短絡配線の配置まで考慮する必要があり、容易に設計変更を行なうことができない。

また、特許文献１および２に開示の技術では、前述の図９に示す貫通電極１０５および内部回路が形成されてなる半導体装置形成部材１００に対してプラズマ処理を施す際に生じる、側壁絶縁膜１０４およびゲート絶縁膜の絶縁破壊を防止することはできない。前述の図８に示す半導体装置形成部材１００では、ゲート電極は絶縁膜で覆われた状態にあるので、特許文献１および２に開示の技術のようにゲート電極と一体的に短絡配線を形成することはできない。このため、図９に示すプラズマＣＶＤ装置１１０内では、貫通電極１０５と半導体基板１０２との間に過大な電位差が生じ、側壁絶縁膜１０４および内部回路のゲート絶縁膜の絶縁破壊が生じる。

一方、特許文献３に開示の技術は、半導体装置の静電破壊を防止するためのものであり、プラズマ処理工程における側壁絶縁膜１０４およびゲート絶縁膜の絶縁破壊については問題としていない。特許文献３には、導電性の粘着剤が接する半導体基板のデバイス形成面がどのような状態にあるかについては記載されておらず、ゲート電極と半導体基板との短絡が可能な状態であるか否かは不明である。

また、特許文献３に開示の保護フィルムシートはフィルム状であり、貼付けられる半導体基板の変形に追随して変形するので、このような保護フィルムシートを半導体基板に貼付けて裏面の研削を行なうと、半導体基板に反りが発生するという問題がある。半導体基板に反りが発生した半導体装置形成部材は加工が困難であり、このような半導体装置形成部材を用いて半導体装置を製造すると不具合が生じる。たとえば、前述の図９に示すプラズマＣＶＤ装置１１０を用いてパッシベーション膜を形成する場合、半導体基板１０２のデバイス形成面１０６を下部ステージ１１３に対して平行に載置することができないので、半導体基板１０２の裏面１０７全体に均一な厚みのパッシベーション膜を形成することができず、面内均一性が低下する。また、プラズマエッチングの際にも、半導体基板１０２の裏面１０７を均一にエッチングすることができず、裏面突起電極１０９の突出する部分の高さがばらつき、他の半導体チップへの積層が困難になる。また、半導体基板１０２に反りが発生すると、その後の搬送が困難になるという問題も生じる。また反りが発生した半導体基板１０２は、わずかな衝撃でも簡単に割れるので、搬送する過程で半導体基板１０２が割れて製造歩留が低下する恐れもある。

本発明の目的は、半導体基板と半導体基板に設けられる電極との短絡および絶縁を容易に行なうことができ、プラズマ処理工程における絶縁膜の絶縁破壊を防ぐことができるとともに、半導体基板の反りを防止することのできる半導体装置の製造方法および該方法に用いられる支持体を提供することである。

本発明は、厚み方向一方側の表面部の少なくとも一部分が露出する半導体基板と、半導体基板の前記表面部側で露出する基板側電極と、半導体基板と基板側電極との間に設けられ半導体基板と基板側電極とを電気的に絶縁する絶縁体とを含む半導体装置形成部材を用いて半導体装置を製造する半導体装置の製造方法であって、
剛性を有しかつ導電性を有する支持体に対して、半導体装置形成部材の半導体基板および基板側電極が露出する部分を、それぞれ短絡用導電体を介して電気的に接続することによって、短絡用導電体および支持体を介して半導体基板と基板側電極とを短絡させる短絡工程と、
半導体装置形成部材に対して、プラズマ処理を施すプラズマ処理工程と、
短絡用導電体を除去することによって、半導体装置形成部材と支持体とを剥離させる剥離工程とを含むことを特徴とする半導体装置の製造方法である。

また本発明は、プラズマ処理工程では、
半導体装置形成部材を支持するとともにプラズマに電圧を印加するための載置電極に支持体を電気的に接続させた状態で、プラズマを発生させてプラズマ処理を行なうことを特徴とする。

また本発明は、支持体が、紫外線を透過可能であり、
短絡用導電体が、紫外線の照射によって接着力が低下する紫外線剥離型接着剤を含み、
剥離工程では、
支持体を介して短絡用導電体に紫外線を照射することによって、半導体装置形成部材と支持体とを剥離させることを特徴とする。

また本発明は、短絡用導電体が、導電性接着剤または導電性接着シートであることを特徴とする。

また本発明は、短絡用導電体が、異方性導電ペーストまたは異方性導電シートであることを特徴とする。

また本発明は、厚み方向一方側の表面部の少なくとも一部分が露出する半導体基板と、半導体基板の前記表面部側で露出する基板側電極と、半導体基板と基板側電極との間に設けられ半導体基板と基板側電極とを電気的に絶縁する絶縁体とを含む半導体装置形成部材に対してプラズマ処理を施すための支持体であって、
剛性および導電性を有し、
半導体装置形成部材の半導体基板および基板側電極が露出する部分を、それぞれ短絡用導電体を介して電気的に接続することによって、半導体装置形成部材を支持することを特徴とする支持体である。

本発明によれば、短絡工程において、剛性を有しかつ導電性を有する支持体に対して、半導体装置形成部材の半導体基板および基板側電極が露出する部分を、それぞれ短絡用導電体を介して電気的に接続することによって、短絡用導電体および支持体を介して半導体基板と基板側電極とを短絡させ、プラズマ処理工程において、半導体装置形成部材に対してプラズマ処理を施す。プラズマ処理中、半導体基板と基板側電極とは短絡されているので同電位となる。これによって、半導体基板と基板側電極との間に電圧がかかることを防ぐことができるので、半導体基板と基板側電極との間に設けられる絶縁体の絶縁破壊を防止することができる。また支持体は剛性を有するので、半導体基板の反りを防止することができる。これによって、半導体装置形成部材の被処理面全体にわたって均一にプラズマ処理を施すことができるので、処理後の半導体装置形成部材の面内均一性を向上させることができる。また半導体装置形成部材の搬送を容易に行なうことができるとともに、搬送中の半導体基板の破損による製造歩留の低下を抑えることができる。

またプラズマ処理工程後の剥離工程では、短絡用導電体を除去することによって、半導体装置形成部材と支持体とを剥離させる。これによって、半導体基板と基板側電極とを元の絶縁状態に容易に戻すことができる。また半導体装置形成部材と支持体とは再度短絡用導電体を介して電気的に接続することが可能であるので、設計変更などによって半導体基板と基板側電極とを再度短絡させる必要が生じても、容易に短絡を行なうことができる。したがって、設計変更などへの対応を効率的に行なうことができる。

また本発明によれば、プラズマ処理工程では、半導体装置形成部材を支持するとともにプラズマに電圧を印加するための載置電極に支持体を電気的に接続させた状態で、プラズマを発生させてプラズマ処理を行なう。半導体基板および基板側電極は支持体に電気的に接続されるので、プラズマ処理中、載置電極と半導体基板および基板側電極とは支持体を介して電気的に接続される。これによって、半導体基板と基板側電極とを同電位にするとともに、半導体基板および基板側電極と載置電極とを同電位にすることができる。したがって、半導体基板と基板側電極との間の絶縁体の絶縁破壊を防ぐとともに、載置電極の電位の変化を抑え、載置電極によってプラズマ中のイオン、電子などの荷電粒子に付与されるエネルギを一定にすることができるので、安定したプラズマ処理を行なうことができる。

また本発明によれば、支持体は紫外線を透過可能であり、短絡用導電体は紫外線の照射によって接着力が低下する紫外線剥離型接着剤を含む。これによって、剥離工程では、支持体を介して短絡用導電体に紫外線を照射することによって、半導体装置形成部材と支持体とを剥離させることができる。したがって、半導体装置形成部材と支持体との剥離を容易に行なうことができる。

また本発明によれば、短絡用導電体は、導電性接着剤または導電性接着シートである。これによって、短絡工程では、真空ポンプなどを使用する真空系の成膜装置を用いることなく、半導体装置形成部材と支持体との間に短絡用導電体を介在させることができる。したがって、短絡工程に要する時間を短縮し、スループットを向上させることができる。また、短絡用導電体として導電性接着シートを用いる場合、剥離工程では、導電性接着シートを半導体装置形成部材から剥離するだけで半導体装置形成部材と支持体とを剥離させることができるので、作業効率を向上させることができる。

また本発明によれば、短絡用導電体は、異方性導電ペーストまたは異方性導電シートである。これによって、半導体基板と支持体との電気的接続および基板側電極と支持体との電気的接続をより確実に行なうことができるので、半導体基板と基板側電極とを確実に短絡させることができる。したがって、プラズマ処理工程における半導体基板と基板側電極との間の絶縁体の絶縁破壊をより確実に防止することができる。

また本発明によれば、半導体装置形成部材に対してプラズマ処理を施す際に使用される支持体は、剛性および導電性を有し、半導体装置形成部材の半導体基板および基板側電極が露出する部分が、それぞれ短絡用導電体を介して電気的に接続された状態で使用される。これによって、プラズマ処理中、半導体基板と基板側電極とが短絡され、同電位になるので、半導体基板と基板側電極との間に電圧がかかることを防ぎ、半導体基板と基板側電極との間に設けられる絶縁体の絶縁破壊を防止することができる。また支持体は剛性を有するので、半導体基板の反りを防止することができる。また支持体は、短絡用導電体を除去することによって、半導体装置形成部材から剥離させることができるので、半導体基板と基板側電極とを元の絶縁状態に容易に戻すことができる。

図１は、本発明の実施の一態様である半導体装置の製造方法に用いられる半導体装置形成部材１および半導体装置形成部材１が支持される支持体２の構成を簡略化して示す断面図である。本実施態様では、半導体装置形成部材１を用いて、たとえば積層型半導体集積回路装置で半導体チップとして使用される半導体装置を形成する。半導体装置形成部材１は、支持体２に支持されて後述するプラズマ処理工程に供される。

半導体装置形成部材１は、半導体基板１１と、基板側電極である貫通電極１２と、絶縁体である側壁絶縁膜１３とを含む。半導体基板１１の厚み方向一方側の表面部には、図示しない電界効果型トランジスタ（略称ＦＥＴ）などの能動素子を含む内部回路が設けられる。半導体基板１１の厚み方向一方側の表面部に内部回路を設けることによって、半導体装置形成部材１にデバイスとしての所望の機能を与えることができる。

半導体基板１１には、内部回路が形成された表面部（以後、デバイス形成面と称する）１６から厚み方向に延びる複数の貫通電極挿入孔１４が形成される。貫通電極挿入孔１４は、たとえば略円柱形状であって、半導体基板１１を厚み方向に貫通する貫通孔である。半導体基板１１のデバイス形成面１６は、少なくとも一部分が露出される。本実施の形態では、半導体基板１１のデバイス形成面１６には、内部回路を保護するために図示しない保護膜が形成されており、その保護膜の一部分、具体的には貫通電極挿入孔１４を形成する貫通電極挿入孔部１５近傍が開口されて、半導体基板１１が露出する露出部１１ａが形成されている。

貫通電極１２は、たとえば銅などの導電材料からなり、貫通電極挿入孔１４に充填される。貫通電極１２は、貫通電極挿入孔１４に充填された状態で半導体基板１１の両表面部から露出するように形成される。貫通電極挿入孔１４を形成する貫通電極挿入孔部１５の壁面部には、側壁絶縁膜１３が形成される。側壁絶縁膜１３は、たとえば二酸化ケイ素（ＳｉＯ_２）などの絶縁材料によって形成される。側壁絶縁膜１３は、半導体基板１１と貫通電極１２とを電気的に絶縁することができる。

半導体基板１１としては、ｐ型半導体基板、たとえばｐ型単結晶シリコン（Ｓｉ）基板が用いられる。半導体基板１１を構成する材料としては、シリコンに限定されず、種々の半導体材料を用いることができる。また半導体基板１１の導電性は、ｐ型に限定されず、ｎ型であってもよい。

支持体２は、剛性を有し、かつ導電性を有するように形成される。本実施の形態では、支持体２は、支持体本体２１と支持体側導電体２２とを含む。支持体側導電体２２は、支持体本体２１の半導体装置形成部材１を臨む表面部に設けられる。支持体２は、支持体側導電体２２が設けられる平坦な一表面部で半導体装置形成部材１を支持することができる。

支持体本体２１は、剛性を有し、かつ絶縁性を有する材料によって形成される。本実施形態では、支持体本体２１は、紫外線を透過することのできる材料で形成される。支持体本体２１は、たとえば石英、パイレックス（登録商標）などの耐熱ガラス、フッ化カルシウムなどによって実現される。

支持体側導電体２２は、支持体本体２１の表面に、たとえばスパッタなどで導電性を有する材料を成膜することによって形成される。本実施の形態では、支持体側導電体２２は、紫外線を透過可能な導電材料で形成される。支持体側導電体２２は、たとえばインジウム−錫酸化物（Indium Tin Oxides；略称ＩＴＯ）、錫酸化物、あるいはそれらに微量の亜鉛を添加したＩＺＯなどによって実現される。支持体本体２１および支持体側導電体２２を、紫外線を透過することのできる材料で形成することによって、紫外線を透過可能な支持体２を実現することができる。

半導体装置形成部材１と支持体２との間には、短絡用導電体３が介在する。短絡用導電体３は、導電性を有する材料によって形成される。半導体基板１１のデバイス形成面１６の露出部１１ａは、短絡用導電体３を介して支持体２の支持体側導電体２２に電気的に接続される。また貫通電極１２の露出する部分は、短絡用導電体３を介して支持体２の支持体側導電体２２に電気的に接続される。これによって、短絡用導電体３および支持体２の支持体側導電体２２を介して、半導体基板１１と貫通電極１２とが短絡される。

短絡用導電体３は、たとえば導電性接着シートであり、接着層と導電性フィラーとを含んで構成される。接着層は、接着性を有する樹脂たとえばエポキシ系熱硬化型樹脂などによって形成され、厚み方向両表面部に接着性を有する。この接着層に導電性フィラーが分散されて、導電性を有する導電性接着シートが形成される。導電性フィラーとしては、金、銀、ニッケルなどの金属粒子、またはスチレン樹脂、アクリル樹脂などの樹脂粒子、酸化チタンなどの無機粒子を金などの金属でめっきしたものなどが用いられる。導電性フィラーの粒径はたとえば数μｍである。

本実施態様では、導電性接着シートの中でも、異方性導電シートを用いることが好ましい。異方性導電シートは、厚み方向に対して導電性を有し、それ以外の方向に対して絶縁性を有する導電性接着シートである。異方性導電シートは、厚み方向に垂直な表面部が、半導体装置形成部材１および支持体２の厚み方向一表面部、すなわち半導体基板１１のデバイス形成面１６および支持体側導電体２２の露出する表面部に臨むように配設される。これによって、異方性導電シートからなる短絡用導電体３は厚み方向に導通する。したがって、半導体基板１１と支持体２の支持体側導電体２２との導通、および貫通電極１２と支持体２の支持体側導電体２２との導通を確実なものとすることができるので、半導体基板１１と貫通電極１２とを確実に短絡させることができる。

異方性導電シートは、たとえば、前述のようにして形成される接着層に、加圧によって変形可能な導電性フィラーを充填することによって形成される。このような異方性導電シートを半導体装置形成部材１および支持体２に貼付け、圧力または熱および圧力を加えることによって、導電性フィラーが変形し、半導体装置形成部材１と支持体２との間に挟み込まれ、厚み方向に対して導電性を有し、それ以外の方向に対して絶縁性を有する短絡用導電体３が実現される。

本実施の形態では、異方性導電シートなどの導電性接着シートは、紫外線（Ultra
Violet；略称ＵＶ）を照射することによって剥離することのできるＵＶ剥離型粘着テープとして構成される。この場合、接着層は、紫外線の照射によって接着力が低下するＵＶ剥離型接着剤を含んで構成される。ＵＶ剥離型接着剤としては、たとえばＵＶ硬化型オリゴマーを含有するアクリルコポリマーなどが用いられる。

短絡用導電体３は、異方性導電シートなどの導電性接着シートに限定されず、導電性接着剤によって形成されてもよい。導電性接着剤は、接着性を有する樹脂と導電性フィラーとを含む。接着性を有する樹脂および導電性フィラーとしては、導電性接着シートと同様のものを用いることができる。導電性接着剤は、液状、ペースト状および固形状のいずれの形態で用いられてもよい。固形状の導電性接着剤を用いる場合、半導体装置形成部材１または支持体２に塗布した後、熱および圧力を加えることによって均一な厚さにすることができる。なお、前述の導電性接着シートは、導電性接着剤をシート状に成形することによって作製することもできる。

導電性接着剤を用いる場合においても、異方性導電ペーストを用いることが好ましい。異方性導電ペーストは、導電性フィラーとして、加圧によって変形可能な粒子を含む。異方性導電ペーストを介して半導体装置形成部材１と支持体２とを貼付け、圧力または熱および圧力を加えることによって、異方性導電シートを用いる場合と同様に、厚み方向に対して導電性を有し、それ以外の方向に対して絶縁性を有する短絡用導電体３が実現される。これによって、半導体基板１１と貫通電極１２との短絡をより確実なものとすることができる。異方性導電ペーストは、たとえばスピンコートなどによって半導体装置形成部材１または支持体２に塗布することができる。なお本実施形態で用いられる異方性導電ペーストなどの導電性接着剤は、前述の紫外線剥離型接着剤を含み、紫外線の照射によって接着力が低下する。

図２は、本実施態様の半導体装置の製造方法によって半導体装置を製造する手順を示すフローチャートである。本発明の半導体装置の製造方法は、少なくとも、短絡工程と、プラズマ処理工程と、剥離工程とを含む。本実施態様では、さらに半導体装置形成部材作製工程と導電部材露出工程とが含まれる。すなわち、本実施態様による半導体装置の製造方法には、半導体装置形成部材作製工程と、短絡工程と、導電部材露出工程と、プラズマ処理工程と、剥離工程とが含まれる。ステップｓ０で手順が開始され、ステップｓ１に進む。

図３は、半導体装置形成部材作製工程終了後の状態を簡略化して示す部分断面図である。図３では、形成すべき半導体装置形成部材１ａの一部を拡大して示す。半導体装置形成部材作製工程であるステップｓ１では、図１に示す半導体装置形成部材１となる半導体装置形成部材１ａが作製される。形成すべき半導体装置形成部材１ａは、半導体基板１１と、貫通電極１２となる導電部材１２ａと、側壁絶縁膜１３とを含む。ステップｓ１の半導体装置形成部材作製工程は、デバイス形成ステップと、未貫通孔形成ステップと、側壁絶縁膜形成ステップと、導電部材充填ステップとを含む。

デバイス形成ステップでは、図示しないＦＥＴなどの能動素子を含む内部回路が形成される。内部回路は、以下のようにして形成される。半導体基板１１のデバイス形成面１６となる表面部に、ＦＥＴのソース領域およびドレイン領域となる図示しない拡散領域を形成する。次いで、半導体基板１１の拡散領域が形成された表面部に、図示しないゲート絶縁膜およびゲート電極を順次形成する。これによってＦＥＴが形成される。ＦＥＴのゲート電極は、ゲート絶縁膜によって半導体基板１１と電気的に絶縁される。

次いで、ゲート電極を覆うように二酸化ケイ素（ＳｉＯ_２）などからなる絶縁膜を形成する。形成された絶縁膜のうち、ＦＥＴのソース領域およびドレイン領域の部分に形成された絶縁膜と、半導体基板１１の露出部１１ａを形成するべく予め定められる部分に形成された絶縁膜とを除去して開口部を形成し、開口部を通して半導体基板１１を露出させる。次いで、ＦＥＴのソース電極およびドレイン電極の部分の開口部に導電材料を充填し、ソース領域およびドレイン領域と貫通電極１２とを電気的に接続するための導電性プラグを形成する。これによって、半導体基板１１のデバイス形成面１６に内部回路が形成される。このようにして内部回路を形成して、未貫通孔形成ステップに進む。

未貫通孔形成ステップでは、半導体基板１１のデバイス形成面１６に、貫通電極挿入孔１４となる複数の未貫通孔１４ａが形成される。複数の未貫通孔１４ａは、半導体基板１１をデバイス形成面１６側から、たとえばドライエッチングによってエッチングすることによって形成される。これによって、半導体基板１１に、厚み方向に深みを有する有底孔である未貫通孔１４ａが形成される。このようにして未貫通孔１４ａを形成して、側壁絶縁膜形成ステップに進む。

側壁絶縁膜形成ステップでは、未貫通孔１４ａの壁面部に、たとえば熱化学気相成長法などによって、二酸化ケイ素（ＳｉＯ_２）などからなる側壁絶縁膜１３を形成する。このようにして側壁絶縁膜１３を形成して、導電部材充填ステップに進む。

導電部材充填ステップでは、未貫通孔１４ａにたとえばめっきなどによって導電材料を充填し、導電部材１２ａを形成する。導電材料としては、たとえば銅（Ｃｕ）、アルミニウム（Ａｌ）、ポリシリコン（ｐ−Ｓｉ）などが用いられる。導電部材１２ａの長手方向側面部には、その後の工程での熱による拡散などを防止するために図示しないバリアメタル膜を形成してもよい。バリアメタル膜を形成する場合、未貫通孔１４ａの壁面部にめっきなどによってバリアメタル膜を形成した後、導電材料を充填し、導電部材１２ａを形成する。バリアメタル膜としては、たとえば導電材料として銅を用いる場合には、窒化チタン（ＴｉＮ）膜などが形成される。このようにして未貫通孔１４ａに導電部材１２ａを充填した後、導電部材１２ａと内部回路の導電プラグとを電気的に接続する図示しない接続配線を形成する。これによって半導体装置形成部材１ａが形成される。このようにして半導体装置形成部材１ａを作製して、ステップｓ１からステップｓ２に進む。

短絡工程であるステップｓ２では、半導体装置形成部材１ａと支持体２とを短絡用導電体３を介して貼合わせ、半導体基板１１と貫通電極１２となる導電部材１２ａとを短絡させる。半導体装置形成部材１ａと支持体２との貼合わせは、たとえば以下のようにして行なうことができる。

たとえば短絡用導電体３として導電性接着シートを用いる場合、まず、半導体装置形成部材１ａのデバイス形成面１６側に導電性接着シート３を貼付ける。次いで、導電性接着シート３の半導体装置形成部材１ａに貼付けられた側と反対側の面を、支持体２の支持体側導電体２２が形成された面に貼付ける。これによって、支持体本体２１の表面に形成された支持体側導電体２２に、導電性接着シートからなる短絡用導電体３を介して、半導体基板１１の露出部１１ａおよび導電部材１２ａがそれぞれ電気的に接続され、半導体基板１１と導電部材１２ａとが短絡される。導電性接着シートと半導体装置形成部材１ａまたは支持体２との貼合わせは、導電性接着シートと半導体装置形成部材１ａまたは支持体２との間に気泡が混入することを防ぐために、真空容器内で、高温および加圧雰囲気下で行なわれることが望ましい。なお導電性接着シートは、支持体２に先に貼付けられ後に半導体装置形成部材１ａに貼付けられてもよい。

また、短絡用導電体３として導電性接着剤を用いる場合には、半導体装置形成部材１ａおよび支持体２のいずれか一方に導電性接着剤を塗布した後、他方を貼り合わせればよい。このように導電性接着シートまたは導電性接着剤を用いると、真空ポンプなどを使用する真空系の成膜装置を用いることなく、半導体装置形成部材１ａと支持体２との間に短絡用導電体３を介在させることができる。したがって、短絡工程に要する時間を短縮し、スループットを向上させることができる。このようにして半導体基板１１と導電部材１２ａとを短絡させて、ステップｓ２からステップｓ３に進む。

導電部材露出工程であるステップｓ３では、半導体基板１１のデバイス形成面１６の反対側の面である裏面１７をたとえば砥石などで研削して厚み方向に後退させ、ステップｓ１の導電部材充填ステップで充填された導電部材１２ａおよび側壁絶縁膜１３を半導体基板１１の裏面１７から露出させる。これによって、未貫通孔１４ａが半導体基板１１を貫通し、貫通電極挿入孔１４が形成されるとともに、導電部材１２ａが半導体基板１１を貫通し、貫通電極１２が形成される。半導体基板１１の裏面１７を厚み方向に後退させる方法は、研削に限定されるものではなく、研磨であってもよく、厚み方向に後退可能なものであれば限定されない。

このようにして半導体基板１１の裏面１７を厚み方向に後退させた後、裏面１７を、化学的なエッチング性を有するスラリー、たとえばアルミナが混入されたアルカリ性スラリーなどで研磨する。これによって、研削などで裏面１７に生じる研磨傷などを除去し、裏面１７を鏡面化することができる。このようにして前述の図１に示す半導体装置形成部材１が形成される。半導体装置形成部材１は、支持体２に支持された状態で次のプラズマ処理工程に供される。

半導体装置形成部材１ａの半導体基板１１は、裏面１７を厚み方向に後退させることによって、たとえば厚さ３００μｍ程度以下に薄型化される。薄型化によって半導体基板１１には反りが発生しやすくなるけれども、半導体装置形成部材１は、剛性を有する材料で形成される支持体２に支持されるので、半導体基板１１への反りの発生が抑制される。これによって、半導体装置形成部材１の搬送が容易になるとともに、搬送中の半導体基板１１の破損による製造歩留の低下を抑えることができる。なお支持体２が剛性を有しない場合、たとえば、半導体基板１１として直径８インチ（約２０３．２ｍｍ）の略円形状のウェハを用い、厚さ３００μｍ程度以下に薄型化すると、ウェハ反り量が大きくなり、次の工程への搬送および後述するプラズマ処理装置などの装置への設置が困難になる。

また半導体基板１１の裏面１７を研削する際、半導体装置形成部材１ａは、支持体２を介して研削装置などの研削ステージに載置されて研削される。支持体２は剛性を有するけれども、支持体２と半導体装置形成部材１ａとの間には導電性接着シートまたは導電性接着剤からなる短絡用導電体３が介在するので、短絡用導電体３によって半導体装置形成部材１ａのデバイス形成面１６を保護することができる。すなわち、短絡用導電体３は、半導体装置形成部材１ａのデバイス形成面１６を保護する保護層としても機能する。半導体装置形成部材１ａのデバイス形成面１６の保護を確実なものとするためには、短絡用導電体３の厚さは、５０〜５００μｍであることが好ましい。

このようにして貫通電極１２を形成して、ステップｓ３からステップｓ４に進む。プラズマ処理工程であるステップｓ４では、半導体装置形成部材１に対して、プラズマ処理を施す。ここで、プラズマ処理とは、プラズマエッチング、プラズマ化学気相成長（
Chemical Vapor Deposition；略称ＣＶＤ）、アッシング、プラズマクリーニングなどの、プラズマを用いて半導体装置形成部材を加工する処理のことである。これらのプラズマ処理のうち、１つまたは複数のプラズマ処理が半導体装置形成部材１に施される。本実施態様では、プラズマエッチングおよびプラズマＣＶＤが施される。すなわち、プラズマ処理工程は、プラズマエッチングステップと、プラズマＣＶＤステップとを含む。

プラズマエッチングステップでは、ステップｓ３で形成された半導体装置形成部材１を、プラズマを用いたドライエッチングによってエッチングし、半導体基板１１の裏面１７を厚み方向にさらに後退させる。これによって、半導体基板１１の裏面１７で露出する貫通電極１２が裏面１７から突出され、後述する図４に示す裏面突起電極１８が形成される。このとき、貫通電極１２を囲繞する側壁絶縁膜１３も半導体基板１１の裏面１７から突出される。半導体基板１１の裏面１７のエッチング量を調整することによって、貫通電極１２を半導体基板１１の裏面１７から所望の高さだけ突出させることができる。半導体装置形成部材１のプラズマエッチングは、反応性イオンエッチング（Reactive Ion Etching；略称ＲＩＥ）装置などを用いて行なわれる。

プラズマＣＶＤステップでは、プラズマエッチングされた半導体基板１１の裏面１７全体に、プラズマＣＶＤによって、シリコン窒化膜などの絶縁性を有する材料からなるパッシベーション膜を形成する。さらに必要に応じて、パッシベーション膜の表面に配線を形成する。プラズマＣＶＤは、誘導結合プラズマ（Inductive Coupled Plasma；略称ＩＣＰ）型プラズマＣＶＤ装置、容量結合形プラズマＣＶＤ装置などを用いて行なわれる。

これらのプラズマ処理工程における半導体装置形成部材１の状態を、プラズマＣＶＤステップを例にとって説明する。図４は、プラズマＣＶＤステップで使用されるＩＣＰ型ＣＶＤ装置３０の構成を簡略化して示す断面図である。ＩＣＰ型プラズマＣＶＤ装置（以後、単にプラズマＣＶＤ装置とも称する）３０は、基本的に、誘電体容器３１と、上部絶縁板３２と、載置電極３３と、プラズマ励起用コイル３４と、交流電源３５とを含んで構成される。

誘電体容器３１には、図示しない真空ポンプおよびガス供給装置が接続される。誘電体容器３１は、内方の空間が真空引きされても大気圧に耐え得るように形成される。誘電体容器３１は、たとえば石英、セラミックスなどの誘電体で形成される。誘電体容器３１は、真空ポンプによって内方の空間が真空引きされて、真空状態で使用される。ここで、真空状態とは、１×１０^−５Ｐａ以上１×１０^２Ｐａ以下の圧力に減圧された状態である。誘電体容器３１の内方の空間には、ガス供給装置によって反応性ガスが供給される。反応性ガスとしては、シランガス、窒素ガスなどが用いられる。

上部絶縁板３２は、誘電体容器３１の内方であって、誘電体容器３１とプラズマ励起用コイル３４との間に設けられる。上部絶縁板３２によって、誘電体容器３１の内方の空間とプラズマ励起用コイル３４とを電気的に絶縁することができる。上部絶縁板３２は、略平板形状の絶縁体である。本実施形態において上部絶縁板３２は、略円板状に形成される。

プラズマ励起用コイル３４としては、本実施の形態では、平面渦巻型アンテナであるスパイラルアンテナが用いられる。プラズマ励起用コイル３４は、たとえば銅などの導電性材料で形成される。プラズマ励起用コイル３４には、図示しないインピーダンス整合器を介して交流電源３５が電気的に接続される。交流電源３５は、プラズマ励起用コイル３４の両端部に接続される。交流電源３５は、交流電力、たとえば１３．５６ＭＨｚの高周波の交流電力をプラズマ励起用コイル３４に供給することができる。交流電源３５によってプラズマ励起用コイル３４に交流電力を供給することによって、誘電体容器３１の内方の空間にプラズマ３６を発生させることができる。プラズマ励起用コイル３４は、スパイラルアンテナに限定されるものではなく、誘電体容器３１の内方の空間にプラズマ３６を発生させることのできるものであればよい。

載置電極３３は、誘電体容器３１の内方に、上部絶縁板３２に対向するように設けられる。載置電極３３と上部絶縁板３２とは、誘電体容器３１の内方の空間において互いに平行に配設される。載置電極３３は、略平板形状の導電体である。本実施形態において載置電極３３は、略円板形状に形成される。載置電極３３は、その平坦な一表面部に、支持体２を介して半導体装置形成部材１を載置できるように形成される。

載置電極３３は、インピーダンス整合器３７および交流電源３８を介して電気的に接地される。交流電源３８は、インピーダンス整合器３７を介して載置電極３３に交流電力、たとえば１３．５６ＭＨｚなどの高周波の交流電力を供給することができる。このように載置電極３３に交流電力を供給することによって、誘電体容器３１の内方の空間に発生するプラズマ３６に電圧を印加することができる。これによって、プラズマ３６中のイオン、電子などの荷電粒子を半導体装置形成部材１側に均一に引込むことができる。

なお、容量結合形のプラズマＣＶＤ装置の場合には、対向して設けられる一対の電極によってプラズマが励起される。この場合、一対の電極のうち、一方が載置電極３３として使用される。

プラズマＣＶＤ装置３０を用いて前述のパッシベーション膜を形成する場合、まず、載置電極３３に、支持体２を介して半導体装置形成部材１を載置する。次いで、誘電体容器３１の内方の空間を真空引きして真空状態にした後、誘電体容器３１の内方に反応性ガスを供給して貯留する。このときの反応性ガスの圧力は、たとえば０．０１Ｐａ以上１００Ｐａ以下である。

次に、交流電源３５によってプラズマ励起用コイル３４に交流電力、たとえば１３．５６ＭＨｚ、１０Ｗ以上５０００Ｗ以下の高周波交流電力を供給し、プラズマ励起用コイル３４に磁界を発生させる。これによって、誘電体容器３１内方の上部絶縁板３２近傍に、上部絶縁板３２の円周方向の渦電流が発生し、放電が開始される。この放電によって、誘電体容器３１内に導入された反応性ガスにエネルギが与えられ、反応性ガス中の気体分子同士の衝突が起こり、反応性ガスが、気体分子のみの状態から、気体分子、電子、ラジカルおよびイオンが混合されたプラズマ状態に達して、プラズマ３６が生成される。

生成されたプラズマ３６中の活性種、すなわち電子、ラジカル、イオンなどの荷電粒子は、載置電極３３から印加される電圧によって半導体装置形成部材１側に引込まれ、半導体基板１１の裏面１７と反応し、この反応生成物が半導体基板１１の裏面１７に堆積する。これによって、半導体基板１１の裏面１７に所望の厚さの薄膜を形成することができる。

このようにプラズマＣＶＤ装置３０を用いて成膜を行なう際、半導体装置形成部材１は、短絡用導電体３を介して導電性を有する支持体２に支持されているので、半導体装置形成部材１の半導体基板１１と貫通電極１２とは短絡している。したがって、半導体基板１１と貫通電極１２とは、プラズマ３６に含まれるイオン、電子などの荷電粒子に晒されて帯電されても同電位となる。

図５は、図４に示すプラズマＣＶＤ装置３０中における半導体装置形成部材１周辺の等価回路図である。図５において、点Ａは貫通電極１２の電位を表し、点Ｂは半導体基板１１の電位を表し、点Ｃはプラズマ３６の電位を表す。また、Ｒ１は貫通電極１２とプラズマ３６との間の等価抵抗成分を表し、Ｒ２は半導体基板１１とプラズマ３６との間の等価抵抗成分を表し、Ｒ３は貫通電極１２と半導体基板１１との間に設けられる側壁絶縁膜１３の抵抗成分を表す。なお実際には、プラズマ３６と貫通電極１２との間、プラズマ３６と半導体基板１１との間、および貫通電極１２と半導体基板１１との間には、抵抗成分のほかに、容量成分および誘導成分が存在するけれども、図５では、説明の便宜上、抵抗成分のみが存在するものとして表す。

本実施形態では、半導体基板１１と貫通電極１２とは、短絡用導電体３および支持体２を介して短絡されている。つまり、Ａ−Ｂ間は導通している。半導体基板１１と貫通電極１２とは異なる材料で形成されるので、プラズマ３６中の荷電粒子に晒された際に表面に帯電する電荷量には差があるけれども、Ａ−Ｂ間は導通しているので、点Ａで表される貫通電極１２の電位と点Ｂで表される半導体基板１１の電位とは等しくなる。これによって、貫通電極１２と半導体基板１１との間に電位差が生じることを防ぐことができるので、側壁絶縁膜１３の絶縁破壊を防止することができる。特に、短絡用導電体３として異方性導電シートまたは異方性導電ペーストを用いる場合、貫通電極１２と半導体基板１１との短絡をより確実に行なうことができるので、側壁絶縁膜１３の絶縁破壊を一層抑制することができる。

また、貫通電極１２は、半導体基板１１の内部回路に設けられるＦＥＴなどの能動素子のゲート電極に電気的に接続されている。このため、貫通電極１２と半導体基板１１とを短絡することによって、半導体基板１１とゲート電極とを同電位にすることができるので、半導体基板１１とゲート電極との間に設けられるゲート絶縁膜の絶縁破壊を防止することもできる。したがって、貫通電極１２とＦＥＴなどの能動素子との間に保護ダイオードなどを形成する必要がなくなるので、設計の自由度が向上するとともに、保護ダイオードの寄生容量による信号の遅延を防ぐことができる。

このように、半導体基板１１と貫通電極１２とを短絡させた状態でプラズマＣＶＤを行なうことによって、側壁絶縁膜１３およびゲート絶縁膜などの絶縁破壊を防止することができる。この効果は、プラズマＣＶＤに限定されず、プラズマエッチングなどの他のプラズマ処理においても同様に発揮される。

また、本実施の形態では、半導体装置形成部材１は剛性を有する支持体２に支持されており、前述の導電部材露出工程後においても半導体基板１１には反りが発生していないので、プラズマ処理工程では、半導体装置形成部材１の被処理面全体にわたって均一にプラズマ処理を施すことができる。たとえば、プラズマＣＶＤ装置３０を用いてパッシベーション膜を形成する場合、半導体装置形成部材１の被処理面である半導体基板１１の裏面１７全体にわたって均一な厚さのパッシベーション膜を形成することができるので、半導体基板１１の面内均一性を向上させることができる。

このようにして半導体装置形成部材１にプラズマ処理を施して、ステップｓ４からステップｓ５に進む。剥離工程であるステップｓ５では、短絡用導電体３を除去することによって、半導体装置形成部材１と支持体２とを剥離させる。これによって、半導体基板１１と貫通電極１２とは、側壁絶縁膜１３によって電気的に絶縁された状態に戻るので、回路動作は支障なく行なうことができる。このように、本実施の形態では、プラズマエッチングなどの手法を用いることなく、短絡用導電体３を除去するだけで、半導体基板１１と貫通電極１２とを元の絶縁状態に容易に戻すことができる。このようにして半導体基板１１と貫通電極１２とを絶縁状態に戻し、必要に応じて半導体装置形成部材１を個片化して半導体装置を得て、ステップｓ５からステップｓ６に進み、半導体装置の製造が終了する。

剥離された半導体装置形成部材１と支持体２とは、再度短絡用導電体３を介して電気的に接続することが可能である。つまり、本実施態様では、設計変更などによって半導体基板１１と貫通電極１２とを再度短絡させる必要が生じても、半導体基板１１と貫通電極１２とを容易に短絡させることができる。したがって、設計変更などへの対応を効率的に行なうことができる。

本実施の形態では、短絡用導電体３としてＵＶ剥離型接着剤を含む導電性接着シートまたは導電性接着剤が用いられるので、短絡用導電体３は、支持体２を介して紫外線を照射することによって容易に剥離または除去することができる。

ＵＶ剥離型接着剤を含まない導電性接着剤を用いる場合には、短絡用導電体３は、たとえばハロゲン化炭化水素とプロピレングリコールの混合物などの樹脂溶解性溶剤によって導電性接着剤を溶解させることによって除去することができる。導電性接着剤が半導体装置形成部材１に残存した場合には、研磨などによって残存する導電性接着剤を除去することができる。

短絡用導電体３として導電性接着シートを用いる場合には、ＵＶ剥離型粘着テープとして構成されていなくても、半導体装置形成部材１から容易に剥離することができる。つまり、半導体装置形成部材１から剥離するだけで半導体装置形成部材１と支持体２とを剥離させることができる。したがって、溶解および研磨などの手法を用いる必要がないので、導電性接着シートを用いることによって作業効率を向上させることができる。ただし、本実施の形態のように、ＵＶ剥離型粘着テープを用いる方が、剥離を容易に行なうことができ、半導体装置形成部材１への接着剤の残留を防ぐことができるので好ましい。

図６は、本発明の実施の他の態様である半導体装置の製造方法に用いられる支持体４の構成を簡略化して示す断面図である。本実施態様では、半導体装置形成部材１は、短絡用導電体３を介して支持体４に支持されてプラズマ処理工程に供される。支持体４は、前述の実施形態で用いられる支持体２に類似し、対応する部分については同一の参照符号を付して説明を省略する。

支持体４において注目すべきは、支持体本体２１の全面に支持体側導電体４１が設けられていることである。支持体側導電体４１は、蒸着装置などの横方向へも回込みやすい成膜装置を用いて、ＩＴＯなどのＵＶ透過可能な導電膜を支持体本体２１の表面全体に成膜することによって形成することができる。

支持体４は、前述の支持体２と同様に、短絡用導電体３を介して半導体装置形成部材１の半導体基板１１の露出部１１ａおよび貫通電極１２の露出する部分に電気的に接続される。これによって、半導体基板１１と貫通電極１２とは、支持体４および短絡用導電体３を介して短絡される。

さらに支持体４は、支持体本体２１の半導体装置形成部材１を支持する側の表面部２１ａと反対側の表面部２１ｂに、半導体装置形成部材１を支持する側の表面部２１ａから連なって形成される支持体側導電体４１を有するので、前述の図４に示すプラズマＣＶＤ装置３０において、載置電極３３に載置された際に、載置電極３３と電気的に接続される。この状態で、プラズマＣＶＤなどのプラズマ処理が行なわれる。

図７は、図６に示す支持体４をプラズマＣＶＤ装置３０で使用する様子を簡略化して示す断面図である。支持体４は、支持体本体２１の半導体装置形成部材１を支持する側の表面部２１ａと反対側の表面部２１ｂが載置電極３３に対向するように、載置電極３３に載置されて使用される。これによって、支持体４の支持体側導電体４１が載置電極３３と短絡する。支持体側導電体４１は、短絡用導電体３を介して半導体基板１１および貫通電極１２に電気的に接続されているので、半導体基板１１および貫通電極１２と載置電極３３とは、支持体側導電体４１を介して短絡される。よって、半導体基板１１および貫通電極１２と載置電極３３とが同電位となる。

これによって、半導体基板１１および貫通電極１２の電位が、載置電極３３の電位よりも大きくまたは小さくなることを防ぐことができるので、載置電極３３によってプラズマ３６中のイオン、電子などの荷電粒子に付与されるエネルギが変化することを防ぐことができる。よって、安定したプラズマ処理が可能である。

つまり、本実施態様のように、半導体基板１１および貫通電極１２を、支持体４を介して載置電極３３に電気的に接続させた状態でプラズマ処理を行なうことによって、半導体基板１１と貫通電極１２とを同電位にするとともに、半導体基板１１および貫通電極１２と載置電極３３とを同電位にすることができる。したがって、半導体基板１１と貫通電極１２との間の側壁絶縁膜１３の絶縁破壊を防ぐとともに、載置電極３３の電位の変化を抑え、安定したプラズマ処理を行なうことができる。

半導体基板１１および貫通電極１２を載置電極３３に電気的に接続させた状態でプラズマ処理を行なうことのできる支持体としては、支持体全体が導電性を有するものを用いることもできる。ただし、本実施形態のように、絶縁性材料からなる支持体本体２１の表面全体に支持体側導電体４１を成膜して支持体４とする方が、コストを増加させることなく、導電性に優れる支持体を実現することができるので好ましい。

なお、前述の図１に示す支持体２を用いても、半導体基板１１および貫通電極１２と載置電極３３との電気的な接続を行なうことができる。この場合、支持体２の半導体装置形成部材１を臨む表面部を、半導体装置形成部材１の支持体２を臨む表面部、すなわち半導体基板１１のデバイス形成面１６よりも大きく形成し、支持体２の支持体側導電体２２の端部または周縁部を、導電性のクランプで載置電極３３に固定する。ただし、本実施の形態のように、支持体４を支持体側導電体４１の一表面部全体で載置電極３３に電気的に接続する方が、半導体基板１１および貫通電極１２と載置電極３３との導通をより良好なものとすることができるので好ましい。

本発明の実施の一態様である半導体装置の製造方法に用いられる半導体装置形成部材１および半導体装置形成部材１が支持される支持体２の構成を簡略化して示す断面図である。 本実施態様の半導体装置の製造方法によって半導体装置を製造する手順を示すフローチャートである。 半導体装置形成部材作製工程終了後の状態を簡略化して示す部分断面図である。 プラズマＣＶＤステップで使用されるＩＣＰ型ＣＶＤ装置３０の構成を簡略化して示す断面図である。 図４に示すプラズマＣＶＤ装置３０中における半導体装置形成部材１周辺の等価回路図である。 本発明の実施の他の態様である半導体装置の製造方法に用いられる支持体４の構成を簡略化して示す断面図である。 図６に示す支持体４をプラズマＣＶＤ装置３０で使用する様子を簡略化して示す断面図である。 従来技術による積層型半導体集積回路装置に備わる半導体チップを形成するための半導体装置形成部材１００および半導体形成部材１００を支持する支持体１０１の構成を簡略化して示す断面図である。 従来技術で使用されるプラズマＣＶＤ装置１１０の構成を簡略化して示す断面図である。 図９に示すプラズマＣＶＤ装置１１０中における半導体装置形成部材１００周辺の等価回路図である。

符号の説明

１ 半導体装置形成部材
２，４ 支持体
３ 短絡用導電体
１１ 半導体基板
１２ 貫通電極
１３ 側壁絶縁膜
１４ 貫通電極挿入孔
２１ 支持体本体
２２，４１ 支持体側導電体
３０ ＩＣＰ型ＣＶＤ装置
３１ 誘電体容器
３２ 上部絶縁板
３３ 載置電極
３４ プラズマ励起用コイル
３５，３８ 交流電源
３６ プラズマ
３７ インピーダンス整合器

Claims (6)

1. 厚み方向一方側の表面部の少なくとも一部分が露出する半導体基板と、半導体基板の前記表面部側で露出する基板側電極と、半導体基板と基板側電極との間に設けられ半導体基板と基板側電極とを電気的に絶縁する絶縁体とを含む半導体装置形成部材を用いて半導体装置を製造する半導体装置の製造方法であって、
   剛性を有しかつ導電性を有する支持体に対して、半導体装置形成部材の半導体基板および基板側電極が露出する部分を、それぞれ短絡用導電体を介して電気的に接続することによって、短絡用導電体および支持体を介して半導体基板と基板側電極とを短絡させる短絡工程と、
   半導体装置形成部材に対して、プラズマ処理を施すプラズマ処理工程と、
   短絡用導電体を除去することによって、半導体装置形成部材と支持体とを剥離させる剥離工程とを含むことを特徴とする半導体装置の製造方法。
2. プラズマ処理工程では、
   半導体装置形成部材を支持するとともにプラズマに電圧を印加するための載置電極に支持体を電気的に接続させた状態で、プラズマを発生させてプラズマ処理を行なうことを特徴とする請求項１記載の半導体装置の製造方法。
3. 支持体が、紫外線を透過可能であり、
   短絡用導電体が、紫外線の照射によって接着力が低下する紫外線剥離型接着剤を含み、
   剥離工程では、
   支持体を介して短絡用導電体に紫外線を照射することによって、半導体装置形成部材と支持体とを剥離させることを特徴とする請求項１または２記載の半導体装置の製造方法。
4. 短絡用導電体が、導電性接着剤または導電性接着シートであることを特徴とする請求項１〜３のうちのいずれか１つに記載の半導体装置の製造方法。
5. 短絡用導電体が、異方性導電ペーストまたは異方性導電シートであることを特徴とする請求項１〜３のうちのいずれか１つに記載の半導体装置の製造方法。
6. 厚み方向一方側の表面部の少なくとも一部分が露出する半導体基板と、半導体基板の前記表面部側で露出する基板側電極と、半導体基板と基板側電極との間に設けられ半導体基板と基板側電極とを電気的に絶縁する絶縁体とを含む半導体装置形成部材に対してプラズマ処理を施すための支持体であって、
   剛性および導電性を有し、
   半導体装置形成部材の半導体基板および基板側電極が露出する部分を、それぞれ短絡用導電体を介して電気的に接続することによって、半導体装置形成部材を支持することを特徴とする支持体。

Images