JP2006286681A - Field effect transistor and its manufacturing method - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a field effect transistor which has excellent characteristics even in a low-temperature treatment, in which a current flows when a gate voltage is 0, and in which a current decreases if the gate voltage becomes +. <P>SOLUTION: A thermal oxidation silicon film (SiO<SB>2</SB>) is formed as a gate insulating film on the front surface of a silicon substrate (P-Si) of conductive p-type silicon wafer used as a gate electrode. Then, gold thin electrodes used as a source electrode and a drain electrode are formed on the substrate in which a gate insulating film is formed. Then, a nano titania layer is formed on the substrate between the source electrode and the drain electrode. The formation of the nano titania layer manufactures a nano titania particle film by dispersing the nano titania particle in water or ethanol, then applying by a squeegee, and then drying it. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、ゲート電圧を印加しない場合には電流が流れ、ゲート電圧を印加した場合には電流が減少する特徴を有する電界効果トランジスタ及びその製造方法に関する。   The present invention relates to a field effect transistor having a feature that current flows when no gate voltage is applied and current decreases when a gate voltage is applied, and a method of manufacturing the same.

シリコン系のような電界効果型トランジスタ（ＦＥＴ）は、ソース・ドレイン間を流れる電流をゲート電圧でオン、オフするものであり、多くの電気機器、電子機器に使われている。最近、シリコン系のＦＥＴに代わって、プラスチック上に形成できる有機材料によるＦＥＴが注目されている。印刷技術で安価に製造することができ、例えば使い捨てのタグに有望である。   A field effect transistor (FET) such as a silicon-based transistor turns on and off a current flowing between a source and a drain by a gate voltage, and is used in many electric devices and electronic devices. Recently, instead of silicon-based FETs, FETs made of organic materials that can be formed on plastics have attracted attention. It can be manufactured at low cost by printing technology and is promising, for example, for disposable tags.

有機材料によるＦＥＴは、有機半導体（ポリチオフェン、ポリアニリン等）を蒸着、またはスピンコートすることにより、シリコン半導体ＦＥＴと同様な構造を作製したことが報告されている。図７は、このような有機材料によるＦＥＴを説明する図である。ゲート電極として用いる導電性ｎ型シリコンウェフアーのシリコン基板の表面に、ゲート絶縁膜として熱酸化シリコン膜を形成した状態の基板を用いる。次に、導電性共役系高分子としてポリチオフェン、ポリアニリン等を、熱酸化シリコン膜の上に形成して、半導体層となる共役系高分子配向薄膜を形成する。次に、この上に、ソース電極及びドレイン電極を形成する。そして、各電極からの引き出し線を必要に応じて形成する。   It has been reported that an FET made of an organic material has a structure similar to that of a silicon semiconductor FET by vapor deposition or spin coating of an organic semiconductor (polythiophene, polyaniline, etc.). FIG. 7 is a diagram for explaining an FET made of such an organic material. A substrate in which a thermally oxidized silicon film is formed as a gate insulating film on the surface of a silicon substrate of a conductive n-type silicon wafer used as a gate electrode is used. Next, polythiophene, polyaniline, or the like as a conductive conjugated polymer is formed on the thermally oxidized silicon film to form a conjugated polymer oriented thin film that becomes a semiconductor layer. Next, a source electrode and a drain electrode are formed thereon. Then, lead lines from the respective electrodes are formed as necessary.

このような構成によって、ＦＥＴ素子のソース電極とドレイン電極間に設けた半導体層内に形成されるチャンネルの導電性を、ゲート絶縁膜を介して設けたゲート電極によって制御し、駆動する。即ち、ゲート電圧により、ソース・ドレイン間電圧に対するソース・ドレイン間電流を制御することができる。   With such a configuration, the conductivity of the channel formed in the semiconductor layer provided between the source electrode and the drain electrode of the FET element is controlled and driven by the gate electrode provided through the gate insulating film. That is, the source-drain current with respect to the source-drain voltage can be controlled by the gate voltage.

しかし、有機半導体ＦＥＴは、シリコン半導体ＦＥＴと比較して性能に問題がある（非特許文献１参照）。また、従来の有機半導体ＦＥＴは、高温プロセスで作製されるため、これらをプラスチック基板に作製することは困難であった。
JIRO SAKATA and MIDORI MOCHIZUKI, Thin Solid Films, 195(1991)，P175-184 However, the organic semiconductor FET has a problem in performance as compared with the silicon semiconductor FET (see Non-Patent Document 1). Further, since conventional organic semiconductor FETs are manufactured by a high-temperature process, it is difficult to manufacture them on a plastic substrate.
JIRO SAKATA and MIDORI MOCHIZUKI, Thin Solid Films, 195 (1991), P175-184

そこで、本発明は、プラスチック基板上にも形成することのできる低温処理でも優れた特性を有すると共に、ゲート電圧が０のときに電流が流れ、ゲート電圧が＋になっていくと電流が減少する電界効果型トランジスタを提供することを目的としている。   Therefore, the present invention has excellent characteristics even at low temperature processing that can be formed on a plastic substrate, and a current flows when the gate voltage is 0, and the current decreases as the gate voltage becomes +. An object is to provide a field effect transistor.

本発明の電界効果型トランジスタ及びその製造方法は、ソース電極とドレイン電極の間の電流路となるチャンネル領域が形成される半導体層と、該チャンネル領域に流れる電流を制御する電圧が印加されるゲート電極と、該ゲート電極とチャンネル領域の間に設けられる絶縁層とを備えるものにおいて、半導体層を、ナノポーラス粒子状の半導体により形成したことを特徴としている。   The field effect transistor and the manufacturing method thereof according to the present invention include a semiconductor layer in which a channel region serving as a current path between a source electrode and a drain electrode is formed, and a gate to which a voltage for controlling a current flowing in the channel region is applied. In the semiconductor device including the electrode and the insulating layer provided between the gate electrode and the channel region, the semiconductor layer is formed of a nanoporous particle semiconductor.

有機半導体ＦＥＴの有機半導体層の替わりに、半導体ナノ粒子の集合体を形成すると、有機半導体とは逆に、ゲート電圧をかけないときは電流が流れ、ゲート電圧をかけると電流値が減少する。しかも、性能的には有機半導体より優れ、シリコン系との中間に位置することが分かった。半導体ナノ粒子であれば、有機半導体同様に印刷で作成可能であり、安価に製造することができる。また、低温プロセスが可能であるために、特に、プラスチック基板において性能向上が図れる。   When an aggregate of semiconductor nanoparticles is formed instead of the organic semiconductor layer of the organic semiconductor FET, a current flows when no gate voltage is applied, and a current value decreases when the gate voltage is applied, contrary to the organic semiconductor. Moreover, it has been found that it is superior to organic semiconductors in terms of performance and is located in the middle of silicon. If it is a semiconductor nanoparticle, it can be produced by printing like an organic semiconductor, and can be manufactured cheaply. In addition, since a low temperature process is possible, the performance can be improved particularly in a plastic substrate.

以下、例示に基づき本発明を説明する。図１は、本発明を具体化する電界効果型トランジスタの一例の作製工程を説明する図である。図１（Ａ）において、ゲート電極として用いる導電性Ｐ型シリコンウェフアーのシリコン基板（Ｐ−Ｓｉ）の表面に、ゲート絶縁膜として熱酸化シリコン膜（ＳｉＯ₂）を形成する。次に、図１（Ｂ）において、ゲート絶縁膜を形成した基板の上に、ソース電極及びドレイン電極となる金薄電極を形成する。これらソース、ドレイン電極材質の一例は、アルミニウム、白金、金、マグネシウムである。次に、図１（Ｃ）において、ソース電極及びドレイン電極の間の基板上に、さらには、これら電極の上をも覆うように、ナノチタニア層を形成する。ナノチタニア層の形成は、ナノチタニア粒子（例えば、昭和電工社製のＦ６）を水又はエタノール中に分散した後、スキージで塗布し、その後、例えば、１５０℃の温度で乾燥することによって、ナノチタニア粒子膜を製造する。このように製造されたナノチタニア粒子膜の微粒子（ナノ粒子）間には、空間が形成される。本明細書において、「ナノポーラス粒子」とは、互いの間に空間が形成されて穴のある状態（ポーラス状態）の「ナノ粒子」を意味する用語として用いている。このナノ粒子間の空間は、空間のままにもすることができるし、また、絶縁物（誘電体）を充填して動作させることもできる。ナノ粒子間空間内への絶縁物の充填は、絶縁物を溶剤に溶かして浸透させた後、溶剤を除去して乾燥し、この操作を繰り返すことにより可能となる。そして、各電極からの引き出し線（図示省略）を形成する。 Hereinafter, the present invention will be described based on examples. FIG. 1 is a diagram for explaining a manufacturing process of an example of a field effect transistor embodying the present invention. In FIG. 1A, a thermal silicon oxide film (SiO ₂ ) is formed as a gate insulating film on the surface of a silicon substrate (P-Si) of conductive P-type silicon wafer used as a gate electrode. Next, in FIG. 1B, a thin gold electrode to be a source electrode and a drain electrode is formed over the substrate on which the gate insulating film is formed. Examples of these source and drain electrode materials are aluminum, platinum, gold, and magnesium. Next, in FIG. 1C, a nanotitania layer is formed on the substrate between the source electrode and the drain electrode and so as to cover the top of these electrodes. The nano titania layer is formed by dispersing nano titania particles (for example, F6 manufactured by Showa Denko KK) in water or ethanol, applying with a squeegee, and then drying at a temperature of 150 ° C., for example. Manufacturing. A space is formed between the fine particles (nanoparticles) of the nanotitania particle film thus manufactured. In this specification, the term “nanoporous particles” is used as a term that means “nanoparticles” in a state where a space is formed between each other and there is a hole (porous state). The space between the nanoparticles can be left as it is, or can be operated by being filled with an insulator (dielectric). The space between the nanoparticles can be filled with the insulator by dissolving the insulator in the solvent and infiltrating it, then removing the solvent and drying, and repeating this operation. Then, lead lines (not shown) from the respective electrodes are formed.

図２は、上記のようにして形成された電界効果型トランジスタの異なる構成を例示する図である。（Ｂ）は、ボトムコンタクト型であり、図１を参照して上述したようにして構成される。図示したナノチタニア層（半導体層）の中に、ソース電極とドレイン電極間の電流路となるチャンネル領域が形成される。少なくともチャンネル領域との間においてゲート絶縁膜を介して設けられるゲート電極には、チャンネル領域に流れる電流を制御する電圧が印加される。   FIG. 2 is a diagram illustrating different configurations of the field-effect transistor formed as described above. (B) is a bottom contact type and is configured as described above with reference to FIG. A channel region serving as a current path between the source electrode and the drain electrode is formed in the illustrated nanotitania layer (semiconductor layer). A voltage for controlling the current flowing in the channel region is applied to the gate electrode provided via the gate insulating film at least between the channel region.

図２（Ａ）は、トップコンタクト型を示している。ゲート電極として用いる導電性Ｐ型シリコンウェフアーのシリコン基板（Ｐ−Ｓｉ）の表面に、ゲート絶縁膜として熱酸化シリコン膜（ＳｉＯ₂）を形成し、そして、その上に、ナノチタニア層を形成する。この後、ナノチタニア層上の所定の位置に、ソース電極及びドレイン電極となる金薄電極を形成する。 FIG. 2A shows a top contact type. A thermally oxidized silicon film (SiO ₂ ) is formed as a gate insulating film on the surface of a silicon substrate (P-Si) of conductive P-type silicon wafer used as a gate electrode, and a nano titania layer is formed thereon. . Thereafter, a thin gold electrode to be a source electrode and a drain electrode is formed at a predetermined position on the nanotitania layer.

図２（Ａ）或いは（Ｂ）に示すような構成によって、ＦＥＴ素子のソース電極とドレイン電極間に設けた半導体層であるナノチタニア層の導電性を、絶縁層を介して設けたゲート電極によって制御し、駆動する。即ち、ゲート電圧により、ソース・ドレイン間電圧に対するソース・ドレイン間電流を制御する。   With the configuration shown in FIG. 2A or 2B, the conductivity of the nanotitania layer, which is a semiconductor layer provided between the source electrode and the drain electrode of the FET element, is controlled by the gate electrode provided via the insulating layer. And drive. That is, the source-drain current with respect to the source-drain voltage is controlled by the gate voltage.

図３及び図４は、ゲート電圧に応じて電流値を調整し、或いは電流値のオン、オフを行うことを可能にするメカニズムを説明する図である。本発明の電界効果型トランジスタは、半導体層を半導体ナノ粒子の集合体で形成したものであり、これによって、ナノ粒子は、ソース、ドレインの間において、互いにつながっている連続構造を形成しつつ、ナノポーラス粒子は、ゲート絶縁膜（ＳｉＯ₂）との間に空間又は絶縁物を有している。図３は、このようなナノポーラスな半導体を形成した電界効果型トランジスタに、＋電位のゲート電圧を印加した場合を示している。図示したように、n-型チタニアの酸素欠陥に基づく自由電子がゲート絶縁膜（ＳｉＯ₂）近傍に吸い寄せられ、ナノポーラス粒子底部に固定されることになり、自由に行動できるキャリアー密度が低下する。このため、＋電位のゲート電圧を印加することにより電流が減少することになる。このように、図示のＦＥＴ素子構造を有するデバイスは、ゲート絶縁膜（ＳｉＯ₂）とそれに接する粒子状の半導体層の間に隙間が存在するために、電圧を印加することによって、＋または−チャージが固定化されることになって性能を発揮する。 3 and 4 are diagrams for explaining a mechanism that makes it possible to adjust the current value according to the gate voltage, or to turn the current value on and off. In the field effect transistor of the present invention, the semiconductor layer is formed of an assembly of semiconductor nanoparticles, and thus the nanoparticles form a continuous structure connected to each other between the source and the drain, The nanoporous particle has a space or an insulator between the nanoporous particle and the gate insulating film (SiO ₂ ). FIG. 3 shows a case where a gate voltage of + potential is applied to a field effect transistor in which such a nanoporous semiconductor is formed. As shown in the figure, free electrons based on oxygen defects of n-type titania are attracted to the vicinity of the gate insulating film (SiO ₂ ) and fixed to the bottom of the nanoporous particle, so that the carrier density at which it can act freely is lowered. For this reason, the current is reduced by applying a positive gate voltage. As described above, the device having the FET device structure shown in the figure has a gap between the gate insulating film (SiO ₂ ) and the particulate semiconductor layer in contact with the gate insulating film (SiO ₂ ). Will be fixed and will perform well.

図４は、ゲート電圧を印加しない場合の動作を説明する図である。ナノポーラスな半導体を形成した電界効果型トランジスタに、ゲート電圧を印加しない場合、ナノポーラス粒子層のn-型であるチタニアは、酸素欠陥に基づく自由電子の存在で導電性を有する。これによって、ソース、ドレイン電極間に電圧を印加すると、ソース・ドレイン間に電流が流れることになる。   FIG. 4 is a diagram for explaining the operation when no gate voltage is applied. When a gate voltage is not applied to a field effect transistor in which a nanoporous semiconductor is formed, the n-type titania of the nanoporous particle layer has conductivity in the presence of free electrons based on oxygen defects. Thus, when a voltage is applied between the source and drain electrodes, a current flows between the source and drain.

以上、本発明を、n-型チタニア半導体層を例として説明したが、本発明は、これに限られること無く、Ｐ−型、n-型によらず作動する。また、粒子状の半導体としては、酸化チタン以外にも、例えば、酸化ランタン、酸化ジルコニウム、酸化ニオブ、酸化タングステン、酸化ストロンチウム、酸化錫、酸化亜鉛、酸化インジウム、カーボンナノファイバー、半導体ポリマー結晶、半導体有機結晶などを用いることができる。   The present invention has been described above by taking the n-type titania semiconductor layer as an example. However, the present invention is not limited to this, and operates regardless of the P-type or the n-type. In addition to titanium oxide, for example, lanthanum oxide, zirconium oxide, niobium oxide, tungsten oxide, strontium oxide, tin oxide, zinc oxide, indium oxide, carbon nanofiber, semiconductor polymer crystal, semiconductor Organic crystals or the like can be used.

また、ゲート電極として用いるシリコン基板（Ｐ−Ｓｉ）、及びその表面に形成されるゲート絶縁膜としての熱酸化シリコン膜（ＳｉＯ₂）を例として本発明を説明したが、本発明は、低温処理でも優れた特性を有するために、プラスチック基板上に形成することも可能となる。ナノチタニア粒子膜の形成は、既にナノ結晶化しているものを塗布するだけなので、溶剤を除去する１００℃程度の温度でも形成することができる。従って、プラスチック基板に使用することができる。 Further, although the present invention has been described by taking as an example a silicon substrate (P-Si) used as a gate electrode and a thermal silicon oxide film (SiO ₂ ) as a gate insulating film formed on the surface thereof, the present invention is not limited to low temperature processing. However, since it has excellent characteristics, it can be formed on a plastic substrate. The nanotitania particle film can be formed even at a temperature of about 100 ° C. at which the solvent is removed because only the nanocrystallized film is applied. Therefore, it can be used for a plastic substrate.

プラスチック基板上に形成する場合、従来の有機電界効果トランジスタにおいて通常に行われているように、プラスチック基板（例えば、PET、PEN、ポリイミド、ポリプロピレン、塩化ビニル、poriimido ,PEEKなどのエンジニアリングプラスチック）上に、ゲート電極として機能する有機導電体層を形成し、さらにその上に、ゲート絶縁膜として機能する有機絶縁体層（例えば、ポリイミドに代表される有機絶縁ポリマー）を形成する。ここで、有機導電体は最も一般的には，有機半導体にドーパント（電子吸引性または電子供与性物質）をドープすることにより得られる。有機半導体にはポリチオフェン，ポリピロール，ポリアニリン，ポリアセチレン，ポリフェニレン，ポリフラン，ポリセレノフェン，ポリイソチアナフテン，ポリフェニレンスルフィド，ポリフェニレンビニレン，ポリチエニレンビニレン，ポリナフタレン，ポリアントラセン，ポリピレン，ポリアズレン，フタロシアニン，ペンタセン，メロシアニンおよびこれらの誘導体など多くの種類が知られている。また、ドーパントには，ヨウ素，過塩素酸，塩酸，硫酸，硝酸，リン酸，四フッ化硼酸，五フッ化ヒ素，六フッ化リン酸，アルキルスルホン酸，パーフルオロアルキルスルホン酸，ポリアクリル酸，ポリスチレンスルホン酸などが知られている。   When formed on a plastic substrate, on a plastic substrate (for example, engineering plastics such as PET, PEN, polyimide, polypropylene, vinyl chloride, poriimido, PEEK, etc.) as is normally done in conventional organic field effect transistors An organic conductor layer functioning as a gate electrode is formed, and an organic insulator layer functioning as a gate insulating film (for example, an organic insulating polymer typified by polyimide) is formed thereon. Here, the organic conductor is most commonly obtained by doping an organic semiconductor with a dopant (electron-withdrawing or electron-donating substance). Organic semiconductors include polythiophene, polypyrrole, polyaniline, polyacetylene, polyphenylene, polyfuran, polyselenophene, polyisothianaphthene, polyphenylene sulfide, polyphenylene vinylene, polythienylene vinylene, polynaphthalene, polyanthracene, polypyrene, polyazulene, phthalocyanine, pentacene, Many types such as merocyanine and derivatives thereof are known. The dopant includes iodine, perchloric acid, hydrochloric acid, sulfuric acid, nitric acid, phosphoric acid, boron tetrafluoride, arsenic pentafluoride, hexafluorophosphoric acid, alkylsulfonic acid, perfluoroalkylsulfonic acid, polyacrylic acid Polystyrene sulfonic acid and the like are known.

このようにしてゲート電極及びゲート絶縁膜が形成された基板上に、図１或いは図２を参照して前述したのと同様に、ナノチタニア層及びソース、ドレイン電極を形成して、電界効果型トランジスタを構成する。   As described above with reference to FIG. 1 or FIG. 2, a nanotitania layer and source and drain electrodes are formed on the substrate on which the gate electrode and the gate insulating film are formed in this manner, thereby forming a field effect transistor. Configure.

或いは、プラスチック基板上に直接、図１或いは図２を参照して前述したのと同様に、ナノチタニア層及びソース、ドレイン電極を形成する。そして、そのナノチタニア層の少なくともチャンネル領域の上に、従来の有機電界効果トランジスタにおいて通常に行われているように、ゲート絶縁膜として機能する有機絶縁体層を、さらにその上に、ゲート電極として機能する有機導電体層を形成することにより、電界効果型トランジスタを構成することも可能である。   Alternatively, the nanotitania layer and the source and drain electrodes are formed directly on the plastic substrate in the same manner as described above with reference to FIG. 1 or FIG. Then, on at least the channel region of the nanotitania layer, an organic insulator layer that functions as a gate insulating film is further formed thereon, as is normally done in conventional organic field effect transistors, and further functions as a gate electrode. It is also possible to form a field effect transistor by forming an organic conductor layer.

図５は、チタニアナノ結晶からなるＦＥＴについての測定結果を示すグラフである。ゲート電圧（Ｖｇ）を０Ｖから、１０Ｖ，２０Ｖ，３０Ｖと＋に増加するように掛けていくと、ドレイン電流値が減少することが示されている。   FIG. 5 is a graph showing measurement results for FETs made of titania nanocrystals. It is shown that the drain current value decreases when the gate voltage (Vg) is increased from 0V to + 10V, 20V, and 30V.

図６は、緻密チタニアからなるＦＥＴについての測定結果を示すグラフである。なお、この緻密チタニアＦＥＴは、本発明のチタニアナノ結晶からなるＦＥＴと比較するために作成した比較例である。緻密チタニア層は、チタニアテトライソプロポキシドをメタノールに溶解し、これをスピンコート後、150℃で加熱することにより作成した。この緻密チタニアＦＥＴに、ゲート電圧（Ｖｇ）を＋に増加するように掛けていくと、ドレイン電流値が増加することが示されている。これは、通常のｎチャンネル出力特性と同じである。   FIG. 6 is a graph showing measurement results for FETs made of dense titania. This dense titania FET is a comparative example prepared for comparison with the FET comprising the titania nanocrystal of the present invention. The dense titania layer was prepared by dissolving titania tetraisopropoxide in methanol, heating it at 150 ° C. after spin coating. It is shown that the drain current value increases when the dense titania FET is multiplied to increase the gate voltage (Vg) to +. This is the same as a normal n-channel output characteristic.

上述のように、チタニアナノ粒子を積層して作製したＦＥＴは、チタニア緻密層を積層して作製したＦＥＴとは、極性が反対であった。つまり、チタニアはn型半導体であり、＋電位を印加したときに、電流が多く流れる。しかしナノチタニアを積層したＦＥＴは＋電位をかけると電流が減少するという逆の減少が見られた。このため、ゲート電圧が０のときに電流が流れ、ゲート電圧が＋になっていくと電流が減少する。これによって、オン、オフ比を大きく取ることが可能となる。さらにナノチタニア積層膜は１００℃程度の低温でも成膜が可能である。   As described above, the FET produced by laminating the titania nanoparticles was opposite in polarity to the FET produced by laminating the titania dense layer. That is, titania is an n-type semiconductor, and a large amount of current flows when a + potential is applied. However, FETs with nano-titania laminated showed a reverse decrease in that the current decreased when a + potential was applied. For this reason, a current flows when the gate voltage is 0, and the current decreases as the gate voltage becomes +. This makes it possible to increase the on / off ratio. Furthermore, the nanotitania laminated film can be formed even at a low temperature of about 100 ° C.

本発明を具体化する電界効果型トランジスタの一例の作製工程を説明する図である。It is a figure explaining the manufacturing process of an example of the field effect transistor which actualizes this invention. 電界効果型トランジスタの異なる構成を例示する図である。It is a figure which illustrates different composition of a field effect type transistor. ＋電位のゲート電圧を印加した場合について、電流値を調整し、或いは電流値のオン、オフを行うメカニズムを説明する図である。It is a figure explaining the mechanism which adjusts an electric current value or turns on and off an electric current value when the gate voltage of + electric potential is applied. ゲート電圧を印加しない場合について、電流値を調整し、或いは電流値のオン、オフを行うメカニズムを説明する図である。It is a figure explaining the mechanism which adjusts a current value or turns on and off a current value about the case where a gate voltage is not applied. チタニアナノ結晶からなるＦＥＴについての測定結果を示すグラフである。It is a graph which shows the measurement result about FET which consists of a titania nanocrystal. 緻密チタニアからなるＦＥＴについての測定結果（比較例）を示すグラフである。It is a graph which shows the measurement result (comparative example) about FET which consists of dense titania. 従来技術の有機材料によるＦＥＴを説明する図である。It is a figure explaining FET by the organic material of a prior art.

Claims (6)

ソース電極とドレイン電極の間の電流路となるチャンネル領域が形成される半導体層と、該チャンネル領域に流れる電流を制御する電圧が印加されるゲート電極と、該ゲート電極とチャンネル領域の間に設けられる絶縁層とを備える電界効果型トランジスタにおいて、
前記半導体層は、ナノポーラス粒子状の半導体により形成したことから成る電界効果型トランジスタ。 A semiconductor layer in which a channel region serving as a current path between the source electrode and the drain electrode is formed, a gate electrode to which a voltage for controlling a current flowing in the channel region is applied, and provided between the gate electrode and the channel region In a field effect transistor comprising an insulating layer,
The semiconductor layer is a field effect transistor comprising a nanoporous particle semiconductor. 前記ナノポーラス粒子状の半導体は、酸化チタン、酸化ランタン、酸化ジルコニウム、酸化ニオブ、酸化タングステン、酸化ストロンチウム、酸化錫、酸化亜鉛、酸化インジウム、カーボンナノファイバー、半導体ポリマー結晶、半導体有機結晶のいずれかである請求項１に記載の電界効果型トランジスタ。 The nanoporous particulate semiconductor is any of titanium oxide, lanthanum oxide, zirconium oxide, niobium oxide, tungsten oxide, strontium oxide, tin oxide, zinc oxide, indium oxide, carbon nanofiber, semiconductor polymer crystal, and semiconductor organic crystal. The field effect transistor according to claim 1. 前記ナノポーラス粒子状の半導体は、粒子間の空間に絶縁物を充填した請求項１に記載の電界効果型トランジスタ。 The field effect transistor according to claim 1, wherein the nanoporous particulate semiconductor is filled with an insulator in a space between the particles. 前記半導体層は、ゲート電極として用いる導電性Ｐ型シリコンウェフアーのシリコン基板（Ｐ−Ｓｉ）の表面に、ゲート絶縁膜として熱酸化シリコン膜（ＳｉＯ₂）を形成した基板の上に形成される請求項１に記載の電界効果型トランジスタ。 The semiconductor layer is formed on a substrate in which a thermally oxidized silicon film (SiO ₂ ) is formed as a gate insulating film on the surface of a silicon substrate (P-Si) of conductive P-type silicon wafer used as a gate electrode. The field effect transistor according to claim 1. 前記半導体層は、プラスチック基板上に形成される請求項１に記載の電界効果型トランジスタ。 The field effect transistor according to claim 1, wherein the semiconductor layer is formed on a plastic substrate. ソース電極とドレイン電極の間の電流路となるチャンネル領域が形成される半導体層と、該チャンネル領域に流れる電流を制御する電圧が印加されるゲート電極と、該ゲート電極とチャンネル領域の間に設けられる絶縁層とを備える電界効果型トランジスタの製造方法において、
前記半導体層を、ナノポーラス粒子状の半導体により形成したことから成る電界効果型トランジスタの製造方法。
A semiconductor layer in which a channel region serving as a current path between the source electrode and the drain electrode is formed, a gate electrode to which a voltage for controlling a current flowing in the channel region is applied, and provided between the gate electrode and the channel region In a method for manufacturing a field effect transistor comprising an insulating layer,
A method of manufacturing a field effect transistor, wherein the semiconductor layer is formed of a nanoporous particle semiconductor.

Images