JP2006278816A

JP2006278816A - 半導体素子特性改善方法

Info

Publication number: JP2006278816A
Application number: JP2005096981A
Authority: JP
Inventors: Akira Kariya; 晃假谷
Original assignee: JFE Steel Corp
Current assignee: JFE Steel Corp
Priority date: 2005-03-30
Filing date: 2005-03-30
Publication date: 2006-10-12
Anticipated expiration: 2025-03-30
Also published as: JP4720248B2

Abstract

【要約】
【課題】半導体素子の漏れ電流特性を簡便な手法で改善することのできる半導体素子特性改善方法を提供する。
【解決手段】半導体素子の漏れ電流特性を改善する方法であって、半導体素子（例：サイリスタ素子）１０を恒温槽１内に装入し、該恒温槽に設定した所定温度に達するまでの時間以上保管し、その後放冷する
【選択図】図１

Description

本発明は、半導体素子特性改善方法に関する。

半導体装置の特性改善に関する従来の技術として、特許文献１には、半導体ウェーハを用いた半導体装置の表面電流リークや活性化のばらつきをなくすために、半導体ウェーハを反応管内部に配置して熱処理する際に、真空状態にした反応管内部に不活性ガスを導入し、その環境で半導体ウェーハに熱処理を施すことにより、反応管内部及びウェーハ表面に存在した大気汚染物質を除去する技術が開示されている。

又、特許文献２には、接合リークの原因となるミスフィット転位の発生を抑えるために、半導体基板上に不純物の添加工程と熱処理による不純物の拡散工程を行った後、この不純物拡散場所へ前記不純物と同一の不純物の添加と熱処理による不純物の拡散工程とを少なくとも１回以上行う技術が開示されている。
特開昭６２−１０８５３２号公報特開平５−１２１３４３号公報

上記従来技術は、いずれも半導体素子の製造途上で適用される技術である。一方、実装工程を経て製品となった半導体素子（以下、単に素子ともいう）は、実使用（実際の電動機或いは電気制御機器に搭載された状態での使用）中に、定期的に（或いは随時）漏れ電流（リーク電流）特性が試験される。この試験で不合格と判定された特性劣化素子は清掃（素子表面の塵埃を除去）された後、再び試験される。従って、素子表面の塵埃のみによって特性が劣化している場合であれば、清掃後の再試験で合格する。再試験でも不合格であった素子は、従来、更新（新品と交換）するしかなかった。

尚、不合格素子に対し、分解、清掃、部品交換、再組立を実施すれば、特性が改善して合格側に移せることが期待されるものの、新規製作と同内容の工程が必要であり、実用的とは云い難い。
半導体素子の特性を簡便に改善できれば、漏れ電流に起因した、半導体素子を含む電気回路の誤動作或いは短絡事故の抑止が可能となり、又、特性劣化半導体素子の更新をも抑制することが可能となるであろう。しかしながら、そのような簡便な特性改善手段は従来技術に見当らない。

本発明は、上記事情に鑑み、半導体素子の漏れ電流特性を簡便な手法で改善することのできる半導体素子特性改善方法を提供することを目的とする。

本発明者は、熱間圧延機の直流電動機に使用されているサイリスタ素子の劣化状態を正しく診断しうる方法を確立することを目的として行った加温実験中に、この加温実験に供したサイリスタ素子において、加温実験前は漏れ電流値が許容範囲を外れていたものが、加温実験後は漏れ電流値が許容範囲内に収まるという現象を見出し、本発明をなした。
即ち本発明は、半導体素子の漏れ電流特性を改善する方法であって、半導体素子を恒温槽内に装入し、該恒温槽に設定した所定温度に達するまでの時間以上保管し、その後放冷することを特徴とする半導体素子特性改善方法である。

前記所定温度は、前記半導体素子の使用時接合部最高温度以下で且つこの使用時接合部最高温度にできるだけ近い温度とするのが好ましい。

本発明によれば、実使用中の半導体素子の漏れ電流特性を極めて簡便に改善することができるので、半導体素子を含む電気回路の誤動作或いは短絡事故の抑止が可能となり、又、特性劣化半導体素子の更新をも抑制することができる。

図１は、本発明の実施に適した加温処理設備の１例を示す概略構成図である。この設備は、恒温槽１と、該恒温槽１の温度を調整するための恒温槽温度調整部２とを有する。恒温槽温度調整部２は、恒温槽１の内壁に配設されたヒータ（図示せず）の発熱量を加減することで恒温槽１の温度を設定温度に調整可能である。恒温槽１内には、実使用中の電動機或いは電気制御機器から取外された半導体素子（この例ではサイリスタ素子）１０が装入され、保管されている。

恒温槽１への半導体素子１０の装入時期は、恒温槽１が所定温度へ昇温される前、昇温される途上、及び昇温完了後のうちの何れの時期であってもよい。恒温槽１に設定する所定温度は、半導体素子１０が定格電圧で使用されている時にその接合部の温度が上昇して達する最高温度（使用時接合部最高温度といい、記号θ_ｍａｘで表す）以下で且つできるだけθ_ｍａｘに近い温度とするのが好ましい。

半導体素子１０を恒温槽１内に保管しておく時間（保管時間という）は、半導体素子１０が恒温槽１内に装入されてから所定温度に昇温するまでの所要時間（この所要時間を記号τ_Ｃで表す）よりも短いと、特性改善効果に乏しいので、τ_Ｃ以上の時間とする必要がある。このτ_Ｃは、恒温槽１の仕様、半導体素子１０の熱物性、及び半導体素子１０装入時の恒温槽１の温度状態によって異なるが、実施するときの条件に応じて、予め昇温実験或いは伝熱計算により、求めておくことが可能である。尚、恒温槽１内の半導体素子１０の温度を熱電対等により直接測定し、その温度が恒温槽の設定温度に達したとき以降に保管を終えるようにしてもよい。

保管終了後は、半導体素子１０は放冷される。即ち恒温槽１から取り出されて大気中で自然冷却される。
上記のような加温処理設備を用いた所謂加温処理により、半導体素子の漏れ電流特性が改善される理由は、未だ推定の域を出ないが、半導体素子の漏れ電流は、シリコン結晶部分ではなく該結晶部分の端部を覆う絶縁材を介して流れるものである（即ちこの絶縁材中のイオン化された不純物が電荷を運ぶ媒体となっている）とみられ、このイオン化された不純物が、半導体素子を無電圧状態で可能な限り高温状態にする加温処理により活性化されて、シリコン結晶部分の端部より離れた位置への移動を促進され、その結果、漏れ電流の減少がもたらされるのであるといえる。よって、本発明は、前記サイリスタ素子に限らず、不特定種類の半導体素子に適用可能であると判断できる。

熱間圧延機の粗圧延ロールを駆動する直流主機電動機を更新するにあたり、該電動機に搭載されて約３０年間稼動していたサイリスタ素子（東芝製の型式ＳＦ５００ＥＸ２３）５個を取外し、漏れ電流特性の劣化診断試験を行った。この素子の製品仕様は、定格耐電圧＝２５００Ｖ（順逆各方向とも）、漏れ電流基準値（カタログ値）＝５０ｍＡ以下（定格耐電圧印加時）、θ_ｍａｘ＝１２５℃、とされている。

前記劣化診断試験では、各素子に対し、順逆各方向に電圧２０００Ｖ（定格電圧の８０％）を印加し、カーブトレーサーにて漏れ電流を観測し、観測された漏れ電流が１ｍＡ以下で且つその電流波形が安定しているもののみを劣化兆候なしと判定した。その結果、５個のうち４個の素子は何れも漏れ電流が順逆各方向とも０．１ｍＡで且つ電流波形も安定していて、劣化兆候なしと判定されたが、残り１個の素子は、順方向で９．０ｍＡ、逆方向で３０．０ｍＡ（但し逆方向については１２００Ｖ印加時）の漏れ電流が観測されて、劣化兆候ありと判定された。

そこで、この劣化兆候ありと判定された素子（素子Ｘと仮称）に対し本発明を適用して加温処理を施した。この加温処理では、素子温度計測用の熱電対を取り付けた素子Ｘを、図１に示した恒温槽に装入し、恒温槽温度調整部の設定温度を素子のθ_ｍａｘと同じ１２５℃として恒温槽を運転し、前記熱電対による計測温度が１２５℃に達してから５分後に、素子Ｘを恒温槽から取り出し、大気中で室温まで放冷した。その後、加温処理前と同様に劣化診断試験を行った結果、順方向２０００Ｖ印加及び逆方向２０００Ｖ印加の何れにおいても、漏れ電流は０．１ｍＡが安定電流波形で観測され、漏れ電流特性の改善が確認された。

本発明の実施に適した加温処理設備の１例を示す概略構成図である。

符号の説明

１恒温槽
２恒温槽温度調整部
１０半導体素子（例：サイリスタ素子）

Claims

半導体素子の漏れ電流特性を改善する方法であって、半導体素子を恒温槽内に装入し、該恒温槽に設定した所定温度に達するまでの時間以上保管し、その後放冷することを特徴とする半導体素子特性改善方法。
前記所定温度は、前記半導体素子の使用時接合部最高温度以下で且つこの使用時接合部最高温度にできるだけ近い温度とすることを特徴とする請求項１記載の半導体素子特性改善方法。