JP2006276861A - 表示装置の回路基板及びこれを備える表示装置 - Google Patents

Abstract

【課題】単層構造を有する回路基板とこれを備える表示装置を提供する。
【解決手段】表示板部の一辺に付着された回路基板は２つの面を有し、この回路基板には２つの面のうちのいずれか一方の面に位置する第１及び第２配線が備えられ、電源線と信号線からなる第１及び第２配線が交差しないように形成して回路基板を単層構造で作製し、両面構造に比べて製造コストを画期的に低減する。また、２層構造で生じ得る寄生容量をなくして信号遅延及び雑音を除去する。
【選択図】図５

Description

本発明は、表示装置の回路基板及びこれを備える表示装置に関する。

一般の液晶表示装置（ＬＣＤ）は、画素電極及び共通電極が備えられた二つの表示板と、その間に入っている誘電率異方性を有する液晶層とを備える。画素電極は、行列状に配列され、薄膜トランジスタ（ＴＦＴ）などのスイッチング素子に接続されて、一行ずつ順次にデータ電圧の印加を受ける。共通電極は、表示板の全面に亘って形成され、共通電圧の印加を受ける。画素電極と共通電極及びその間の液晶層は、回路的に液晶キャパシタを構成し、液晶キャパシタは、これに接続されたスイッチング素子と共に画素を構成する基本単位となる。

このような液晶表示装置は、二つの電極に電圧を印加して液晶層に電界を形成し、この電界の強さを調節して液晶層を通過する光の透過率を調節することによって所望の画像を得る。この時、液晶層に一方向の電界が長く印加されることによって発生する劣化現象を防止するために、フレーム毎に、行毎に、またはドット毎に共通電圧に対するデータ電圧の極性を反転したり、共通電圧とデータ電圧をいずれも反転したりする。

液晶表示装置において、特に携帯電話などに用いられる中小型表示装置は、液晶表示板組立体と、外部からの入力信号を伝達する信号配線が備えられたフレキシブル印刷回路基板（ＦＰＣ）と、これらを制御するための統合チップ（ＩＣ：ｉｎｔｅｇｒａｔｉｏｎ ｃｈｉｐ）とを備える。

一方、液晶表示装置は、スイッチング素子を含む画素と表示信号線が備えられた表示板、並びに表示信号線のうちゲート線にゲートオン電圧とゲートオフ電圧を送出して、画素のスイッチング素子を導通／遮断するゲート駆動部と、表示信号線のうちデータ線にデータ電圧を送出して、導通したスイッチング素子を介して画素に印加するデータ駆動部を備え、統合チップは、ゲート駆動部、またはデータ駆動部、またはこれらを含み、主に表示板部にＣＯＧ（ｃｈｉｐ ｏｎ ｇｌａｓｓ）の形態で実装されている。

この時、信号線は統合チップに接続されており、統合チップは外部からの信号を処理して液晶表示板組立体に送出する。また、統合チップは、前述したようなゲート駆動部やデータ駆動部などを駆動するために、駆動電源を生成してこれらに供給し、駆動電源を生成するために通常、集積回路形態の電源チップが内蔵されている。ところが、電源を生成するために、キャパシタ、抵抗などのような受動素子（ｐａｓｓｉｖｅ ｅｌｅｍｅｎｔ）が必要であり、このような受動素子は大きさなどを考慮して統合チップに内蔵せず、ＦＰＣに設けるのが普通であり、電源線等を介して電源チップに接続されている。

この場合、信号線と受動素子に接続される電源線が互いに交差するのを防ぐために、ＦＰＣには、前面（ｔｏｐ ｓｉｄｅ）と後面（ｂｏｔｔｏｍ ｓｉｄｅ）の２層構造を利用する。即ち、交差地点では信号線と電源線のいずれか一方に貫通孔（ｖｉａ ｈｏｌｅ）を介して接続する方法を用いる。
しかし、このような２層構造を有するＦＰＣのためコストが上昇し、仮に同一層で交差せず、前面と後面で交差するとしても、交差による寄生容量によって信号にノイズが生じるという問題がある。

そこで本発明は、上記のような従来の問題点を解決するためになされたものであって、その目的は、単層構造を有する回路基板とこれを備える表示装置を提供することである。

上記目的を達成するためになされた本発明の一特徴による表示装置の回路基板は、表示板部を含む表示装置の回路基板であって、前記回路基板は前記表示板部の一辺に付着され、第１面とその反対側の第２面とを有し、前記第１面又は第２面には第１及び第２配線が備えられ、前記第１及び第２配線は、前記第１面又は第２面の２つの面のいずれか一方の面に位置する。
前記第１配線と第２配線とは互いに交差しないことが好ましい。
前記回路基板は、前記第１配線に接続される受動素子部を含むことができる。
前記表示装置は、前記表示板部に装着される駆動回路チップをさらに備え、前記第１配線は、前記駆動回路チップの第１側面に接続されてもよい。
前記第２配線は、前記第１配線が接続される前記駆動回路チップの第１側面と異なる第２側面に接続されてもよい。
前記表示板部に位置する第１及び第２パッド部をさらに含み、前記第１配線及び第２配線それぞれは、前記第１及び第２パッド部を介して前記駆動回路チップに接続されることが好ましい。
前記第１配線に接続される受動素子部をさらに含み、前記第１配線は、前記受動素子部と前記駆動回路チップとの間に接続される電源線であってもよく、前記第２配線は、外部から前記駆動回路チップに信号を伝達する信号線であってもよい。
前記回路基板はフレキシブル印刷回路基板であってもよい。

上記目的を達成するためになされた本発明の一特徴による表示装置は、表示板部と、前記表示板部の一辺に付着されている回路基板と、前記回路基板の一方の面に位置する第１及び第２配線と、前記表示板部を駆動する駆動回路チップとを備え、前記第１及び第２配線は、前記駆動回路チップに接続される。
前記表示装置は、スイッチング素子をそれぞれ含む複数の画素と、前記画素にゲート信号を印加するゲート駆動部と、前記画素にデータ電圧を印加するデータ駆動部と、複数の階調電圧を生成する階調電圧生成部と、ゲート電圧、共通電圧、及び基準電圧を生成する駆動電源生成部とをさらに備えることができる。
前記駆動回路チップは、前記ゲート駆動部、前記データ駆動部、前記階調電圧生成部、及び前記駆動電源生成部を含むことができる。
前記駆動電源生成部は、前記駆動回路チップの一方の側に備えられることが好ましい。
前記回路基板は、前記第１配線に接続される受動素子部をさらに含むことができる。
前記第１配線は、前記駆動電源生成部に接続されてもよく、前記第２配線は、前記第１配線と交差しないことが好ましい。
前記第１配線は、前記駆動回路チップの側面に接続されることが好ましい。
前記第１配線及び第２配線それぞれは、前記表示板部に位置したパッド部を介して前記駆動回路チップに接続されることが好ましい。
前記表示板部は、第１及び第２表示板と、その間の液晶層とを含み、前記駆動回路チップは前記第１表示板に装着されることができる。
前記第１表示板の一部は前記第２表示板から露出し、前記駆動回路チップは、前記第１表示板の露出部分に付着されることが好ましい。
前記第１表示板と前記第２表示板とを接続する補助回路基板をさらに含むことができ、前記補助回路基板は、前記回路基板が付着された表示板部の位置と反対側に付着されることが好ましい。
前記駆動回路チップは、ＣＯＧ（ｃｈｉｐ ｏｎ ｇｌａｓｓ）方式で実装されてもよい。
前記回路基板は、フレキシブル印刷回路基板であってもよい。

このような本発明の表示装置の回路基板及びこれを備える表示装置によれば、統合チップ内の駆動電源生成部を一方に配置し、これに接続される電源線と信号線が交差しないように形成してＦＰＣを単層構造で作製することができる。その結果、両面構造に比べて製造コストを画期的に削減できる。また、２層構造で生じ得る寄生容量をなくして、信号遅延及び雑音を除去することができる。

次に、本発明の表示装置の回路基板及びこれを備える表示装置を実施するための最良の形態の具体例を、図面を参照しながら説明する。
参照図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な参照符号を付けている。また、層、膜、領域、板などの部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。

以下、本発明の実施形態による液晶表示装置について、添付した図を参照して詳細に説明する。
図１は、本発明の一実施形態による液晶表示装置の分解斜視図であり、図２は、本発明の一実施形態による液晶表示装置のブロック図であり、図３は、本発明の一実施形態による液晶表示装置の一画素に対する等価回路図である。図４は、本発明の一実施形態による液晶表示装置の概略図であり、図５は、図４に示した液晶表示装置の一部を拡大した拡大図であり、図６は、図５に示した液晶表示装置のＦＰＣのＶＩ−ＶＩ´線に沿った断面図である。図７は、本発明の他の実施形態によるデュアル液晶表示装置の概略図である。

図１に示すように、本発明の一実施形態による液晶表示装置は、表示板３３０とバックライト部９００を含む液晶モジュール３０１と、液晶モジュール３０１を収納する上部及び下部シャーシ３６１、３６２、モールドフレーム３６３、並びにＦＰＣ６５０を備える。
表示板３３０は、液晶表示板組立体３００、液晶表示板組立体３００上に装着されている統合チップ７００、統合チップ７００の周囲に形成された保護膜７０１を含む。
液晶表示板組立体３００は、下部表示板１００及び上部表示板２００と、その間に介在する液晶層３とを含む。

図２に示すように、液晶表示板組立体３００は、複数のゲート線（Ｇ_１−Ｇ_ｎ）と複数のデータ線（Ｄ_１−Ｄ_ｍ）を含む複数の表示信号線と、これに接続され略行列状に配列された複数の画素、及び、ゲート線（Ｇ_１−Ｇ_ｎ）に信号を供給するゲート駆動部４００を備え、画素と表示信号線（Ｇ_１−Ｇ_ｎ、Ｄ_１−Ｄ_ｍ）の大部分は表示領域３１０内に位置する。
上部表示板２００は下部表示板１００よりも小さいため、下部表示板１００の一部領域が露出し、この領域上に統合チップ７００が位置する。

表示信号線（Ｇ_１−Ｇ_ｎ、Ｄ_１−Ｄ_ｍ）は、上述のように、ゲート信号（走査信号とも言う。）を伝達する複数のゲート線（Ｇ_１−Ｇ_ｎ）とデータ信号を伝達するデータ線（Ｄ_１−Ｄ_ｍ）を含む。ゲート線（Ｇ_１−Ｇ_ｎ）は、略行方向に延びて互いに略平行であり、データ線（Ｄ_１−Ｄ_ｍ）は、略列方向に延びて互いに略平行である。表示信号線（Ｇ_１−Ｇ_ｎ、Ｄ_１−Ｄ_ｍ）は、ＦＰＣ６５０に接続される地点でその幅が少し広くなってパッド（図示せず）をなし、液晶表示板組立体３００とＦＰＣ６５０とは、該パッドの電気的接続のための異方性導電膜（図示せず）で付着することができる。

各画素は、表示信号線（Ｇ_１−Ｇ_ｎ、Ｄ_１−Ｄ_ｍ）に接続されたスイッチング素子Ｑと、これに接続された液晶キャパシタＣ_ＬＣ及びストレージキャパシタＣ_ＳＴを含む。ストレージキャパシタＣ_ＳＴは必要に応じて省略することができる。
薄膜トランジスタなどのスイッチング素子Ｑは、下部表示板１００に備えられており、三端子素子としてその制御端子及び入力端子がそれぞれ、ゲート線（Ｇ_１−Ｇ_ｎ）及びデータ線（Ｄ_１−Ｄ_ｍ）に接続され、出力端子は液晶キャパシタＣ_ＬＣ及びストレージキャパシタＣ_ＳＴに接続されている。

図３に示すように、液晶表示板組立体３００は、下部表示板１００と上部表示板２００及びその間の液晶層３を備え、表示信号線（Ｇ_１−Ｇ_ｎ、Ｄ_１−Ｄ_ｍ）とスイッチング素子Ｑは、下部表示板１００に備えられている。
液晶キャパシタＣ_ＬＣは、下部表示板１００の画素電極１９０と上部表示板２００の共通電極２７０を二つの端子とし、二つの電極１９０、２７０の間の液晶層３は誘電体として機能する。画素電極１９０はスイッチング素子Ｑに接続され、共通電極２７０は上部表示板２００の全面に形成されて駆動電源生成部７１０内の共通電圧生成部から共通電圧Ｖ_ｃｏｍの印加を受ける。図３と異なって、共通電極２７０が下部表示板１００に具備されることもあるが、その場合、二つの電極１９０、２７０は全て線形または棒形に形成される。

ストレージキャパシタＣ_ＳＴは、下部表示板１００に具備された別個の信号線（図示せず）と画素電極１９０とが重畳してなり、この別個の信号線には共通電圧Ｖ_ｃｏｍなどの定められた電圧が印加される。また、ストレージキャパシタＣ_ＳＴは、画素電極１９０が絶縁体を媒介として、すぐ上に配置されている前段ゲート線と重畳してなることもできる。
一方、色表示を実現するために、各画素が色相を表示できる必要があり、これは画素電極１９０に対応する領域に三原色、例えば赤色、緑色、または青色のカラーフィルタ２３０を備えることによって可能である。図３では、カラーフィルタ２３０は上部表示板２００に形成されているが、下部表示板１００の画素電極１９０の上または下に形成することもできる。

液晶表示板組立体３００の二つの表示板１００、２００のうちの少なくとも一つの外側面には光を偏光させる偏光子（図示せず）が付着されている。
駆動電源生成部７１０は、回路素子の駆動に必要な電源、例えばゲート電圧Ｖ_ｏｎ、Ｖ_ｏｆｆ、基準電圧ＡＶＤＤ及び共通電圧Ｖ_ｃｏｍを生成して供給する。
ゲート駆動部４００はゲート線（Ｇ_１−Ｇ_ｎ）に接続されており、駆動電源生成部７１０からスイッチング素子Ｑを導通させることができるゲートオン電圧Ｖ_ｏｎと、スイッチング素子Ｑを遮断させることができるゲートオフ電圧Ｖ_ｏｆｆの供給を受けて、これらの組み合わせからなるゲート信号をゲート線（Ｇ_１−Ｇ_ｎ）に印加する。

統合チップ７００は、接続部６６０及びＦＰＣ６５０に備えられた信号線ＳＬ１を通じて外部の信号を受信し、処理した信号を液晶表示板組立体３００の周辺領域３２０に備えられた配線を通じて液晶表示板組立体３００に供給することでそれらを制御し、図５に示すように、駆動電源生成部７１０、ゲート駆動部４００、階調電圧生成部８００、データ駆動部５００、及び信号制御部６００などを含む。その際、駆動電源生成部７１０は統合チップ７００の一方の側に配置されることが好ましく、図５は、右側に位置している場合を示す。

ＦＰＣ６５０は、液晶表示板組立体３００の一辺の付近に装着されている。ＦＰＣ６５０の下側には外部からの信号が入力される接続部６６０が備えられ、接続部６６０と統合チップ７００、統合チップ７００と液晶表示板組立体３００の電気的接続のための複数の信号線ＳＬ１、ＳＬ２を有しており、これら信号線ＳＬ１、ＳＬ２は、統合チップ７００に接続される地点及び液晶表示板組立体３００に装着される地点でその幅が少し広くなってパッドＰ１を構成する。これにより、信号線ＳＬ１は外部装置に接続され統合チップ７００に様々な信号を伝達する。

また、ＦＰＣ６５０には受動素子部６９０が備えられ、電源線ＰＬとパッドＰ２によって統合チップ７００の一方の側、つまり側面に位置した駆動電源生成部７１０に接続されている。
前記受動素子部６９０は、駆動電源生成部７１０で駆動電源生成に必要なキャパシタ、インダクタ及び抵抗のような受動素子を複数個含む。その際、電源線ＰＬは統合チップ７００の側面に接続されて、信号線ＳＬ１と交差することを防止する。

図６に示すように、ＦＰＣ６５０は、ＦＰＣ基板（ｓｕｂｓｔｒａｔｅ）と、その上に実質的に互いに平行に延びる信号線ＳＬ１と電源線ＰＬを含み、信号線ＳＬ１と電源線ＰＬはいずれも上部面に位置する。即ち、信号線ＳＬ１と電源線ＰＬが上部面と下部面に位置する２層構造ではなく、一方面、例えば図６に示すように、上部面にのみ位置する単層構造を有する。このように、２層構造を利用したＦＰＣに比べて表示装置の製造コストを低減できると同時に、２層構造において配線間の交差で生じる寄生容量を除去し、信号遅延及び雑音を改善できる。

液晶表示板組立体３００は、図４に示すように、画面を構成する表示領域３１０と周辺領域３２０を含み、周辺領域３２０には光を遮断するための遮光層（図示せず）（ブラックマトリックス）が備えられる。ＦＰＣ６５０は周辺領域３２０に装着されている。
階調電圧生成部８００は、駆動電源生成部７１０から基準電圧ＡＶＤＤの供給を受けて、画素の輝度に関連する一組または二組の複数階調電圧を生成する。二組である場合、そのうちの一組は共通電圧Ｖ_ｃｏｍに対してプラスの値を有し、もう一組はマイナスの値を有する。

データ駆動部５００は、液晶表示板組立体３００のデータ線（Ｄ_１−Ｄ_ｍ）に接続され階調電圧生成部８００からの階調電圧を選択してデータ信号として画素に印加する。
信号制御部６００はバックライト部９００に接続され、ゲート駆動部４００及びデータ駆動部５００などの動作を制御する。

図１及び図２に示すように、バックライト部９００は、モールドフレーム３６３の短軸の一縁付近に固定され、液晶表示板組立体３００に光を供給するランプＬＰと、これを制御する回路要素（図示せず）、ランプＬＰが実装されている印刷回路基板６７０、ランプＬＰからの光を液晶表示板組立体３００の方に案内し、光の強さを均一にする導光板９０２、導光板９０２下側に備えられ、ランプＬＰからの光を液晶表示板組立体３００に反射する反射シート９０３、導光板９０２上側に備えられ、ランプＬＰからの光の輝度特性を確保する複数の光学シート９０１を含む。
上部シャーシ３６１と下部シャーシ３６２はそれぞれ、モールドフレーム３６３の上下部で結合し、液晶モジュール３０１を内部に収納して液晶表示装置を作製する。

図７は、本発明の他の実施形態によるデュアル液晶表示装置を示す図である。
図７に示すように、本発明の他の実施形態によるデュアル液晶表示装置は、主液晶表示板組立体３００Ｍ、その下上に接続されているＦＰＣ６５０及び補助ＦＰＣ６８０、並びに補助ＦＰＣ６８０に接続されている副液晶表示板組立体３００Ｓを備える。
主及び副液晶表示板組立体３００Ｍ、３００Ｓはそれぞれ、表示領域３１０Ｍ、３１０Ｓと周辺領域３２０Ｍ、３２０Ｓを有する。
主及び副液晶表示板組立体３００Ｍ、３００Ｓの構造は、前述した液晶表示板組立体３００と実質的に同様であるので、詳細な説明は省略する。

図７に示す副液晶表示板組立体３００Ｓは、統合チップ７００に接続されている信号線ＳＬ３とデータ線ＤＬを通じてゲート信号とデータ電圧の印加を受ける。これに対し、副液晶表示板組立体３００Ｓを駆動するための別個のチップを設けることもできるが、その場合にもＦＰＣ６５０は単層構造を有する。

次に、このような液晶表示装置の表示動作についてより詳細に説明する。
統合チップ７００の信号制御部６００は、グラフィック制御部（図示せず）から入力映像信号Ｒ、Ｇ、Ｂ及びその表示を制御する入力制御信号、例えば垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃ、メインクロックＭＣＬＫ、データイネーブル信号ＤＥなどの提供を受けて、入力制御信号及び入力映像信号Ｒ、Ｇ、Ｂに基づいてゲート制御信号ＣＯＮＴ１及びデータ制御信号ＣＯＮＴ２などを生成し、映像信号Ｒ、Ｇ、Ｂを液晶表示板組立体３００の動作条件に合うように適切に処理した後、ゲート制御信号ＣＯＮＴ１をゲート駆動部４００に送出し、データ制御信号ＣＯＮＴ２と処理した映像信号ＤＡＴをデータ駆動部５００に送出する。

ゲート制御信号ＣＯＮＴ１は、ゲートオン電圧Ｖ_ｏｎの出力開始を指示する走査開始信号ＳＴＶ、ゲートオン電圧Ｖ_ｏｎの出力時期を制御するゲートクロック信号ＣＰＶ、及びゲートオン電圧Ｖ_ｏｎの持続時間を限定する出力イネーブル信号ＯＥなどを含む。
データ制御信号ＣＯＮＴ２は、映像データＤＡＴの入力開始を知らせる水平同期開始信号ＳＴＨと、データ線（Ｄ_１−Ｄ_ｍ）に当該データ電圧の印加を指示するロード信号ＬＯＡＤ、共通電圧Ｖ_ｃｏｍに対するデータ電圧の極性（共通電圧に対するデータ電圧の極性を略してデータ電圧の極性と言う。）を反転する反転信号ＲＶＳ及びデータクロック信号ＨＣＬＫなどを含む。

データ駆動部５００は、信号制御部６００からのデータ制御信号ＣＯＮＴ２に従って一行の画素に対応する映像データＤＡＴを順次に受信し、階調電圧生成部８００からの階調電圧のうちの各映像データＤＡＴに対応する階調電圧を選択することによって、映像データＤＡＴを当該データ電圧に変換し、これをデータ線（Ｄ_１−Ｄ_ｍ）に印加する。
ゲート駆動部４００は、信号制御部６００からのゲート制御信号ＣＯＮＴ１に従ってゲートオン電圧Ｖ_ｏｎをゲート線（Ｇ_１−Ｇ_ｎ）に印加し、該ゲート線（Ｇ_１−Ｇ_ｎ）に接続されたスイッチング素子Ｑを導通させる。データ線（Ｄ_１−Ｄ_ｍ）に供給されたデータ電圧は、導通したスイッチング素子Ｑを通じて当該画素に印加される。

画素に印加されたデータ電圧と共通電圧Ｖ_ｃｏｍの差は、液晶キャパシタＣ_ＬＣの充電電圧、つまり画素電圧として現れる。液晶分子は、画素電圧の大きさによってその配列が異なる。これにより、液晶層３を通過する光の偏光が変化する。このような偏光の変化は、下部及び上部表示板１００、２００に付着された偏光子によって光透過率の変化として現れる。

１水平周期（または１Ｈ）（水平同期信号Ｈｓｙｎｃ、データイネーブル信号ＤＥ、ゲートクロックＣＰＶの一周期）が経過すると、データ駆動部５００とゲート駆動部４００は、次行の画素に対して同じ動作を繰り返す。このような方法で、１フレーム（ｆｒａｍｅ）期間の間に全てのゲート線（Ｇ_１−Ｇ_ｎ）に対して順次にゲートオン電圧Ｖ_ｏｎを印加し、全ての画素にデータ電圧を印加する。特に、１フレームが終了すれば次のフレームが開始され、各画素に印加されるデータ電圧の極性が直前フレームの極性と逆になるように、データ駆動部５００に印加される反転信号ＲＶＳの状態が制御される（フレーム反転）。
この時、１フレーム内でも反転信号ＲＶＳの特性によって一つのデータ線を通じて流れるデータ電圧の極性が変わったり（例；列反転、ドット反転）、一つの画素行に印加されるデータ電圧の極性も互いに異なったりするように構成することができる（例；行反転、ドット反転）。

本発明の表示装置の実施形態について液晶表示装置を例にとって説明したが、有機発光表示装置（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｓｐｌａｙ）、ＰＤＰ（ｐｌａｓｍ ｄｉｓｐｌａｙ ｐａｎｅｌ）のような表示装置にも適用できることは勿論である。
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属するものである。

本発明の一実施形態による液晶表示装置の分解斜視図である。 本発明の一実施形態による液晶表示装置のブロック図である。 本発明の一実施形態による液晶表示装置の一つの画素に対する等価回路図である。 本発明の一実施形態による液晶表示装置の概略図である。 図４に示す液晶表示装置の一部を拡大して示した拡大図である。 図５に示した液晶表示装置のＦＰＣのＶＩ−ＶＩ´線に沿った断面図である。 本発明の他の実施形態によるデュアル液晶表示装置の概略図である。

符号の説明

３ 液晶層
１００ 下部表示板
２００ 上部表示板
１９０ 画素電極
２３０ カラーフィルタ
２７０ 共通電極
３００ 液晶表示板組立体
３０１ 液晶モジュール
３１０ 表示領域
３２０ 周辺領域
３３０ 表示板
３６１ 上部シャーシ
３６２ 下部シャーシ
３６３ モールドフレーム
４００ ゲート駆動部
５００ データ駆動部
６００ 信号制御部
６５０ ＦＰＣ
６６０ 接続部
６７０ 印刷回路基板
６９０ 受動素子部
７００ 統合チップ
７０１ 保護膜
７１０ 駆動電源生成部
８００ 階調電圧生成部
９００ バックライト部
９０１ 光学シート
９０２ 導光板
９０３ 反射シート

Claims (24)

1. 表示板部を含む表示装置の回路基板であって、
   前記回路基板は、前記表示板部の一辺に付着され、第１面とその反対側の第２面とを有し、
   前記第１面又は第２面には第１及び第２配線が備えられ、
   前記第１及び第２配線は、前記第１面又は第２面の２つの面のうちのいずれか一方の面に位置することを特徴とする表示装置の回路基板。
2. 前記第１配線と第２配線とは互いに交差しないことを特徴とする請求項１に記載の表示装置の回路基板。
3. 前記回路基板は、前記第１配線に接続される受動素子部を含むことを特徴とする請求項２に記載の表示装置の回路基板。
4. 前記表示装置は、前記表示板部に装着される駆動回路チップをさらに備え、
   前記第１配線は、前記駆動回路チップの第１側面に接続されることを特徴とする請求項３に記載の表示装置の回路基板。
5. 前記第２配線は、前記第１配線が接続される前記駆動回路チップの第１側面と異なる第２側面に接続されることを特徴とする請求項４に記載の表示装置の回路基板。
6. 前記表示板部に位置する第１及び第２パッド部をさらに含み、
   前記第１配線及び第２配線それぞれは、前記第１及び第２パッド部を介して前記駆動回路チップに接続されることを特徴とする請求項５に記載の表示装置の回路基板。
7. 前記第１配線に接続される受動素子部をさらに含み、
   前記第１配線は、前記受動素子部と前記駆動回路チップとの間に接続される電源線であることを特徴とする請求項６に記載の表示装置の回路基板。
8. 前記第２配線は、外部から前記駆動回路チップに信号を伝達する信号線であることを特徴とする請求項６に記載の表示装置の回路基板。
9. 前記回路基板は、フレキシブル印刷回路基板であることを特徴とする請求項１に記載の表示装置の回路基板。
10. 表示板部と、
    前記表示板部の一辺に付着されている回路基板と、
    前記回路基板の一方の面に位置する第１及び第２配線と、
    前記表示板部を駆動する駆動回路チップとを備え、
    前記第１及び第２配線は、前記駆動回路チップに接続されることを特徴とする表示装置。
11. スイッチング素子をそれぞれ含む複数の画素と、
    前記画素にゲート信号を印加するゲート駆動部と、
    前記画素にデータ電圧を印加するデータ駆動部と、
    複数の階調電圧を生成する階調電圧生成部と、
    ゲート電圧、共通電圧、及び基準電圧を生成する駆動電源生成部とをさらに備えることを特徴とする請求項１０に記載の表示装置。
12. 前記駆動回路チップは、前記ゲート駆動部、前記データ駆動部、前記階調電圧生成部、及び前記駆動電源生成部を含むことを特徴とする請求項１１に記載の表示装置。
13. 前記駆動電源生成部は、前記駆動回路チップの一方の側に備えられることを特徴とする請求項１２に記載の表示装置。
14. 前記回路基板は、前記第１配線に接続される受動素子部をさらに含むことを特徴とする請求項１３に記載の表示装置。
15. 前記第１配線は、前記駆動電源生成部に接続されることを特徴とする請求項１４に記載の表示装置。
16. 前記第２配線は、前記第１配線と交差しないことを特徴とする請求項１５に記載の表示装置。
17. 前記第１配線は、前記駆動回路チップの一側面に接続されることを特徴とする請求項１６に記載の表示装置。
18. 前記第１配線及び第２配線それぞれは、前記表示板部に位置したパッド部を介して前記駆動回路チップに接続されることを特徴とする請求項１７に記載の表示装置。
19. 前記表示板部は、第１及び第２表示板と、その間の液晶層とを含み、
    前記駆動回路チップは、前記第１表示板に装着されることを特徴とする請求項１０に記載の表示装置。
20. 前記第１表示板の一部は前記第２表示板から露出しており、
    前記駆動回路チップは、前記第１表示板の露出部分に付着されることを特徴とする請求項１９に記載の表示装置。
21. 前記第１表示板と前記第２表示板とを接続する補助回路基板をさらに備えることを特徴とする請求項１９に記載の表示装置。
22. 前記補助回路基板は、前記回路基板が付着された表示板部の位置と反対側に付着されることを特徴とする請求項２１に記載の表示装置。
23. 前記駆動回路チップは、ＣＯＧ（ｃｈｉｐ ｏｎ ｇｌａｓｓ）方式で実装されることを特徴とする請求項２１に記載の表示装置。
24. 前記回路基板は、フレキシブル印刷回路基板であることを特徴とする請求項１８に記載の表示装置。

Images