JP2006272787A

JP2006272787A - Exposure head control device and image forming device

Info

Publication number: JP2006272787A
Application number: JP2005096123A
Authority: JP
Inventors: Kenji Yamaguchi; 健司山口; Koichi Kurose; 光一黒瀬; Takeshi Ikuma; 健井熊
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-03-29
Filing date: 2005-03-29
Publication date: 2006-10-12

Abstract

<P>PROBLEM TO BE SOLVED: To provide an image forming device which is low in dot deviation, and can form an image of high image quality. <P>SOLUTION: An exposure head projects light of a plurality of first dots to a plurality of pixels arranged in a first direction. The exposure head comprises a plurality of light emitting elements for emitting light of the first dots, and an exposure control section for controlling the light emitting elements such that the centers of gravity of the first dots emitted to the pixels superpose on each other in a second direction that intersects the first direction. It is preferred that the exposure head drives the light emitting elements in a time-sharing manner. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、露光ヘッド制御装置及びそれを備えた画像形成装置に関する。 The present invention relates to an exposure head control device and an image forming apparatus including the same.

従来のＬＥＤプリントヘッドを有する画像形成装置として、特開２００２−２４８８０８号公報（特許文献１）に開示されたものがある。上記特許文献１に開示された従来の画像形成装置は、複数のＬＥＤの点灯を同時に開始し、各ＬＥＤの点灯時間を制御することによりトナー像の濃度を制御している。
特開２００２−２４８８０８号公報 An image forming apparatus having a conventional LED print head is disclosed in Japanese Patent Laid-Open No. 2002-248808 (Patent Document 1). The conventional image forming apparatus disclosed in Patent Document 1 starts the lighting of a plurality of LEDs simultaneously, and controls the density of the toner image by controlling the lighting time of each LED.
Japanese Patent Laid-Open No. 2002-248808

しかしながら、上記従来の画像形成装置では、形成されるトナー像の位置が偏ってしまうため、形成される画像の画質が劣化してしまうという問題が生じていた。 However, the conventional image forming apparatus described above has a problem that the image quality of the formed image is deteriorated because the position of the formed toner image is biased.

よって、本発明は、上記の課題を解決することのできる露光ヘッド制御装置及び画像形成装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。 Therefore, an object of the present invention is to provide an exposure head control apparatus and an image forming apparatus that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims. The dependent claims define further advantageous specific examples of the present invention.

上記目的を達成するため、本発明の第１の形態によれば、第１の方向に配列された複数の画素に、複数の第１のドットを露光する露光ヘッドであって、第１の方向に配列され、複数の第１のドットを露光する複数の発光素子と、複数の画素に露光される複数の第１のドットの重心が、第１の方向と交差する第２の方向において互いに重なるように、複数の発光素子を制御する露光制御部と、を備えたことを特徴とする露光ヘッドを提供する。 To achieve the above object, according to a first aspect of the present invention, there is provided an exposure head that exposes a plurality of first dots to a plurality of pixels arranged in a first direction, wherein the first direction is a first direction. The light emitting elements that expose the plurality of first dots and the centroids of the plurality of first dots that are exposed to the plurality of pixels overlap each other in a second direction that intersects the first direction. Thus, there is provided an exposure head comprising an exposure control unit that controls a plurality of light emitting elements.

上記構成によれば、露光される第１のドットの重心を略一致させることができるので、第１のドットの位置が偏りを低減させることができる。ひいては、形成される画像の画質を向上させることができる。また、ドットの重心を重ねるとは、複数のドットの重心が一致している場合に限られず、複数のドットの重心が互いに近い場合をも含む。 According to the above configuration, since the centroids of the first dots to be exposed can be made substantially coincident with each other, it is possible to reduce the bias of the positions of the first dots. As a result, the image quality of the formed image can be improved. Further, the overlapping of the center of gravity of the dots is not limited to the case where the centers of gravity of the plurality of dots coincide with each other, but includes the case where the centers of gravity of the plurality of dots are close to each other.

当該露光ヘッドは、複数の画素において、複数の第１のドットに重ねて第２のドットを露光する露光ヘッドであって、複数の発光素子は、複数の画素において、第１のドットに重ねて第２のドットを露光し、露光制御部は、各画素において、第２のドットの重心が第１のドットと重なるように、複数の発光素子を制御することが好ましい。 The exposure head is an exposure head that exposes a second dot by overlapping a plurality of first dots in a plurality of pixels, and the plurality of light emitting elements are overlapped by the first dots in a plurality of pixels. The second dot is exposed, and the exposure control unit preferably controls the plurality of light emitting elements so that the center of gravity of the second dot overlaps the first dot in each pixel.

上記構成によれば、第１のドットと第２のドットの重心が一致するので、色重ねのバランスが良く、ドットの色合い劣化を低減させることができる。また、特にブラーが発生するような場合においては、第１のドットと第２のドットが重ならない領域の面積を大幅に低減させることができる。従って、上記構成によれば、画像のにじみ部分を極めて少なくすることができるので、ドットの色合い劣化を防ぐことができ、ひいては、媒体に形成される画像の画質を向上させることができる。 According to the above configuration, since the centroids of the first dot and the second dot coincide with each other, the color superimposition balance is good and the deterioration of the color of the dot can be reduced. Further, particularly when blurring occurs, the area of the region where the first dot and the second dot do not overlap can be greatly reduced. Therefore, according to the above-described configuration, the blurring portion of the image can be extremely reduced, so that it is possible to prevent the deterioration of the color of the dots and thus improve the image quality of the image formed on the medium.

当該露光ヘッドは、第２の方向における第１のドット及び第２のドットの長さを制御して、複数の画素の階調を制御する露光ヘッドであって、露光制御部は、第２のドットの重心が第１のドットと重なるように、複数の発光素子の発光タイミングを制御することが好ましい。すなわち、画像形成装置は、時分割駆動により各発光素子を駆動して、ドットを形成する画像形成装置であることが好ましい。 The exposure head is an exposure head that controls the gray levels of a plurality of pixels by controlling the lengths of the first dot and the second dot in the second direction. It is preferable to control the light emission timings of the plurality of light emitting elements so that the center of gravity of the dots overlaps the first dot. That is, the image forming apparatus is preferably an image forming apparatus that forms dots by driving each light emitting element by time-division driving.

本発明の第２の形態によれば、請求項１から３のいずれか１項記載の露光ヘッドを備えたことを特徴とする画像形成装置を提供する。画像形成装置とは、画像形成装置は、例えば、発光素子を用いたレーザプリンタ等の印刷装置である。 According to a second aspect of the present invention, there is provided an image forming apparatus comprising the exposure head according to any one of claims 1 to 3. The image forming apparatus is a printing apparatus such as a laser printer using a light emitting element.

以下、図面を参照しつつ、発明の実施形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲に係る発明を限定するものではなく、また、実施形態の中で説明されている特徴の組み合わせのすべてが発明の解決手段に必須であるとは限らない。 Hereinafter, the present invention will be described through embodiments of the invention with reference to the drawings. However, the following embodiments do not limit the invention according to the claims, and are described in the embodiments. Not all combinations of features are essential to the solution of the invention.

図１は、画像形成装置１００の構成の一例を示す図である。画像形成装置１００は、露光ヘッド制御装置の一例であるコントローラ１１０と、エンジン部を制御するエンジン制御部１３０と、ラインヘッド１４０とを備えて構成される。本実施形態の画像形成装置１００は、イエロー、マゼンダ、シアン及びブラックの４色のドットを、適宜、各画素に露光することにより、画像を形成するものである。 FIG. 1 is a diagram illustrating an example of the configuration of the image forming apparatus 100. The image forming apparatus 100 includes a controller 110 that is an example of an exposure head control device, an engine control unit 130 that controls an engine unit, and a line head 140. The image forming apparatus 100 of this embodiment forms an image by appropriately exposing each pixel with four dots of yellow, magenta, cyan, and black.

コントローラ１１０は、変換部１１２と、ラインメモリ１１４と、クロック生成部１１５と、制御信号生成部１１６と、Ｈｓｙｎｃ信号生成部１１８とを有して構成される。 The controller 110 includes a conversion unit 112, a line memory 114, a clock generation unit 115, a control signal generation unit 116, and an Hsync signal generation unit 118.

変換部１１２は、パーソナルコンピュータ（ＰＣ）２００が出力した、各画素を露光するための露光データ（シリアルデータ）を受信し、これをパラレルデータに変換して、ラインメモリ１１４に供給する。本実施形態において、画像形成装置１００は、各画素の階調を、ラインヘッド１４０を構成する各ＬＥＤの発光時間で制御しており、露光データは、各ＬＥＤの発光時間を示すデータを含んで構成される。 The conversion unit 112 receives exposure data (serial data) output from the personal computer (PC) 200 for exposing each pixel, converts this into parallel data, and supplies the parallel data to the line memory 114. In this embodiment, the image forming apparatus 100 controls the gradation of each pixel by the light emission time of each LED constituting the line head 140, and the exposure data includes data indicating the light emission time of each LED. Composed.

クロック生成部１１５は、コントローラ１１０の動作の基準となるクロック信号を生成し、制御信号生成部１１６に供給する。制御信号生成部１１６は、クロック信号ＣＬＫ及び印刷開始信号Ｖｓｙｎｃを受け取り、カソード制御信号Ｇ、ストローブ信号ＳＴ、ラッチ信号ＬＡ、シフトクロック信号ＳＨＣＬＫ及び発光基準クロック信号ＢＣＬＫを生成し、ＬＥＤ駆動部１５０に供給する。また、制御信号生成部１１６は、クロック信号ＣＬＫに基づいて、リード・ライトイネーブル信号ＲＷＥを生成し、ラインメモリ１１４に供給する。 The clock generation unit 115 generates a clock signal that is a reference for the operation of the controller 110 and supplies the clock signal to the control signal generation unit 116. The control signal generation unit 116 receives the clock signal CLK and the print start signal Vsync, generates the cathode control signal G, the strobe signal ST, the latch signal LA, the shift clock signal SHCLK, and the light emission reference clock signal BCLK, and sends them to the LED driving unit 150. Supply. The control signal generator 116 generates a read / write enable signal RWE based on the clock signal CLK and supplies the read / write enable signal RWE to the line memory 114.

ラインメモリ１１４は、露光データを１ラインごと格納し、制御信号生成部１１６から供給されるリード・ライトイネーブル信号ＲＷＥに基づいて、露光データをＬＥＤ駆動部１５０に供給する。本実施形態において、露光データは、３ビット（Ｄ０、Ｄ１及びＤ２）のデータである。 The line memory 114 stores the exposure data for each line, and supplies the exposure data to the LED driving unit 150 based on the read / write enable signal RWE supplied from the control signal generation unit 116. In the present embodiment, the exposure data is 3-bit (D0, D1, and D2) data.

エンジン制御部１３０は、Ｖｓｙｎｃセンサ１３２を有して構成されており、画像が形成される媒体のエッジ等を認識し、これに基づいて印刷開始信号Ｖｓｙｎｃを生成してコントローラ１１０及びＰＣ２００に供給する。Ｈｓｙｎｃ信号生成部１１８は、Ｖｓｙｎｃセンサ１３２が生成した印刷開始信号Ｖｓｙｎｃに基づいて、露光データの送信開始信号Ｈｓｙｎｃを生成し、ＰＣ２００に供給する。 The engine control unit 130 includes a Vsync sensor 132, recognizes an edge of a medium on which an image is formed, generates a print start signal Vsync based on the edge, and supplies the print start signal Vsync to the controller 110 and the PC 200. . The Hsync signal generation unit 118 generates an exposure data transmission start signal Hsync based on the print start signal Vsync generated by the Vsync sensor 132 and supplies it to the PC 200.

図２は、ラインヘッド１４０の構成の一例を示す図である。ラインヘッド１４０は、ＬＥＤアレイ１４２、及びＬＥＤ駆動部１５０を有して構成される。 FIG. 2 is a diagram illustrating an example of the configuration of the line head 140. The line head 140 includes an LED array 142 and an LED driving unit 150.

ＬＥＤアレイ１４２は、第１の方向の一例である主走査方向に配列された複数のＬＥＤを有して構成される。各ＬＥＤは、発光素子の一例であって、アノードがＬＥＤ駆動部１５０に接続されており、カソードに、カソードを接地するか否かを切り換えるカソード制御信号Ｇが供給されている。 The LED array 142 includes a plurality of LEDs arranged in the main scanning direction which is an example of the first direction. Each LED is an example of a light-emitting element, and an anode is connected to the LED driving unit 150, and a cathode control signal G that switches whether the cathode is grounded is supplied to the cathode.

ＬＥＤ駆動部１５０は、露光制御部の一例であって、シフトレジスタ１５２と、ラッチ回路１５４と、発光タイミング制御回路１５６と、ＡＮＤ回路１５８とを有して構成される。本実施形態のＬＥＤ駆動部１５０は、制御信号生成部１１６（図１参照）から供給されたカソード制御信号Ｇ、ストローブ信号ＳＴ、ラッチ信号ＬＡ、シフトクロック信号ＳＨＣＬＫ及び発光基準クロック信号ＢＣＬＫ、並びに、ラインメモリ１１４（図１参照）から供給された露光データＤ０〜Ｄ２に基づいて、各ＬＥＤの発光時間及び発光タイミングを制御する。 The LED driving unit 150 is an example of an exposure control unit, and includes a shift register 152, a latch circuit 154, a light emission timing control circuit 156, and an AND circuit 158. The LED driving unit 150 of the present embodiment includes a cathode control signal G, a strobe signal ST, a latch signal LA, a shift clock signal SHCLK, and a light emission reference clock signal BCLK supplied from the control signal generation unit 116 (see FIG. 1), and Based on the exposure data D0 to D2 supplied from the line memory 114 (see FIG. 1), the light emission time and light emission timing of each LED are controlled.

シフトレジスタ１５２は、露光データＤ０〜Ｄ２を受け取り、これらをシフトクロック信号ＳＨＣＬＫのエッジの変化に応じて、順次シフトさせる。ラッチ回路１５４は、シフトレジスタ１５２においてシフトされた露光データＤ０〜Ｄ２を、ラッチ信号ＬＡに同期して格納する。 The shift register 152 receives the exposure data D0 to D2, and sequentially shifts them according to the change of the edge of the shift clock signal SHCLK. The latch circuit 154 stores the exposure data D0 to D2 shifted in the shift register 152 in synchronization with the latch signal LA.

発光タイミング制御回路１５６は、露光データＤ０〜Ｄ２に基づいて、各ＬＥＤの発光開始タイミング及び発光終了タイミング並びに発光時間を制御する。具体的には、発光タイミング制御回路１５６は、各ＬＥＤが露光するドットの重心が、副走査方向において略一致するように、各ＬＥＤの発光開始タイミング及び発光時間を制御する。発光タイミング制御回路１５６が、各ＬＥＤの発光開始タイミングを算出する方法については、図３において後述する。 The light emission timing control circuit 156 controls the light emission start timing, the light emission end timing, and the light emission time of each LED based on the exposure data D0 to D2. Specifically, the light emission timing control circuit 156 controls the light emission start timing and the light emission time of each LED so that the centers of gravity of the dots exposed by each LED substantially match in the sub-scanning direction. A method by which the light emission timing control circuit 156 calculates the light emission start timing of each LED will be described later with reference to FIG.

ＡＮＤ回路１５８は、ストローブ信号ＳＴに基づいて、発光タイミング制御回路１５６が生成した発光信号を、各ＬＥＤに供給するか否かを制御する。すなわち、ＡＮＤ回路１５８は、ストローブ信号ＳＴがＨ論理を示す場合には、発光信号を各ＬＥＤに供給し、Ｌ論理を示す場合には、各ＬＥＤに対して発光信号の供給を停止する。 The AND circuit 158 controls whether or not the light emission signal generated by the light emission timing control circuit 156 is supplied to each LED based on the strobe signal ST. That is, the AND circuit 158 supplies a light emission signal to each LED when the strobe signal ST indicates H logic, and stops supplying the light emission signal to each LED when it indicates L logic.

図３は、各ＬＥＤの発光開始タイミング及び発光時間を示す図である。同図において、横軸は時間を示し、縦軸はＬＥＤが発光しているか否かを示している。 FIG. 3 is a diagram illustrating the light emission start timing and the light emission time of each LED. In the figure, the horizontal axis indicates time, and the vertical axis indicates whether the LED is emitting light.

本実施形態において露光データＤ０〜Ｄ２は、各画素の階調、すなわち、各ＬＥＤの発光時間Ｘを表している。そして、発光タイミング制御回路１５６は、露光データＤ０〜ｄ２が示す発光時間Ｘに基づいて、各ＬＥＤにより露光されるドットの露光重心が略一致するように、各ＬＥＤが発光を開始するタイミングを制御する。 In the present embodiment, the exposure data D0 to D2 represent the gradation of each pixel, that is, the light emission time X of each LED. The light emission timing control circuit 156 controls the timing at which each LED starts to emit light based on the light emission time X indicated by the exposure data D0 to d2 so that the exposure centroids of the dots exposed by each LED substantially coincide. To do.

具体的には、発光タイミング制御回路１５６は、露光データＤ０〜Ｄ２、すなわち、発光時間Ｘに基づいて、各ＬＥＤが発光を開始するタイミングＴを、以下の演算により生成する。

Ｔ＝（Ｗ−Ｘ）／２

ここで、Ｗは最大発光期間、すなわち、露光データＤ０〜Ｄ２が示す階調が最大である場合におけるＬＥＤの発光時間である。また、各ＬＥＤの発光時間Ｘは、以下の演算により生成される。

Ｘ＝Ｍ×Ｓ

ここで、Ｍは露光データＤ０〜Ｄ２が示す階調値であり、Ｓは発光基準クロック信号ＢＣＬＫの周期Ｓである。 Specifically, the light emission timing control circuit 156 generates a timing T at which each LED starts light emission based on the exposure data D0 to D2, that is, the light emission time X, by the following calculation.

T = (W−X) / 2

Here, W is the maximum light emission period, that is, the light emission time of the LED when the gradation indicated by the exposure data D0 to D2 is maximum. Further, the light emission time X of each LED is generated by the following calculation.

X = M x S

Here, M is a gradation value indicated by the exposure data D0 to D2, and S is a cycle S of the light emission reference clock signal BCLK.

本実施形態によれば、同図に示すように、発光時間Ｘの長さが異なる場合でも、発光タイミング制御回路１５６が各ＬＥＤの発光開始タイミングを制御するので、露光される各ドットの露光重心を略一致させることができる。 According to the present embodiment, as shown in the figure, even when the length of the light emission time X is different, the light emission timing control circuit 156 controls the light emission start timing of each LED, so the exposure center of gravity of each dot to be exposed Can be substantially matched.

図４は、発光タイミング制御回路１５６の構成の一例を示す図である。発光タイミング制御回路１５６は、減算回路１６２と、除算回路１６４と、加算回路１６６と、カウンタ１６８と、比較回路１７０及び１７２と、インバータ１７４と、ＡＮＤ回路１７６とを有して構成される。 FIG. 4 is a diagram illustrating an example of the configuration of the light emission timing control circuit 156. The light emission timing control circuit 156 includes a subtraction circuit 162, a division circuit 164, an addition circuit 166, a counter 168, comparison circuits 170 and 172, an inverter 174, and an AND circuit 176.

減算回路１６２は、露光データＤ０〜Ｄ２が示す発光時間Ｘ及び最大発光期間Ｗを受け取り、最大発光期間Ｗから発光時間Ｘを減じた値Ｗ−Ｘを生成する。除算回路１６４は、値Ｗ−Ｘを受け取り、これを除算した値（Ｗ−Ｘ）／２を生成し、加算回路１６６及び比較回路１７２に供給する。値（Ｗ−Ｘ）／２は、当該ＬＥＤが発光を開始するタイミングを示す値である。 The subtraction circuit 162 receives the light emission time X and the maximum light emission period W indicated by the exposure data D0 to D2, and generates a value W-X obtained by subtracting the light emission time X from the maximum light emission period W. The division circuit 164 receives the value W−X, generates a value (W−X) / 2 obtained by dividing the value W−X, and supplies the value to the addition circuit 166 and the comparison circuit 172. The value (W−X) / 2 is a value indicating the timing at which the LED starts to emit light.

加算回路１６６は、値（Ｗ−Ｘ）／２に、発光時間Ｘを加えた値（Ｗ−Ｘ）／２＋Ｍを生成し、比較回路１７０に供給する。値（Ｗ−Ｘ）／２＋Ｍは、当該ＬＥＤが発光を停止するタイミングを示す値である。 The adder circuit 166 generates a value (W−X) / 2 + M obtained by adding the light emission time X to the value (W−X) / 2, and supplies the value to the comparison circuit 170. The value (W−X) / 2 + M is a value indicating the timing at which the LED stops emitting light.

カウンタ１６８は、ストローブ信号ＳＴがＬ論理からＨ論理に変化すると、発光基準クロック信号ＢＣＬＫの立上がりエッジをカウントし、そのカウント値ＢＣＮＴを比較回路１７０及び１７２に供給する。また、カウンタ１６８は、ストローブ信号ＳＴがＨ論理からＬ論理に変化すると、カウントを停止し、カウント値ＢＣＮＴをリセットする。 When the strobe signal ST changes from L logic to H logic, the counter 168 counts the rising edge of the light emission reference clock signal BCLK and supplies the count value BCNT to the comparison circuits 170 and 172. Further, the counter 168 stops counting and resets the count value BCNT when the strobe signal ST changes from H logic to L logic.

比較回路１７０は、ストローブ信号ＳＴがＨ論理を示す期間において、値（Ｗ−Ｘ）／２＋Ｍとカウント値ＢＣＮＴとを比較する。そして、比較回路１７０は、カウント値ＢＣＮＴが値（Ｗ−Ｘ）／２＋Ｍより小さい場合には、その出力である信号ＡをＬ論理とし、大きい場合には、信号ＡをＨ論理とする。 The comparison circuit 170 compares the value (W−X) / 2 + M with the count value BCNT during a period in which the strobe signal ST indicates H logic. When the count value BCNT is smaller than the value (W−X) / 2 + M, the comparison circuit 170 sets the output signal A to the L logic, and when the count value BCNT is larger, sets the signal A to the H logic.

比較回路１７２は、ストローブ信号ＳＴがＨ論理を示す期間において、値（Ｗ−Ｘ）／２とカウント値ＢＣＮＴとを比較する。そして、比較回路１７０は、カウント値ＢＣＮＴが値（Ｗ−Ｘ）／２より小さい場合には、その出力である信号ＢをＬ論理とし、大きい場合には、信号ＢをＨ論理とする。 The comparison circuit 172 compares the value (W−X) / 2 with the count value BCNT during the period in which the strobe signal ST indicates H logic. The comparison circuit 170 sets the output signal B to L logic when the count value BCNT is smaller than the value (W−X) / 2, and sets the signal B to H logic when it is larger.

すなわち、比較回路１７２は、カウント値ＢＣＮＴが、当該ＬＥＤが発光を開始するタイミングを示す値である値（Ｗ−Ｘ）／２より大きくなると、信号ＢをＬ論理からＨ論理に変化させる。また、比較回路１７２は、カウント値ＢＣＮＴが、当該ＬＥＤが発光を停止するタイミングを示す値である値（Ｗ−Ｘ）／２＋Ｍより大きくなると、信号ＡをＬ論理からＨ論理に変化させる。また、比較回路１７０及び１７２は、ストローブ信号ＳＴがＬ論理を示す期間において、それぞれ信号Ａ及びＢとしてＬ論理を出力する。 That is, the comparison circuit 172 changes the signal B from the L logic to the H logic when the count value BCNT becomes larger than a value (W−X) / 2 that is a value indicating the timing at which the LED starts to emit light. Further, the comparison circuit 172 changes the signal A from the L logic to the H logic when the count value BCNT becomes larger than a value (W−X) / 2 + M indicating a timing at which the LED stops emitting light. Further, the comparison circuits 170 and 172 output L logic as signals A and B, respectively, in a period in which the strobe signal ST indicates L logic.

インバータ１７４は、信号Ａの論理値を反転した信号／ＡをＡＮＤ回路１７６に供給する。ＡＮＤ回路１７６は、信号／Ａと信号Ｂとの論理積を、当該ＬＥＤが発光する期間を示す信号ＴｃとしてＡＮＤ回路１５８（図２参照）に供給する。 The inverter 174 supplies the AND circuit 176 with the signal / A obtained by inverting the logic value of the signal A. The AND circuit 176 supplies the logical product of the signal / A and the signal B to the AND circuit 158 (see FIG. 2) as a signal Tc indicating the period during which the LED emits light.

図５は、図４に示す発光タイミング制御回路１５６の動作を示すタイミングチャートである。図４及び図５を参照して、発光タイミング制御回路１５６が、各ＬＥＤが発光を開始するタイミング及び発光を停止するタイミングを示す信号Ｔｃを生成する構成及び動作の一例について説明する。なお、本例において、最大発光期間Ｗの値は「８」であり、発光時間Ｘの値は「４」である。すなわち、最大発光期間Ｗは、発光基準クロック信号ＢＬＣＫの８周期分であり、発光時間Ｘは、発光基準クロック信号ＢＣＬＫの４周期分、すなわち、最大発光期間Ｗの１／２である。 FIG. 5 is a timing chart showing the operation of the light emission timing control circuit 156 shown in FIG. With reference to FIG. 4 and FIG. 5, an example of the configuration and operation in which the light emission timing control circuit 156 generates a signal Tc indicating the timing at which each LED starts and stops light emission will be described. In this example, the value of the maximum light emission period W is “8”, and the value of the light emission time X is “4”. That is, the maximum light emission period W is 8 cycles of the light emission reference clock signal BLCK, and the light emission time X is 4 cycles of the light emission reference clock signal BCLK, that is, 1/2 of the maximum light emission period W.

減算回路１６２は、最大発光期間Ｗから発光時間Ｘを減じた値「４」を、除算回路１６４に供給する。除算回路１６４は、減算回路１６２から受け取った値「４」を２で割った値「２」を、加算回路１６６及び比較回路１７２に供給する。加算回路１６６は、除算回路１６４から受け取った値「２」に、発光時間Ｘを示す「４」を加えた値「６」を比較回路１７０に供給する。 The subtraction circuit 162 supplies a value “4” obtained by subtracting the light emission time X from the maximum light emission period W to the division circuit 164. The division circuit 164 supplies the value “2” obtained by dividing the value “4” received from the subtraction circuit 162 by 2 to the addition circuit 166 and the comparison circuit 172. The adder circuit 166 supplies the value “6” obtained by adding “4” indicating the light emission time X to the value “2” received from the divider circuit 164 to the comparison circuit 170.

ストローブ信号ＳＴがＬ論理を示す期間において、比較回路１７０及び１７２は、それぞれ信号Ａ及びＢとしてＬ論理を出力するので、ＡＮＤ回路１７６の出力である信号ＴｃもＬ論理を示している。 During the period in which the strobe signal ST indicates L logic, the comparison circuits 170 and 172 output L logic as the signals A and B, respectively, so that the signal Tc that is the output of the AND circuit 176 also indicates L logic.

ストローブ信号ＳＴがＬ論理からＨ論理に変化すると、カウンタ１６８は、発光基準クロックＢＣＬＫの立上がりエッジのカウントを開始し、そのカウント値ＢＣＮＴを比較回路１７０及び１７２に供給する。そして、比較回路１７０及び１７２は、それぞれの上段の入力に供給された値とカウント値ＢＣＮＴとを比較する。 When the strobe signal ST changes from L logic to H logic, the counter 168 starts counting the rising edge of the light emission reference clock BCLK and supplies the count value BCNT to the comparison circuits 170 and 172. Then, the comparison circuits 170 and 172 compare the value supplied to the respective upper inputs with the count value BCNT.

具体的には、比較回路１７２は、その上段の入力に値「２」が供給されているので、カウント値ＢＣＮＴが「３」になると、信号ＢをＬ論理からＨ論理に変化させる。すなわち、比較回路１７２は、ストローブ信号ＳＴがＨ論理に変化してから、発光基準クロック信号ＢＣＬＫの３つ目の立上がりエッジに同期して、信号ＢをＨ論理に変化させる。これにより、ＡＮＤ回路１７６の出力である信号ＴｃがＨ論理に変化して、これに接続されたＬＥＤが発光を開始する。 Specifically, since the value “2” is supplied to the upper input thereof, the comparison circuit 172 changes the signal B from the L logic to the H logic when the count value BCNT becomes “3”. That is, the comparison circuit 172 changes the signal B to H logic in synchronization with the third rising edge of the light emission reference clock signal BCLK after the strobe signal ST changes to H logic. As a result, the signal Tc, which is the output of the AND circuit 176, changes to H logic, and the LED connected thereto starts to emit light.

また、比較回路１７０は、その上段の入力に値「６」が供給されているので、カウント値ＢＣＮＴが「７」になると、信号ＡをＬ論理からＨ論理に変化させる。すなわち、比較回路１７０は、ストローブ信号ＳＴがＨ論理に変化してから、発光基準クロック信号ＢＣＬＫの７つ目の立上がりエッジに同期して、信号ＡをＨ論理に変化させる。これにより、発光基準クロック信号ＢＣＬＫの３つ目の立上がりエッジに同期してＨ論理に変化した信号Ｔｃの論理値が、Ｌ論理に変化するので、当該ＬＥＤは発光を停止する。以上の動作により、各ＬＥＤの発光開始及び発光停止のタイミングが制御されて、各ＬＥＤにより露光されるドットの露光重心が略一致する。 Further, since the value “6” is supplied to the upper input thereof, the comparison circuit 170 changes the signal A from the L logic to the H logic when the count value BCNT becomes “7”. That is, the comparison circuit 170 changes the signal A to H logic in synchronization with the seventh rising edge of the light emission reference clock signal BCLK after the strobe signal ST changes to H logic. As a result, the logical value of the signal Tc, which has changed to H logic in synchronization with the third rising edge of the light emission reference clock signal BCLK, changes to L logic, so that the LED stops emitting light. With the above operation, the timing of light emission start and light emission stop of each LED is controlled, and the exposure centroids of the dots exposed by each LED substantially coincide.

図６は、媒体に露光されたドットの形状及び位置を示す図である。ＬＥＤが配列された方向である主走査方向において、４つのドットを露光した状態を示している。 FIG. 6 is a diagram showing the shape and position of dots exposed on the medium. In the main scanning direction, which is the direction in which the LEDs are arranged, a state where four dots are exposed is shown.

ドット２０２は、ＬＥＤの発光時間Ｘを最大発光期間Ｗとした場合、すなわち、ドット２０２が露光される画素の階調を最大とした場合におけるドットの形状を示す。また、ドット２０４〜２０８は、それぞれ、発光時間Ｘを、最大発光期間Ｗの１／２、１／３、１／４とした場合におけるドットの形状を示している。 A dot 202 indicates the shape of a dot when the light emission time X of the LED is the maximum light emission period W, that is, when the gradation of the pixel to which the dot 202 is exposed is maximized. In addition, dots 204 to 208 respectively indicate dot shapes when the light emission time X is set to 1/2, 1/3, and 1/4 of the maximum light emission period W.

同図に示すとおり、本実施形態によれば、発光時間Ｘ、すなわち、露光データが示す画素の階調に応じて、発光タイミング制御回路１５６が、ＬＥＤが発光を開始するタイミングを制御するので、主走査方向と直交する副走査方向（すなわち、媒体を送る方向）における各ドット２０２〜２０８の露光重心を略一致させることができる。 As shown in the figure, according to the present embodiment, the light emission timing control circuit 156 controls the timing at which the LED starts light emission according to the light emission time X, that is, the gradation of the pixel indicated by the exposure data. The exposure centroids of the dots 202 to 208 in the sub-scanning direction (that is, the medium feeding direction) orthogonal to the main scanning direction can be made substantially coincident.

図７は、画素において複数のドットを重ねて露光した場合における当該ドットの形状及び位置を示す図である。図７（ａ）は、本実施形態の処理により複数のドットを露光した場合を示しており、図７（ｂ）は、比較例である、本実施形態の処理を行わない画像形成装置により複数のドットを露光した場合を示している。 FIG. 7 is a diagram showing the shape and position of the dot when a plurality of dots are overlapped and exposed in the pixel. FIG. 7A shows a case where a plurality of dots are exposed by the processing of the present embodiment, and FIG. 7B shows a comparative example of a plurality of dots formed by an image forming apparatus that does not perform the processing of the present embodiment. This shows a case where the dots are exposed.

また、図７において、ドット２１０は、第１のドットの一例であるイエロー色のドット（以下、「イエロードット２１０」とする。）を示しており、ドット２１２は、第２のドットの一例であるマゼンダ色のドット（以下、「マゼンダドット２１２」とする。）を示している。また、ドット２１６は、イエロードット２１０とマゼンダドット２１２とを重ねて露光したドットを示しており、ドット２１８は、ドット２１６においてブラーが発生したときのドットの様子を示している。さらに、ドット２１４は、イエロードット２１０上に形成された状態にあるマゼンダドット２１２を示している。 In FIG. 7, a dot 210 is a yellow dot (hereinafter referred to as “yellow dot 210”), which is an example of a first dot, and a dot 212 is an example of a second dot. A magenta dot (hereinafter referred to as “magenta dot 212”) is shown. A dot 216 indicates a dot exposed by overlapping the yellow dot 210 and the magenta dot 212, and a dot 218 indicates a state of the dot when blurring occurs in the dot 216. Further, a dot 214 indicates a magenta dot 212 formed on the yellow dot 210.

図７（ａ）に示すように、本実施形態の画像形成装置１００により各ドットを露光した場合には、イエロードット２１０及びマゼンダドット２１２の露光重心は略一致するので、色重ねのバランスが良く、ドットの色合い劣化も生じにくい。 As shown in FIG. 7A, when each dot is exposed by the image forming apparatus 100 according to the present embodiment, the exposure centroids of the yellow dot 210 and the magenta dot 212 are substantially coincident with each other, so that the balance of color overlap is good. In addition, it is difficult for the color of the dots to deteriorate.

一方、図７（ｂ）に示すように、比較例により各ドットを露光した場合には、イエロードット２１０とマゼンダドット２１２が重なる位置が偏ってしまうため、ドットの色合い劣化が生じてしまう。 On the other hand, as shown in FIG. 7B, when each dot is exposed according to the comparative example, the overlapping position of the yellow dot 210 and the magenta dot 212 is biased, resulting in a deterioration in dot color.

さらに、ドット２１８に示すように、特にブラーが発生した場合において、本実施形態の画像形成装置１００により各ドットを露光した場合には、比較例により露光した場合に比べ、イエロードット２１０とマゼンダドット２１２が重ならない領域の面積を大幅に低減させることができる。従って、本実施形態によれば、画像のにじみ部分を極めて少なくすることができるので、ドットの色合い劣化を防ぐことができ、ひいては、媒体に形成される画像の画質を向上させることができる。 Further, as shown by the dots 218, when each dot is exposed by the image forming apparatus 100 of the present embodiment, particularly when blurring occurs, the yellow dot 210 and the magenta dot are compared with the case where exposure is performed according to the comparative example. The area of the region where 212 does not overlap can be greatly reduced. Therefore, according to the present embodiment, the blurring portion of the image can be extremely reduced, so that it is possible to prevent the deterioration of the hue of the dots, and consequently the image quality of the image formed on the medium can be improved.

上記発明の実施形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施形態の記載に限定されるものではない。そのような組み合わせ又は変更若しくは改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 The examples and application examples described through the embodiments of the present invention can be used in combination as appropriate according to the application, or can be used with modifications or improvements, and the present invention is limited to the description of the above-described embodiments. It is not a thing. It is apparent from the description of the scope of claims that the embodiments added with such combinations or changes or improvements can be included in the technical scope of the present invention.

画像形成装置１００の構成の一例を示す図である。1 is a diagram illustrating an example of a configuration of an image forming apparatus 100. FIG. ラインヘッド１４０の構成の一例を示す図である。2 is a diagram illustrating an example of a configuration of a line head 140. FIG. 各ＬＥＤの発光開始タイミング及び発光時間を示す図である。It is a figure which shows the light emission start timing and light emission time of each LED. 発光タイミング制御回路１５６の構成の一例を示す図である。3 is a diagram illustrating an example of a configuration of a light emission timing control circuit 156. FIG. 発光タイミング制御回路１５６の動作を示すタイミングチャートである。7 is a timing chart showing the operation of the light emission timing control circuit 156. 媒体に露光されたドットの形状及び位置を示す図である。It is a figure which shows the shape and position of the dot exposed to the medium. 画素において複数のドットを重ねて露光した場合における当該ドットの形状及び位置を示す図である。It is a figure which shows the shape and position of the said dot at the time of overlapping and exposing a some dot in a pixel.

符号の説明Explanation of symbols

１００・・・画像形成装置、１１０・・・コントローラ、１１２・・・変換部、１１４・・・ラインメモリ、１１５・・・クロック生成部、１１６・・・制御信号生成部、１１８・・・Ｈｓｙｎｃ信号生成部、１３０・・・エンジン制御部、１３２・・・Ｖｓｙｎｃセンサ、１４０・・・ラインヘッド、１４２・・・ＬＥＤアレイ、１５０・・・ＬＥＤ駆動部、１５２・・・シフトレジスタ、１５４・・・ラッチ回路、１５６・・・発光タイミング制御回路、１５８・・・ＡＮＤ回路、１６２・・・減算回路、１６４・・・除算回路、１６６・・・加算回路、１６８・・・カウンタ、１７０、１７２・・・比較回路、１７４・・・インバータ、１７６・・・ＡＮＤ回路、２１０・・・イエロードット、２１２・・・マゼンダドット DESCRIPTION OF SYMBOLS 100 ... Image forming apparatus, 110 ... Controller, 112 ... Conversion part, 114 ... Line memory, 115 ... Clock generation part, 116 ... Control signal generation part, 118 ... Hsync Signal generation unit 130 ... Engine control unit 132 ... Vsync sensor 140 ... Line head 142 ... LED array 150 ... LED drive unit 152 ... Shift register 154 ..Latch circuit, 156... Light emission timing control circuit, 158... AND circuit, 162... Subtraction circuit, 164. 172 ... Comparison circuit, 174 ... Inverter, 176 ... AND circuit, 210 ... Yellow dot, 212 ... Magenta dot

Claims

第１の方向に配列された複数の画素に、複数の第１のドットを露光する露光ヘッドであって、
前記第１の方向に配列され、複数の第１のドットを露光する複数の発光素子と、
前記複数の画素に露光される複数の第１のドットの重心が、前記第１の方向と交差する第２の方向において互いに重なるように、前記複数の発光素子を制御する露光制御部と、
を備えたことを特徴とする露光ヘッド。 An exposure head that exposes a plurality of first dots to a plurality of pixels arranged in a first direction,
A plurality of light emitting elements arranged in the first direction and exposing a plurality of first dots;
An exposure control unit that controls the plurality of light emitting elements such that centroids of the plurality of first dots exposed to the plurality of pixels overlap with each other in a second direction intersecting the first direction;
An exposure head comprising:

当該露光ヘッドは、前記複数の画素において、前記複数の第１のドットに重ねて第２のドットを露光する露光ヘッドであって、
前記複数の発光素子は、前記複数の画素において、前記第１のドットに重ねて第２のドットを露光し、
前記露光制御部は、各画素において、前記第２のドットの重心が前記第１のドットと重なるように、前記複数の発光素子を制御することを特徴とする請求項１記載の露光ヘッド。 In the plurality of pixels, the exposure head is an exposure head that exposes a second dot so as to overlap the plurality of first dots,
The plurality of light emitting elements, in the plurality of pixels, expose a second dot overlapping the first dot,
The exposure head according to claim 1, wherein the exposure control unit controls the plurality of light emitting elements so that a center of gravity of the second dot overlaps the first dot in each pixel.

当該露光ヘッドは、前記第２の方向における前記第１のドット及び前記第２のドットの長さを制御して、前記複数の画素の階調を制御する露光ヘッドであって、
前記露光制御部は、前記第２のドットの重心が前記第１のドットと重なるように、前記複数の発光素子の発光タイミングを制御することを特徴とする請求項２記載の露光ヘッド。 The exposure head is an exposure head that controls the gradation of the plurality of pixels by controlling the lengths of the first dots and the second dots in the second direction,
3. The exposure head according to claim 2, wherein the exposure control unit controls light emission timings of the plurality of light emitting elements so that a center of gravity of the second dot overlaps with the first dot.

請求項１から３のいずれか１項記載の露光ヘッドを備えたことを特徴とする画像形成装置。 An image forming apparatus comprising the exposure head according to claim 1.