JP2004074716A - Led printhead driving circuit - Google Patents
Led printhead driving circuit Download PDFInfo
- Publication number
- JP2004074716A JP2004074716A JP2002241177A JP2002241177A JP2004074716A JP 2004074716 A JP2004074716 A JP 2004074716A JP 2002241177 A JP2002241177 A JP 2002241177A JP 2002241177 A JP2002241177 A JP 2002241177A JP 2004074716 A JP2004074716 A JP 2004074716A
- Authority
- JP
- Japan
- Prior art keywords
- led array
- led
- signal
- strobe signal
- latch signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
Abstract
Description
【０００１】
【発明の属する技術分野】
本発明は、複数のＬＥＤアレイブロックを時分割駆動して、ＬＥＤを発光させることにより、感光体に静電潜像を形成するＬＥＤプリントヘッド駆動回路に関する。
【０００２】
【従来の技術】
電子写真法を用いて画像を形成する画像形成装置において、装置の小型化、簡易化等を図るため、光書き込み手段として多数のＬＥＤ（発光ダイオード）をライン状に配置したＬＥＤアレイを用いたものが知られている。各ＬＥＤを画像データに応じて発光制御することにより、感光体に光書き込みによる静電潜像を形成して画像形成を行うことができる。
【０００３】
このようなＬＥＤアレイにおいては、画像形成する１ライン走査に対応した個数のＬＥＤを備える必要があり、これらのＬＥＤを同時に発光させると発光に必要な電流が大きくなることから、電源に必要な電流容量も大きくなり、電源の大型化が必要になり、コストアップとなる。また、ＬＥＤアレイによる熱の発生量も大きくなり、放熱対策も必要になり、ＬＥＤプリントヘッドの大型化、コストアップとなる。
【０００４】
そこで、多数のＬＥＤを一度に発光させる発光制御方法に代えて、ＬＥＤアレイを複数のブロックに分けて、各ブロック単位で時間をずらして時分割発光させることにより、発光に要する電流量や熱の発生量を抑制する時分割駆動方式が採用されるようになった。
【０００５】
図４は時分割駆動方式のＬＥＤプリントヘッド駆動回路の概略構成を示すブロック図である。１０はシフトレジスタであり、画像データ用クロックＶＣＬＫにより、例えば論理「０」、「１」の１ドット（１ＬＥＤ）２値の画像データＤＡＴＡを順番に入力し、画像データＤＡＴＡをその内部に一時的に保持する。シフトレジスタ１０内の画像データは白抜き矢符で示すようにラッチ回路１１へ送信され、白抜き矢符で示すようにラッチ回路１１からさらにＬＥＤドライバ回路１２、１３へ送られる。ＬＥＤドライバ回路１２、１３を介してＬＥＤへ送信された画像データは、論理「０」、「１」に応じてＬＥＤを駆動する。多数のＬＥＤは１ライン走査に対応してライン状に配置され、ここでは第１ＬＥＤアレイブロックＢＫ１、第２ＬＥＤアレイブロックＢＫ２の２つに分割されている場合を示す。ラッチ回路１１にはラッチのタイミングを制御するラッチ信号ＬＡＴが入力され、シフトレジスタ１０からの画像信号を適宜ラッチする。
【０００６】
ＬＥＤドライバ回路１２にはドライバオンオフ制御信号ＤＲ１、入力された画像信号をＬＥＤに送信するゲート信号となるストローブ信号ＳＴＲが入力される。ＬＥＤドライバ回路１２は、ドライバオンオフ制御信号ＤＲ１とストローブ信号ＳＴＲが共にアクティブな状態の時に、ラッチ回路１１からの画像データを第１ＬＥＤアレイブロックＢＫ１へ出力する。ＬＥＤドライバ回路１３にはドライバオンオフ制御信号ＤＲ２、入力された画像信号をＬＥＤに送信するゲート信号となるストローブ信号ＳＴＲが入力される。ＬＥＤドライバ回路１３は、ドライバオンオフ制御信号ＤＲ２とストローブ信号ＳＴＲが共にアクティブな状態の時に、ラッチ回路１１からの画像データを第２ＬＥＤアレイブロックＢＫ２へ出力する。
【０００７】
図５は図４のＬＥＤプリントヘッド駆動回路における各信号の波形を示す波形図である。
ＨｓｙｎｃはＬＥＤアレイの１ラインに対応して生成される１ライン同期信号を示し、１周期が１ライン走査期間に対応する。この１ライン走査期間に対応して画像データ用クロックＶＣＬＫ及び画像データＤＡＴＡがシフトレジスタ１０へ入力される。画像データ用クロックＶＣＬＫ及び画像データＤＡＴＡは同期しており、画像データＤＡＴＡは例えば画像データＤＡＴＡ１、画像ＤＡＴＡ２をシリアル信号として含んでいる。ここでは、画像データＤＡＴＡ１は第１ＬＥＤアレイブロックＢＫ１に対応し、第１ＬＥＤアレイブロックＢＫ１の各ＬＥＤに送られ、画像データＤＡＴＡ２は第２ＬＥＤアレイブロックＢＫ２に対応し、第２ＬＥＤアレイブロックＢＫ２の各ＬＥＤに送られるものとする。
【０００８】
シフトレジスタ１０への画像データＤＡＴＡ１の入力終了に同期してラッチ信号ＬＡＴの一部を構成する第１ラッチ信号ＬＡＴ１が出力され、シフトレジスタ１０へ入力された画像データＤＡＴＡ１は第１ラッチ信号ＬＡＴ１に同期してラッチ回路１１にラッチされる。また、シフトレジスタ１０への画像データＤＡＴＡ２の入力終了に同期してラッチ信号ＬＡＴの一部を構成する第２ラッチ信号ＬＡＴ２が出力され、シフトレジスタ１０へ入力された画像データＤＡＴＡ２は第２ラッチ信号ＬＡＴ２に同期して画像データＤＡＴＡ１と同様にラッチ回路１１にラッチされる。
【０００９】
ＬＥＤドライバ回路１２の動作を制御するドライバオンオフ制御信号ＤＲ１は第１ラッチ信号ＬＡＴ１に同期して図上Ｔｄｒ１で示す期間、ＬＥＤドライバ回路１２をアクティブ状態とし、ＬＥＤドライバ回路１３の動作を制御するドライバオンオフ制御信号ＤＲ２は第２ラッチ信号ＬＡＴ２に同期して図上Ｔｄｒ２で示す期間、ＬＥＤドライバ回路１３をアクティブ状態とする。
【００１０】
さらに、ＬＥＤドライバ回路１２には第１ラッチ信号ＬＡＴ１に同期して図上Ｔｓｔ１で示す期間アクティブ状態（例えばローアクティブとして示す）となる第１ストローブ信号がストローブ信号ＳＴＲとして入力される。第１ストローブ信号が発生する期間Ｔｓｔ１においてドライバオンオフ制御信号ＤＲ１及びストローブ信号ＳＴＲは共にアクティブ状態となるから、ラッチ回路１１にラッチされている画像データＤＡＴＡ１を第１ＬＥＤアレイブロックＢＫ１へ出力し、対応する第１ＬＥＤアレイブロックＢＫ１の各ＬＥＤを画像データＤＡＴＡ１の情報（例えば論理「１」は発光、論理「０」は非発光）に応じて発光させることができる。
【００１１】
また、ＬＥＤドライバ回路１３には第２ラッチ信号ＬＡＴ２に同期して図上Ｔｓｔ２で示す期間アクティブ状態（例えばローアクティブとして示す）となる第２ストローブ信号がストローブ信号ＳＴＲとして入力される。第２ストローブ信号が発生する期間Ｔｓｔ２においてドライバオンオフ制御信号ＤＲ２及びストローブ信号ＳＴＲは共にアクティブ状態となるから、ラッチ回路１１にラッチされている画像データＤＡＴＡ２を第２ＬＥＤアレイブロックＢＫ２へ出力し、対応する第２ＬＥＤアレイブロックＢＫ２の各ＬＥＤを画像データＤＡＴＡ２の情報（例えば論理「１」は発光、論理「０」は非発光）に応じて発光させることができる。
【００１２】
なお、第１ストローブ信号と第２ストローブ信号との間は、図上Ｔｄｐで示すアクティブ状態の期間のずれ（時間差）があり、この時間は発光期間（発光タイミング）の時間差に対応し、以下に述べる従来技術における問題を生じる原因となっている。
【００１３】
【発明が解決しようとする課題】
従来の時分割駆動方式のＬＥＤプリントヘッド駆動回路においては、第１ＬＥＤアレイブロックＢＫ１の発光タイミングは第１ラッチ信号に同期する第１ストローブ信号に同期して画定され、第２ＬＥＤアレイブロックＢＫ２の発光タイミングは第２ラッチ信号に同期する第２ストローブ信号に同期して画定されるから、１ライン走査（主走査）において、それぞれのＬＥＤアレイブロックの発光期間（発光タイミング）が各ＬＥＤアレイブロックに対応するラッチ信号に応じてずれを生じる。この結果、それぞれのＬＥＤアレイブロックの発光期間においても副走査方向において移動している感光体に形成される静電潜像がＬＥＤアレイブロック毎に位置ずれを生じるという問題がある。
【００１４】
つまり、画像データは各ＬＥＤアレイブロックに対応した時分割データとして生成されるから、ラッチ信号も各ＬＥＤアレイブロックに対応して生成され、ストローブ信号もラッチ信号に対応して生成されている。各ＬＥＤアレイブロックはストローブ信号に応じて発光することから、各ＬＥＤアレイブロックの発光期間（発光タイミング）は、対応するストローブ信号の発生タイミングに応じてずれることになる。この発光タイミングのずれが生じる期間においても、ＬＥＤの光が照射される感光体（感光ドラム、感光ベルト）は移動しているので、本来１直線になるべき静電潜像が感光体の移動量に対応してずれることになる。
【００１５】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、複数のＬＥＤアレイブロックを時分割駆動するＬＥＤプリントヘッド駆動回路において、ＬＥＤアレイブロックの発光タイミングを確定するストローブ信号の発生期間（発生タイミング）を制御することにより各ＬＥＤアレイブロック相互間の発光タイミングのずれを低減することができるＬＥＤプリントヘッド駆動回路を提供することにある。
【００１６】
【課題を解決するための手段】
第１発明に係るＬＥＤプリントヘッド駆動回路は、ライン状に配置された複数のＬＥＤアレイブロックに対応する画像データをラッチ信号に基づいてラッチし、該ラッチした画像データをストローブ信号により前記ＬＥＤアレイブロックへ入力してＬＥＤアレイブロック毎に発光させるＬＥＤプリントヘッド駆動回路において、ＬＥＤアレイブロック間に生じる発光期間の時間差を低減するようにストローブ信号の発生タイミングを制御するタイミング制御手段を備えることを特徴とする。
【００１７】
第２発明に係るＬＥＤプリントヘッド駆動回路は、第１発明において、前記ＬＥＤアレイブロックは第１ＬＥＤアレイブロック及び第２ＬＥＤアレイブロックを備え、第１ＬＥＤアレイブロックに対応する第１ラッチ信号、第１ラッチ信号に対応する第１ストローブ信号、第２ＬＥＤアレイブロックに対応する第２ラッチ信号、第２ラッチ信号に対応する第２ストローブ信号をそれぞれ発生させてあり、前記第１ストローブ信号は第１ラッチ信号より第２ラッチ信号に近いタイミングで発生するようにタイミング制御され、第２ストローブ信号は第１ラッチ信号より第２ラッチ信号に近いタイミングで発生するようにタイミング制御されることを特徴とする。
【００１８】
第３発明に係るＬＥＤプリントヘッド駆動回路は、第２発明において、前記ＬＥＤアレイブロックは第３ＬＥＤアレイブロックを備え、第３ＬＥＤアレイブロックに対応する第３ラッチ信号、第３ラッチ信号に対応する第３ストローブ信号をそれぞれ発生させてあり、前記第３ストローブ信号は第１ラッチ信号より第３ラッチ信号に近いタイミングで発生するようにタイミング制御され、前記第２ストローブ信号は第１ストローブ信号との時間差及び第３ストローブ信号との時間差が揃うようにタイミング制御されることを特徴とする。
【００１９】
本発明においては、複数のＬＥＤアレイブロックを時分割駆動する場合に、各ＬＥＤアレイブロック相互間の発光期間の時間差を低減するようにストローブ信号の発生タイミングを制御するタイミング制御手段を備えることとしたので、１ライン走査（主走査）方向に形成される静電潜像において、主走査方向と交差する副走査方向での各ＬＥＤアレイブロックに対応する静電潜像相互間の位置ずれを低減することが可能となる。
【００２０】
【発明の実施の形態】
以下本発明をその実施の形態を示す図面に基づいて詳述する。
図１は本発明に係るＬＥＤプリントヘッド駆動回路における各信号の波形を示す波形図である。
回路構成は図４において示したものと基本的には同様であり、以下の説明においても、図４の回路構成を用いて説明する。図１において、ＨｓｙｎｃはＬＥＤアレイの１ラインに対応して生成される１ライン同期信号を示し、１周期が１ライン走査期間に対応する。この１ライン走査期間に対応して画像データ用クロックＶＣＬＫ及び画像データＤＡＴＡがシフトレジスタ１０へ入力される。画像データ用クロックＶＣＬＫ及び画像データＤＡＴＡは同期しており、画像データＤＡＴＡは例えば画像データＤＡＴＡ１、画像ＤＡＴＡ２をシリアル信号（時分割画像信号）として含んでいる。ここでは、画像データＤＡＴＡ１は第１ＬＥＤアレイブロックＢＫ１に対応して第１ＬＥＤアレイブロックＢＫ１の各ＬＥＤに送られ、画像データＤＡＴＡ２は第２ＬＥＤアレイブロックＢＫ２に対応して第２ＬＥＤアレイブロックＢＫ２の各ＬＥＤに送られるものとする。
【００２１】
シフトレジスタ１０への画像データＤＡＴＡ１の入力終了に同期してラッチ信号ＬＡＴの一部を構成する第１ラッチ信号ＬＡＴ１が出力され、第１ラッチ信号ＬＡＴ１に同期してシフトレジスタ１０へ入力された画像データＤＡＴＡ１はラッチ回路１１にラッチされる。また、シフトレジスタ１０への画像データＤＡＴＡ２の入力終了に同期してラッチ信号ＬＡＴの一部を構成する第２ラッチ信号ＬＡＴ２が出力され、第２ラッチ信号ＬＡＴ２に同期してシフトレジスタ１０へ入力された画像データＤＡＴＡ２は画像データＤＡＴＡ１と同様にラッチ回路１１にラッチされる。
【００２２】
ＬＥＤドライバ回路１２の動作を制御するドライバオンオフ制御信号ＤＲ１は第１ラッチ信号ＬＡＴ１に同期して図上Ｔｄｒ１で示す期間、ＬＥＤドライバ回路１２をアクティブ状態とし、ＬＥＤドライバ回路１３の動作を制御するドライバオンオフ制御信号ＤＲ２は第２ラッチ信号ＬＡＴ２に同期して図上Ｔｄｒ２で示す期間、ＬＥＤドライバ回路１３をアクティブ状態とする。
【００２３】
さらに、ＬＥＤドライバ回路１２には第１ラッチ信号ＬＡＴ１よりも第２ラッチ信号ＬＡＴ２に近いタイミングで発生するように制御された図上Ｔｓｔ１で示す期間（以下において信号名称としても用いる）アクティブ状態（例えばローアクティブとして示す）となる第１ストローブ信号Ｔｓｔ１がストローブ信号ＳＴＲとして入力される。期間Ｔｄｒ１、Ｔｓｔ１の期間は予め適宜設定できるので、第１ラッチ信号ＬＡＴ１をスタートパルスとして図示しないカウンタ回路等により適当な周波数のクロックＣＬＫを適宜カウントして第２ラッチ信号ＬＡＴ２が発生する前にアクティブ状態を終了（時分割駆動）するように第１ストローブ信号の発生タイミングを制御する。なお、図示しないカウンタ回路等がストローブ信号ＳＴＲの発生タイミングを制御するタイミング制御手段に相当する。第１ストローブ信号Ｔｓｔ１が発生する期間（Ｔｓｔ１）においてドライバオンオフ制御信号ＤＲ１及びストローブ信号ＳＴＲは共にアクティブ状態となるから、ラッチ回路１１にラッチされている画像データＤＡＴＡ１を第１ＬＥＤアレイブロックＢＫ１へ出力し、対応する第１ＬＥＤアレイブロックＢＫ１の各ＬＥＤを画像データＤＡＴＡ１の情報（例えば論理「１」は発光、論理「０」は非発光）に応じて発光させることができる。
【００２４】
また、ＬＥＤドライバ回路１３には第１ラッチ信号ＬＡＴ１よりも第２ラッチ信号ＬＡＴ２に近いタイミングで発生するように制御された図上Ｔｓｔ２で示す期間（以下において信号名称としても用いる）アクティブ状態（例えばローアクティブとして示す）となる第２ストローブ信号Ｔｓｔ２がストローブ信号ＳＴＲとして入力される。期間Ｔｄｒ２、Ｔｓｔ２の期間は予め適宜設定できるので、第２ラッチ信号ＬＡＴ２をスタートパルスとして図示しないカウンタ回路等により適当な周波数のクロックＣＬＫを適宜カウントして期間Ｔｓｔ１（第１ストローブ信号Ｔｓｔ１）との時間差Ｔｄｉができるだけ短くなるように第２ストローブ信号Ｔｓｔ２の発生タイミングを制御する。必要に応じて第２ラッチ信号ＬＡＴ２の立ち下がり等に同期させるようにしても良い。なお、図示しないカウンタ回路等がストローブ信号ＳＴＲの発生タイミングを制御するタイミング制御手段に相当する。第２ストローブ信号Ｔｓｔ２が発生する期間（Ｔｓｔ２）においてドライバオンオフ制御信号ＤＲ２及びストローブ信号ＳＴＲは共にアクティブ状態となるから、ラッチ回路１１にラッチされている画像データＤＡＴＡ２を第２ＬＥＤアレイブロックＢＫ２へ出力し、対応する第２ＬＥＤアレイブロックＢＫ２の各ＬＥＤを画像データＤＡＴＡ２の情報（例えば論理「１」は発光、論理「０」は非発光）に応じて発光させることができる。
【００２５】
第１ストローブ信号と第２ストローブ信号との間には、図上Ｔｄｉで示す期間のずれ（時間差）があり、このずれは発光期間（発光タイミング）の時間差に相当するが、時間差Ｔｄｉができるだけ短くなるように制御することにより従来技術の場合の時間差（図５におけるＴｄｐ参照）に比較して極めて短いものに制御することができる。
【００２６】
図２は潜像形成状況を示す説明図である。同図は１ライン走査（主走査方向）における潜像形成状況を示すものであり、（ａ）は本発明による潜像形成状況を、（ｂ）は従来技術による潜像形成状況を本発明による効果を比較するために示す。ＰＲ１は第１ストローブ信号Ｔｓｔ１（期間Ｔｓｔ１）に基づく第１ＬＥＤアレイブロックＢＫ１の発光により形成された潜像を示し、ＰＲ２は第２ストローブ信号Ｔｓｔ２（期間Ｔｓｔ２）に基づく第２ＬＥＤアレイブロックＢＫ２の発光により形成された潜像を示す。ΔＳ１は、第１ストローブ信号と第２ストローブ信号との時間差Ｔｄｉに起因して発生した潜像の１ライン走査に対応する副走査方向における位置ずれを示すが、時間差Ｔｄｉは極めて短い時間に制御していることから極めて微少なものとすることができる。本発明における位置ずれΔＳ１に対し、従来技術における位置ずれΔＳ２は時間差Ｔｄｐに起因して発生することからΔＳ１に比較して大きなものとなる。
【００２７】
図３はＬＥＤアレイブロックの分割ブロック数を３及び４とした場合のストローブ信号の制御状況を説明する説明図である。（ａ）はＬＥＤアレイブロックが３個の場合を、（ｂ）はＬＥＤアレイブロックが４個の場合を示す。
同図（ａ）において、１ライン走査期間におけるラッチ信号ＬＡＴは、第１、第２、第３ＬＥＤアレイブロックに対応して第１、第２、第３ラッチ信号ＬＡＴ１、ＬＡＴ２、ＬＡＴ３を発生する。第１、第２、第３ラッチ信号ＬＡＴ１、ＬＡＴ２、ＬＡＴ３に対応してストローブ信号ＳＴＲは、第１、第２、第３ストローブ信号Ｔｓｔ１、Ｔｓｔ２、Ｔｓｔ３を発生する。第１ストローブ信号Ｔｓｔ１は、第１ラッチ信号ＬＡＴ１よりも第２ラッチ信号ＬＡＴ２に近いタイミングで発生するようにタイミング制御される。第３ストローブ信号Ｔｓｔ３は、次に発生する第１ラッチ信号ＬＡＴ１よりも第３ラッチ信号ＬＡＴ３に近いタイミングで発生するようにタイミング制御される。第２ストローブ信号Ｔｓｔ２は、第１ストローブ信号Ｔｓｔ１との時間差及び第３ストローブ信号Ｔｓｔ３との時間差ができるだけ揃うように制御される。このように制御することにより、第１、第２、第３ストローブ信号Ｔｓｔ１、Ｔｓｔ２、Ｔｓｔ３が発生するタイミングの時間差を小さくできる。その結果、第１、第２、第３ＬＥＤアレイブロックの発光時間の時間差を低減することができ、１ライン走査における第１、第２、第３ＬＥＤアレイブロックが形成する潜像の副走査方向での位置ずれを抑制できる。なお、各信号のタイミング制御の方法は分割ブロック数が２の場合（図１の場合）と同様にタイミング制御手段により行うことができるので詳細な説明は省略する。
【００２８】
同図（ｂ）において、１ライン走査期間におけるラッチ信号ＬＡＴは、第１、第２、第３、第４ＬＥＤアレイブロックに対応して第１、第２、第３、第４ラッチ信号ＬＡＴ１、ＬＡＴ２、ＬＡＴ３、ＬＡＴ４を発生する。第１、第２、第３、第４ラッチ信号ＬＡＴ１、ＬＡＴ２、ＬＡＴ３、ＬＡＴ４に対応してストローブ信号ＳＴＲは、第１、第２、第３、第４ストローブ信号Ｔｓｔ１、Ｔｓｔ２、Ｔｓｔ３、Ｔｓｔ４を発生する。第１ストローブ信号Ｔｓｔ１は、第１ラッチ信号ＬＡＴ１よりも第２ラッチ信号ＬＡＴ２に近いタイミングで発生するようにタイミング制御される。第４ストローブ信号Ｔｓｔ４は、次に発生する第１ラッチ信号ＬＡＴ１よりも第４ラッチ信号ＬＡＴ４に近いタイミングで発生するようにタイミング制御される。第２、第３ストローブ信号Ｔｓｔ２、Ｔｓｔ３は、第１ストローブ信号Ｔｓｔ１と第２ストローブ信号Ｔｓｔ２の時間差、第２ストローブ信号Ｔｓｔ２と第３ストローブ信号Ｔｓｔ３の時間差、及び第３ストローブ信号Ｔｓｔ３と第４ストローブ信号Ｔｓｔ４との時間差ができるだけ揃うように制御される。このように制御することにより、第１、第２、第３、第４ストローブ信号Ｔｓｔ１、Ｔｓｔ２、Ｔｓｔ３、Ｔｓｔ４が発生するタイミングの時間差を小さくできる。その結果、第１、第２、第３、第４ＬＥＤアレイブロックの発光時間の時間差を低減することができ、１ライン走査における第１、第２、第３、第４ＬＥＤアレイブロックが形成する潜像の副走査方向での位置ずれを抑制できる。なお、各信号のタイミング制御の方法は分割ブロック数が２の場合（図１の場合）と同様にタイミング制御手段により行うことができるので詳細な説明は省略する。
【００２９】
【発明の効果】
以上詳述したように、本発明にあっては、複数のＬＥＤアレイブロックの発光タイミングを確定するストローブ信号の発生期間（発生タイミング）を制御することにより比較的短い期間に発光期間を揃えるので、各ＬＥＤアレイブロック相互間の発光タイミングのずれを低減でき、副走査方向における静電潜像の位置ずれを低減できる時分割駆動するＬＥＤプリントヘッド駆動回路を提供することができる。
【００３０】
本発明にあっては、特に、ＬＥＤアレイブロックが２つの場合において、第１ストローブ信号と第２ストローブ信号を第２ラッチ信号に近い発生タイミングとなるように制御することにより、ＬＥＤアレイブロック相互間の発光時間のずれを低減して、比較的短い期間に発光期間を揃えるので、ＬＥＤアレイブロック相互間の発光タイミングのずれを低減でき、副走査方向における静電潜像の位置ずれを極めて小さくすることができる。
【図面の簡単な説明】
【図１】本発明に係るＬＥＤプリントヘッド駆動回路における各信号の波形を示す波形図である。
【図２】潜像形成状況を示す説明図である。
【図３】ＬＥＤアレイブロックの分割ブロック数を３及び４とした場合のストローブ信号の制御状況を説明する説明図である。
【図４】時分割駆動方式のＬＥＤプリントヘッド駆動回路の概略構成を示すブロック図である。
【図５】図４のＬＥＤプリントヘッド駆動回路における各信号の波形を示す波形図である。
【符号の説明】
１０ シフトレジスタ
１１ ラッチ回路
１２ ＬＥＤドライバ回路
１３ ＬＥＤドライバ回路
ＢＫ１ 第１ＬＥＤアレイブロック
ＢＫ２ 第２ＬＥＤアレイブロック
ＤＡＴＡ、ＤＡＴＡ１、ＤＡＴＡ２ 画像データ
ＤＲ１、ＤＲ２ ドライバオンオフ制御信号
Ｈｓｙｎｃ １ライン同期信号
ＬＡＴ ラッチ信号
ＬＡＴ１ 第１ラッチ信号
ＬＡＴ２ 第２ラッチ信号
ＬＡＴ３ 第３ラッチ信号
ＬＡＴ４ 第４ラッチ信号
ＳＴＲ ストローブ信号
Ｔｓｔ１ 第１ストローブ信号
Ｔｓｔ２ 第２ストローブ信号
Ｔｓｔ３ 第３ストローブ信号
Ｔｓｔ４ 第４ストローブ信号
ＶＣＬＫ 画像データ用クロック[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an LED print head driving circuit that forms an electrostatic latent image on a photoconductor by driving a plurality of LED array blocks in a time-division manner to cause LEDs to emit light.
[0002]
[Prior art]
2. Description of the Related Art An image forming apparatus that forms an image using an electrophotographic method uses an LED array in which a large number of LEDs (light emitting diodes) are arranged in a line as an optical writing means in order to reduce the size and simplify the apparatus. It has been known. By controlling the light emission of each LED according to the image data, it is possible to form an electrostatic latent image by optical writing on the photoconductor to form an image.
[0003]
In such an LED array, it is necessary to provide a number of LEDs corresponding to one-line scanning for forming an image. If these LEDs emit light at the same time, the current required for light emission increases. The capacity is also large, the power supply needs to be large, and the cost increases. In addition, the amount of heat generated by the LED array increases, and heat dissipation measures are required, which results in an increase in the size and cost of the LED print head.
[0004]
Therefore, instead of the light emission control method of emitting a large number of LEDs at once, the LED array is divided into a plurality of blocks, and time-divisional light emission is performed for each block with a time lag, so that the amount of current and heat required for light emission are reduced. A time-division driving method for suppressing the generation amount has been adopted.
[0005]
FIG. 4 is a block diagram showing a schematic configuration of a time-division driving type LED print head driving circuit. Reference numeral 10 denotes a shift register, which sequentially inputs, for example, 1-dot (1 LED) binary image data DATA of logic "0" and "1" in response to the image data clock VCLK, and temporarily stores the image data DATA therein. To hold. The image data in the shift register 10 is transmitted to the latch circuit 11 as indicated by a white arrow, and further transmitted from the latch circuit 11 to the
[0006]
A driver ON / OFF control signal DR1 and a strobe signal STR serving as a gate signal for transmitting the input image signal to the LED are input to the
[0007]
FIG. 5 is a waveform diagram showing the waveform of each signal in the LED print head drive circuit of FIG.
Hsync indicates a one-line synchronization signal generated corresponding to one line of the LED array, and one cycle corresponds to one line scanning period. The image data clock VCLK and the image data DATA are input to the shift register 10 corresponding to the one-line scanning period. The image data clock VCLK and the image data DATA are synchronized, and the image data DATA includes, for example, image data DATA1 and image DATA2 as serial signals. Here, the image data DATA1 corresponds to the first LED array block BK1 and is sent to each LED of the first LED array block BK1, and the image data DATA2 corresponds to the second LED array block BK2 and the LED of the second LED array block BK2. Shall be sent.
[0008]
The first latch signal LAT1 forming a part of the latch signal LAT is output in synchronization with the end of the input of the image data DATA1 to the shift register 10, and the image data DATA1 input to the shift register 10 becomes the first latch signal LAT1. It is latched by the latch circuit 11 in synchronization. Further, in synchronization with the end of the input of the image data DATA2 to the shift register 10, a second latch signal LAT2 constituting a part of the latch signal LAT is output, and the image data DATA2 input to the shift register 10 is the second latch signal. The data is latched by the latch circuit 11 in the same manner as the image data DATA1 in synchronization with the LAT2.
[0009]
A driver on / off control signal DR1 for controlling the operation of the
[0010]
Further, a first strobe signal which is in an active state (shown as low active, for example) for a period indicated by Tst1 in the figure in synchronization with the first latch signal LAT1 is input to the
[0011]
Further, a second strobe signal which is in an active state (shown as low active, for example) for a period indicated by Tst2 in the figure in synchronization with the second latch signal LAT2 is input to the
[0012]
The first strobe signal and the second strobe signal have a shift (time difference) in the period of the active state indicated by Tdp in the figure, and this time corresponds to the time difference of the light emission period (light emission timing). This is a cause of the problems in the prior art described above.
[0013]
[Problems to be solved by the invention]
In a conventional time-division driving type LED print head driving circuit, the light emission timing of the first LED array block BK1 is defined in synchronization with a first strobe signal synchronized with the first latch signal, and the light emission timing of the second LED array block BK2 is determined. Is defined in synchronization with the second strobe signal synchronized with the second latch signal, so that in one line scan (main scan), the light emission period (light emission timing) of each LED array block corresponds to each LED array block. A shift occurs according to the latch signal. As a result, even during the light emitting period of each LED array block, there is a problem that the electrostatic latent image formed on the photosensitive member moving in the sub-scanning direction is displaced for each LED array block.
[0014]
That is, since the image data is generated as time division data corresponding to each LED array block, a latch signal is also generated corresponding to each LED array block, and a strobe signal is also generated corresponding to the latch signal. Since each LED array block emits light according to the strobe signal, the light emission period (light emission timing) of each LED array block is shifted according to the generation timing of the corresponding strobe signal. Even during the period in which the shift of the light emission timing occurs, the photosensitive member (photosensitive drum, photosensitive belt) to which the LED light is irradiated is moving. Will shift accordingly.
[0015]
The present invention has been made in view of such circumstances, and an object of the present invention is to provide a strobe signal for determining the light emission timing of an LED array block in an LED print head drive circuit that drives a plurality of LED array blocks in a time-division manner. It is an object of the present invention to provide an LED print head drive circuit that can reduce the shift of the light emission timing between each LED array block by controlling the generation period (occurrence timing) of the LED print head.
[0016]
[Means for Solving the Problems]
An LED print head drive circuit according to a first invention latches image data corresponding to a plurality of LED array blocks arranged in a line based on a latch signal, and latches the latched image data by a strobe signal. The LED print head driving circuit for inputting the LED to each LED array block and having a timing control means for controlling the generation timing of the strobe signal so as to reduce the time difference between the light emitting periods generated between the LED array blocks. I do.
[0017]
According to a second aspect of the present invention, in the LED print head driving circuit according to the first aspect, the LED array block includes a first LED array block and a second LED array block, and a first latch signal and a first latch signal corresponding to the first LED array block. , A second latch signal corresponding to the second LED array block, and a second strobe signal corresponding to the second latch signal, wherein the first strobe signal is a first strobe signal from the first latch signal. The second strobe signal is controlled so as to be generated at a timing closer to the second latch signal than the first latch signal.
[0018]
According to a third aspect of the present invention, in the LED print head driving circuit according to the second aspect, the LED array block includes a third LED array block, and a third latch signal corresponding to the third LED array block and a third latch signal corresponding to the third latch signal. A strobe signal is generated, and the third strobe signal is timing-controlled so as to be generated at a timing closer to the third latch signal than the first latch signal. The second strobe signal has a time difference from the first strobe signal and The timing is controlled so that the time difference from the third strobe signal is uniform.
[0019]
In the present invention, when a plurality of LED array blocks are driven in a time-division manner, timing control means for controlling the generation timing of the strobe signal so as to reduce the time difference between the light emitting periods between the LED array blocks is provided. Therefore, in the electrostatic latent image formed in the one-line scanning (main scanning) direction, the positional deviation between the electrostatic latent images corresponding to the respective LED array blocks in the sub-scanning direction intersecting with the main scanning direction is reduced. It becomes possible.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the drawings showing the embodiments.
FIG. 1 is a waveform diagram showing the waveform of each signal in the LED print head drive circuit according to the present invention.
The circuit configuration is basically the same as that shown in FIG. 4, and the following description will be made using the circuit configuration of FIG. In FIG. 1, Hsync indicates a one-line synchronization signal generated corresponding to one line of the LED array, and one cycle corresponds to one line scanning period. The image data clock VCLK and the image data DATA are input to the shift register 10 corresponding to the one-line scanning period. The image data clock VCLK and the image data DATA are synchronized, and the image data DATA includes, for example, image data DATA1 and image DATA2 as serial signals (time-division image signals). Here, the image data DATA1 is sent to each LED of the first LED array block BK1 corresponding to the first LED array block BK1, and the image data DATA2 is sent to each LED of the second LED array block BK2 corresponding to the second LED array block BK2. Shall be sent.
[0021]
The first latch signal LAT1, which forms a part of the latch signal LAT, is output in synchronization with the end of the input of the image data DATA1 to the shift register 10, and the image input to the shift register 10 in synchronization with the first latch signal LAT1. The data DATA1 is latched by the latch circuit 11. Further, a second latch signal LAT2 constituting a part of the latch signal LAT is output in synchronization with the end of the input of the image data DATA2 to the shift register 10, and is input to the shift register 10 in synchronization with the second latch signal LAT2. The image data DATA2 is latched by the latch circuit 11 like the image data DATA1.
[0022]
A driver on / off control signal DR1 for controlling the operation of the
[0023]
Further, the
[0024]
Further, the
[0025]
There is a time difference (time difference) between the first strobe signal and the second strobe signal, which is indicated by Tdi in the figure, and this difference corresponds to the time difference between the light emission periods (light emission timings), but the time difference Tdi is as short as possible. By performing the control so that the time difference can be controlled to be extremely short as compared with the time difference in the case of the related art (see Tdp in FIG. 5).
[0026]
FIG. 2 is an explanatory diagram showing a state of forming a latent image. 3A and 3B show a state of forming a latent image in one-line scanning (main scanning direction). FIG. 3A shows a state of forming a latent image according to the present invention, and FIG. Shown to compare the effects. PR1 indicates a latent image formed by light emission of the first LED array block BK1 based on the first strobe signal Tst1 (period Tst1), and PR2 indicates light emitted by the second LED array block BK2 based on the second strobe signal Tst2 (period Tst2). 3 shows a formed latent image. ΔS1 indicates a positional shift in the sub-scanning direction corresponding to one-line scanning of a latent image generated due to a time difference Tdi between the first strobe signal and the second strobe signal, and the time difference Tdi is controlled to an extremely short time. Therefore, it can be extremely small. In contrast to the positional deviation ΔS1 in the present invention, the positional deviation ΔS2 in the related art is larger than ΔS1 because it occurs due to the time difference Tdp.
[0027]
FIG. 3 is an explanatory diagram illustrating the control state of the strobe signal when the number of divided blocks of the LED array block is 3 and 4. (A) shows a case where there are three LED array blocks, and (b) shows a case where there are four LED array blocks.
In FIG. 9A, the first, second, and third latch signals LAT1, LAT2, and LAT3 are generated corresponding to the first, second, and third LED array blocks. The strobe signal STR generates first, second, and third strobe signals Tst1, Tst2, and Tst3 corresponding to the first, second, and third latch signals LAT1, LAT2, and LAT3. The timing of the first strobe signal Tst1 is controlled so as to be generated at a timing closer to the second latch signal LAT2 than to the first latch signal LAT1. The timing of the third strobe signal Tst3 is controlled so as to be generated at a timing closer to the third latch signal LAT3 than to the next generated first latch signal LAT1. The second strobe signal Tst2 is controlled so that the time difference from the first strobe signal Tst1 and the time difference from the third strobe signal Tst3 are as uniform as possible. By performing such control, the time difference between the timings at which the first, second, and third strobe signals Tst1, Tst2, and Tst3 are generated can be reduced. As a result, the time difference between the light emission times of the first, second, and third LED array blocks can be reduced, and the latent images formed by the first, second, and third LED array blocks in the one-line scan in the sub-scanning direction. The displacement can be suppressed. The method of controlling the timing of each signal can be performed by the timing control means in the same manner as in the case where the number of divided blocks is 2 (in the case of FIG. 1), and a detailed description thereof will be omitted.
[0028]
In FIG. 3B, the latch signal LAT during the one-line scanning period includes first, second, third, and fourth latch signals LAT1, LAT2 corresponding to the first, second, third, and fourth LED array blocks. , LAT3 and LAT4. The strobe signal STR corresponds to the first, second, third, and fourth latch signals LAT1, LAT2, LAT3, and LAT4, and the first, second, third, and fourth strobe signals Tst1, Tst2, Tst3, and Tst4. appear. The timing of the first strobe signal Tst1 is controlled so as to be generated at a timing closer to the second latch signal LAT2 than to the first latch signal LAT1. The timing of the fourth strobe signal Tst4 is controlled so as to be generated at a timing closer to the fourth latch signal LAT4 than to the next generated first latch signal LAT1. The second and third strobe signals Tst2 and Tst3 are the time difference between the first strobe signal Tst1 and the second strobe signal Tst2, the time difference between the second strobe signal Tst2 and the third strobe signal Tst3, and the third strobe signal Tst3 and the fourth strobe. Control is performed so that the time difference from the signal Tst4 is as uniform as possible. By performing such control, the time difference between the timings at which the first, second, third, and fourth strobe signals Tst1, Tst2, Tst3, and Tst4 are generated can be reduced. As a result, the time difference between the light emission times of the first, second, third, and fourth LED array blocks can be reduced, and the latent images formed by the first, second, third, and fourth LED array blocks in one-line scanning. Can be suppressed in the sub-scanning direction. The method of controlling the timing of each signal can be performed by the timing control means in the same manner as in the case where the number of divided blocks is 2 (in the case of FIG. 1), and a detailed description thereof will be omitted.
[0029]
【The invention's effect】
As described in detail above, in the present invention, the emission period is adjusted to a relatively short period by controlling the generation period (generation timing) of the strobe signal for determining the emission timing of the plurality of LED array blocks. It is possible to provide an LED print head drive circuit that performs time-division driving, which can reduce the shift of the light emission timing between the LED array blocks and the position shift of the electrostatic latent image in the sub-scanning direction.
[0030]
In the present invention, in particular, when there are two LED array blocks, the first strobe signal and the second strobe signal are controlled so as to be generated at timings closer to the second latch signal, so that the LED array blocks can be connected to each other. , And the light emission period is aligned in a relatively short period, so that the light emission timing shift between the LED array blocks can be reduced, and the position shift of the electrostatic latent image in the sub-scanning direction is extremely reduced. be able to.
[Brief description of the drawings]
FIG. 1 is a waveform chart showing waveforms of respective signals in an LED print head drive circuit according to the present invention.
FIG. 2 is an explanatory diagram showing a state of forming a latent image.
FIG. 3 is an explanatory diagram illustrating a control state of a strobe signal when the number of divided blocks of an LED array block is 3 and 4;
FIG. 4 is a block diagram showing a schematic configuration of a time-division driving type LED print head driving circuit.
5 is a waveform chart showing waveforms of respective signals in the LED print head drive circuit of FIG.
[Explanation of symbols]
Reference Signs List 10 shift register 11
Claims (3)
ＬＥＤアレイブロック間に生じる発光期間の時間差を低減するようにストローブ信号の発生タイミングを制御するタイミング制御手段を備えることを特徴とするＬＥＤプリントヘッド駆動回路。An LED that latches image data corresponding to a plurality of LED array blocks arranged in a line based on a latch signal, inputs the latched image data to the LED array block by a strobe signal, and emits light for each LED array block. In the print head drive circuit,
An LED print head drive circuit, comprising: timing control means for controlling generation timing of a strobe signal so as to reduce a time difference between light emission periods generated between LED array blocks.
前記第１ストローブ信号は第１ラッチ信号より第２ラッチ信号に近いタイミングで発生するようにタイミング制御され、第２ストローブ信号は第１ラッチ信号より第２ラッチ信号に近いタイミングで発生するようにタイミング制御されることを特徴とする請求項１記載のＬＥＤプリントヘッド駆動回路。The LED array block includes a first LED array block and a second LED array block, a first latch signal corresponding to the first LED array block, a first strobe signal corresponding to the first latch signal, and a second latch signal corresponding to the second LED array block. A latch signal and a second strobe signal corresponding to the second latch signal are respectively generated;
The first strobe signal is controlled to be generated at a timing closer to the second latch signal than the first latch signal, and the second strobe signal is controlled to be generated at a timing closer to the second latch signal than the first latch signal. The LED printhead drive circuit according to claim 1, wherein the LED printhead drive circuit is controlled.
前記第３ストローブ信号は第１ラッチ信号より第３ラッチ信号に近いタイミングで発生するようにタイミング制御され、前記第２ストローブ信号は第１ストローブ信号との時間差及び第３ストローブ信号との時間差が揃うようにタイミング制御されることを特徴とする請求項２記載のＬＥＤプリントヘッド駆動回路。The LED array block includes a third LED array block, and generates a third latch signal corresponding to the third LED array block and a third strobe signal corresponding to the third latch signal, respectively.
The third strobe signal is controlled so as to be generated at a timing closer to the third latch signal than the first latch signal, and the second strobe signal has the same time difference as the first strobe signal and the same time difference as the third strobe signal. 3. The LED print head drive circuit according to claim 2, wherein the timing is controlled as described above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002241177A JP2004074716A (en) | 2002-08-21 | 2002-08-21 | Led printhead driving circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002241177A JP2004074716A (en) | 2002-08-21 | 2002-08-21 | Led printhead driving circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004074716A true JP2004074716A (en) | 2004-03-11 |
Family
ID=32023755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002241177A Pending JP2004074716A (en) | 2002-08-21 | 2002-08-21 | Led printhead driving circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004074716A (en) |
-
2002
- 2002-08-21 JP JP2002241177A patent/JP2004074716A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4633601B2 (en) | Scan driving unit, light emitting display device using the same, and driving method thereof | |
| US7397486B2 (en) | Exposure head controller, exposure head and image formation device | |
| JP4432920B2 (en) | Signal transmission method, drive circuit, electro-optical device, and electronic apparatus | |
| JPH0564921A (en) | Nonimpact printer | |
| EP1837808A2 (en) | Electro-optical device, electronic apparatus, and driving method | |
| JPH029652A (en) | Optical printing head | |
| JP2004074716A (en) | Led printhead driving circuit | |
| KR940006142B1 (en) | Edge emission type electroluminescent printer | |
| JPH01103462A (en) | Light quantity correction device in optical printer | |
| EP0483321A1 (en) | Apparatus and method for grey level printing using a binary architectured printhead. | |
| JP4452297B2 (en) | Image forming apparatus | |
| US20080055296A1 (en) | Electro-optical device, method of driving the same, and electronic apparatus | |
| JPH06198958A (en) | High density image forming method in led printer | |
| KR960005015B1 (en) | Color control method and driving circuit in cvp | |
| JP2006248079A (en) | Recorder, recording head driver, and recording head | |
| JP2007168332A (en) | Electro-photographic image forming device | |
| JP2008055865A (en) | Recording head, led head, and image forming apparatus | |
| JP5830759B2 (en) | Apparatus for supplying a signal for generating a multi-tone image | |
| KR900005036B1 (en) | Led array driving device and method of led printer head | |
| JP2003072144A (en) | Image forming apparatus | |
| KR910001315B1 (en) | Circuit for controlling light emitting of led printer head | |
| JPH1127484A (en) | Write device | |
| JP2003025630A (en) | Recording head driving system, recording head and imaging apparatus | |
| JP3495572B2 (en) | Image forming device | |
| JPH02235659A (en) | Printer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051004 |