JP2006261633A - 基板の処理方法、固体撮像素子の製造方法、薄膜デバイスの製造方法及びプログラム - Google Patents

基板の処理方法、固体撮像素子の製造方法、薄膜デバイスの製造方法及びプログラム Download PDF

Info

Publication number
JP2006261633A
JP2006261633A JP2005278842A JP2005278842A JP2006261633A JP 2006261633 A JP2006261633 A JP 2006261633A JP 2005278842 A JP2005278842 A JP 2005278842A JP 2005278842 A JP2005278842 A JP 2005278842A JP 2006261633 A JP2006261633 A JP 2006261633A
Authority
JP
Japan
Prior art keywords
film
insulating film
forming
insulating
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005278842A
Other languages
English (en)
Other versions
JP4933763B2 (ja
Inventor
Eiichi Nishimura
栄一 西村
Kenya Iwasaki
賢也 岩▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005278842A priority Critical patent/JP4933763B2/ja
Priority to KR1020060015273A priority patent/KR100924841B1/ko
Priority to US11/357,168 priority patent/US7622392B2/en
Publication of JP2006261633A publication Critical patent/JP2006261633A/ja
Application granted granted Critical
Publication of JP4933763B2 publication Critical patent/JP4933763B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】 電子デバイスに損傷を与えることなく絶縁膜の除去量の制御を正確に行うことができる基板の処理方法を提供する。
【解決手段】 ＣＣＤセンサを製造すべく、光電変換素子２１０がマトリックス状に形成されたウエハＷ上に絶縁膜２５１を成膜し、導電性膜を成膜してフォトレジスト層を用いてエッチングにより転送電極２２１を形成する。絶縁膜及び導電性金属膜を成膜してフォトレジスト層を用いてエッチングにより層間絶縁膜２２２及び遮光膜２２３をそれぞれ形成する。次いで、シリコン窒化膜２５２を形成し、所望の厚さの平坦化膜２５３を形成するためにＳｉＯ２からなる所定の厚さの絶縁膜２６１を形成する。そして、絶縁膜２６１が形成されたウエハＷをアンモニアガス及び弗化水素ガスの混合気体に所定の圧力下において暴露し、絶縁膜２６１を形成するＳｉＯ２から変質した生成物を所定の温度に加熱する。
【選択図】 図７

Description

本発明は、基板の処理方法、固体撮像素子の製造方法、薄膜デバイスの製造方法、及びプログラムに関し、特に、絶縁膜を化学機械研磨法によって研磨する基板の処理方法に関する。
電子デバイス、例えば、ＣＣＤセンサ等の固体撮像素子におけるカラーフィルタの製造方法としては、特にカラーレジスト法が広く実用化されている。
カラーフィルタの形成において、例えば、緑色、赤色、青色の順でカラーフィルタの形成を実施した場合、後に形成する赤色又は青色のカラーフィルタは、前に形成されるカラーフィルタの影響で膜厚に傾斜がつく。このため、カラーフィルタを所望の膜厚に形成することが困難であり、膜厚制御性を欠いていた。また、１個のリニアセンサ内又は多面付けされたリニアセンサ間において、カラーフィルタの膜厚にバラツキが生ずる場合があり、固体撮像素子において、マクロ的にカラーフィルタの膜厚の均一性が悪化し、ノイズや感度ムラが発生してラインセンサとしての特性を著しく劣化させる原因となっていた。
上述の問題を解決するために、従来、第２色目及び第３色目に形成する第２及び第３カラーフィルタの膜厚を、第１色目に形成する第１カラーフィルタの膜厚の１．３倍以上にすることにより、有効画素内において第２及び第３カラーフィルタの膜厚に勾配がつくことなく、各画素の周縁部において第１カラーフィルタと重なっても、重なった部分と画素中央部分の膜厚差の発生を抑えることができるカラーフィルタの製造方法が開示されている（例えば、特許文献１参照）。
しかしながら、近年、固体撮像素子においては、画素数の増加に伴い、画素サイズが縮小されており、カラーフィルタアレイの微細化技術が必須となっている。また、画素サイズの縮小に対応してカラーフィルタの薄膜化も、固体撮像素子の集光性を向上させるために必須となっている。
上述の従来のカラーフィルタの製造方法は、１０μｍのライン幅を想定してカラーフィルタアレイを区画しているため、例えばカラーフィルタアレイを１μｍ以下のライン幅に区画することは構造的に困難であり、固体撮像素子をより微細化することは困難であった。
カラーレジスト法において、カラーフィルタを薄膜化するためには、塗布する色素含有感光性樹脂組成物において、感光性樹脂組成物に対する色素の含有比を可能な限り高くすることが効果的であることが従来から知られている。
しかしながら、色素としての染料の含有比を５０％近くにすると、露光及び現像により所望のパターン形状を得ることはできるが、樹脂組成物を熱硬化させるのが困難となる。カラーフィルタには、樹脂組成物に含まれる溶剤に対する耐溶剤性が要求されており、従来の製造方法においては、樹脂組成物を熱硬化させることによりカラーフィルタに耐溶剤性を付与しているが、樹脂組成物の熱硬化を行わないとカラーフィルタの耐溶剤性が悪化し、次の工程で別の色のカラーフィルタを形成するための樹脂組成物を塗布することができなくなる。また、十分な耐溶剤性を持たせるために、より高温（例えば２００℃以上）で熱硬化させると、カラーフィルタがリフローしたり、熱により染料が化学的に変化して、カラーフィルタが本来の分光特性を示さなくなる場合があった。
この問題を解決するために、樹脂組成物を塗布してカラーフィルタを形成し、各カラーフィルタ上にシリコン酸化膜（ＳｉＯ２）等の絶縁膜である保護膜を形成するカラーフィルタの製造方法が開示されている（例えば、特許文献２参照）。これにより、高温の熱処理によって樹脂組成物の塗布膜を熱硬化させなくても、保護膜の存在によってカラーフィルタの耐溶剤性を高くすることができ、また、高温の熱処理を行わないためにカラーフィルタ中の色素の含有比を高くすることができるため、カラーフィルタを薄膜化することができる。
しかしながら、上述のカラーフィルタの製造方法においては、カラーフィルタを薄膜化することはできるが、カラーフィルタ上に保護膜として膜厚略５０ｎｍのＳｉＯ２層を形成するために低温プラズマＣＶＤ工程が必要となり、製造時間（ＴＡＴ）が長くなるという問題があった。
また、従来のカラーフィルタの製造方法においては、塗布した樹脂組成物に紫外線を照射して不要となった感光剤等の光分解（ブリーチング）を行い、更に熱処理によって樹脂組成物を熱硬化させているが、熱硬化による樹脂組成物の収縮率を制御することは困難であるため、熱処理毎にカラーフィルタの膜厚に誤差が生じてしまう。カラーフィルタの膜厚の誤差は、固体撮像装置において光軸の不揃い等の原因となるため、色ムラや画像ムラの発生の原因となっている。
また、従来の固体撮像素子には、絶縁膜である平坦化膜上に形成されたカラーフィルタ上に保護膜を介してマイクロレンズを備えるものがある。受光部（光電変換素子）からマイクロレンズまでの距離が長い場合は、即ち光電変換素子とマイクロレンズの間の厚さが厚い場合は、斜め入射光が電極等でなる凸部によって遮蔽されることになり、固体撮像素子の集光性を低下させる。したがって、光電変換素子とマイクロレンズの間を薄くすることが求められる。一方、画面の色調における高画質化の要求があり、それに伴ってカラーフィルタの透過色分光特性に対しても更なる高品質化を図る必要がある。このためには、色相の質の向上を図る必要があり、カラーフィルタの膜厚を厚くすることで色相の質を向上できる。ところが、カラーフィルタの膜厚を厚くすることは、上述した薄型化要求に反する。
さらに、固体撮像素子の微細化によって、固体撮像素子を形成する際に、カラーフィルタやマイクロレンズ等の上層素子の形成工程における下地素子に対する位置合わせの精度が強く要求されるようになっている。この下地素子に対する上層素子位置合わせは、下地素子に形成されたアライメント用マークからのレーザ光の反射・回折光を平坦化膜を介して検出することによって、下地デバイスと上層素子との位置合わせを行っている。ところが、膜厚の厚い平坦化膜や保護膜を介してのアライメント用マークの結像位置検出には、光学的に大きなズレを生じやすい。したがって、下地デバイスと上層素子との位置合わせの精度を向上させるためにも平坦化膜や保護膜の薄膜化が要求されている。
これに対して、平坦化膜や保護膜を薄膜化することにより、光電変換素子とマイクロレンズの間の厚さを薄くすることが考えられる。この平坦化膜や保護膜の薄膜化の方法として、エッチバック処理により平坦化膜や保護膜を形成する方法が考えられる。
特開２００４−３１１５５７号公報 特開２００３−７５６２５号公報
しかしながら、エッチバック処理を行う場合は、プラズマを用いるエッチング方法ではエッチング面及び電子デバイスに損傷を与えてしまい、固体撮像素子の感光部と転送部との間に電荷の差を生じさせ、暗電流出力増加の原因となってしまう。また、ウエットエッチングを用いるときは平坦化膜や保護膜の除去量の制御が困難であるため所望の膜厚にすることができないという問題があった。このように、従来の基板の処理方法においては、電子デバイスに損傷を与えることなく所望の膜厚の平坦化膜や保護膜を形成することは困難であった。
本発明の目的は、電子デバイスに損傷を与えることなく絶縁膜の除去量の制御を正確に行うことができる基板の処理方法、固体撮像素子の製造方法、薄膜デバイスの製造方法、及びプログラムを提供することにある。
上記目的を達成するために、請求項１記載の固体撮像素子の製造方法によれば、固体撮像素子の製造方法であって、前記固体撮像素子の基板の備える絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露ステップと、前記混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱する絶縁膜加熱ステップとを有することを特徴とする。
請求項２記載の固体撮像素子の製造方法は、請求項１記載の固体撮像素子の製造方法において、前記絶縁膜暴露ステップは、前記基板にプラズマレスエッチング処理を施すことを特徴とする。
請求項３記載の固体撮像素子の製造方法は、請求項１又は２記載の固体撮像素子の製造方法において、前記絶縁膜暴露ステップは、前記基板に乾燥洗浄処理を施すことを特徴とする。
請求項４記載の固体撮像素子の製造方法は、請求項１乃至３のいずれか１項に記載の固体撮像素子の製造方法において、前記絶縁膜の形状を測定し、該測定された形状に応じて前記混合気体における前記アンモニアに対する前記弗化水素の体積流量比、及び前記所定の圧力の少なくとも１つを決定する生成物生成条件決定ステップを、さらに有することを特徴とする。
請求項５記載の固体撮像素子の製造方法は、請求項１乃至４のいずれか１項に記載の固体撮像素子の製造方法において、前記混合気体における前記アンモニアに対する前記弗化水素の体積流量比は１〜１／２であり、前記所定の圧力は６．７×１０−２〜４．０Ｐａであることを特徴とする。
請求項６記載の固体撮像素子の製造方法は、請求項１乃至５のいずれか１項に記載の固体撮像素子の製造方法において、前記所定の温度は８０〜２００℃であることを特徴とする。
請求項７記載の記載の固体撮像素子の製造方法は、固体撮像素子の製造方法であって、固体撮像素子の基板の備える絶縁膜の所望の膜厚を決定する膜厚決定ステップと、前記絶縁膜の形状を測定する処理前形状測定ステップと、該測定された形状と前記決定された膜厚を比較して第１の処理条件及び第２の処理条件を決定する処理条件決定ステップと、前記第１の処理条件に基づいて前記絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露ステップと、前記第２の処理条件に基づいて前記混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱する絶縁膜加熱ステップとを有することを特徴とする。
請求項８記載の固体撮像素子の製造方法は、請求項７記載の固体撮像素子の製造方法において、前記絶縁膜加熱ステップの後に前記絶縁膜の形状を測定する処理後形状測定ステップと、前記処理後形状測定ステップにおいて測定された形状と前記決定された膜厚とを比較して前記第１の処理条件及び前記第２の処理条件を変更する処理条件変更ステップとを、さらに備えることを特徴とする。
請求項９記載の固体撮像素子の製造方法は、請求項７又は８記載の固体撮像素子の製造方法において、前記第１の処理条件は、前記混合気体における前記アンモニアに対する前記弗化水素の体積流量比、及び前記所定の圧力の少なくとも１つであり、前記第２の処理条件は、前記所定の温度であることを特徴とする。
請求項１０記載の固体撮像素子の製造方法は、基板にマトリクス状に設けられた複数の光電変換素子と、前記複数の光電変換素子が設けられた前記基板上に形成された絶縁膜と、該光電変換素子に隣接して形成された、スイッチング素子と配線から構成される信号電荷転送電極と、該信号電荷転送電極上に形成された層間絶縁膜と、前記信号電荷転送電極上に前記層間絶縁膜を介して形成された金属膜からなる遮光膜とを備える固体撮像素子の製造方法であって、前記遮光膜を形成すべく前記金属膜を成膜する金属膜成膜ステップと、前記成膜した金属膜に前記遮光膜を形成するための所定のパターンのレジストを形成するレジストパターニングステップと、前記レジストを用いて前記金属膜、及び前記光電変換素子の直上近傍まで前記層間絶縁膜をドライエッチングによりパターニングして前記遮光膜及び孔をそれぞれ形成するパターニングステップと、前記レジストを除去するレジスト除去ステップと、前記遮光膜と前記孔により規定される凹部にシリコン窒化膜を成膜するシリコン窒化膜成膜ステップと、前記シリコン窒化膜より屈折率の低い透明な絶縁材を塗布して第１の絶縁層を形成する共に該第１の絶縁層を平坦化して平坦化膜を形成する平坦化膜形成ステップと、前記平坦化膜上にカラーフィルタを形成するカラーフィルタ形成ステップと、前記カラーフィルタ上に第２の絶縁層を形成する共に該第２の絶縁層を薄膜化して保護膜を形成する保護膜形成ステップとを備え、前記平坦化膜形成ステップ及び前記保護膜形成ステップが、前記第１の絶縁層及び前記第２の絶縁層を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露ステップと、前記混合気体の雰囲気に暴露された前記第１の絶縁層及び前記第２の絶縁層を所定の温度に加熱する絶縁膜加熱ステップとをそれぞれ有することを特徴とする。
請求項１１記載の固体撮像素子の製造方法は、受光する光に応じて信号電荷を発生する受光部を基板上に複数形成する受光部形成ステップと、前記受光部が形成された基板上に絶縁膜を形成する絶縁膜形成ステップと、前記複数の受光部で得られた信号電荷を転送する信号電荷転送部を形成する信号電荷転送部形成ステップと、前記信号電荷転送部上に導電性の遮光膜を形成する遮光膜形成ステップと、前記絶縁膜を介して前記複数の受光部上に、且つ直接前記遮光膜上にＣＶＤ法によってアモルファスシリコン系の薄膜からなる光透過電極を形成する光透過電極形成ステップとを備える固体撮像素子の製造方法であって、前記絶縁膜形成ステップは、前記絶縁膜を形成するために前記受光部が形成された基板上に絶縁材を塗布する絶縁材塗布ステップと、前記塗布された絶縁材を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露ステップと、前記混合気体の雰囲気に暴露された絶縁材を所定の温度に加熱する絶縁材加熱ステップとを有することを特徴とする。
請求項１２記載の薄膜デバイスの製造方法は、基板上に形成された同一形状パターンを有する複数のチップと、少なくとも表面に光学的に透明な絶縁性の薄膜とを備えるＣＣＤ用の薄膜デバイスの製造方法であって、前記薄膜を形成するために絶縁性の膜を成膜する膜形成ステップと、前記絶縁性の膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する膜暴露ステップと、前記混合気体の雰囲気に暴露された絶縁性の膜を所定の温度に加熱する膜加熱ステップと、前記複数のチップの各々における予め設定された検査箇所において前記加熱された絶縁性の膜に対して所定の条件に関する検査を行う膜検査ステップと、前記膜検査ステップにおいて前記各チップにおける前記検査箇所において前記絶縁性の膜が前記所定の条件を満たしている場合に前記薄膜デバイスを次の工程に移すために搬送する搬送ステップとを備えることを特徴とする。
請求項１３記載のプログラムは、基板の処理方法をコンピュータに実行させるプログラムであって、前記基板の備える絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露モジュールと、前記混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱する絶縁膜加熱モジュールとを有することを特徴とする。
請求項１４記載のプログラムは、固体撮像素子の製造方法をコンピュータに実行させるプログラムであって、前記固体撮像素子の基板の備える絶縁膜の所望の膜厚を決定する膜厚決定モジュールと、前記絶縁膜の形状を測定する処理前形状測定モジュールと、該測定された形状と前記決定された膜厚を比較して第１の処理条件及び第２の処理条件を決定する処理条件決定モジュールと、前記第１の処理条件に基づいて前記絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露モジュールと、前記第２の処理条件に基づいて前記混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱する絶縁膜加熱モジュールとを有することを特徴とする。
請求項１５記載のプログラムは、基板にマトリクス状に設けられた複数の光電変換素子と、前記複数の光電変換素子が設けられた前記基板上に形成された絶縁膜と、該光電変換素子に隣接して形成された、スイッチング素子と配線から構成される信号電荷転送電極と、該信号電荷転送電極上に形成された層間絶縁膜と、前記信号電荷転送電極上に前記層間絶縁膜を介して形成された金属膜からなる遮光膜とを備える固体撮像素子の製造方法をコンピュータに実行させるプログラムであって、前記遮光膜を形成すべく前記金属膜を成膜する金属膜成膜モジュールと、前記成膜した金属膜に前記遮光膜を形成するための所定のパターンのレジストを形成するレジストパターニングモジュールと、前記レジストを用いて前記金属膜、及び前記光電変換素子の直上まで前記層間絶縁膜をドライエッチングによりパターニングして前記遮光膜及び孔をそれぞれ形成するパターニングモジュールと、前記レジストを除去するレジスト除去モジュールと、前記遮光膜と前記孔により規定される凹部にシリコン窒化膜を成膜するシリコン窒化膜成膜モジュールと、前記シリコン窒化膜より屈折率の低い透明な絶縁材を塗布して第１の絶縁層を形成する共に該第１の絶縁層を平坦化して平坦化膜を形成する平坦化膜形成モジュールと、前記平坦化膜上にカラーフィルタを形成するカラーフィルタ形成モジュールと、前記カラーフィルタ上に第２の絶縁層を形成する共に該第２の絶縁層を薄膜化して保護膜を形成する保護膜形成モジュールとを備え、前記平坦化膜形成モジュール及び前記保護膜形成モジュールが、前記第１の絶縁層及び前記第２の絶縁層を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露モジュールと、前記混合気体の雰囲気に暴露された前記第１の絶縁層及び前記第２の絶縁層を所定の温度に加熱する絶縁膜加熱モジュールとをそれぞれ有することを特徴とする。
請求項１６記載のプログラムは、受光する光に応じて信号電荷を発生する受光部を基板上に複数形成する受光部形成モジュールと、前記受光部が形成された基板上に絶縁膜を形成する絶縁膜形成モジュールと、前記複数の受光部で得られた信号電荷を転送する信号電荷転送部を形成する信号電荷転送部形成モジュールと、前記信号電荷転送部上に導電性の遮光膜を形成する遮光膜形成モジュールと、前記絶縁膜を介して前記複数の受光部上に、且つ直接前記遮光膜上にＣＶＤ法によってアモルファスシリコン系の薄膜からなる光透過電極を形成する光透過電極形成モジュールとを備える固体撮像素子の製造方法をコンピュータに実行させるプログラムであって、前記絶縁膜形成モジュールは、前記絶縁膜を形成するために前記受光部が形成された基板上に絶縁材を塗布する絶縁材塗布モジュールと、前記塗布された絶縁材を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露モジュールと、前記混合気体の雰囲気に暴露された絶縁材を所定の温度に加熱する絶縁材加熱モジュールとを有することを特徴とする。
請求項１７記載のプログラムは、基板上に形成された同一形状パターンを有する複数のチップと、少なくとも表面に光学的に透明な絶縁性の薄膜とを備えるＣＣＤ用の薄膜デバイスの製造方法をコンピュータに実行させるプログラムであって、前記薄膜を形成するために絶縁性の膜を成膜する膜形成モジュールと、前記絶縁性の膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する膜暴露モジュールと、前記混合気体の雰囲気に暴露された絶縁性の膜を所定の温度に加熱する膜加熱モジュールと、前記複数のチップの各々における予め設定された検査箇所において前記加熱された絶縁性の膜に対して所定の条件に関する検査を行う膜検査モジュールと、前記膜検査モジュールにおいて前記各チップにおける前記検査箇所において前記絶縁性の膜が前記所定の条件を満たしている場合に前記薄膜デバイスを次の工程に移すために搬送する搬送モジュールとを備えることを特徴とする。
請求項１記載の固体撮像素子の製造方法及び請求項１１記載のプログラムによれば、固体撮像素子の基板の絶縁膜が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露された絶縁膜が所定の温度に加熱される。絶縁膜が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露されると、絶縁膜及び混合気体に基づいた生成物が生成され、上記混合気体の雰囲気に暴露された絶縁膜が所定の温度に加熱されると、上記生成された生成物が加熱されて気化する。この生成物の気化により、絶縁膜の上層を除去することができる。このとき、生成物の生成量、即ち絶縁膜の上層の除去量（膜厚）は混合気体のパラメータによって正確に制御することができる。加えて、混合気体への暴露及び加熱は、固体撮像素子の基板が備える各素子に損傷を与えることがない。したがって、基板から製造される固体撮像素子に損傷を与えることなく絶縁膜の除去量の制御を正確に行うことができる。これにより、絶縁膜を薄膜化することができる。
請求項２記載の固体撮像素子の製造方法によれば、基板にプラズマレスエッチング処理が施されるので、基板から製造される固体撮像素子において、ゲート電極に電荷が蓄積されないため、ゲート酸化膜の劣化や破壊を防止することができ、エネルギー粒子が固体撮像素子に照射されることがないため、固体撮像素子において打ち込みダメージ（結晶欠陥）の発生を防止することができ、さらに、プラズマに起因する予期せぬ化学反応が起こらないため、不純物の発生を防止することができ、これにより、基板に処理を施す処理室が汚染されるのを防止することができる。
請求項３記載の固体撮像素子の製造方法によれば、基板表面の物性の変化を抑制することができ、もって配線信頼性の低下を確実に防止することができる。
請求項４記載の固体撮像素子の製造方法によれば、絶縁膜の形状が測定され、該測定された形状に応じて混合気体におけるアンモニアに対する弗化水素の体積流量比、及び上記所定の圧力の少なくとも１つが決定されるので、絶縁膜の上層の除去量（膜厚）の制御をより正確に行うことができ、加えて絶縁膜の薄膜化処理の効率を向上させることができる。
請求項５記載の固体撮像素子の製造方法によれば、混合気体におけるアンモニアに対する弗化水素の体積流量比は１〜１／２であり、上記所定の圧力は６．７×１０−２〜４．０Ｐａであるので、生成物の生成を助長することができ、もって絶縁膜の上層の除去（薄膜化）を確実に行うことができる。
請求項６記載の固体撮像素子の製造方法によれば、所定の温度は８０〜２００℃であるので、生成物の気化を促進することができ、もって絶縁膜の上層の除去（薄膜化）を確実に行うことができる。
請求項７記載の固体撮像素子の製造方法及び請求項１４記載のプログラムによれば、固体撮像素子の基板の絶縁膜が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露された絶縁膜が所定の温度に加熱される。絶縁膜が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露されると、絶縁膜及び混合気体に基づいた生成物が生成され、上記混合気体の雰囲気に暴露された絶縁膜が所定の温度に加熱されると、上記生成された生成物が加熱されて気化する。この生成物の気化により、絶縁膜の上層を除去することができる。このとき、生成物の生成量、即ち絶縁膜の上層の除去量（膜厚）は混合気体のパラメータによって正確に制御することができる。加えて、混合気体への暴露及び加熱は、固体撮像素子の基板が備える各素子に損傷を与えることがない。したがって、基板から製造される固体撮像素子に損傷を与えることなく絶縁膜の除去量の制御を正確に行うことができる。これにより、絶縁膜を薄膜化することができる。
また、絶縁膜の形状を測定し、該測定された形状と決定された所望の膜厚を比較して第１の処理条件及び第２の処理条件を決定し、第１の処理条件に基づいて絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露し、第２の処理条件に基づいて混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱するので、絶縁膜の除去量の制御をより正確に行うことができ、もって絶縁膜をより薄膜化することができる。加えて、固体撮像素子の製造効率を向上させることができる。
請求項８記載の固体撮像素子の製造方法によれば、混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱した後に絶縁膜の形状を測定し、該測定された形状と決定された所望の膜厚とを比較して第１の処理条件及び第２の処理条件を変更するので、絶縁膜の除去量の制御をさらに正確に行うことができ、もって絶縁膜をさらに薄膜化することができる。
請求項９記載の固体撮像素子の製造方法によれば、第１の処理条件は、混合気体におけるアンモニアに対する弗化水素の体積流量比、及び所定の圧力の少なくとも１つであり、第２の処理条件は、所定の温度であるので、上述の請求項７、請求項８の効果を確実に奏することができる。
請求項１０記載の固体撮像素子の製造方法及び請求項１５記載のプログラムによれば、カラーフィルタが形成される平坦化膜を形成するために塗布された第１の絶縁層と、カラーフィルタ上に保護膜を形成するために塗布された第２の絶縁層とが所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露された第１及び第２の絶縁膜が所定の温度に加熱される。第１及び第２の絶縁膜が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露されると、第１及び第２の絶縁膜及び混合気体に基づいた生成物が生成され、上記混合気体の雰囲気に暴露された第１及び第２の絶縁膜が所定の温度に加熱されると、上記生成された生成物が加熱されて気化する。この生成物の気化により、第１及び第２の絶縁膜の上層を除去することができる。このとき、生成物の生成量、即ち第１及び第２の絶縁膜の上層の除去量（膜厚）は混合気体のパラメータによって正確に制御することができる。加えて、混合気体への暴露及び加熱は、固体撮像素子の各素子に損傷を与えることがない。したがって、固体撮像素子に損傷を与えることなく絶縁膜の除去量の制御を正確に行うことができる。これにより、絶縁膜を薄膜化することができる。
請求項１１記載の固体撮像素子の製造方法及び請求項１６記載のプログラムによれば、受光部が形成された基板上に絶縁膜を形成するために基板上に塗布された絶縁材が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露された絶縁材が所定の温度に加熱される。絶縁材が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露されると、絶縁材及び混合気体に基づいた生成物が生成され、上記混合気体の雰囲気に暴露された絶縁材が所定の温度に加熱されると、上記生成された生成物が加熱されて気化する。この生成物の気化により、絶縁材の上層を除去することができる。このとき、生成物の生成量、絶縁材の上層の除去量（膜厚）は混合気体のパラメータによって正確に制御することができる。加えて、混合気体への暴露及び加熱は、固体撮像素子の各素子に損傷を与えることがない。したがって、固体撮像素子に損傷を与えることなく絶縁膜の除去量の制御を正確に行うことができる。これにより、絶縁膜を薄膜化することができる。
請求項１２記載の薄膜デバイスの製造方法及び請求項１７記載のプログラムによれば、ＣＣＤ用の薄膜デバイスの薄膜を形成するために成膜された絶縁性の膜が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露された絶縁性の膜が所定の温度に加熱される。絶縁性の膜が所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露されると、絶縁性の膜及び混合気体に基づいた生成物が生成され、上記混合気体の雰囲気に暴露された絶縁性の膜が所定の温度に加熱されると、上記生成された生成物が加熱されて気化する。この生成物の気化により、絶縁性の膜の上層を除去することができる。このとき、生成物の生成量、絶縁性の膜の上層の除去量（膜厚）は混合気体のパラメータによって正確に制御することができる。加えて、混合気体への暴露及び加熱は、ＣＣＤ用の薄膜デバイスの各素子に損傷を与えることがない。したがって、薄膜デバイスの各素子に損傷を与えることなく絶縁膜の除去量の制御を正確に行うことができる。これにより、絶縁膜を薄膜化することができる。また、複数のチップの各々における予め設定された検査箇所において加熱された絶縁性の膜に対して所定の条件に関する検査を行い、各チップにおける検査箇所において絶縁性の膜が所定の条件を満たしている場合に、薄膜デバイスを次の工程に移すので、ＣＣＤの良品率を向上させることができる。
以下、本発明の実施の形態について図面を参照しながら説明する。
まず、本発明の実施の形態に係る基板の処理方法について説明する。
図１は、本実施の形態に係る基板の処理方法が適用される基板処理装置の概略構成を示す平面図である。
図１において、基板処理装置１０は、電子デバイス用のウエハ（以下、単に「ウエハ」という。）（基板）Ｗに反応性イオンエッチング（以下、「ＲＩＥ」という。）処理を施す第１のプロセスシップ１１と、該第１のプロセスシップ１１と平行に配置され、ウエハＷに後述するＣＯＲ（Chemical Oxide Removal）処理及びＰＨＴ（Post Heat Treatment）処理を施す第２のプロセスシップ１２と、第１のプロセスシップ１１及び第２のプロセスシップ１２がそれぞれ接続された矩形状の共通搬送室としてのローダーユニット１３とを備える。
ローダーユニット１３には、上述した第１のプロセスシップ１１及び第２のプロセスシップ１２の他、２５枚のウエハＷを収容する容器としてのフープ（Front Opening Unified Pod）１４がそれぞれ載置される３つのフープ載置台１５と、フープ１４から搬出されたウエハＷの位置をプリアライメントするオリエンタ１６と、ウエハＷの表面状態を計測する第１及び第２のＩＭＳ（Integrated Metrology System、Therma-Wave, Inc.）１７，１８とが接続されている。
第１のプロセスシップ１１及び第２のプロセスシップ１２は、ローダーユニット１３の長手方向における側壁に接続されると共にローダーユニット１３を挟んで３つのフープ載置台１５と対向するように配置され、オリエンタ１６はローダーユニット１３の長手方向に関する一端に配置され、第１のＩＭＳ１７はローダーユニット１３の長手方向に関する他端に配置され、第２のＩＭＳ１８は３つのフープ載置台１５と並列に配置される。
ローダーユニット１３は、内部に配置された、ウエハＷを搬送するスカラ型デュアルアームタイプの搬送アーム機構１９と、各フープ載置台１５に対応するように側壁に配置されたウエハＷの投入口としての３つのロードポート２０とを有する。搬送アーム機構１９は、フープ載置台１５に載置されたフープ１４からウエハＷをロードポート２０経由で取り出し、該取り出したウエハＷを第１のプロセスシップ１１、第２のプロセスシップ１２、オリエンタ１６、第１のＩＭＳ１７や第２のＩＭＳ１８へ搬出入する。
第１のＩＭＳ１７は光学系のモニタであり、搬入されたウエハＷを載置する載置台２１と、該載置台２１に載置されたウエハＷを指向する光学センサ２２とを有し、ウエハＷの表面形状、例えば、表面層の膜厚、及び配線溝やゲート電極等のＣＤ（Critical Dimension）値を測定する。第２のＩＭＳ１８も光学系のモニタであり、第１のＩＭＳ１７と同様に、載置台２３と光学センサ２４とを有し、ウエハＷの表面におけるパーティクル数を計測する。
第１のプロセスシップ１１は、ウエハＷにＲＩＥ処理を施す第１の真空処理室としての第１のプロセスユニット２５と、該第１のプロセスユニット２５にウエハＷを受け渡すリンク型シングルピックタイプの第１の搬送アーム２６を内蔵する第１のロード・ロックユニット２７とを有する。
第１のプロセスユニット２５は、円筒状の処理室容器（チャンバ）と、該チャンバ内に配置された上部電極及び下部電極を有し、該上部電極及び下部電極の間の距離はウエハＷにＲＩＥ処理を施すための適切な間隔に設定されている。また、下部電極はウエハＷをクーロン力等によってチャックするＥＳＣ３９をその頂部に有する。
第１のプロセスユニット２５では、チャンバ内部に処理ガスを導入し、上部電極及び下部電極間に電界を発生させることによって導入された処理ガスをプラズマ化してイオン及びラジカルを発生させ、該イオン及びラジカルによってウエハＷにＲＩＥ処理を施す。
第１のプロセスシップ１１では、ローダーユニット１３の内部圧力は大気圧に維持される一方、第１のプロセスユニット２５の内部圧力は真空に維持される。そのため、第１のロード・ロックユニット２７は、第１のプロセスユニット２５との連結部に真空ゲートバルブ２９を備えると共に、ローダーユニット１３との連結部に大気ゲートバルブ３０を備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。
第１のロード・ロックユニット２７の内部には、略中央部に第１の搬送アーム２６が設置され、該第１の搬送アーム２６より第１のプロセスユニット２５側に第１のバッファ３１が設置され、第１の搬送アーム２６よりローダーユニット１３側には第２のバッファ３２が設置される。第１のバッファ３１及び第２のバッファ３２は、第１の搬送アーム２６の先端部に配置されたウエハＷを支持する支持部（ピック）３３が移動する軌道上に配置され、ＲＩＥ処理が施されたウエハＷを一時的に支持部３３の軌道の上方に待避させることにより、ＲＩＥ未処理のウエハＷとＲＩＥ処理済みのウエハＷとの第１のプロセスユニット２５における円滑な入れ換えを可能とする。
第２のプロセスシップ１２は、ウエハＷにＣＯＲ処理を施す第２の真空処理室としての第２のプロセスユニット３４と、該第２のプロセスユニット３４に真空ゲートバルブ３５を介して接続された、ウエハＷにＰＨＴ処理を施す第３の真空処理室としての第３のプロセスユニット３６と、第２のプロセスユニット３４及び第３のプロセスユニット３６にウエハＷを受け渡すリンク型シングルピックタイプの第２の搬送アーム３７を内蔵する第２のロード・ロックユニット４９とを有する。
図２は、図１における第２のプロセスユニットの断面図であり、図２（Ａ）は図１における線II−IIに沿う断面図であり、図２（Ｂ）は図２（Ａ）におけるＡ部の拡大図である。
図２（Ａ）において、第２のプロセスユニット３４は、円筒状の処理室容器（チャンバ）３８と、該チャンバ３８内に配置されたウエハＷの載置台としてのＥＳＣ３９と、チャンバ３８の上方に配置されたシャワーヘッド４０と、チャンバ３８内のガス等を排気するＴＭＰ（Turbo Molecular Pump）４１と、チャンバ３８及びＴＭＰ４１の間に配置され、チャンバ３８内の圧力を制御する可変式バタフライバルブとしてのＡＰＣ（Automatic Pressure Control）バルブ４２とを有する。
ＥＳＣ３９は、内部に直流電圧が印加される電極板（図示しない）を有し、直流電圧により発生するクーロン力又はジョンソン・ラーベック(Johnsen-Rahbek)力によってウエハＷを吸着して保持する。また、ＥＳＣ３９は調温機構として冷媒室（図示しない）を有する。この冷媒室には所定温度の冷媒、例えば、冷却水やガルデン液が循環供給され、当該冷媒の温度によってＥＳＣ３９の上面に吸着保持されたウエハＷの処理温度が制御される。さらに、ＥＳＣ３９は、ＥＳＣ３９の上面とウエハＷの裏面との間に伝熱ガス（ヘリウムガス）を満遍なく供給する伝熱ガス供給系統（図示しない）を有する。伝熱ガスは、ＣＯＲ処理の間、冷媒によって所望の指定温度に維持されたＥＳＣ３９とウエハＷとの熱交換を行い、ウエハＷを効率よく且つ均一に冷却する。
また、ＥＳＣ３９は、その上面から突出自在なリフトピンとしての複数のプッシャーピン５６を有し、これらのプッシャーピン５６は、ウエハＷがＥＳＣ３９に吸着保持されるときにはＥＳＣ３９に収容され、ＣＯＲ処理が施されたウエハＷをチャンバ３８から搬出するときには、ＥＳＣ３９の上面から突出してウエハＷを上方へ持ち上げる。
シャワーヘッド４０は２層構造を有し、下層部４３及び上層部４４のそれぞれに第１のバッファ室４５及び第２のバッファ室４６を有する。第１のバッファ室４５及び第２のバッファ室４６はそれぞれガス通気孔４７，４８を介してチャンバ３８内に連通する。すなわち、シャワーヘッド４０は、第１のバッファ室４５及び第２のバッファ室４６にそれぞれ供給されるガスのチャンバ３８内への内部通路を有する、階層状に積み重ねられた２つの板状体（下層部４３、上層部４４）からなる。
ウエハＷにＣＯＲ処理を施す際、第１のバッファ室４５にはＮＨ３（アンモニア）ガスが後述するアンモニアガス供給管５７から供給され、該供給されたアンモニアガスはガス通気孔４７を介してチャンバ３８内へ供給されると共に、第２のバッファ室４６にはＨＦ（弗化水素）ガスが後述する弗化水素ガス供給管５８から供給され、該供給された弗化水素ガスはガス通気孔４８を介してチャンバ３８内へ供給される。
また、シャワーヘッド４０はヒータ（図示しない）、例えば、加熱素子を内蔵する。この加熱素子は、好ましくは、上層部４４上に配置されて第２のバッファ室４６内の弗化水素ガスの温度を制御する。
また、図２（Ｂ）に示すように、ガス通気孔４７，４８におけるチャンバ３８内への開口部は末広がり状に形成される。これにより、アンモニアガスや弗化水素ガスをチャンバ３８内へ効率よく拡散することができる。さらに、ガス通気孔４７，４８は断面がくびれ形状を呈するので、チャンバ３８で発生した堆積物がガス通気孔４７，４８、引いては、第１のバッファ室４５や第２のバッファ室４６へ逆流するのを防止することができる。なお、ガス通気孔４７，４８は螺旋状の通気孔であってもよい。
この第２のプロセスユニット３４は、チャンバ３８内の圧力と、アンモニアガス及び弗化水素ガスの体積流量比を調整することによってウエハＷにＣＯＲ処理を施す。また、この第２のプロセスユニット３４は、チャンバ３８内において初めてアンモニアガス及び弗化水素ガスが混合するように設計されている（ポストミックス設計）ため、チャンバ３８内に上記２種類のガスが導入されるまで、該２種類のガスが混合するのを防止して、弗化水素ガスとアンモニアガスとがチャンバ３８内への導入前に反応するのを防止する。
また、第２のプロセスユニット３４では、チャンバ３８の側壁がヒータ（図示しない）、例えば、加熱素子を内蔵し、チャンバ３８内の雰囲気温度が低下するのを防止する。これにより、ＣＯＲ処理の再現性を向上することができる。また、側壁内の加熱素子は、側壁の温度を制御することによってチャンバ３８内に発生した副生成物が側壁の内側に付着するのを防止する。
図１に戻り、第３のプロセスユニット３６は、筐体状の処理室容器（チャンバ）５０と、該チャンバ５０内に配置されたウエハＷの載置台としてのステージヒータ５１と、該ステージヒータ５１の周りに配置され、ステージヒータ５１に載置されたウエハＷを上方に持ち上げるバッファアーム５２と、チャンバ内及び外部雰囲気を遮断する開閉自在な蓋としてのＰＨＴチャンバリッド（図示しない）とを有する。
ステージヒータ５１は、表面に酸化皮膜が形成されたアルミからなり、内蔵された電熱線等によって載置されたウエハＷを所定の温度まで加熱する。具体的には、ステージヒータ５１は載置したウエハＷを少なくとも１分間に亘って１００〜２００℃、好ましくは約１３５℃まで直接加熱する。
ＰＨＴチャンバリッドにはシリコンゴム製のシートヒータが配される。また、チャンバ５０の側壁にはカートリッジヒータ（図示しない）が内蔵され、該カートリッジヒータはチャンバ５０の側壁の壁面温度を２５〜８０℃に制御する。これにより、チャンバ５０の側壁に副生成物が付着するのを防止し、付着した副生成物に起因するパーティクルの発生を防止してチャンバ５０のクリーニング周期を延伸する。なお、チャンバ５０の外周は熱シールドによって覆われている。
ウエハＷを上方から加熱するヒータとして、上述したシートヒータの代わりに、紫外線放射（UV radiation）ヒータを配してもよい。紫外線放射ヒータとしては、波長１９０〜４００ｎｍの紫外線を放射する紫外線ランプ等が該当する。
バッファアーム５２は、ＣＯＲ処理が施されたウエハＷを一時的に第２の搬送アーム３７における支持部５３の軌道の上方に待避させることにより、第２のプロセスユニット３４や第３のプロセスユニット３６におけるウエハＷの円滑な入れ換えを可能とする。
この第３のプロセスユニット３６は、ウエハＷの温度を調整することによってウエハＷにＰＨＴ処理を施す。
第２のロード・ロックユニット４９は、第２の搬送アーム３７を内蔵する筐体状の搬送室（チャンバ）７０を有する。また、ローダーユニット１３の内部圧力は大気圧に維持される一方、第２のプロセスユニット３４及び第３のプロセスユニット３６の内部圧力は真空に維持される。そのため、第２のロード・ロックユニット４９は、第３のプロセスユニット３６との連結部に真空ゲートバルブ５４を備えると共に、ローダーユニット１３との連結部に大気ドアバルブ５５を備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。
図３は、図１における第２のプロセスシップの概略構成を示す斜視図である。
図３において、第２のプロセスユニット３４は、第１のバッファ室４５へアンモニアガスを供給するアンモニアガス供給管５７と、第２のバッファ室４６へ弗化水素ガスを供給する弗化水素ガス供給管５８と、チャンバ３８内の圧力を測定する圧力ゲージ５９と、ＥＳＣ３９内に配設された冷却系統に冷媒を供給するチラーユニット６０とを備える。
アンモニアガス供給管５７にはＭＦＣ（Mass Flow Controller）（図示しない）が設けられ、該ＭＦＣは第１のバッファ室４５へ供給するアンモニアガスの流量を調整すると共に、弗化水素ガス供給管５８にもＭＦＣ（図示しない）が設けられ、該ＭＦＣは第２のバッファ室４６へ供給する弗化水素ガスの流量を調整する。アンモニアガス供給管５７のＭＦＣと弗化水素ガス供給管５８のＭＦＣは協働して、チャンバ３８へ供給されるアンモニアガスと弗化水素ガスの体積流量比を調整する。
また、第２のプロセスユニット３４の下方には、ＤＰ（Dry Pump）（図示しない）に接続された第２のプロセスユニット排気系６１が配置される。第２のプロセスユニット排気系６１は、チャンバ３８とＡＰＣバルブ４２の間に配設された排気ダクト６２と連通する排気管６３と、ＴＭＰ４１の下方（排気側）に接続された排気管６４とを有し、チャンバ３８内のガス等を排気する。なお、排気管６４はＤＰの手前において排気管６３に接続される。
第３のプロセスユニット３６は、チャンバ５０へ窒素（Ｎ２）ガスを供給する窒素ガス供給管６５と、チャンバ５０内の圧力を測定する圧力ゲージ６６と、チャンバ５０内の窒素ガス等を排気する第３のプロセスユニット排気系６７とを備える。
窒素ガス供給管６５にはＭＦＣ（図示しない）が設けられ、該ＭＦＣはチャンバ５０へ供給される窒素ガスの流量を調整する。第３のプロセスユニット排気系６７は、チャンバ５０に連通すると共にＤＰに接続された本排気管６８と、該本排気管６８の途中に配されたＡＰＣバルブ６９と、本排気管６８からＡＰＣバルブ６９を回避するように分岐し、且つＤＰの手前において本排気管６８に接続される副排気管６８ａとを有する。ＡＰＣバルブ６９は、チャンバ５０内の圧力を制御する。
第２のロード・ロックユニット４９は、チャンバ７０へ窒素ガスを供給する窒素ガス供給管７１と、チャンバ７０内の圧力を測定する圧力ゲージ７２と、チャンバ７０内の窒素ガス等を排気する第２のロード・ロックユニット排気系７３と、チャンバ７０内を大気開放する大気連通管７４とを備える。
窒素ガス供給管７１にはＭＦＣ（図示しない）が設けられ、該ＭＦＣはチャンバ７０へ供給される窒素ガスの流量を調整する。第２のロード・ロックユニット排気系７３は１本の排気管からなり、該排気管はチャンバ７０に連通すると共に、ＤＰの手前において第３のプロセスユニット排気系６７における本排気管６８に接続される。また、第２のロード・ロックユニット排気系７３及び大気連通管７４はそれぞれ開閉自在な排気バルブ７５及びリリーフバルブ７６を有し、該排気バルブ７５及びリリーフバルブ７６は協働してチャンバ７０内の圧力を大気圧から所望の真空度までのいずれかに調整する。
図４は、図３における第２のロード・ロックユニットのユニット駆動用ドライエア供給系の概略構成を示す図である。
図４において、第２のロード・ロックユニット４９のユニット駆動用ドライエア供給系７７のドライエア供給先としては、大気ドアバルブ５５が有するスライドドア駆動用のドアバルブシリンダ、Ｎ２パージユニットとしての窒素ガス供給管７１が有するＭＦＣ、大気開放用のリリーフユニットとしての大気連通管７４が有するリリーフバルブ７６、真空引きユニットとしての第２のロード・ロックユニット排気系７３が有する排気バルブ７５、及び真空ゲートバルブ５４が有するスライドゲート駆動用のゲートバルブシリンダが該当する。
ユニット駆動用ドライエア供給系７７は、第２のプロセスシップ１２が備える本ドライエア供給管７８から分岐された副ドライエア供給管７９と、該副ドライエア供給管７９に接続された第１のソレノイドバルブ８０及び第２のソレノイドバルブ８１とを備える。
第１のソレノイドバルブ８０は、ドライエア供給管８２，８３，８４，８５の各々を介してドアバルブシリンダ、ＭＦＣ、リリーフバルブ７６及びゲートバルブシリンダに接続され、これらへのドライエアの供給量を制御することによって各部の動作を制御する。また、第２のソレノイドバルブ８１は、ドライエア供給管８６を介して排気バルブ７５に接続され、排気バルブ７５へのドライエアの供給量を制御することによって排気バルブ７５の動作を制御する。
なお、窒素ガス供給管７１におけるＭＦＣは窒素（Ｎ２）ガス供給系８７にも接続されている。
また、第２のプロセスユニット３４や第３のプロセスユニット３６も、上述した第２のロード・ロックユニット４９のユニット駆動用ドライエア供給系７７と同様の構成を有するユニット駆動用ドライエア供給系を備える。
図１に戻り、基板処理装置１０は、第１のプロセスシップ１１、第２のプロセスシップ１２及びローダーユニット１３の動作を制御するシステムコントローラと、ローダーユニット１３の長手方向に関する一端に配置されたオペレーションコントローラ８８とを備える。
オペレーションコントローラ８８は、例えばＬＣＤ（Liquid Crystal Display）からなる表示部を有し、該表示部は基板処理装置１０の各構成要素の動作状況を表示する。
また、図５に示すように、システムコントローラは、ＥＣ（Equipment Controller）８９と、３つのＭＣ（Module Controller）９０，９１，９２と、ＥＣ８９及び各ＭＣを接続するスイッチングハブ９３とを備える。該システムコントローラはＥＣ８９からＬＡＮ（Local Area Network）１７０を介して、基板処理装置１０が設置されている工場全体の製造工程を管理するＭＥＳ（Manufacturing Execution System）としてのＰＣ１７１に接続されている。ＭＥＳは、システムコントローラと連携して工場における工程に関するリアルタイム情報を基幹業務システム（図示しない）にフィードバックすると共に、工場全体の負荷等を考慮して工程に関する判断を行う。
ＥＣ８９は、各ＭＣを統括して基板処理装置１０全体の動作を制御する主制御部（マスタ制御部）である。また、ＥＣ８９は、ＣＰＵ、ＲＡＭ、ＨＤＤ等を有し、オペレーションコントローラ８８においてユーザ等によって指定されたウエハＷの処理方法、すなわち、レシピに対応するプログラムに応じてＣＰＵが、各ＭＣに制御信号を送信することにより、第１のプロセスシップ１１、第２のプロセスシップ１２及びローダーユニット１３の動作を制御する。
スイッチングハブ９３は、ＥＣ８９からの制御信号に応じてＥＣ８９の接続先としてのＭＣを切り替える。
ＭＣ９０，９１，９２は、それぞれ第１のプロセスシップ１１、第２のプロセスシップ１２及びローダーユニット１３の動作を制御する副制御部（スレーブ制御部）である。各ＭＣは、ＤＩＳＴ（Distribution）ボード９６によってＧＨＯＳＴネットワーク９５を介して各Ｉ／Ｏ（入出力）モジュール９７，９８，９９にそれぞれ接続される。ＧＨＯＳＴネットワーク９５は、ＭＣが有するＭＣボードに搭載されたＧＨＯＳＴ（General High-Speed Optimum Scalable Transceiver）と称されるＬＳＩによって実現されるネットワークである。ＧＨＯＳＴネットワーク９５には、最大で３１個のＩ／Ｏモジュールを接続可能であり、ＧＨＯＳＴネットワーク９５では、ＭＣがマスタに該当し、Ｉ／Ｏモジュールがスレーブに該当する。
Ｉ／Ｏモジュール９８は、第２のプロセスシップ１２における各構成要素（以下、「エンドデバイス」という。）に接続された複数のＩ／Ｏ部１００からなり、各エンドデバイスへの制御信号及び各エンドデバイスからの出力信号の伝達を行う。Ｉ／Ｏモジュール９８においてＩ／Ｏ部１００に接続されるエンドデバイスには、例えば、第２のプロセスユニット３４におけるアンモニアガス供給管５７のＭＦＣ、弗化水素ガス供給管５８のＭＦＣ、圧力ゲージ５９及びＡＰＣバルブ４２、第３のプロセスユニット３６における窒素ガス供給管６５のＭＦＣ、圧力ゲージ６６、ＡＰＣバルブ６９、バッファアーム５２及びステージヒータ５１、第２のロード・ロックユニット４９における窒素ガス供給管７１のＭＦＣ、圧力ゲージ７２及び第２の搬送アーム３７、並びにユニット駆動用ドライエア供給系７７における第１のソレノイドバルブ８０及び第２のソレノイドバルブ８１等が該当する。
なお、Ｉ／Ｏモジュール９７，９９は、Ｉ／Ｏモジュール９８と同様の構成を有し、第１のプロセスシップ１１に対応するＭＣ９０及びＩ／Ｏモジュール９７の接続関係、並びにローダーユニット１３に対応するＭＣ９２及びＩ／Ｏモジュール９９の接続関係も、上述したＭＣ９１及びＩ／Ｏモジュール９８の接続関係と同様の構成であるため、これらの説明を省略する。
また、各ＧＨＯＳＴネットワーク９５には、Ｉ／Ｏ部１００におけるデジタル信号、アナログ信号及びシリアル信号の入出力を制御するＩ／Ｏボード（図示しない）も接続される。
基板処理装置１０において、ウエハＷにＣＯＲ処理を施す際には、ＣＯＲ処理のレシピに対応するプログラムに応じてＥＣ８９のＣＰＵが、スイッチングハブ９３、ＭＣ９１、ＧＨＯＳＴネットワーク９５及びＩ／Ｏモジュール９８におけるＩ／Ｏ部１００を介して、所望のエンドデバイスに制御信号を送信することによって第２のプロセスユニット３４においてＣＯＲ処理を実行する。
具体的には、ＣＰＵが、アンモニアガス供給管５７のＭＦＣ及び弗化水素ガス供給管５８のＭＦＣに制御信号を送信することによってチャンバ３８におけるアンモニアガス及び弗化水素ガスの体積流量比を所望の値に調整し、ＴＭＰ４１及びＡＰＣバルブ４２に制御信号を送信することによってチャンバ３８内の圧力を所望の値に調整する。また、このとき、圧力ゲージ５９がチャンバ３８内の圧力値を出力信号としてＥＣ８９のＣＰＵに送信し、該ＣＰＵは送信されたチャンバ３８内の圧力値に基づいて、アンモニアガス供給管５７のＭＦＣ、弗化水素ガス供給管５８のＭＦＣ、ＡＰＣバルブ４２やＴＭＰ４１の制御パラメータを決定する。
また、ウエハＷにＰＨＴ処理を施す際には、ＰＨＴ処理のレシピに対応するプログラムに応じてＥＣ８９のＣＰＵが、所望のエンドデバイスに制御信号を送信することによって第３のプロセスユニット３６においてＰＨＴ処理を実行する。
具体的には、ＣＰＵが、窒素ガス供給管６５のＭＦＣ及びＡＰＣバルブ６９に制御信号を送信することによってチャンバ５０内の圧力を所望の値に調整し、ステージヒータ５１に制御信号を送信することによってウエハＷの温度を所望の温度に調整する。また、このとき、圧力ゲージ６６がチャンバ５０内の圧力値を出力信号としてＥＣ８９のＣＰＵに送信し、該ＣＰＵは送信されたチャンバ５０内の圧力値に基づいて、ＡＰＣバルブ６９や窒素ガス供給管６５のＭＦＣの制御パラメータを決定する。
図５のシステムコントローラでは、複数のエンドデバイスがＥＣ８９に直接接続されることなく、該複数のエンドデバイスに接続されたＩ／Ｏ部１００がモジュール化されてＩ／Ｏモジュールを構成し、該Ｉ／ＯモジュールがＭＣ及びスイッチングハブ９３を介してＥＣ８９に接続されるため、通信系統を簡素化することができる。
また、ＥＣ８９のＣＰＵが送信する制御信号には、所望のエンドデバイスに接続されたＩ／Ｏ部１００のアドレス、及び当該Ｉ／Ｏ部１００を含むＩ／Ｏモジュールのアドレスが含まれているため、スイッチングハブ９３は制御信号におけるＩ／Ｏモジュールのアドレスを参照し、ＭＣのＧＨＯＳＴが制御信号におけるＩ／Ｏ部１００のアドレスを参照することによって、スイッチングハブ９３やＭＣがＣＰＵに制御信号の送信先の問い合わせを行う必要を無くすことができ、これにより、制御信号の円滑な伝達を実現することができる。
ところで、先に述べたように、固体撮像素子の集光性を向上させるため、製造の際の位置精度を向上させるためには、絶縁膜（ＳｉＯ２膜）を薄膜化することが必要である。また、絶縁膜の薄膜化において固体撮像素子に損傷を与えることを防止する必要がある。
本実施の形態に係る基板の処理方法は、これに対応して、固体撮像素子に損傷を与えることなく絶縁膜を薄膜化すべく、ウエハＷにＣＯＲ処理とＰＨＴ処理を施す。
ＣＯＲ処理は、被処理体の酸化膜とガス分子を化学反応させて生成物を生成する処理であり、ＰＨＴ処理は、ＣＯＲ処理が施された被処理体を加熱して、ＣＯＲ処理の化学反応によって被処理体に生成した生成物を気化・熱酸化（Thermal Oxidation）させて被処理体から除去する処理である。以上のように、ＣＯＲ処理及びＰＨＴ処理、特に、ＣＯＲ処理は、プラズマを用いず且つ水成分を用いずに被処理体の酸化膜を除去する処理であるため、プラズマレスエッチング処理及びドライクリーニング処理（乾燥洗浄処理）に該当する。
本実施の形態に係る基板の処理方法では、ガスとしてアンモニアガス及び弗化水素ガスを用いる。ここで、弗化水素ガスはＳｉＯ２層の腐食を促進し、アンモニアガスは、酸化膜と弗化水素ガスとの反応を必要に応じて制限し、最終的には停止させるための反応副生成物（By-product）を合成する。具体的には、ＣＯＲ処理及びＰＨＴ処理において以下の化学反応を利用することにより、ＳｉＯ２からなる絶縁膜の上層を除去して絶縁膜の膜厚を所望の膜厚にする。
（ＣＯＲ処理）
ＳｉＯ２＋４ＨＦ → ＳｉＦ４＋２Ｈ２Ｏ↑
ＳｉＦ４＋２ＮＨ３＋２ＨＦ → （ＮＨ４）２ＳｉＦ６
（ＰＨＴ処理）
（ＮＨ４）２ＳｉＦ６ → ＳｉＦ４↑＋２ＮＨ３↑＋２ＨＦ↑
上述した化学反応を利用したＣＯＲ処理及びＰＨＴ処理は、以下の特性を有することが本発明者によって確認されている。尚、ＰＨＴ処理においては、Ｎ２及びＨ２も若干量発生する。
１）熱酸化膜の選択比（除去速度）が高い。
具体的には、ＣＯＲ処理及びＰＨＴ処理は、熱酸化膜の選択比が高い一方、ポリシリコンの選択比が低い。したがって、熱酸化膜であるＳｉＯ２膜からなる絶縁膜の表層やＳｉＯ２膜と同様の特性を有する疑似ＳｉＯ２層を効率よく除去することができる。尚、この疑似ＳｉＯ２層は「変質層」や「犠牲層」とも称される。
２）表層等が除去された絶縁膜の表面における自然酸化膜の成長速度が遅い。
具体的には、ウエットエッチングによって上層が除去された絶縁膜の表面においては、厚さ３Åの自然酸化膜の成長時間が１０分であるのに対し、ＣＯＲ処理及びＰＨＴ処理によって上層が除去された絶縁膜の表面においては、厚さ３Åの自然酸化膜の成長時間は２時間以上である。したがって、電子デバイスの製造工程において不要な酸化膜が発生することがなく、電子デバイスの信頼性を向上させることができる。
３）ドライ環境において反応が進行する。
具体的には、ＣＯＲ処理において水を反応に用いることはなく、また、ＣＯＲ処理によって発生した水もＰＨＴ処理によって気化されるため、上層が除去された絶縁膜の表面にＯＨ基が配されることがない。したがって、絶縁膜の表面が親水性になることがなく、もって該表面は吸湿することがないため、電子デバイスの配線信頼性の低下を防止することができる。
４）生成物の生成量は所定時間が経過すると飽和する。
具体的には、所定時間が経過すると、それ以後、絶縁層をアンモニアガス及び弗化水素ガスの混合気体に暴露し続けても、生成物の生成量は増加しない。また、生成物の生成量は、混合気体の分圧、体積流量比等の混合気体のパラメータや、チャンバ３８内の圧力やステージヒータ５１における加熱温度等のパラメータによって決定される。したがって、絶縁膜の除去量の制御を正確且つ容易に行うことができる。
５）パーティクルの発生が非常に少ない。
具体的には、第２のプロセスユニット３４及び第３のプロセスユニット３６において、２０００枚のウエハＷにおける絶縁膜の上層の除去を実行しても、チャンバ３８やチャンバ５０の内壁等にパーティクルの付着がほとんど観測されない。したがって、電子デバイスにおいてパーティクルを介した配線の短絡等が発生することがなく、電子デバイスの信頼性を向上させることができる。
次いで、本実施の形態に係る基板の処理方法について説明する。
本処理においては、電子デバイスの製造工程において、ＳｉＯ２によって形成される絶縁膜の膜厚を所望の厚さにエッチングする処理を行う。具体的には、電子デバイスとしてのＣＣＤセンサの製造工程において、カラーフィルタが形成される平坦化膜やカラーフィルタの保護膜を所望の膜厚にエッチングする処理を行う。
図６は、本実施の形態に係る基板の処理方法が適用されるＣＣＤセンサの概略構成を示す図であり、図６（Ａ）は、ＣＣＤセンサにおいてウエハＷ上の素子を説明する図であり、図６（Ｂ）は、ＣＣＤセンサの部分断面図である。
図６（Ａ）に示すように、ＣＣＤセンサ２００は、ウエハＷと、ウエハＷ上にマトリックス状に設けられた複数の受光部としての光電変換素子（チップ）２１０と、光電変換素子２１０の図中縦方向の各列に沿って設けられた複数の垂直転送レジスタ部２２０と、垂直転送レジスタ部２２０の図中上方において光電変換素子２１０の図中横方向の列に沿って設けられた水平転送レジスタ部２３０と、水平転送レジスタ部２３０に接続された出力部２４０とを備える。
光電変換素子２１０は、例えばフォトダイオードの構成を有しており、受光面から入射した光をその光量に対応した信号電荷に変換する。垂直転送レジスタ部２２０は、図示しないスイッチング素子と配線とを有し、各光電変換素子２１０に蓄積された信号電荷を図示しない読出しゲート部を介して受信して垂直方向に転送する。水平転送レジスタ部２３０は、垂直転送レジスタ部２２０から受信した信号電荷を水平方向に転送して出力部２４０に送信する。出力部２４０は、水平転送レジスタ部２３０から受信した信号電荷を画像信号として出力する。
また、図６（Ｂ）に示すように、ウエハＷ上にはＳｉＯ２酸化膜からなる絶縁膜２５１が形成されており、垂直転送レジスタ部２２０は、絶縁膜２５１上に形成された転送電極（信号電荷転送部）２２１と、層間絶縁膜２２２を介して転送電極２２１を覆うように形成されたアルミニウム等の金属からなる遮光膜２２３とを備える。また、ＣＣＤセンサ２００は、光電変換素子２１０及び垂直転送レジスタ部２２０を覆うようにウエハＷ上に形成されたＳｉ３Ｎ４からなる保護膜としてのシリコン窒化膜２５２と、シリコン窒化膜２５２を覆うように形成されていると共に上面が平坦化されたシリコン窒化膜２５２より屈折率が低い絶縁材料（ＳｉＯ２）からなる平坦化膜２５３と、平坦化膜２５３上に形成された緑色カラーフィルタ２５５、赤色カラーフィルタ２５６、及び青色カラーフィルタ２５７からなるカラーフィルタ２５４と、カラーフィルタ２５４上に形成された絶縁材料（ＳｉＯ２）からなる保護膜２５８と、保護膜２５８上に形成されたマイクロレンズ２５９とを備える。
図７は、本実施の形態に係る基板の処理方法を示す図である。
以降においては、図６に示すＣＣＤセンサ２００における平坦化膜２５３を形成するために、本処理が実行される場合について説明する。保護膜２５８を形成する場合においても本処理が実行されるが、平坦化膜２５３を形成するときと同様に処理されるので説明を省略する。
まず、本処理に先立って、光電変換素子２１０がマトリックス状に形成されたウエハＷ上に絶縁膜２５１を成膜し、ポリシリコンやアモルファスシリコン等の導電性材料からなる導電性膜を成膜し、転送電極２２１を形成すべく所定のパターンにフォトレジスト層を形成する。次いで、このフォトレジスト層をマスクとして用いてＲＩＥ処理によって導電性膜をエッチングし、転送電極２２１を形成する。
次いで、層間絶縁膜２２２を形成すべく絶縁膜を成膜して、同様にフォトレジスト層をマスクとして用いて絶縁膜をＲＩＥ処理によってエッチングし、層間絶縁膜２２２を形成する。次いで、遮光膜２２３を形成すべく導電性金属膜を成膜して、同様にフォトレジスト層をマスクとして用いて金属膜及び光電変換素子２１０の直上近傍まで絶縁膜２５１をＲＩＥ処理によってエッチングして、遮光膜２２３及び孔２５１ａを形成する。そして、Ｓｉ３Ｎ４からなるのシリコン窒化膜２５２を全面に形成し、ＳｉＯ２からなる所定の厚さの絶縁膜２６１を全面に形成する（図７（Ａ）参照）。絶縁膜２６１は、本基板の処理によって所望の厚さの平坦化膜２５３が形成されるように、平坦化膜２５３の所望の厚さより厚い膜厚となるように形成されている。
まず、上述の所望の厚さの平坦化膜２５３を形成するために絶縁膜２６１が形成されたウエハＷ（図７（Ａ）参照）を第２のプロセスユニット３４のチャンバ３８に収容し、該チャンバ３８内の圧力を所定の圧力に調整し、チャンバ３８内にアンモニアガス、弗化水素ガス及び希釈ガスとしてのアルゴン（Ａｒ）ガスを導入して、チャンバ３８内をこれらから成る混合気体の雰囲気とし、絶縁膜２６１を所定の圧力下において混合気体の雰囲気に暴露する（絶縁膜暴露ステップ）（図７（Ｂ）参照）。これにより、絶縁膜２６１を形成するＳｉＯ２が、アンモニアガス及び弗化水素ガスから錯体構造を有する生成物を生成して絶縁膜２６１の上層を生成物からなる生成物層２６２に変質させる（図７（Ｃ）参照）。
次いで、生成物層２６２が形成されたウエハＷを第３のプロセスユニット３６のチャンバ５０内のステージヒータ５１上に載置し、該チャンバ５０内の圧力を所定の圧力に調整し、チャンバ５０内に窒素ガスを導入して粘性流を生じさせ、ステージヒータ５１によってウエハＷを所定の温度に加熱する（絶縁膜加熱ステップ）。このとき、熱によって生成物層２６２の生成物の錯体構造が分解し、生成物は四弗化珪素（ＳｉＦ４）、アンモニア、弗化水素に分離して気化する（図７（Ｄ）参照）。気化したこれらの分子は粘性流に巻き込まれて第３のプロセスユニット排気系６７によってチャンバ５０から排出される。これにより、絶縁膜２６１は上層が除去されて所望の厚さの平坦化膜２５３が形成される（図７（Ｅ）参照）。
上述の処理において、形成する平坦化膜２５３の膜厚は、生成物層２６２の厚さによって決定される。生成物の生成量は、アンモニアガス及び弗化水素ガスの混合気体の分圧やアンモニアガスに対する弗化水素ガスの体積流量比等の混合気体のパラメータ、チャンバ３８内の圧力やステージヒータ５１に載置されたウエハＷの加熱温度等のパラメータによって決定される。このため、生成物層２６２の厚さは、上述の混合気体のパラメータ等を制御することによって容易に調整することができる。したがって、混合気体の圧力や体積流量比等の混合気体のパラメータ等を制御することによって、平坦化膜２５３を所望の厚さに正確に形成することができる。これにより、ＣＣＤセンサ２００において、平坦化膜２５３を薄膜化することができる。
生成物層２６２の厚さの調整、即ち平坦化膜２５３の膜厚の制御方法について具体的に説明する。まず、ウエハＷにＣＯＲ処理を施す前に、絶縁膜２６１の表面形状、例えば、膜厚のＣＤ値を測定する（処理前形状測定ステップ）。次いで、ＥＣ８９のＣＰＵが、測定された表面形状の測定値と予め設定しておいた平坦化膜２５３の所望とする膜厚を比較して、絶縁膜２６１の表面形状及び平坦化膜２５３の所望とする膜厚に対する絶縁膜２６１の上層の除去量との関係を示す除去量データに基づいて、ＣＯＲ処理条件パラメータ（第１の処理条件）及びＰＨＴ処理条件パラメータ（第２の処理条件）を決定する（処理条件決定ステップ）。上述の除去量データは、例えば実験により予め設定されており、この除去量データ及び平坦化膜２５３の所望とする膜厚のデータは、予めＥＣ８９の記憶部に記憶されている。また上述のように、ＣＯＲ処理条件パラメータとしては、アンモニアガス及び弗化水素ガスの混合気体の分圧やアンモニアガスに対する弗化水素ガスの体積流量比等の混合気体のパラメータ、チャンバ３８内の圧力等があり、ＰＨＴ処理条件パラメータとしては、ステージヒータ５１に載置されたウエハＷの加熱温度等がある。これにより、絶縁膜２６１の上層の除去量（生成物層２６２の膜厚の成長量）の制御を正確に行うことができ、したがって、平坦化膜２５３を所望の厚さに正確に形成することができ、平坦化膜２５３を薄膜化することができる。また、平坦化膜２５３の薄膜化の効率を向上させることができる。
次いで、ＣＯＲ処理及びＰＨＴ処理後の縁膜２６１の表面形状を測定し（処理後形状測定ステップ）。ＥＣ８９のＣＰＵが、測定された表面形状の測定値と平坦化膜２５３の所望とする膜厚を比較し、上述の除去量データに基づいて、上述のように決定されたＣＯＲ処理条件パラメータ及びＰＨＴ処理条件パラメータを変更する（処理条件変更ステップ）。これにより、絶縁膜２６１の上層の除去量の制御をさらに正確に行うことができ、したがって、平坦化膜２５３を所望の厚さにさらに正確に形成することができ、平坦化膜２５３をより薄膜化することができる。また、平坦化膜２５３の薄膜化の効率をより向上させることができる。
また、ウエハＷにＣＯＲ処理を施す前に、絶縁膜２６１の表面形状、例えば、膜厚のＣＤ値を測定し、測定された表面形状の測定値に応じて、ＥＣ８９のＣＰＵが、絶縁膜２６１の表面形状と絶縁膜２６１の上層の除去量に関連する処理条件パラメータとの所定の関係に基づいて、ＣＯＲ処理又はＰＨＴ処理における処理条件パラメータの値を決定するのも好ましい。これにより、絶縁膜２６１の上層の除去量（生成物層２６２の膜厚の成長量）の制御を正確に行うことができ、したがって、平坦化膜２５３を所望の厚さに正確に形成することができ、平坦化膜２５を薄膜化することができる。また、平坦化膜２５３の薄膜化の効率を向上させることができる。
上記所定の関係は、複数のウエハＷを処理するロットの初期において、第１のＩＭＳ１７によって測定されたＣＯＲ処理及びＰＨＴ処理を施す前及び施した後における絶縁膜２６１の表面形状の差、すなわち、ＣＯＲ処理及びＰＨＴ処理による絶縁膜２６１の上層の除去量と、このときのＣＯＲ処理及びＰＨＴ処理における処理条件パラメータとに基づいて設定される。処理条件パラメータとしては、上述のように、アンモニアガス及び弗化水素ガスの混合気体の圧力やアンモニアガスに対する弗化水素ガスの体積流量比、チャンバ３８内の所定の圧力やステージヒータ５１に載置されたウエハＷの加熱温度等が該当する。このようにして設定された所定の関係はＥＣ８９のＨＤＤ等に格納され、ロットの初期以降におけるウエハＷの処理において上述のように処理条件パラメータとして参照される。
また、或るウエハＷのＣＯＲ処理及びＰＨＴ処理を施す前及び施した後における絶縁膜２６１の表面形状の差に基づいて、当該ウエハＷに再度ＣＯＲ処理及びＰＨＴ処理を施すか否かを決定してもよく、さらに、再度ＣＯＲ処理及びＰＨＴ処理を施す場合には、ＥＣ８９のＣＰＵが、当該ウエハＷのＣＯＲ処理及びＰＨＴ処理を施した後における絶縁膜２６１の表面形状に応じて、上記所定の関係に基づいてＣＯＲ処理及びＰＨＴ処理の条件パラメータを決定してもよい。
さらに、第１のＩＭＳ１７によって測定されたＣＯＲ処理及びＰＨＴ処理を施した後における絶縁膜２６１の表面形状を、光電変換素子２１０の各々において予め設定された測定点において測定し、全ての測定点において所望の膜厚まで絶縁膜２６１が除去された場合のみ、ウエハＷを次の工程に移すために搬送するようにしてもよい。これにより、ＣＣＤセンサ２００の良品率を向上させることができる。
第２のプロセスユニット３４において、弗化水素ガスは水分と反応しやすいため、チャンバ３８におけるアンモニアガスの体積を弗化水素ガスの体積より多く設定するのが好ましく、また、チャンバ３８における水分子はできるだけ除去するのが好ましい。具体的には、チャンバ３８内の混合気体におけるアンモニアガスに対する弗化水素ガスの体積流量（ＳＣＣＭ）比は１〜１／２であるのが好ましく、また、チャンバ３８内の所定の圧力は６．７×１０−２〜４．０Ｐａ（０．５〜３０ｍＴｏｒｒ）であるのが好ましい。これにより、チャンバ３８内の混合気体の流量比等が安定するため、生成物の生成を助長することができる。
また、チャンバ３８内の所定の圧力が６．７×１０−２〜４．０Ｐａ（０．５〜３０ｍＴｏｒｒ）であると、生成物の生成量を所定時間経過後に確実に飽和させることができ、これにより、エッチング深さ（除去量）を確実に制御することができる（セルフリミテッド）。例えば、チャンバ３８内の所定の圧力が１．３Ｐａ（１０ｍＴｏｒｒ）である場合、エッチングの進行はＣＯＲ処理開始から約３分経過後に停止する。このときのエッチング深さは略１５ｎｍである。また、チャンバ３８内の所定の圧力が２．７Ｐａ（２０ｍＴｏｒｒ）である場合、エッチングの進行はＣＯＲ処理開始から約３分経過後に停止する。このときのエッチング深さは略２４ｎｍである。
また、反応物は常温近傍で反応が促進されるため、ウエハＷを載置するＥＳＣ３９は、内蔵する調温機構（図示しない）によってその温度が２５℃に設定されるのが好ましい。さらに、温度が高いほどチャンバ３８内に発生した副生成物が付着しにくいことから、チャンバ３８内の内壁温度は、側壁に埋設されたヒータ（図示しない）によって５０℃に設定されるのが好ましい。
第３のプロセスユニット３６において、反応物は配位結合を含む錯化合物（Complex compound）であり、錯化合物は結合力が弱く、比較的低温においても熱分解が促進されるので、ウエハＷの所定の温度は８０〜２００℃であるのが好ましく、さらに、ウエハＷにＰＨＴ処理を施す時間は、６０〜１８０秒であるのが好ましい。また、チャンバ５０に粘性流を生じさせるためには、チャンバ５０内の真空度を高めるのは好ましくなく、また、一定の流量のガス流が必要である。したがって、該チャンバ５０における所定の圧力は、６．７×１０〜１．３×１０２Ｐａ（５００ｍＴｏｒｒ〜１Ｔｏｒｒ）であるのが好ましく、窒素ガスの流量は５００〜３０００ＳＣＣＭであるのが好ましい。これにより、チャンバ５０内において粘性流を確実に生じさせることができるため、生成物の熱分解によって生じた気体分子を確実に除去することができる。
本処理により、平坦化膜２５３が形成されたウエハＷは、次いで、カラーフィルタ２５４が形成され、上述の平坦化膜２５３の形成と同様に本処理によって保護膜２５８が形成され、マイクロレンズ２５９が形成され、ＣＣＤセンサ２００が作成される。
上述のように、本実施の形態に係る基板の処理方法によれば、所望の厚さの平坦化膜２５３を形成するためにＳｉＯ２からなる所定の厚さの絶縁膜２６１が形成されたウエハＷが所定の圧力下においてアンモニアガス、弗化水素ガス及びアルゴンガスからなる混合気体の雰囲気に暴露され、該混合気体の雰囲気に暴露されたウエハＷが所定の温度に加熱される。これにより、絶縁膜２６１を形成するＳｉＯ２、アンモニアガス、及び弗化水素ガスから錯体構造を有する生成物が生成されて所望の厚さの生成物層２６２が生成される。該生成された生成物において生成物の錯体構造が熱によって分解し、生成物は四弗化珪素、アンモニア、弗化水素に分離して気化する。この生成物の気化により、絶縁膜２６１の上層の生成物層２６３を除去して、所望の厚さの平坦化膜２５３を形成することができる。
このとき、生成物の生成量、即ち生成物層２６２の厚さは、アンモニアガス及び弗化水素ガスの混合気体の圧力や、アンモニアガスに対する弗化水素ガスの体積流量比等の混合気体のパラメータ、チャンバ３８内の圧力や、ステージヒータ５１に載置されたウエハＷの加熱温度等のパラメータによって制御することができる。したがって、混合気体等のパラメータを制御することによって生成される生成物層２６２の厚さを正確に制御することができ、絶縁膜２６１の除去量の制御を正確に行うことができる。これにより、このような等方性エッチングによって、平坦化膜２５３を所望の厚さに正確に形成することができ、平坦化膜２５３を薄膜化することができる。このため、ＣＣＤセンサ２００の集光性を向上させて光電変換素子２１０の感度を向上させることができ、またＣＣＤセンサ２００の製造において下地デバイスに対する上層の構成要素の位置合わせを正確に行うことができる。
また、生成物の生成量は所定時間が経過すると飽和するので、本処理において絶縁膜２６１が全て除去されることはない。したがって、ウエハＷから製造されるＣＣＤセンサの配線信頼性の低下を防止することができる。
また、本実施の形態に係る基板の処理方法によれば、ウエハＷにプラズマレスエッチング処理が施されて絶縁膜２６１の上層が除去されるので、ウエハＷから製造されるＣＣＤセンサ２００において、ゲート電極に電荷が蓄積されないため、ゲート酸化膜の劣化や破壊を防止することができ、エネルギー粒子が電子デバイスに照射されることがないため、ＣＣＤセンサ２００における結晶欠陥の発生を防止することができ、さらに、プラズマに起因する予期せぬ化学反応が起こらないため、不純物の発生を防止することができ、これにより、チャンバ３８やチャンバ５０内が汚染されるのを防止することができる。
さらに、本実施の形態に係る基板の処理方法によれば、ウエハＷにドライクリーニング処理が施されて絶縁膜２６１の上層が除去されるので、ウエハＷの表面の物性の変化を抑制することができ、もって、ウエハＷから製造されるＣＣＤセンサ２００における配線信頼性の低下を確実に防止することができる。
したがって、本実施の形態に係る基板の処理方法によれば、電子デバイスに損傷を与えることなく絶縁膜の除去量の制御を正確に行うことができる。これにより、絶縁膜を薄膜化することができる。
本実施の形態に係る基板の処理方法は、上述のように、ＣＣＤセンサのカラーフィルタを形成する平坦化膜やカラーフィルタの保護膜を所望の厚さに形成する場合に適用されるものに限らず、他の電子デバイスにおいてＳｉＯ２からなる絶縁膜の厚さを所望の厚さに正確に形成する場合にも適用可能である。例えば、本基板の処理方法は、ウエハＷの直上に成膜する絶縁膜や層間絶縁膜の薄膜化に適用することもできる。
また、本実施の形態に係る基板の処理方法は、上述のように、ＣＣＤセンサを製造するために用いられるものに限らず、他の電子デバイス、例えば、少なくとも表面に光学的に透明な絶縁性の薄膜を有するＣＣＤ用の薄膜デバイス等を製造するために用いられるものであってもよい。
さらに、ＣＣＤセンサは、上述のＣＣＤセンサ２００に限るものではなく、他の構成を有するものであってもよい。例えば、ＣＣＤセンサ２００は、シリコン窒化膜２５２に代えてＣＶＤ法によって形成されたアモルファス系の薄膜からなる光透過電極を備えるものであってもよい。
本発明は、上述の実施の形態に限るものではなく、例えば、上述の基板の処理方法を備える電子デバイスの製造方法、固体撮像素子の製造方法、ＣＣＤ用の薄膜デバイスの製造方法であってもよい。
図８は、本実施の形態に係る基板の処理方法が適用される基板処理装置の第１の変形例の概略構成を示す平面図である。なお、図８においては、図１の基板処理装置１０における構成要素と同様の構成要素には同じ符号を付し、その説明を省略する。
図８において、基板処理装置１３７は、平面視六角形のトランスファユニット１３８と、該トランスファユニット１３８の周囲において放射状に配置された４つのプロセスユニット１３９〜１４２と、ローダーユニット１３と、トランスファユニット１３８及びローダーユニット１３の間に配置され、トランスファユニット１３８及びローダーユニット１３を連結する２つのロード・ロックユニット１４３，１４４とを備える。
トランスファユニット１３８及び各プロセスユニット１３９〜１４２は内部の圧力が真空に維持され、トランスファユニット１３８と各プロセスユニット１３９〜１４２とは、それぞれ真空ゲートバルブ１４５〜１４８を介して接続される。
基板処理装置１３７では、ローダーユニット１３の内部圧力が大気圧に維持される一方、トランスファユニット１３８の内部圧力は真空に維持される。そのため、各ロード・ロックユニット１４３，１４４は、それぞれトランスファユニット１３８との連結部に真空ゲートバルブ１４９，１５０を備えると共に、ローダーユニット１３との連結部に大気ドアバルブ１５１，１５２を備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。また、各ロード・ロックユニット１４３，１４４はローダーユニット１３及びトランスファユニット１３８の間において受渡されるウエハＷを一時的に載置するためのウエハ載置台１５３，１５４を有する。
トランスファユニット１３８はその内部に配置された屈伸及び旋回自在になされたフロッグレッグタイプの搬送アーム１５５を有し、該搬送アーム１５５は、各プロセスユニット１３９〜１４２や各ロード・ロックユニット１４３，１４４の間においてウエハＷを搬送する。
各プロセスユニット１３９〜１４２は、それぞれ処理が施されるウエハＷを載置する載置台１５６〜１５９を有する。ここで、プロセスユニット１４０は基板処理装置１０における第１のプロセスユニット２５と同様の構成を有し、プロセスユニット１４１は第２のプロセスユニット３４と同様の構成を有し、プロセスユニット１４２は第３のプロセスユニット３６と同様の構成を有する。したがって、プロセスユニット１４０はウエハＷにＲＩＥ処理を施し、プロセスユニット１４１はウエハＷにＣＯＲ処理を施し、プロセスユニット１４２はウエハＷにＰＨＴ処理を施すことができる。
基板処理装置１３７では、上述の基板処理装置１０と同様に、所望の厚さの平坦化膜２５３や保護膜２５８を形成するためにＳｉＯ２からなる所定の厚さの絶縁膜２６１が形成されたウエハＷ（図７（Ａ）参照）を、プロセスユニット１４１に搬入してＣＯＲ処理を施し、さらにプロセスユニット１４２に搬入してＰＨＴ処理を施すことにより、上述した本実施の形態に係る基板の処理方法を実行する。
なお、基板処理装置１３７における各構成要素の動作は、基板処理装置１０におけるシステムコントローラと同様の構成を有するシステムコントローラによって制御される。
図９は、本実施の形態に係る基板の処理方法が適用される基板処理装置の第２の変形例の概略構成を示す平面図である。なお、図９においては、図１の基板処理装置１０及び図９の基板処理装置１３７における構成要素と同様の構成要素には同じ符号を付し、その説明を省略する。
図９において、基板処理装置１６０は、図８の基板処理装置１３７に対して、２つのプロセスユニット１６１，１６２が追加され、これに対応して、トランスファユニット１６３の形状も基板処理装置１３７におけるトランスファユニット１３８の形状と異なる。追加された２つのプロセスユニット１６１，１６２は、それぞれ真空ゲートバルブ１６４，１６５を介してトランスファユニット１６３と接続されると共に、ウエハＷの載置台１６６，１６７を有する。
また、トランスファユニット１６３は、２つのスカラアームタイプの搬送アームからなる搬送アームユニット１６８を備える。該搬送アームユニット１６８は、トランスファユニット１６３内に配設されたガイドレール１６９に沿って移動し、各プロセスユニット１３９〜１４２，１６１，１６２や各ロード・ロックユニット１４３，１４４の間においてウエハＷを搬送する。
基板処理装置１６０では、基板処理装置１３７と同様に、所望の厚さの平坦化膜２５３や保護膜２５８を形成するためにＳｉＯ２からなる所定の厚さの絶縁膜２６１が形成されたウエハＷ（図７（Ａ）を参照）を、プロセスユニット１４１に搬入してＣＯＲ処理を施し、さらにプロセスユニット１４２に搬入してＰＨＴ処理を施すことにより、上述した本実施の形態に係る基板の処理方法を実行する。
なお、基板処理装置１６０における各構成要素の動作も、基板処理装置１０におけるシステムコントローラと同様の構成を有するシステムコントローラによって制御される。
また、上述した電子デバイスには、いわゆる半導体デバイスの他に、強誘電体、高誘電体等の絶縁性金属酸化物、特にペロブスカイト型結晶構造を有する物質よりなる薄膜を有する不揮発性又は大容量のメモリ素子も含む。ペロブスカイト型結晶構造を有する物質としては、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸バリウムストロンチウム（ＰＳＴ）、及びタンタル酸ニオブストロンチウムビスマス（ＳＢＴ）等が該当する。
また、本発明の目的は、上述した本実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、ＥＣ８９に供給し、ＥＣ８９のコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した本実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ等の光ディスク、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。また、プログラムコードをネットワークを介してダウンロードしてもよい。
また、コンピュータが読み出したプログラムコードを実行することにより、上記本実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した本実施の形態の機能が実現される場合も含まれる。
更に、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その拡張機能を拡張ボードや拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって上述した本実施の形態の機能が実現される場合も含まれる。
上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。
本発明の実施の形態に係る基板の処理方法が適用される基板処理装置の概略構成を示す平面図である。 図１における第２のプロセスユニットの断面図であり、図２（Ａ）は図１における線II−IIに沿う断面図であり、図２（Ｂ）は図２（Ａ）におけるＡ部の拡大図である。 図１における第２のプロセスシップの概略構成を示す斜視図である。 図３における第２のロード・ロックユニットのユニット駆動用ドライエア供給系の概略構成を示す図である。 図１の基板処理装置におけるシステムコントローラの概略構成を示す図である。 本実施の形態に係る基板の処理方法が適用されるＣＣＤセンサの概略構成を示す図であり、図６（Ａ）は、ＣＣＤセンサにおいてウエハＷ上の素子を説明する図であり、図６（Ｂ）は、ＣＣＤセンサの部分断面図である。 本実施の形態に係る基板の処理方法を示す工程図である。 本実施の形態に係る基板の処理方法が適用される基板処理装置の第１の変形例の概略構成を示す平面図である。 本実施の形態に係る基板の処理方法が適用される基板処理装置の第２の変形例の概略構成を示す平面図である。
符号の説明
Ｗ ウエハ
１０，１３７，１６０ 基板処理装置
１１ 第１のプロセスシップ
１２ 第２のプロセスシップ
１３ ローダーユニット
１７ 第１のＩＭＳ
１８ 第２のＩＭＳ
２５ 第１のプロセスユニット
３４ 第２のプロセスユニット
３６ 第３のプロセスユニット
３７ 第２の搬送アーム
３８，５０，７０ チャンバ
３９ ＥＳＣ
４０ シャワーヘッド
４１ ＴＭＰ
４２，６９ ＡＰＣバルブ
４５ 第１のバッファ室
４６ 第２のバッファ室
４７，４８ ガス通気孔
４９ 第２のロード・ロック室
５１ ステージヒータ
５７ アンモニアガス供給管
５８ 弗化水素ガス供給管
５９，６６，７２ 圧力ゲージ
６１ 第２のプロセスユニット排気系
６５，７１ 窒素ガス供給管
６７ 第３のプロセスユニット排気系
７３ 第２のロード・ロックユニット排気系
７４ 大気連通管
８９ ＥＣ
９０，９１，９２ ＭＣ
９３ スイッチングハブ
９５ ＧＨＯＳＴネットワーク
９７，９８，９９ Ｉ／Ｏモジュール
１００ Ｉ／Ｏ部
１３８，１６３ トランスファユニット
１３９，１４０，１４１，１４２，１６１，１６２ プロセスユニット
１７０ ＬＡＮ
１７１ ＰＣ
２００ ＣＣＤセンサ２００
２１０ 光電変換素子
２２０ 垂直転送電極部
２２１ 転送電極
２２２ 層間絶縁膜
２２３ 遮光幕
２５１ 絶縁膜
２５３ 平坦化膜
２５４ カラーフィルタ
２５８ 保護膜
２６１ 絶縁膜
２６２ 生成物層

Claims (17)

  1. 固体撮像素子の製造方法であって、
    前記固体撮像素子の基板の備える絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露ステップと、
    前記混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱する絶縁膜加熱ステップとを有することを特徴とする固体撮像素子の製造方法。
  2. 前記絶縁膜暴露ステップは、前記基板にプラズマレスエッチング処理を施すことを特徴とする請求項１記載の固体撮像素子の製造方法。
  3. 前記絶縁膜暴露ステップは、前記基板に乾燥洗浄処理を施すことを特徴とする請求項１又は２記載の固体撮像素子の製造方法。
  4. 前記絶縁膜の形状を測定し、該測定された形状に応じて前記混合気体における前記アンモニアに対する前記弗化水素の体積流量比、及び前記所定の圧力の少なくとも１つを決定する生成物生成条件決定ステップを、さらに有することを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像素子の製造方法。
  5. 前記混合気体における前記アンモニアに対する前記弗化水素の体積流量比は１〜１／２であり、前記所定の圧力は６．７×１０−２〜４．０Ｐａであることを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像素子の製造方法。
  6. 前記所定の温度は８０〜２００℃であることを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像素子の製造方法。
  7. 固体撮像素子の製造方法であって、
    前記固体撮像素子の基板の備える絶縁膜の所望の膜厚を決定する膜厚決定ステップと、
    前記絶縁膜の形状を測定する処理前形状測定ステップと、
    該測定された形状と前記決定された膜厚を比較して第１の処理条件及び第２の処理条件を決定する処理条件決定ステップと、
    前記第１の処理条件に基づいて前記絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露ステップと、
    前記第２の処理条件に基づいて前記混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱する絶縁膜加熱ステップとを有することを特徴とする固体撮像素子の製造方法。
  8. 前記絶縁膜加熱ステップの後に前記絶縁膜の形状を測定する処理後形状測定ステップと、
    前記処理後形状測定ステップにおいて測定された形状と前記決定された膜厚とを比較して前記第１の処理条件及び前記第２の処理条件を変更する処理条件変更ステップとを、さらに備えることを特徴とする請求項７記載の固体撮像素子の製造方法。
  9. 前記第１の処理条件は、前記混合気体における前記アンモニアに対する前記弗化水素の体積流量比、及び前記所定の圧力の少なくとも１つであり、前記第２の処理条件は、前記所定の温度であることを特徴とする請求項７又は８記載の固体撮像素子の製造方法。
  10. 基板にマトリクス状に設けられた複数の光電変換素子と、前記複数の光電変換素子が設けられた前記基板上に形成された絶縁膜と、該光電変換素子に隣接して形成された、スイッチング素子と配線から構成される信号電荷転送電極と、該信号電荷転送電極上に形成された層間絶縁膜と、前記信号電荷転送電極上に前記層間絶縁膜を介して形成された金属膜からなる遮光膜とを備える固体撮像素子の製造方法であって、
    前記遮光膜を形成すべく前記金属膜を成膜する金属膜成膜ステップと、
    前記成膜した金属膜に前記遮光膜を形成するための所定のパターンのレジストを形成するレジストパターニングステップと、
    前記レジストを用いて前記金属膜、及び前記光電変換素子の直上近傍まで前記層間絶縁膜をドライエッチングによりパターニングして前記遮光膜及び孔をそれぞれ形成するパターニングステップと、
    前記レジストを除去するレジスト除去ステップと、
    前記遮光膜と前記孔により規定される凹部にシリコン窒化膜を成膜するシリコン窒化膜成膜ステップと、
    前記シリコン窒化膜より屈折率の低い透明な絶縁材を塗布して第１の絶縁層を形成する共に該第１の絶縁層を平坦化して平坦化膜を形成する平坦化膜形成ステップと、
    前記平坦化膜上にカラーフィルタを形成するカラーフィルタ形成ステップと、
    前記カラーフィルタ上に第２の絶縁層を形成する共に該第２の絶縁層を薄膜化して保護膜を形成する保護膜形成ステップとを備え、
    前記平坦化膜形成ステップ及び前記保護膜形成ステップが、前記第１の絶縁層及び前記第２の絶縁層を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露ステップと、前記混合気体の雰囲気に暴露された前記第１の絶縁層及び前記第２の絶縁層を所定の温度に加熱する絶縁膜加熱ステップとをそれぞれ有することを特徴とする固体撮像素子の製造方法。
  11. 受光する光に応じて信号電荷を発生する受光部を基板上に複数形成する受光部形成ステップと、前記受光部が形成された基板上に絶縁膜を形成する絶縁膜形成ステップと、前記複数の受光部で得られた信号電荷を転送する信号電荷転送部を形成する信号電荷転送部形成ステップと、前記信号電荷転送部上に導電性の遮光膜を形成する遮光膜形成ステップと、前記絶縁膜を介して前記複数の受光部上に、且つ直接前記遮光膜上にＣＶＤ法によってアモルファスシリコン系の薄膜からなる光透過電極を形成する光透過電極形成ステップとを備える固体撮像素子の製造方法であって、
    前記絶縁膜形成ステップは、前記絶縁膜を形成するために前記受光部が形成された基板上に絶縁材を塗布する絶縁材塗布ステップと、前記塗布された絶縁材を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露ステップと、前記混合気体の雰囲気に暴露された絶縁材を所定の温度に加熱する絶縁材加熱ステップとを有することを特徴とする固体撮像素子の製造方法。
  12. 基板上に形成された同一形状パターンを有する複数のチップと、少なくとも表面に光学的に透明な絶縁性の薄膜とを備えるＣＣＤ用の薄膜デバイスの製造方法であって、
    前記薄膜を形成するために絶縁性の膜を成膜する膜形成ステップと、
    前記絶縁性の膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する膜暴露ステップと、
    前記混合気体の雰囲気に暴露された絶縁性の膜を所定の温度に加熱する膜加熱ステップと、
    前記複数のチップの各々における予め設定された検査箇所において前記加熱された絶縁性の膜に対して所定の条件に関する検査を行う膜検査ステップと、
    前記膜検査ステップにおいて前記各チップにおける前記検査箇所において前記絶縁性の膜が前記所定の条件を満たしている場合に前記薄膜デバイスを次の工程に移すために搬送する搬送ステップとを備えることを特徴とする薄膜デバイスの製造方法。
  13. 基板の処理方法をコンピュータに実行させるプログラムであって、
    前記基板の備える絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露モジュールと、
    前記混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱する絶縁膜加熱モジュールとを有することを特徴とするプログラム。
  14. 固体撮像素子の製造方法をコンピュータに実行させるプログラムであって、
    前記固体撮像素子の基板の備える絶縁膜の所望の膜厚を決定する膜厚決定モジュールと、
    前記絶縁膜の形状を測定する処理前形状測定モジュールと、
    該測定された形状と前記決定された膜厚を比較して第１の処理条件及び第２の処理条件を決定する処理条件決定モジュールと、
    前記第１の処理条件に基づいて前記絶縁膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露モジュールと、
    前記第２の処理条件に基づいて前記混合気体の雰囲気に暴露された絶縁膜を所定の温度に加熱する絶縁膜加熱モジュールとを有することを特徴とするプログラム。
  15. 基板にマトリクス状に設けられた複数の光電変換素子と、前記複数の光電変換素子が設けられた前記基板上に形成された絶縁膜と、該光電変換素子に隣接して形成された、スイッチング素子と配線から構成される信号電荷転送電極と、該信号電荷転送電極上に形成された層間絶縁膜と、前記信号電荷転送電極上に前記層間絶縁膜を介して形成された金属膜からなる遮光膜とを備える固体撮像素子の製造方法をコンピュータに実行させるプログラムであって、
    前記遮光膜を形成すべく前記金属膜を成膜する金属膜成膜モジュールと、
    前記成膜した金属膜に前記遮光膜を形成するための所定のパターンのレジストを形成するレジストパターニングモジュールと、
    前記レジストを用いて前記金属膜、及び前記光電変換素子の直上まで前記層間絶縁膜をドライエッチングによりパターニングして前記遮光膜及び孔をそれぞれ形成するパターニングモジュールと、
    前記レジストを除去するレジスト除去モジュールと、
    前記遮光膜と前記孔により規定される凹部にシリコン窒化膜を成膜するシリコン窒化膜成膜モジュールと、
    前記シリコン窒化膜より屈折率の低い透明な絶縁材を塗布して第１の絶縁層を形成する共に該第１の絶縁層を平坦化して平坦化膜を形成する平坦化膜形成モジュールと、
    前記平坦化膜上にカラーフィルタを形成するカラーフィルタ形成モジュールと、
    前記カラーフィルタ上に第２の絶縁層を形成する共に該第２の絶縁層を薄膜化して保護膜を形成する保護膜形成モジュールとを備え、
    前記平坦化膜形成モジュール及び前記保護膜形成モジュールが、前記第１の絶縁層及び前記第２の絶縁層を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露モジュールと、前記混合気体の雰囲気に暴露された前記第１の絶縁層及び前記第２の絶縁層を所定の温度に加熱する絶縁膜加熱モジュールとをそれぞれ有することを特徴とするプログラム。
  16. 受光する光に応じて信号電荷を発生する受光部を基板上に複数形成する受光部形成モジュールと、前記受光部が形成された基板上に絶縁膜を形成する絶縁膜形成モジュールと、前記複数の受光部で得られた信号電荷を転送する信号電荷転送部を形成する信号電荷転送部形成モジュールと、前記信号電荷転送部上に導電性の遮光膜を形成する遮光膜形成モジュールと、前記絶縁膜を介して前記複数の受光部上に、且つ直接前記遮光膜上にＣＶＤ法によってアモルファスシリコン系の薄膜からなる光透過電極を形成する光透過電極形成モジュールとを備える固体撮像素子の製造方法をコンピュータに実行させるプログラムであって、
    前記絶縁膜形成モジュールは、前記絶縁膜を形成するために前記受光部が形成された基板上に絶縁材を塗布する絶縁材塗布モジュールと、前記塗布された絶縁材を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する絶縁膜暴露モジュールと、前記混合気体の雰囲気に暴露された絶縁材を所定の温度に加熱する絶縁材加熱モジュールとを有することを特徴とするプログラム。
  17. 基板上に形成された同一形状パターンを有する複数のチップと、少なくとも表面に光学的に透明な絶縁性の薄膜とを備えるＣＣＤ用の薄膜デバイスの製造方法をコンピュータに実行させるプログラムであって、
    前記薄膜を形成するために絶縁性の膜を成膜する膜形成モジュールと、
    前記絶縁性の膜を所定の圧力下においてアンモニアと弗化水素を含む混合気体の雰囲気に暴露する膜暴露モジュールと、
    前記混合気体の雰囲気に暴露された絶縁性の膜を所定の温度に加熱する膜加熱モジュールと、
    前記複数のチップの各々における予め設定された検査箇所において前記加熱された絶縁性の膜に対して所定の条件に関する検査を行う膜検査モジュールと、
    前記膜検査モジュールにおいて前記各チップにおける前記検査箇所において前記絶縁性の膜が前記所定の条件を満たしている場合に前記薄膜デバイスを次の工程に移すために搬送する搬送モジュールとを備えることを特徴とするプログラム。
JP2005278842A 2005-02-18 2005-09-26 固体撮像素子の製造方法、薄膜デバイスの製造方法及びプログラム Expired - Fee Related JP4933763B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005278842A JP4933763B2 (ja) 2005-02-18 2005-09-26 固体撮像素子の製造方法、薄膜デバイスの製造方法及びプログラム
KR1020060015273A KR100924841B1 (ko) 2005-02-18 2006-02-16 기판의 처리 방법, 고체 촬상 소자의 제조 방법, 박막디바이스의 제조 방법 및 프로그램을 기록한 기록 매체
US11/357,168 US7622392B2 (en) 2005-02-18 2006-02-21 Method of processing substrate, method of manufacturing solid-state imaging device, method of manufacturing thin film device, and programs for implementing the methods

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005042579 2005-02-18
JP2005042579 2005-02-18
JP2005278842A JP4933763B2 (ja) 2005-02-18 2005-09-26 固体撮像素子の製造方法、薄膜デバイスの製造方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2006261633A true JP2006261633A (ja) 2006-09-28
JP4933763B2 JP4933763B2 (ja) 2012-05-16

Family

ID=37100473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005278842A Expired - Fee Related JP4933763B2 (ja) 2005-02-18 2005-09-26 固体撮像素子の製造方法、薄膜デバイスの製造方法及びプログラム

Country Status (2)

Country Link
JP (1) JP4933763B2 (ja)
KR (1) KR100924841B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917814B1 (ko) 2007-11-05 2009-09-18 주식회사 동부하이텍 씨모스 이미지 센서의 제조방법
US8206605B2 (en) 2006-11-01 2012-06-26 Tokyo Electron Limited Substrate processing method and substrate processing system
JP2019145717A (ja) * 2018-02-22 2019-08-29 東京エレクトロン株式会社 膜形成方法及び基板処理装置
JP2020136606A (ja) * 2019-02-25 2020-08-31 三菱重工業株式会社 電子デバイス防護装置及び電子装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4849614B2 (ja) * 2006-11-01 2012-01-11 東京エレクトロン株式会社 基板処理方法及び基板処理システム
KR101150268B1 (ko) * 2008-03-27 2012-06-12 도쿄엘렉트론가부시키가이샤 열처리 장치 및 처리 시스템
KR101678266B1 (ko) * 2010-11-11 2016-11-21 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 제조 장치

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196622A (ja) * 1989-12-26 1991-08-28 Nec Corp 反応性イオンエッチング装置
JPH06132506A (ja) * 1992-10-19 1994-05-13 Sony Corp 固体撮像素子とその製造方法
JPH06302557A (ja) * 1993-04-15 1994-10-28 Nec Yamaguchi Ltd ドライエッチング装置
JPH06310701A (ja) * 1993-04-23 1994-11-04 Sony Corp 固体撮像素子
JPH0982933A (ja) * 1995-09-12 1997-03-28 Toshiba Corp 固体撮像装置およびその製造方法
JP2001189443A (ja) * 1999-12-28 2001-07-10 Sony Corp 固体撮像素子及びその製造方法
JP2003124448A (ja) * 2001-10-19 2003-04-25 Sony Corp 固体撮像素子における層内レンズの膜厚測定用モニタ領域形成方法
WO2004084280A2 (en) * 2003-03-17 2004-09-30 Tokyo Electron Limited Processing system and method for treating a substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960012185B1 (ko) * 1994-09-26 1996-09-16 주식회사 선경인더스트리 폴리에스테르 가연가공사 직물의 제조방법
KR100399952B1 (ko) * 2001-11-16 2003-09-29 주식회사 하이닉스반도체 암전류를 감소시키기 위한 이미지센서의 제조 방법
US6541351B1 (en) 2001-11-20 2003-04-01 International Business Machines Corporation Method for limiting divot formation in post shallow trench isolation processes

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196622A (ja) * 1989-12-26 1991-08-28 Nec Corp 反応性イオンエッチング装置
JPH06132506A (ja) * 1992-10-19 1994-05-13 Sony Corp 固体撮像素子とその製造方法
JPH06302557A (ja) * 1993-04-15 1994-10-28 Nec Yamaguchi Ltd ドライエッチング装置
JPH06310701A (ja) * 1993-04-23 1994-11-04 Sony Corp 固体撮像素子
JPH0982933A (ja) * 1995-09-12 1997-03-28 Toshiba Corp 固体撮像装置およびその製造方法
JP2001189443A (ja) * 1999-12-28 2001-07-10 Sony Corp 固体撮像素子及びその製造方法
JP2003124448A (ja) * 2001-10-19 2003-04-25 Sony Corp 固体撮像素子における層内レンズの膜厚測定用モニタ領域形成方法
WO2004084280A2 (en) * 2003-03-17 2004-09-30 Tokyo Electron Limited Processing system and method for treating a substrate

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8206605B2 (en) 2006-11-01 2012-06-26 Tokyo Electron Limited Substrate processing method and substrate processing system
KR100917814B1 (ko) 2007-11-05 2009-09-18 주식회사 동부하이텍 씨모스 이미지 센서의 제조방법
JP2019145717A (ja) * 2018-02-22 2019-08-29 東京エレクトロン株式会社 膜形成方法及び基板処理装置
CN110189982A (zh) * 2018-02-22 2019-08-30 东京毅力科创株式会社 膜形成方法和基板处理装置
KR20190101294A (ko) * 2018-02-22 2019-08-30 도쿄엘렉트론가부시키가이샤 막 형성 방법 및 기판 처리 장치
US11251034B2 (en) 2018-02-22 2022-02-15 Tokyo Electron Limited Film forming method and substrate processing apparatus
JP7038564B2 (ja) 2018-02-22 2022-03-18 東京エレクトロン株式会社 膜形成方法及び基板処理装置
KR102512325B1 (ko) * 2018-02-22 2023-03-22 도쿄엘렉트론가부시키가이샤 막 형성 방법 및 기판 처리 장치
JP2020136606A (ja) * 2019-02-25 2020-08-31 三菱重工業株式会社 電子デバイス防護装置及び電子装置

Also Published As

Publication number Publication date
KR100924841B1 (ko) 2009-11-02
KR20060022726A (ko) 2006-03-10
JP4933763B2 (ja) 2012-05-16

Similar Documents

Publication Publication Date Title
US7622392B2 (en) Method of processing substrate, method of manufacturing solid-state imaging device, method of manufacturing thin film device, and programs for implementing the methods
JP4860219B2 (ja) 基板の処理方法、電子デバイスの製造方法及びプログラム
JP4933763B2 (ja) 固体撮像素子の製造方法、薄膜デバイスの製造方法及びプログラム
US7846845B2 (en) Integrated method for removal of halogen residues from etched substrates in a processing system
TWI389194B (zh) A substrate processing apparatus, a substrate processing method, and a memory medium
US7510972B2 (en) Method of processing substrate, post-chemical mechanical polishing cleaning method, and method of and program for manufacturing electronic device
US20060196527A1 (en) Method of surface processing substrate, method of cleaning substrate, and programs for implementing the methods
US20030045098A1 (en) Method and apparatus for processing a wafer
US8241511B2 (en) Substrate processing method
US20070093071A1 (en) Method and apparatus for processing a wafer
US7846645B2 (en) Method and system for reducing line edge roughness during pattern etching
KR100832164B1 (ko) 기판 표면 처리 방법, 기판 세정 방법 및 프로그램을기록한 기록 매체
US20060051964A1 (en) Method and system for etching a film stack
JP2006522480A (ja) 多層フォトレジストのドライ現像のための方法及び装置
WO2009122764A1 (ja) ホール形成方法、ホール形成装置及びプログラム
WO2007023951A1 (ja) 基板処理装置及び基板処理方法
JP2009267111A (ja) 半導体デバイスの製造方法、製造装置、コンピュータプログラム、及びコンピュータ可読記憶媒体
TWI385722B (zh) Substrate processing method, cleaning method after chemical mechanical polishing, the method and program for producing electronic device
WO2024070834A1 (ja) 基板処理方法及び基板処理システム
WO2024070833A1 (ja) 基板処理方法及び基板処理システム
WO2024123632A2 (en) Endpoint detection and tracking of photoresist processes
TW202422230A (zh) 基板處理方法及基板處理系統

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120217

R150 Certificate of patent or registration of utility model

Ref document number: 4933763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees