JP2006250583A - 振動型ジャイロセンサ - Google Patents

Abstract

【課題】 振動素子の最適な構成と実装構造とにより、高精度かつ安定した角速度変化を検出する。
【解決手段】 基部２２の外周部から片持ち梁状に一体に突設されるとともに長さ方向に第１電極層２７と第２電極層２９及び検出電極３０とを圧電薄膜層２８を介して積層形成した振動子部２３とから構成される振動素子２０を、基部２２に設けた金バンプ２５を介して支持基板２に実装する。振動素子２０は、基部２２を振動子部２３の幅寸法（ｔ６）の２倍よりも大きな幅とするとともに、振動子部２３の長手方向の中心軸線に対して［±２×ｔ６］の範囲内の領域に重心を位置させて形成する。
【選択図】 図３０

Description

本発明は、片持ち梁振動子を有する振動素子を備える振動型ジャイロセンサに関する。

ジャイロセンサは、例えば高ズーム率化や小型化に伴って録画画像に手振れ現象が生じやすくなるようになったビデオカメラ等に搭載されてＣＣＤ（Charge-Coupled Device）等の撮像基板上の画像情報の取り込み位置を制御する制御信号を出力する手振れ補正機構に用いられる。また、ジャイロセンサは、バーチャルリアリティ装置に用いられて動作検知器を構成したり、カーナビゲーション装置に用いられて方向検知器を構成する。

ビデオカメラの手振れ補正機構は、録画画像の時間軸での位置ズレ自体のマッチングを行って補正を行うように構成したものも提供されているが、一般的にビデオカメラの保持状態の回転角を検出して対応する角速度を出力するジャイロセンサを用いて実際の手振れ量を補正するように構成したものが用いられている。ジャイロセンサには、検出機構として回転体や光学手段が用いられたり、振動素子が用いられている。

振動型ジャイロセンサは、従来振動素子が、適宜の圧電材料を機械加工によって切り出して所定の形状に整形して製作されていた。振動型ジャイロセンサにおいては、搭載機器の小型軽量化、多機能高性能化に伴ってさらなる小型化や高性能化が要求されているが、機械加工による加工精度の限界によって小型で高精度の振動素子を製作することが困難であった。

このため、振動型ジャイロセンサは、半導体技術を用いて、シリコンウェハー上に圧電薄膜層を挟んで一対の電極層を積層形成することによって片持ち梁振動子を構成した振動素子を備えたものも提供されている（例えば、特許文献１参照）。振動型ジャイロセンサは、振動子を所定の共振周波数で振動させておき、角速度の変化によって生じるコリオリ力を圧電薄膜層と検出電極とによって検出することで、振動等による角速度の変化を検出する。振動型ジャイロセンサは、簡易な構造や短時間で起動することによる高応答性或いは小型で安価である等の特徴を有している。

特開平７−１１３６４３号公報

ところで、振動型ジャイロセンサにおいては、搭載される本体機器の小型軽量化、多機能高性能化等に伴って、さらなる小型化や高性能化が要求されている。振動型ジャイロセンサにおいては、従来振動素子の接続端子部と支持基板側のランドとをワイヤボンディング法によるワイヤで接続しており、振動素子の周囲にワイヤを引き回すためのスペースが必要となって小型化に限界があった。また、振動型ジャイロセンサにおいては、駆動検出回路部を構成するＩＣ回路素子や各種電子部品等をフリップチップ法等によって表面実装するために、振動素子が別工程によって実装されることになり実装工程の効率が低下するといった問題があった。

振動型ジャイロセンサにおいては、振動素子についても各接続端子部に金属バンプを設けて支持基板に対して表面実装法によって実装する対応も図られるが、振動素子がその材料とともに固定方法によって共振状態を定義する機械品質係数Ｑ値（Ｑ−ｆａｃｔｏｒ）に大きく影響を及ぼす。振動型ジャイロセンサにおいては、高感度で安定した検出特性を得るために高Ｑ値特性とする必要がある。

振動型ジャイロセンサにおいては、小型化の対応に伴って外部からの振動等の外部負荷の影響を大きく受けるようになり、振動素子の固定構造が複雑となってコストアップとなるといった問題があった。振動型ジャイロセンサにおいては、本体機器の仕様に応じて設置姿勢等が決定されるために、どのような設置姿勢であっても所定の検出特性が奏されれるようにして汎用性を有していなければならない。

したがって、本発明は、振動素子の最適な構成と実装構造とにより、高精度かつ安定した角速度変化を検出する振動型ジャイロセンサを提供することを目的とする。

上述した目的を達成する本発明にかかる振動型ジャイロセンサは、回路素子が実装されるとともに複数個のランドを有する配線パターンが形成された支持基板に、片持ち梁状の振動子部を基部に一体形成した振動素子を実装する。振動素子は、複数の接続端子部が設けられて支持基板に固定される基部と、この基部の外周部から片持ち梁状に一体に突設されるとともに各接続端子部をそれぞれ基端として長さ方向に第１電極層と第２電極層及び検出電極とを圧電薄膜層を介して積層形成した振動子部とからなる。振動型ジャイロセンサは、振動素子が、基部を振動子部の幅寸法（ｔ６）の２倍よりも大きな幅とするとともに、振動子部の長手方向の中心軸線に対して［±２×ｔ６］の範囲内の領域に重心を位置させて形成する。

振動型ジャイロセンサは、振動素子が、基部を振動子部の厚み寸法（ｔ４）の１．５倍よりも大きな厚みで形成される。振動型ジャイロセンサは、振動素子が、少なくとも各接続端子部にそれぞれ設けた金バンプや銅バンプ或いは半田バンプ等の金属バンプを相対する各ランドに溶着することによって、支持基板に対して所定の対向間隔を保持して実装される。

振動型ジャイロセンサにおいては、具体的には各金属バンプが、振動子部の長手方向の中心軸線に対してその幅（ｔ６）の範囲内の領域に全体の重心を位置させて設けられる。振動型ジャイロセンサにおいては、各金属バンプが、基部から突出される振動子部の根元部位から半径［２×ｔ６］の領域の外側領域に設けられる。振動型ジャイロセンサにおいては、各金属バンプの少なくとも１個が、厚み寸法（ｔ１）の基部から突出される振動子部の根元部位から［２×ｔ１］の範囲内の領域に位置して設けられる。

振動型ジャイロセンサにおいては、駆動検出回路部から振動素子に対して所定周波数の交流電界を印加することによって、振動子部に固有振動を生じさせる。振動型ジャイロセンサにおいては、振動素子が、手振れ等により生じるコリオリ力によって振動子部が変位し、この変位を圧電薄膜層が検出して一対の検出電極から互いに逆極性の検出信号を出力する。振動型ジャイロセンサにおいては、この検出信号を駆動検出回路部によって処理して角速度信号として出力する。

振動型ジャイロセンサにおいては、基部を振動子部の幅寸法（ｔ６）の２倍よりも大きな幅とするとともに、振動子部の長手方向の中心軸線に対して［±２×ｔ６］の範囲内の領域に重心を位置させて形成させた振動素子を備えることで、厚み方向に対して振動動作する振動子部が左右のバランスを崩すことなく安定した状態で振動動作が行われるようになる。したがって、振動型ジャイロセンサにおいては、手振れ等により生じるコリオリ力による振動子部の変位に基づく検出信号が左右のバランスを崩すことなく安定したレベルとなり、高精度の手振れ等の検出が行われるようになる。

振動型ジャイロセンサにおいては、基部が振動子部の厚み寸法（ｔ４）の１．５倍よりも大きな厚みで形成された振動素子を備えることで、基部の機械的剛性が保持されて支持基板に強固に固定され振動子部の振動動作に伴う振動動作の発生を防止する。振動型ジャイロセンサにおいては、基部の振動に伴う振動子部の共振周波数のズレの発生を抑制し、振動子部が安定した状態で振動動作を行うようにして高精度の手振れ等の検出が行われるようになる。

振動型ジャイロセンサにおいては、振動素子が、振動子部の長手方向の中心軸線に対して振動子部の幅（ｔ６）の範囲内の領域に全体の重心を位置させて設けた各金属バンプを介して基部を支持基板に固定することで、厚み方向に対して振動動作する振動子部が左右のバランスを崩すことなく安定した状態で振動動作が行われるようになる。

振動型ジャイロセンサにおいては、振動素子が、基部から突出される振動子部の根元部位から半径［２×ｔ６］の領域の外側領域に設けた各金属バンプを介して基部を支持基板に固定することで、Ｑ値を低減させる各金属バンプによる振動子部の振動を吸収する作用が低減されるようにする。振動型ジャイロセンサにおいては、Ｑ値の低減が抑制されて高精度の手振れ等の検出が行われるようになる。

振動型ジャイロセンサにおいては、振動素子が、厚み寸法（ｔ１）の基部から突出される振動子部の根元部位から［２×ｔ１］の範囲内の領域に位置して設けられた各金属バンプを介して基部を支持基板に固定することで、振動子部の振動動作に伴う基部の振動動作の発生を防止する。振動型ジャイロセンサにおいては、振動子部が、基部の振動動作による共振周波数のズレの発生を抑制されて安定した状態で振動動作を行うことで、高精度の手振れ等の検出が行われるようになる。

本発明かかる振動型ジャイロセンサによれば、基部と検出信号を検出する片持ち梁状の振動子部との最適形状化を図った振動素子を支持基板に対して最適化を図って実装することから、構造の簡易化と小型化を図り、振動子部が安定かつ高精度に振動動作して高精度かつ安定した角速度変化を検出することが可能となる。

以下、本発明の実施の形態として図面に示した振動型ジャイロセンサ１について、詳細に説明する。振動型ジャイロセンサ１は、図１に示すように支持基板２と、この支持基板２の主面２−１上に組み付けられて部品実装空間部３を構成するカバー部材１５とにより外観部材を構成し、例えばビデオカメラに搭載されて手振れ補正機構を構成する。また、振動型ジャイロセンサ１は、例えばバーチャルリアリティ装置に用いられて動作検知器を構成し、或いはカーナビゲーション装置に用いられて方向検知器を構成する。

振動型ジャイロセンサ１は、支持基板２に例えばセラミック基板やガラス基板等が用いられ、主面２−１上に詳細を省略するが多数個のランド４等を有する所定の配線パターン５が形成されて部品実装領域６が構成される。支持基板２には、各ランド４に接続されて主面２−１上に詳細を後述する一対の振動素子２０Ｘ、２０Ｙ（以下、個別に説明する場合を除いて振動素子２０と総称する。）と、ＩＣ回路素子７或いは外付け用の多数個のセラミックコンデンサや適宜の電子部品８が搭載されている。

振動型ジャイロセンサ１は、手振れ等により生じるコリオリ力による振動素子２０の変位を、詳細を後述するようにこの圧電素子２０に形成した圧電薄膜層２８と検出電極３０とによって検出して検出信号を出力する。振動型ジャイロセンサ１においては、圧電薄膜層２８に光が照射されると焦電効果により電圧が発生し、この焦電圧が検出動作に影響を及ぼして検出特性が低下する。

振動型ジャイロセンサ１においては、支持基板２とカバー部材１５とによる部品実装空間部３の遮光対応が図られ、外部光の影響による特性低下の防止が図られている。支持基板２には、図１に示すように部品実装領域を縁ち取るようにして外周部位が全周に亘って主面２−１から段落ちされて、垂直壁からなる遮光段部９を構成してカバー固定部１０が形成されている。振動型ジャイロセンサ１においては、支持基板２に対して金属薄板によって形成したカバー部材を、カバー固定部９上に接着樹脂によって全周に亘って接合することによって、部品実装空間部３を密閉して防塵、防湿するとともに遮光空間部として構成する。

カバー部材１５は、図１に示すように支持基板２の部品実装領域６を被覆するに足る外形寸法を有する主面部１６と、この主面部１６の外周部に全周に亘って一体に折曲形成された外周壁部１７とからなる全体箱状に形成されている。カバー部材１５は、外周壁部１７が、支持基板２に組み付けられた状態において振動素子２０の振動子部２３が振動動作を可能とする部品実装空間部３を構成する高さ寸法を以って形成されている。カバー部材１５には、外周壁部１７の開口縁に全周に亘って、支持基板２に形成したカバー固定部１０よりもやや小幅とされた外周フランジ部１８が一体に折曲形成されている。カバー部材１５には、図示しないが外周フランジ部にアース凸部を形成し、振動型ジャイロセンサ１が実装基板等に搭載された状態でグランド接続される。

カバー部材１５は、金属薄板によって形成されることで振動型ジャイロセンサ１が小型軽量化を保持されるようにするが、赤外波長の外部光に対する遮光性が低下して充分な遮光機能を奏し得ないこともある。したがって、カバー部材１５は、主面部１６と外周フランジ部４２の表面全体に例えば赤外波長の光を吸収する赤外線吸収塗料を塗布して遮光層１９が形成され、部品実装空間部３内への赤外波長の外部光の放射を遮蔽して振動素子２０が安定した動作を行うようにする。なお、カバー部材１５は、遮光層１９を、赤外線吸収塗料溶液中にディップして表裏主面に形成したり、黒色クロムめっき処理や黒染め処理或いは黒色アルマイト（登録商標）処理を施して形成してもよい。

振動型ジャイロセンサ１においては、支持基板２に対してカバー部材１５が、外周フランジ部１８をカバー固定部１０上に重ね合わせて接着剤によって接合することによって組み付けられ、密閉かつ遮光された部品実装空間部３を構成する。ところが、振動型ジャイロセンサ１においては、重ね合わされたカバー固定部１０と外周フランジ部１８との間の隙間に介在する接着材層を透過して外部光が部品実装空間部３内に進入する。振動型ジャイロセンサ１においては、上述したように支持基板２が主面２−１に対して遮光段部９を介してカバー固定部１０を段落ち形成したことにより、接着剤層を透過した外部光が遮光段部９によって遮光されるようにする。

振動型ジャイロセンサ１においては、支持基板２に対してカバー部材１５も他の構成部材と同様に表面実装法によって組み付けるようにすることで、組立工程の合理化が図られるようにする。振動型ジャイロセンサ１においては、カバー部材１５を支持基板２の段落ちされたカバー固定部１０上に固定することから薄型化が図られるとともに、接着材の部品実装領域６への流れ込みも防止される。振動型ジャイロセンサ１においては、部品実装空間部３が防塵、防湿空間部として構成されるとともに遮光空間部として構成されることで、振動素子２０における焦電効果の発生を抑制して安定した手振れ等の検出動作を行うことを可能とする。

なお、振動型ジャイロセンサ１においては、支持基板２とカバー部材１５とが上述した組立構造に限定されず、適宜の組立構造が採用される。振動型ジャイロセンサ１においては、例えば支持基板２の主面２−１に部品実装領域６を囲んで枠状のカバー嵌合溝を形成し、このカバー嵌合溝に外周壁部１７の開口縁を嵌合して接着材によって固定することによりカバー部材１５を組み付けるようにしてもよい。また、振動型ジャイロセンサ１においては、例えば支持基板２の主面２−１に部品実装領域６を囲んで枠状の遮光凸部を一体に形成し、この遮光凸部の外周部位においてカバー部材１５の外周フランジ部１８を接合するようにしてもよい。

支持基板２は、部品実装領域６上に、ＩＣ回路素子７や電子部品８とともに振動素子２０を適宜の実装機を用いてそれぞれフリップチップ法等の表面実装法によって実装する。支持基板２は、詳細を後述するように同一形状に形成した一対の振動素子２０Ｘ、２０Ｙを、主面２−１の相対するコーナ部位２Ｃ−１、２Ｃ−２に位置して互いに軸線を異にして実装する。支持基板２は、詳細を省略するが実装機に位置決めされて載置されるとともに、各ランド４の位置が実装機側に認識されるようにする。支持基板２には、詳細を後述するように、実装機によって振動素子２０が実装位置を特定されて正確に実装される。

支持基板２には、振動素子２０Ｘ、２０Ｙに対応して部品実装領域６に間隔構成凹部１１Ａ、１１Ｂ（以下、個別に説明する場合を除いて間隔構成凹部１１と総称する。）が形成されている。間隔構成凹部１１は、支持基板２にの主面２−１に対して例えばエッチング加工や溝切り加工を施して所定の深さと開口寸法を以って形成される。

振動型ジャイロセンサ１は、詳細を後述するようにシリコン基板２１を基材として基部２２と片持ち梁状の振動子部２３が一体に形成された振動素子２０が、金バンプ２６を介して支持基板２の主面２−１上に実装される。振動素子２０は、金バンプ２６の厚みにより振動子部２３と支持基板２の主面２−１との対向間隔が規定され、全体を薄型化するとともに金バンプ２６の加工限界とによって充分な間隔を保持し得ない状態となる。

振動素子２０は、振動子部２３の振動動作に伴って支持基板２の主面２−１との間に空気流を生じさせ、この空気流が支持基板２の主面２−１に当たって振動子部２３を押し上げるダンピング効果の作用を受ける。振動型ジャイロセンサ１は、この振動素子２０に作用するダンピング効果の影響が、上述したように支持基板２の主面２−１に間隔構成凹部１１を形成することにより、図２に示すように主面２−１と振動子部２３とが充分な間隔に保持されて低減されるようにする。

振動型ジャイロセンサ１においては、振動素子２０の振動子部２３の寸法に合わせて間隔構成凹部１１が最適化されて支持基板２に形成される。振動型ジャイロセンサ１においては、振動素子２０を後述する寸法値で形成するとともに振動子部２３の最大振幅量をｐとした場合に、間隔構成凹部１１が開口寸法を２．１ｍｍ×０．３２ｍｍとされるとともに深さ寸法ｋが、ｋ≧ｐ／２＋０．５（ｍｍ）に形成される。振動型ジャイロセンサ１においては、支持基板２にかかる間隔構成凹部１１を形成することによって、高さ寸法を抑制して薄型化が図られるとともに、振動素子２０に対するダンピング効果の影響を低減して高Ｑ値化が保持されるようにして高感度で安定した手振れ等の検出動作が行われるようにする。

なお、本明細書においては、各部について具体的な寸法値を示して説明するが、各寸法値には中心基準値のみが示されている。各部位は、この中心基準値に限定された寸法値で形成されることに限定されず、一般的な公差範囲の寸法値を以って形成されることは勿論である。

振動型ジャイロセンサ１は、各振動素子２０Ｘ、２０Ｙが、詳細を後述するようにシリコン単結晶基板２１（以下、シリコン基板２１と略称する。）をベースにして形成され、図１に示すように支持基板２の主面２−１上に互いに９０°ずれた状態で搭載される。振動素子２０は、詳細を後述するが、図２及び図３に示すようにそれぞれやや厚みのある断面が変形５角形状を呈する矩形ブロック状に形成された基部２２と、この基部２２の一側部から一体に突設された振動子部２３とから構成される。

振動素子２０は、後述するようにシリコン基板２１の第２主面２１−２によって構成される基部２２の第２主面が支持基板２に対する固定面を構成する。振動素子２０には、基部２２の第２主面上に詳細を省略するが平坦化層２４を介して第１端子部２５Ａ乃至第４端子部２５Ｄ（以下、個別に説明する場合を除いて端子部２５と総称する。）が形成されるとともに、これら端子部２５上にそれぞれ第１金バンプ２６Ａ乃至第４金バンプ２６Ｄ（以下、個別に説明する場合を除いて金バンプ２６と総称する。）が形成されている。

振動素子２０は、各端子部２５がそれぞれ支持基板２側の配線パターン５に形成した各ランド４に対応して形成されており、詳細を後述するように相対する端子部２５とランド４とを位置合わせして支持基板２に組み合わされる。振動素子２０は、この状態で支持基板２に押し当てながら金バンプ２６に超音波を印加して溶着させる溶着処理を施すことによって各端子部２５とランド４とを接合して、支持基板２上に実装される。振動素子２０は、所定の高さを有する金バンプ２６を介して実装することによって、上述したように振動子部２３がその第２主面を支持基板２の主面２−１に対して所定の高さ位置に保持されて振動動作を行うようにする。

振動素子２０は、後述する解析説明によって詳細に説明するように次の条件を満たす範囲で金バンプ２６を端子部２５に設けて、基部２２が支持基板２の主面２−１上に固定されるようにする。すなわち、振動素子２０は、各金バンプ２６が、振動子部２３の長手方向の中心軸線Ｃに対して振動子部２３の幅寸法ｔ６の範囲内の領域に全体の重心を位置させて設けられるようにする。

また、振動素子２０は、各金バンプ２６が、基部２２から突出される振動子部２３の根元部位４３（図１７参照）から、振動子部２３の幅寸法ｔ６の２倍を半径ｒとした領域の外側領域に位置して設けられるようにする。

さらに、振動素子２０は、各金バンプ２６の少なくとも１個が、基部２２から突出される振動子部２３の根元部位４３から、基部２２の厚み寸法ｔ１の２倍の領域内に位置するようにして設けられる。

振動素子２０は、振動子部２３が、基部２２の第２主面、すなわちシリコン基板２１の第２主面２１−２によって構成される第２主面を基部２２の第２主面と同一面を構成し、一端部を基部２２に一体化されて片持ち梁状に突設されている。振動素子２０は、振動子部２３が、第１主面側がシリコン基板２１の第１主面２１−１によって構成される基部２２の第１主面から段落ちされることによって所定の厚みとされる。振動素子２０は、振動子部２３が、所定の長さと断面積を有して基部２２と一体に形成された矩形の片持ち梁によって構成される。

振動素子２０は、後述する工程によってシリコン基板２１から図５に示すように、例えば基部２２が、厚み寸法ｔ１を３００μｍ、振動子部２３の先端部までの長さ寸法ｔ２を３ｍｍ、幅寸法ｔ３を１ｍｍの大きさを以って形成される。振動素子２０は、振動子部２３が図６に示すように、厚み寸法ｔ４を１００μｍ、長さ寸法ｔ５を２．５ｍｍ、幅寸法ｔ６を１００μｍを以って形成される。振動素子２０は、詳細を後述するように駆動検出回路部５０から印加される所定周波数の駆動電圧により振動動作するが、上述した形状から４０ＫＨｚの共振周波数で振動する。なお、振動素子２０は、かかる構成に限定されるものでは無く、使用する周波数や目標とする全体形状に応じて種々設定される。

振動素子２０は、基部２２と振動子部２３とが上述した具体的な寸法値を以って形成されるが、後述する解析説明によって詳細に説明するように次の条件を満たす範囲で適宜設定されて形成される。すなわち、振動素子２０は、基部２２がその幅寸法ｔ３を振動子部２３の幅寸法ｔ６の少なくとも２倍よりも大きな寸法となるように形成される。また、振動素子２０は、基部２２が重心Ｇを振動子部２３の長手方向の中心軸線Ｃに対して［±２×ｔ６］の範囲内の領域に位置させて形成される。さらに、振動素子２０は、基部２２がその厚み寸法ｔ１を少なくとも振動子部２３の厚み寸法ｔ４に対して１．５倍以上で形成される。

振動素子２０には、後述する振動素子製造工程により、図２及び図３に示すように振動子部２３の第２主面上に長さ方向の略全長に亘って、基準電極層（第１電極層）２７と、圧電薄膜層２８と、駆動電極層（第２電極層）２９とが積層形成されている。振動素子２０には、振動子部２３の第２主面上に、駆動電極層２９を挟んで一対の検出電極３０Ｒ、３０Ｌ（以下、個別に説明する場合を除いて検出電極３０と総称する。）が積層形成されている。振動素子２０は、振動子部２３の第２主面上に第１層として基準電極層２７を形成し、この基準電極層２７上にほぼ同長の圧電薄膜層２８を積層形成する。振動素子２０は、圧電薄膜層２８上にほぼ同長でかつ幅狭の駆動電極層２８を幅方向の中央部に位置して積層形成するとともに、この駆動電極層２を挟んで圧電薄膜層２８上に一対の検出電極３０Ｒ、３０Ｌを積層形成する。

振動素子２０には、図３に示すように基部２２の第２主面上に、基準電極層２７と第１端子部２５Ａとを接続する第１リード３１Ａが形成されるとともに、駆動電極層２９と第３端子部２５Ｃとを接続する第３リード３１Ｃが形成されている。振動素子２０には、第１検出電極２５Ｒと第３端子部２５Ｃとを接続する第２リード３１Ｂが形成されるとともに、第２検出電極３０Ｌと第４端子部２５Ｄとを接続する第４リード３１Ｄが形成されている。なお、各リード３１Ａ〜３１Ｄについては、以下、個別に説明する場合を除いてリード３１と総称する。

第１リード３１Ａは、振動子部２３に形成した基準電極層２７の基端部から基部２２側に一体に延長され、図３に示すように基部２２の第２主面上に振動子部２３を一体に形成した側の一方コーナ部に位置して形成された第１端子部２５Ａと一体化される。駆動電極層２９と検出電極３０は、詳細を省略するがそれぞれの基端部が振動子部２３から基部２２までやや幅広の部位で一体に延長され、これら幅広部位が平坦化層２４によって被覆される。

第２リード３１Ｂは、一端部が平坦化層２４を乗り越えるようにして形成され、基部２２の一側部に沿って第１端子部２５Ａと対向する後方側のコーナ部へと導かれることにより、このコーナ部に形成された第２端子部２５Ｂと接続される。第３リード３１Ｃは、一端部が平坦化層２４を乗り越えるようにして形成され、基部２２の略中央部を横切って後方側へと導かれるとともに後端側に沿って第２端子部２５Ｂと対向するコーナ部へと導かれることにより、このコーナ部に形成された第３端子部２５Ｃと接続される。第４リード３１Ｄも、一端部が平坦化層２４を乗り越えるようにして形成され、第２リード３１Ｂと対向して基部２２の他側部に沿って第１端子部２５Ａと対向する前方側の他方コーナ部へと導かれることにより、このコーナ部に形成された第４端子部２５Ｄと接続される。

なお、振動素子２０には、上述した構成にかかわらず端子部２５が、基部２２の第２主面上に最適化される適宜の位置でかつ適宜の個数を以って形成される。また、振動素子２０は、各電極層のリード３１と端子部２５との接続パターンが上述した構成に限定されるものでは無いことは勿論であり、端子部２５の位置や個数に応じて基部２２の第２主面上に適宜に形成される。

振動素子２０は、各端子部２５に対してそれぞれ金バンプ２６を形成したが、これら金バンプ２６がいわゆる２段バンプによって形成されるようにしてもよい。また、振動素子２０は、基部２２の第２主面上に電気的接続を行わないいわゆるダミーの第５金バンプを形成するようにしてもよい。勿論、支持基板２側には、この第５金バンプが溶着固定されるダミー端子部が形成される。

振動型ジャイロセンサ１においては、振動素子２０が支持基板２に対する固定構造によりＱ値が決定される。振動型ジャイロセンサ１においては、表面実装法によって支持基板２に対して振動素子２０を実装することによって実装工程の効率化を図っている。表面実装法においては、接続子として上述した金バンプ２６ばかりでなく、半田ボールや銅バンプ等の各種の金属バンプが用いられる。振動型ジャイロセンサ１においては、半導体プロセスにおいて一般に採用されており、機器の実装工程においてリフロー半田処理等が施されることから耐熱性の大きい金バンプ２６が接続子として採用される。

振動素子２０においては、基部２２を金バンプ２６を介して支持基板２の主面２−１から浮かした状態で実装されることによって、例えば金接続層によって基部２２の全面を接合した場合と比較して振動子部２３の先端部の減衰割合が大きくなって良好なＱ値が得られるようになる。また、振動素子２０においては、基部２２を支持基板２の主面２−１に対して１箇所で固定するよりも複数箇所で固定する構造によって良好なＱ値特性を得る。振動素子２０においては、基部２２を支持基板２の主面２−１に対して四隅の位置を固定することによって良好なＱ値特性を得る。

振動型ジャイロセンサ１においては、上述したように２個の振動素子２０Ｘ、２０Ｙを支持基板２の相対するコーナ部位２Ｃ−１、２Ｃ−２に位置して互いに軸線を異にして実装する。振動型ジャイロセンサ１においては、図１に示すように第１振動素子２０Ｘが、基部２２をコーナ部位２Ｃ−１において上述した金バンプ２６を介して支持基板２の主面２−１上に固定され、この基部２２から一体に突設された振動子部２３が支持基板２の側縁に沿って隣り合うコーナ部位２Ｃ−３に向けられる。

振動型ジャイロセンサ１においては、第２振動素子２０Ｙが、基部２２をコーナ部位２Ｃ−２において上述した金バンプ２６を介して支持基板２の主面２−１上に固定され、この基部２２から一体に突設された振動子部２３が支持基板２の側縁に沿って隣り合うコーナ部位２Ｃ−３に向けられる。振動型ジャイロセンサ１においては、第１振動素子２０Ｘと第２振動素子２０Ｙとが、それぞれの振動子部２３を互いにコーナ部位２Ｃ−３に向けて９０°の角度を付されてそれぞれ支持基板２に実装される。

振動型ジャイロセンサ１においては、同一形状の第１振動素子２０Ｘと第２振動素子２０Ｙとを支持基板２に対して精密に位置決めして実装するために、上述したように支持基板２が各ランド４の位置を実装機側に認識される。振動素子２０には、実装機によって認識された各ランド４に対して位置決めされて実装されるようにするために、基部２２に位置合わせ用マーク３２Ａ、３２Ｂ（以下、位置合わせ用マーク３２と総称する。）が設けられている。

振動素子２０は、位置合わせ用マーク３２が、図１及び図３に示すように、基部２２の第１主面上に幅方向に離間して形成された金属箔等からなる一対の矩形部によって構成される。振動素子２０は、実装機によって位置合わせ用マーク３２が読み取られ、支持基板２に対する位置や姿勢の実装データが生成されるようにする。振動素子２０は、この実装データと上述したランド４のデータとに基づいて、支持基板２に対して精密に位置決めされて実装される。

振動素子２０は、位置合わせ用マーク３２を基部２２の第１主面上に形成したが、かかる構成に限定されるものでは無い。位置合わせ用マーク３２は、基部２２の第２主面に、例えば配線工程と同一工程で導体部からなる位置合わせ用マークを端子部２５やリード３１を避けた適宜の位置に形成するようにしてもよい。位置合わせ用マーク３２は、詳細を後述するように振動素子２０の電極層や振動子部２３を形成する外形溝形成工程において用いられる誘導結合型プラズマ装置による反応性イオンエッチング処理に際して用いられる基準マーカに合わせて、位置決めされて形成されることが好ましい。位置合わせ用マーク３２は、ステッパー露光装置を用いることによって、振動子部２３に対して０．１ｍ以下の精度で形成することが可能である。

位置合わせ用マーク３２は、適宜の方法によって形成されるが、例えば基部２２の第２主面に後述するようにチタン層と金層とからなる第１電極層４０のパターニングによって形成した場合に、実装工程に際して読み取りが行われて画像処理を施す際に良好なコントラストが得られて実装精度の向上が図られるようになる。

振動型ジャイロセンサ１においては、それぞれの振動素子２０が、上述したように矩形断面の振動子部２３に生じる長手方向に加えられた一方向の角速度を検出する。振動型ジャイロセンサ１においては、第１振動素子２０Ｘと第２振動素子２０Ｙとを支持基板２に角度を異にして搭載することによって、Ｘ軸方向とＹ軸方向の角速度を同時に検出する。振動型ジャイロセンサ１は、互いに軸線を異にして搭載した第１振動素子２０Ｘと第２振動素子２０Ｙとによってビデオカメラの手振れによる振動状態に基づく制御信号を出力して手振れ補正機構を構成する。

振動型ジャイロセンサ１は、第１振動素子２０Ｘと第２振動素子２０Ｙとにそれぞれ接続されＩＣ回路素子７や電子部品８等によって構成された例えば図４に示す第１駆動検出回路部５０Ｘと第２駆動検出回路部５０Ｙとを備えている。振動型ジャイロセンサ１は、これら第１駆動検出回路部５０Ｘと第２駆動検出回路部５０Ｙとが互いに同一の回路構成とされることから、以下、駆動検出回路部５０と総称して説明する。駆動検出回路部５０は、インピーダンス変換回路５１と、加算回路５２と、発振回路５３と、差動増幅回路５４と、同期検波回路５５と、直流増幅回路５６等を備えている。

駆動検出回路部５０は、図４に示すように、振動素子２０の第１検出電極３０Ｒに対してインピーダンス変換回路５１と差動増幅回路５４とが接続される。駆動検出回路部５０は、インピーダンス変換回路５１に加算回路５２が接続され、この加算回路５２に接続された発振回路５３が第２検出電極３０Ｌと接続される。駆動検出回路部５０は、差動増幅回路５４と発振回路５３とに同期検波回路５５が接続され、この同期検波回路５５に直流増幅回路５６が接続される。なお、振動素子２０の基準電極層２７は、支持基板２側の基準電位５７と接続される。

駆動検出回路部５０は、振動素子２０とインピーダンス変換回路５１と加算回路５２と発振回路５３とによって自励発振回路を構成し、発振回路５３から振動素子２０の振動子部２３に形成した駆動電極層２９に対して所定周波数の発振出力Ｖｇ０を印加することによって固有振動を生じさせる。駆動検出回路部５０は、振動素子２０の第１検出電極３０Ｒからの出力Ｖｇｒと第２検出電極３０Ｌからの出力Ｖｇｌとがインピーダンス変換回路５１に供給され、これらの入力に基づいてインピーダンス変換回路５１から加算回路５２に対してそれぞれ出力ＶｚｒとＶｚｌとを出力する。駆動検出回路部５０は、これらの入力に基づいて加算回路５２から発振回路５３に対して加算出力Ｖｓａが帰還される。

駆動検出回路部５０は、振動素子２０の第１検出電極３０Ｒからの出力Ｖｇｒと第２検出電極３０Ｌからの出力Ｖｇｌとが差動増幅回路５４に供給される。駆動検出回路部５０は、後述するように振動素子２０が手振れを検出した状態でこれら出力Ｖｇｒと出力Ｖｇｌとに差異が生じることから、差動増幅回路５４によって所定の出力Ｖｄａを得る。駆動検出回路部５０は、差動増幅回路５４からの出力Ｖｄａが、同期検波回路５５に供給される。駆動検出回路部５０は、同期検波回路５５において出力Ｖｄａを同期検波することで直流信号Ｖｓｄに変換して直流増幅回路５６に供給し、所定の直流増幅を行った直流信号Ｖｓｄを出力する。

駆動検出回路部５０は、同期検波回路５５が、差動増幅回路５４の出力Ｖｄａを、発振回路５３から駆動信号に同期して出力されるクロック信号Ｖｃｋのタイミングで全波整流した後で積分して直流信号Ｖｓｄを得る。駆動検出回路部５０は、上述したようにこの直流信号Ｖｓｄを直流増幅器１４において増幅して、出力することにより手振れにより生じる角速度信号の検出が行われるようにする。

駆動検出回路部５０は、インピーダンス変換回路５１がハイ・インピーダンス入力ｚ２の状態でロー・インピーダンス出力ｚ３を得るようになっており、第１検出電極３０Ｒと第２検出電極３０Ｌ間のインピーダンスｚ１と加算回路５２の入力間のインピーダンスｚ４とを分離する作用を奏する。駆動検出回路部５０においては、インピーダンス変換回路５１を設けることによってこれら第１検出電極３０Ｒと第２検出電極３０Ｌとから大きな出力差異を得ることが可能となる。

駆動検出回路部５０においては、上述したインピーダンス変換回路５１が入力と出力とのインピーダンス変換機能を奏し信号の大きさに影響を与えることは無い。したがって、駆動検出回路部５０においては、第１検出電極３０Ｒからの出力Ｖｇｒとインピーダンス変換回路５１の一方側の出力Ｖｚｒ及び第２検出電極３０Ｌからの出力Ｖｇｌとインピーダンス変換回路５１の他方側の出力Ｖｚｌとがそれぞれ同一の大きさである。駆動検出回路部５０においては、振動素子２０によって手振れ検出が行われて第１検出電極３０Ｒからの出力Ｖｇｒと第２検出電極３０Ｌからの出力Ｖｇｌとに差があっても、加算回路５２からの出力Ｖｓａに保持される。

駆動検出回路部５０においては、例えばスイッチング動作等によってノイズが重畳されることがあっても、発振回路５３の出力Ｖｇｏに重畳されたノイズ成分が振動素子２０におけるバンドフィルタと同等の働きによって共振周波数以外の成分が除去されることで、差動増幅回路５４からノイズ成分が除去された高精度の出力Ｖｄａを得ることが可能となる。なお、振動型ジャイロセンサ１は、上述した駆動検出回路部５０に限定されるものでは無く、固有振動する振動素子部２３の手振れ動作による変位を圧電薄膜層２８と一対の検出電極３０とによって検出し、適宜の処理を行って検出出力を得るように構成されればよい。

振動型ジャイロセンサ１においては、上述したようにＸ軸方向の角速度を検出する第１振動素子２０ＸとＹ軸方向の角速度を検出する第２振動素子２０Ｙとを備えている。振動型ジャイロセンサ１においては、第１振動素子２０Ｘに接続された第１駆動検出回路部５０ＸからＸ軸方向の検出出力ＶｓｄＸを得るとともに、第２振動素子２０Ｙに接続された第２駆動検出回路部５０ＹからＹ軸方向の検出出力ＶｓｄＹを得る。振動型ジャイロセンサ１においては、１個の支持基板２にそれぞれの振動子部２３の軸線を異にして２個の振動素子２０を精密に実装することで、構造の簡易化と小型化を図り、２軸方向の検出動作を高精度に行うことが可能である。

振動型ジャイロセンサ１においては、上述した振動素子２０が、例えば図７及び図８に示すように、主面２１−１の方位面が（１００）面、側面２１−３の方位面が（１１０）面となるように切り出されたシリコン基板２１を基材にして多数個が一括して形成された後に、切断工程を経て１個ずつに切り分けられる。なお、シリコン基板２１については、振動素子２０を完成させた状態で所定の大きさに切り分けられるが、説明の便宜上、大型の素材についても同一符号を付すものとする。

シリコン基板２１は、外形寸法が、工程に用いられる設備仕様に応じて切り出し寸法が適宜決定され例えば３００×３００（ｍｍ）とされる。シリコン基板２１は、作業性やコスト等によって厚み寸法を決定されるが、少なくとも振動素子２０の基部２２の厚み寸法よりも大きな厚みであればよい。シリコン基板２１は、上述したように基部２２の厚みが３００μｍであるとともに振動子部２３の厚みが１００μｍとすることから、３００μｍの基板が用いられる。

また、シリコン基板２１には、後述するようにドープ処理が施されない略純単結晶シリコン基板或いは体積抵抗率が１００Ω・ｃｍｍである単結晶シリコン基板が用いられる。シリコン基板２１は、かかる単結晶シリコン基板を用いることによって、シリコン層が高抵抗値特性を有することになる。

シリコン基板２１には、熱酸化処理が施されて、図８に示すよう第１主面２１−１上及び第２主面２１−２上にそれぞれシリコン酸化膜（ＳｉＯ_２膜）３３Ａ、３３Ｂ（以下、個別に説明する場合を除いてシリコン酸化膜３３と総称する。）が全面に亘って形成されている。シリコン酸化膜３３は、後述するようにシリコン基板２１に結晶異方性エッチング処理を施す際に保護膜として機能する。

振動素子製造工程は、シリコン基板２１の第１主面２１−１に形成したシリコン酸化膜３３Ａに対して、各振動素子２０の形成領域に対応した振動素子形成部位を除去して開口部を形成する工程が施される。振動素子製造工程は、シリコン基板２１のシリコン酸化膜３３Ａ上に例えば感光性フォトレジスト材によってフォトレジスト層３４を全面に亘って形成する。なお、フォトレジスト層３４は、半導体プロセスと同様に、シリコン酸化膜３３Ａをマイクロ波で加熱して水分を除去するプレベーキング処理を施した後に、感光性樹脂によって成膜される。

振動素子製造工程は、フォトレジスト層３４に対して各振動素子形成部位を開口部としたマスキングを行った状態で、フォトレジスト層３４に対して露光、現像処理を施す。振動素子製造工程は、これらの工程を経て、図９及び図１０に示すように振動素子形成部位に対応したフォトレジスト層３４を除去してシリコン酸化膜３３Ａを外方に臨ませるフォトレジスト層開口部３５を形成する。なお、シリコン基板２１には、図９に示すように３×５個のフォトレジスト層開口部３５が形成されることによって、１５個の振動素子２０が一括して形成される。

振動素子製造工程は、フォトレジスト層３４を除去した後に、フォトレジスト層開口部３５に臨ませられたシリコン酸化膜３３Ａを除去する第１エッチング処理を施し、さらにシリコン基板２１に対して振動素子２０の振動子部２３に対応する部位を形成する第２エッチング処理が施される。第１エッチング処理は、シリコン基板２１の界面の平滑性を保持するために、シリコン酸化膜３３Ａのみを除去する湿式エッチング法を採用するが、この方法に限定されるものでは無く例えばイオンエッチング法等の適宜のエッチング処理であってもよい。

第１エッチング処理には、エッチング液として例えばフッ化アンモニウム溶液を用い、シリコン酸化膜３３Ａを除去してシリコン酸化膜開口部３６を形成することにより、図１１及び図１２に示すように、シリコン基板２１の第１主面２１−１を外方に臨ませる。なお、第１エッチング処理は、長時間に亘ってエッチングを行った場合にシリコン酸化膜開口部３６の側面からエッチングが進行するいわゆるサイドエッチング現象が生じることから、シリコン酸化膜３３Ａがエッチングされた時点で終了するようにエッチング時間を正確に管理することが好ましい。

第２エッチング処理は、シリコン酸化膜開口部３６から外方に臨ませられたシリコン基板２１を振動子部２３の厚みまでエッチングする工程であり、シリコン基板２１の結晶方向にエッチング速度が依存する性質を利用した結晶異方性の湿式エッチングが施される。第２エッチング処理は、エッチング液として例えばＴＭＡＨ（水酸化テトラメチルアンモニウム）やＫＯＨ（水酸化カリウム）或いはＥＤＰ（エチレンジアミン−ピロカテコール−水）溶液が用いられる。第２エッチング処理は、具体的にはエッチング液として表裏面のシリコン酸化膜３３Ａ、３３Ｂのエッチングレートの選択比がより大きくなるＴＭＡＨ２０％溶液を用い、このエッチング液を撹拌しながら温度を８０℃に保ち、６時間のエッチングを行った。

第２エッチング処理は、シリコン基板２１が第１主面２１−１に対して側面２１−３の対エッチング性が小さい特性によって、（１００）面に対して約５５°の角度の面方位となる（１１０）面が出現し、シリコン基板２１の第１主面２１−１に図１３及び図１４に示すように所定の寸法形状を有する矩形凹部３７を形成する。第２エッチング処理は、シリコン酸化膜開口部３６に臨ませられたシリコン基板２１の厚みを振動子部２３の厚みに達するまでエッチングすることによって、図１５に詳細を示すいわゆるダイヤフラム部３８を形成する。

矩形凹部３７は、図１３に示すように長さ寸法ｔ８、幅寸法ｔ９の開口寸法を有し、図１５に示すように深さ寸法ｔ１０を以って形成される。矩形凹部３７は、図１５に示すように、第１主面２１−１から第２主面２１−２側に向かって次第に開口寸法が小さくなる断面が台形の空間部を構成する。矩形凹部３７は、内周壁が上述したように内方下がりに５５°の傾斜角度θを付されて形成される。ダイヤフラム部３８は、後述するように振動子部２３の幅寸法ｔ６と長さ寸法ｔ５及びその外周部に形成する後述する外形溝３９の幅寸法ｔ７（図２８参照）とによって規定する。外形溝３９は、幅寸法ｔ７が、（深さ寸法ｔ１０×１／ｔａｎ５５°）で求められる。

したがって、矩形凹部３７は、ダイヤフラム部３８の幅を規定する開口幅寸法ｔ９が、（ｔ１０×１／ｔａｎ５５°）×２＋ｔ６（振動子部２３の幅寸法）＋２×ｔ７（スリットの幅寸法）から求められる。矩形凹部３４は、幅寸法ｔ９が、ｔ１０＝２００μｍ、ｔ６＝１００μｍ、ｔ７＝２００μｍとすると、ｔ９＝７８０μｍとなる。

シリコン基板２１には、上述した第２エッチング処理を施すことによって長さ方向についても幅方向と同様にその内周壁がそれぞれ傾斜角度を５５°の傾斜面として構成された矩形凹部３７を形成する。したがって、矩形凹部３７は、ダイヤフラム部３８の長さを規定する長さ寸法ｔ８が、（ｔ１０×１／ｔａｎ５５°）×２＋ｔ５（振動子部２３の長さ寸法）＋ｔ７（スリットの幅寸法）から求められる。矩形凹部３７は、長さ寸法ｔ８が、ｔ１０＝２００μｍ、ｔ５＝２．５ｍｍ、ｔ７＝２００μｍとすると、ｔ８＝２９８０μｍとなる。

振動素子製造工程は、上述した工程を経て、シリコン基板２１に矩形凹部３７の底面と第２主面２１−２との間に、所定の厚みを有して振動子部２３を構成する図１５に示す矩形のダイヤフラム部３８を形成する。振動素子製造工程は、ダイヤフラム部３８の第２主面２１−２側を加工面として電極形成工程が施される。電極形成工程は、例えばマグネトロンスパッタ装置によって、第２主面２１−２上に、図１６に示すようにシリコン酸化膜３３Ｂを介して基準電極層２７を構成する第１電極層４０と、圧電薄膜層２８を構成する圧電膜層４１と、駆動電極層２９及び検出電極３０とを構成する第２電極層４２とを積層形成する。

なお、振動素子製造工程においては、振動子部２３に対する上述した第１電極層４０の形成工程と第２電極層４２の形成工程に合わせて、基部２２の形成部位に各リード３１や端子部２５を形成するための導体層の形成工程も同時に行われるようにする。

第１電極層形成工程は、振動子構成部位３５のシリコン酸化膜層３０Ｂ上に全面に亘ってチタンをスパッタリングしてチタン薄膜層を形成する工程と、このチタン薄膜層上にプラチナをスパッタリングしてプラチナ層を形成して２層構成の第１電極層４０を積層形成する。チタン薄膜層形成工程は、ガス圧０．５Ｐａ、ＲＦ（高周波）パワー１ｋＷのスパッタ条件でシリコン酸化膜層３０Ｂ上に膜厚が５０ｎｍ程度のチタン薄膜層を成膜する。プラチナ層形成工程は、ガス圧０．５Ｐａ、ＲＦパワー０．５ｋＷのスパッタ条件でチタン薄膜層上に膜厚が２００ｎｍ程度のプラチナ薄膜層を成膜する。

第１電極層４０は、チタン薄膜層がシリコン酸化膜層３０Ｂとの密着性を向上させる作用を奏するとともに、プラチナ層が良好な電極として作用する。第１電極層形成工程は、上述した第１電極層４０の形成と同時にダイヤフラム部３８から基部２２の形成領域へと延長して第１リード３１Ａと第１端子部２５Ａとを構成する電極層を形成する。

圧電膜層形成工程は、上述した第１電極層４０上に全面に亘って、例えばチタン酸ジルコン酸鉛（ＰＺＴ）をスパッタリングして所定の厚みの圧電膜層３７を積層形成する。圧電膜層形成工程は、Ｐｂ_{（１＋ｘ）}（Ｚｒ_０．５３Ｔｉ_０．４７）Ｏ_３−ｙ酸化物をターゲットとして用いて、ガス圧０．７Ｐａ、ＲＦパワー０．５ｋＷのスパッタ条件で第１電極層４０上に膜厚が１μｍ程度のＰＺＴ層からなる圧電膜層４１を薄膜形成する。圧電膜層形成工程は、電気炉により圧電膜層４１をベーキングすることによって、結晶化熱処理を施す。ベーキング処理は、例えば酸素雰囲気下で、７００℃、１０分間の条件で行う。なお、圧電膜層４１は、上述した第１電極層４０から延長された基部２２の形成領域に形成された電極層の一部を被覆して形成される。

第２電極層形成工程は、上述した圧電膜層４１上に全面に亘って、プラチナをスパッタリングしてプラチナ層を形成することによって第２電極層４２を積層形成する。第２電極層形成工程は、ガス圧０．５Ｐａ、ＲＦパワー０．５ｋＷのスパッタ条件で圧電膜層４１上に膜厚が２００ｎｍ程度のプラチナ薄膜層を成膜する。

振動素子製造工程は、上述した工程を経て最上層に形成された第２電極層４２に対してパターニング処理を施す第２電極層パターニング工程によって、図１７及び図１８に示すように所定形状の駆動電極層２９と一対の検出電極３０Ｒ、３０Ｌとを形成する。駆動電極層２９は、上述したように振動子部２３を駆動させる所定の駆動電圧が印加される電極であり、振動子部２３の幅方向の中央領域に所定の幅を以って長さ方向のほぼ全域に亘って形成される。検出電極３０は、振動子部２３に発生したコリオリ力を検出する電極であり、駆動電極層２９の両側に位置して長さ方向のほぼ全域に亘って互いに絶縁を保持されて平行に形成される。

第２電極層パターニング工程は、第２電極層４２に対してフォトリソグラフ処理を施して図１７に示すように圧電膜層３７上に駆動電極層２９と検出電極３０とを形成する。第２電極層パターニング工程は、第２電極層４２上にレジスト層を形成し、駆動電極層２９と検出電極３０との対応部位を例えばイオンエッチング法等によって除去した後にレジスト層を洗浄する等の工程を経て、駆動電極層２９と検出電極３０とをパターン形成する。第２電極層パターニング工程は、かかる工程に限定されず、半導体プロセスにおいて採用されている適宜の導電層形成工程を利用して駆動電極層２や検出電極３０を形成するようにしてもよいことは勿論である。

第２電極層パターニング工程においては、駆動電極層２９と検出電極３０とが、図１７に示すように先端部とともに振動子部２３の根元となる根元部位４３においても同一となるようにして形成される。第２電極層パターニング工程においては、根元部位４３において一致された駆動電極層２９と検出電極３０との基端部に、それぞれ幅広とされたリード接続部２９−１、３０Ｒ−１、３０Ｌ−１が一体にパターン形成される。

第２電極層パターニング工程は、例えば長さ寸法ｔ１２がそれぞれ２ｍｍであり、幅寸法ｔ１３が５０μｍの駆動電極層２９を挟んで、幅寸法ｔ１４が１０μｍの第１検出電極３０Ｒと第２検出電極３０Ｌとを、５μｍの間隔寸法ｔ１５を以ってパターン形成する。また、第２電極層パターニング工程は、長さ寸法ｔ１６がそれぞれ５０μｍ、幅寸法ｔ１７もそれぞれ５０μｍとしたリード接続部２９−１、３０Ｒ−１、３０Ｌ−１をパターン形成する。なお、第２電極層パターニング工程は、駆動電極層２９と検出電極３０とが上述した寸法値に限定されるもので無く、振動子部２３の第２主面上に形成することが可能な範囲で適宜形成される。

振動素子製造工程は、圧電膜層４１に対して上述した駆動電極層２９と検出電極３０よりも大きな面積の部位を残して圧電膜層パターニング処理を施すことによって、圧電薄膜層２８を形成する。圧電薄膜層２８は、振動子部２３に対して、その幅よりもやや小幅であり基端部から先端部の先端近傍位置に亘って形成される。

圧電膜層パターニング工程は、圧電膜層４１に対してフォトリソグラフ処理を施して圧電薄膜層２８の対応部位にレジスト層を形成し、不要な部位の圧電膜層４１を例えばフッ硝酸溶液を用いた湿式エッチング法等によって除去した後に、レジスト層を洗浄する等の工程を経て、図１９及び図２０に示す圧電薄膜層２８を形成する。なお、圧電膜層パターニング工程においては、圧電膜層４１を湿式エッチング法によってエッチング処理を施すようにしたが、かかる工程に限定されるものでは無く、例えばイオンエッチング法や反応性イオンエッチング法（ＲＩＥ：Reactive Ion Etching）等の適宜の方法を施すことにより圧電薄膜層２８を形成するようにしてもよいことは勿論である。

圧電膜層パターニング工程においては、圧電薄膜層２８の基端部が図１９に示すように振動子部２３の根元となる根元部位４３において駆動電極層２９と検出電極３０と同一となるようにして形成される。圧電膜層パターニング工程においては、基端部から駆動電極層２９や検出電極３０のリード接続部２９−１、３０Ｒ−１、３０Ｌ−１よりも大きな面積を有して端子受け部２８−１が一体にパターン形成される。

圧電膜層パターニング工程は、長さ寸法ｔ１８が２．２ｍｍ、幅寸法ｔ１９が９０μｍの圧電薄膜層２８をパターン形成する。圧電膜層パターニング工程は、リード接続部２９−１、３０Ｒ−１、３０Ｌ−１の周囲に５μｍの幅寸法を有して端子受け部２８−１がパターン形成される。なお、圧電膜層パターニング工程は、圧電薄膜層２８が上述した寸法値に限定されるもので無く、駆動電極層２９や検出電極３０よりも大きな面積を以って振動子部２３の第２主面上に形成することが可能な範囲で適宜形成される。

振動素子製造工程は、第１電極層パターニング工程によって圧電膜層４１が除去された第１電極層４０に対して、上述した第２電極層パターニング工程と同様のパターニング処理を施して図２１及び図２２に示すように基準電極層２７をパターン形成する。第１電極層パターニング工程は、第１電極層４０上にレジスト層を形成し、基準電極層２７の対応部位を例えばイオンエッチング法等によって除去した後にレジスト層を洗浄する等の工程を経て、基準電極層２７をパターン形成する。第１電極層パターニング工程は、かかる工程に限定されず、半導体プロセスにおいて採用されている適宜の導電層形成工程を利用して基準電極層２７を形成するようにしてもよいことは勿論である。

第１電極層パターニング工程においては、振動子部２３の第２主面上においてその幅よりもやや小幅で圧電薄膜層２８よりも大きな幅を有する基準電極層２７を形成する。第１電極層パターニング工程においては、基準電極層２７の基端部が図２１に示すように振動子部２３の根元となる根元部位４３において駆動電極層２９と検出電極３０及び圧電薄膜層２８と同一となるようにして形成される。第１電極層パターニング工程においては、基端部から側方へと一体に引き出されて基部２２の形成部位上に第１リード３１Ａとその先端部に第１端子部２５Ａとをパターン形成する。第１電極層パターニング工程は、長さ寸法ｔ２０が２．３ｍｍ、幅寸法ｔ２１が９４μｍとされ、圧電薄膜層２８の周囲に５μｍの幅寸法を以って基準電極層２７を形成する。なお、第１電極層パターニング工程は、基準電極層２７が上述した寸法値に限定されるもので無く、振動子部２３の第２主面上に形成することが可能な範囲で適宜形成される。

振動素子２０は、上述した工程を経て基部２２の形成部位に形成した駆動電極層２９と検出電極３０のリード接続部２９−１、３０Ｒ−１、３０Ｌ−１と端子部２５Ｂ〜２５Ｄとが、リード３１Ｂ〜３１Ｄによってそれぞれ接続される。振動素子製造工程は、リード３１Ｂ〜３１Ｄが相対するリード接続部２９−１、３０Ｒ−１、３０Ｌ−１と円滑に接続するために、図２３及び図２４に示す平坦化層２４を形成する。

振動素子２０においては、リード接続部２９−１、３０Ｒ−１、３０Ｌ−１と端子部２５Ｂ〜２５Ｄとを接続するリード３１Ｂ〜３１Ｄが圧電薄膜層２８の端子受け部２８−１や基準電極層２７の端部を通過して基部２２の形成部位を引き回される。振動素子２０においては、上述したように圧電薄膜層２８が圧電膜層４１に湿式エッチング処理を施してパターニングすることから、エッチング箇所の端部がシリコン基板２１の第２主面２１−２側に向かって逆テーパ或いは垂直な段部となっている。振動素子２０においては、基部２２の形成部位にリード３１Ｂ〜３１Ｄを直接形成した場合に、段部において断線を生じさせてしまう。また、振動素子２０においては、基部２２の形成部位に圧電薄膜層２８の端子受け部２８−１から露出されるようにして基準電極層２７の第１リード３１Ａが引き回されており、この第１リード３１Ａとリード３１Ｂ〜３１Ｄとの絶縁を保持する必要もある。

平坦化層形成工程は、基部２２の形成部位に形成したレジスト層にフォトリソグラフ処理を施して、リード接続部２９−１、３０Ｒ−１、３０Ｌ−１と第１リード３１Ａとを被覆するレジスト層をパターン形成する。平坦化層形成工程は、パターン形成されたレジスト層に２８０℃〜３００℃程度の加熱処理を施して硬化させて平坦化層２４を形成する。平坦化層形成工程は、幅寸法ｔ２４が２００μｍ、長さ寸法ｔ２５が５０μｍ、厚み寸法が２μｍの平坦化層２４を形成する。なお、平坦化層形成工程は、かかる工程に限定されるものでは無く、半導体プロセス等に実施される適宜のレジスト層形成工程や適宜の絶縁性材料を用いて平坦化層２４を形成するようにしてもよい。

振動素子製造工程は、基部２２の形成部位に上述した第２端子部２５Ｂ〜第４端子部２５Ｄ及び第２リード３１Ｂ〜第４リード３１Ｄを形成する配線層形成工程が施される。配線層形成工程は、基部２２の形成部位に全面に亘って感光性のフォトレジスト層を形成するとともに、このフォトレジスト層に対してフォトリソグラフ処理を施して第２端子部２５Ｂ〜第４端子部２５Ｄや第２リード３１Ｂ〜第４リード３１Ｄに対応する開口パターンを形成し、さらにスパッタリングによって各開口部内に導体層を形成して配線層を形成する。配線層形成工程は、所定の導体部を形成した後に、フォトレジスト層を除去して図２５及び図２６に示す第２端子部２５Ｂ〜第４端子部２５Ｄ及び第２リード３１Ｂ〜第４リード３１Ｄをパターン形成する。

配線層形成工程は、シリコン酸化膜３３Ｂに対する密着性の向上を図るチタン層を形成した後に、このチタン層上に電気抵抗が低く低コストの銅層を形成する。配線層形成工程は、チタン層を２０ｎｍの厚みで形成し、銅層を３００ｎｍの厚みで形成する。配線層形成工程は、かかる工程に限定されず、例えば半導体プロセスで汎用される各種の配線パターン形成技術によって配線層を形成するようにしてもよい。

振動素子製造工程は、ダイヤフラム部３８を貫通して振動子部２３の外周部を構成する外形溝形成工程が施される。溝形成工程は、上述した各電極層を積層形成したシリコン基板２１の振動子部２３の一方側の根元部位４３を始端として振動子部２３を囲むようにして他方側の根元部位４３を終端とする図２７及び図２８に示す略コ字状の外形溝３９を形成する。外形溝３９は、上述したように２００μｍの幅を以って形成される。

外形溝形成工程は、具体的にはシリコン酸化膜３３Ｂをコ字状に除去する第１エッチング工程と、露出されたシリコン基板２１に貫通溝を形成する第２エッチング工程とからなる。第１エッチング工程は、シリコン酸化膜３３Ｂ上に全面に亘って感光性のフォトレジスト層を形成するとともに、このフォトレジスト層に対してフォトリソグラフ処理を施してコ字状の開口パターンを形成する。第１エッチング工程は、開口パターンに露出されたシリコン酸化膜３３Ｂをイオンエッチングによって除去する。なお、第１エッチング工程は、例えば湿式エッチングによってシリコン酸化膜３３Ｂをコ字状に除去することも可能であるが、サイドエッチングによる寸法誤差の発生を考慮して、イオンエッチングが好適に実施される。

外形溝形成工程は、残されたシリコン酸化膜３３Ｂを保護膜として、第２エッチング工程が施される。第２エッチング工程は、振動子部２３の外周部が高精度の垂直面によって構成されるようにするために、シリコン基板２１に対して例えば反応性イオンエッチングが施される。第２エッチング工程には、高密度なプラズマを生成する誘導結合型プラズマ（ＩＣＰ：Indactively Coupled Prasma）を備えたエッチング装置が用いられ、ＳＦ_６ガスを導入するエッチング処理と、Ｃ_４Ｆ_８ガスを導入してエッチングした箇所に外周壁を保護するための保護膜形成工程とを繰り返すＢｏｓｃｈ（Ｂｏｓｃｈ社）プロセスによって、毎分１０μｍ程度の速度で垂直な内壁を有する外形溝３９をシリコン基板２に形成する。

振動素子製造工程は、シリコン基板２１から各振動素子２０を切り分ける切断工程が施される。振動素子製造工程においては、例えばダイヤモンドカッタ等によって基部２２の部位に切断加工を施されることによって各振動素子２０の切り分けが行われる。切断工程については、ダイヤモンドカッタによって切断溝を形成した後に、シリコン基板２１を折って切り分けが行われる。なお、切断工程は、砥石や研削によりシリコン基板２１の面方位を利用して切断を行うようにしてもよい。

振動素子製造工程においては、上述したように振動素子２０を支持基板２に表面実装することから、各端子部２５上に金バンプ２６が形成される。金バンプ形成工程は、端子部２５上に所定の開口部を有するめっきレジスト層を形成するとともに、金めっき処理により各開口部内に金めっき層を所定の高さまで成長させた後にめっきレジスト層を除去するリフトオフ法等によって金バンプ２６を形成する。

なお、金バンプ形成工程においては、めっき処理の条件によって形成される金バンプ２６の厚み（高さ）に限界があり、所望の高さを有する金バンプ２６が形成し得ないこともある。金バンプ形成工程においては、１回のめっき処理によって所望の金バンプ２６を得られない場合に、第１層の金めっき層を電極とする２回めっき処理を施していわゆる段付き金バンプ２６を形成するようにしてもよい。金バンプ形成工程においては、必要に応じて基部２２上にいわゆるダミーバンプも形成される。

振動素子製造工程においては、上述した金めっき法によるバンプ形成ばかりでなく、半導体プロセスで実施されている適宜のバンプ形成技術、例えば蒸着法や転写法或いはスタッドバンプ等によってバンプ形成を行うようにしてもよいことは勿論である。また、振動素子製造工程においては、金バンプ２６と各端子部２５との密着性を向上させるために、詳細を省略するが各端子部２５にいわゆるバンプ下地金属層が形成される。

以上の工程を経て製造された振動素子２０は、シリコン基板２１の第２主面２１−２側を実装面として、支持基板２の主面２−１上に表面実装法によって実装される。振動素子２０は、各端子部２５に設けられた金バンプ２６を支持基板２側の相対するランド４に位置合わせされる。振動素子２０は、上述したように位置合わせ用マーク３２が読み取られて、実装機により位置と向きを高精度に位置決めされて実装される。振動素子２０は、支持基板２に押圧した状態で超音波が印加された各金バンプ２６が相対するランド４に溶着されることで支持基板２の主面２−１上に実装される。支持基板２には、主面２−１上にＩＣ回路素子７や電子部品８を実装した後にカバー部材１５が取り付けられて振動型ジャイロセンサ１を完成させる。

振動型ジャイロセンサ１は、振動素子２０が、駆動電極層２９に対して駆動検出回路部５０から所定周波数の交流電圧が印加されることによって、振動子部２３が固有の振動数を以って振動する。振動型ジャイロセンサ１は、振動素子２０の振動子部２３が、厚み方向である縦方向に縦共振周波数で共振するとともに幅方向である横方向にも横共振周波数で共振する。振動型ジャイロセンサ１は、振動素子２０が、縦共振周波数と横共振周波数との差である離調度が小さいほど高感度特性を有する。振動型ジャイロセンサ１は、上述したように結晶異方性エッチング処理や反応性イオンエッチング処理を施して振動子部２３の外周部を精度よく形成することで高離調度化が図られている。

振動素子２０は、振動子部２３の長さ寸法ｔ５の精度によって縦共振周波数特性に大きな影響が生じる。振動素子２０は、上述したように振動子部２３の長さ寸法ｔ５を規定する根元部位４３が、結晶異方性エッチング処理を施すことによって形成されるダイヤフラム部３８の（１００）面及び５５°の角度をなす傾斜面である（１１１）面と、平坦面である境界線とに「ずれ」が生じた場合に、この「ずれ」量に応じて離調度が大きくなってしまう。

すなわち、振動素子２０は、かかる「ずれ」量が、結晶異方性エッチング処理時のシリコン酸化膜３３Ｂ上に形成するレジスト膜パターンと、反応性イオンエッチング処理時のレジスト膜パターンの位置ずれが原因となる。したがって、振動素子２０は、例えば工程中でシリコン基板２１の表裏主面２１−１，２１−２を同時に観察可能な両面アライナー装置によって位置決めする対応を図るようにしてもよい。また、振動素子２０は、シリコン基板２１にの主面に適宜の位置決め用パターンやマークを形成し、これらを基準として他方主面の位置規制を行うアライメント装置によって位置決めする対応を図るようにしてもよい。振動素子２０は、かかる位置決めの対応が支持基板２への実装工程に際しても適用可能である。

なお、振動素子２０は、上述した「ずれ」量が約３０μｍ程度よりも小さなの範囲であれば、縦共振周波数と横共振周波数とがほぼ一致する。したがって、振動素子２０は、やや精度の高いエッチング工程を施すことによって実質的な「ずれ」量による離調度特性の低下を抑制することが可能であり、上述したアライメント装置を用いた対応を不要として製造される。

ところで、一般的な半導体プロセスにおいては、ＢｏやＰｈ等のドープ処理を施したＮタイプ或いはＰタイプのシリコン基板が用いられる。一般的なシリコン基板は、このために体積抵抗率が数十Ω・ｃｍであり、ある程度の導電性を有し、グランド機能や薄膜形成時等に際しての下電極機能等を奏するようにする。一方、振動素子２０は、上述したようにシリコン基板２１として、ドープ処理を施さない純粋シリコン状態の単結晶シリコン基板や体積抵抗率が１００Ω・ｃｍ以上の単結晶シリコン基板が用いられる。シリコン基板２１は、極めて高抵抗値特性を有することで、導電特性が低い。

シリコン基板２１は、上述したように表裏主面２１−１，２１−２にシリコン酸化膜３３Ａ、３３Ｂが形成され、これらシリコン酸化膜３３が各エッチング処理を施す際に保護膜として機能する。振動素子製造工程においては、所定の厚みのダイヤフラム部３８を形成するために、シリコン酸化膜３３を除去してシリコン基板２１に矩形凹部３７を形成する。シリコン基板２１は、エッチング処理等に際して塗布されるフォトレジスト材に異物等が混入していた場合にシリコン酸化膜３３に傷付けられることがある。シリコン基板２１には、外観検査で検出することが困難なシリコン酸化膜３３に生じる「す」や微細な傷或いは工程中での傷等が存在していることがある。

振動素子製造工程においては、一般的なシリコン基板を用いた場合に、上述したようにシリコン酸化膜３３Ｂ上に薄膜形成される第１電極層４０が上述した傷等を介してシリコン基板２１と導通してしまうとともに、さらに導電性が良好なシリコン基板を介して第２電極層４２と導通状態となってしまう。振動素子製造工程においては、一般的な導電性シリコン基板を用いた場合に、歩留り率が約２０％程度の短絡不良が発生していた。振動素子製造工程においては、一般的なシリコン基板を用いる場合に、充分な膜厚のシリコン酸化膜を形成し、高精度の検査や充分な工程管理が必要とされて効率も低下する。

これに対して、振動素子製造工程においては、上述したように低導電性のシリコン基板２１を用いて振動素子２０を製造することによって、短絡不良率が４％程度にまで低減されるようになる。また、振動素子製造工程においては、各工程での温度管理やガス管理も効率的に行うことが可能とされるとともに各電極層や圧電薄膜層を高精度に形成することも可能となり、工程の大幅な効率化が図られるようになる。

振動型ジャイロセンサ１においては、低導電性のシリコン基板２１を基材として製造した振動素子２０を備えることで、外部光や熱負荷等の外乱に対しても安定した動作が行われるようになる。振動型ジャイロセンサ１は、一般的なＮタイプ又はＰタイプのシリコン基板によって形成された振動素子を備える振動型ジャイロセンサと比較して外部光による圧電薄膜層２８の容量変化が低減されるとともにオフセット電圧値の変化も小さい高感度で安定した手振れの検出動作が行われるようになる。

振動素子製造工程においては、上述したように基部２２に振動子部２３を一体に形成してなる多数個の振動素子２０をシリコン基板２１に一括して製作してそれぞれを切り分けるようにする。振動素子製造工程においては、支持基板２の主面上に２軸上に位置して実装されて２軸の検出信号を得る振動型ジャイロセンサ１に備えられる同一形状の第１振動素子２０Ｘと第２振動素子２０Ｙとを製作する。

以上の工程を経て製造される振動素子２０の基本構成について、以下説明する。振動素子２０は、上述したように基部２２が振動子部２３の厚み寸法ｔ４の１．５倍よりも大きな厚み寸法を以って形成される。振動素子２０においては、基部２２の厚み寸法ｔ１を変えることによって図２９に示すように共振周波数（ＫＨｚ）特性が変化する。振動素子２０は、同図から明らかなように、基部２２の厚み寸法ｔ１が振動子部２３の厚み寸法ｔ４の１．５倍よりも大きく形成されることによって共振周波数が一定に保持される。振動素子２０は、基部２２の厚み寸法ｔ１が振動子部２３の厚み寸法ｔ４の１．５倍よりも小さく薄型化されるにしたがって、共振周波数にズレが生じるようになる。

振動素子２０は、基部２２が薄型化されるにしたがって次第に機械的剛性が低下し、振動子部２３の振動動作に伴って基部２２にも振動動作が生じて共振周波数にズレが生じるようになる。振動素子２０においては、基部２２を上述した条件で形成することにより、薄型化を図るとともに基部２２が充分な機械的剛性を保持して支持基板２に固定されるようになる。振動素子２０においては、基部２２の振動動作による共振周波数のズレの発生が抑制され、振動子部２３が安定した状態で振動動作を行うことで高精度の手振れ等の検出が行われるようになる。

振動素子２０は、図３０（Ａ）に示すように基部２２が、振動子部２３の幅寸法ｔ６の２倍よりも大きな幅寸法を有するとともに、振動子部２３の長手方向の中心軸線Ｃに対して［±２×ｔ６］の範囲内の領域内に重心Ｇ−１を位置させて形成される。振動素子２０は、基部２２が四隅に設けた金バンプ２５Ａ〜２５Ｄを介して支持基板２の主面２−１上に固定され、この基部２２に支持されて振動子部２３が厚み方向に振動動作する。

一方、図３０（Ｂ）に示した振動素子６０は、例えば横長矩形に形成された基部６１に対して振動子部２３が長手方向の一方側に位置をずらして外周部から一体に突出形成されている。振動素子６０には、基部６１の四隅に位置して金バンプ６２Ａ〜６２Ｄが設けられており、これら金バンプ６２Ａ〜６２Ｄを介して基部６１が支持基板２の主面２−１上に固定される。振動素子６０は、上述した構造から、基部６１の重心Ｇ−２が、振動子部２３の長手方向の中心軸線Ｃに対して側方にΔｘ１分大きくズレた状態となっている。

振動素子部２３の幅寸法ｔ６が１００μｍの振動素子部２３を有する振動素子２０と振動素子６０とについて、振動素子部２３の中心軸線Ｃに対する基部２２、６１の重心Ｇ−１、Ｇ−２のズレの影響について左右の検出電極３０Ｒ、３０Ｌからの出力バランスの状態を測定し、図３０（Ｃ）にその結果示す。基部２２の重心Ｇ−１が振動素子部２３の中心軸線Ｃに対して［±２×ｔ６］の範囲内に形成された振動素子２０においては、同図から明らかなように左右の検出信号の差がほとんど無く、バランスがとれた状態に保持されている特性を得る。したがって、振動素子２０は、振動子部２３が安定した状態で振動動作を行い、手振れ等によって生じるコリオリ力による振動子部２３の変位に基づく検出信号が左右のバランスを崩すことなく安定したレベルとなり、高精度の手振れ等の検出が行われるようになる。

一方、基部６１の重心Ｇ−２が振動素子部２３の中心軸線Ｃに対して［±２×ｔ６］の範囲よりズレて形成された振動素子６０は、ズレ量が大きくなるにしたがって左右の検出信号の差が次第に大きくなりバランスが崩れた状態となる特性を得る。振動素子６０は、この結果から明らかなように振動子部２３が振動動作のモードを理想的な垂直方向からズレて斜めに傾いた状態を呈して振動動作するようになる。したがって、振動素子６０は、振動子部２３の不安定な振動動作により信頼性が損なわれる。

振動素子２０は、上述したように基部２２の四隅に設けた金バンプ２５Ａ〜２５Ｄを介して支持基板２の主面２−１上に固定され、この基部２２に支持されて振動子部２３が厚み方向に振動動作する。振動素子２０は、図３１（Ａ）に示すように４個の金バンプ２５Ａ〜２５Ｄの重心ＢＧ−１が、振動子部２３の長手方向の中心軸線Ｃに対して振動子部２３の幅寸法ｔ６の範囲内の領域内に位置させて基部２２に設けられる。

一方、図３１（Ｂ）に示した振動素子７０も、基部７１に設けた金バンプ７２Ａ〜７２Ｄを介して支持基板２の主面２−１上に固定され、この基部７１に支持されて振動子部２３が厚み方向に振動動作する。振動素子７０においては、基部７１に対して金バンプ７２Ａ〜７２Ｄが適宜の位置に設けられることによって、４個の金バンプ７２Ａ〜７２Ｄの重心ＢＧ−２が、振動子部２３の長手方向の中心軸線Ｃに対して振動子部２３の幅寸法ｔ６の範囲内の領域から側方にΔｘ２分ズレた状態となっている。

振動素子部２３の幅寸法ｔ６が１００μｍの振動素子部２３を有する振動素子２０と振動素子７０とについて、振動素子部２３の中心軸線Ｃに対する各金バンプ２５、７２の重心ＢＧ−１、ＢＧ−２のズレの影響について左右の検出電極３０Ｒ、３０Ｌからの出力バランスの状態を測定し、図３２にその結果示す。上述したように各金バンプ２５が重心ＢＧ−１を振動素子部２３の中心軸線Ｃに対して幅寸法ｔ６の範囲内に位置させて基部２２に設けた振動素子２０においては、同図から明らかなように左右の検出信号の差がほとんど無く、バランスがとれた状態に保持されている特性を得る。したがって、振動素子２０は、振動子部２３が安定した状態で振動動作を行い、手振れ等によって生じるコリオリ力による振動子部２３の変位に基づく検出信号が左右のバランスを崩すことなく安定したレベルとなり、高精度の手振れ等の検出が行われるようになる。

一方、各金バンプ７２が重心ＢＧ−２を振動素子部２３の中心軸線Ｃに対して幅寸法ｔ６の範囲内からズレて基部２２に設けた振動素子７０は、ズレ量が大きくなるにしたがって左右の検出信号の差が次第に大きくなりバランスが崩れた状態となる特性を得る。振動素子７０は、この結果から明らかなように振動子部２３が振動動作のモードを理想的な垂直方向からズレて斜めに傾いた状態を呈して振動動作するようになる。したがって、振動素子７０は、振動子部２３の不安定な振動動作により信頼性が損なわれる。

振動素子２０は、図３３（Ａ）に示すように基部２２から突出される振動子部２３の根元部位４３から振動子部２３の幅寸法ｔ６の２倍を半径ｒとする領域の外側領域に各金バンプを２５Ａ〜２５Ｄを設け、これら金バンプを２５を介して基部２２を支持基板２の主面２−１上に固定する。振動素子２０においては、上述したように各金バンプ２５が振動子部２３の振動を吸収する作用を奏することで、振動子部２３の根元部位４３からの間隔によって検出信号の出力特性が変化する。

図３３（Ｂ）は、振動子部２３の根元部位４３に対する金バンプ２５の間隔の変化に伴う検出信号の出力変化の特性図である。振動素子２０においては、振動子部２３の根元部位４３に対して金バンプ２５が近づくにしたがって金バンプ２５による上述した振動吸収作用が大きくなり、Ｑ値が次第に低減する。振動素子２０においては、同図から明らかなように、根元部位４３側に設ける金バンプ２５Ａ、２５Ｄが根元部位４３から振動子部２３の幅寸法ｔ６の２倍を半径ｒとする領域の外側領域に設けることによって安定したレベルの検出信号を得る。すなわち、振動素子２０は、上述した構成によって金バンプ２５による振動子部２３の振動動作に対する影響を低減することで、Ｑ値の低減が抑制されて高精度の手振れ等の検出が行われるようになる。

振動素子２０は、図３４（Ａ）に示すように振動子部２３の根元部位４３から基部２２の厚み寸法ｔ１の２倍の範囲内の領域に位置して設けられた４個の金バンプ２５Ａ〜２５Ｄを介して基部２２を支持基板２の主面２−１上に固定する。振動素子２０は、例えば厚み寸法ｔ１が３００μｍの基部２２に対して振動子部２３の根元部位４３側の金バンプ２５Ａ、２５Ｄが水平距離ｓを厚み寸法ｔ１の１．５倍、すなわち４５０μｍよりも近い間隔を以って形成されている。振動素子２０においては、振動子部２３の根元部位４３に対して金バンプ２５が遠ざかるにしたがって、基部２２の根元部位４３から金バンプ２５間での非接合部位の間隔が大きくなって振動子部２３の振動動作に伴って基部２２に振動が生じる。

振動素子２０においては、基部２２の固定位置と振動子部２３の根元部位４３との間隔ｓの大きさによって検出信号の出力特性が変化する。図３４（Ｂ）は、振動子部２３の根元部位４３に対する金バンプ２５の水平距離ｓの変化に伴う検出信号の出力変化の特性図である。振動素子２０においては、同図から明らかなように金バンプ２５の位置が根元部位４３から４５０μｍ以上となると共振周波数のズレが次第に大きくなる。振動素子２０においては、上述したように基部２２に対して根元部位４３からその厚み寸法ｔ１の２倍の範囲内の領域に位置して金バンプ２５を設けることによって基部２２の振動による共振周波数のズレの発生が抑制され、振動子部２３が安定した状態で振動動作を行うことで高精度の手振れ等の検出が行われるようになる。

実施の形態として示す振動型ジャイロセンサをカバー部材を取り外して示す要部分解斜視図である。 振動型ジャイロセンサの要部断面図である。 振動素子の要部底面図である。 振動型ジャイロセンサの回路構成図である。 振動素子の各部の寸法値を説明する図である。 振動子部の各部の寸法値を説明する図である。 振動素子の製造工程に用いるシリコン基板の平面図である。 シリコン基板の側面図である。 フォトレジスト層に振動素子形成部位をパターニングしたシリコン基板の平面図である。 同シリコン基板の断面図である。 シリコン酸化膜層に振動素子形成部位をパターニングしたシリコン基板の平面図である。 同シリコン基板の断面図である。 振動子部の厚みを規定するダイヤフラム部を構成する矩形凹部を形成したシリコン基板の平面図である。 同シリコン基板の断面図である。 ダイヤフラム部の構成を説明する要部断面図である。 ダイヤフラム部に第１電極層と圧電膜層及び第２電極層とを積層形成した状態の要部断面図である。 第２電極層に駆動電極層と検出電極とをパターニングした状態の要部平面図である。 同要部断面図である。 圧電膜層に圧電薄膜層をパターニングした状態の要部平面図である。 同要部断面図である。 第１電極層に基準電極層をパターニングした状態の要部平面図である。 同要部断面図である。 振動子部の外形を形成する外形溝を形成した状態の長さ方向の要部断面図である。 同幅方向の要部断面図である。 基部形成部位に配線層を形成した状態の要部平面図である。 同要部断面図である。 振動子部の外形を構成する外形溝を形成した状態の要部断面図である。 同要部縦断面図である。 振動素子の基部の厚み寸法による共振周波数のズレを示した特性図である。 振動素子における振動子部の中心軸線と基部の重心のズレを解析した図であり、同図（Ａ）は実施の形態の振動素子の要部底面図、同図（Ｂ）はズレのある振動素子の要部底面図、同図（Ｃ）は重心のズレと検出信号のズレとの特性図である。 振動素子における振動子部の中心軸線と金バンプの重心のズレを解析した図であり、同図（Ａ）は実施の形態の振動素子の要部底面図、同図（Ｂ）はズレのある振動素子の要部底面図である。 振動素子における振動子部の中心軸線と金バンプの重心のズレと検出信号のズレとの特性図である。 振動素子における振動子部の根元部位からの金バンプの位置を解析した図であり、同図（Ａ）は実施の形態の振動素子の要部底面図、同図（Ｂ）は振動子部の根元部位からの金バンプの位置と検出信号レベルの特性図である。 振動素子における振動子部の根元部位からの金バンプの水平位置を解析した図であり、同図（Ａ）は実施の形態の振動素子の要部底面図、同図（Ｂ）は振動子部の根元部位からの金バンプの位置と検出信号レベルの特性図である。

符号の説明

１ 振動型ジャイロセンサ、２ 支持基板、３ 部品実装空間部、４ ランド、５ 配線パターン、６ 部品実装領域、７ ＩＣ回路素子、８ 電子部品、９ 遮光段部、１０ カバー固定部、１１ 間隔構成凹部、１５ カバー部材、１６ 主面部、１７ 外周壁部、１８ 外周フランジ部、１９遮光層、２０ 振動素子、２１ シリコン基板、２２ 基部、２３ 振動子部、２４ 平坦化層、２５ 端子部、２６ 金バンプ、２７ 基準電極層、２８ 圧電薄膜層、２９ 駆動電極層、３０ 検出電極、３１ リード、３２ 位置合わせ用マーク、３３ シリコン酸化膜、３８ ダイヤフラム部、３９ 外形溝、４０ 第１電極層、４１ 圧電膜層、４２ 第２電極層、５０ 駆動検出回路部、５１ インピーダンス変換回路、５２ 加算回路、５３ 発振回路、５４ 差動増幅回路、５５ 同期検波回路、５６ 直流増幅回路、５７ 基準電位

Claims (5)

1. 回路素子が実装されるとともに複数個のランドを有する配線パターンが形成された支持基板と、
   複数の接続端子部が設けられて上記支持基板に固定される基部と、この基部の外周部から片持ち梁状に一体に突設されるとともに上記各接続端子部をそれぞれ基端として長さ方向に第１電極層と第２電極層及び検出電極とを圧電薄膜層を介して積層形成した振動子部とからなる振動素子とを備え、
   上記振動素子が、上記基部を上記振動子部の幅寸法（ｔ６）の２倍よりも大きな幅とするとともに、上記振動子部の長手方向の中心軸線に対して［±２×ｔ６］の範囲内の領域に重心を位置させて形成することを特徴とする振動型ジャイロセンサ。
2. 上記振動素子が、上記基部を上記振動子部の厚み寸法（ｔ４）の１．５倍よりも大きな厚みで形成することを特徴とする請求項１に記載の振動型ジャイロセンサ。
3. 上記振動素子が、少なくとも上記各接続端子部にそれぞれ設けた金属バンプを相対する上記各ランドに溶着することによって上記支持基板上に所定の間隔を保持して実装され、
   上記各金属バンプが、上記振動子部の長手方向の中心軸線に対してその幅寸法（ｔ６）の範囲内の領域に全体の重心を位置させて設けられことを特徴とする請求項１に記載の振動型ジャイロセンサ。
4. 上記振動素子が、少なくとも上記各接続端子部にそれぞれ設けた金属バンプを相対する上記各ランドに溶着することによって上記支持基板上に所定の間隔を保持して実装され、
   上記各金属バンプが、上記基部から突出される上記振動子部の根元部位から半径［２×ｔ６］の領域の外側領域に設けられることを特徴とする請求項１に記載の振動型ジャイロセンサ。
5. 上記振動素子が、少なくとも上記各接続端子部にそれぞれ設けた金属バンプを相対する上記各ランドに溶着することによって上記支持基板上に所定の間隔を保持して実装され、
   上記各金属バンプの少なくとも１個が、厚み寸法（ｔ１）の上記基部から突出される上記振動子部の根元部位から［２×ｔ１］の範囲内の領域に位置して設けられることを特徴とする請求項１に記載の振動型ジャイロセンサ。
   

Images