JP2011215007A - 試験装置及び試験方法 - Google Patents
試験装置及び試験方法 Download PDFInfo
- Publication number
- JP2011215007A JP2011215007A JP2010083609A JP2010083609A JP2011215007A JP 2011215007 A JP2011215007 A JP 2011215007A JP 2010083609 A JP2010083609 A JP 2010083609A JP 2010083609 A JP2010083609 A JP 2010083609A JP 2011215007 A JP2011215007 A JP 2011215007A
- Authority
- JP
- Japan
- Prior art keywords
- test
- probe
- thermography
- tester
- probe card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】 試験装置及び試験方法に関し、簡単な機構により特定のプローブピンに大電流が流れることを回避する。
【解決手段】 テスターヘッドと、テスターヘッドと電気的に接続されるパファーマンスボードと、パフォーマンスボードと電気的に接続されるフロックリングと、フロックリングに電気的に接続されるプローブカードとを少なくとも備えたテスター本体部を有する試験装置のテスター本体側にプローブカードに配設したプローブピンの温度を監視するサーモグラフィを設ける。
【選択図】 図1
【解決手段】 テスターヘッドと、テスターヘッドと電気的に接続されるパファーマンスボードと、パフォーマンスボードと電気的に接続されるフロックリングと、フロックリングに電気的に接続されるプローブカードとを少なくとも備えたテスター本体部を有する試験装置のテスター本体側にプローブカードに配設したプローブピンの温度を監視するサーモグラフィを設ける。
【選択図】 図1
Description
本発明は試験装置及び試験方法に関するものであり、例えば、プローブカードPinの温度監視機能を備えた半導体試験装置等の試験装置の機構に関するものである。
一般に、高集積化した半導体装置を高品質、且つ、安定して市場に提供するためには、製造された半導体装置を厳しくチェック(試験・検査)する必要がある。半導体集積回路装置の製造工程においては、半導体ウェーハに多数の集積回路装置、即ち、半導体チップを形成したのち、ウェーハ状態で各半導体チップに対する第一次の電気的特性試験を行い、良品と不良品の選別を行っている。次いで、半導体ウェーハを半導体チップにダイシングして、選別試験、即ち、プロービング試験で良品と判定された半導体チップのみを取り出してパッケージ化している。
図8は、従来の試験装置の概念的構成図であり、テスター10に試験項目を含めた外部入力が外部入力部11に入力され、制御部12を介してプローバー20側の制御部21に伝達されて、測定部30によって半導体チップ等の試験対象物の試験・測定を行う。
図9は、従来の試験装置の測定部の概念的構成図であり、プローブピン34を植設したセラミックリング33を固着したプローブカード基盤32を備えたプローブカード31を半導体ウェーハ81に当接して試験・測定を行う。このプローブカード基盤32はプリント配線基板で構成され、裏面側にポゴパッド35を備えるとともに、強度を高めるためのスティフナ36を備えている。
リミットが設定されている電源22からポゴパッド35を介して各プローブピン34に電流を流して測定を行う。この場合、電流を流すプローブピン34の選択はプログラム上で行う。大元の電源22に電流のリミットが設定されているが、各プローブピン34の電流にはリミットが設定できる構成にはなっていない。
開発初期の段階では、半導体製造工程及び、試験プログラムを含む試験環境に不具合が存在している可能性が高く半導体装置に想定以上の電流が流れて300℃程度まで温度が上昇するケースがある。例えば、半導体製造工程及び、試験プログラムの不具合が発生した場合、プローブカードの特定のプローブピンに大電流が流れ、温度上昇によりプローブピンの変色や焼損に至るケースが発生する。
これにより半導体装置及び、試験環境に損傷を与え開発スケジュールの遅延を引き起こす要因にもなっている。したがって、半導体装置及び試験環境の不具合を検知し損傷をいかに食い止めるかが課題となっている。こうした状況のなか、各社共に試験時の異常検知を図られている。
例えば、感熱ダイオードを用いて半導体チップの温度を監視し、温度が上場した場合に、測定を中止することが提案されている。或いは、TABテープの試験において、赤外線撮像素子(サーモグラフィ)を用いて短絡やオープン不良を測定することも提案されている。
上述のように、現状の半導体試験装置には大元となる電源に電流計が装備されているがプローブカードの各プローブピンに流れる電流を個別に常時測定できる構成になっていない。このため半導体製造工程及び、試験プログラムの不具合が発生した場合、プローブピンの変色や焼損の発生を抑止することができないという問題がある。
なお、各プローブピンの系統に個別に電流計を設置すればプローブピンの変色や焼損の発生を抑止することは可能であるが、全てのプローブピンに電流計を設置するのは非現実的である。
また、感熱ダイオードを用いた監視では、特定のプローブピンの不具合や、半導体チップにおける不良個所の特定は困難であるという問題がある。また、赤外線撮像素子を用いた検査は、比較的ラフな測定で十分なTABテープの試験に関するものであり、これを半導体チップ等の電子デバイスの試験装置にどのように適用するかについての問題は解決されていない。
したがって、本発明は、簡単な機構により特定のプローブピンに大電流が流れることを回避することを目的とする。
開示する一観点からは、テスターヘッドと、前記テスターヘッドと電気的に接続されるパファーマンスボードと、前記パフォーマンスボードと電気的に接続されるフロックリングと、前記フロックリングに電気的に接続されるプローブカードとを少なくとも備えたテスター本体部を有する試験装置であって、前記テスター本体側に前記プローブカードに配設したプローブピンの温度を監視するサーモグラフィを有する試験装置が提供される。
また、開示する別の観点からは、テスターヘッドと、前記テスターヘッドと電気的に接続されるパファーマンスボードと、前記パフォーマンスボードと電気的に接続されるフロックリングと、前記フロックリングに電気的に接続されるプローブカードとを少なくとも備えたテスター本体部を有する試験装置を用いた試験方法であって、前記プローブカードに設けた前記プローブピンを試験対象物に当接して試験行う際に、前記プローブピンの温度を前記テスター本体側に設けたサーモグラフィで監視する試験方法が提供される。
開示の試験装置及び試験方法によれば、簡単な機構により特定のプローブピンに大電流が流れることを回避することができる。
ここで、図1及び図2を参照して、本発明の実施の形態の試験装置を説明する。図1は本発明の実施の形態の試験装置の概念的構成図であり、外部入力部11と制御部12を備えたテスター10と、制御部21、測定部30、サーモグラフィ40を備えたプローバー20とによって構成される。また、テスター本体部にはデータベース51を格納したデータ格納部50が備えられている。このデータベース51には予め測定対象デバイス毎に設定した温度アラーム値を格納しておくとともに、サーモグラフィ40で取得した画像データを格納しておく。
テスター10の外部入力部11に試験項目を含めた外部入力が入力され、制御部12を介してプローバー20側の制御部21に伝達されて、測定部30によって半導体チップ等の試験対象物の試験・測定を行う。また、この試験装置には、異常が発生した場合に、試験対象物を測定部30から退避させる退避機構が備えられている。
この時、測定部30の近傍にサーモグラフィ40を設けて測定部30におけるプローブピンの温度を監視し、測定した温度が予め設定した温度アラーム値を超えた時に、試験を停止すると共に、試験対象物を測定部30から退避させる。この場合の温度アラーム値は、試験対象物によって異なるが、例えば、通常の半導体集積回路装置においては、300℃程度に温度が上昇するとプローブピンの先端部が蒸発して損傷するので、例えば、100℃に設定する。
図2は、本発明の実施の形態の試験装置の測定部の概念的構成図であり、プリント配線基板からなるプローブカード基盤32に試験対象物60のパッド数に対応した数のプローブピン34を植設したセラミックリング33を固着してプローブカード31とする。プローブカード基盤32の裏面側にはプローブピン34に電気的に接続するポゴパッド35を備えるとともに、強度を高めるための枠状のスティフナ36を備えている。
また、スティフナ36の中央の開口部37を望むようにサーモグラフィ40を配置し、プローブピン34の全体の温度を監視するとともに、異常が発生した場合に画像として取得する。異常が発生した場合、例えば、測定した温度が、予め設定した温度アラーム値を超えた場合には、取得した画像をデータ格納部50にデータベース51として格納する。或いは、異常が発生しない場合にもリアルタイムデータとして格納しても良い。
このような装置構成において、リミットが設定されている電源22からポゴパッド35を介して各プローブピン36に電流を流して測定を行う。この場合、電流を流すプローブピン33の選択はプログラム上で行う。
サーモグラフィ40による測定温度が、予め設定した温度アラーム値を超えた場合には、その情報をテスター10の外部入力部11に入力して、制御部12からの指令により、電流の印加を停止する。それと同時に、試験対象物60をプローブカード基盤32から退避させる。
その結果、半導体装置の不具合や試験環境の不具合を簡単が機構によって検知することが可能になり、不具合による半導体装置やプローブピンへの損傷を未然に防ぐことが可能となる。また、開発段階においては、試験装置や半導体チップ自体に損傷が発生することがないので、開発遅延を防止することが可能となる。
また、データベース51に異常発生時のデータを画像データとして格納しておくことでで、半導体チップにおける異常ヵ所の特定にかかる手番を短縮することが可能になる。
なお、半導体ウェーハに設けた複数の半導体チップを同時に測定するために、複数対のプローブピンセットを備えたプローブカードを用いる場合には、一つのプローブピンセットのみに対応するように一つのサーモグラフィを設けるだけで良い。
即ち、隣接する半導体チップは、一般的には同じ製造履歴を有しており、一つの半導体チップに不具合があれば、隣接する半導体チップにも不具合があるので、サーモグラフィはプローブカードに一個だけ設ければ良い。各プローブピンセットに対してそれぞれサーモグラフィを設けても良いが、装置構成が複雑化するとともに、高コスト化につながる。
以上を前提として、次に、図3乃至図5を参照して、本発明の実施例1の試験装置を説明する。図3は、本発明の実施例1の試験装置の説明図であり、図3(a)は、本発明の実施例1の試験装置の斜視図であり、図3(b)は、プローブカードの取り付け状態を示す斜視図である。図に示すように、試験装置70は、プローバー本体部71と、プローバー本体部71に対して開閉自在に取り付けられたテストヘッド72とからなる。
テストヘッド72にはパフォーマンスボード74が装着され、テストヘッド72に設けられたコンタクトピン(73)がパフォーマンスボード74に当接する。一方、プローバー本体部71にはフロックリング76が設けられ、このフロックリング76にプローブカード31が装着され、フロックリング76に設けたコンタクトピン(77)がプローブカード31に当接する。このフロックリング76の上部で、且つ、投影的にフロックリング76の内側にサーモグラフィ40を配置する。
プローバー本体部71内にはx−y方向に移動可能なワークユニット79が収容されており、このワークユニット79の上部には、z方向に移動可能なステージを備えたワークサブユニット80が設けられている。このステージ上に試験対象物である半導体ウェーハ81を載置し、試験時にはステージをz方向に上昇させて半導体ウェーハ81に設けたパッドとプローブカード31に設けたプローブピン34とを当接させる。
図4は、試験装置の試験中の説明図であり、図4(a)は試験中の斜視図であり、また、図4(b)は試験中の各部材の接続状態の説明図である。図4(a)に示すように、試験を行う際には、テストヘッド72を閉じてパフォーマンスボード74をフロックリング76に当接させる。
図4(b)に示すように、試験中は、テストヘッド72に設けられたコンタクトピン73がパフォーマンスボード74に当接し、パフォーマンスボード74に設けたコンタクトピン75がフロックリング76に当接する。また、フロックリング76に設けたコンタクトピン77がプローブカード31に当接し、プローブカード31に設けたプローブピン34が半導体ウェーハ81に設けたパッドと当接する。テスター10からの電気信号は上述の接続関係を介して半導体ウェーハ81に入力されて測定が行われる。
図5は、試験装置におけるサーモグラフィ設置状況の説明図であり、試験中の状態を示している。断面がL字状の中空筒状の取り付け部材41をフロックリング76に設けた開口部78に挿入する。なお、この場合、取り付け部材41は、例えば、ステンレスで作製し、フロックリング76に対して電気的に絶縁状態とするために、その間に絶縁物を介挿する(図示は省略)。
この取り付け部材41の内部にサーモグラフィ40を挿入し、例えば、ねじ部材42を用いて、取り付け部材41に固定する。サーモグラフィ40は、フロックリング76に設けた開口部78、スティフナ36に設けた開口部37、プローブカード基盤32に設けた開口部、及び、セラミックリング33に設けた開口部を介して、プローブピン34の温度を監視する。
図6は、異常検知時の退避状態の説明図である。サーモグラフィ40が予め設定した温度アラーム温度より高い温度を検知した場合には、電源22からの電流の供給を停止するとともに、ワークサブユニット80に設けたステージを下降させて、プローブカード31から半導体ウェーハ81を退避させる。
このように、本発明の実施例1においては、プローブカード31の近傍にサーモグラフィ40を設けてプローブピン34の温度をリアルタイムで監視しているので、異常が発生し始めた時に、直ちに、電流の供給を停止することが可能になる。その結果、プローブピンが過剰に温度上昇して損傷することがなく、且つ、半導体チップ側にも電極パッドを介して大電流が流れることがない。
図7は、本発明の実施例2の試験装置の測定部近傍の概念的構成図であり、ここでは、4個同時測定可能なプローブカードとして示している。図に示すように、プローブカード基盤32には4つのセラミックリング331〜334が設けられており、その内のひとつのセラミックリング331に対応するように、サーモグラフィ40が設けられている。
このように、複数個の半導体チップを同時測定する場合にも、設けるサーモグラフィ40は1個のみ設ければ良く、簡単な装置構成によって半導体チップ或いは測定環境に不具合が生じた場合にも、プローブピンの損傷の発生を確実に回避することができる。なお、図7においては、4個同時測定の例を示しているが、2個同時、8個同時、或いは、16個同時等の他の個数の同時測定の場合にも、設置するサーモグラフィは1個だけで良い。
ここで、実施例1及び実施例2を含む本発明の実施の形態に関して、以下の付記を開示する。
(付記1)
テスターヘッドと、前記テスターヘッドと電気的に接続されるパファーマンスボードと、前記パフォーマンスボードと電気的に接続されるフロックリングと、前記フロックリングに電気的に接続されるプローブカードとを少なくとも備えたテスター本体部を
有する試験装置であって、前記テスター本体側に前記プローブカードに配設したプローブピンの温度を監視するサーモグラフィを有する試験装置。
(付記2)
前記サーモグラフィを、前記フロックリングの上部で、且つ、投影的に前記フロックリングの内側に配設した付記1に記載の試験装置。
(付記3)
前記サーモグラフィで異常を検知した場合に、試験対象物を前記プローブカードから退避させる退避機構を有する付記1または付記2に記載の試験装置。
(付記4)
前記サーモグラフィで異常を検知した場合のデータをデータベースとして格納するデータ格納機構を有する付記1乃至付記3のいずれか1に記載の試験装置。
(付記5)
前記データ格納機構に、試験対象物の温度アラーム値を格納してある付記4に記載の試験装置。
(付記6)
前記プローブカードが、複数の測定対象物を同時に測定可能にする複数のプローブピンセットを有しており、前記サーモグラフィを前記プローブピンセットのうちの一つのプローブピンセットのみに設けた付記1乃至付記5のいずれか1に記載の試験装置。
(付記7)
テスターヘッドと、前記テスターヘッドと電気的に接続されるパファーマンスボードと、前記パフォーマンスボードと電気的に接続されるフロックリングと、前記フロックリングに電気的に接続されるプローブカードとを少なくとも備えたテスター本体部を有する試験装置を用いた試験方法であって、前記プローブカードに設けた前記プローブピンを試験対象物に当接して試験を行う際に、前記プローブピンの温度を前記テスター本体側に設けたサーモグラフィで監視する試験方法。
(付記8)
前記サーモグラフィが検出した温度が、予め設定した温度アラーム値に達した時に、前記試験対象物を前記プローブカードから退避させる付記7に記載の試験方法。
(付記1)
テスターヘッドと、前記テスターヘッドと電気的に接続されるパファーマンスボードと、前記パフォーマンスボードと電気的に接続されるフロックリングと、前記フロックリングに電気的に接続されるプローブカードとを少なくとも備えたテスター本体部を
有する試験装置であって、前記テスター本体側に前記プローブカードに配設したプローブピンの温度を監視するサーモグラフィを有する試験装置。
(付記2)
前記サーモグラフィを、前記フロックリングの上部で、且つ、投影的に前記フロックリングの内側に配設した付記1に記載の試験装置。
(付記3)
前記サーモグラフィで異常を検知した場合に、試験対象物を前記プローブカードから退避させる退避機構を有する付記1または付記2に記載の試験装置。
(付記4)
前記サーモグラフィで異常を検知した場合のデータをデータベースとして格納するデータ格納機構を有する付記1乃至付記3のいずれか1に記載の試験装置。
(付記5)
前記データ格納機構に、試験対象物の温度アラーム値を格納してある付記4に記載の試験装置。
(付記6)
前記プローブカードが、複数の測定対象物を同時に測定可能にする複数のプローブピンセットを有しており、前記サーモグラフィを前記プローブピンセットのうちの一つのプローブピンセットのみに設けた付記1乃至付記5のいずれか1に記載の試験装置。
(付記7)
テスターヘッドと、前記テスターヘッドと電気的に接続されるパファーマンスボードと、前記パフォーマンスボードと電気的に接続されるフロックリングと、前記フロックリングに電気的に接続されるプローブカードとを少なくとも備えたテスター本体部を有する試験装置を用いた試験方法であって、前記プローブカードに設けた前記プローブピンを試験対象物に当接して試験を行う際に、前記プローブピンの温度を前記テスター本体側に設けたサーモグラフィで監視する試験方法。
(付記8)
前記サーモグラフィが検出した温度が、予め設定した温度アラーム値に達した時に、前記試験対象物を前記プローブカードから退避させる付記7に記載の試験方法。
10 テスター
11 外部入力部
12 制御部
20 プローバー
21 制御部
22 電源
30 測定部
31 プローブカード
32 プローブカード基盤
33 セラミックリング
34 プローブピン
35 ポゴパッド
36 スティフナ
37 開口部
40 サーモグラフィ
41 取り付け部材
42 ねじ部材
50 データ格納部
51 データベース
60 試験対象物
70 試験装置
71 プローバー本体部
72 テストヘッド
73,75,77 コンタクトピン
74 パフォーマンスボード
76 フロックリング
78 開口部
79 ワークユニット
80 ワークサブユニット
81 半導体ウェーハ
11 外部入力部
12 制御部
20 プローバー
21 制御部
22 電源
30 測定部
31 プローブカード
32 プローブカード基盤
33 セラミックリング
34 プローブピン
35 ポゴパッド
36 スティフナ
37 開口部
40 サーモグラフィ
41 取り付け部材
42 ねじ部材
50 データ格納部
51 データベース
60 試験対象物
70 試験装置
71 プローバー本体部
72 テストヘッド
73,75,77 コンタクトピン
74 パフォーマンスボード
76 フロックリング
78 開口部
79 ワークユニット
80 ワークサブユニット
81 半導体ウェーハ
Claims (5)
- テスターヘッドと、前記テスターヘッドと電気的に接続されるパファーマンスボードと、前記パフォーマンスボードと電気的に接続されるフロックリングと、前記フロックリングに電気的に接続されるプローブカードとを少なくとも備えたテスター本体部を有する試験装置であって、
前記テスター本体側に前記プローブカードに配設したプローブピンの温度を監視するサーモグラフィを有する試験装置。 - 前記サーモグラフィを、前記フロックリングの上部で、且つ、投影的に前記フロックリングの内側に配設した請求項1に記載の試験装置。
- 前記サーモグラフィで異常を検知した場合に、試験対象物を前記プローブカードから退避させる退避機構を有する請求項1または請求項2に記載の試験装置。
- 前記プローブカードが、複数の測定対象物を同時に測定可能にする複数のプローブピンセットを有しており、前記サーモグラフィを前記プローブピンセットのうちの一つのプローブピンセットのみに設けた請求項1乃至請求項3のいずれか1項に記載の試験装置。
- テスターヘッドと、
前記テスターヘッドと電気的に接続されるパファーマンスボードと、前記パフォーマンスボードと電気的に接続されるフロックリングと、前記フロックリングに電気的に接続されるプローブカードとを少なくとも備えたテスター本体部を有する試験装置を用いた試験方法であって、
前記プローブカードに設けた前記プローブピンを試験対象物に当接して試験を行う際に、前記プローブピンの温度を前記テスター本体側に設けたサーモグラフィで監視する試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010083609A JP2011215007A (ja) | 2010-03-31 | 2010-03-31 | 試験装置及び試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010083609A JP2011215007A (ja) | 2010-03-31 | 2010-03-31 | 試験装置及び試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011215007A true JP2011215007A (ja) | 2011-10-27 |
Family
ID=44944896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010083609A Pending JP2011215007A (ja) | 2010-03-31 | 2010-03-31 | 試験装置及び試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011215007A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104237823A (zh) * | 2014-07-31 | 2014-12-24 | 上海华力微电子有限公司 | 一种有效验证探针卡异常的方法 |
CN113552819A (zh) * | 2021-06-09 | 2021-10-26 | 清华大学 | 基于多块底层板卡的逻辑保护装置及方法 |
JP2023031729A (ja) * | 2021-08-25 | 2023-03-09 | 株式会社 東京ウエルズ | 電子部品の電気的計測装置 |
-
2010
- 2010-03-31 JP JP2010083609A patent/JP2011215007A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104237823A (zh) * | 2014-07-31 | 2014-12-24 | 上海华力微电子有限公司 | 一种有效验证探针卡异常的方法 |
CN113552819A (zh) * | 2021-06-09 | 2021-10-26 | 清华大学 | 基于多块底层板卡的逻辑保护装置及方法 |
JP2023031729A (ja) * | 2021-08-25 | 2023-03-09 | 株式会社 東京ウエルズ | 電子部品の電気的計測装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11187747B2 (en) | Inspection system and malfunction analysis/prediction method for inspection system | |
US8138783B2 (en) | Testable integrated circuit and IC test method | |
US6414508B1 (en) | Methods for predicting reliability of semiconductor devices using voltage stressing | |
TWI398649B (zh) | Semiconductor test system with self - test for electrical channel | |
US7617427B2 (en) | Method and apparatus for detecting defects in integrated circuit die from stimulation of statistical outlier signatures | |
CN111862019B (zh) | 一种热电光软多维信息融合电路智能检测与故障诊断方法 | |
KR20070075589A (ko) | 프로브 카드 이상 확인 방법 | |
TWI539166B (zh) | Check the wafer and test system | |
KR20080113987A (ko) | 실시간으로 반도체 소자의 불량 여부를 검사할 수 있는고온 역바이어스 테스트 장비 | |
JP2011215007A (ja) | 試験装置及び試験方法 | |
KR101866427B1 (ko) | 반도체 소자용 테스트 소켓의 검사장치 | |
KR101499851B1 (ko) | 번인 보드의 테스트 시스템 | |
CN102128991B (zh) | 一种老化测试装置及测试方法 | |
JP5032892B2 (ja) | 回路基板検査方法及び装置 | |
JP2008026122A (ja) | 半導体素子検査装置のメンテナンス方法 | |
JP6618826B2 (ja) | 回路基板検査装置 | |
US6230293B1 (en) | Method for quality and reliability assurance testing of integrated circuits using differential Iddq screening in lieu of burn-in | |
KR100787742B1 (ko) | 프로브 카드 인식장치 및 이를 이용한 프로브 카드인식방법 | |
JP2008172045A (ja) | 半導体装置の検査方法および接触抵抗測定回路 | |
KR100591757B1 (ko) | 이디에스 검사 시스템 | |
JP2004095802A (ja) | 半導体試験装置 | |
KR20080002496A (ko) | 반도체소자의 테스트 시스템 | |
JP2009105124A (ja) | テスター装置 | |
TW201403093A (zh) | 用於檢驗支承件或基片上的電子元件的設備和方法 | |
JP4062424B2 (ja) | メモリテストシステム及びメモリテスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110915 |