JP2006229219A - P-type group iii nitride semiconductor and production method thereof - Google Patents

P-type group iii nitride semiconductor and production method thereof Download PDF

Info

Publication number
JP2006229219A
JP2006229219A JP2006023420A JP2006023420A JP2006229219A JP 2006229219 A JP2006229219 A JP 2006229219A JP 2006023420 A JP2006023420 A JP 2006023420A JP 2006023420 A JP2006023420 A JP 2006023420A JP 2006229219 A JP2006229219 A JP 2006229219A
Authority
JP
Japan
Prior art keywords
type
group iii
iii nitride
layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006023420A
Other languages
Japanese (ja)
Inventor
Hisayuki Miki
久幸 三木
Hitoshi Takeda
仁志 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2006023420A priority Critical patent/JP2006229219A/en
Publication of JP2006229219A publication Critical patent/JP2006229219A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for producing a p-type Group III nitride semiconductor which can be used to produce a light-emitting device exhibiting a low operation voltage and a sufficiently high reverse voltage in high yield. <P>SOLUTION: The method for producing a p-type Group III nitride semiconductor comprises, during lowering temperature after completion of growth of a Group III nitride semiconductor containing a p-type dopant, immediately after completion of the growth, starting, at a temperature at which the growth has been completed, supply of a carrier gas composed of an inert gas and reduction of the flow rate of a nitrogen source; and stopping supply of the nitrogen source at a time in the course of lowering the temperature. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、ＩＩＩ族窒化物ｐ型半導体の製造方法およびそれを用いて製造されたＩＩＩ族窒化物半導体発光素子に関する。特に、駆動電圧（Ｖｆ）が低く、かつ逆電圧（Ｖｒ）が十分に高い発光素子を収率良く得ることができるＩＩＩ族窒化物ｐ型半導体の製造方法に関する。   The present invention relates to a group III nitride p-type semiconductor manufacturing method and a group III nitride semiconductor light emitting device manufactured using the same. In particular, the present invention relates to a method for manufacturing a group III nitride p-type semiconductor that can obtain a light-emitting element with a low driving voltage (Vf) and a sufficiently high reverse voltage (Vr) with high yield.

近年、短波長の光を発光する発光素子用の半導体材料として、ＩＩＩ族窒化物半導体材料が注目を集めている。一般にＩＩＩ族窒化物半導体は、サファイア単結晶を始めとする種々の酸化物結晶やＩＩＩ−Ｖ族化合物半導体結晶等を基板として、その上に有機金属気相化学反応法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）あるいは水素化物気相エピタキシー法（ＨＶＰＥ法）等によって積層される。   In recent years, Group III nitride semiconductor materials have attracted attention as semiconductor materials for light-emitting elements that emit light of short wavelengths. In general, Group III nitride semiconductors use various oxide crystals such as sapphire single crystals and Group III-V compound semiconductor crystals as substrates, on which metal organic chemical vapor deposition (MOCVD) or molecular beam is applied. The layers are stacked by an epitaxy method (MBE method) or a hydride vapor phase epitaxy method (HVPE method).

ＩＩＩ族窒化物半導体においては、長い間、十分なキャリア濃度を有するｐ型半導体を形成することが困難であった。しかし、Ｍｇをドープした窒化ガリウム（ＧａＮ）に低速度電子線を照射する方法（特許文献１参照）や、同じくＭｇをドープした窒化ガリウムを水素を含まない雰囲気中で熱処理する方法（特許文献２参照）等によって十分なキャリア濃度を有するｐ型半導体を得ることが可能であることが判った。十分なキャリア濃度が得られる機構は、水素によってパッシベーションされていた半導体中のｐ型ドーパントを、上記の方法により脱水素させることで活性化させるものであると言われている。実際、活性化アニール処理を行ったＭｇドープ窒化ガリウム系半導体では、Ｈの濃度がＭｇ濃度の１／１０程度である。   In a group III nitride semiconductor, it has been difficult to form a p-type semiconductor having a sufficient carrier concentration for a long time. However, a method of irradiating Mg-doped gallium nitride (GaN) with a low-velocity electron beam (see Patent Document 1) or a method of heat-treating Mg-doped gallium nitride in an atmosphere containing no hydrogen (Patent Document 2) It was found that a p-type semiconductor having a sufficient carrier concentration can be obtained. The mechanism for obtaining a sufficient carrier concentration is said to be activated by dehydrogenating the p-type dopant in the semiconductor that has been passivated with hydrogen by the above-described method. Actually, in the Mg-doped gallium nitride semiconductor subjected to the activation annealing treatment, the concentration of H is about 1/10 of the Mg concentration.

結晶性の良いＩＩＩ族窒化物半導体を成長させる方法として、一般に有機金属気相化学反応法（ＭＯＣＶＤ法）が用いられる。しかし、ＭＯＣＶＤ法において結晶成長を行う成長装置内には、原料化合物を基板上まで運搬するためのキャリアガスとして用いる水素ガスや、窒素原料として用いられるアンモニア（ＮＨ3）が分解することによって生じる水素分子あるいはラジカル状や原子状の水素が高濃度で存在する。これらの水素がＩＩＩ族窒化物半導体の結晶層の成長中に結晶内に取り込まれ、結晶にドープされたｐ型ドーパントと結晶層の成長温度からの冷却時に結合を生じる。このようにして水素によってパッシベーションされたｐ型ドーパントは、活性ではなく正孔を発生しない。しかし、この試料に電子線を照射したり熱処理を行ったりすることで、結晶内のｐ型ドーパントと水素との結合が切れ、水素を結晶内から追い出してｐ型ドーパントを活性化することが可能となる。 As a method for growing a group III nitride semiconductor having good crystallinity, a metal organic chemical vapor deposition method (MOCVD method) is generally used. However, in a growth apparatus that performs crystal growth in the MOCVD method, hydrogen gas used as a carrier gas for transporting a raw material compound onto a substrate and hydrogen generated by decomposition of ammonia (NH 3 ) used as a nitrogen raw material are decomposed. Molecular or radical or atomic hydrogen is present in high concentration. These hydrogens are incorporated into the crystal during the growth of the crystal layer of the group III nitride semiconductor, and a bond is formed between the p-type dopant doped in the crystal and cooling from the crystal layer growth temperature. The p-type dopant thus passivated with hydrogen is not active and does not generate holes. However, by irradiating this sample with an electron beam or performing a heat treatment, the bond between the p-type dopant and hydrogen in the crystal is broken, and the p-type dopant can be activated by expelling hydrogen from the crystal. It becomes.

上記２つの方法のうち電子線を照射する方法は、一度に処理を施すことができる領域が限られていて、全面積を処理するのに時間が掛かるため、工業的にはあまり利用されていない。   Of the above two methods, the method of irradiating with an electron beam is not widely used industrially because the region that can be processed at one time is limited and it takes time to process the entire area. .

一方、熱処理する方法によって作製したｐ型のＩＩＩ族窒化物半導体を持つ発光素子構造のウエーハにおいては、電極を形成して測定する電気特性のうち、ｐｎ接合に対して逆方向に規定の値の電流を流すときの電圧（Ｖｒ）が低いチップが、ある割合で混在してしまうことが判った。Ｖｒが低いことは、ｐｎ接合に対して電流がリークしていることを示しており、製品として望ましくない。つまり、このチップを取り除くことで収率が大幅に低下してしまう。一般に、熱処理によってＩＩＩ族窒化物半導体から脱水素する場合は同時に窒素も離脱するため、結晶性が低下することが知られており、この現象が、Ｖｒが低くなる原因ではないかと考えられる。   On the other hand, in a wafer having a p-type group III nitride semiconductor having a p-type group III nitride semiconductor manufactured by a heat treatment method, among the electrical characteristics measured by forming an electrode, a specified value is reverse to the pn junction. It has been found that chips having a low voltage (Vr) when a current flows are mixed at a certain rate. Low Vr indicates that current leaks to the pn junction, which is not desirable as a product. That is, the yield is greatly reduced by removing this chip. Generally, when dehydrogenating from a group III nitride semiconductor by heat treatment, nitrogen is also released at the same time, so that it is known that crystallinity is lowered, and this phenomenon is considered to be a cause of lowering Vr.

また、ｐ型不純物をドープした窒化ガリウム系化合物半導体の冷却時に、４００℃以上の温度でアンモニアガスを含む雰囲気から水素または窒素の雰囲気に切り替えることにより、ｐ型不純物をドープした層を低抵抗化する技術が開示されている（特許文献３参照）。本文献には実施例として、Ｍｇドープ層の成長終了後、６００℃までをＮＨ3とＨ2の混合ガスで冷却し、６００℃においてＮＨ3の供給を停止して水素のみの雰囲気に切り替えた例が示されている。 In addition, when a gallium nitride compound semiconductor doped with p-type impurities is cooled, the resistance of the layer doped with p-type impurities is reduced by switching from an atmosphere containing ammonia gas to an atmosphere of hydrogen or nitrogen at a temperature of 400 ° C. or higher. The technique to do is disclosed (refer patent document 3). As an example in this document, after the growth of the Mg-doped layer, cooling to 600 ° C. was performed with a mixed gas of NH 3 and H 2 , and supply of NH 3 was stopped at 600 ° C. to switch to an atmosphere containing only hydrogen. An example is shown.

しかしながら、我々の実験では、６００℃までＮＨ3を流通して冷却を行った場合、素子としての駆動電圧低下の効果を得ることはできなかった。特に、正極材料をＰｔなどの金属とした場合に、ボンディング前には充分低下していた駆動電圧が、ボンディング時にかかる３００℃程度の熱によって上昇してしまうことが判った。 However, in our experiment, when NH 3 was circulated to 600 ° C. and cooling was performed, the effect of lowering the driving voltage as an element could not be obtained. In particular, when the positive electrode material is a metal such as Pt, it has been found that the driving voltage, which has been sufficiently reduced before bonding, is increased by the heat of about 300 ° C. applied during bonding.

さらに、ＩＩＩ族窒化物半導体の成長後室温まで冷却する際に、雰囲気ガスをＨ2ガス、ＮＨ3ガス以外の不活性ガスに置換して冷却すると、十分なキャリア濃度を得られることが報告されている（特許文献４参照）。実施例では、真空状態を経て窒素置換を行って窒素ガス或いは不活性ガスに置換して、ｐ型半導体を得ることが示されている。 Furthermore, when cooling to room temperature after the growth of the group III nitride semiconductor, it is reported that sufficient carrier concentration can be obtained by substituting the atmosphere gas with an inert gas other than H 2 gas and NH 3 gas. (See Patent Document 4). In the embodiment, it is shown that nitrogen substitution is performed through a vacuum state and substitution with nitrogen gas or inert gas is performed to obtain a p-type semiconductor.

しかしながら、雰囲気ガスをＨ2ガス、ＮＨ3ガス以外の不活性ガスに置換して冷却しても、一概に駆動電圧の低いチップを収率よく得ることはできなかった。つまり、本文献で規定する条件を制御するだけでは、再現性良く良好な特性のチップを収率良く得ることはできない。また、正極材料をＰｔなどにした場合の、ボンディング時にかかる熱による駆動電圧の上昇が発生することが判った。 However, even if the atmosphere gas is replaced with an inert gas other than H 2 gas or NH 3 gas and cooled, a chip having a low driving voltage cannot generally be obtained with a high yield. That is, it is not possible to obtain a chip with good reproducibility and good characteristics only by controlling the conditions specified in this document. Further, it has been found that when the positive electrode material is Pt or the like, the drive voltage increases due to heat applied during bonding.

また、窒化物半導体の成長後ただちに、成長温度である１１００℃で不活性ガスへの置換を行う技術も公開されている（特許文献５参照）。さらにこの方法では不活性ガスに置換してから室温に下げるまで２〜３時間掛けることが必要である。   In addition, a technique for performing substitution with an inert gas at a growth temperature of 1100 ° C. immediately after the growth of a nitride semiconductor has been disclosed (see Patent Document 5). Furthermore, in this method, it is necessary to take 2-3 hours from substituting with an inert gas to lowering to room temperature.

しかし、成長終了後ただちに不活性ガスへの置換を行う、この方法では、作製したチップのＶｒが低くなることが、我々の実験により確かめられている。また、長い時間を掛けて温度を下げることも、Ｖｒを低下させる。   However, it has been confirmed by our experiments that the Vr of the manufactured chip is lowered in this method in which the replacement with the inert gas is performed immediately after the growth is completed. Moreover, lowering the temperature over a long time also lowers Vr.

最後に、７００℃以上の成長温度で成長させた結晶の７００℃以下での冷却を、水素以外のキャリアガス雰囲気で行う低抵抗ｐ型窒化ガリウム系化合物半導体の成長方法が示されている（特許文献６参照）。この文献の実施例では、１０３０℃でのｐ型窒化ガリウム系化合物半導体の成長終了後、７００℃において水素とアンモニアから形成される雰囲気を窒素に置換している。   Finally, a method for growing a low-resistance p-type gallium nitride compound semiconductor in which a crystal grown at a growth temperature of 700 ° C. or higher is cooled at 700 ° C. or lower in a carrier gas atmosphere other than hydrogen (patent) Reference 6). In the example of this document, after the growth of the p-type gallium nitride compound semiconductor at 1030 ° C., the atmosphere formed from hydrogen and ammonia is replaced with nitrogen at 700 ° C.

この方法は我々も検討を行ったが、第一に水素以外のガス雰囲気中で７００℃以下での冷却を実施したとしても、駆動電圧の低いチップを収率よく得ることはできなかった。つまり、本文献で規定する条件を制御するだけでは、再現性良く良好な特性のチップを収率良く得ることはできない。また、正極材料をＰｔなどにした場合の、ボンディング時にかかる熱による駆動電圧の上昇が発生する。   We have also studied this method. First, even if cooling was performed at 700 ° C. or lower in a gas atmosphere other than hydrogen, a chip having a low driving voltage could not be obtained with high yield. That is, it is not possible to obtain a chip with good reproducibility and good characteristics only by controlling the conditions specified in this document. In addition, when the positive electrode material is Pt or the like, the drive voltage is increased due to heat applied during bonding.

まとめると、特許文献２および５の方法ではＶｒが低くリーク性のチップとなってしまい、一方、特許文献３、４および６の方法では、駆動電圧が高くなってしまう。特に正極材料にＰｔなどを用いた場合にボンディング時にかかる熱による駆動電圧の上昇が発生する。   In summary, the methods disclosed in Patent Documents 2 and 5 result in a chip having a low Vr and a leakage property, while the methods disclosed in Patent Documents 3, 4, and 6 result in a high drive voltage. In particular, when Pt or the like is used as the positive electrode material, the drive voltage increases due to heat applied during bonding.

このように、ＩＩＩ族窒化物半導体素子を作製するに当たり、素子特性と収率を両立する、全く問題のないｐ型ドーパントを含む層の形成方法は未だ提案されてない。
また、これらの従来例では、ｐ型ドーパントを含む層を低抵抗化することが必要とされ、いずれの技術でも低抵抗のｐ型半導体層を提供することが述べられている。 As described above, in producing a group III nitride semiconductor device, a method for forming a layer containing a p-type dopant which has both device characteristics and yield and has no problem has not been proposed yet.
Also, in these conventional examples, it is necessary to reduce the resistance of the layer containing the p-type dopant, and it is stated that any technique provides a low-resistance p-type semiconductor layer.

特開平２−２５７６７９号公報JP-A-2-257679 特開平５−１８３１８９号公報JP-A-5-183189 特開平８−１１５８８０号公報JP-A-8-115880 特開平８−１２５２２２号公報JP-A-8-125222 特開平９−１２９９２９号公報JP-A-9-129929 特開平９−１９９７５８号公報JP-A-9-199758

本発明は上記従来技術の問題点を解決するためになされたものであり、本発明の目的は、駆動電圧が低く、かつ逆電圧が十分に高い発光素子を収率良く得ることができるＩＩＩ族窒化物ｐ型半導体の製造方法を提供するものである。   The present invention has been made to solve the above-described problems of the prior art, and an object of the present invention is to provide a light emitting device having a low driving voltage and a sufficiently high reverse voltage in a high yield. A method for manufacturing a nitride p-type semiconductor is provided.

本発明は以下の発明を提供する。
（１）ＩＩＩ族窒化物ｐ型半導体の製造方法において、ｐ型ドーパントを含むＩＩＩ族窒化物半導体を成長させた後降温する際に、成長終了時の温度と同じ温度にて、成長終了直後からキャリアガスに不活性ガスを用い、かつ窒素源の流量を減少し、その後の降温過程の途中で窒素源の供給を停止することを特徴とするＩＩＩ族窒化物ｐ型半導体の製造方法。 The present invention provides the following inventions.
(1) In the method for producing a group III nitride p-type semiconductor, when the temperature is lowered after growing a group III nitride semiconductor containing a p-type dopant, at the same temperature as the temperature at the end of the growth, immediately after the end of the growth. A method for producing a Group III nitride p-type semiconductor, wherein an inert gas is used as a carrier gas, the flow rate of the nitrogen source is decreased, and the supply of the nitrogen source is stopped in the middle of the temperature lowering process thereafter.

（２）成長終了時の温度が９００℃以上であることを特徴とする上記１項に記載の製造方法。 (2) The manufacturing method according to (1) above, wherein the temperature at the end of growth is 900 ° C. or higher.

（３）窒素源がアンモニアガスであることを特徴とする上記１または２項に記載の製造方法。 (3) The production method according to item 1 or 2, wherein the nitrogen source is ammonia gas.

（４）半導体成長時のキャリアガスが水素ガスを含有していることを特徴とする上記１〜３のいずれか一項に記載の製造方法。 (4) The manufacturing method according to any one of (1) to (3) above, wherein the carrier gas during semiconductor growth contains hydrogen gas.

（５）減少後の窒素源の流量が全ガス体積中の０．００１〜１０％であることを特徴とする上記１〜４項のいずれか一項に記載の製造方法。 (5) The production method according to any one of (1) to (4) above, wherein the flow rate of the nitrogen source after reduction is 0.001 to 10% in the total gas volume.

（６）窒素源の供給を停止する温度が７００〜９５０℃であることを特徴とする上記１〜５項のいずれか一項に記載の製造方法。 (6) The method according to any one of the above items 1 to 5, wherein the temperature at which the supply of the nitrogen source is stopped is 700 to 950 ° C.

（７）ｐ型ドーパントの濃度の１／５よりも多く、かつｐ型ドーパントの濃度よりも少ない量の水素原子を含有することを特徴とするＩＩＩ族窒化物ｐ型半導体。 (7) A group III nitride p-type semiconductor containing hydrogen atoms in an amount greater than 1/5 of the p-type dopant concentration and less than the p-type dopant concentration.

（８）電気抵抗率が２０Ωｃｍ〜１００００Ωｃｍであることを特徴とするＩＩＩ族窒化物ｐ型半導体。 (8) A group III nitride p-type semiconductor having an electrical resistivity of 20 Ωcm to 10000 Ωcm.

（９）基板上にＩＩＩ族窒化物半導体からなるｎ型層、発光層およびｐ型層を有し、ｎ型層およびｐ型層に負極および正極がそれぞれ設けられたＩＩＩ族窒化物半導体発光素子において、ｐ型層の製造方法が上記１〜６項のいずれか一項に記載の製造方法であることを特徴とするＩＩＩ族窒化物半導体発光素子。 (9) A group III nitride semiconductor light-emitting device having an n-type layer, a light-emitting layer, and a p-type layer made of a group III nitride semiconductor on a substrate, and a negative electrode and a positive electrode provided on the n-type layer and the p-type layer, respectively And a manufacturing method of the p-type layer is the manufacturing method according to any one of 1 to 6 above.

（１０）基板上にＩＩＩ族窒化物半導体からなるｎ型層、発光層およびｐ型層を有し、ｎ型層およびｐ型層に負極および正極がそれぞれ設けられたＩＩＩ族窒化物半導体発光素子において、ｐ型層が上記７または８項に記載のＩＩＩ族窒化物ｐ型半導体であることを特徴とするＩＩＩ族窒化物半導体発光素子。 (10) A group III nitride semiconductor light-emitting device having an n-type layer, a light-emitting layer, and a p-type layer made of a group III nitride semiconductor on a substrate, and a negative electrode and a positive electrode provided on the n-type layer and the p-type layer, respectively Wherein the p-type layer is a group III nitride p-type semiconductor as described in 7 or 8 above.

（１１）正極がＰｄ、Ｐｔ、Ｒｈ、Ｏｓ、ＩｒおよびＲｕから選ばれた白金族金属を正極材料として使用していることを特徴とする上記９または１０項に記載の発光素子。 (11) The light emitting device as described in (9) or (10) above, wherein the positive electrode uses a platinum group metal selected from Pd, Pt, Rh, Os, Ir and Ru as the positive electrode material.

（１２）発光素子がフリップチップ型であることを特徴とする上記９〜１１項のいずれか一項に記載の発光素子。 (12) The light-emitting element according to any one of (9) to (11), wherein the light-emitting element is a flip chip type.

（１３）発光素子がフェイスアップ型であることを特徴とする上記９〜１１項のいずれか一項に記載の発光素子。 (13) The light-emitting element according to any one of (9) to (11), wherein the light-emitting element is a face-up type.

本発明によれば、半導体素子として利用できる程度の十分な特性を有するｐ型のＩＩＩ族窒化物半導体を得ることができる。そして、このＩＩＩ族窒化物ｐ型半導体を用いて、熱による駆動電圧の上昇が発生せず、かつ高いＶｒを有するＩＩＩ族窒化物半導体発光素子を収率良く製造することができる。   According to the present invention, a p-type group III nitride semiconductor having sufficient characteristics that can be used as a semiconductor element can be obtained. By using this group III nitride p-type semiconductor, a group III nitride semiconductor light emitting device having a high Vr without causing an increase in driving voltage due to heat can be manufactured with high yield.

本発明の製造方法を適用できるＩＩＩ族窒化物ｐ型半導体におけるＩＩＩ族窒化物半導体には、ＧａＮの他、ＩｎＮ、ＡｌＮなどの２元系混晶、ＩｎＧａＮ、ＡｌＧａＮなどの３元系混晶、ＩｎＡｌＧａＮなどの４元系混晶等が全て含まれる。本発明においてはさらに、窒素以外のＶ族元素を含む、ＧａＰＮ、ＧａＮＡｓなどの３元混晶や、これにＩｎやＡｌを含むＩｎＧａＰＮ、ＩｎＧａＡｓＮ、ＡｌＧａＰＮ、ＡｌＧａＡｓＮなどの４元混晶、更にＩｎ、Ａｌの両方を含むＡｌＩｎＧａＰＮ、ＡｌＩｎＧａＡｓＮや、ＰとＡｓの両方を含むＡｌＧａＰＡｓＮ、ＩｎＧａＰＡｓＮなどの５元混晶、そして全ての元素を含むＡｌＩｎＧａＰＡｓＮの６元混晶も、ＩＩＩ族窒化物半導体に含まれる。   Group III nitride semiconductors in group III nitride p-type semiconductors to which the manufacturing method of the present invention can be applied include GaN, binary mixed crystals such as InN and AlN, ternary mixed crystals such as InGaN and AlGaN, All quaternary mixed crystals such as InAlGaN are included. Further, in the present invention, a ternary mixed crystal such as GaPN or GaNAs containing a group V element other than nitrogen, a quaternary mixed crystal such as InGaPN, InGaAsN, AlGaPN, or AlGaAsN containing In or Al, further In, A ternary mixed crystal such as AlInGaPN, AlInGaAsN containing both Al, AlGaPAsN containing both P and As, and InGaPAsN, and a ternary mixed crystal of AlInGaPAsN containing all elements are also included in the group III nitride semiconductor.

本発明は、上記の中でも作製が比較的容易で分解の危険性の少ない、ＧａＮ、ＩｎＮ、ＡｌＮなどの２元系混晶、ＩｎＧａＮ、ＡｌＧａＮなどの３元系混晶、ＩｎＡｌＧａＮなどの４元系混晶など、Ｖ族としてＮのみを含むＩＩＩ族窒化物半導体に特に好適に用いることができる。一般式ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ＋ｙ≦１）で表わした場合、ｘは０〜０．５の範囲が好ましく、ｙは０〜０．１の範囲が好ましい。 The present invention is a ternary mixed crystal such as GaN, InN and AlN, a ternary mixed crystal such as InGaN and AlGaN, and a quaternary system such as InAlGaN, which are relatively easy to produce and have a low risk of decomposition. It can be particularly preferably used for a group III nitride semiconductor containing only N as a V group such as a mixed crystal. When represented by the general formula Al x In y Ga 1-xy N (0 ≦ x + y ≦ 1), x is preferably in the range of 0 to 0.5, and y is preferably in the range of 0 to 0.1.

また、本発明に用いることができるｐ型ドーパントには、ＩＩＩ族窒化物半導体にドープしてｐ型導電性を示すと報告または予想されている、Ｍｇ、Ｃａ、Ｚｎ、Ｃｄ、Ｈｇなどがある。この中でも熱処理による活性化率の高いＭｇが、ｐ型ドーパントとして特に好ましい。ドーパントの量は、１×１０18〜１×１０21ｃｍ-3が好ましい。１×１０18ｃｍ-3未満では、発光強度の低下を招く。また、１×１０21ｃｍ-3より多いと、結晶性の悪化が起きるので好ましくない。さらに好ましくは１×１０19〜１×１０20ｃｍ-3である。 In addition, p-type dopants that can be used in the present invention include Mg, Ca, Zn, Cd, Hg, and the like that are reported or expected to be doped in a group III nitride semiconductor and exhibit p-type conductivity. . Among these, Mg having a high activation rate by heat treatment is particularly preferable as the p-type dopant. The amount of the dopant is preferably 1 × 10 18 to 1 × 10 21 cm −3 . If it is less than 1 × 10 18 cm −3 , the emission intensity is reduced. On the other hand, if it exceeds 1 × 10 21 cm −3 , the crystallinity is deteriorated, which is not preferable. More preferably, it is 1 * 10 < 19 > -1 * 10 < 20 > cm < -3 >.

本発明に記載の方法で作製したｐ型半導体層には、結晶中に水素原子を含んでいても構わない。逆方向の電圧Ｖｒの高い素子を作製するためには、むしろ結晶中に水素原子を含んでいることが好ましい場合がある。結晶中に含まれる水素原子の量は、ドープしたｐ型ドーパントの量よりも少ないことが望ましい。水素原子の含有量は、ｐ型ドーパントの含有量と同じ場合や、ｐ型ドーパントの含有量よりも多い場合には、ｐ型電極の電気的な接触をとることが難しくなるので、それよりも少ないほうが良い。水素原子の含有量はｐ型ドーパントの９／１０以下がさらに好ましく、７／８以下が特に好ましい。しかし、水素原子の含有量がｐ型ドーパントの１／５以下となる場合、同時に窒素の脱離も生じてしまうので、１／５より多いことが望ましい。更に望ましくは１／３以上であり、１／２以上であればなお好適である。なお、ｐ型半導体層のマグネシウム及び水素の原子濃度は一般的なＳＩＭＳ法（二次イオン質量分析法：Secondary Ion Mass Spectroscopy法）で定量する。   The p-type semiconductor layer manufactured by the method described in the present invention may contain hydrogen atoms in the crystal. In order to fabricate a device having a high reverse voltage Vr, it may be preferable that the crystal contains hydrogen atoms. The amount of hydrogen atoms contained in the crystal is desirably smaller than the amount of doped p-type dopant. If the hydrogen atom content is the same as the p-type dopant content or more than the p-type dopant content, it is difficult to make electrical contact with the p-type electrode. Less is better. The content of hydrogen atoms is more preferably 9/10 or less of the p-type dopant, and particularly preferably 7/8 or less. However, when the hydrogen atom content is 1/5 or less of the p-type dopant, nitrogen desorption occurs at the same time. More preferably, it is 1/3 or more, and more preferably 1/2 or more. Note that the atomic concentrations of magnesium and hydrogen in the p-type semiconductor layer are quantified by a general SIMS method (secondary ion mass spectrometry).

また、結晶中に水素を含むことによって、ｐ型層は低電気抵抗にはならないが、このことは素子特性に対して問題とはならない。ＩＩＩ族窒化物半導体を用いた素子では、他の半導体の場合よりもｐ型層は薄く形成されることが多いため、ｐ型層自体の電気抵抗は素子の駆動電圧Ｖｆにはあまり影響を与えない。ｐ型層の抵抗率が高いことは、むしろＶｒを高く保つためには望ましい。   In addition, by including hydrogen in the crystal, the p-type layer does not have a low electrical resistance, but this does not pose a problem for device characteristics. In an element using a group III nitride semiconductor, the p-type layer is often formed thinner than in the case of other semiconductors. Therefore, the electric resistance of the p-type layer itself has a little influence on the drive voltage Vf of the element. Absent. A high resistivity of the p-type layer is desirable in order to keep Vr high.

ｐ型層の電気抵抗率は、２０Ωｃｍ〜１００００Ωｃｍ程度が望ましい。１００００Ωｃｍよりも高いと発光強度の低下を招き、２０Ωｃｍよりも低いとＶｒの低下を招く可能性がある。更に望ましくは５０Ωｃｍ〜２０００Ωｃｍであり、特に望ましくは１００Ωｃｍ〜１０００Ωｃｍである。なお、抵抗率は一般的なＴＬＭ（Transfer Length Measurement）法によって測定する。   The electrical resistivity of the p-type layer is preferably about 20 Ωcm to 10000 Ωcm. If it is higher than 10,000 Ωcm, the emission intensity may be reduced, and if it is lower than 20 Ωcm, the Vr may be reduced. More desirably, it is 50 Ωcm to 2000 Ωcm, and particularly desirably 100 Ωcm to 1000 Ωcm. The resistivity is measured by a general TLM (Transfer Length Measurement) method.

本発明を適用するＩＩＩ族窒化物ｐ型半導体の成長方法は特に限定されず、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）、などＩＩＩ族窒化物半導体を成長させることが知られている全ての方法に適用できる。好ましい成長方法は、膜厚制御性、量産性の観点からＭＯＣＶＤ法である。   The growth method of the group III nitride p-type semiconductor to which the present invention is applied is not particularly limited, and MOCVD (metal organic chemical vapor deposition), HVPE (hydride vapor deposition), MBE (molecular beam epitaxy), etc. It can be applied to all methods known to grow group III nitride semiconductors. A preferred growth method is the MOCVD method from the viewpoint of film thickness controllability and mass productivity.

ＭＯＣＶＤ法では、キャリアガスとして水素ガス（Ｈ2）または窒素ガス（Ｎ2）が、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）が、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）が、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）が、窒素源としてアンモニア（ＮＨ3）またはヒドラジン（Ｎ2Ｈ4）などがそれぞれ用いられる。また、ｐ型ドーパントとしては、Ｍｇ原料として例えばビスシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（（ＥｔＣｐ）2Ｍｇ）を、Ｚｎ原料としてジメチル亜鉛（Ｚｎ（ＣＨ3）2）をそれぞれ用いる。 In the MOCVD method, hydrogen gas (H 2 ) or nitrogen gas (N 2 ) is used as a carrier gas, trimethyl gallium (TMG) or triethyl gallium (TEG) is used as a Ga source which is a group III material, and trimethyl aluminum (TMA) is used as an Al source. ) Or triethylaluminum (TEA), trimethylindium (TMI) or triethylindium (TEI) as the In source, and ammonia (NH 3 ) or hydrazine (N 2 H 4 ) as the nitrogen source, respectively. As the p-type dopant, for example, biscyclopentadienyl magnesium (Cp 2 Mg) or bisethylcyclopentadienyl magnesium ((EtCp) 2 Mg) is used as the Mg raw material, and dimethyl zinc (Zn (CH 3 CH 3 ) is used as the Zn raw material. ) Use 2 ) respectively.

キャリアガスとしてＨ2を含有している場合、および／または窒素源としてＮＨ3が用いられている場合に本発明の効果は大きい。 The effect of the present invention is great when H 2 is contained as a carrier gas and / or when NH 3 is used as a nitrogen source.

成長温度は、良好な結晶性と接触抵抗を得るために９００℃以上が好ましい。さらに好ましくは１０００℃以上１２５０℃以下である。   The growth temperature is preferably 900 ° C. or higher in order to obtain good crystallinity and contact resistance. More preferably, it is 1000 degreeC or more and 1250 degrees C or less.

ｐ型ドーパントを含有したＩＩＩ族窒化物半導体を成長させた後、室温まで降温して半導体積層物を成長装置から取り出す手順として、成長時にキャリアガスとして水素ガスを含有している場合、成長終了直後に成長温度と同じ温度においてキャリアガスを水素ガスを含有しない不活性ガスに切り替えることが必要である。切り替えに要するタイムラグとして許される約１分以上水素ガスの流通を継続すると、駆動電圧が充分低くならない。キャリアガスを置換する不活性ガスとしては、窒素ガスが好ましいが、アルゴンまたはヘリウム等およびこれらの混合物を用いることもできる。   After the growth of the group III nitride semiconductor containing the p-type dopant, the temperature is lowered to room temperature and the semiconductor stack is taken out from the growth apparatus. In addition, it is necessary to switch the carrier gas to an inert gas containing no hydrogen gas at the same temperature as the growth temperature. If the circulation of hydrogen gas is continued for about 1 minute or more, which is allowed as a time lag required for switching, the driving voltage is not sufficiently lowered. Nitrogen gas is preferable as the inert gas for replacing the carrier gas, but argon, helium, or a mixture thereof can also be used.

また、キャリアガスの切り替えと同時に、窒素源の流量を低下させることが重要である。成長時の窒素源の供給量は通常、全ガス量の体積のうち２０％〜７０％であるが、窒素源を低下させた後の窒素源の量は全ガス量の体積のうち１０％以下とすることが望ましい。更に望ましくは、１％以下である。窒素源の量が多すぎると、素子の駆動電圧が思うように低下しない。この際、窒素源の流量も０としてしまうとｐ型層を成す結晶からの窒素の脱離を引き起こしてしまい、素子のＶｒの低下を招く。窒素源の量は全ガス量の体積のうち０．００１％以上とすることが望ましい。更に望ましくは、０．０１％以上である。   It is also important to reduce the flow rate of the nitrogen source simultaneously with the switching of the carrier gas. The supply amount of the nitrogen source during growth is usually 20% to 70% of the total gas volume, but the nitrogen source amount after the nitrogen source is lowered is 10% or less of the total gas volume. Is desirable. More desirably, it is 1% or less. If the amount of nitrogen source is too large, the drive voltage of the element will not decrease as expected. At this time, if the flow rate of the nitrogen source is also reduced to 0, it causes desorption of nitrogen from the crystal forming the p-type layer, leading to a decrease in Vr of the element. The amount of nitrogen source is preferably 0.001% or more of the total gas volume. More desirably, it is 0.01% or more.

また、窒素源の流量変更およびキャリアガスの切り替え直後に降温を開始することが望ましい。成長終了後の温度の保持時間が長いと、結晶性の低下を招くだけでなく、発光層への熱ダメージが蓄積され、発光強度が低下する。   Further, it is desirable to start the temperature decrease immediately after changing the flow rate of the nitrogen source and switching the carrier gas. When the temperature holding time after completion of the growth is long, not only is the crystallinity lowered, but thermal damage to the light emitting layer is accumulated, and the light emission intensity is lowered.

また、一旦流量を低下させた窒素源の流量を、降温の過程で完全に０とする操作を行うことが必要である。窒素源の流通を停止することなく３００℃などの低温まで温度を下げて作製した素子では、ボンディングの際にかかる熱によって、素子の駆動電圧が上昇する現象が発生する。   In addition, it is necessary to perform an operation for completely reducing the flow rate of the nitrogen source once reduced to 0 in the process of lowering the temperature. In an element manufactured by lowering the temperature to a low temperature such as 300 ° C. without stopping the flow of the nitrogen source, a phenomenon occurs in which the driving voltage of the element increases due to heat applied during bonding.

降温の途中で窒素源の流量を０とする温度は、９５０℃以下７００℃以上であることが望ましい。９５０℃よりも高い温度で窒素源の流量を０とした場合には素子のＶｒが低下し、７００℃未満まで窒素源を流しつづけた場合には、熱による駆動電圧の上昇を招く。   The temperature at which the flow rate of the nitrogen source is set to 0 during the temperature drop is desirably 950 ° C. or lower and 700 ° C. or higher. When the flow rate of the nitrogen source is set to 0 at a temperature higher than 950 ° C., the Vr of the element decreases, and when the nitrogen source is continuously flowed to less than 700 ° C., the drive voltage increases due to heat.

また、成長終了後から窒素源の流量を０とするまでの時間は降温速度に依存するが、３０秒程度から８分程度である。   Further, the time from the end of growth until the flow rate of the nitrogen source is set to 0 is about 30 seconds to about 8 minutes, depending on the temperature drop rate.

本発明のＩＩＩ族窒化物ｐ型半導体およびその製造方法は、各種半導体素子の製造に用いることができる。例えば、発光ダイオードやレーザーダイオードなどの半導体発光素子の他、各種高速トランジスターや受光素子などＩＩＩ族窒化物ｐ型半導体を必要とする半導体素子の製造であるなら、どのような半導体素子の製造にも用いることが可能である。これら各種半導体素子の中でも、ｐｎ接合の形成と良好な特性の正極の形成を必要とする半導体発光素子の製造に特に好適に用いることができる。   The group III nitride p-type semiconductor and the manufacturing method thereof of the present invention can be used for manufacturing various semiconductor elements. For example, in addition to semiconductor light emitting devices such as light emitting diodes and laser diodes, any semiconductor device such as various high-speed transistors and light receiving devices that require group III nitride p-type semiconductors can be manufactured. It is possible to use. Among these various semiconductor elements, it can be particularly suitably used for the production of a semiconductor light emitting element that requires formation of a pn junction and formation of a positive electrode with good characteristics.

図１は、本発明のＩＩＩ族窒化物ｐ型半導体およびその製造方法を用いて製造したＩＩＩ族窒化物半導体発光素子を模式的に示した図である。基板１上に、必要に応じてバッファ層２を介し、ＩＩＩ族窒化物のｎ型半導体層３、発光層４およびｐ型半導体層５が順次積層されており、ｎ型半導体層３に負極６が、ｐ型半導体層５に正極７がそれぞれ設けられている。   FIG. 1 is a diagram schematically showing a group III nitride semiconductor light-emitting device manufactured using the group III nitride p-type semiconductor of the present invention and the manufacturing method thereof. An n-type semiconductor layer 3 of group III nitride, a light emitting layer 4 and a p-type semiconductor layer 5 are sequentially laminated on the substrate 1 with a buffer layer 2 as necessary, and a negative electrode 6 is formed on the n-type semiconductor layer 3. However, the positive electrode 7 is provided on the p-type semiconductor layer 5.

基板１には、サファイア、ＳｉＣ、ＧａＮ、ＡｌＮ、Ｓｉ、ＺｎＯ等その他の酸化物基板等従来公知の材料を何ら制限なく用いることができる。好ましくはサファイアである。バッファ層２は、基板とその上に成長させるｎ型半導体層３との格子不整合を調整するために必要に応じて設けられる。従来公知のバッファ層技術が必要に応じて用いられる。   For the substrate 1, any conventionally known material such as sapphire, SiC, GaN, AlN, Si, ZnO or other oxide substrate can be used without any limitation. Sapphire is preferable. The buffer layer 2 is provided as necessary in order to adjust the lattice mismatch between the substrate and the n-type semiconductor layer 3 grown thereon. Conventionally known buffer layer technology is used as needed.

ｎ型半導体層３の組成および構造は、この技術分野でよく知られている公知の技術を用いて所望の組成および構造にすればよい。通常、ｎ型半導体層は負極と良好なオーミック接触が得られるコンタクト層と発光層よりも大きなバンドギャップエネルギーを有するクラッド層からなる。負極６もこの技術分野でよく知られている公知の技術を用いて所望の組成および構造にすればよい。   The composition and structure of the n-type semiconductor layer 3 may be set to a desired composition and structure using known techniques well known in this technical field. Usually, the n-type semiconductor layer is composed of a contact layer capable of obtaining good ohmic contact with the negative electrode and a cladding layer having a larger band gap energy than the light emitting layer. The negative electrode 6 may also have a desired composition and structure using known techniques well known in this technical field.

発光層４も、単一量子井戸構造（ＳＱＷ）および多重量子井戸構造（ＭＱＷ）等従来公知の組成および構造を何ら制限なく用いることができる。   The light emitting layer 4 can also use conventionally well-known composition and structures, such as a single quantum well structure (SQW) and a multiple quantum well structure (MQW), without any limitation.

ｐ型半導体層５は本発明の製造方法によって形成される。その組成および構造については、この技術分野でよく知られている公知の技術を用いて所望の組成および構造にすればよい。通常、ｎ型半導体層と同様、正極と良好なオーミック接触が得られるコンタクト層と発光層よりも大きなバンドギャップエネルギーを有するクラッド層からなる。   The p-type semiconductor layer 5 is formed by the manufacturing method of the present invention. About the composition and structure, what is necessary is just to make it a desired composition and structure using the well-known technique well known in this technical field. Usually, like an n-type semiconductor layer, it consists of a clad layer which has a larger band gap energy than a light emitting layer and a contact layer that provides good ohmic contact with the positive electrode.

本発明の方法で作製したｐ型層に接触させる正極７の材料としては、Ａｕ、Ｎｉ、Ｃｏ、Ｃｕ、Ｐｄ、Ｐｔ、Ｒｈ、Ｏｓ、Ｉｒ、Ｒｕなどの金属を用いることができる。また、ＩＴＯやＮｉＯ、ＣｏＯなどの透明酸化物を含んでも構わない。透明酸化物を含む形態としては、塊として上記金属膜中に含んでも良いし、層状として上記金属膜と重ねて形成しても良い。   As a material of the positive electrode 7 brought into contact with the p-type layer produced by the method of the present invention, metals such as Au, Ni, Co, Cu, Pd, Pt, Rh, Os, Ir, and Ru can be used. Moreover, you may include transparent oxides, such as ITO, NiO, and CoO. As a form containing a transparent oxide, you may include in the said metal film as a lump, and you may form in a layer form and overlap with the said metal film.

特に、Ｐｄ、Ｐｔ、Ｒｈ、Ｏｓ、Ｉｒ、Ｒｕ、などの白金族金属を正極材料として用いた場合に本発明を使用すると、ボンディングの際の熱による駆動電圧の上昇を防ぐことができるので、より大きな効果を発揮する。中でも、Ｐｄ、Ｐｔ、Ｒｈは高純度のものが比較的容易に入手することができ、使用しやすい。   In particular, when the present invention is used when a platinum group metal such as Pd, Pt, Rh, Os, Ir, Ru, etc. is used as a positive electrode material, an increase in driving voltage due to heat during bonding can be prevented. Greater effect. Among them, high purity Pd, Pt, and Rh can be obtained relatively easily and are easy to use.

また、正極はほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。正極を形成した後に、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。   The positive electrode may be formed so as to cover almost the entire surface, or may be formed in a lattice shape or a tree shape with a gap. After forming the positive electrode, thermal annealing may be performed for the purpose of alloying or transparency, but it may not be performed.

素子の形態としては、透明正極を用いて半導体側から発光を取り出す、いわゆるフェイスアップ（ＦＵ）型としても良いし、反射型の正極を用いて基板側から発光を取り出す、いわゆるフリップチップ（ＦＣ）型としても良い。   As a form of the element, a so-called face-up (FU) type in which light emission is extracted from the semiconductor side using a transparent positive electrode may be used, or so-called flip chip (FC) in which light emission is extracted from the substrate side using a reflection type positive electrode. It is good as a type.

以下に実施例により本発明を詳細に説明するが、本発明はこれらの実施例のみに限定されるものではない。   EXAMPLES The present invention will be described in detail below with reference to examples, but the present invention is not limited only to these examples.

（実施例１）
本実施例で作製したＬＥＤ１０に使用したエピタキシャル積層構造体１１の断面模式図を図２に示す。また、図３には、ＬＥＤ１０の平面模式図を示す。 Example 1
FIG. 2 shows a schematic cross-sectional view of the epitaxial multilayer structure 11 used in the LED 10 manufactured in this example. Moreover, in FIG. 3, the plane schematic diagram of LED10 is shown.

積層構造体１１は、サファイアのｃ面（（０００１）結晶面）からなる基板１０１上に、ＡｌＮからなるバッファ層（図示せず）を介して順次、アンドープＧａＮ層（層厚＝８μｍ）１０２、Ｓｉドープｎ型ＧａＮ層（層厚＝２μｍ、キャリア濃度＝１×１０19ｃｍ-3）１０３、Ｓｉドープｎ型Ａｌ0.07Ｇａ0.93Ｎクラッド層（層厚＝２５ｎｍ、キャリア濃度＝１×１０18ｃｍ-3）１０４、６層のＳｉドープＧａＮ障壁層（層厚＝１４．０ｎｍ、キャリア濃度＝１×１０18ｃｍ-3）と５層のアンドープＩｎ0.20Ｇａ0.80Ｎの井戸層（層厚＝２．５ｎｍ）からなる多重量子構造の発光層１０５、Ｍｇドープｐ型Ａｌ0.07Ｇａ0.93Ｎクラッド層（層厚＝１０ｎｍ）１０６、及びＭｇドープｐ型Ａｌ0.02Ｇａ0.98Ｎコンタクト層（層厚＝１５０ｎｍ）１０７を積層して構成した。上記の積層構造体１１の各構成層１０２〜１０７は、一般的な減圧ＭＯＣＶＤ手段で成長させた。 The laminated structure 11 is formed by sequentially forming an undoped GaN layer (layer thickness = 8 μm) 102 on a substrate 101 made of sapphire c-plane ((0001) crystal plane) through a buffer layer (not shown) made of AlN, Si-doped n-type GaN layer (layer thickness = 2 μm, carrier concentration = 1 × 10 19 cm −3 ) 103, Si-doped n-type Al 0.07 Ga 0.93 N cladding layer (layer thickness = 25 nm, carrier concentration = 1 × 10 18 cm) −3 ) 104, 6 Si-doped GaN barrier layers (layer thickness = 14.0 nm, carrier concentration = 1 × 10 18 cm −3 ) and 5 undoped In 0.20 Ga 0.80 N well layers (layer thickness = 2) .5 nm), a multi-quantum structure light emitting layer 105, a Mg-doped p-type Al 0.07 Ga 0.93 N cladding layer (layer thickness = 10 nm) 106, and a Mg-doped p-type Al 0.02 Ga 0.98 N contact layer (layer thickness = 150 nm). ) 107 was laminated. Each of the constituent layers 102 to 107 of the laminated structure 11 was grown by a general low pressure MOCVD means.

特に、Ｍｇドープｐ型ＡｌＧａＮコンタクト層１０７は以下の手順に依り成長させた。（１）Ｍｇドープのｐ型Ａｌ0,07Ｇａ0.93Ｎクラッド層１０６の成長を終了した後、成長反応炉内の圧力を２×１０4パスカル（Ｐａ）とした。キャリアガスは水素を用いた。 In particular, the Mg-doped p-type AlGaN contact layer 107 was grown according to the following procedure. (1) After the growth of the Mg-doped p-type Al 0,07 Ga 0.93 N cladding layer 106 was completed, the pressure in the growth reactor was set to 2 × 10 4 pascals (Pa). Hydrogen was used as the carrier gas.

（２）トリメチルガリウム、トリメチルアルミニウムおよびアンモニアを原料とし、ビスシクロペンタマグネシウムをＭｇのドーピング源として、１０２０℃でＭｇドープｐ型ＡｌＧａＮ層の気相成長を開始した。 (2) Vapor phase growth of an Mg-doped p-type AlGaN layer was started at 1020 ° C. using trimethylgallium, trimethylaluminum and ammonia as raw materials and biscyclopentamagnesium as a Mg doping source.

（３）トリメチルガリウム、トリメチルアルミニウム、アンモニアおよびビスシクロペンタマグネシウムを、成長反応炉内へ４分間に亘り継続して供給して、層厚を０．１５μｍとするＭｇドープｐ型Ａｌ0.02Ｇａ0.98Ｎ層を成長させた。 (3) Mg-doped p-type Al 0.02 Ga 0.98 N with a layer thickness of 0.15 μm by continuously supplying trimethylgallium, trimethylaluminum, ammonia and biscyclopentamagnesium into the growth reactor for 4 minutes. Growing layers.

（４）トリメチルガリウム、トリメチルアルミニウムおよびビスシクロペンタマグネシウムの成長反応炉内への供給を停止し、Ｍｇドープｐ型Ａｌ0.02Ｇａ0.98Ｎ層の成長を停止した。 (4) The supply of trimethylgallium, trimethylaluminum and biscyclopentamagnesium into the growth reactor was stopped, and the growth of the Mg-doped p-type Al 0.02 Ga 0.98 N layer was stopped.

Ｍｇドープｐ型ＡｌＧａＮ層からなるコンタクト層１０７の気相成長を終了させた後、直ちにキャリアガスを水素から窒素へと切り替え、アンモニアの流量を低下させ、そして低下させた分だけキャリアガスの窒素の流量を増加した。具体的には、成長中には全流通ガス量のうち体積にして５０％を占めていたアンモニアを、０．２％まで下げた。同時に、基板１０１を加熱するために利用していた、高周波誘導加熱式ヒータへの通電を停止した。   Immediately after the vapor phase growth of the contact layer 107 made of the Mg-doped p-type AlGaN layer is completed, the carrier gas is switched from hydrogen to nitrogen, the flow rate of ammonia is reduced, and the amount of nitrogen of the carrier gas is reduced by the reduced amount. Increased flow rate. Specifically, during the growth, ammonia, which accounted for 50% of the total circulation gas volume, was reduced to 0.2%. At the same time, the energization of the high frequency induction heating type heater used to heat the substrate 101 was stopped.

更に、この状態で２分間保持した後、アンモニアの流通を停止した。このとき、基板の温度は８５０℃であった。図４にこの降温過程を模式的な図にしたものを示す。   Furthermore, after maintaining for 2 minutes in this state, the circulation of ammonia was stopped. At this time, the temperature of the substrate was 850 ° C. FIG. 4 shows a schematic diagram of this cooling process.

この状態で室温まで冷却後、成長反応炉より積層構造体１１を取り出し、コンタクト層１０７のマグネシウム及び水素の原子濃度を一般的なＳＩＭＳ分析法で定量した。Ｍｇ原子は、７×１０19ｃｍ-3の濃度で、表面から深さ方向に略一定の濃度で分布していた。一方、水素原子は、６×１０19ｃｍ-3の略一定の濃度で存在していた。また、抵抗率は、一般的なＴＬＭ法による測定から、おおよそ１５０Ωｃｍと見積もられた。 After cooling to room temperature in this state, the laminated structure 11 was taken out from the growth reactor, and the atomic concentrations of magnesium and hydrogen in the contact layer 107 were quantified by a general SIMS analysis method. Mg atoms were distributed at a concentration of 7 × 10 19 cm −3 at a substantially constant concentration in the depth direction from the surface. On the other hand, hydrogen atoms were present at a substantially constant concentration of 6 × 10 19 cm −3 . The resistivity was estimated to be approximately 150 Ωcm from the measurement by a general TLM method.

上記のｐ型コンタクト層を備えたエピタキシャル積層構造体１１を用いてＬＥＤ１０を作製した。先ず、負極１０８を形成する予定の領域に一般的なドライエッチングを施し、その領域に限り、ＳｉドープＧａＮ層１０３の表面を露出させた。露出させた表面部分には、チタン（Ｔｉ）／アルミニウム（Ａｌ）を重層させてなる負極１０８を形成した。   LED10 was produced using the epitaxial laminated structure 11 provided with said p-type contact layer. First, general dry etching was performed on a region where the negative electrode 108 was to be formed, and the surface of the Si-doped GaN layer 103 was exposed only in that region. A negative electrode 108 formed by stacking titanium (Ti) / aluminum (Al) was formed on the exposed surface portion.

残ったコンタクト層１０７の表面の略全域には、発光層からの発光をサファイア基板１０１側へ反射する機能を持たせた、白金（Ｐｔ）膜／ロジウム（Ｒｈ）膜／金（Ａｕ）膜を重層させた正極１０９を形成した。ｐ型コンタクト層１０７の表面と接触する金属膜は白金膜とした。   A platinum (Pt) film / rhodium (Rh) film / gold (Au) film having a function of reflecting light emitted from the light emitting layer to the sapphire substrate 101 side is provided on almost the entire surface of the remaining contact layer 107. A stacked positive electrode 109 was formed. The metal film in contact with the surface of the p-type contact layer 107 was a platinum film.

負極１０８および正極１０９を形成した後、サファイア基板１０１の裏面を、ダイヤモンド微粒の砥粒を使用して研磨し、最終的に鏡面に仕上げた。その後、積層構造体１１を裁断し、３５０μｍ角の正方形の個別のＬＥＤ１０へと分離した。次に、サブマウントに負極および正極を各々接着して、フリップ型のチップとした。この際、チップの電極には約３００℃の熱がかかる。更にそれをリードフレーム上に載置した後、金（Ａｕ）線でリードフレームと結線した。   After the formation of the negative electrode 108 and the positive electrode 109, the back surface of the sapphire substrate 101 was polished using fine diamond abrasive grains and finally finished to a mirror surface. Thereafter, the laminated structure 11 was cut and separated into individual square LEDs 10 having a 350 μm square. Next, a negative electrode and a positive electrode were bonded to the submount to form a flip chip. At this time, heat of about 300 ° C. is applied to the electrode of the chip. Further, after placing it on the lead frame, it was connected to the lead frame with a gold (Au) wire.

このような工程で作製したＬＥＤチップの、負極１０８および正極１０９間に順方向電流を流して電気的特性及び発光特性を評価した。順方向電流を２０ｍＡとした際の順方向駆動電圧（Ｖｆ）は３．０Ｖであり、電流を１０μＡとした場合の逆方向電圧（Ｖｒ）は２０Ｖ以上であった。このように、ボンディング時の熱による駆動電圧の上昇は見られなかった。   A forward current was passed between the negative electrode 108 and the positive electrode 109 of the LED chip manufactured by such a process, and the electrical characteristics and the light emission characteristics were evaluated. When the forward current was 20 mA, the forward drive voltage (Vf) was 3.0 V, and when the current was 10 μA, the reverse voltage (Vr) was 20 V or more. Thus, no increase in drive voltage due to heat during bonding was observed.

また、サファイア基板１０１より外部へ透過して来る発光の波長は４５５ｎｍであり、一般的な積分球で測定された発光出力は１０ｍＷであった。なお、直径５．１ｃｍ（２インチ）のウェーハから外観不良品を除いて約１００００個のＬＥＤが得られたが、ばらつきなくこのような特性を示した。   The wavelength of light emitted from the sapphire substrate 101 to the outside was 455 nm, and the light emission output measured with a general integrating sphere was 10 mW. In addition, about 10000 LEDs were obtained from a wafer having a diameter of 5.1 cm (2 inches), excluding defective appearance, and such characteristics were exhibited without variation.

（実施例２）
実施例２で作製した積層構造体は、以下のような構造である。
積層構造体１１は、サファイアのｃ面（（０００１）結晶面）からなる基板１０１上に、ＡｌＮからなるバッファ層（図示せず）を介して順次、アンドープＧａＮ層（層厚＝８μｍ）１０２、Ｇｅドープｎ型ＧａＮ層（層厚＝２μｍ、キャリア濃度＝７×１０18ｃｍ-3）１０３、Ｓｉドープｎ型Ｉｎ0.01Ｇａ0.99Ｎクラッド層（層厚＝１８ｎｍ、キャリア濃度＝１×１０18ｃｍ-3）１０４、６層のＳｉドープＧａＮ障壁層（層厚＝１４．０ｎｍ、キャリア濃度＝１×１０17ｃｍ-3）と５層のアンドープＩｎ0.20Ｇａ0.80Ｎの井戸層（層厚＝２．５ｎｍ）からなる多重量子構造の発光層１０５、Ｍｇドープｐ型Ａｌ0.07Ｇａ0.93Ｎクラッド層（層厚＝１２ｎｍ）１０６、及びＭｇドープＡｌ0.02Ｇａ0.98Ｎコンタクト層（層厚＝１７５ｎｍ）１０７を積層して構成した。上記の積層構造体１１の各構成層１０２〜１０７は、一般的な減圧ＭＯＣＶＤ手段で成長させた。 (Example 2)
The laminated structure produced in Example 2 has the following structure.
The laminated structure 11 is formed by sequentially forming an undoped GaN layer (layer thickness = 8 μm) 102 on a substrate 101 made of sapphire c-plane ((0001) crystal plane) through a buffer layer (not shown) made of AlN, Ge-doped n-type GaN layer (layer thickness = 2 μm, carrier concentration = 7 × 10 18 cm −3 ) 103, Si-doped n-type In 0.01 Ga 0.99 N cladding layer (layer thickness = 18 nm, carrier concentration = 1 × 10 18 cm) -3 ) 104, 6 Si-doped GaN barrier layers (layer thickness = 14.0 nm, carrier concentration = 1 × 10 17 cm −3 ) and 5 undoped In 0.20 Ga 0.80 N well layers (layer thickness = 2) .5 nm), a multi-quantum structure light emitting layer 105, an Mg-doped p-type Al 0.07 Ga 0.93 N cladding layer (layer thickness = 12 nm) 106, and an Mg-doped Al 0.02 Ga 0.98 N contact layer (layer thickness = 175 nm) 1 07 was laminated. Each of the constituent layers 102 to 107 of the laminated structure 11 was grown by a general low pressure MOCVD means.

ＭｇドープＡｌＧａＮコンタクト層１０７は実施例１と同様の手順に依り成長させた。気相成長終了後、積層構造体１１は実施例１と同様の手順により室温まで冷却された。   The Mg-doped AlGaN contact layer 107 was grown according to the same procedure as in Example 1. After the vapor phase growth, the laminated structure 11 was cooled to room temperature by the same procedure as in Example 1.

室温まで冷却後、成長反応炉より積層構造体１１を取り出し、コンタクト層１０７のマグネシウム及び水素の原子濃度を一般的なＳＩＭＳ分析法で定量した。Ｍｇ原子は、１．５×１０20ｃｍ-3の濃度で、表面から深さ方向に略一定の濃度で分布していた。一方、水素原子は、８×１０19ｃｍ-3の略一定の濃度で存在していた。また、抵抗率は、一般的なＴＬＭ法による測定から、おおよそ１８０Ωｃｍと見積もられた。 After cooling to room temperature, the laminated structure 11 was taken out from the growth reactor, and the atomic concentrations of magnesium and hydrogen in the contact layer 107 were quantified by a general SIMS analysis method. Mg atoms were distributed at a concentration of 1.5 × 10 20 cm −3 and a substantially constant concentration in the depth direction from the surface. On the other hand, hydrogen atoms were present at a substantially constant concentration of 8 × 10 19 cm −3 . Further, the resistivity was estimated to be approximately 180 Ωcm from the measurement by a general TLM method.

上記のｐ型コンタクト層を備えたエピタキシャル積層構造体１１を用いてＬＥＤ１０を作製した。作製の手順、電極の構造などは、実施例１と同様とした。   LED10 was produced using the epitaxial laminated structure 11 provided with said p-type contact layer. The manufacturing procedure, electrode structure, and the like were the same as in Example 1.

このような工程で作製したＬＥＤチップの、負極１０８および正極１０９間に順方向電流を流して電気的特性及び発光特性を評価した。順方向電流を２０ｍＡとした際の順方向駆動電圧（Ｖｆ）は３．３Ｖであり、電流を１０μＡとした場合の逆方向電圧（Ｖｒ）は２０Ｖ以上であった。このように、ボンディング時の熱による駆動電圧の上昇は見られなかった。   A forward current was passed between the negative electrode 108 and the positive electrode 109 of the LED chip manufactured by such a process, and the electrical characteristics and the light emission characteristics were evaluated. When the forward current was 20 mA, the forward drive voltage (Vf) was 3.3 V, and when the current was 10 μA, the reverse voltage (Vr) was 20 V or more. Thus, no increase in drive voltage due to heat during bonding was observed.

また、サファイア基板１０１より外部へ透過して来る発光の波長は４７０ｎｍであり、一般的な積分球で測定された発光出力は１２ｍＷであった。なお、直径５．１ｃｍ（２インチ）のウェーハから外観不良品を除いて約１００００個のＬＥＤが得られたが、ばらつきなくこのような特性を示した。   The wavelength of light emitted from the sapphire substrate 101 to the outside was 470 nm, and the light emission output measured with a general integrating sphere was 12 mW. In addition, about 10000 LEDs were obtained from a wafer having a diameter of 5.1 cm (2 inches), excluding defective appearance, and such characteristics were exhibited without variation.

（比較例１）
上記の実施例１とは、成長後の処理法を変えて、Ｍｇドープｐ型ＡｌＧａＮコンタクト層を形成した。本比較例では、実施例１に記載の積層構造体を、実施例１に記載と同一の手順、条件で形成した後、気相成長時に使用したキャリアガスの水素は窒素に切り替えるものの、アンモニアは成長終了時に０．２％に減らした後、そのまま流通し続け、３５０度℃迄降温した。図５はこの降温過程を模式的に示した図である。 (Comparative Example 1)
A Mg-doped p-type AlGaN contact layer was formed by changing the post-growth processing method from that in Example 1 described above. In this comparative example, after the laminated structure described in Example 1 was formed by the same procedure and conditions as described in Example 1, the carrier gas hydrogen used during vapor phase growth was switched to nitrogen, but ammonia was After reducing to 0.2% at the end of growth, it continued to circulate as it was, and the temperature was lowered to 350 ° C. FIG. 5 is a diagram schematically showing the temperature lowering process.

比較例１で作製した試料について、実施例と同様にＭｇ、Ｈの濃度をＳＩＭＳ法で測定したところ、Ｍｇ原子は、７×１０19ｃｍ-3の濃度で、実施例１の場合と同じであり、一方、水素原子は、７×１０19ｃｍ-3の濃度で存在していた。また、抵抗率について実施例１と同様のＴＬＭ法で測定したところ、おおよそ１５０００Ωｃｍと見積もられた。 The sample produced in Comparative Example 1 was measured for the concentration of Mg and H by the SIMS method in the same manner as in the Example. The Mg atom was the same as in Example 1 at a concentration of 7 × 10 19 cm −3. On the other hand, hydrogen atoms were present at a concentration of 7 × 10 19 cm −3 . Further, when the resistivity was measured by the TLM method similar to that of Example 1, it was estimated to be approximately 15000 Ωcm.

実施例１と同様にＦＣ型素子としたチップをリードフレーム上に載置し、負極１０８および正極１０９間に順方向電流を流して電気的特性及び発光特性を評価した。順方向電流を２０ｍＡとした際の順方向駆動電圧（Ｖｆ）は４．０Ｖと上昇しており、発光出力は８ｍＷであった。   A chip made of an FC element was placed on the lead frame in the same manner as in Example 1, and a forward current was passed between the negative electrode 108 and the positive electrode 109 to evaluate electrical characteristics and light emission characteristics. When the forward current was 20 mA, the forward drive voltage (Vf) increased to 4.0 V, and the light emission output was 8 mW.

（比較例２）
上記の実施例１とは、成長後の処理法を変えて、Ｍｇドープｐ型ＧａＮコンタクト層を形成した。本比較例では、実施例１に記載の積層構造体を、実施例１に記載と同一の手順、条件で形成した後、気相成長直後に、使用したキャリアガスの水素は窒素に切り替え、同時にアンモニアの流通を停止し、３５０度℃迄降温した。図６はこの降温過程を模式的に示した図である。 (Comparative Example 2)
A Mg-doped p-type GaN contact layer was formed by changing the post-growth processing method from that in Example 1 described above. In this comparative example, after the laminated structure described in Example 1 was formed by the same procedure and conditions as described in Example 1, immediately after vapor phase growth, the hydrogen of the used carrier gas was switched to nitrogen, The flow of ammonia was stopped and the temperature was lowered to 350 ° C. FIG. 6 is a diagram schematically showing the temperature lowering process.

比較例２で作製した試料について、実施例と同様にＭｇ、Ｈの濃度をＳＩＭＳ法で測定したところ、Ｍｇ原子は、７×１０19ｃｍ-3の濃度で、実施例１の場合と同じであり、一方、水素原子は、１×１０19ｃｍ-3の濃度で存在していた。また、抵抗率について実施例１と同様のＴＬＭ法で測定したところ、おおよそ１０Ωｃｍと見積もられた。 The sample produced in Comparative Example 2 was measured for the concentration of Mg and H by the SIMS method in the same manner as in the Example. The Mg atoms were the same as in Example 1 at a concentration of 7 × 10 19 cm −3. On the other hand, hydrogen atoms were present at a concentration of 1 × 10 19 cm −3 . Moreover, when the resistivity was measured by the TLM method similar to that of Example 1, it was estimated to be approximately 10 Ωcm.

実施例１と同様にＦＣ型素子としたチップをリードフレーム上に載置し、負極１０８および正極１０９間に順方向電流を流して電気的特性及び発光特性を評価した。順方向電流を２０ｍＡとした際の順方向駆動電圧（Ｖｆ）は３．０Ｖであり、発光出力は１０ｍＷであったが、電流を１０μＡとした場合の逆方向電圧（Ｖｒ）は５Ｖであった。   A chip made of an FC element was placed on the lead frame in the same manner as in Example 1, and a forward current was passed between the negative electrode 108 and the positive electrode 109 to evaluate electrical characteristics and light emission characteristics. When the forward current was 20 mA, the forward drive voltage (Vf) was 3.0 V and the light emission output was 10 mW, but when the current was 10 μA, the reverse voltage (Vr) was 5 V. .

（実施例３）
実施例３では、実施例１に記載したのと同一の積層構造体を用いて、ＦＵ型の電極を形成してＬＥＤを作製した。図７は本実施例で形成した電極の平面図である。 (Example 3)
In Example 3, using the same laminated structure as described in Example 1, a FU type electrode was formed to produce an LED. FIG. 7 is a plan view of the electrode formed in this example.

実施例１と同一手順で図７に示した負極１０８を形成した。次いで、残ったコンタクト層１０７の表面の略全域には、発光層からの発光を半導体層側から外部へ取り出すために透光性を持たせた、白金（Ｐｔ）膜／金（Ａｕ）膜を積層した正極１０９を形成した。ｐ型コンタクト層１０７の表面と接触する金属膜は白金膜とした。更に、上記透光性電極１０９の上に、最表面をＡｕとするボンディングパッド１１０を形成した。その後、実施例１と同一手順で、３５０μｍ角の正方形の個別のＬＥＤ２０へと分離した。   The negative electrode 108 shown in FIG. 7 was formed in the same procedure as in Example 1. Next, a platinum (Pt) film / gold (Au) film having a light-transmitting property for taking out light emitted from the light-emitting layer to the outside from the semiconductor layer side is provided on substantially the entire surface of the remaining contact layer 107. A laminated positive electrode 109 was formed. The metal film in contact with the surface of the p-type contact layer 107 was a platinum film. Further, a bonding pad 110 having Au as the outermost surface was formed on the translucent electrode 109. Thereafter, the LED 20 was separated into individual 350 μm square LEDs 20 in the same procedure as in Example 1.

このような工程で作製したＦＵ型チップの負極１０８および正極１０９間に順方向電流を流して電気的特性及び発光特性を評価した。順方向電流を２０ｍＡとした際の順方向駆動電圧（Ｖｆ）は３．０Ｖであり、電流を１０μＡとした場合の逆方向電圧は２０Ｖ以上であった。また、半導体層側から外部へ透過して来る発光の波長は４５５ｎｍであり、一般的な積分球で測定された発光出力は６ｍＷであった。なお、直径５．１ｃｍ（２インチ）のウェーハから外観不良品を除いて約１００００個のＬＥＤが得られたが、ばらつきなくこのような特性を示した。   A forward current was passed between the negative electrode 108 and the positive electrode 109 of the FU type chip manufactured in such a process, and the electrical characteristics and the light emission characteristics were evaluated. When the forward current was 20 mA, the forward drive voltage (Vf) was 3.0 V, and when the current was 10 μA, the reverse voltage was 20 V or more. The wavelength of light emitted from the semiconductor layer side to the outside was 455 nm, and the light emission output measured with a general integrating sphere was 6 mW. In addition, about 10000 LEDs were obtained from a wafer having a diameter of 5.1 cm (2 inches), excluding defective appearance, and such characteristics were exhibited without variation.

本発明によって提供されるＩＩＩ族窒化物ｐ型半導体の製造方法は、高いＶｒと低い駆動電圧の特性を同時に実現することが可能である。従って、ＩＩＩ族窒化物半導体発光素子の製造に極めて有用である。   The method for producing a group III nitride p-type semiconductor provided by the present invention can simultaneously realize characteristics of high Vr and low driving voltage. Therefore, it is extremely useful for manufacturing a group III nitride semiconductor light emitting device.

本発明のＩＩＩ族窒化物半導体発光素子を模式的に示した図である。It is the figure which showed typically the group III nitride semiconductor light-emitting device of this invention. 実施例１で作製したエピタキシャル積層構造体の断面模式図である。2 is a schematic cross-sectional view of an epitaxial multilayer structure manufactured in Example 1. FIG. 実施例１で作製したＬＥＤの平面模式図である。2 is a schematic plan view of an LED manufactured in Example 1. FIG. 実施例１における降温方法を示した模式図である。3 is a schematic diagram illustrating a temperature lowering method in Example 1. FIG. 比較例１における降温方法を示した模式図である。6 is a schematic diagram showing a temperature lowering method in Comparative Example 1. FIG. 比較例２における降温方法を示した模式図である。6 is a schematic diagram illustrating a temperature lowering method in Comparative Example 2. FIG. 実施例２で作製したＬＥＤの平面模式図である。6 is a schematic plan view of an LED manufactured in Example 2. FIG.

符号の説明Explanation of symbols

１ 基板
２ バッファ層
３ ｎ型半導体層
４ 発光層
５ ｐ型半導体層
６ 負極
７ 正極
１０ ＬＥＤ
１１ 積層構造体
２０ ＬＥＤ
１０１ 基板
１０２ アンドープＧａＮ層
１０３ ｎ型ＧａＮ層
１０４ ｎ型ＡｌＧａＮクラッド層
１０５ 多重量子井戸構造発光層
１０６ ｐ型ＡｌＧａＮクラッド層
１０７ ｐ型ＡｌＧａＮコンタクト層
１０８ 負極
１０９ 正極
１１０ 正極ボンディングパッド DESCRIPTION OF SYMBOLS 1 Substrate 2 Buffer layer 3 N-type semiconductor layer 4 Light emitting layer 5 P-type semiconductor layer 6 Negative electrode 7 Positive electrode 10 LED
11 Laminated structure 20 LED
DESCRIPTION OF SYMBOLS 101 Substrate 102 Undoped GaN layer 103 n-type GaN layer 104 n-type AlGaN clad layer 105 light emitting layer with multiple quantum well structure 106 p-type AlGaN clad layer 107 p-type AlGaN contact layer 108 negative electrode 109 positive electrode 110 positive electrode bonding pad

Claims (13)

ＩＩＩ族窒化物ｐ型半導体の製造方法において、ｐ型ドーパントを含むＩＩＩ族窒化物半導体を成長させた後降温する際に、成長終了時の温度と同じ温度にて、成長終了直後からキャリアガスに不活性ガスを用い、かつ窒素源の流量を減少し、その後の降温過程の途中で窒素源の供給を停止することを特徴とするＩＩＩ族窒化物ｐ型半導体の製造方法。   In the method of manufacturing a group III nitride p-type semiconductor, when the temperature is lowered after growing a group III nitride semiconductor containing a p-type dopant, the carrier gas is changed from immediately after the growth to the carrier gas at the same temperature as the temperature at the end of the growth. A method for producing a group III nitride p-type semiconductor, characterized in that an inert gas is used, the flow rate of a nitrogen source is decreased, and the supply of the nitrogen source is stopped during the subsequent temperature lowering process. 成長終了時の温度が９００℃以上であることを特徴とする請求項１に記載の製造方法。   The manufacturing method according to claim 1, wherein the temperature at the end of growth is 900 ° C. or more. 窒素源がアンモニアガスであることを特徴とする請求項１または２に記載の製造方法。   The method according to claim 1 or 2, wherein the nitrogen source is ammonia gas. 半導体成長時のキャリアガスが水素ガスを含有していることを特徴とする請求項１〜３のいずれか一項に記載の製造方法。   The manufacturing method according to any one of claims 1 to 3, wherein the carrier gas at the time of semiconductor growth contains hydrogen gas. 減少後の窒素源の流量が全ガス体積中の０．００１〜１０％であることを特徴とする請求項１〜４のいずれか一項に記載の製造方法。   The production method according to any one of claims 1 to 4, wherein the flow rate of the nitrogen source after the reduction is 0.001 to 10% in the total gas volume. 窒素源の供給を停止する温度が７００〜９５０℃であることを特徴とする請求項１〜５のいずれか一項に記載の製造方法。   The manufacturing method according to any one of claims 1 to 5, wherein the temperature at which the supply of the nitrogen source is stopped is 700 to 950 ° C. ｐ型ドーパントの濃度の１／５よりも多く、かつｐ型ドーパントの濃度よりも少ない量の水素原子を含有することを特徴とするＩＩＩ族窒化物ｐ型半導体。   A group III nitride p-type semiconductor comprising hydrogen atoms in an amount greater than 1/5 of the concentration of the p-type dopant and less than the concentration of the p-type dopant. 電気抵抗率が２０Ωｃｍ〜１００００Ωｃｍであることを特徴とするＩＩＩ族窒化物ｐ型半導体。   A group III nitride p-type semiconductor having an electrical resistivity of 20 Ωcm to 10000 Ωcm. 基板上にＩＩＩ族窒化物半導体からなるｎ型層、発光層およびｐ型層を有し、ｎ型層およびｐ型層に負極および正極がそれぞれ設けられたＩＩＩ族窒化物半導体発光素子において、ｐ型層の製造方法が請求項１〜６のいずれか一項に記載の製造方法であることを特徴とするＩＩＩ族窒化物半導体発光素子。   In a group III nitride semiconductor light-emitting device having an n-type layer, a light-emitting layer, and a p-type layer made of a group III nitride semiconductor on a substrate, and a negative electrode and a positive electrode provided on the n-type layer and the p-type layer, respectively, p A method for producing a mold layer is the production method according to any one of claims 1 to 6, wherein the group III nitride semiconductor light-emitting device is characterized. 基板上にＩＩＩ族窒化物半導体からなるｎ型層、発光層およびｐ型層を有し、ｎ型層およびｐ型層に負極および正極がそれぞれ設けられたＩＩＩ族窒化物半導体発光素子において、ｐ型層が請求項７または８に記載のＩＩＩ族窒化物ｐ型半導体であることを特徴とするＩＩＩ族窒化物半導体発光素子。   In a group III nitride semiconductor light-emitting device having an n-type layer, a light-emitting layer, and a p-type layer made of a group III nitride semiconductor on a substrate, and a negative electrode and a positive electrode provided on the n-type layer and the p-type layer, respectively, p A group III nitride p-type semiconductor according to claim 7 or 8, wherein the mold layer is a group III nitride semiconductor light-emitting device. 正極がＰｄ、Ｐｔ、Ｒｈ、Ｏｓ、ＩｒおよびＲｕから選ばれた白金族金属を正極材料として使用していることを特徴とする請求項９または１０に記載の発光素子。   11. The light emitting device according to claim 9, wherein the positive electrode uses a platinum group metal selected from Pd, Pt, Rh, Os, Ir, and Ru as the positive electrode material. 発光素子がフリップチップ型であることを特徴とする請求項９〜１１のいずれか一項に記載の発光素子。   The light-emitting element according to claim 9, wherein the light-emitting element is a flip chip type. 発光素子がフェイスアップ型であることを特徴とする請求項９〜１１のいずれか一項に記載の発光素子。   The light emitting device according to claim 9, wherein the light emitting device is a face-up type.
JP2006023420A 2004-05-12 2006-01-31 P-type group iii nitride semiconductor and production method thereof Pending JP2006229219A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006023420A JP2006229219A (en) 2004-05-12 2006-01-31 P-type group iii nitride semiconductor and production method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004142657 2004-05-12
JP2006023420A JP2006229219A (en) 2004-05-12 2006-01-31 P-type group iii nitride semiconductor and production method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005137274A Division JP4297884B2 (en) 2004-05-12 2005-05-10 Group III nitride p-type semiconductor and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2006229219A true JP2006229219A (en) 2006-08-31

Family

ID=36990245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006023420A Pending JP2006229219A (en) 2004-05-12 2006-01-31 P-type group iii nitride semiconductor and production method thereof

Country Status (1)

Country Link
JP (1) JP2006229219A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232524A (en) * 2012-04-27 2013-11-14 Sumitomo Electric Ind Ltd Method of producing gallium nitride-based semiconductor, method of manufacturing group iii nitride semiconductor device, and group iii nitride semiconductor device

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291621A (en) * 1992-04-10 1993-11-05 Nichia Chem Ind Ltd Electrode material of gallium nitride compound semiconductor
JPH09129919A (en) * 1995-10-27 1997-05-16 Nichia Chem Ind Ltd Nitride semiconductor light emitting device
JPH09270569A (en) * 1996-01-25 1997-10-14 Matsushita Electric Ind Co Ltd Semiconductor laser device
JPH11346002A (en) * 1998-04-01 1999-12-14 Matsushita Electric Ind Co Ltd Manufacture of p-type gallium nitride based compound semiconductor
JP2001102623A (en) * 1999-09-30 2001-04-13 Matsushita Electric Ind Co Ltd Nitride semiconductor light emitting element and fabrication thereof
JP2001119064A (en) * 1999-10-15 2001-04-27 Matsushita Electric Ind Co Ltd Nitride semiconductor light-emitting element
JP2003133649A (en) * 2001-10-29 2003-05-09 Sharp Corp Nitride semiconductor laser device and method of manufacturing the same, and semiconductor optical device provided therewith
JP2003234502A (en) * 2002-02-07 2003-08-22 Sanyo Electric Co Ltd Forming method for semiconductor and semiconductor device
JP2003243302A (en) * 2002-02-15 2003-08-29 Showa Denko Kk Group iii nitride semiconductor crystal, manufacturing method thereof, and group iii nitride semiconductor epitaxial wafer
JP2004006991A (en) * 2002-08-27 2004-01-08 Nichia Chem Ind Ltd Nitride semiconductor element
JP2004047704A (en) * 2002-07-11 2004-02-12 Sharp Corp Method for manufacturing nitride semiconductor light emitting element and article therefor
JP2004087631A (en) * 2002-08-23 2004-03-18 Toyoda Gosei Co Ltd Light emitting device
JP2004096021A (en) * 2002-09-04 2004-03-25 Showa Denko Kk Iii-group nitride semiconductor crystal, manufacturing method therefor, and iii-group nitride semiconductor epitaxial wafer
JP2005235960A (en) * 2004-02-18 2005-09-02 Mitsubishi Cable Ind Ltd Method for manufacturing gallium nitride series semiconductor element

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291621A (en) * 1992-04-10 1993-11-05 Nichia Chem Ind Ltd Electrode material of gallium nitride compound semiconductor
JPH09129919A (en) * 1995-10-27 1997-05-16 Nichia Chem Ind Ltd Nitride semiconductor light emitting device
JPH09270569A (en) * 1996-01-25 1997-10-14 Matsushita Electric Ind Co Ltd Semiconductor laser device
JPH11346002A (en) * 1998-04-01 1999-12-14 Matsushita Electric Ind Co Ltd Manufacture of p-type gallium nitride based compound semiconductor
JP2001102623A (en) * 1999-09-30 2001-04-13 Matsushita Electric Ind Co Ltd Nitride semiconductor light emitting element and fabrication thereof
JP2001119064A (en) * 1999-10-15 2001-04-27 Matsushita Electric Ind Co Ltd Nitride semiconductor light-emitting element
JP2003133649A (en) * 2001-10-29 2003-05-09 Sharp Corp Nitride semiconductor laser device and method of manufacturing the same, and semiconductor optical device provided therewith
JP2003234502A (en) * 2002-02-07 2003-08-22 Sanyo Electric Co Ltd Forming method for semiconductor and semiconductor device
JP2003243302A (en) * 2002-02-15 2003-08-29 Showa Denko Kk Group iii nitride semiconductor crystal, manufacturing method thereof, and group iii nitride semiconductor epitaxial wafer
JP2004047704A (en) * 2002-07-11 2004-02-12 Sharp Corp Method for manufacturing nitride semiconductor light emitting element and article therefor
JP2004087631A (en) * 2002-08-23 2004-03-18 Toyoda Gosei Co Ltd Light emitting device
JP2004006991A (en) * 2002-08-27 2004-01-08 Nichia Chem Ind Ltd Nitride semiconductor element
JP2004096021A (en) * 2002-09-04 2004-03-25 Showa Denko Kk Iii-group nitride semiconductor crystal, manufacturing method therefor, and iii-group nitride semiconductor epitaxial wafer
JP2005235960A (en) * 2004-02-18 2005-09-02 Mitsubishi Cable Ind Ltd Method for manufacturing gallium nitride series semiconductor element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232524A (en) * 2012-04-27 2013-11-14 Sumitomo Electric Ind Ltd Method of producing gallium nitride-based semiconductor, method of manufacturing group iii nitride semiconductor device, and group iii nitride semiconductor device

Similar Documents

Publication Publication Date Title
KR101067122B1 (en) Method of manufacturing group III nitride semiconductor, method of manufacturing group III nitride semiconductor light emitting device and group III nitride semiconductor light emitting device, and lamp
US8097482B2 (en) Method for manufacturing group III nitride semiconductor, method for manufacturing group III nitride semiconductor light-emitting device, group III nitride semiconductor light-emitting device, and lamp
TW200529476A (en) Gallium nitride-based compound semiconductor multilayer structure and production method thereof
JP4762023B2 (en) Gallium nitride compound semiconductor laminate and method for producing the same
JP2008177525A (en) Method for manufacturing group iii nitride compound semiconductor light-emitting element, the group iii nitride compound semiconductor light-emitting element and lamp
JP2008109084A (en) Method for manufacturing group iii nitride compound semiconductor light-emitting device, the group iii nitride compound semiconductor light-emitting device, and lamp
JP3833227B2 (en) Group III nitride p-type semiconductor manufacturing method and group III nitride semiconductor light emitting device
JP2009283620A (en) Group iii nitride semiconductor light emitting element, method for manufacturing thereof, and lamp
JP4901115B2 (en) Gallium nitride semiconductor device
TW200529475A (en) Gallium nitride-based compound semiconductor multilayer structure and production method thereof
JP2007329312A (en) Method of manufacturing laminated layer structure of group iii nitride semiconductor
JP2005277401A (en) Gallium nitride-based compound semiconductor laminate and manufacturing method thereof
JP4297884B2 (en) Group III nitride p-type semiconductor and method of manufacturing the same
JP4841206B2 (en) Gallium nitride compound semiconductor light emitting device
JP4705384B2 (en) Gallium nitride semiconductor device
JP5105738B2 (en) Method for producing gallium nitride compound semiconductor laminate
JP2005235960A (en) Method for manufacturing gallium nitride series semiconductor element
JP4906341B2 (en) Group III nitride p-type semiconductor manufacturing method
US7655491B2 (en) P-type Group III nitride semiconductor and production method thereof
JP2009161434A (en) Method for manufacturing group iii nitride semiconductor crystal and group iii nitride semiconductor crystal
JP2006229219A (en) P-type group iii nitride semiconductor and production method thereof
TWI269465B (en) P-type group III nitride semiconductor and production method thereof
JP2006013473A (en) Group iii nitride semiconductor light emitting element
JP2007220745A (en) Manufacturing method of p-type group iii nitride semiconductor
JP2008034510A (en) Group iii nitride compound semiconductor light emitting element, its manufacturing method, and lamp

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110412