JP2006229197A - ガラス上の歪シリコン上のcmosデバイスの製造方法 - Google Patents
ガラス上の歪シリコン上のcmosデバイスの製造方法 Download PDFInfo
- Publication number
- JP2006229197A JP2006229197A JP2005361057A JP2005361057A JP2006229197A JP 2006229197 A JP2006229197 A JP 2006229197A JP 2005361057 A JP2005361057 A JP 2005361057A JP 2005361057 A JP2005361057 A JP 2005361057A JP 2006229197 A JP2006229197 A JP 2006229197A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- depositing
- forming
- strained silicon
- glass substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 82
- 239000010703 silicon Substances 0.000 title claims abstract description 82
- 239000011521 glass Substances 0.000 title claims abstract description 70
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 124
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 82
- 238000000034 method Methods 0.000 claims abstract description 59
- 238000000151 deposition Methods 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 229920005591 polysilicon Polymers 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 238000000137 annealing Methods 0.000 claims abstract description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 20
- 230000003647 oxidation Effects 0.000 claims abstract description 16
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 16
- 230000003213 activating effect Effects 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 22
- 150000002500 ions Chemical class 0.000 claims description 20
- 125000006850 spacer group Chemical group 0.000 claims description 15
- 229910052759 nickel Inorganic materials 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- 239000000203 mixture Substances 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 239000012298 atmosphere Substances 0.000 claims description 6
- 239000011259 mixed solution Substances 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 5
- -1 phosphorous ions Chemical class 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 238000007598 dipping method Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 abstract description 13
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 230000008021 deposition Effects 0.000 abstract description 8
- 235000012431 wafers Nutrition 0.000 description 26
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 17
- 239000010408 film Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 8
- 238000000926 separation method Methods 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 229910005883 NiSi Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 229940003953 helium / oxygen Drugs 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- XUIMIQQOPSSXEZ-RNFDNDRNSA-N silicon-32 atom Chemical compound [32Si] XUIMIQQOPSSXEZ-RNFDNDRNSA-N 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
- H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】ガラス基板上の歪シリコン上にCMOSデバイスを製造する方法を提供する。
【解決手段】本発明の方法は、ガラス基板上に歪シリコン層を形成することを含むガラス基板を準備すること(12)、歪シリコン層のプラズマ酸化によってシリコン酸化物層を形成すること(14)、シリコン酸化物層の上にドープドポリシリコン層を堆積すること(16)、ポリシリコンゲートを形成し、LDD構造を形成するためにイオン注入をすること(18)、ゲート構造上にスペーサ誘電体を堆積し形成すること(20)、ソースおよびドレイン構造を形成するためにイオン注入し活性化すること(22)、金属膜の層を堆積すること、ソース、ドレインおよびゲート構造上にサリサイドを形成するために金属膜の層をアニールすること、未反応の金属膜をすべて除去すること、層間誘電体層を堆積すること、およびコンタクトホールを形成しメタライズすること(24)、を含む。
【選択図】図1
【解決手段】本発明の方法は、ガラス基板上に歪シリコン層を形成することを含むガラス基板を準備すること(12)、歪シリコン層のプラズマ酸化によってシリコン酸化物層を形成すること(14)、シリコン酸化物層の上にドープドポリシリコン層を堆積すること(16)、ポリシリコンゲートを形成し、LDD構造を形成するためにイオン注入をすること(18)、ゲート構造上にスペーサ誘電体を堆積し形成すること(20)、ソースおよびドレイン構造を形成するためにイオン注入し活性化すること(22)、金属膜の層を堆積すること、ソース、ドレインおよびゲート構造上にサリサイドを形成するために金属膜の層をアニールすること、未反応の金属膜をすべて除去すること、層間誘電体層を堆積すること、およびコンタクトホールを形成しメタライズすること(24)、を含む。
【選択図】図1
Description
本発明はディスプレイおよびセンサに使用するガラス上のシリコンに関する。より詳細には、ガラス上のTFTの製造に関する。
より高性能な薄膜トランジスタ(TFT)が、次世代の携帯用および高解像度ディスプレイに組み込まれるために必要とされている。なぜならば、コントローラ、ドライバ、などの機能回路がピクセルアレイと同じ基板上に集積されるからである。ディスプレイは、低電力消費、低しきい電圧、急峻なサブスレショールドスロープ、および高いキャリア移動度を有するTFTを必要とする。多数の研究者達がこれらの目標を達成するために、ポリシリコンTFTの研究に取り組んできた。Taiほか「Performance of Poly−Si TFTs fabricated by SELAX」IEEE Trans.Electron Devices,Vol.51,No.6,934〜939頁(2004年)、およびMizukiほか「Large Domains of Continuous Grain Silicon on Glass Substrate for High−Performance TFTs」IEEE Trans.Electron Devices,Vol.51,No.2,204〜211頁(2004年)が参照される。しかしながら、共通の目的は結晶粒界を減らすことによってTFTの性能を改善することである。Walkerほか「Improved Off−Current and Subthreshold Slope in Aggresively Scaled Poly−Si TFTs With a Single Grain Boundary in the Channel」IEEE Trans.Electron Devices,Vol.51,No.2,212〜219頁(2004年)が参照される。
結晶粒界の問題を一挙に軽減するために、単結晶シリコンTFTが実証されてきた。Shiほか「Characterization of Low−Temperature Processed Single−Crystalline Silicon Thin−Film Transistor on Glass」IEEE Trans.Electron Device Letters,Vol.24,No.9,574〜576頁(2003年)が参照される。ガラス上の単結晶シリコンの層は、「イオン切断(ion−cutting)」に基づく層移転手法を使用して得られた。水素を注入されたシリコンウェーハが、最初にガラスウェーハに接着される。次にシリコンの薄膜がシリコンウェーハから剥離され、ガラスウェーハに移転される。単結晶シリコンTFTは、著しく高い電子移動度(〜430cm2/V−sec)、より急峻なサブスレショールドスロープ、およびゲートバイアスに対して相対的に感知されない、より低いリーク電流を示した。
TFTの性能をさらに改善するために、ガラス上歪シリコン(SSOG)ウェーハの上に製造されたTFTが、Maaほか「Method of Making Silicon−on−Glass via Layer Transfer」、米国特許出願シリアル番号第10/894,685号、2004年7月20日出願(SLA.0864)、およびMaaほか「Strained Silicon−on−Insulator from Film Transfer and Relaxation by Hydrogen Implantation」、米国特許出願シリアル番号第10/755,615号、2004年1月12日出願(SLA,0822)に記載されている。ガラス上の歪シリコンTFTは850cm2/V−secに達する有効な電子移動度を実証した。SSOGウェーハの製造は、シリコンウェーハの上に、圧縮歪を与えられた薄いSiGeの層の堆積から始まる。SiGeの厚さは約200nmから400nmまでの間であり、一定のまたは傾斜した組成を有する。SiGeの緩和は水素注入およびその後の加熱アニールによって達成される。緩和されたSiGeの表面のCMPの後に、歪シリコンが堆積される。水素分離(splitting)イオン注入が、歪シリコンの層から離れた、シリコン領域の深さを目標に行われる。これに加えて、Si/SiGeの界面は、シリコン領域の深くに発生した欠陥および転移の進展を妨げる助けをする。薄いSiGe上の歪シリコンの仮想基板は、ガラスウェーハと接着される。分離の後に、SiGeは選択的に除去され、ガラス上にじかに、滑らかな表面を有する歪シリコンの膜が得られる。
SSOGウェーハ上に製造されるデバイスは、プロセス温度がガラス転移温度よりも低い温度に制限されることを除いては、シリコンウェーハ上に製造されるデバイスと類似している。米国特許番号第6,689,646B1号(2004年2月10日、Joshiほかに対して査定)「Plasma Method for Fabricating Oxide Thin Films」に記載されているように、ゲート酸化物がプラズマ酸化によって作られ、ポリシリコンの消耗問題を避けるためにドープドポリシリコンの堆積が実施され、トランジスタ直列抵抗を低減するためにソース、ドレインおよびゲート上にNiSiが形成される。
本発明の目的は、ガラス基板上の歪シリコン上にCMOSデバイスを製造することである。
(発明の要約)
ガラス上の歪シリコンの上にCMOSデバイスを製造する方法は、ガラス基板上に歪シリコン層を形成することを含むガラス基板を準備することと、歪シリコン層のプラズマ酸化によってシリコン酸化物層を形成することと、シリコン酸化物層の上にドープドポリシリコン層を堆積することと、ポリシリコンゲートを形成することと、LDD構造を形成するためにイオン注入をすることと、ゲート構造上にスペーサ誘電体を堆積し形成することと、ソースおよびドレイン構造を形成するためにイオンの注入および活性化をすることと、金属膜の層を堆積することと、ソース、ドレインおよびゲート構造上にサリサイドを形成するために金属膜の層をアニールすることと、未反応の金属膜をすべて除去することと、層間誘電体層を堆積すること、およびコンタクトホールを形成することおよびメタライズすること、を含む。
この要約および発明の目的は、本発明の本質の迅速な理解を可能にするために提供される。本発明のより完全な理解は、発明の好適な実施形態に関する下記の詳細な記述を、図面と共に参照することによって得られる。
ガラス上の歪シリコンの上にCMOSデバイスを製造する方法は、ガラス基板上に歪シリコン層を形成することを含むガラス基板を準備することと、歪シリコン層のプラズマ酸化によってシリコン酸化物層を形成することと、シリコン酸化物層の上にドープドポリシリコン層を堆積することと、ポリシリコンゲートを形成することと、LDD構造を形成するためにイオン注入をすることと、ゲート構造上にスペーサ誘電体を堆積し形成することと、ソースおよびドレイン構造を形成するためにイオンの注入および活性化をすることと、金属膜の層を堆積することと、ソース、ドレインおよびゲート構造上にサリサイドを形成するために金属膜の層をアニールすることと、未反応の金属膜をすべて除去することと、層間誘電体層を堆積すること、およびコンタクトホールを形成することおよびメタライズすること、を含む。
この要約および発明の目的は、本発明の本質の迅速な理解を可能にするために提供される。本発明のより完全な理解は、発明の好適な実施形態に関する下記の詳細な記述を、図面と共に参照することによって得られる。
本発明は、さらに以下の手段を提供する。
(項目1)
ガラス上の歪シリコンの上にCMOSデバイスを製造する方法であって、
ガラス基板上に歪シリコン層を形成することを含む、該ガラス基板を準備することと、
該歪シリコン層のプラズマ酸化によってシリコン酸化物層を形成することと、
該シリコン酸化物層の上にドープドポリシリコン層を堆積することと、
ポリシリコンゲートを形成することと、
LDD構造を形成するためにイオンを注入することと、
ゲート構造の上にスペーサ誘電体を堆積し、形成することと、
ソースおよびドレイン構造を形成するためにイオンを注入し、活性化することと、
金属膜の層を堆積することと、
該ソース、ドレインおよびゲート構造上にサリサイドを形成するために該金属膜の層をアニールすることと、
未反応の金属膜を全て除去することと、
層間誘電体層を堆積することと、
コンタクトホールを形成し、メタライズすることと
を包含する、方法。
ガラス上の歪シリコンの上にCMOSデバイスを製造する方法であって、
ガラス基板上に歪シリコン層を形成することを含む、該ガラス基板を準備することと、
該歪シリコン層のプラズマ酸化によってシリコン酸化物層を形成することと、
該シリコン酸化物層の上にドープドポリシリコン層を堆積することと、
ポリシリコンゲートを形成することと、
LDD構造を形成するためにイオンを注入することと、
ゲート構造の上にスペーサ誘電体を堆積し、形成することと、
ソースおよびドレイン構造を形成するためにイオンを注入し、活性化することと、
金属膜の層を堆積することと、
該ソース、ドレインおよびゲート構造上にサリサイドを形成するために該金属膜の層をアニールすることと、
未反応の金属膜を全て除去することと、
層間誘電体層を堆積することと、
コンタクトホールを形成し、メタライズすることと
を包含する、方法。
(項目2)
上記ガラス基板を準備することは、シリコンウェーハ上に歪シリコン層を形成することと、該歪シリコン層を上記ガラス基板に移転することとを含む、項目1に記載の方法。
上記ガラス基板を準備することは、シリコンウェーハ上に歪シリコン層を形成することと、該歪シリコン層を上記ガラス基板に移転することとを含む、項目1に記載の方法。
(項目3)
上記ガラス基板を準備することは、上記ガラス基板および上記歪シリコン層を、約550℃から650℃までの間の温度で約1時間から10時間までの間、アニールすることを含む、項目1に記載の方法。
上記ガラス基板を準備することは、上記ガラス基板および上記歪シリコン層を、約550℃から650℃までの間の温度で約1時間から10時間までの間、アニールすることを含む、項目1に記載の方法。
(項目4)
上記歪シリコン層のプラズマ酸化によってシリコン酸化物層を形成することは、約20Åから500Åまでの間の厚さを有する酸化物層を形成するために、約300℃から600℃までの間の温度でヘリウムおよび酸素の混合ガス中で上記歪シリコン層をプラズマ酸化することを含む、項目1に記載の方法。
上記歪シリコン層のプラズマ酸化によってシリコン酸化物層を形成することは、約20Åから500Åまでの間の厚さを有する酸化物層を形成するために、約300℃から600℃までの間の温度でヘリウムおよび酸素の混合ガス中で上記歪シリコン層をプラズマ酸化することを含む、項目1に記載の方法。
(項目5)
上記ドープドポリシリコン層を堆積することは、約450℃から650℃までの間の温度で、約500Åから4000Åまでの間の厚さにポリシリコン層を堆積することを含み、かつドーピング不純物はリンである、項目1に記載の方法。
上記ドープドポリシリコン層を堆積することは、約450℃から650℃までの間の温度で、約500Åから4000Åまでの間の厚さにポリシリコン層を堆積することを含み、かつドーピング不純物はリンである、項目1に記載の方法。
(項目6)
上記ゲート構造上にスペーサ誘電体を堆積することは、SiO2、Si3N4およびこれらの組み合わせから成る材料群から採られる材料の層を堆積することを含む、項目1に記載の方法。
上記ゲート構造上にスペーサ誘電体を堆積することは、SiO2、Si3N4およびこれらの組み合わせから成る材料群から採られる材料の層を堆積することを含む、項目1に記載の方法。
(項目7)
ソースおよびドレイン構造を形成するために上記イオンを注入し、活性化することは、リンイオンを約10keVから100keVまでの間のエネルギーで約2×1015cm−2から8×1015cm−2までの間のドーズ量で注入することによってN+領域を形成することと、ホウ素イオンを約10keVから100keVまでの間のエネルギーで約2×1015cm−2から8×1015cm−2までの間のドーズ量で注入することによってP+領域を形成することとを含み、窒素雰囲気中で約500℃から650℃までの間の温度で約1時間から24時間までの間、イオンを活性化することをさらに含む、項目1に記載の方法。
ソースおよびドレイン構造を形成するために上記イオンを注入し、活性化することは、リンイオンを約10keVから100keVまでの間のエネルギーで約2×1015cm−2から8×1015cm−2までの間のドーズ量で注入することによってN+領域を形成することと、ホウ素イオンを約10keVから100keVまでの間のエネルギーで約2×1015cm−2から8×1015cm−2までの間のドーズ量で注入することによってP+領域を形成することとを含み、窒素雰囲気中で約500℃から650℃までの間の温度で約1時間から24時間までの間、イオンを活性化することをさらに含む、項目1に記載の方法。
(項目8)
上記ソース、ドレインおよびゲート構造上に金属の層を堆積することは、約50Åから200Åまでの間の厚さを有するニッケルの層を堆積することを含み,また、上記金属層をアニールすることは、約400℃から550℃までの間で約30秒から30分までの間で不活性ガスの雰囲気中でアニールすることと、H2SO4/H2O2/H2OおよびNH4OH/H2O2/H2Oを含む混合液群から採られた混合液中に浸漬することによって、全ての未反応ニッケルを除去することとを含む、項目1に記載の方法。
上記ソース、ドレインおよびゲート構造上に金属の層を堆積することは、約50Åから200Åまでの間の厚さを有するニッケルの層を堆積することを含み,また、上記金属層をアニールすることは、約400℃から550℃までの間で約30秒から30分までの間で不活性ガスの雰囲気中でアニールすることと、H2SO4/H2O2/H2OおよびNH4OH/H2O2/H2Oを含む混合液群から採られた混合液中に浸漬することによって、全ての未反応ニッケルを除去することとを含む、項目1に記載の方法。
(項目9)
ガラス上の歪シリコンの上にCMOSデバイスを製造する方法であって、
シリコンウェーハ上に歪シリコンの層を形成することおよび該歪シリコン層をガラス基板上に移転することによって、該ガラス基板上に該歪シリコン層を形成することを含む、該ガラス基板を準備することと、
プラズマ酸化によって該歪シリコン層からシリコン酸化物層を形成することと、
該シリコン酸化物層の上にドープドポリシリコンの層を堆積することと、
ポリシリコンゲートを形成することと、
LDD構造を形成するためにイオンを注入することと、
ゲート構造の上にスペーサ誘電体を堆積し、形成することと、
ソースおよびドレイン構造を形成するためにイオンを注入し、活性化することと、
金属膜の層を堆積することと、
該ソース、ドレインおよびゲート構造上にサリサイドを形成するために該金属膜の層をアニールすることと、
未反応の金属膜を全て除去することと、
層間誘電体層を堆積することと、
コンタクトホールを形成し、メタライズすることと
を包含する、方法。
ガラス上の歪シリコンの上にCMOSデバイスを製造する方法であって、
シリコンウェーハ上に歪シリコンの層を形成することおよび該歪シリコン層をガラス基板上に移転することによって、該ガラス基板上に該歪シリコン層を形成することを含む、該ガラス基板を準備することと、
プラズマ酸化によって該歪シリコン層からシリコン酸化物層を形成することと、
該シリコン酸化物層の上にドープドポリシリコンの層を堆積することと、
ポリシリコンゲートを形成することと、
LDD構造を形成するためにイオンを注入することと、
ゲート構造の上にスペーサ誘電体を堆積し、形成することと、
ソースおよびドレイン構造を形成するためにイオンを注入し、活性化することと、
金属膜の層を堆積することと、
該ソース、ドレインおよびゲート構造上にサリサイドを形成するために該金属膜の層をアニールすることと、
未反応の金属膜を全て除去することと、
層間誘電体層を堆積することと、
コンタクトホールを形成し、メタライズすることと
を包含する、方法。
(項目10)
上記ガラス基板を準備することは、上記ガラス基板および上記歪シリコン層を、約550℃から650℃までの間の温度で約1時間から10時間までの間、アニールすることを含む、項目9に記載の方法。
上記ガラス基板を準備することは、上記ガラス基板および上記歪シリコン層を、約550℃から650℃までの間の温度で約1時間から10時間までの間、アニールすることを含む、項目9に記載の方法。
(項目11)
上記歪シリコン層をプラズマ酸化することは、約20Åから500Åまでの間の厚さを有するシリコン酸化物層を形成するために、約300℃から600℃までの間の温度でヘリウムおよび酸素の混合ガス中でのプラズマ酸化を含む、項目9に記載の方法。
上記歪シリコン層をプラズマ酸化することは、約20Åから500Åまでの間の厚さを有するシリコン酸化物層を形成するために、約300℃から600℃までの間の温度でヘリウムおよび酸素の混合ガス中でのプラズマ酸化を含む、項目9に記載の方法。
(項目12)
上記ドープドポリシリコン層を堆積することは、約450℃から650℃までの間の温度で、約500Åから4000Åまでの間の厚さにポリシリコン層を堆積することを含み、かつドーピング不純物はリンである、項目9に記載の方法。
上記ドープドポリシリコン層を堆積することは、約450℃から650℃までの間の温度で、約500Åから4000Åまでの間の厚さにポリシリコン層を堆積することを含み、かつドーピング不純物はリンである、項目9に記載の方法。
(項目13)
上記ゲート構造上にスペーサ誘電体を堆積することは、SiO2、Si3N4およびこれらの組み合わせから成る材料群から採られる材料の層を堆積することを含む、項目9に記載の方法。
上記ゲート構造上にスペーサ誘電体を堆積することは、SiO2、Si3N4およびこれらの組み合わせから成る材料群から採られる材料の層を堆積することを含む、項目9に記載の方法。
(項目14)
ソースおよびドレイン構造を形成するために上記イオンを注入し、活性化することは、リンイオンを約10keVから100keVまでの間のエネルギーで約2×1015cm−2から8×1015cm−2までの間のドーズ量で注入することによってN+領域を形成することと、ホウ素イオンを約10keVから100keVまでの間のエネルギーで約2×1015cm−2から8×1015cm−2までの間のドーズ量で注入することによってP+領域を形成することとを含み、窒素雰囲気中で約500℃から650℃までの間の温度で約1時間から24時間までの間、イオンを活性化することをさらに含む、項目9に記載の方法。
ソースおよびドレイン構造を形成するために上記イオンを注入し、活性化することは、リンイオンを約10keVから100keVまでの間のエネルギーで約2×1015cm−2から8×1015cm−2までの間のドーズ量で注入することによってN+領域を形成することと、ホウ素イオンを約10keVから100keVまでの間のエネルギーで約2×1015cm−2から8×1015cm−2までの間のドーズ量で注入することによってP+領域を形成することとを含み、窒素雰囲気中で約500℃から650℃までの間の温度で約1時間から24時間までの間、イオンを活性化することをさらに含む、項目9に記載の方法。
(項目15)
上記金属膜の層を堆積することは、約50Åから200Åまでの間の厚さを有するニッケルの層を堆積することを含み,また、上記金属層をアニールすることは、約400℃から550℃までの間で約30秒から30分までの間で不活性ガスの雰囲気中でアニールすることと、H2SO4/H2O2/H2OおよびNH4OH/H2O2/H2Oを含む混合液群から採られた混合液中に浸漬することによって、全ての未反応ニッケルを除去することとを含む、項目9に記載の方法。
上記金属膜の層を堆積することは、約50Åから200Åまでの間の厚さを有するニッケルの層を堆積することを含み,また、上記金属層をアニールすることは、約400℃から550℃までの間で約30秒から30分までの間で不活性ガスの雰囲気中でアニールすることと、H2SO4/H2O2/H2OおよびNH4OH/H2O2/H2Oを含む混合液群から採られた混合液中に浸漬することによって、全ての未反応ニッケルを除去することとを含む、項目9に記載の方法。
(摘要)
本発明の方法は、ガラス基板上に歪シリコン層を形成することを含むガラス基板を準備することと、歪シリコン層のプラズマ酸化によってシリコン酸化物層を形成することと、シリコン酸化物層の上にドープドポリシリコン層を堆積することと、ポリシリコンゲートを形成することと、LDD構造を形成するためにイオン注入をすることと、ゲート構造上にスペーサ誘電体を堆積し形成することと、ソースおよびドレイン構造を形成するためにイオン注入し活性化することと、金属膜の層を堆積することと、ソース、ドレインおよびゲート構造上にサリサイドを形成するために金属膜の層をアニールすることと、未反応の金属膜をすべて除去することと、層間誘電体層を堆積すること、およびコンタクトホールを形成することおよびメタライズすること、を含む。
本発明の方法は、ガラス基板上に歪シリコン層を形成することを含むガラス基板を準備することと、歪シリコン層のプラズマ酸化によってシリコン酸化物層を形成することと、シリコン酸化物層の上にドープドポリシリコン層を堆積することと、ポリシリコンゲートを形成することと、LDD構造を形成するためにイオン注入をすることと、ゲート構造上にスペーサ誘電体を堆積し形成することと、ソースおよびドレイン構造を形成するためにイオン注入し活性化することと、金属膜の層を堆積することと、ソース、ドレインおよびゲート構造上にサリサイドを形成するために金属膜の層をアニールすることと、未反応の金属膜をすべて除去することと、層間誘電体層を堆積すること、およびコンタクトホールを形成することおよびメタライズすること、を含む。
本発明の目的は、ガラス基板上の歪シリコン上にCMOSデバイスを製造することである。歪シリコンは最初に、水素注入誘起緩和によって緩和されたSiGe層の上に形成される。この膜は次に、ウェーハの直接接着および水素誘起剥離によって、ガラス基板に移転される。緩和されたSiGe層の部分もまたガラス基板に移転されるが、SiGeおよびシリコンとの間の高いエッチング選択性の故に、50nmよりも少ない厚さを有する非常に滑らかなシリコン層が、容易に得られる。プラズマ酸化が、低温でのゲート酸化物の生成を提供し、ポリシリコンの消耗問題を避けるために、ドープドポリシリコンの堆積が提供され、トランジスタ直列抵抗を低減するために、ソースおよびドレイン領域上およびゲート領域上にNiSiが形成され、これらは統合されたプロセスとして実施される。本発明の方法は、ガラス基板上のさらに進歩したデバイスを開発することを可能にする。
既存技術におけるように、酸化されたウェーハを使用する代わりに、緩和されたSiGe上の歪シリコンはCorning1737ガラスウェーハに接着される。このプロセスは、前述の米国特許出願シリアル番号第10/755,615号の主題である、SSOIプロセスと類似であるが、より効率的な製造方法を提供する。緩和されたSiGeはCMPの後、約200nmから400nmまでの間の厚さである。エピタキシャルシリコンの厚さは約10nmから50nmまでの間で変化する。水素イオン分離注入は、約2E16から6E16までの間のドーズ量を用いて、約100keVから250keVの間のエネルギーで実施される。接着に先立つ表面処理は、上記に示された特許出願に記載の方法と同様であり、同特許出願は本明細書中で参考として援用される。分離は約300℃から500℃までの間の温度で、約30分から5時間までの間で実施される。ウェーハが分離した後、シリコン基板からの最上部のシリコンの部分、およびSiGeの部分は、ドライエッチングのステップによって除去される。接着強度を高めるために、ドライエッチング後のアニールが約550℃で実施される。分離による粗さを除去するために、最終のCMPが実施される。残存するSiGe層を除去するために、最終の選択的エッチングステップが使用される。
本発明の方法は図1に、全体としては10に示されており、歪シリコン層のガラス上への移転、約550℃から650℃までの間で約1時間から10時間までの間でのウェーハのアニールを含む、ガラス基板ウェーハの準備(12)を含む。ウェーハはヘリウム/酸素混合ガス中で、約300℃から600℃までの間でプラズマ酸化され(14)、厚さ約20Åから500Åまでの間のシリコン酸化物層を形成する。リンまたはホウ素のいづれかのドーピングを有するドープドシリコンの層が、約500Åから4000Åの間の厚さに堆積される(16)。ゲートが形成され(18)、引き続きLDDイオン注入がなされる。スペーサ誘電体の堆積およびスペーサの形成(20)が、次いで実施され、引き続きソース/ドレインのイオン注入および活性化がなされる(22)。ニッケル−サリサイドの形成、ILD、コンタクトホールの形成、およびメタライゼーション(24)が、発明の方法のこの段階を完了させる。
ここで図1および図2を参照し、ガラス上の歪シリコン(SSOG)ウェーハ26が準備され(12)、これはガラス基板28およびその上の約10nmから50nmまでの間の厚さの歪シリコン層30を有する。ガラス中のあらゆる望ましくない成分が歪シリコンの内部に拡散することを防止するために、誘電体層、例えばSiO2、Si3N4、またはその混合物が、歪シリコン層およびガラスの間に堆積され得る。歪シリコン層を生成するために、ガラス基板上に移転される前に実施された水素イオン注入による結晶欠陥を除去し、また接着強度を改善するために、SSOGウェーハは約500℃から650℃までの間で、約1時間から10時間までの間でアニールされる。
メサ分離ステップが実施され、図3、歪シリコン層30の1部が除去される。
図1および図4に移り、約300℃から600℃までの間の基板温度において、He/O2雰囲気中で、プラズマ酸化プロセスによってゲート酸化が実施され、その結果として約30Åから500Åまでの間の厚さを有するシリコン酸化物層32が得られる。
図5に示されるように、ドープドポリシリコンの層34が堆積される(16)。これはリンでドープされた、またはホウ素でドープされたいずれかのポリシリコンであり得るが、リンでドープされたポリシリコンの使用が望ましく、また約500Åから4000Åまでの間の厚さに、約450℃から650℃までの間の温度で、堆積される。
図6に示されるように、ポリシリコンのゲート36が形成され、引き続きLDDイオン注入がなされる(18)。次いでスペーサ38が堆積および形成され、スペーサの材料はSiO2、Si3N4、またはこの混合物であり得る。Si3N4の堆積は、堆積温度を約350℃から450℃までの間に低下させるために、PECVDプロセスによってなされる。
図7はソース40およびドレイン42を形成するための、それぞれN+およびP+イオン注入および活性化22の後の構造を示す。N+イオン注入は、約10keVから100keVまでの間のエネルギおよび約2×1015cm−2から8×1015cm−2までの間のドーズ量でのリンイオン注入を含み、P+イオン注入は約10keVから100keVまでの間のエネルギおよび約2×1015cm−2から8×1015cm−2までの間のドーズ量でのホウ素イオン注入を含む。イオン活性化は窒素またはアルゴン雰囲気中で約500℃から650℃の温度で約1時間から24時間までの間の時間を要する。
ソース、ドレイン、およびゲートをサリサイドするための、ニッケルサリサイドプロセスが図8に示されており、約50Åから200Åまでの間の厚さを有するニッケルの層が堆積される。引き続いてなされる、急速加熱アニール(RTA)システムまたは例えばArまたはN2の不活性雰囲気を用いる通常の炉による、約400℃から550℃までの間で約30秒から30分までの間のアニールが、NiSi層44を提供する。H2SO4/H2O2/H2O混合液またはNH4OH/H2O2/H2O混合液に浸漬することによって、全ての未反応ニッケルが除去される。
図9は層間誘電体(ILD)46の形成、コンタクトホールの形成、およびメタライゼーションを示し、これらは全て現状技術のICプロセスによって実施され、デバイスの製造を終了する。
NMOSデバイスは、SSOGウェーハ上に、コントロールとしてのSOIウェーハと共に製造される。SSOGおよびSOI上のW/L=10μm/10μmのNMOSデバイスのI−V特性が、それぞれ図10および図11に示されており、SSOG上のデバイスは、SOIコントロール上に製造されたデバイスよりも高いドライブ電流(ID(A))を有する。チャネル幅2μmおよびチャネル長0.5μmを有するNMOSデバイスのサブスレショールド特性が図12に示されている。サブスレショールドのスイングは81mV/decであり、これはガラス上のTFTに関してこれまでに報告された最小値である。図13に示すように、SSOGおよびSOI上の有効な電子移動度のピーク値はそれぞれ850cm2/V−secおよび560cm2/V−secである。850cm2/V−secの有効な移動度は、ガラス上のTFTに関してこれまで報告された最高の移動度である。これらの非常に優れた結果は、ガラス上のCMOS TFTの形成に関する発明の方法に、直接的に貢献する。
図14および図15は、それぞれ分離の直後の、および最終の選択的エッチング後の、表面の外観を比較して示し、歪シリコンは約35nmの厚さを有する。シリコンは0.80%の2軸方向歪状態であった。引張り歪はSiGe基板と均等であり、それは21%ゲルマニウムを含有して100%緩和されている。
発明の方法は、ガラス上歪シリコン基板を製造するために使用され得、SiGeの選択的除去が滑らかなガラス上歪シリコンの表面を提供する。発明の方法に従って、ガラス上歪シリコンのウェーハ上にCMOSデバイスが製造され得る。低温でゲート酸化物を生成するために、プラズマ酸化手法が使用され得る。ゲート形成のためにドープドポリシリコンが使用され得るが、NMOSは表面チャネルデバイスでありPMOSは埋め込みチャネルデバイスであるので、好ましくはリンでドープされたポリシリコンが使用される。ソース/ドレイン直列抵抗を減らすためにNiSiが使用され得る。
このように、ガラス上歪シリコンの上にCMOSデバイスを製造する方法が開示された。これに関するさらなる変更および修正は、添付の請求項において明確にされる発明の範囲内においてなされ得ることが、認識される。
28 ガラス
30 歪シリコン
32 シリコン酸化物
34 ドープドポリシリコン
36 ゲート
38 スペーサ
40 ソース
42 ドレイン
44 NiSi
46 層間誘電体
30 歪シリコン
32 シリコン酸化物
34 ドープドポリシリコン
36 ゲート
38 スペーサ
40 ソース
42 ドレイン
44 NiSi
46 層間誘電体
Claims (15)
- ガラス上の歪シリコンの上にCMOSデバイスを製造する方法であって、
ガラス基板上に歪シリコン層を形成することを含む、該ガラス基板を準備することと、
該歪シリコン層のプラズマ酸化によってシリコン酸化物層を形成することと、
該シリコン酸化物層の上にドープドポリシリコン層を堆積することと、
ポリシリコンゲートを形成することと、
LDD構造を形成するためにイオンを注入することと、
ゲート構造の上にスペーサ誘電体を堆積し、形成することと、
ソースおよびドレイン構造を形成するためにイオンを注入し、活性化することと、
金属膜の層を堆積することと、
該ソース、ドレインおよびゲート構造上にサリサイドを形成するために該金属膜の層をアニールすることと、
未反応の金属膜を全て除去することと、
層間誘電体層を堆積することと、
コンタクトホールを形成し、メタライズすることと
を包含する、方法。 - 前記ガラス基板を準備することは、シリコンウェーハ上に歪シリコン層を形成することと、該歪シリコン層を前記ガラス基板に移転することとを含む、請求項1に記載の方法。
- 前記ガラス基板を準備することは、前記ガラス基板および前記歪シリコン層を、約550℃から650℃までの間の温度で約1時間から10時間までの間、アニールすることを含む、請求項1に記載の方法。
- 前記歪シリコン層のプラズマ酸化によってシリコン酸化物層を形成することは、約20Åから500Åまでの間の厚さを有する酸化物層を形成するために、約300℃から600℃までの間の温度でヘリウムおよび酸素の混合ガス中で前記歪シリコン層をプラズマ酸化することを含む、請求項1に記載の方法。
- 前記ドープドポリシリコン層を堆積することは、約450℃から650℃までの間の温度で、約500Åから4000Åまでの間の厚さにポリシリコン層を堆積することを含み、かつドーピング不純物はリンである、請求項1に記載の方法。
- 前記ゲート構造上にスペーサ誘電体を堆積することは、SiO2、Si3N4およびこれらの組み合わせから成る材料群から採られる材料の層を堆積することを含む、請求項1に記載の方法。
- ソースおよびドレイン構造を形成するために前記イオンを注入し、活性化することは、リンイオンを約10keVから100keVまでの間のエネルギーで約2×1015cm−2から8×1015cm−2までの間のドーズ量で注入することによってN+領域を形成することと、ホウ素イオンを約10keVから100keVまでの間のエネルギーで約2×1015cm−2から8×1015cm−2までの間のドーズ量で注入することによってP+領域を形成することとを含み、窒素雰囲気中で約500℃から650℃までの間の温度で約1時間から24時間までの間、イオンを活性化することをさらに含む、請求項1に記載の方法。
- 前記ソース、ドレインおよびゲート構造上に金属の層を堆積することは、約50Åから200Åまでの間の厚さを有するニッケルの層を堆積することを含み,また、前記金属層をアニールすることは、約400℃から550℃までの間で約30秒から30分までの間で不活性ガスの雰囲気中でアニールすることと、H2SO4/H2O2/H2OおよびNH4OH/H2O2/H2Oを含む混合液群から採られた混合液中に浸漬することによって、全ての未反応ニッケルを除去することとを含む、請求項1に記載の方法。
- ガラス上の歪シリコンの上にCMOSデバイスを製造する方法であって、
シリコンウェーハ上に歪シリコンの層を形成することおよび該歪シリコン層をガラス基板上に移転することによって、該ガラス基板上に該歪シリコン層を形成することを含む、該ガラス基板を準備することと、
プラズマ酸化によって該歪シリコン層からシリコン酸化物層を形成することと、
該シリコン酸化物層の上にドープドポリシリコンの層を堆積することと、
ポリシリコンゲートを形成することと、
LDD構造を形成するためにイオンを注入することと、
ゲート構造の上にスペーサ誘電体を堆積し、形成することと、
ソースおよびドレイン構造を形成するためにイオンを注入し、活性化することと、
金属膜の層を堆積することと、
該ソース、ドレインおよびゲート構造上にサリサイドを形成するために該金属膜の層をアニールすることと、
未反応の金属膜を全て除去することと、
層間誘電体層を堆積することと、
コンタクトホールを形成し、メタライズすることと
を包含する、方法。 - 前記ガラス基板を準備することは、前記ガラス基板および前記歪シリコン層を、約550℃から650℃までの間の温度で約1時間から10時間までの間、アニールすることを含む、請求項9に記載の方法。
- 前記歪シリコン層をプラズマ酸化することは、約20Åから500Åまでの間の厚さを有するシリコン酸化物層を形成するために、約300℃から600℃までの間の温度でヘリウムおよび酸素の混合ガス中でのプラズマ酸化を含む、請求項9に記載の方法。
- 前記ドープドポリシリコン層を堆積することは、約450℃から650℃までの間の温度で、約500Åから4000Åまでの間の厚さにポリシリコン層を堆積することを含み、かつドーピング不純物はリンである、請求項9に記載の方法。
- 前記ゲート構造上にスペーサ誘電体を堆積することは、SiO2、Si3N4およびこれらの組み合わせから成る材料群から採られる材料の層を堆積することを含む、請求項9に記載の方法。
- ソースおよびドレイン構造を形成するために前記イオンを注入し、活性化することは、リンイオンを約10keVから100keVまでの間のエネルギーで約2×1015cm−2から8×1015cm−2までの間のドーズ量で注入することによってN+領域を形成することと、ホウ素イオンを約10keVから100keVまでの間のエネルギーで約2×1015cm−2から8×1015cm−2までの間のドーズ量で注入することによってP+領域を形成することとを含み、窒素雰囲気中で約500℃から650℃までの間の温度で約1時間から24時間までの間、イオンを活性化することをさらに含む、請求項9に記載の方法。
- 前記金属膜の層を堆積することは、約50Åから200Åまでの間の厚さを有するニッケルの層を堆積することを含み,また、前記金属層をアニールすることは、約400℃から550℃までの間で約30秒から30分までの間で不活性ガスの雰囲気中でアニールすることと、H2SO4/H2O2/H2OおよびNH4OH/H2O2/H2Oを含む混合液群から採られた混合液中に浸漬することによって、全ての未反応ニッケルを除去することとを含む、請求項9に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/060,878 US7470573B2 (en) | 2005-02-18 | 2005-02-18 | Method of making CMOS devices on strained silicon on glass |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006229197A true JP2006229197A (ja) | 2006-08-31 |
Family
ID=36913304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005361057A Pending JP2006229197A (ja) | 2005-02-18 | 2005-12-14 | ガラス上の歪シリコン上のcmosデバイスの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7470573B2 (ja) |
JP (1) | JP2006229197A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7879663B2 (en) * | 2007-03-08 | 2011-02-01 | Freescale Semiconductor, Inc. | Trench formation in a semiconductor material |
EP2009694A3 (en) * | 2007-06-29 | 2017-06-21 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device and manufacturing method thereof |
US20090035911A1 (en) * | 2007-07-30 | 2009-02-05 | Willy Rachmady | Method for forming a semiconductor device having abrupt ultra shallow epi-tip regions |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09219525A (ja) * | 1996-02-09 | 1997-08-19 | Seiko Epson Corp | 液晶表示装置およびその製造方法 |
JP2002305293A (ja) * | 2001-04-06 | 2002-10-18 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
JP2004200335A (ja) * | 2002-12-18 | 2004-07-15 | Toshiba Corp | 絶縁ゲート型電界効果トランジスタを含む半導体装置及びその製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5713777A (en) * | 1980-06-30 | 1982-01-23 | Shunpei Yamazaki | Semiconductor device and manufacture thereof |
TW374196B (en) * | 1996-02-23 | 1999-11-11 | Semiconductor Energy Lab Co Ltd | Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same |
US6274887B1 (en) * | 1998-11-02 | 2001-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
US6277679B1 (en) * | 1998-11-25 | 2001-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing thin film transistor |
US6524935B1 (en) * | 2000-09-29 | 2003-02-25 | International Business Machines Corporation | Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique |
US7138310B2 (en) * | 2002-06-07 | 2006-11-21 | Amberwave Systems Corporation | Semiconductor devices having strained dual channel layers |
US20030227057A1 (en) * | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
US6777761B2 (en) * | 2002-08-06 | 2004-08-17 | International Business Machines Corporation | Semiconductor chip using both polysilicon and metal gate devices |
US6689646B1 (en) | 2002-11-14 | 2004-02-10 | Sharp Laboratories Of America, Inc. | Plasma method for fabricating oxide thin films |
US7176528B2 (en) * | 2003-02-18 | 2007-02-13 | Corning Incorporated | Glass-based SOI structures |
US6864161B1 (en) * | 2003-02-20 | 2005-03-08 | Taiwan Semiconductor Manufacturing Company | Method of forming a gate structure using a dual step polysilicon deposition procedure |
US7439158B2 (en) * | 2003-07-21 | 2008-10-21 | Micron Technology, Inc. | Strained semiconductor by full wafer bonding |
US7122412B2 (en) * | 2004-04-30 | 2006-10-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a necked FINFET device |
US7265030B2 (en) * | 2004-07-20 | 2007-09-04 | Sharp Laboratories Of America, Inc. | Method of fabricating silicon on glass via layer transfer |
-
2005
- 2005-02-18 US US11/060,878 patent/US7470573B2/en not_active Expired - Fee Related
- 2005-12-14 JP JP2005361057A patent/JP2006229197A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09219525A (ja) * | 1996-02-09 | 1997-08-19 | Seiko Epson Corp | 液晶表示装置およびその製造方法 |
JP2002305293A (ja) * | 2001-04-06 | 2002-10-18 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
JP2004200335A (ja) * | 2002-12-18 | 2004-07-15 | Toshiba Corp | 絶縁ゲート型電界効果トランジスタを含む半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20060189111A1 (en) | 2006-08-24 |
US7470573B2 (en) | 2008-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5179200B2 (ja) | 高性能cmos技術のための低コストの歪みsoi基板 | |
US6717213B2 (en) | Creation of high mobility channels in thin-body SOI devices | |
CN101061587B (zh) | 应变全耗尽绝缘层上覆硅半导体装置及其制造方法 | |
TWI293478B (en) | Manufacturing method for semiconductor substrate and manufacturing method for semiconductor device | |
US7494884B2 (en) | SiGe selective growth without a hard mask | |
US7498229B1 (en) | Transistor and in-situ fabrication process | |
JP3678661B2 (ja) | 半導体装置 | |
US20060199305A1 (en) | Method for fabricating ultra-high tensile-stressed film and strained-silicon transistors thereof | |
US8124486B2 (en) | Method to enhance channel stress in CMOS processes | |
JP2006503442A (ja) | 埋め込み酸化物層の圧縮材料に導入される伸張性のストレインシリコンを備えた半導体デバイス | |
TW200830551A (en) | Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator | |
WO2009084311A1 (ja) | 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法 | |
US20100038686A1 (en) | Soi substrates and devices on soi substrates having a silicon nitride diffusion inhibition layer and methods for fabricating | |
JP2006165480A (ja) | 半導体装置 | |
US7176072B2 (en) | Strained silicon devices transfer to glass for display applications | |
JP2004128254A (ja) | 半導体装置 | |
JP2006229197A (ja) | ガラス上の歪シリコン上のcmosデバイスの製造方法 | |
US7238567B2 (en) | System and method for integrating low schottky barrier metal source/drain | |
JP2003078116A (ja) | 半導体部材の製造方法及び半導体装置の製造方法 | |
JP3203652B2 (ja) | 半導体薄膜の製造方法 | |
US6911380B2 (en) | Method of forming silicon on insulator wafers | |
US7402465B2 (en) | Method of fabricating single-crystal silicon film and method of fabricating TFT adopting the same | |
JP2003051600A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
JP2005056900A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110428 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110428 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110817 |