JP2006221888A - 放電ランプ点灯装置 - Google Patents

Abstract

【課題】
ランプ電流を遮断または低減し回復する高速な変調を実現した放電ランプ点灯装置を提供すること。
【解決手段】
ランプ電圧の経時変化やバラツキの影響を受けることなく、ランプの明るさを一定割合だけ低減できるよう、特定の電流制御を行う電流制御回路を設けてランプ電流を遮断または低減変調する。
【選択図】 図１

Description

本発明は、放電ランプ、特に高圧水銀ランプ、メタルハライドランプ、キセノンランプ等の高輝度放電ランプを点灯するための放電ランプ点灯装置に関する。

例えば、液晶プロジェクタやＤＬＰ(TM)プロジェクタのような画像表示用などの光学装置のための光源装置においては、高輝度放電ランプ（ＨＩＤランプ）が使用される。
この種のランプを点灯する場合、ランプに無負荷開放電圧と呼ばれる電圧を印加した状態で、高電圧を重畳して放電空間内に絶縁破壊を発生させ、グロー放電を経てアーク放電に移行させる。

これまで、ＨＩＤランプの点灯方法としては、一定の電力すなわち一定の明るさで点灯することが一般的であった。しかしながら、ＨＩＤランプの明るさを高速で低減したり、短期間遮断する変調が求められる用途が存在する。

そのような遮断・低減変調の用途例の一つを挙げれば、例えば、前記したＤＬＰプロジェクタの画像表示用の光源装置におけるＨＩＤランプの応用の場合、赤、緑、青の３原色の領域を有する回転フィルタが用いられるが、光源からの光束がフィルタ上の色領域の境界にある期間内では、フィルタ出力光は純粋な色ではないため、色再現性を重要視する用途の場合には、この期間内のフィルタ出力光は、空間変調素子によって画像表示に用いないようにしている。ということは、この期間内はランプへの給電を遮断し、この期間を過ぎればランプへの給電を再開するようにできれば、無駄な電力消費が抑えられるため、省エネルギーの観点からも望ましい上に、プロジェクタ装置における、発熱が抑えられることにより、ランプや給電回路、空間変調素子の所要冷却能力が下げられるため、装置の小型化や軽量化、静音化、低コスト化の観点からも有利である。

しかしながら、このようなランプ電流の遮断の場合は、遮断すべき期間が来れば、高速でランプ電流を遮断し、遮断すべき期間が過ぎれば、高速で遮断直前の状態に復帰しなければならない。もし、ゆっくりとしか遮断・復帰しなかったり、復帰時にランプ電流波形のオーバーシュートや振動が起きれば、プロジェクタとしての画像品質が低下してしまう。逆に、画像品質の低下を回避するためには、真に必要な復帰タイミングよりも、振動などが収まるまでの時間だけ早めに復帰させることが必要で、その分、無駄な電力消費を抑える効果が減殺されてしまうからである。

また、前記の応用の場合、ランプ電流を完全に遮断すると、その期間内ではランプ放電空間のプラズマや電極温度が急速に低下するため、仮に、給電回路がランプ電流の高速な遮断・復帰の能力を有していたとしても、もし遮断時間が長くなれば、ランプ自身が放電を再開できなかったり、再開直後の発光スペクトルが異常になったりするなどの問題が生じる。このような条件下では、ランプ電流の完全な遮断ではなく、大幅な低減を行うことが有利となる。

ただし、ランプ電流の低減の際は、例えば、ランプ電流を通常点灯時の２５％にまで低減する、などのように、定量的に制御された低減を行わなければならない。何となれば、ランプのバラツキや余命に依存する特性変化などによって、低減時のランプ電流が一定でなければ、低減状態からの復帰後の状態も一定でなくなるため、プロジェクタ装置の空間変調の再開タイミングを遅らせなければならず、前記した、復帰時にランプ電流波形の振動などが起きる場合と同様の問題が生じるからである。

ＨＩＤランプのための放電ランプ点灯装置は、ランプに投入される電力に相関する量と予め定めた電力目標値に相関する量とを比較し、これらが一致する方向にフィードバック制御されることにより、結果として目標電力が達成されるように構成される。そして、光源の明るさを変化させる場合は、電力目標値に相関する量を変更することが行われる。

具体的には、例えば、ランプ電圧とランプ電流を検出して、乗算によりランプ電力値を算出し、これと電力目標値とを比較する方法がある。このとき、前記乗算演算は、アナログのランプ電圧信号とランプ電流信号に対してアナログ乗算回路を用いて行う場合もあれば、放電ランプ点灯装置に搭載したＡＤ変換器内蔵型のマイクロプロセッサによりディジタルのランプ電圧信号とランプ電流信号を得て、マイクロプロセッサ内で乗算演算する場合もある。

あるいは、例えば特開平１１−２８３７８１号に記載の技術のように、ランプ電圧とランプ電流を検出し、電力目標値をランプ電圧で除して算出した電流目標値と、ランプ電流を比較する方法もある。この場合は、前記電流目標値を算出するために、ＡＤ変換器内蔵型のマイクロプロセッサによりディジタルのランプ電圧信号を得て、マイクロプロセッサ内で除算演算する。

また、例えば特開平１１−３３９９９３号に記載の技術のように、調光時にランプ電流検出用抵抗の抵抗値を大きくするように構成した上で、ランプ電圧とランプ電流とを検出して掛算器に入力し、該掛算器の出力値を基準値と比較するものもある。

また、例えば特開平１０−３９９６号に記載の技術のように、ランプ電圧を検出する出力電圧検出手段と、ランプ電流を検出するランプ電流検出手段と、両手段の出力に対して分圧作用が働く調光操作時に分圧比が変化する可変分圧手段とを設け、可変分圧手段の出力に応じて点灯主回路を制御するものもある。

このようにランプの明るさを変化させるために、電力目標値に相関する量を変更することが行われる理由は、ＨＩＤランプの電圧には、独特の特徴があるからである。すなわち、ランプ電圧は、ランプが始動して、アーク放電に移行直後には、例えば１０Ｖ程度の低い値を示すが、その後、ランプ温度が上昇するにつれて、ランプ電圧も上昇し、やがて定常点灯状態に入る。定常点灯状態の電圧は、短期間的には概ね安定しているが、長期間的には、電極の消耗などの条件により変化し、例えば、新品のランプでは６０Ｖ程度であったものが、寿命末期には１４０Ｖ程度にまで上昇する。このランプの定格電力が例えば２００Ｗであったとすると、そのランプ電流は、新品のときは約３.３Ａ、寿命末期では約１.４Ａとなる。

光源の明るさは、ランプに投入される電力に比例するため、ランプの明るさを変化させる場合は、あくまでも基準となる電力、例えば定格電力に対して、例えば８０％に電力を低減する、というように、電力を特定して制御できなければならない。しかし前記のように、ＨＩＤランプにおいては、ランプ電圧が変化するものであるため、ランプの明るさを変化させるために、ランプ電力を変調しようとする場合は、例えば、ランプ電流を特定するだけでは、電力を特定することができず、したがって、電力目標値に相関する量を変更する必要がある。

しかしながら、これら従来の技術によっては解決できない問題があった。第１の問題は、光源の明るさの高速変調が難しいことである。前記した、ランプに投入される電力に相関する量と予め定めた電力目標値に相関する量とを比較し、これらが一致する方向にフィードバック制御される構成に対して、電力目標値に相関する量を変更するものの場合、乗算や除算の演算が必要であるため、高速変調動作のためには、高速のＡＤ変換器やマイクロプロセッサ、あるいは高速なアナログ乗算器や除算器が必要で、コスト増となる欠点があった。

さらに、特にマイクロプロセッサを用いて、ＡＤ変換や乗算、除算を行うものについて、一定期間毎に信号をサンプリングして、変調のための信号処理を行う方式の場合は、サンプリング周期ごとの信号処理となるため、変調のタイミングを調光要求発生回路側で制御できないし、処理のタイミングを与えるためのタイミング信号を設ける方式の場合でも、マイクロプロセッサが割込み処理によりタイミング信号に反応するまでの時間は、それまでに内部で行っていた処理に依存するため、変調のタイミングは正確に規定できない。したがって、変調プロファイルにおけるジッタ（時間方向のバラツキ）が生じる欠点があった。

以上のような、電力目標値に相関する量を変更して変調する構成が有する欠点を避けるため、例えば、電力目標値に相関する量は変更せず、降圧チョッパなどのコンバータにおけるＰＷＭ変調回路を直接に操作するなどの方法が考えられる。この方法によれば、時間のかかる電力目標値に相関する量の変更が不要であるため高速であり、また、変調を要求する回路からの信号によって、トランジスタなどを直接に駆動し、ＰＷＭ変調のデューティサイクル比を切換える構成とすれば、前記したジッタの問題も低減できる。しかしながら、この方法では、前記した、ランプ電圧のバラツキや経時変化への適切な対応が困難である上に、前記した遮断・低減変調の用途例において要求されるような、ランプ電流の遮断までも含む深い変調に対しては適用が困難であるという問題がある。

その理由は、放電ランプに給電する給電回路には、通常は、出力電圧を安定化させ、リプルを低減するためのが設置されているが、深い変調の場合は、変調によるランプ電圧の変化が非常に大きくなるため、仮に給電回路の能力を高速で変調できたとしても、ランプ電流を減じる局面では、平滑コンデンサに蓄積されている電荷のうちのランプ電圧の変化分に相当する分は、ランプが電力消費により吸い出す必要があり、逆に、ランプ電流を元の水準に回復する局面では、給電回路は、平滑コンデンサへの電荷蓄積の回復と並行して、ランプ電流を増加する必要があり、何れの局面においても、平滑コンデンサの静電容量に依存した時間がかかるからである。
特開平１１−２８３７８１号 特開平１１−３３９９９３号 特開平１０−３９９６号

本発明が解決しようとする課題は、ランプ電流を遮断または低減し回復する高速な変調を実現した放電ランプ点灯装置を提供することにある。

本発明の請求項１の放電ランプ点灯装置は、一対の主放電のための電極が対向配置された放電ランプ（Ｌｄ）を点灯するための放電ランプ点灯装置であって、前記放電ランプ（Ｌｄ）に給電する給電回路（Ｕｘ）と、前記放電ランプ（Ｌｄ）に流れる電流を低減するための電流制限素子回路（ＳＷｔ）と、出力電流変調指令信号（Ｓｑ）が入力される電流低減変調制御回路（Ｕｍ）とを有し、前記給電回路（Ｕｘ）は、該給電回路（Ｕｘ）の出力電流（ＩＯ）を検出し、出力電流検出信号（Ｓｉ）を生成するための出力電流検出手段（Ｉｘ）を有し、前記電流低減変調制御回路（Ｕｍ）は、前記出力電流変調指令信号（Ｓｑ）が非活性状態では、前記電流制限素子回路（ＳＷｔ）が実質的に電流を制限しないように前記電流制限素子回路（ＳＷｔ）を制御し、前記出力電流変調指令信号（Ｓｑ）が活性状態では、前記出力電流検出信号（Ｓｉ）が、前記出力電流変調指令信号（Ｓｑ）が活性化されたときの前記出力電流検出信号（Ｓｉ）の値に対して比例係数（Ｋ）を乗じた値に概ねなるように前記電流制限素子回路（ＳＷｔ）を制御することを特徴とするものである。

本発明の請求項２の放電ランプ点灯装置は、請求項１の発明において、さらに前記給電回路（Ｕｘ）は、該給電回路（Ｕｘ）の出力電圧（ＶＯ）を検出し、出力電圧検出信号（Ｓｖ）を生成するための出力電圧検出手段（Ｖｘ）と、該給電回路（Ｕｘ）の給電能力を制御する給電制御回路（Ｕａ）とを有し、前記給電制御回路（Ｕａ）は、前記出力電流変調指令信号（Ｓｑ）が非活性状態では、前記出力電流検出信号（Ｓｉ）に対する制御目標値を示す出力電流目標信号（Ｓｔ）と前記出力電流検出信号（Ｓｉ）との差異が小さくなるように制御し、前記出力電流変調指令信号（Ｓｑ）が活性状態では、前記出力電圧検出信号（Ｓｖ）と、前記出力電流変調指令信号（Ｓｑ）が活性化されたときの前記出力電圧検出信号（Ｓｖ）との差異が小さくなるように制御するものである。

本発明の請求項３の放電ランプ点灯装置は、請求項１または２の発明において、前記放電ランプ（Ｌｄ）に印加される電圧を一時的に高めるための一時昇圧手段（Ｕｈ）をさらに有し、前記電流低減変調制御回路（Ｕｍ）は、前記出力電流変調指令信号（Ｓｑ）が非活性状態に戻ったときは、前記一時昇圧手段（Ｕｈ）を動作させることを特徴とするものである。

本発明の請求項４の放電ランプ点灯装置は、請求項１から３の発明において、前記比例係数（Ｋ）が、外部から入力される信号に基づき、設定を変更可能であるように構成されたことを特徴とするものである。

本発明の請求項５の放電ランプ点灯装置は、請求項１から４の発明において、前記電流低減変調制御回路（Ｕｍ）は、出力電流変調指令信号の活性状態の継続時間が予め定めた上限値を超える期間は、前記電流制限素子回路（ＳＷｔ）に電流を流さないように制御するように構成されたことを特徴とするものである。

本発明の請求項６の放電ランプ点灯装置は、請求項１から５の発明において、前記電流低減変調制御回路（Ｕｍ）は、出力電流変調指令信号の活性状態の発生頻度が予め定めた上限値を超える期間は、前記電流制限素子回路（ＳＷｔ）に電流を流さないように制御するように構成されたことを特徴とするものである。

本発明の請求項７の放電ランプ点灯装置は、請求項１から６の発明において、前記給電回路（Ｕｘ）より後段に、前記放電ランプ（Ｌｄ）に印加される電圧の極性を繰り返し反転させるためのスイッチ素子を含むインバータ（Ｕｉ）をさらに有し、前記インバータ（Ｕｉ）のスイッチ素子の少なくとも１個が、前記電流制限素子回路（ＳＷｔ）の一部を兼ねることを特徴とするものである。

本発明になる放電ランプ点灯装置は、ランプ電流を遮断または低減し回復する高速な変調を実現することができる。

先ず、本発明の放電ランプ点灯装置の一つの形態を簡略化して示すブロック図である図１を用いて、本発明を実施するための形態について説明する。放電ランプ（Ｌｄ）には、その放電始動のためのスタータ回路（Ｕｚ）が接続してある。図１の場合は、前記放電ランプ（Ｌｄ）の封体の外部に設けたトリガ電極（Ｅｔ）に高電圧を印加する、いわゆる外部トリガ方式の場合を示すが、トリガ方式は、本発明の本質には無関係である。給電回路（Ｕｘ）は、前記放電ランプ（Ｌｄ）の主放電のための電極（Ｅ１，Ｅ２）を介して前記放電ランプ（Ｌｄ）に給電できるように接続する。前記給電回路（Ｕｘ）は、ＤＣ電源（Ｐｓ）からの電力を、例えば降圧チョッパや昇圧チョッパなどの方式のコンバータ（Ｕｃ）によって、前記放電ランプ（Ｌｄ）の給電に適合するように変換する機能を有する。

前記給電回路（Ｕｘ）の出力電流（ＩＯ）、すなわちランプ電流は出力電流検出手段（Ｉｘ）により検出され、出力電流検出信号（Ｓｉ）が生成されて給電制御回路（Ｕａ）に入力される。なお、前記出力電流検出信号（Ｓｉ）が微弱信号である場合などは、必要に応じて増幅器などを設けるべきであるが、本発明の本質には無関係であるため省略してある。通常は、例えば前記給電回路（Ｕｘ）の出力電圧（ＶＯ）、すなわちランプ電圧は出力電圧検出手段（Ｖｘ）により検出され、出力電圧検出信号（Ｓｖ）が生成されて、同様に前記給電制御回路（Ｕａ）に入力され、そして、前記給電制御回路（Ｕａ）は、前記出力電圧検出信号（Ｓｖ）の大きさに応じて目標とする電力を実現するランプ電流の目標値を決定し、該目標値を実現するよう、ゲート駆動信号（Ｓｇ）を介して、フィードバック制御によって前記コンバータ（Ｕｃ）の能力調整を行う。

前記放電ランプ（Ｌｄ）に直列的に接続された、例えばＦＥＴから構成される電流制限素子回路（ＳＷｔ）が設けられている。電流低減変調制御回路（Ｕｍ）には、出力電流変調指令信号（Ｓｑ）が入力され、前記出力電流変調指令信号（Ｓｑ）が非活性状態では、電流低減変調制御回路（Ｕｍ）は、前記電流制限素子回路（ＳＷｔ）が実質的に電流を制限しないよう飽和導通状態になるように、電流制限制御信号（Ｓｍｔ）を介して前記電流制限素子回路（ＳＷｔ）を制御する。したがってこの状態では、放電ランプ点灯装置は、前記放電ランプ（Ｌｄ）を通常に点灯する。前記出力電流変調指令信号（Ｓｑ）が活性状態では、前記電流低減変調制御回路（Ｕｍ）は、前記出力電流変調指令信号（Ｓｑ）の活性化されたときの前記出力電流検出信号（Ｓｉ）の値を保持した上で、前記出力電流検出信号（Ｓｉ）が、前記保持された値に１より小さい比例係数（Ｋ）を乗じた値に概ねなるように、前記電流制限素子回路（ＳＷｔ）を制御する。この結果、前記給電回路（Ｕｘ）の出力電流（ＩＯ）が直ちに低減（遮断を含む）される。前記出力電流変調指令信号（Ｓｑ）が非活性状態に戻ると、前記電流低減変調制御回路（Ｕｍ）は、前記電流制限素子回路（ＳＷｔ）が実質的に電流を制限しないよう前記電流制限素子回路（ＳＷｔ）を制御する状態に直ちに戻る。

以上述べたように、前記図１の本発明の放電ランプ点灯装置においては、ランプ電流の低減に際して、マイクロプロセッサや複雑な電力制御フィードバックループのような遅い回路の応答を待つことなく、前記出力電流変調指令信号（Ｓｑ）を活性および非活性に制御することにより、前記放電ランプ（Ｌｄ）に直列的に設けられた前記電流制限素子回路（ＳＷｔ）を低減および低減解除するため、高速なランプ電流の低減および低減からの復帰が可能である。また、マイクロプロセッサやコンバータのような内部タイミングの存在する回路の応答を待つことなく動作するため、動作の遅れが最小限に抑えられ、ジッタが生じない。

前記出力電流変調指令信号（Ｓｑ）が活性である期間が短い場合は、以上述べた放電ランプ点灯装置の構成により、良好に機能するが、前記出力電流変調指令信号（Ｓｑ）が活性である期間が比較的長くなる場合は、さらなる工夫を施すことが望ましい。その理由は、前記出力電流変調指令信号（Ｓｑ）が活性である期間においても、前記した、前記給電制御回路（Ｕａ）は、前記出力電圧検出信号（Ｓｖ）の大きさに応じて目標とする電力を実現するランプ電流の目標値を決定し、該目標値を実現するよう、ゲート駆動信号（Ｓｇ）を介して、フィードバック制御によって前記コンバータ（Ｕｃ）の能力調整を行う動作が継続された場合、この動作と、前記電流低減変調制御回路（Ｕｍ）によるランプ電流を低減する動作とが競合して、前記給電回路（Ｕｘ）の出力電圧（ＶＯ）が上昇し、前記出力電流変調指令信号（Ｓｑ）が非活性状態に戻ったときに、出力電流（ＩＯ）のオーバーシュートが生じる可能性があるからである。ただし、前記した、前記給電制御回路（Ｕａ）は、前記出力電圧検出信号（Ｓｖ）の大きさに応じて目標とする電力を実現するランプ電流の目標値を決定し、該目標値を実現するよう、ゲート駆動信号（Ｓｇ）を介して、フィードバック制御によって前記コンバータ（Ｕｃ）の能力調整を行う動作は、系の安定のため、可能な限り動作速度を遅くしているため、前記したように、通常は、前記出力電流変調指令信号（Ｓｑ）が活性である期間が短い場合は問題にならない。

前記出力電流変調指令信号（Ｓｑ）が活性である期間が比較的長くなる場合は、前記した、前記出力電流変調指令信号（Ｓｑ）が活性である期間において、前記給電回路（Ｕｘ）の出力電圧（ＶＯ）が上昇しないよう、前記コンバータ（Ｕｃ）の動作を停止させることが、最も簡単で有効な方法である。何となれば、通常は、前記コンバータ（Ｕｃ）の出力段には、出力電圧を安定化するための平滑コンデンサが設けられており、この静電容量を十分大きく設定しておけば、前記出力電流変調指令信号（Ｓｑ）が活性である期間における低減されたランプ電流を、この平滑コンデンサから供給することができるからである。ただし、この方法の場合は、前記出力電流変調指令信号（Ｓｑ）が非活性状態に戻ったときの前記給電回路（Ｕｘ）の出力電圧（ＶＯ）は、前記出力電流変調指令信号（Ｓｑ）が活性である期間の長さや、その期間における出力電流（ＩＯ）の大きさに依存して、前記出力電流変調指令信号（Ｓｑ）が活性化される直前よりも若干低下しているため、この低下分による出力電流（ＩＯ）の低下を回復させるための時間を要することになる。

前記出力電流変調指令信号（Ｓｑ）が活性である期間の長さや、その期間における出力電流（ＩＯ）の大きさに依存せずに、前記出力電流変調指令信号（Ｓｑ）が非活性状態に戻ったときに、出力電流（ＩＯ）のオーバーシュートが生じたり、低下から回復するために時間を要する可能性がある点を改良するには、前記出力電流変調指令信号（Ｓｑ）が活性である期間においても、前記給電回路（Ｕｘ）の出力電圧（ＶＯ）が変化しないようにすることが効果的である。これを実現する構成として、前記給電制御回路（Ｕａ）は、前記出力電流変調指令信号（Ｓｑ）が非活性状態では、前記した、前記給電制御回路（Ｕａ）は、前記出力電圧検出信号（Ｓｖ）の大きさに応じて目標とする電力を実現するランプ電流の目標値を決定し、該目標値を実現するために、前記出力電流検出信号（Ｓｉ）に対する制御目標値を示す出力電流目標信号（Ｓｔ）と前記出力電流検出信号（Ｓｉ）との差異が小さくなるように、前記ゲート駆動信号（Ｓｇ）を生成し前記コンバータ（Ｕｃ）を制御し、そして、前記出力電流変調指令信号（Ｓｑ）が活性状態では、前記出力電圧検出信号（Ｓｖ）と、前記出力電流変調指令信号（Ｓｑ）が活性化されたときの前記出力電圧検出信号（Ｓｖ）との差異が小さくなるように、前記ゲート駆動信号（Ｓｇ）を生成し前記コンバータ（Ｕｃ）を制御するようにすればよい。

前記した、前記出力電圧検出信号（Ｓｖ）と、前記出力電流変調指令信号（Ｓｑ）が活性化されたときの前記出力電圧検出信号（Ｓｖ）との差異が小さくなるように制御する具体的な回路としては、例えば、広義には、前記出力電流変調指令信号（Ｓｑ）が活性化されたときに、前記出力電圧検出信号（Ｓｖ）をホールドした上で、前記出力電流変調指令信号（Ｓｑ）が非活性状態では、制御目標信号が前記出力電流目標信号（Ｓｔ）、制御対象信号が前記出力電流検出信号（Ｓｉ）であったものを、前記出力電流変調指令信号（Ｓｑ）が活性状態では、制御目標信号が前記した出力電圧検出信号（Ｓｖ）がホールドされた信号、制御対象信号が前記出力電圧検出信号（Ｓｖ）となるように、制御目標信号と制御対象信号を切換える構成とする。

これにより、前記給電制御回路（Ｕａ）の前記コンバータ（Ｕｃ）の能力調整に対するフィードバック制御機能によって、前記出力電流変調指令信号（Ｓｑ）が活性状態では、前記出力電圧検出信号（Ｓｖ）は、前記出力電流変調指令信号（Ｓｑ）が活性化されたときの値が維持されることができるようになる。したがって、このように構成した本発明の放電ランプ点灯装置においては、前記出力電流変調指令信号（Ｓｑ）を活性および非活性に制御することにより、高速なランプ電流の低減および低減からの復帰が可能である上に、前記出力電流変調指令信号（Ｓｑ）が活性である期間の長さや、その期間における出力電流（ＩＯ）の大きさに依存せずに、前記出力電流変調指令信号（Ｓｑ）が非活性状態に戻ったときに、出力電流（ＩＯ）のオーバーシュートが生じたり、低下から回復するために時間を要する点を改良することが可能である。

放電ランプの仕様に依存するが、ランプ電流の遮断時間には限度があり、それを超えて遮断を行った場合には、ランプが消灯したまま、遮断解除しても復帰できない現象が起こる。また、ランプ電流の低減の場合でも、低減率、もしくは低減率に依存した低減状態の継続期間には限度があって、それを超えてランプ電流の低減を行った場合には、放電の立ち消えが起こって消灯してしまい、同様に復帰できない現象が起こる。例えば、電極間距離が２ｍｍ以下、封入水銀量が１立方ミリメートルあたり０.１５ｍｇ以上、封入ハロゲン量が１立方ミリメートルあたり１０のマイナス６乗からマイナス２乗マイクロモルの仕様を有する高圧水銀ランプのランプ電流を遮断する場合、４ｍｓが限度となる。

このような現象が発生する可能性のあるような条件でランプ電流の低減や遮断を行う必要がある場合には、前記図１において破線で示されているように、前記放電ランプ（Ｌｄ）に印加される電圧を一時的に高めるための一時昇圧手段（Ｕｈ）を設けることにより、この現象を回避することができる。前記電流低減変調制御回路（Ｕｍ）は、前記出力電流変調指令信号（Ｓｑ）が非活性状態に戻ったときに、前記したように前記電流制限素子回路（ＳＷｔ）を低減解除するとともに、前記一時昇圧手段（Ｕｈ）を動作させるための一時昇圧手段トリガ信号（Ｓｍｈ）を活性化するように構成するならば、前記放電ランプ（Ｌｄ）には、低減解除により前記給電回路（Ｕｘ）の出力電圧（ＶＯ）に加えて、前記一時昇圧手段（Ｕｈ）の作用により昇圧された電圧が印加される。

このときに印加すべき電圧に関する条件は、ランプの仕様や前記電流制限素子回路（ＳＷｔ）の低減率や時間に依存するが、前記した無負荷開放電圧の程度のピーク電圧を有する、半値幅１００ｎｓ程度のパルス電圧でも有効である。例えば、前記した仕様を有する高圧水銀ランプでは、典型的な定常ランプ電圧が１００Ｖ程度、典型的な無負荷開放電圧が３００Ｖ程度であるから、もし前記一時昇圧手段（Ｕｈ）を設置しない場合は、前記電流制限素子回路（ＳＷｔ）の低減解除時にランプに印加される電圧は１００Ｖ程度になるが、これを、前記一時昇圧手段（Ｕｈ）を設置して３００Ｖ程度の電圧を印加することになり、効果は非常に大きい。

前記電流制限素子回路（ＳＷｔ）は、言わば可変抵抗であるため、これに電流を流している期間は、電力が消費され発熱する。前記出力電流変調指令信号（Ｓｑ）が時間幅の短いパルスであることを前提として、前記電流制限素子回路（ＳＷｔ）の放熱設計が行われているものにおいて、もし何らかの原因により、前記出力電流変調指令信号（Ｓｑ）の活性状態の期間が異常に長くなったり、異常な高頻度で活性状態になったりした場合には、前記電流制限素子回路（ＳＷｔ）は、内部の温度上昇が過大になって破損する可能性がある。このような現象は、例えば、前記出力電流変調指令信号（Ｓｑ）が放電ランプ点灯装置の外部から供給されるものの場合に発生し易いと考えられる。

この問題から前記電流制限素子回路（ＳＷｔ）を保護するための、出力電流変調指令信号補正回路（Ｕｙ）の構成を図２に示す。外部から供給される、正論理の原出力電流変調指令信号（Ｓｑｅ）が活性化すると、バッファ（Ｇｙ０１）を介し、またダイオード（Ｄｙ１）および充電抵抗（Ｒｙ１）を介してコンデンサ（Ｃｙ１）を充電する。前記原出力電流変調指令信号（Ｓｑｅ）の活性状態の期間が長いほど、また頻度が高いほど前記コンデンサ（Ｃｙ１）の電圧は高くなる。逆に、前記原出力電流変調指令信号（Ｓｑｅ）の非活性状態では、ダイオード（Ｄｙ２）および放電抵抗（Ｒｙ２）を介して前記コンデンサ（Ｃｙ１）を放電する。前記原出力電流変調指令信号（Ｓｑｅ）の非活性状態の期間が長いほど、また頻度が高いほど前記コンデンサ（Ｃｙ１）の放電は進み、電圧は零ボルトに漸近する。

この回路は、前記コンデンサ（Ｃｙ１）の電圧が前記電流制限素子回路（ＳＷｔ）の内部温度上昇値に対応づけられたシミュレーションモデルと考えられる。したがって、前記コンデンサ（Ｃｙ１）の静電容量と、前記充電抵抗（Ｒｙ１）および前記放電抵抗（Ｒｙ２）の抵抗値を適当に定めた上で、前記電流制限素子回路（ＳＷｔ）の内部温度上昇値の上限値に対応する電圧を有する基準電圧信号源（Ｖｙ１）の電圧と、前記コンデンサ（Ｃｙ１）の電圧とを比較器（Ｃｍｙ１）を用いて比較し、前記コンデンサ（Ｃｙ１）の電圧が前記基準電圧信号源（Ｖｙ１）の電圧より低い場合のみ、前記比較器（Ｃｍｙ１）がハイレベルの信号を出力するように構成することができる。そして、ゲート回路（Ｇｙ０２）によって、前記比較器（Ｃｍｙ１）と前記原出力電流変調指令信号（Ｓｑｅ）との論理積をとるように構成する。

このような回路構成により、前記電流制限素子回路（ＳＷｔ）の内部温度上昇値が上限値以下であれば前記原出力電流変調指令信号（Ｓｑｅ）は、そのまま出力電流変調指令信号（Ｓｑ）として伝達され、前記電流制限素子回路（ＳＷｔ）の内部温度上昇値が上限値以上であれば、非活性化された出力電流変調指令信号（Ｓｑ）しか生成されないように動作するため、前記出力電流変調指令信号（Ｓｑ）の活性状態の期間が異常に長くなったり、異常な高頻度で活性状態になったりすることがなく、前記電流制限素子回路（ＳＷｔ）の保護が達成される。

前記問題から前記電流制限素子回路（ＳＷｔ）を保護するための、他の出力電流変調指令信号補正回路（Ｕｙ）の構成を図３に示す。外部から供給される、正論理の原出力電流変調指令信号（Ｓｑｅ）は、予め定めた活性状態の継続時間の上限値に相当する、所定時間幅（τｗ）の正論理のパルス信号（Ｓｑｅ’）を発生する、例えばモノステーブルマルチバイブレータによって構成された、タイマ回路（ＴＭｙ１）に入力される。前記タイマ回路（ＴＭｙ１）は、入力信号の立上りでトリガされて動作するものとしている。また、前記パルス信号（Ｓｑｅ’）は、予め定めた非活性状態の継続時間の下限値に相当する、所定時間幅（τｐ）の負論理のパルス信号（Ｓｑｅ”）を発生するタイマ回路（ＴＭｙ２）に入力される。前記タイマ回路（ＴＭｙ２）は、入力信号の立下りでトリガされて動作するものとしている。そして、前記原出力電流変調指令信号（Ｓｑｅ）は、ゲート回路（Ｇｙ１１）によって、前記パルス信号（Ｓｑｅ”）との論理積をとられ、前記出力電流変調指令信号（Ｓｑ）が生成される。

前記図３の回路に関するタイミング図の一例を図４に示す。前記原出力電流変調指令信号（Ｓｑｅ）のパルス（Ｐｅ１，Ｐｅ２，Ｐｅ４）は、前記パルス信号（Ｓｑｅ”）がハイレベルの期間内に完結しているため、そのまま前記出力電流変調指令信号（Ｓｑ）のパルス（Ｐｏ１，Ｐｏ２，Ｐｏ４）として出力される。前記原出力電流変調指令信号（Ｓｑｅ）のパルス（Ｐｅ３，Ｐｅ６）は、予め定めた活性状態の継続時間の上限値を超えていることに起因して、前記パルス信号（Ｓｑｅ”）がハイレベルの期間を超えている部分があるため、超えた部分が削られて、前記出力電流変調指令信号（Ｓｑ）のパルス（Ｐｏ３，Ｐｏ６）として出力される。前記原出力電流変調指令信号（Ｓｑｅ）のパルス（Ｐｅ５）は、予め定めた非活性状態の継続時間の下限値を待たずに発生していることに起因して、前記パルス信号（Ｓｑｅ”）がハイレベルとなる前の期間に存在するため、前記出力電流変調指令信号（Ｓｑ）においては、全体が削除されている。

このように、予め定めた上限値や下限値についての条件から外れる前記原出力電流変調指令信号（Ｓｑｅ）のパルスの部分またはパルス全体が削除され、削除された部分に対応する期間については、前記電流制限素子回路（ＳＷｔ）に電流を流さないように制御されるため、前記電流制限素子回路（ＳＷｔ）の保護が達成される。

なお、前記図３の回路は、前記原出力電流変調指令信号（Ｓｑｅ）の活性状態の継続時間が予め定めた上限値を超える期間を削除した前記出力電流変調指令信号（Ｓｑ）とする機能と、前記原出力電流変調指令信号（Ｓｑｅ）の活性状態の発生頻度が予め定めた上限値を超える期間を削除した前記出力電流変調指令信号（Ｓｑ）とする機能との両方を備えるように構成してあるが、もし前者の機能が不要の場合は、前記タイマ回路（ＴＭｙ１）を削除し、前記原出力電流変調指令信号（Ｓｑｅ）を前記タイマ回路（ＴＭｙ２）に直接入力するようにすればよく、もし前者の機能が不要での場合は、前記タイマ回路（ＴＭｙ２）を削除し、前記タイマ回路（ＴＭｙ１）の出力である前記パルス信号（Ｓｑｅ’）を前記ゲート回路（Ｇｙ１１）に直接入力するようにすればよい。

ところで、ここでは、予め定めた非活性状態の継続時間の下限値に関連する前記タイマ回路（ＴＭｙ２）を用いた制御を行うことによって、活性状態の発生頻度が予め定めた上限値を超える前記原出力電流変調指令信号（Ｓｑｅ）に対する前記電流制限素子回路（ＳＷｔ）の保護を行うものとしているが、活性状態の発生頻度が高いほど、非活性状態の継続時間が短くなるため、前記図３の回路によって、前記した活性状態の発生頻度が予め定めた上限値を超える前記原出力電流変調指令信号（Ｓｑｅ）に対する前記電流制限素子回路（ＳＷｔ）の保護が達成されていることがわかる。このように、結果的に前記原出力電流変調指令信号（Ｓｑｅ）の活性状態の発生頻度が予め定めた上限値を超える期間が存在する場合の保護ができるならば、前記原出力電流変調指令信号（Ｓｑｅ）の頻度に相関する任意の量に基づいた制御が適用できる。

次に、発明を実施するための形態について、より具体的な構成を示した図面を用いて説明する。図５は、ＤＣ駆動方式による、前記図１に対応した、本発明の放電ランプ点灯装置の構成の、簡略化された一例を示すものである。

本発明の放電ランプ点灯装置において、降圧チョッパによるコンバータ（Ｕｃ）を基本とした給電回路（Ｕｘ）は、端子（Ｔ１１，Ｔ１２）からＰＦＣ等のＤＣ電源より電圧の供給を受けて動作し、放電ランプ（Ｌｄ）への給電量調整を行う。前記給電回路（Ｕｘ）においては、ＦＥＴ等のスイッチ素子（Ｑｘ）によってＤＣ電源よりの電流をオン・オフし、チョークコイル（Ｌｘ）を介してコンデンサ（Ｃｘ）に充電が行われ、いま、電流制限素子回路（ＳＷｔ）のスイッチ素子（Ｑｓ）がオン状態である場合を考えれば、この電圧が放電ランプ（Ｌｄ）に印加され、放電ランプ（Ｌｄ）に電流を流すことができるように構成されている。ここで、前記スイッチ素子（Ｑｓ）には、過電圧保護用のコンデンサ（Ｃｔ）が並列に設けられている。

なお、前記スイッチ素子（Ｑｘ）がオン状態の期間は、スイッチ素子（Ｑｘ）を通じた電流により、直接的にコンデンサ（Ｃｘ）への充電と負荷である放電ランプ（Ｌｄ）への電流供給が行われるとともに、チョークコイル（Ｌｘ）に磁束の形でエネルギーを蓄え、前記スイッチ素子（Ｑｘ）がオフ状態の期間は、チョークコイル（Ｌｘ）に磁束の形で蓄えられたエネルギーによって、フライホイールダイオード（Ｄｘ）を介してコンデンサ（Ｃｘ）への充電と放電ランプ（Ｌｄ）への電流供給が行われる。

前記降圧チョッパ型の給電回路（Ｕｘ）においては、前記スイッチ素子（Ｑｘ）の動作周期に対する、前記スイッチ素子（Ｑｘ）がオン状態の期間の比、すなわちデューティサイクル比により、前記放電ランプへの給電量を調整することができる。ここでは、あるデューティサイクル比を有するゲート駆動信号（Ｓｇ）が給電駆動回路（Ｕｇ）によって生成され、ゲート駆動回路（Ｇｘ）を介して、前記スイッチ素子（Ｑｘ）のゲート端子を制御することにより、前記したＤＣ電源よりの電流のオン・オフが制御される。

スタータ回路（Ｕｚ）においては、抵抗（Ｒｚ）を介して、前記給電回路（Ｕｘ）の出力電圧（ＶＯ）によってコンデンサ（Ｃｚ）が充電される。例えば、後述するマイクロプロセッサユニット（Ｍｐｕ）などで生成されるトリガ信号（Ｓｚ）を受けてゲート駆動回路（Ｇｚ）を活性化すると、サイリスタ等よりなるスイッチ素子（Ｑｚ）が導通することにより、前記コンデンサ（Ｃｚ）がトランス（Ｔｚ）の１次側巻線（Ｐｚ）を通じて放電し、２次側巻線（Ｈｚ）に高電圧パルスを発生する。スタータ回路（Ｕｚ）の２次側巻線（Ｈｚ）に発生した高電圧は、放電ランプ（Ｌｄ）のトリガ電極（Ｅｔ）に印加され、前記放電ランプ（Ｌｄ）の電極（Ｅ１，Ｅ２）間の放電を始動することができる。

前記放電ランプ（Ｌｄ）の電極（Ｅ１，Ｅ２）間を流れるランプ電流、すなわち前記給電回路（Ｕｘ）の出力電流（ＩＯ）と、電極（Ｅ１，Ｅ２）間に発生するランプ電圧、すなわち前記給電回路（Ｕｘ）の出力電圧（ＶＯ）とは、出力電流検出手段（Ｉｘ）と、出力電圧検出手段（Ｖｘ）とによって、検出できるように構成される。なお、前記出力電流検出手段（Ｉｘ）については、シャント抵抗を用いて、また前記出力電圧検出手段（Ｖｘ）については、分圧抵抗を用いて簡単に実現することができる。前記出力電流検出手段（Ｉｘ）よりの出力電流検出信号（Ｓｉ）、および前記出力電圧検出手段（Ｖｘ）よりの出力電圧検出信号（Ｓｖ）は、給電制御回路（Ｕａ）に入力される。

図６は、前記給電制御回路（Ｕａ）の簡略化された構成を示すものである。該給電制御回路（Ｕａ）は、主として電力制御回路（Ｕｐ）および能力制御回路（Ｕｄ）から構成される。前記出力電圧検出信号（Ｓｖ）は、前記電力制御回路（Ｕｐ）のなかのＡＤ変換器（Ａｄｃ）に入力されて、適当な桁数を有するディジタルのランプ電圧データ（Ｓｘｖ）に変換され、マイクロプロセッサユニット（Ｍｐｕ）に入力される。ここで、マイクロプロセッサユニット（Ｍｐｕ）は、ＣＰＵやプログラムメモリ、データメモリ、クロックパルス発生回路、タイムカウンタ、ディジタル信号の入出力のためのＩＯ制御器などを含む。

マイクロプロセッサユニット（Ｍｐｕ）は、前記ランプ電圧データ（Ｓｘｖ）を参照した計算や、その時点の系の状態に応じた条件判断に基づき、後述する能力制御回路（Ｕｄ）のための、チョッパ能力制御目標データ（Ｓｘｔ）を、例えば定期的に更新する。前記チョッパ能力制御目標データ（Ｓｘｔ）は、ＤＡ変換器（Ｄａｃ）によって、アナログの出力電流目標信号（Ｓｔ）に変換され、能力制御回路（Ｕｄ）に入力される。

さらに、許容されるランプ電流の上限値を規定するためのランプ電流上限信号（Ｓｋ）が、ランプ電流上限信号発生回路（Ｕｓｋ）により発生され、能力制御回路（Ｕｄ）に入力される。

前記能力制御回路（Ｕｄ）内においては、前記出力電流目標信号（Ｓｔ）は、必要に応じて設ける増幅器またはバッファ（Ａｄ１）とダイオード（Ｄｄ１）を介して、さらに、前記ランプ電流上限信号（Ｓｋ）は、必要に応じて設ける増幅器またはバッファ（Ａｄ２）とダイオード（Ｄｄ２）を介して、ともにプルアップ抵抗（Ｒｄ１）の一端に接続され、チョッパ駆動目標信号（Ｓｄ２）が生成される。なお、前記プルアップ抵抗（Ｒｄ１）の他端は適当な電圧を有する基準電圧源（Ｖｄ１）に接続される。したがって前記チョッパ駆動目標信号（Ｓｄ２）は、前記出力電流目標信号（Ｓｔ）に対応する信号（Ｓｄ３）または前記ランプ電流上限信号（Ｓｋ）に対応する信号（Ｓｄ４）のうちの、何れか大きくない方が選択された信号となる。

すなわち、前記電力制御回路（Ｕｐ）が、例えば、定格電力に対応する定数を前記ランプ電圧データ（Ｓｘｖ）で除算して、定格電力を達成するためのランプ電流の値を算出し、この値に対応するものとして生成するなど、何らかの方法で前記出力電流目標信号（Ｓｔ）を生成したとして、仮にこれが不適当であった場合でも、前記能力制御回路（Ｕｄ）内において、ハードウェア的に、ランプ電流が前記ランプ電流上限信号（Ｓｋ）を超えないように、前記チョッパ駆動目標信号（Ｓｄ２）が制限されることになる。

因みに、前記したＡＤ変換器（Ａｄｃ）やマイクロプロセッサユニット（Ｍｐｕ）を介した制御は、動作速度が遅い（もしくは速いものとすると高コストとなる）ため、例えばランプの放電状態が急変するなどの事態が生じた場合には、その動作遅れによって、前記した出力電流目標信号（Ｓｔ）の不適当が発生し得るため、このような電流制限機能をハードウェア的に構成することは、ランプや給電装置の保護の観点からも有益なことである。

一方、前記出力電流検出信号（Ｓｉ）は、必要に応じて設ける増幅器またはバッファ（Ａｄ３）とダイオード（Ｄｄ３）を介して、一端がグランド（Ｇｎｄｘ）に接続されたプルダウン抵抗（Ｒｄ５）の他端に接続され、制御対象信号（Ｓｄ５）が生成される。

さらに、前記出力電圧検出信号（Ｓｖ）は、比較器（Ｃｍｖ）によって、前記した無負荷開放電圧に対応する電圧を有する基準電圧源（Ｖｄ２）の電圧と比較され、もし、前記出力電圧検出信号（Ｓｖ）が、無負荷開放電圧より高い場合は、トランジスタ（Ｑｄ１）がオフまたは能動状態になり、適当な電圧源（Ｖｄ３）から、抵抗（Ｒｄ４）とダイオード（Ｄｄ４）を介して、前記プルダウン抵抗（Ｒｄ５）に電流を流すことにより、前記制御対象信号（Ｓｄ５）の水準を上げるように動作する。逆に前記出力電圧検出信号（Ｓｖ）が、無負荷開放電圧より低い場合は、前記トランジスタ（Ｑｄ１）がオン状態になるため、前記電圧源（Ｖｄ３）からの電流は短絡され、前記制御対象信号（Ｓｄ５）は、前記出力電流検出信号（Ｓｉ）に対応するものとなる。何となれば、前記のプルダウン抵抗（Ｒｄ５）とダイオード（Ｄｄ３）、ダイオード（Ｄｄ４）よりなる回路は、各ダイオードのアノード側の信号（Ｓｄ６）と信号（Ｓｄ７）の何れか小さくない方に対応する電圧が選択されてプルダウン抵抗（Ｒｄ５）に発生するからである。

このように構成したことにより、たとえ出力電流がほとんど停止して、前記出力電流検出信号（Ｓｉ）がほとんど入らない状態であっても、前記出力電圧検出信号（Ｓｖ）が、前記無負荷開放電圧より高くなろうとすると、前記制御対象信号（Ｓｄ５）が急速に上昇することにより、出力電圧（ＶＯ）は、概略無負荷開放電圧以下に、常にハードウェア的に制限される。

前記チョッパ駆動目標信号（Ｓｄ２）は、抵抗（Ｒｄ２）と抵抗（Ｒｄ３）で分圧されて、演算増幅器（Ａｄｅ）の反転入力端子に入力される。一方、前記制御対象信号（Ｓｄ５）は、抵抗（Ｒｈ１）を介して前記演算増幅器（Ａｄｅ）の非反転入力端子に入力される。そして、前記演算増幅器（Ａｄｅ）の出力信号、すなわち能力信号（Ｓｄ１）は、積分コンデンサ（Ｃｄ１）とスピードアップ抵抗（Ｒｄ６）を介して反転入力端子にフィードバックされているため、前記演算増幅器（Ａｄｅ）は、前記チョッパ駆動目標信号（Ｓｄ２）の抵抗（Ｒｄ２）と抵抗（Ｒｄ３）による分圧電圧に対する、前記制御対象信号（Ｓｄ５）の電圧の差を積分する、誤差積分回路としてはたらく。

時定数を決めるための抵抗（Ｒｄ０）とコンデンサ（Ｃｄ０）が接続された発振器（Ｏｓｃ）は、図７のａに示すような鋸歯状波信号（Ｓｄ０）を発生し、この鋸歯状波信号（Ｓｄ０）と、前記誤差積分回路の出力である前記能力信号（Ｓｄ１）とは、比較器（Ｃｍｇ）で比較される。ただし比較に際しては、前記能力信号（Ｓｄ１）に対してオフセット電圧（Ｖｄ４）を加えた信号（Ｓｄ８）と前記鋸歯状波信号（Ｓｄ０）とが比較される。前記鋸歯状波信号（Ｓｄ０）の電圧が前記信号（Ｓｄ８）の電圧よりも高い期間においてハイレベルとなる前記ゲート駆動信号（Ｓｇ）が生成され、前記能力制御回路（Ｕｄ）から出力される。前記したように、前記信号（Ｓｄ８）は前記能力信号（Ｓｄ１）にオフセットを加えたものであるため、前記能力信号（Ｓｄ１）が仮に零であったとしても、前記ゲート駆動信号（Ｓｇ）のデューティサイクル比は、１００％より小さいある最大値、すなわち最大デューティサイクル比ＤＸｍａｘ以下になるように構成されている。図７のａおよびｂには、前記能力信号（Ｓｄ１）、およびこれに対してオフセットを加えた信号（Ｓｄ８）、前記鋸歯状波信号（Ｓｄ０）と前記ゲート駆動信号（Ｓｇ）の関係が示されている。

給電駆動回路（Ｕｇ）から出力された前記ゲート駆動信号（Ｓｇ）が、前記ゲート駆動回路（Ｇｘ）に入力されることにより、結果として、前記出力電流検出信号（Ｓｉ）および前記出力電圧検出信号（Ｓｖ）が、スイッチ素子（Ｑｘ）の動作にフィードバックされたフィードバック制御系が完成する。なお、前記図６記載の能力制御回路（Ｕｄ）の構成に際しては、前記演算増幅器（Ａｄｅ）や発振器（Ｏｓｃ）、比較器（Ｃｍｇ）などが集積された市販の集積回路として、テキサスインスツルメンツ社製ＴＬ４９４などを利用することができる。

ランプ電流低減のための電流制御素子（Ｑｔ）として、例えばＦＥＴを用いて実現した電流制限素子回路（ＳＷｔ）および電流低減変調制御回路（Ｕｍ）とその周辺の簡略化した構成を図８に示す。抵抗（Ｒｉｘ）によって構成された出力電流検出手段（Ｉｘ）は、前記給電回路（Ｕｘ）の出力電流（ＩＯ）、すなわち前記電流制限素子回路（ＳＷｔ）に流れる電流を検出して、前記出力電流検出信号（Ｓｉ）を生成する。前記出力電流検出信号（Ｓｉ）は、前記したように前記給電制御回路（Ｕａ）に入力されるとともに、必要に応じて設ける増幅器またはバッファ（Ａｔ１）を通じて、信号（Ｓｉｕ）として前記電流低減変調制御回路（Ｕｍ）に入力される。該信号（Ｓｉｕ）は、抵抗（Ｒｔ６）を介して演算増幅器（Ａｔ４）の反転入力端子に入力され、また、前記出力電流検出信号（Ｓｉ）に対する目標値を表す変調電流目標信号（Ｓｉｔ）は、前記演算増幅器（Ａｔ４）の非反転入力端子に入力される。前記演算増幅器（Ａｔ４）から出力される原電流制御強度信号（Ｓｔｇ）は、トランジスタ（Ｑｂ１，Ｑｂ２）から構成されるバッファ回路、および電源（Ｖｂｇ）、ゲート抵抗（Ｒｂ１）から構成されるゲート駆動バッファ（Ｂｆｇ）を介して、電流制限制御信号（Ｓｍｔ）として前記電流制御素子（Ｑｔ）のゲート端子に入力される。

ここで述べた前記電流制御素子（Ｑｔ）に関する回路構成は、一般にソースフォロワ（バイポーラトランジスタの場合はエミッタフォロワ）と呼ばれるものになっており、前記電流制御素子（Ｑｔ）のソース電位、すなわち電流制限素子回路（ＳＷｔ）側の前記抵抗（Ｒｉｘ）の端子電位が、前記電流制御素子（Ｑｔ）のゲート電位と概ね等しくなるように、不飽和導通状態（能動状態とも呼ばれる）になることにより、前記電流制御素子（Ｑｔ）自身が、そのインピーダンスを自動調整する機能を有する。ただし、ＦＥＴの制御特性には、ゲートオフセットなどの非線形性を有するため、前記演算増幅器（Ａｔ４）は、コンデンサ（Ｃｔ２）をフィードバックループに配置して誤差積分回路を構成させることにより、前記したＦＥＴの制御特性の非線形性や、前記ゲート駆動バッファ（Ｂｆｇ）の非線形性を補正するように動作する。なお、前記コンデンサ（Ｃｂ１）の静電容量は、必要とされる電流低減および回復動作の高速性を満足できるように、小さい値とすることが望ましく、省略できる場合もある。前記コンデンサ（Ｃｔ２）を省略しないときは、（前記図６の積分コンデンサ（Ｃｄ１）と同様に）これと直列に、スピードアップ抵抗を挿入すると効果的である。

前記出力電流検出信号（Ｓｉ）に対応する前記信号（Ｓｉｕ）は、トラック・ホールド回路（Ａｔ２）（これはサンプル・ホールド回路と呼ばれることもある）に入力される。該トラック・ホールド回路（Ａｔ２）は、その出力の信号（Ｓｉｈ）として、前記出力電流変調指令信号（Ｓｑ）が非活性状態では、入力である前記信号（Ｓｉｕ）をそのまま出力し、前記出力電流変調指令信号（Ｓｑ）が活性状態になると、そのときの前記信号（Ｓｉｕ）をホールドして出力する。演算増幅器（Ａｔ３）の非反転入力端子には、ホールドされた前記出力電流検出信号（Ｓｉ）に対応する前記信号（Ｓｉｈ）が入力され、反転入力端子には前記演算増幅器（Ａｔ３）の出力信号を抵抗（Ｒｔ２）と抵抗（Ｒｔ３）とで分圧した信号が入力されているため、前記演算増幅器（Ａｔ３）による回路は、前記信号（Ｓｉｈ）に比例した信号を出力する非反転増幅器としてはたらく。前記変調電流目標信号（Ｓｉｔ）は、この前記演算増幅器（Ａｔ３）の出力信号を、抵抗（Ｒｔ４，Ｒｔ５）で分圧されたものとして生成される。

前記出力電流変調指令信号（Ｓｑ）は、抵抗（Ｒｔ１）を介してトランジスタ（Ｑｔ２）に入力されている。ここでは、前記出力電流変調指令信号（Ｓｑ）はハイレベルのときに活性であるとして、前記出力電流変調指令信号（Ｓｑ）が非活性状態では、前記トランジスタ（Ｑｔ２）はオン状態であるため、前記変調電流目標信号（Ｓｉｔ）は、前記トランジスタ（Ｑｔ２）のエミッタに接続された、適当な電圧を有する基準電源（Ｖｔ１）の電圧に固定される。ここで、該基準電源（Ｖｔ１）の電圧は、前記信号（Ｓｉｕ）の、通常あり得る最大値よりも高い電圧、すなわち、通常あり得る出力電流（ＩＯ）の最大値よりも大きい電流の前記変調電流目標信号（Ｓｉｔ）の値に対応する電圧とする。一方、前記出力電流変調指令信号（Ｓｑ）が活性化されると、前記トランジスタ（Ｑｔ２）はオフ状態になるため、前記変調電流目標信号（Ｓｉｔ）は、ホールドされた前記出力電流検出信号（Ｓｉ）に対応する前記信号（Ｓｉｈ）に比例したものとなる。

以上のように構成された前記図５の放電ランプ点灯装置は、前記出力電流変調指令信号（Ｓｑ）が非活性状態では、前記電流制御素子（Ｑｔ）に流れる電流の制御目標値である前記変調電流目標信号（Ｓｉｔ）が十分大きい値であるから、前記電流制御素子（Ｑｔ）は、飽和導通状態になるように制御される。このため、前記電流制限素子回路（ＳＷｔ）が実質的に電流を制限せず、したがって、放電ランプ（Ｌｄ）の通常の点灯が行われ、フィードバック制御により、例えば定格電力が維持される。

前記出力電流変調指令信号（Ｓｑ）が活性状態になると、前記電流制御素子（Ｑｔ）に流れる電流の制御目標値である前記変調電流目標信号（Ｓｉｔ）が前記出力電流変調指令信号（Ｓｑ）が活性化されたときの前記出力電流検出信号（Ｓｉ）に比例した値になるため、前記電流制御素子（Ｑｔ）は、制御目標とする電流が流れるよう、前記電流低減変調制御回路（Ｕｍ）において高速にフィードバック制御され、前記電流制限素子回路（ＳＷｔ）によって前記放電ランプ（Ｌｄ）に流れる電流が高速で低減される。前記出力電流変調指令信号（Ｓｑ）が非活性状態に戻ると、前記変調電流目標信号（Ｓｉｔ）が十分大きい値に戻るため、前記電流制御素子（Ｑｔ）は、高速で飽和導通状態に戻るように制御される。

なお、ここでは、前記出力電流変調指令信号（Ｓｑ）が活性化されたときの前記出力電流検出信号（Ｓｉ）を保持する構成として、トラック・ホールド回路（Ａｔ２）を使用する例を記載したが、前記出力電流変調指令信号（Ｓｑ）の活性期間が十分短い場合は、例えば、前記出力電流検出信号（Ｓｉ）が減少するときの応答速度を低下させたバッファ回路を使用して回路構成を簡素化することも可能である。

図９は、前記図８の構成を基本として改良を加える場合の、電流制限素子回路（ＳＷｔ）および電流低減変調制御回路（Ｕｍ）の構成の簡略化された一例を示すものである。電流制限素子回路（ＳＷｔ）には、抵抗（Ｒｔｓ）と、ＦＥＴ等の補助スイッチ素子（Ｑｔｓ）とを並列接続したものを追加して設け、これらを前記電流制御素子（Ｑｔ）に直列に挿入してある。

前記出力電流変調指令信号（Ｓｑ）が非活性状態では、電流制限素子回路（ＳＷｔ）は、実質的に電流を制限しないようにするために、前記補助スイッチ素子（Ｑｔｓ）が飽和導通状態になり、前記出力電流変調指令信号（Ｓｑ）が活性状態では、電流制限素子回路（ＳＷｔ）は、電流を制限するために、前記補助スイッチ素子（Ｑｔｓ）が非導通状態になるよう、前記補助スイッチ素子（Ｑｔｓ）のゲート端子に補助スイッチ制御ゲート信号（Ｓｍｔｓ）を入力する。前記補助スイッチ制御ゲート信号（Ｓｍｔｓ）は、前記出力電流変調指令信号（Ｓｑ）はハイレベルのときに活性であるとして、前記した、前記補助スイッチ素子（Ｑｔｓ）の導通・非導通状態の制御条件と整合させるために、論理反転ゲート（Ｇｔ１）を設け、ゲート駆動バッファ（Ｂｆｇ）介して供給する。

このように構成することにより、前記出力電流変調指令信号（Ｓｑ）が活性状態では、電流制限のために前記電流制御素子（Ｑｔ）で発生する損失の一部を前記抵抗（Ｒｔｓ）に分担させることができ、また、前記電流制御素子（Ｑｔ）のソース負荷抵抗が大きくなるため、前記抵抗（Ｒｔｓ）が存在しない場合と比較して、同じ電流であっても前記電流制御素子（Ｑｔ）のソース電位の上昇が大きくなるため、ソースフォロワ回路のとしての動作が安定化できる利点がある。

なお、前記抵抗（Ｒｔｓ）の大きさは、電流制限のために、電流制限素子回路（ＳＷｔ）に持たせたいインピーダンスの最小値よりも小さい必要があることは言うまでもないが、この条件のもとで前記抵抗（Ｒｔｓ）大きくするほど、前記電流制御素子（Ｑｔ）の損失を低下できる利点があるが、これをあまりに大きくすると、前記電流制御素子（Ｑｔ）のソース電位の上昇が過大になって、高い電圧の前記電流制限制御信号（Ｓｍｔ）を生成しなければならなくなるため配慮が必要である、

前記図８の構成においては、一つの前記出力電流検出手段（Ｉｘ）で生成された、一つの前記出力電流検出信号（Ｓｉ）を、前記給電制御回路（Ｕａ）と前記電流低減変調制御回路（Ｕｍ）の両方で使用していたが、前記図９のような構成とした場合は、例えば、破線で示すように、前記抵抗（Ｒｔｓ）に発生する電圧降下を利用して、前記電流低減変調制御回路（Ｕｍ）のための出力電流検出信号（Ｓｉ’）を別途発生させるようにすることもできる。

図１０は、前記した、前記出力電流変調指令信号（Ｓｑ）が活性状態では、前記出力電圧検出信号（Ｓｖ）と、前記出力電流変調指令信号（Ｓｑ）が活性化されたときの前記出力電圧検出信号（Ｓｖ）との差異が小さくなるように、前記ゲート駆動信号（Ｓｇ）を生成し前記コンバータ（Ｕｃ）を制御することを実現することができるよう、改良を行った給電制御回路（Ｕａ）のブロック図である。前記図６に比して、この図の給電制御回路（Ｕａ）には、制御対象切換回路（Ｕｖ）が追加され、前記図６の前記能力制御回路（Ｕｄ）に対して、端子（Ｔｄｉ）から入力されていた前記出力電流検出信号（Ｓｉ）の代わりに、前記制御対象切換回路（Ｕｖ）の出力である変調制御対象信号（Ｓｉｖ）を入力するように構成する。

図１１は、前記制御対象切換回路（Ｕｖ）の簡略化された構成を示すものである。演算増幅器（Ａｊ１）の非反転入力端子には前記出力電流検出信号（Ｓｉ）が入力され、反転入力端子には、前記演算増幅器（Ａｊ１）の出力の信号（Ｓｉａ）を抵抗（Ｒｊ１１，Ｒｊ１２）で分圧した信号が入力されているため、前記演算増幅器（Ａｊ１）による回路は非反転増幅器としてはたらく。

演算増幅器（Ａｊ２）の非反転入力端子には前記出力電圧検出信号（Ｓｖ）が入力され、反転入力端子には、前記演算増幅器（Ａｊ２）の出力の信号（Ｓｖａ）を抵抗（Ｒｊ２１，Ｒｊ２２）およびフォトカプラのトランジスタ（Ｑｊ３）で分圧した信号が入力されているため、前記演算増幅器（Ａｊ２）による回路は非反転増幅器としてはたらく。ここで、前記トランジスタ（Ｑｊ３）のインピーダンスを制御するＬＥＤ（Ｄｊ０）に対し、抵抗（Ｒｊ２０）を介して電流を流す信号（Ｓｇｃ）の電圧を上げるほど、前記トランジスタ（Ｑｊ３）のインピーダンスが低下するため、前記演算増幅器（Ａｊ２）による非反転増幅回路は前記信号（Ｓｇｃ）でゲインを設定できるゲイン可変増幅器としてはたらく。

演算増幅器（Ａｊ３）の非反転入力端子には抵抗（Ｒｊ１３，Ｒｊ１４）を介して前記信号（Ｓｉａ）が入力され、反転入力端子には、抵抗（Ｒｊ２３，Ｒｊ２４）を介して前記信号（Ｓｖａ）が入力され、また前記演算増幅器（Ａｊ３）の出力である前記信号（Ｓｇｃ）からコンデンサ（Ｃｊ１）を介してフィードバックされているため、前記演算増幅器（Ａｊ３）による回路は、前記信号（Ｓｉａ）と前記信号（Ｓｖａ）との誤差を積分する誤差積分回路としてはたらく。以上のような前記演算増幅器（Ａｊ１，Ａｊ２，Ａｊ３）による回路構成により、前記信号（Ｓｖａ）が前記信号（Ｓｉａ）と一致するよう、前記信号（Ｓｇｃ）がフィードバック制御され、前記演算増幅器（Ａｊ２）によるゲイン可変増幅器のゲインが自動調整される。

ただし、抵抗（Ｒｊ０１）を介して前記出力電流変調指令信号（Ｓｑ）によりオン・オフが制御されるトランジスタ（Ｑｊ１）がオン状態になることによって、前記抵抗（Ｒｊ１３，Ｒｊ１４）の中点に接続されたダイオード（Ｄｊ３）、および前記抵抗（Ｒｊ２３，Ｒｊ２４）の中点に接続されたダイオード（Ｄｊ５）を介して前記演算増幅器（Ａｊ３）による誤差積分回路への両方の入力信号がグランドに短絡されると、該誤差積分回路の積分動作が停止し、停止直前の前記信号（Ｓｇｃ）がホールドされ、その結果、前記演算増幅器（Ａｊ２）によるゲイン可変増幅器のゲインがホールドされることになる。

したがって前記出力電流変調指令信号（Ｓｑ）はハイレベルのときに活性状態であるとして、前記出力電流変調指令信号（Ｓｑ）が非活性状態では、前記出力電圧検出信号（Ｓｖ）が増幅された前記信号（Ｓｖａ）は、前記出力電圧検出信号（Ｓｖ）が変化しても、常に前記信号（Ｓｉａ）に等しく維持され、前記出力電流変調指令信号（Ｓｑ）が活性状態になると、前記信号（Ｓｖａ）は、前記出力電流変調指令信号（Ｓｑ）が活性状態になったときの状態を保持した上で、その後は、前記出力電圧検出信号（Ｓｖ）が変化すると、それに比例して変化するようになる。

一方、抵抗（Ｒｊ２７）には、抵抗（Ｒｊ１５，Ｒｊ１６）とダイオード（Ｄｊ１）を介して前記信号（Ｓｉａ）から、また抵抗（Ｒｊ２５，Ｒｊ２６）とダイオード（Ｄｊ２）を介して前記信号（Ｓｖａ）から電流を流すようになっているが、前記抵抗（Ｒｊ１５，Ｒｊ１６）の中点に接続されたダイオード（Ｄｊ４）を介して、前記トランジスタ（Ｑｊ１）に接続されており、これは前記したように前記出力電流変調指令信号（Ｓｑ）が非活性状態ではグランドに短絡され、また、抵抗（Ｒｊ２５，Ｒｊ２６）の中点に接続されたトランジスタ（Ｑｊ２）は、論理反転ゲート（Ｇｊ１）と抵抗（Ｒｊ０３）を介して前記出力電流変調指令信号（Ｓｑ）が非活性状態ではグランドに短絡される。したがって前記抵抗（Ｒｊ２７）の電圧である前記変調制御対象信号（Ｓｉｖ）は、前記出力電流変調指令信号（Ｓｑ）が非活性状態では、前記信号（Ｓｉａ）が選択され、前記出力電流変調指令信号（Ｓｑ）が活性状態のときは、前記信号（Ｓｖａ）が選択される。

ただし、ここで言う選択されるとは、選択された上で、前記抵抗（Ｒｊ１５，Ｒｊ１６，Ｒｊ２５，Ｒｊ２６，Ｒｊ２７）の大きさで決まる分圧比が乗ぜられるとの意味である。この分圧比と、前記演算増幅器（Ａｊ１）による非反転増幅器のゲインの積として、前記制御対象切換回路（Ｕｖ）全体のゲインを任意に設定することができるが、以降においては、説明の都合上、前記制御対象切換回路（Ｕｖ）全体のゲインを１に設定するものと仮定する。なお、前記抵抗（Ｒｊ１５）と前記抵抗（Ｒｊ２５）とが等しく、前記抵抗（Ｒｊ１６）と前記抵抗（Ｒｊ２６）とが等しいとする。

以上のような構成により、前記制御対象切換回路（Ｕｖ）の出力である前記変調制御対象信号（Ｓｉｖ）は、前記出力電流変調指令信号（Ｓｑ）が非活性状態では、前記出力電流検出信号（Ｓｉ）に常に等しく、前記出力電流変調指令信号（Ｓｑ）が活性状態のときは、前記出力電流変調指令信号（Ｓｑ）が活性状態になったときの前記出力電流検出信号（Ｓｉ）の値が保持された上で、その値を初期値として前記出力電圧検出信号（Ｓｖ）に相関する信号となる。言い換えれば、前記変調制御対象信号（Ｓｉｖ）は、前記出力電流変調指令信号（Ｓｑ）が非活性状態では前記出力電流検出信号（Ｓｉ）が、前記出力電流変調指令信号（Ｓｑ）が活性状態のときは前記出力電圧検出信号（Ｓｖ）が、それぞれ選択されて信号が出力されるが、前記出力電圧検出信号（Ｓｖ）が選択されるときは、前記変調制御対象信号（Ｓｉｖ）が不連続にならないようなゲインが乗ぜられて出力される。したがってもし、前記出力電流変調指令信号（Ｓｑ）が活性状態の期間中に前記出力電圧検出信号（Ｓｖ）が変化しなければ、前記変調制御対象信号（Ｓｉｖ）は、前記出力電流変調指令信号（Ｓｑ）が活性状態になる直前からの値を保持し続ける。

前記給電制御回路（Ｕａ）の前記能力制御回路（Ｕｄ）は、前記変調制御対象信号（Ｓｉｖ）が前記出力電流検出信号（Ｓｉ）または前記出力電圧検出信号（Ｓｖ）の何れに対応するものであるかを認識しないが、常に前記変調制御対象信号（Ｓｉｖ）が前記出力電流目標信号（Ｓｔ）と一致するような前記ゲート駆動信号（Ｓｇ）を生成するため、前記出力電流変調指令信号（Ｓｑ）が活性化されると、前記出力電圧検出信号（Ｓｖ）が、前記出力電流変調指令信号（Ｓｑ）が活性化前の水準を維持するようにはたらく。

したがって前記図１０に記載のように前記給電制御回路（Ｕａ）を構成することにより、本発明の放電ランプ点灯装置は、前記出力電流変調指令信号（Ｓｑ）が非活性状態では、前記給電制御回路（Ｕａ）は、前記出力電圧検出信号（Ｓｖ）の大きさに応じて目標とする電力を実現するランプ電流の目標値を決定し、該目標値を実現するよう、ゲート駆動信号（Ｓｇ）を介して、フィードバック制御によって前記コンバータ（Ｕｃ）の能力調整を行う機能に加えて、前記出力電流変調指令信号（Ｓｑ）が活性状態では、前記出力電圧検出信号（Ｓｖ）と、前記出力電流変調指令信号（Ｓｑ）が活性化されたときの前記出力電圧検出信号（Ｓｖ）との差異が小さくなるように、前記ゲート駆動信号（Ｓｇ）を生成し前記コンバータ（Ｕｃ）を制御することを実現することができる。その結果、前記した、前記出力電流変調指令信号（Ｓｑ）が非活性状態に戻ったときに、出力電流（ＩＯ）のオーバーシュートが生じたり、低下から回復するために時間を要する可能性がある点が改良される。

なお、前記出力電流変調指令信号（Ｓｑ）が非活性状態に戻ったときに、前記電流制御素子（Ｑｔ）が飽和導通状態に戻り、出力電流（ＩＯ）の低減の解除動作が開始されてから、前記出力電流検出信号（Ｓｉ）としての前記変調制御対象信号（Ｓｉｖ）が、前記出力電流変調指令信号（Ｓｑ）が活性化される前の状態を回復するまでに遅延が生じる場合は、前記変調制御対象信号（Ｓｉｖ）に落ち込みが生じ、同様にオーバーシュートが発生する可能性がある。これを解決するため、前記図１１の前記制御対象切換回路（Ｕｖ）においては、前記出力電流変調指令信号（Ｓｑ）の入力部に破線で示されているように、図１２に記載のような、前記出力電流変調指令信号（Ｓｑ）に対する信号遅延回路（Ｕｑ）を必要に応じて追加するなどが望ましい。

該信号遅延回路（Ｕｑ）は、前記出力電流変調指令信号（Ｓｑ）が活性状態であるハイレベルに移行するときは、バッファ（Ｇｑ１）およびダイオード（Ｄｑ１）を介してコンデンサ（Ｃｑ１）を充電するとともに、シュミットバッファ（Ｇｑ２）を介して直ちに伝達するが、前記出力電流変調指令信号（Ｓｑ）が非活性状態に移行するときは、抵抗（Ｒｑ１）を介して前記コンデンサ（Ｃｑ１）を放電するため、これらのＣＲ時定数に依存した遅延をもって伝達するように動作する。

前記電力制御回路（Ｕｐ）は、前記出力電圧検出信号（Ｓｖ）に基づいて前記出力電流目標信号（Ｓｔ）を決定するし、前記したように、前記図１０の前記給電制御回路（Ｕａ）によれば、前記出力電流変調指令信号（Ｓｑ）が活性状態では、前記出力電圧検出信号（Ｓｖ）と、前記出力電流変調指令信号（Ｓｑ）が活性化されたときの前記出力電圧検出信号（Ｓｖ）との差異が小さくなるように、前記ゲート駆動信号（Ｓｇ）を生成し前記コンバータ（Ｕｃ）を制御するため、基本的には前記給電回路（Ｕｘ）の出力電圧（ＶＯ）、すなわち前記出力電圧検出信号（Ｓｖ）は変化しないが、例えば前記電力制御回路（Ｕｐ）における、前記出力電圧検出信号（Ｓｖ）の測定バラツキなどの何らかの理由により、前記電力制御回路（Ｕｐ）が前記出力電圧検出信号（Ｓｖ）は変化させた場合は、動作が複雑になる。したがって、前記図１０において破線で記載されているように、前記出力電流変調指令信号（Ｓｑ）を前記電力制御回路（Ｕｐ）にも入力し、前記電力制御回路（Ｕｐ）の前記マイクロプロセッサユニット（Ｍｐｕ）が前記出力電流変調指令信号（Ｓｑ）が活性状態にあるときは、前記出力電圧検出信号（Ｓｖ）の更新を行わないように工夫することが望ましい。

なお、前記図１１の前記制御対象切換回路（Ｕｖ）においては、前記出力電流変調指令信号（Ｓｑ）に基づく単なる選択、すなわち前記出力電流検出信号（Ｓｉ）または前記出力電圧検出信号（Ｓｖ）を選択して単に前記変調制御対象信号（Ｓｉｖ）として出力する構成とはしなかった。もちろん、このような構成によっても、同様の機能は実現可能であるが、このようにする場合は、前記出力電流変調指令信号（Ｓｑ）が活性化されると、前記出力電流目標信号（Ｓｔ）を、前記出力電圧検出信号（Ｓｖ）に適合する値に、直ちに変更しなければならない。前記出力電流目標信号（Ｓｔ）を、前記出力電圧検出信号（Ｓｖ）に適合する値は、前記出力電流変調指令信号（Ｓｑ）が活性化されるときの、前記出力電圧検出信号（Ｓｖ）の値をホールドすれば簡単に得られるが、この信号と本来の出力電流目標としての信号との切換えが前記出力電圧検出信号（Ｓｖ）の生成のために発生するため、ここに記載した構成としたものである。

図１３は、一時昇圧手段（Ｕｈ）の構成の、簡略化された一例を示すものである。出力電流変調指令信号（Ｓｑ）がハイレベルのときに活性状態であるとして、前記出力電流変調指令信号（Ｓｑ）が活性状態から非活性状態に戻るときに、所定時間幅のハイレベルのパルスを生成するよう、例えばモノステーブルマルチバイブレータによって構成された、タイマ回路（ＴＭｈ１）により前記一時昇圧手段トリガ信号（Ｓｍｈ）を生成する。一方、コンデンサ（Ｃｈ）は、抵抗（Ｒｈ）を介して、前記給電回路（Ｕｘ）の出力電圧（ＶＯ）によって充電される。前記電流制限素子回路（ＳＷｔ）の遮断解除時に、一時昇圧手段トリガ信号（Ｓｍｈ）を受けてゲート駆動回路（Ｇｈ）を活性化すると、サイリスタ等よりなるスイッチ素子（Ｑｈ）が導通することにより、前記コンデンサ（Ｃｈ）がトランス（Ｔｈ）の１次側巻線（Ｐｈ）を通じて放電し、２次側巻線（Ｓｈ）にパルスを発生する。このパルスは、前記給電回路（Ｕｘ）の出力電圧（ＶＯ）に重畳されて、前記放電ランプ（Ｌｄ）に印加される。

なお、図１４の回路部（Ｕｚｈ）のように、前記図１３の前記一時昇圧手段（Ｕｈ）と、前記図５の前記スタータ回路（Ｕｚ）とを複合し、スイッチ素子（Ｑｈ）およびゲート駆動回路（Ｇｈ）等を共通化することもできる。スタータ動作のための前記トリガ信号（Ｓｚ）と前記一時昇圧手段トリガ信号（Ｓｍｈ）とを論理和ゲート（Ｇｚｈ）を用いて合成したことにより、前記トリガ信号（Ｓｚ）または前記一時昇圧手段トリガ信号（Ｓｍｈ）の何れが活性化されても前記ゲート駆動回路（Ｇｈ）が動作する。

ランプ始動時の、前記給電回路（Ｕｘ）の出力電圧（ＶＯ）は無負荷開放電圧で、前記したように典型的には３００Ｖ程度と比較的高いが、一方前記電流制限素子回路（ＳＷｔ）の低減解除時の、前記給電回路（Ｕｘ）の出力電圧（ＶＯ）は定常点灯ランプ電圧であり、前記したように典型的には１００Ｖ程度と比較的低い。したがって、前記コンデンサ（Ｃｚ）や前記トランス（Ｔｚ）などのスタータの動作のための回路素子の定数は、無負荷開放電圧の出力電圧（ＶＯ）に基づき、また前記コンデンサ（Ｃｈ）や前記トランス（Ｔｈ）などの一時昇圧手段の動作のための回路素子の定数は、定常点灯ランプ電圧の出力電圧（ＶＯ）に基づき設定する必要がある。

ただし、このような構成によると、始動時にも、一時昇圧手段のパルス電圧が前記放電ランプ（Ｌｄ）に印加されるが、これは、始動し易くなるように作用するため問題ではない。また、前記電流制限素子回路（ＳＷｔ）の低減解除時にも、前記トランス（Ｔｚ）に電圧が発生するが、前記した事情により、前記給電回路（Ｕｘ）の出力電圧（ＶＯ）がスタータの動作のために必要な電圧よりも低く、ほとんど働かないため、これも問題にはならない。

もし、前記電流制限素子回路（ＳＷｔ）の低減解除時に前記トランス（Ｔｚ）に電圧を発生させたくない場合は、放電ランプ（Ｌｄ）の始動完了後は、前記トランス（Ｔｚ）の前記１次側巻線（Ｐｈ）をスイッチ素子により短絡しておくか、前記１次側巻線（Ｐｈ）に電流が流れないようスイッチ素子により切断しておけばよい。

当然ながら、前記したように、前記比例係数（Ｋ）の値は、抵抗値などの回路定数に依存し、例えば、前記図８の回路の場合は、前記抵抗（Ｒｔ２）を可変抵抗とし、その抵抗値を調整することにより前記比例係数（Ｋ）の値を任意設定することは可能である。しかし、この方法では、放電ランプ点灯装置の稼動中に動的に設定変更する応用や、放電ランプ点灯装置が組み込まれる光学装置が、使用状況に応じた最適条件を自動的設定するなど応用には不向きである。

この点を改良する場合は、前記比例係数（Ｋ）を外部から入力される信号に基づき、設定を変更可能であるようにするために、前記電流低減変調制御回路（Ｕｍ）は、前記出力電流検出信号（Ｓｉ）またはホールドされた前記出力電流検出信号（Ｓｉ）に対応する前記信号（Ｓｉｈ）を変換するための検出電流信号変換回路（Ａｉ）をさらに有し、前記検出電流信号変換回路（Ａｉ）は、自然数ビットの２値の変換ゲイン信号（Ｍ０，Ｍ１，…）のそれぞれのビットの真と偽に対応してオン状態とオフ状態が制御される複数個のスイッチ（Ｚ０，Ｚ１，…）を含み、前記変換ゲイン信号（Ｍ０，Ｍ１，…）のそれぞれのビットの真と偽の組み合せによってゲインが可変であるように構成すればよい。

図１５は、前記比例係数（Ｋ）の値を、放電ランプ点灯装置の外部から入力される信号に基づき、設定を変更可能とするために、前記図８の前記演算増幅器（Ａｔ３）に関して加える改良例についての簡略化された一例を示すものである。具体的には、前記抵抗（Ｒｔ２）の代わりに、抵抗（Ｒｖ０，Ｒｖ１，Ｒｖ２）を直列接続したものとし、これらの各抵抗に対して、スイッチとしてのフォトカプラトランジスタによるスイッチ（Ｚ０，Ｚ１，Ｚ２）をそれぞれ並列に接続することにより、前記演算増幅器（Ａｔ３）を、前記信号（Ｓｉｈ）を変換するための検出電流信号変換回路（Ａｉ）として、ゲイン可変の非反転増幅回路に構成してある。

フォトカプラトランジスタによる前記スイッチ（Ｚ０，Ｚ１，Ｚ２）それぞれのオンまたはオフは、３ビットの２値の変換ゲイン信号（Ｍ０，Ｍ１，Ｍ２）のそれぞれの真または偽の値によって、電源（Ｖｍ０）にアノードが接続されたフォトカプラのＬＥＤ（Ｄｍ０，Ｄｍ１，Ｄｍ２）に対し、抵抗（Ｒｍ０，Ｒｍ１，Ｒｍ２）を介して電流を流す、または流さないの別を操作することにより設定することができる。したがって、前記変換ゲイン信号（Ｍ０，Ｍ１，Ｍ２）のそれぞれの真または偽の値により、前記抵抗（Ｒｖ０，Ｒｖ１，Ｒｖ２）それぞれを短絡する、またはしないの別を設定することができる。

例えば、前記抵抗（Ｒｖ１）の抵抗値を前記抵抗（Ｒｖ０）の２倍、前記抵抗（Ｒｖ２）の抵抗値をさらにその２倍に設定しておけば、ＤＡ変換器の理論に基づき、前記変換ゲイン信号（Ｍ０，Ｍ１，Ｍ２）を２進数表現したときの大きさに比例した、８種類の合成抵抗値を設定することができる。ただし、前記図１５の構成例においては、合成抵抗値の最小値を設定するための抵抗（Ｒｖｚ）を追加してある。

前記変換ゲイン信号（Ｍ０，Ｍ１，Ｍ２）は、外部の装置、例えば放電ランプ点灯装置が組み込まれる光学装置が設定するようにしてもよく、あるいは、例えば、ＥＩＡ２３２などのインターフェイスを介して、前記マイクロプロセッサユニット（Ｍｐｕ）が外部の装置から情報を受信し、これに基づき、前記マイクロプロセッサユニット（Ｍｐｕ）が前記変換ゲイン信号（Ｍ０，Ｍ１，Ｍ２）を設定するようにしてもよい。

このように放電ランプ点灯装置を構成することにより、前記演算増幅器（Ａｔ３）による増幅回路のゲインが前記変換ゲイン信号（Ｍ０，Ｍ１，Ｍ２）により可変となるため、前記比例係数（Ｋ）が、外部から入力される信号に基づき、設定を変更可能となる。なお、ここでは３ビットの場合の例について記載したが、当然、任意のビット数に構成することができる。

図１６は、前記比例係数（Ｋ）の値を、放電ランプ点灯装置の外部から入力される信号に基づき、設定を変更可能とするために、前記図８の前記演算増幅器（Ａｔ３）に関して加える改良例についての簡略化された他の一例を示すものである。

図１６の検出電流信号変換回路（Ａｉ）場合、前記変換ゲイン信号（Ｍ０，Ｍ１，Ｍ２）のそれぞれのビットの真と偽に対応してオン状態とオフ状態が制御されるスイッチ素子（Ｚ０ａ，Ｚ１ａ，Ｚ２ａ）に対し、スイッチ素子（Ｚ０ｂ，Ｚ１ｂ，Ｚ２ｂ）のベースには論理反転ゲート（Ｉ０，Ｉ１，Ｉ２）が挿入されているため、スイッチ素子（Ｚ０ａ）とスイッチ素子（Ｚ０ｂ）とは一方がオン状態であれば他方はオフ状態に、スイッチ素子（Ｚ１ａ）とスイッチ素子（Ｚ１ｂ）とは一方がオン状態であれば他方はオフ状態に、スイッチ素子（Ｚ２ａ）とスイッチ素子（Ｚ２ｂ）とは一方がオン状態であれば他方はオフ状態に、それぞれなる。

ここでは、ＤＡ変換器の理論に基づき、抵抗（Ｒ０３，Ｒ０５）の抵抗値は全て同じ、かつ抵抗（Ｒ０１，Ｒ０２，Ｒ０４，Ｒ０６）の抵抗値は全て同じで抵抗（Ｒ０３，Ｒ０５）の抵抗値の２倍であるようなラダー抵抗ネットワーク（ＲＡ０）を用いることが、前記変換ゲイン信号（Ｍ０，Ｍ１，Ｍ２）を２進数表現したときの大きさと変換特性の関係において好適である。また、ＤＡ変換用ＩＣを使用して構成することも可能である。

なお、図１６の検出電流信号変換回路（Ａｉ）は、反転増幅器として構成されているため、前記図８にそのまま適用するのであれば、例えば、信号のグランドを出力電流検出手段（Ｉｘ）よりもランプ側に設定するなどすることにより、この回路の入力信号である出力電流検出信号（Ｓｉ’）を、前記出力電流検出信号（Ｓｉ）とは逆極性の信号とする必要がある。あるいは、他の反転増幅器で、入力信号または出力信号を反転する方法でもよい。

ここまでは、主としてＤＣ駆動方式の放電ランプ点灯装置について説明したが、本発明の特徴は、ランプの種類には無関係であるため、ＡＣ駆動方式の放電ランプ点灯装置に対しても適用可能である。図１７は、給電回路（Ｕｘ）の後段にフルブリッジ方式のインバータ（Ｕｉ）を設けた、ＡＣ駆動方式による、本発明の放電ランプ点灯装置の構成の簡略化された一例を示すものである。

ＦＥＴ等のスイッチ素子（Ｑ１，Ｑ２，Ｑ３，Ｑ４）は、それぞれのゲート駆動回路（Ｇ１，Ｇ２，Ｇ３，Ｇ４）により駆動され、該ゲート駆動回路（Ｇ１，Ｇ２，Ｇ３，Ｇ４）は、フルブリッジインバータの対角要素のスイッチ素子（Ｑ１，Ｑ３）（Ｑ２，Ｑ４）が同時に（飽和）導通するよう、インバータ制御回路（Ｕｆ）からのインバータ制御信号（Ｓｆ１，Ｓｆ２）により制御される。縦に接続されるスイッチ素子（Ｑ１，Ｑ４）（Ｑ２，Ｑ３）が同時に導通して貫通電流が流れることがないよう、前記インバータ制御信号（Ｓｆ１，Ｓｆ２）の活性状態の切換わり部分には、両方が非活性状態になるデッドタイム（τｄ）を設ける。このような前記インバータ制御信号（Ｓｆ１，Ｓｆ２）を生成する前記インバータ制御回路（Ｕｆ）としては、例えば図１８に記載のものを使用することができる。

図１８において、インバータの極性反転タイミングを与える極性反転指令回路（ＯＳＣｅ）からの信号（Ｓｅ０１）は、例えばモノステーブルマルチバイブレータによって構成された、タイマ回路（ＴＭｅ１）に入力され、前記したデッドタイム（τｄ）の期間に対応する信号（Ｓｅ０２）を生成する。該信号（Ｓｅ０２）は、入力端子が自身の反転出力に接続された遅延フリップフロップ（ＦＦｅ１）のクロック信号入力端子に入力される。該遅延フリップフロップ（ＦＦｅ１）の出力信号および反転出力信号は、それぞれＮＯＲゲート（Ｇｅ１，Ｇｅ２）のそれぞれの一方の入力端子に入力され、該ＮＯＲゲート（Ｇｅ１，Ｇｅ２）のそれぞれの他方の入力端子には、前記信号（Ｓｅ０２）が入力される。これにより、インバータ制御信号として用いるために、前記した、活性状態の切換わり部分には、両方が非活性状態になるデッドタイム（τｄ）が設けられた、インバータ制御信号（Ｓｆ１，Ｓｆ２）が生成される。前記図１７に記載の通常の前記インバータ（Ｕｉ）、また後述する図１９に記載のインバータ（Ｕｉ’）におけるスイッチ素子のゲート制御のためには、前記インバータ制御信号（Ｓｆ１，Ｓｆ２）を使用することができる。

図１７の構成により、放電ランプ（Ｌｄ’）の主放電のための電極（Ｅ１’，Ｅ２’）に交流的な放電電圧を印加して点灯することができる。放電ランプ（Ｌｄ）に流れる電流を低減するための電流制限素子回路（ＳＷｔ）は、前記給電回路（Ｕｘ）と前記インバータ（Ｕｉ）との間に設ければよい。

また、前記図５に記載の前記スタータ回路（Ｕｚ）と、前記図１３に記載の前記一時昇圧手段（Ｕｈ）とを実装するに際して、前記図１７においては、１次側回路部（Ｕｚｈ１）と２次側回路部（Ｕｚｈ２）とに分割し、前記１次側回路部（Ｕｚｈ１）を前記給電回路（Ｕｘ）と前記電流制限素子回路（ＳＷｔ）との間に、前記２次側回路部（Ｕｚｈ２）を前記インバータ（Ｕｉ）と前記放電ランプ（Ｌｄ’）との間に実装する構成をも記載してある。

このように分割する理由は、特に一時昇圧手段の２次側回路は高い電圧を発生するため、もし、これを前記インバータ（Ｕｉ）より前段に設けた場合は、前記インバータ（Ｕｉ）の前記スイッチ素子（Ｑ１，Ｑ２，Ｑ３，Ｑ４）を破損する恐れがあるからである。また、前記１次側回路部（Ｕｚｈ１）については、ＤＣの給電を受ける必要があるため、前記電流制限素子回路（ＳＷｔ）の状態や前記インバータ（Ｕｉ）の位相の影響を受けない部分に設置することが好都合だからである。なお、スタータ回路については、放電ランプ点灯装置を回路基板とランプハーネスとの接続端子（ＣＮ１）を図に記載の位置に設けることが好都合である。

前記図１７の放電ランプ点灯装置は、前記図１の構成にインバータ（Ｕｉ）を追加して構成するものであったが、インバータ（Ｕｉ）を構成するスイッチ素子を、放電ランプ（Ｌｄ）に流れる電流を低減するための電流制限素子回路（ＳＷｔ）の前記電流制御素子（Ｑｔ）と兼用することができ、これにより、放電ランプ点灯装置の低コスト化が可能となる。

これを行うには、放電ランプ（Ｌｄ）に給電する給電回路（Ｕｘ）と、前記給電回路（Ｕｘ）より後段に、前記放電ランプ（Ｌｄ）に印加される電圧の極性を繰り返し反転させるためのスイッチ素子を含む、繰り返し反転動作を行うインバータ（Ｕｉ）と、出力電流変調指令信号（Ｓｑ）が入力される電流低減変調制御回路（Ｕｍ）とを有し、前記給電回路（Ｕｘ）は、該給電回路（Ｕｘ）の出力電流（ＩＯ）を検出し、出力電流検出信号（Ｓｉ）を生成するための出力電流検出手段（Ｉｘ）を有し、前記出力電流変調指令信号（Ｓｑ）が活性状態では、前記電流低減変調制御回路（Ｕｍ）は、前記インバータ（Ｕｉ）のうちの、前記繰り返し反転動作のために飽和導通状態となるスイッチ素子の少なくとも１個を不飽和導通状態に移行せしめることによって、前記出力電流検出信号（Ｓｉ）が、前記出力電流変調指令信号（Ｓｑ）が活性化されたときの前記出力電流検出信号（Ｓｉ）の値に対して比例係数（Ｋ）を乗じた値に概ねなるように制御するように構成すればよい。

図１９は、給電回路（Ｕｘ）の後段にフルブリッジ方式のインバータ（Ｕｉ’）を設け、該インバータ（Ｕｉ’）のスイッチ素子（Ｑ１，Ｑ２）を放電ランプ（Ｌｄ）に流れる電流を低減するための電流制限素子回路（ＳＷｔ）の電流制御素子としても兼用する、ＡＣ駆動方式による、本発明の放電ランプ点灯装置の構成の、簡略化された一例を示すものである。

前記インバータ（Ｕｉ’）のスイッチ素子（Ｑ３，Ｑ４）については、前記図１７のものと同様に、それぞれのゲート駆動回路（Ｇ３，Ｇ４）が設けられ、インバータ制御回路（Ｕｆ）からのインバータ制御信号（Ｓｆ１，Ｓｆ２）に基づき、前記スイッチ素子（Ｑ３，Ｑ４）の（飽和）導通と非導通を制御する。しかし、スイッチ素子（Ｑ１，Ｑ２）については、インバータ制御信号（Ｓｆ１，Ｓｆ２）に基づき、前記スイッチ素子（Ｑ１，Ｑ２）の（飽和）導通と非導通を制御する機能に加えて、電流低減変調制御回路（Ｕｍ’）からの電流制御強度信号（Ｓｂｆ１，Ｓｂｆ２）に基づいて、前記スイッチ素子（Ｑ１，Ｑ２）が不飽和導通状態になることにより、電流制限を制御するための電流制御ゲート駆動回路（Ｇｎ１，Ｇｎ２）を設ける。

図２０に前記電流低減変調制御回路（Ｕｍ’）および前記電流制御ゲート駆動回路（Ｇｎ１，Ｇｎ２）を含む部分の簡略化された構成の一例を示す。原電流制御強度信号（Ｓｔｇ）は、前記図８に記載されたものと同様の機能ブロック（Ｕｍｃ）において、前記と同様に、出力電流検出信号（Ｓｉ）と出力電流変調指令信号（Ｓｑ）に基づいて生成される。

電流制御ゲート駆動回路（Ｇｎ１）には、通常のインバータ動作を司る前記インバータ制御信号（Ｓｆ１）が入力される。これの極性については、ここでは、これがハイレベルのときに、通常のインバータ動作のために前記スイッチ素子（Ｑ１）を導通状態にし、これがローレベルのときに、通常のインバータ動作のために前記スイッチ素子（Ｑ１）を非導通状態にするものと定義すれば、前記インバータ制御信号（Ｓｆ１）がハイレベルのときは、前記原電流制御強度信号（Ｓｔｇ）に従って前記スイッチ素子（Ｑ１）が制御され、逆に前記インバータ制御信号（Ｓｆ１）がローレベルのときは、前記原電流制御強度信号（Ｓｔｇ）の状態によらず、前記スイッチ素子（Ｑ１）が非導通状態にされるようにすればよいことがわかる。

そのため、ここで述べた前記インバータ制御信号（Ｓｆ１）の極性の整合のための論理反転ゲート（Ｇｔ２１）を設け、前記インバータ制御信号（Ｓｆ１）がローレベルのときには、抵抗（Ｒｔ２１）介してトランジスタ（Ｑｔ２１）をオン状態にすることにより、抵抗（Ｒｔ１１）介して前記機能ブロック（Ｕｍｃ）からの前記原電流制御強度信号（Ｓｔｇ）に接続された電流制御強度信号（Ｓｂｆ１）の電圧は、グランドに短絡されて強制的に零ボルトにさせられ、一方、前記インバータ制御信号（Ｓｆ１）がハイレベルのときには、前記トランジスタ（Ｑｔ２１）をオフ状態にすることにより、前記電流制御強度信号（Ｓｂｆ１）の電圧は、前記原電流制御強度信号（Ｓｔｇ）に対応する電圧となるように構成する。

このように、前記電流制御強度信号（Ｓｂｆ１）は、前記インバータ制御信号（Ｓｆ１）に従って、前記スイッチ素子（Ｑ１）を非導通状態にする電圧と、前記原電流制御強度信号（Ｓｔｇ）に対応する電圧の何れかが選択されたものとなる。前記電流制御強度信号（Ｓｂｆ１）は、前記図８に記載されたものと同様の機能ブロックであるゲート駆動バッファ（Ｂｆｇ）に入力され、前記スイッチ素子（Ｑ１）のゲートを駆動する。

ここまで、図２０における前記スイッチ素子（Ｑ１）に関して述べたものと全く同様に、前記スイッチ素子（Ｑ２）に関しても回路を構成すればよい。なお、前記出力電流検出信号（Ｓｉ）は、前記スイッチ素子（Ｑ１，Ｑ２）の何れが導通状態にあるかに無関係であるため、前記機能ブロック（Ｕｍｃ）は１個のみ設けてある。

このように放電ランプ点灯装置を構成することにより、前記図１９の前記インバータ（Ｕｉ’）は、前記出力電流変調指令信号（Ｓｑ）が非活性状態では、インバータ制御回路（Ｕｆ）からのインバータ制御信号（Ｓｆ１，Ｓｆ２）に基づき、通常のフルブリッジインバータとして放電ランプ（Ｌｄ’）に交流的な放電電圧を印加して点灯し、前記出力電流変調指令信号（Ｓｑ）が活性状態では、前記スイッチ素子（Ｑ１）または前記スイッチ素子（Ｑ２）のうち、その時点で導通状態にあった方のスイッチ素子を、前記電流低減変調制御回路（Ｕｍ’）が高速にフィードバック制御し、前記放電ランプ（Ｌｄ’）に流れる電流が、前記出力電流変調指令信号（Ｓｑ）が活性化されたときの前記出力電流検出信号（Ｓｉ）の値に比例する所定値まで高速で低減される。

本明細書に記載の回路構成は、本発明の放電ランプ点灯装置の動作や機能、作用を説明するために、必要最少限のものを記載したものである。したがって、説明した回路構成や動作の詳細事項、例えば、信号の極性であるとか、具体的な回路素子の選択や追加、省略、或いは素子の入手の便や経済的理由に基づく変更などの創意工夫は、実際の装置の設計時に遂行されることを前提としている。

とりわけ過電圧や過電流、過熱などの破損要因からＦＥＴ等のスイッチ素子などの回路素子を保護するための機構、または、給電装置の回路素子の動作に伴って発生する放射ノイズや伝導ノイズの発生を低減したり、発生したノイズを外部に出さないための機構、例えば、スナバ回路やバリスタ、クランプダイオード、（パルスバイパルス方式を含む）電流制限回路、コモンモードまたはノーマルモードのノイズフィルタチョークコイル、ノイズフィルタコンデンサなどは、必要に応じて、実施例に記載の回路構成の各部に追加されることを前提としている。本発明になる放電ランプ点灯装置の構成は、本明細書に記載の回路方式のものに限定されるものではなく、また、記載の波形やタイミング図に限定されるものではない。

さらに、例えば、ランプ電圧に対応するランプ電圧検出信号をＡＤ変換し、これに基づいて出力電流目標信号を設定するものについて説明したが、ランプ電流に対応するランプ電流検出信号についてもこれをＡＤ変換し、得られた電流値が目標電流値に一致するように出力電流目標信号を補正して設定することにより、各回路素子パラメータのバラツキの影響を補正するような高精度化や高機能化、あるいは逆に、例えば、マイクロプロセッサユニットを廃して、より単純な制御回路に代えるような簡素化などの光源装置の構成の多様化のもとでも、本発明の効果は良好に発揮される。

本発明の放電ランプ点灯装置を簡略化して示すブロック図を表す。 本発明の放電ランプ点灯装置の実施例の一部の簡略化された構成を表す。 本発明の放電ランプ点灯装置の実施例の一部の簡略化された構成を表す。 本発明の放電ランプ点灯装置の実施例の一部のタイミング図を表す。 本発明の放電ランプ点灯装置の実施例の簡略化された構成を表す。 本発明の放電ランプ点灯装置の実施例の一部の簡略化された構成を表す。 本発明の放電ランプ点灯装置の実施例の一部の簡略化されたタイミング図を表す。 本発明の放電ランプ点灯装置の実施例の一部の簡略化された構成を表す。 本発明の放電ランプ点灯装置の実施例の一部の簡略化された構成を表す。 本発明の放電ランプ点灯装置の実施例の一部を簡略化して示すブロック図を表す。 本発明の放電ランプ点灯装置の実施例の一部の簡略化された構成を表す。 本発明の放電ランプ点灯装置の実施例の一部の簡略化された構成を表す。 本発明の放電ランプ点灯装置の実施例の簡略化された構成を表す。 本発明の放電ランプ点灯装置の実施例の簡略化された構成を表す。 本発明の放電ランプ点灯装置の実施例の一部の簡略化された構成を表す。 本発明の放電ランプ点灯装置の実施例の一部の簡略化された構成を表す。 本発明の放電ランプ点灯装置の実施例の簡略化された構成を表す。 本発明の放電ランプ点灯装置の実施例の一部の簡略化された構成を表す。 本発明の放電ランプ点灯装置の実施例の簡略化された構成を表す。 本発明の放電ランプ点灯装置の実施例の一部の簡略化された構成を表す。

符号の説明

Ａｄ１ バッファ
Ａｄ２ バッファ
Ａｄ３ バッファ
Ａｄｃ ＡＤ変換器
Ａｄｅ 演算増幅器
Ａｉ 検出電流信号変換回路
Ａｊ１ 演算増幅器
Ａｊ２ 演算増幅器
Ａｊ３ 演算増幅器
Ａｔ１ バッファ
Ａｔ２ ホールド回路
Ａｔ３ 演算増幅器
Ａｔ４ 演算増幅器
Ｂｆｇ ゲート駆動バッファ
ＣＮ１ 接続端子
Ｃｂ１ コンデンサ
Ｃｄ０ コンデンサ
Ｃｄ１ 積分コンデンサ
Ｃｈ コンデンサ
Ｃｊ１ コンデンサ
Ｃｍｇ 比較器
Ｃｍｖ 比較器
Ｃｍｙ１ 比較器
Ｃｑ１ コンデンサ
Ｃｔ コンデンサ
Ｃｔ２ コンデンサ
Ｃｘ コンデンサ
Ｃｙ１ コンデンサ
Ｃｚ コンデンサ
Ｄａｃ ＤＡ変換器
Ｄｄ１ ダイオード
Ｄｄ２ ダイオード
Ｄｄ３ ダイオード
Ｄｄ４ ダイオード
Ｄｊ０ ＬＥＤ
Ｄｊ１ ダイオード
Ｄｊ２ ダイオード
Ｄｊ３ ダイオード
Ｄｊ４ ダイオード
Ｄｊ５ ダイオード
Ｄｍ０ ＬＥＤ
Ｄｍ１ ＬＥＤ
Ｄｍ２ ＬＥＤ
Ｄｑ１ ダイオード
Ｄｘ フライホイールダイオード
Ｄｙ１ ダイオード
Ｄｙ２ ダイオード
Ｅ１ 電極
Ｅ１’ 電極
Ｅ２ 電極
Ｅ２’ 電極
Ｅｔ トリガ電極
ＦＦｅ１ 遅延フリップフロップ
Ｇ１ ゲート駆動回路
Ｇ２ ゲート駆動回路
Ｇ３ ゲート駆動回路
Ｇ４ ゲート駆動回路
Ｇｅ１ ＮＯＲゲート
Ｇｅ２ ＮＯＲゲート
Ｇｈ ゲート駆動回路
Ｇｊ１ 論理反転ゲート
Ｇｎ１ 電流制御ゲート駆動回路
Ｇｎ２ 電流制御ゲート駆動回路
Ｇｎｄｘ グランド
Ｇｑ１ バッファ
Ｇｑ２ シュミットバッファ
Ｇｔ１ 論理反転ゲート
Ｇｔ２１ 論理反転ゲート
Ｇｘ ゲート駆動回路
Ｇｙ０１ バッファ
Ｇｙ０２ ゲート回路
Ｇｙ１１ ゲート回路
Ｇｚ ゲート駆動回路
Ｇｚｈ 論理和ゲート
Ｈｚ ２次側巻線
Ｉ０ 論理反転ゲート
Ｉ１ 論理反転ゲート
Ｉ２ 論理反転ゲート
ＩＯ 出力電流
Ｉｘ 出力電流検出手段
Ｋ 比例係数
Ｌｄ 放電ランプ
Ｌｄ’ 放電ランプ
Ｌｘ チョークコイル
Ｍ０ 変換ゲイン信号
Ｍ１ 変換ゲイン信号
Ｍ２ 変換ゲイン信号
Ｍｐｕ マイクロプロセッサユニット
ＯＳＣｅ 極性反転指令回路
Ｏｓｃ 発振器
Ｐｅ１ パルス
Ｐｅ２ パルス
Ｐｅ３ パルス
Ｐｅ４ パルス
Ｐｅ５ パルス
Ｐｅ６ パルス
Ｐｈ １次側巻線
Ｐｏ１ パルス
Ｐｏ２ パルス
Ｐｏ３ パルス
Ｐｏ４ パルス
Ｐｏ６ パルス
Ｐｓ ＤＣ電源
Ｐｚ １次側巻線
Ｑ１ スイッチ素子
Ｑ２ スイッチ素子
Ｑ３ スイッチ素子
Ｑ４ スイッチ素子
Ｑｂ１ トランジスタ
Ｑｂ２ トランジスタ
Ｑｄ１ トランジスタ
Ｑｈ スイッチ素子
Ｑｊ１ トランジスタ
Ｑｊ２ トランジスタ
Ｑｊ３ トランジスタ
Ｑｓ スイッチ素子
Ｑｔ 電流制御素子
Ｑｔ２ トランジスタ
Ｑｔ２１ トランジスタ
Ｑｔｓ 補助スイッチ素子
Ｑｘ スイッチ素子
Ｑｚ スイッチ素子
Ｒ０１ 抵抗
Ｒ０２ 抵抗
Ｒ０３ 抵抗
Ｒ０４ 抵抗
Ｒ０５ 抵抗
Ｒ０６ 抵抗
Ｒ１０ 抵抗
Ｒ１１ 抵抗
Ｒ１２ 抵抗
Ｒ１３ 抵抗
Ｒ１４ 抵抗
Ｒ１５ 抵抗
ＲＡ０ ラダー抵抗ネットワーク
Ｒｂ１ ゲート抵抗
Ｒｄ０ 抵抗
Ｒｄ１ プルアップ抵抗
Ｒｄ２ 抵抗
Ｒｄ３ 抵抗
Ｒｄ４ 抵抗
Ｒｄ５ プルダウン抵抗
Ｒｄ６ スピードアップ抵抗
Ｒｈ 抵抗
Ｒｈ１ 抵抗
Ｒｉｘ 抵抗
Ｒｊ０１ 抵抗
Ｒｊ０３ 抵抗
Ｒｊ１１ 抵抗
Ｒｊ１２ 抵抗
Ｒｊ１３ 抵抗
Ｒｊ１４ 抵抗
Ｒｊ１５ 抵抗
Ｒｊ１６ 抵抗
Ｒｊ２０ 抵抗
Ｒｊ２１ 抵抗
Ｒｊ２２ 抵抗
Ｒｊ２３ 抵抗
Ｒｊ２４ 抵抗
Ｒｊ２５ 抵抗
Ｒｊ２６ 抵抗
Ｒｊ２７ 抵抗
Ｒｍ０ 抵抗
Ｒｍ１ 抵抗
Ｒｍ２ 抵抗
Ｒｑ１ 抵抗
Ｒｔ１ 抵抗
Ｒｔ１１ 抵抗
Ｒｔ２ 抵抗
Ｒｔ２’ 抵抗
Ｒｔ２１ 抵抗
Ｒｔ３ 抵抗
Ｒｔ４ 抵抗
Ｒｔ５ 抵抗
Ｒｔ６ 抵抗
Ｒｔｓ 抵抗
Ｒｖ０ 抵抗
Ｒｖ１ 抵抗
Ｒｖ２ 抵抗
Ｒｖｚ 抵抗
Ｒｙ１ 充電抵抗
Ｒｙ２ 放電抵抗
Ｒｚ 抵抗
ＳＷｔ 電流制限素子回路
Ｓｂｆ１ 電流制御強度信号
Ｓｂｆ２ 電流制御強度信号
Ｓｄ０ 鋸歯状波信号
Ｓｄ１ 能力信号
Ｓｄ２ チョッパ駆動目標信号
Ｓｄ３ 信号
Ｓｄ４ 信号
Ｓｄ５ 制御対象信号
Ｓｄ６ 信号
Ｓｄ７ 信号
Ｓｄ８ 信号
Ｓｅ０１ 信号
Ｓｅ０２ 信号
Ｓｆ１ インバータ制御信号
Ｓｆ２ インバータ制御信号
Ｓｇ ゲート駆動信号
Ｓｇｃ 信号
Ｓｈ ２次側巻線
Ｓｉ 出力電流検出信号
Ｓｉ’ 出力電流検出信号
Ｓｉａ 信号
Ｓｉｈ 信号
Ｓｉｈ’ 信号
Ｓｉｔ 変調電流目標信号
Ｓｉｕ 信号
Ｓｉｖ 変調制御対象信号
Ｓｊ 信号
Ｓｋ ランプ電流上限信号
Ｓｍｈ 一時昇圧手段トリガ信号
Ｓｍｔ 電流制限制御信号
Ｓｍｔｓ 補助スイッチ制御ゲート信号
Ｓｑ 出力電流変調指令信号
Ｓｑ’ 信号
Ｓｑｅ 原出力電流変調指令信号
Ｓｑｅ’ パルス信号
Ｓｑｅ” パルス信号
Ｓｔ 出力電流目標信号
Ｓｔｇ 原電流制御強度信号
Ｓｖ 出力電圧検出信号
Ｓｖａ 信号
Ｓｘｔ チョッパ能力制御目標データ
Ｓｘｖ ランプ電圧データ
Ｓｚ トリガ信号
Ｔ１１ 端子
Ｔ１２ 端子
Ｔ２１ 端子
Ｔ２２ 端子
ＴＭｅ１ タイマ回路
ＴＭｈ１ タイマ回路
ＴＭｙ１ タイマ回路
ＴＭｙ２ タイマ回路
Ｔｄｉ 端子
Ｔｈ トランス
Ｔｚ トランス
Ｕａ 給電制御回路
Ｕｃ コンバータ
Ｕｄ 能力制御回路
Ｕｆ インバータ制御回路
Ｕｇ 給電駆動回路
Ｕｈ 一時昇圧手段
Ｕｉ インバータ
Ｕｉ’ インバータ
Ｕｍ 電流低減変調制御回路
Ｕｍ’ 電流低減変調制御回路
Ｕｍｃ 機能ブロック
Ｕｐ 電力制御回路
Ｕｑ 信号遅延回路
Ｕｓｋ ランプ電流上限信号発生回路
Ｕｖ 制御対象切換回路
Ｕｘ 給電回路
Ｕｙ 出力電流変調指令信号補正回路
Ｕｚ スタータ回路
Ｕｚｈ 回路部
Ｕｚｈ１ １次側回路部
Ｕｚｈ２ ２次側回路部
ＶＯ 出力電圧
Ｖｂｇ 電源
Ｖｄ１ 基準電圧源
Ｖｄ２ 基準電圧源
Ｖｄ３ 電圧源
Ｖｄ４ オフセット電圧
Ｖｍ０ 電源
Ｖｔ１ 基準電源
Ｖｘ 出力電圧検出手段
Ｖｙ１ 基準電圧信号源
Ｚ０ スイッチ
Ｚ０ａ スイッチ素子
Ｚ０ｂ スイッチ素子
Ｚ１ スイッチ
Ｚ１ａ スイッチ素子
Ｚ１ｂ スイッチ素子
Ｚ２ スイッチ
Ｚ２ａ スイッチ素子
Ｚ２ｂ スイッチ素子
τｄ デッドタイム
τｐ 所定時間幅
τｗ 所定時間幅

Claims (7)

1. 一対の主放電のための電極が対向配置された放電ランプ（Ｌｄ）を点灯するための放電ランプ点灯装置であって、
   前記放電ランプ（Ｌｄ）に給電する給電回路（Ｕｘ）と、前記放電ランプ（Ｌｄ）に流れる電流を低減するための電流制限素子回路（ＳＷｔ）と、出力電流変調指令信号（Ｓｑ）が入力される電流低減変調制御回路（Ｕｍ）とを有し、前記給電回路（Ｕｘ）は、該給電回路（Ｕｘ）の出力電流（ＩＯ）を検出し、出力電流検出信号（Ｓｉ）を生成するための出力電流検出手段（Ｉｘ）を有し、
   前記電流低減変調制御回路（Ｕｍ）は、前記出力電流変調指令信号（Ｓｑ）が非活性状態では、前記電流制限素子回路（ＳＷｔ）が実質的に電流を制限しないように前記電流制限素子回路（ＳＷｔ）を制御し、前記出力電流変調指令信号（Ｓｑ）が活性状態では、前記出力電流検出信号（Ｓｉ）が、前記出力電流変調指令信号（Ｓｑ）が活性化されたときの前記出力電流検出信号（Ｓｉ）の値に対して比例係数（Ｋ）を乗じた値に概ねなるように前記電流制限素子回路（ＳＷｔ）を制御することを特徴とする放電ランプ点灯装置。
2. さらに前記給電回路（Ｕｘ）は、該給電回路（Ｕｘ）の出力電圧（ＶＯ）を検出し、出力電圧検出信号（Ｓｖ）を生成するための出力電圧検出手段（Ｖｘ）と、該給電回路（Ｕｘ）の給電能力を制御する給電制御回路（Ｕａ）とを有し、前記給電制御回路（Ｕａ）は、前記出力電流変調指令信号（Ｓｑ）が非活性状態では、前記出力電流検出信号（Ｓｉ）に対する制御目標値を示す出力電流目標信号（Ｓｔ）と前記出力電流検出信号（Ｓｉ）との差異が小さくなるように制御し、前記出力電流変調指令信号（Ｓｑ）が活性状態では、前記出力電圧検出信号（Ｓｖ）と、前記出力電流変調指令信号（Ｓｑ）が活性化されたときの前記出力電圧検出信号（Ｓｖ）との差異が小さくなるように制御する請求項１に記載の放電ランプ点灯装置。
3. 前記放電ランプ（Ｌｄ）に印加される電圧を一時的に高めるための一時昇圧手段（Ｕｈ）をさらに有し、前記電流低減変調制御回路（Ｕｍ）は、前記出力電流変調指令信号（Ｓｑ）が非活性状態に戻ったときは、前記一時昇圧手段（Ｕｈ）を動作させることを特徴とする請求項１または２に記載の放電ランプ点灯装置。
4. 前記比例係数（Ｋ）が、外部から入力される信号に基づき、設定を変更可能であるように構成されたことを特徴とする請求項１から３に記載の放電ランプ点灯装置。
5. 前記電流低減変調制御回路（Ｕｍ）は、出力電流変調指令信号の活性状態の継続時間が予め定めた上限値を超える期間は、前記電流制限素子回路（ＳＷｔ）に電流を流さないように制御するように構成されたことを特徴とする請求項１から４に記載の放電ランプ点灯装置。
6. 前記電流低減変調制御回路（Ｕｍ）は、出力電流変調指令信号の活性状態の発生頻度が予め定めた上限値を超える期間は、前記電流制限素子回路（ＳＷｔ）に電流を流さないように制御するように構成されたことを特徴とする請求項１から５に記載の放電ランプ点灯装置。
7. 前記給電回路（Ｕｘ）より後段に、前記放電ランプ（Ｌｄ）に印加される電圧の極性を繰り返し反転させるためのスイッチ素子を含むインバータ（Ｕｉ）をさらに有し、前記インバータ（Ｕｉ）のスイッチ素子の少なくとも１個が、前記電流制限素子回路（ＳＷｔ）の一部を兼ねることを特徴とする請求項１から６に記載の放電ランプ点灯装置。
   

Images