JP2001244444A - 薄膜転移及び薄膜分離方法 - Google Patents

薄膜転移及び薄膜分離方法

Info

Publication number
JP2001244444A
JP2001244444A JP2000344701A JP2000344701A JP2001244444A JP 2001244444 A JP2001244444 A JP 2001244444A JP 2000344701 A JP2000344701 A JP 2000344701A JP 2000344701 A JP2000344701 A JP 2000344701A JP 2001244444 A JP2001244444 A JP 2001244444A
Authority
JP
Japan
Prior art keywords
thin film
substrate
ions
ion
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000344701A
Other languages
English (en)
Inventor
Teien-Shi Rii
ティエン−シ リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RII TEIEN SHI
Original Assignee
RII TEIEN SHI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RII TEIEN SHI filed Critical RII TEIEN SHI
Publication of JP2001244444A publication Critical patent/JP2001244444A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 ウェハーのサイズに等しい転移エリア、サブ
マイクロメートル次元の厚さ及びＶＬＳＩ基準に準じる
平坦度を有し、欠陥密度が低い同種または異種基板にお
ける薄膜転移方法を提供する。 【解決手段】 先ずイオン注入処理を施しイオン分離層
２０を形成する。その後ウェハー結合法を施して需要基
板１４を供給基板１０と結合させ結合構造を形成する。
高エネルギーイオン活性化２４により注入イオンが微泡
化され亀裂を充填する。結果、薄膜１２が分離され且つ
前記需要基板１４に転移する。また、高エネルギーイオ
ン活性化２４による熱を吸収する冷却装置２６を設け、
結合構造に対しての異種材質の異なる熱膨脹率による損
害を防止する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体薄膜転移方
法、特に、ウェハーと同様なサイズ、サブマイクロメー
トル（Sub-micron）次元の厚さ、ＶＬＳＩ基準に準じる
平坦度を有し、薄膜欠陥密度が低い異種の薄膜間の薄膜
転移方法に関わる。
【０００２】
【従来の技術】ウェハー結合法技術は、米国のJ．Ｂ．
Ｌａｓｋｙが１９８５年ＩＥＥＥ主催のＩＥＤＭ会議に
おいて接着剤を使わず二つのウェハーを両ウェハー表面
のシリコン原子の結合により結合することに成功したこ
とを発表してから、知られている技術である。該方法に
よれば、格子定数の非常に相違し合う二つの単結晶ウェ
ハーを結合する場合、その間の結合界面において如何な
る接着剤をも使用しないにも拘らず、結合界面の結合強
さは基板の強さと同じである。このため、該技術は現在
の電子材料及び光学電子材料において結合界面の清浄性
についての厳しい要求に満足するものである。従って、
このウェハー結合技術はその公開以後に非常に注目され
ている。
【０００３】次に、１９８８年米国のＷ．Ｍａｓｚａｒ
ａが弾性力学法則を利用し、挿入法（Ｉｎｓｅｒｔｉｏ
ｎ Ｍｅｔｈｏｄ）による結合強さ測定法を導入した。
この挿入法は両ウェハー結合の品質を評価するのに用い
られる簡単な方法である。また、Ｍａｓｚａｒａは重度
添加のＰ＋型エッチングストップ層を以って厚さがサブ
マイクロメートル次元のシリコンを酸化シリコンのよう
な絶縁層上に形成して絶縁シリコン（ＳＯＩ）構造材を
得た。これにより、ウェハー結合法の応用範囲は電子
材、光学電子材及びマイクロ電子機械システム（ＭＥＭ
Ｓ）等の分野にまでも広がって行った。しかしながら、
ウェハー結合法においては、依然としてエッチングを行
った後にエッチングストップ層がウェハーエッチング表
面に残留することや、エッチングストップ層の各エリア
におけるエッチングにはばらつきがあるということがあ
るため、平坦度（ＴＴＶ）には問題がある。更に、該方
法には時間だけでなく、前記供給基板も浪費する問題、
廃棄液体による環境汚染の問題もある。一方、酸素注入
絶縁（ＳＩＭＯＸ）法は同時にＳＯＩ材製造分野におい
ても発展しつつある。このＳＩＭＯＸ法を以って完璧な
平坦度が得られる。従って、ウェハー結合法は、その平
坦度値が改善されない限り、ＳＯＩウェハー製造分野に
おいて最先端に位置することができなくなる。
【０００４】１９９４年末頃、Ｍ．Ｂｒｕｅｌがスマー
トカット法という新しい薄膜転移技術開発に成功したこ
とを発表した。このスマートカット法を以ってＳＯＩ材
を製造する場合、ＳＩＭＯＸ法による厚さと同様なＳＯ
Ｉ材の厚さが得られる。米国特許5，３７４，５６４号
のクレームによれば、該製造法では先ず前記供給基板内
に高注入量水素イオンまたはＶＩＩＩグループによるガ
スイオンを注入し、前記供給基板を前記需要基板と一体
に結合する。その後、こられのガス化のイオンを注入層
に混合させ、微泡を生成するために熱処理を施す。その
後温度が続いて上昇し、微泡の混合により形成される泡
の圧力が増加される。このため、注入の薄膜が前記供給
基板から分離且つ前記需要基板上に転移され、薄膜が前
記需要基板上に形成される。薄膜の厚さが均一で、密度
欠陥及び材料浪費が無く、漏出の水素が無害、前記供給
基板のリサイクルも可能である利点があるので、スマー
トカット法はウェハー結合法と共に広く応用されてい
る。
【０００５】しかしながらスマートカット法には、熱処
理による熱応力の問題と、低温状態で層分離のための十
分な結合強さを得られるまでの時間がかかりすぎて生産
率が低いというような問題がある。スマートカット法に
おける熱処理は、熱源を以って注入水素イオンを活性化
させ微泡を生成すると、該微泡の膨脹を介してイオン分
離層が分離され薄膜転移が達成されるものである。熱処
理を施すとき、熱は先ず前記結合構造の表面に伝導さ
れ、その表面の温度を上昇させる。その後ウェハー表面
と内部との温度差により熱は基板内部に伝導される。こ
のため、以下に述べる五つの問題がある。
【０００６】１． 低温結合法によれば、結合強さは微
泡を生成してウェハーを分離することができる力が生じ
られるほどの強さに達する前に、水素イオンが微泡を生
成する際の温度（４５０度）より低いように温度を制御
する必要があるので、結合強さを強化するために最初に
結合された一対のウェハーを長時間にアニ―ルする必要
がある。このため、最初に結合された一対のウェハーに
対してのアニ―ルは４５０℃以下の状態で施す必要があ
る。従って、アニ―ル処理時間が長いし、スループット
も低い。
【０００７】２． 均一的に基板の温度を上昇させるた
めに、基板全体に対し加熱する必要がある。また、希望
の結果を達成するために従来技術における加熱温度は約
５００℃以上とされる。しかし、基板の材質が異なる場
合、異種の材質の異なる熱膨脹効果により大きい熱応力
が生じられ、更に層分離の前に前記結合構造内において
亀裂が生じられて、結果として前記結合構造が破壊され
る。
【０００８】３． 瞬間的熱を均一的に伝導できないた
め基板内各部分の瞬間温度が異なる。このため、薄膜分
離のタイミング及び位置にはばらつきがあり、内部応力
の発生により転移界面が粗いばかりか、亀裂が生じられ
ることもある。
【０００９】４． 熱エネルギーを運動エネルギーに転
換するアニ―ル処理の熱効率が非常に低くて、大量な熱
源からのエネルギーを浪費するので、高温維持による生
産コストが高い。
【００１０】５． Ａｌ２Ｏ３またはＬａＡｌＯ３のよ
うな材料の場合、スマートカット法を用いるなら、薄膜
分離に要求される十分な微泡を生成することができな
い。
【００１１】
【発明が解決しようとする課題】前記のような問題点を
鑑みて、本発明の目的はウェハーのサイズに等しい転移
エリアとサブマイクロメートル次元の厚さ及びＶＬＳＩ
基準に準じる平坦度を有し、欠陥密度が低い同種または
異種基板における薄膜転移方法及び薄膜分離方法を提供
することにある。該方法を用いる場合、コストを低減、
スループットを増大、製品品質を改善することができ
る。
【００１２】
【課題を解決するための手段】前記目的を達成するた
め、本発明による薄膜転移方法は供給基板を提供する段
階と、イオン注入処理を施して、該供給基板をイオンを
受ける部分としての薄膜と前記供給基板内の前記薄膜以
外部分の残留基板とに分けるイオン分離層が形成される
段階と、ウェハー結合法を施して、前記供給基板と需要
基板を結合させ結合構造を形成する段階と、高周波数交
流電界または高周波数交流電磁界を以って前記残留基板
から前記薄膜を分離且つ前記薄膜を前記供給基板の表面
から前記需要基板の表面に転移する段階とからなる。
【００１３】更に、本発明薄膜転移方法は、供給基板を
提供する段階と、イオン注入処理を施して、該供給基板
をイオンを受ける部分としての薄膜と前記供給基板内の
前記薄膜以外部分の残留基板とに分けるイオン分離層が
形成される段階と、ウェハー結合法を施して、前記供給
基板と需要基板を結合させ結合構造を形成する段階と、
前記薄膜を前記供給基板表面から前記需要基板表面に転
移させるために、イオン活性化装置を以って注入イオン
または分子イオンを活性化させて分離膜を形成し、該分
離膜に沿って前記薄膜と前記残留基板を分離させる薄膜
転移方法である。
【００１４】更に、本発明に提供される薄膜分離方法は
薄膜内に少なくとも一層のイオン分離層を形成するため
にイオン注入処理を施す段階と、分離膜を形成し、その
後前記薄膜を分離するために前記薄膜を前記高周波数交
流電界または高周波数交流電磁界に置く段階とからな
る。
【００１５】本発明は高周波数交流電界または高周波数
交流電磁界を以って注入イオンまたは分子イオンを活性
化させ、微泡が生成且つ速く膨脹する。結果としては薄
膜が前記供給基板の表面から前記需要基板の表面に転移
される。従って本発明方法を用いる場合、コストを低
減、スループットを増大、製品品質を改善することがで
きる。
【００１６】
【発明の実施の形態】図１−５は本発明薄膜転移方法に
よる製造工程を示す図である。図１−５を参照して本発
明は供給基板１０から薄膜１２を分離し且つ需要基板１
４に転移する方法を提供した。
【００１７】図１に示すように、本発明によれば、先ず
イオン注入処理を以ってイオンまたは分子イオン１６を
供給基板の表面１８に垂直的に注入してイオン分離層２
０を形成する。供給基板１０はイオン分離層２０により
二つのエリアに分けられる。即ち、供給基板１０内の注
入イオンまたは分子イオン１６からなる薄膜１２と供給
基板１０の薄膜以外の残留基板２２に分けられる。薄膜
１２の注入深さはイオン注入のエネルギーにより決定さ
れるので、転移用の薄膜１２の厚さを精密に特定するこ
とができる。イオン注入処理としてはイオン注入器によ
る標準イオン注入処理、ＰＩＩＩ法処理または各段階で
の注入温度が異なる段階式イオン注入法が用いられる。
イオン注入処理に用いられるイオンとしては、水素イオ
ン、酸素イオン、窒素イオン、フッ素イオン、塩素イオ
ン、ヘリウムイオンまたはネオンイオンが挙げられる。
または、イオン注入処理に用いられるイオンは分子イオ
ンでもありうる。
【００１８】イオン注入処理を施す目的は、大量な注入
イオンまたは分子イオン１６を供給基板１０の表面に注
入すると、注入イオンまたは分子イオン１６は供給基板
１０内の原子と衝突し、該原子とその隣接の原子との結
合が破壊され、更に元の結合の代わりに該原子とその隣
接の原子との間に新たな弱結合が形成されて、層内の元
の格子構造が破壊されることにある。注入イオンまたは
分子イオン１６が供給基板１０のイオン分離層２０内の
原子と反応することができるので、イオン分離層２０内
の格子構造の破壊を促す衝突が発生される。一方、供給
基板10のイオン分離層２０の注入イオンまたは分子イオ
ン１６が供給基板１０内で活性種のように活性化状態に
されており、過剰な注入量によるイオンまたは衝突によ
らずに生成されるシングル原子である分子イオン１６は
格子間隙に進入するため、体積応力が発生してイオン分
離層２０は応力集中エリアに変えられる。イオンを注入
された格子の間の結合力が低いため、水素脆化現象の如
く供給基板１０のイオン分離層２０周辺の機械的性能が
弱くなる。
【００１９】図２に示すように、ウェハー結合法を用い
ると共にプラズマ処理を施すことにより、供給基板１０
と需要基板１４との結合が十分な結合強さに達して、供
給基板１０と需要基板１４とが結合して結合構造を形成
する。ウェハー結合法としては、直接結合法、陽極結合
法、低温結合法、真空結合法またはプラズマ強化結合法
が挙げられる。。
【００２０】図３に示すように、前記結合構造に対し高
周波数交流電界または高周波数交流電磁界２４で照射す
る。注入イオンまたは分子イオン１６または衝突により
生じられたイオンが供給基板１０の原子と弱結合で一対
に結合する。また、該一対の原子結合は陰性電対を生成
し高周波数交流電界または高周波数交流電磁界に誘導さ
れるので、イオン分離層２０の周辺の原子の振動が大幅
に増大し、原子結合が破壊される。そして、これらの原
子は再び互いに結合し合ってガス分子を形成しガス分子
の溢れる格子亀裂が形成される。
【００２１】一方、供給基板１０の添加原子によるキャ
リア（電子または正孔）は高周波数交流電界または高周
波数交流電磁界に誘導され誘導電流を発生する。供給基
板１０内の抵抗が高いため、大量な熱エネルギーが高誘
導電流密度により発生され、キャリアを介して格子亀裂
に流れて非弾性衝突の方式で直接的にガス分子の周囲に
伝導される。そしてガス分子の運動エネルギーが増大さ
れ、その衝突回数が増加される。このため、ガス体積が
急激に膨脹する。図４に示すように、該効果によって、
イオン分子層２０内の亀裂が該体積膨脹による応力の作
用により端部から急に拡大される。その結果、薄膜層１
２が供給基板１０の残留基板２２から分離され、需要基
板１４に転移される。
【００２２】図５に示すように、残留基板２２または需
要基板１４に生じられる余分の熱エネルギーが望ましく
ないため、本発明方法には更に冷却装置２６を設けても
よい。これにより、高周波数交流電界または高周波数交
流電磁界２４による余分の熱が吸収され前記結合構造の
温度を４００℃以下（供給基板１０と需要基板１４の材
質による）に維持することができる。このため、前記冷
却装置は大量な熱を吸収することができて、本発明の応
用範囲は更に拡大される。
【００２３】高周波数交流電界または高周波数交流電磁
界による高エネルギーの活性化効果により、注入イオン
と前記供給基板の原子との間の結合を弱める電対効果が
生じられるため、格子亀裂の発生が促されて、注入イオ
ンが前記亀裂に進入しガス分子が生成される。また、高
エネルギーイオン活性化効果によって半導体材料内のキ
ャリア（例えば電子または正孔）が誘導され高誘導電流
が生じられて、短時間で大量なエネルギーが生成され
る。また、イオン分離層及び生成した格子亀裂内におい
て、活性種のような前記注入イオンまたは分子イオンが
高速に流れるキャリアを引き付けて集皮効果が生じられ
る。該集皮効果により、前記キャリアがイオン分離層を
流れて、高周波数交流電界または高周波数交流電磁界か
ら吸収されるエネルギーを前記キャリアとイオン分離層
内の分子との非弾性衝突を介して該分子に伝導する。
【００２４】高周波数交流電界または高周波数交流電磁
界を以って分子運動エネルギーを活性化させるという方
法によれば、外部の熱から基板に熱エネルギーを伝導す
ることがなく、電磁誘導を通じて基板自体のキャリアか
らエネルギーを得ることができる。キャリアが均一的に
基板内に分布されるし、電磁波が光速で伝導するので、
エネルギーが直接且つ快速に伝導される。従って、本発
明薄膜分離方法は、加熱が快速且つ均一的であり、熱効
率が高く、誘導が速い利点を有する。このため、本発明
方法により、加熱が均一でなく、時間とエネルギーを浪
費するという従来の熱処理における問題が解消される。
【００２５】本発明は、高周波数交流電界または高周波
数交流電磁界を以って分子エネルギーを活性化させて半
導体基板からサイズが大きい、平坦度が高い、且つ欠陥
密度が低い薄膜を切り取ってから他の基板に転移して新
しい材料を完璧に形成することができる。また、本発明
方法はサブマイクロメートルの厚さの絶縁層シリコン
（ＳＯＩ）の製造にも用いられる。
【００２６】図６、７は夫々本発明と従来のエネルギー
供給を示す図である。図６に示すように、薄膜分離処理
の場合、高周波数交流電界または高周波数交流電磁界を
以って前記注入イオンまたは分子イオンの運動エネルギ
ーを活性化させイオン分離層を分離する。温度上昇は運
動の増加による現象であるので、分子または原子の運動
エネルギーが増加すると、基板の温度が上昇する。しか
し、温度上昇は到底高周波数交流電界または高周波数交
流電磁界による運動エネルギーの活性化の副産物であ
り、本発明の主な目的ではない。図７に示すように、従
来技術では薄膜を分離するのに用いる主な方法は熱を提
供して結合構造の温度を上昇させるものである。従っ
て、運動エネルギー活性化の方法において、本発明方法
と従来の方法とは明かに相違する。即ち、従来技術では
熱処理を用いるのに対し本発明では高周波数交流電界ま
たは高周波数交流電磁界を用いる点と、従来技術ではエ
ネルギーを外部熱エネルギーから取得するのに対し本発
明では自身から運動エネルギーを生成する点で相違す
る。
【００２７】また、ＳｒＴｉＯ３、Ａｌ２Ｏ３及びＳｉ
０３等のような誘電損失値の供給基板から薄膜を転移す
る場合、水素イオンは低温状態で注入するとしたら、後
続の高温熱処理を施しても、イオンが結合して薄膜分離
にとって必要とする微泡を形成することができない。高
温状態でのイオン注入及びその後高温のアニ―ル処理を
施すと、微泡が発生されるということは現在、多少の文
献に報告されたことがあるが、このような方法によるイ
オン結合効果がよくない。高温状態でイオンが拡散して
失われることがあるからである。この損失を補填するた
めイオンを高注入量で注入する必要がある。本発明は段
階的イオン注入法を用いてこのような問題を解消するこ
とができる。該方法によれば、先ず、高温状態でイオン
を注入し格子亀裂を生成して、その後イオンの拡散を防
止するために更に低温状態で該亀裂内にイオンを注入す
る。このように、微泡が発生し分離層が形成されるため
の十分なイオン濃度が得られるし、しかも、必要とする
イオンの注入量は従来技術のそれより低い。従って、薄
膜分離にかかるコストが低いし、薄膜欠陥蜜度が低い。
【００２８】総じて、本発明方法は以下に示す３種の方
法にまとめられる。
【００２９】方法１：先ず、格子亀裂を生成させるが供
給基板１０の表面に泡を発生させないように、供給基板
１０に高温状態でイオンを注入する。その後、後続のア
ニ―ル処理中微泡を生成させるために、低温状態におい
てイオンを追加注入して供給基板１０と需要基板１６を
結合させる。破裂力学原則により、供給基板１０からイ
オン分離層２０を破壊するのに必要とされる力の強さは
亀裂面が前記亀裂の先端から広がっていくとき、減少す
る。このため、高周波数交流電界または高周波数交流電
磁界で前記結合構造を照射する際、熱処理中熱応力が前
記結合構造を破壊する前に供給基板１０内の注入イオン
または分子イオン１６がガス膨脹により十分な応力を生
成して薄膜１２を分離することができる。
【００３０】方法２：イオン注入によるイオン分離層２
０が形成した後に、供給基板１０に対し昇温処理を施し
て格子亀裂を生成させる。供給基板１０内のイオン分離
層２０が分離可能な高応力臨界状態にされると、供給基
板１０が需要基板１４と結合される。その後該結合構造
を高周波数交流電界または高周波数交流電磁界２４に置
くと、前記結合構造がエネルギーを吸収して注入イオン
が膨脹力を生成する。該膨脹力が材料の柔順性臨界値を
超えると、イオン分離層２０が剥離され、薄膜が分離さ
れる。
【００３１】方法３：エネルギー伝導に備えるキャリア
局部の高濃度を取得するために、原子重度添加を施す。
マイクロ波照射処理中、キャリアがエネルギーを吸収す
るが、キャリアの濃度が異なる場合吸収且つ伝導される
エネルギーの量が相違する。この場合、温度上昇中大き
な熱応力が発生する前にキャリアの高濃度に恵まれる注
入イオンまたは分子イオン１６が短時間に大量なエネル
ギーを吸収し薄膜転移にとって必要とする格子亀裂を発
生させることができる。
【００３２】方法１では先ず高温状態で供給基板にイオ
ンを注入して、格子亀裂を発生させる。その後、更に該
亀裂内にイオンを注入する。前記注入イオンまたは分子
イオンが高周波数交流電界または高周波数交流電磁界の
エネルギーを吸収して膨脹する。結果、薄膜を分離す
る。該方法は絶縁性基板からの薄膜転移についても効果
的である。しかし、絶縁性基板において、高周波数交流
電界または高周波数交流電磁界のエネルギーを吸収でき
るキャリアが生成されないので、キャリアの代わりに、
ガス分子を用いる。方法３においては、イオン注入法、
分子線エピタキシャル成長法、液相エピタキシャル成長
法または気相エピタキシャル成長法を以って重度添加層
を形成し、且つ、選択的にエネルギーを吸収、伝導する
ことを達成するように、添加原子の濃度を制御する。こ
れによって、温度上昇するとき、異種材料による結合構
造の破壊を防止することができる。
【００３３】本発明では、温度上昇は薄膜分離処理の副
産物であるが、本発明の肝要な技術ではない。従って本
発明はそれを主な手段としての従来技術とは相違する。
尚、温度上昇は異種材料の間の薄膜転移を妨害するもの
でもある。これを鑑みて、本発明は前記結合構造の熱応
力を低減し、イオン分離層の薄膜転移に影響を与えない
ように余分の熱を発散するための冷却装置を提供した。
【００３４】本発明方法では、高周波数交流電界または
高周波数交流電磁界、例えば、マイクロ波、高周波また
は誘導電対等の照射を以って前記注入イオンまたは分子
イオンの運動エネルギーを活性化させるためのエネルギ
ーを取得する。一方、従来技術では熱処理を以って注入
イオンを活性化させるためのエネルギーを間接的に取得
する。本発明は効率的にエネルギーを伝導し温度上昇中
のエネルギー浪費を防止することができるばかりか、各
層が同時に且つ均一的に活性化され、活性化された運動
エネルギーが均一的に層上に分布されて、製品の品質を
改善する効果が得られる。更に、従来技術と比較する
と、高周波数交流電界または高周波数交流電磁界による
運動エネルギー活性化の方法を用いる場合、製造時間が
短縮し、製造工程が浄化し、操作が便利である利点も得
られる。
【００３５】また、本発明方法は薄膜分離製造工程にも
用いられる。この場合、先ずイオン注入処理を以って薄
膜内に一層または一層以上のイオン分離層を形成する。
その後、高周波数交流電界または高周波数交流電磁界照
射により注入イオンが結合しガス分子に変わって、分離
層が形成且つ分離される。結果としては、薄膜の分離が
完成される。
【００３６】図８乃至１０は本発明方法による薄膜分離
を示す図である。図８に示すように、本発明方法によれ
ば、先ず、イオン注入処理を以って薄膜３０内に該薄膜
３０の表面と平行するようにイオン分離層３２を形成す
る。その後、高周波数交流電界または高周波数交流電磁
界を以って薄膜３０を照射して、注入イオンを結合させ
てガス分子を形成し且つ該ガス分子による前記亀裂を充
填する。そうして、分離層が形成される。該分離層によ
り薄膜３０が薄膜に等しい断面積を有する二層の薄膜層
３４、３６に分けられる。
【００３７】図９に示すように、先ず、複数回の異なる
エネルギーのイオン注入を以って薄膜４０を垂直的にカ
ットして、薄膜４０に垂直する複数のイオン分離層４２
を形成する。即ち、各イオン分離層４２は繰り返して複
数の深さの異なるイオン注入線を薄膜４０内の所定のエ
リアに形成してなる垂直層である。その後、高周波数交
流電界または高周波数交流電磁界照射により各イオン分
離層内の注入イオンが結合してガス分子を形成すると、
薄膜４０が複数の薄膜層４４に分けられる。図１０に示
すように、イオン分離層５２は交錯の形で薄膜５０内に
形成しても良い。そうすると、薄膜５０は更に複数の小
さい薄膜５６に分けられる。
【００３８】以下、本発明の最適な実験例を以って更に
詳細に本発明方法及びその特徴を説明する。
【００３９】実験例１ 電磁波照射（本例ではマイクロ波照射を用いる）を以っ
てイオン分離層内の注入イオンまたは分子イオン運動エ
ネルギーを活性化させることにより、薄膜転移を達成す
る例である。
【００４０】供給基板としては、Ｐ型、格子方向（１０
０）、抵抗１５−２５０ｏｈｍ−ｃｍ、片面研磨のシリ
コンウェハーを用いた。該供給基板表面が１５００Åの
窒化シリコン（Ｓｉ３Ｎ４）層及び該窒化シリコン層下
の５００Åの酸化シリコンに被覆された。該基板に３．
５×１０１６ａｔｏｍｓ／ｃｍ２注入量と２００ｋｅｖ
エネルギーの水素イオンを注入した。需要基板としては
Ｐ型、格子方向（１００）、抵抗１５−２５ｏｈｍ−ｃ
ｍ、片面研磨のシリコンウェハーを用いた。先ず、低温
ウェハー結合法を以って両ウェハーを結合した。その後
該結合された一対のウェハーをマイクロ波装置に置いて
２．４５ＧＭｚ、５分間の照射を施した。そして、厚さ
が約０．７５μｍであるシリコン薄膜が供給基板から分
離され需要基板に転移したら、窒化シリコンの絶縁層を
有するＳＯＩウェハーが形成された。
【００４１】実験例２ 供給基板としては、Ｐ型、格子方向（１００）、抵抗１
５−２５０ｏｈｍ−ｃｍ、片面研磨のシリコンウェハー
を用いた。該供給基板表面が１５００Åの窒化シリコン
（Ｓｉ３Ｎ４）層及び該窒化シリコン層下の５００Åの
酸化シリコンに被覆された。該供給基板に３．５×１０
１６ａｔｏｍｓ／ｃｍ２注入量と２００ｋｅｖエネルギ
ーの水素分子イオンを注入した。需要基板としてはＰ
型、格子方向（１００）、抵抗１５−２５ｏｈｍ−ｃ
ｍ、片面研磨のシリコンウェハーを用いた。先ず、低温
ウェハー結合法を以って両ウェハーを結合した。その後
該結合された一対のウェハーを、照射温度を４００℃以
下に維持するための冷却装置を有するマイクロ波装置に
置いて２．４５ＧＭｚ、５分間の照射を施した。そし
て、厚さが０．７５μｍであるシリコン薄膜が供給基板
から分離され需要基板に転移したら、窒化シリコンの絶
縁層を有するＳＯＩウェハーが形成された。
【００４２】実験例３ 供給基板としては、Ｐ型、格子方向（１００）、抵抗１
５−２５ｏｈｍ−ｃｍ、片面研磨のシリコンウェハーを
用いた。水素イオンを二回注入した。一回目の注入で
は、基板に１．５×１０１６ａｔｏｍｓ／ｃｍ２注入
量、２００ｋｅｖエネルギーの水素分子イオンを５００
℃の温度状態で注入した。二回目の注入では、基板に４
×１０１６ａｔｏｍｓ／ｃｍ２注入量、２００ｋｅｖエ
ネルギーの水素分子イオンを室内温度状態で注入した。
需要基板としては片面研磨のガラスウェハーを用いた。
先ず、低温ウェハー結合法を以って両ウェハーを結合さ
せて結合構造を形成した。その後該結合構造をマイクロ
波オーブンに置いて２．４５ＧＭｚ、５分間の照射を施
した。そして、厚さが０．７５μｍであるシリコン薄膜
が供給基板から分離され需要基板に転移したら、ガラス
基板を主体とするＳＯＩウェハーが形成された。れる。
【００４３】実験例４ 供給基板としては、Ｐ型、格子方向（１００）、抵抗１
５−２５ｏｈｍ−ｃｍ、片面研磨のシリコンウェハーを
用いた。該供給基板に３．５×１０１６ａｔｏｍｓ／ｃ
ｍ２注入量と２００ｋｅｖエネルギーの水素イオンを注
入した。需要基板としては片面研磨のガラスウェハーを
用いた。該供給基板を高温炉内に置いて５５０℃、１分
間の加熱を施した。これにより、泡を発生する臨界状態
に至るほどの注入イオンによる内部圧力をイオン分離層
に提供できた。その後、低温ウェハー結合法を以って両
ウェハーを結合させて結合構造を形成した。該結合構造
をマイクロ波オーブン装置に置いて２．４５ＧＭｚ、５
分間の照射を施した。そして、厚さが０．７５μｍであ
るシリコン薄膜が供給基板から分離され需要基板に転移
したら、ガラス基板を主体とするＳＯＩウェハーが形成
された。
【００４４】実験例５ 供給基板としては、Ｐ型、格子方向（１００）、抵抗
０．１０−０．２５ｏｈｍ−ｃｍ、片面研磨のシリコン
ウェハーを用いた。該供給基板に３．５×１０１ ６ａｔ
ｏｍｓ／ｃｍ２注入量と２００ｋｅｖエネルギーの水素
イオンを注入した。需要基板としては片面研磨のガラス
ウェハーを用いた。低温ウェハー結合法を以って両ウェ
ハーを結合させて結合構造を形成した。該結合構造をマ
イクロ波オーブンに置いて２．４５ＧＭｚ、５分間の照
射を施した。そして、厚さが０．７５μｍであるシリコ
ン薄膜が供給基板から分離され、需要基板に転移した
ら、ガラス基板を主体とするＳＯＩウェハーが形成され
た。
【００４５】実験例６ 供給基板としては、Ｐ型、格子方向（１００）、抵抗１
５−２５ｏｈｍ−ｃｍ、片面研磨のシリコンウェハーを
用いた。イオンを二回注入した。一回目の注入では、１
×１０１６ａｔｏｍｓ／ｃｍ２注入量、１８０ｋｅｖエ
ネルギーのＢ＋を基板に注入した。二回目のイオン注入
では、５×１０１６／ａｔｏｍｓ／ｃｍ ２注入量の水素
分子イオンを注入した。需要基板としては片面研磨のガ
ラスウェハーを用いた。低温ウェハー結合法を以って両
ウェハーを室内温度状態で結合させて結合構造を形成し
た。該結合構造をマイクロ波オーブンに置いて２．４５
ＧＭｚ、５分間の照射を施した。そして、厚さが０．３
５μｍであるシリコン薄膜が供給基板から分離され、需
要基板に転移したら、ガラス基板を主体とするＳＯＩウ
ェハーが形成された。
【００４６】実験例７ 供給基板としては、厚さ１．５μｍのＢ及びＧｅ（Ｂ／
Ｇｅ：２．０×１０２ ０／２．０×１０２１／ｃｍ３）
を添加したエピタキシャル層と該層上に被覆された厚さ
０．３５μｍのシリコンエピタキシャル層とからなるＰ
型、格子方向（１００）、抵抗１５−２５ｏｈｍ−ｃｍ
のシリコンウェハーを用いた。該供給基板に５×１０
１６ａｔｏｍｓ／ｃｍ２注入量と１２０ｋｅｖエネルギ
ーの水素イオンを注入した。需要基板としては片面研磨
のガラスウェハーを用いた。低温ウェハー結合法を以っ
て両ウェハーを室内温度状態で結合させて結合構造を形
成した。該結合構造をマイクロ波装置に置いて２．４５
ＧＭｚ、５分間の照射を施した。そして、厚さが０．３
μｍであるシリコン薄膜が供給基板から分離され需要基
板に転移したら、ガラス基板を主体とするＳＯＩウェハ
ーが形成された。
【００４７】実験例８ 供給基板としては、格子方向（０００１）の両面研磨の
サファイア（Ａｌ２Ｏ ３）ウェハーを用いた。イオンを
二回注入した。一回目の注入では、３×１０１ ６ａｔｏ
ｍｓ／ｃｍ２注入量、２００ｋｅｖエネルギーの水素イ
オンを６５０℃温度状態で基板に注入した。二回目の注
入では、３×１０１６／ｃｍ２注入量、２００ｋｅｖエ
ネルギーの水素分子イオンを室内温度状態で注入した。
需要基板としてはP型、格子方向（１００）の片面研磨
のシリコンウェハーを用いた。低温ウェハー結合法を以
って両ウェハーを結合させて結合構造を形成した。該結
合構造をマイクロ波オーブンに置いて２．４５ＧＭｚ、
５分間の照射を施した。そして、厚さが０．６μｍであ
る薄膜が供給基板から分離され需要基板に転移したら、
Ａｌ２Ｏ３薄膜に被覆されたシリコン基板が形成され
た。
【００４８】
【発明の効果】マイクロ波は一種の電磁波である。その
波長は赤外線と高周波との間にある１ｃｍ−１ｍであ
る。一方、１ｃｍ−２５ｃｍ波長部分はレーダー通信専
用、その他の部分は電気通信専用である。これらの電気
通信の電波を妨害しないために、マイクロ波の波長は１
２．２ｃｍ（２．４５ＧMｚ）と３３．３ｃｍ（９００
ＭＨｚ）の間に限定される。マイクロ波は電界または磁
界を引き起こすことができるため、物質を均一的に透過
することができる。マイクロ波による高周波数交流電磁
界の陽極が物質内の有極分子の陰極を引き付けたり、ま
たは高周波数交流電磁界の変化に伴って陰極に変わって
有極分子の陽極を引き付けたりすることにより、有極分
子が交互的に方向を変換したり、軸に沿って振動、旋回
したりする。従って、マイクロ波による極化効果によ
り、有極分子が高い周波数（２．４５GHｚ）で振動して
運動エネルギーを増加すると共にその周囲の分子も振動
する。そして互いに摩擦し合い摩擦熱を発生して温度を
上昇させる。マイクロ波は僅か２．５−３．５ｃｍの透
過能力を有するが、現在の半導体ウェハー材の厚さから
見ると、十分である。
【００４９】本発明では、前記注入イオンまたは分子イ
オンと基板の原子がイオン分離層において結合し、高周
波数交流電界または高周波数交流電磁界方向の変化に応
じて有極反応を発生し、マイクロ波のエネルギーを運動
エネルギーに転換するという方法が用いられるが、一
方、供給基板に原子を添加してＮ型またはP型キャリア
を形成することにより、所定の抵抗を有する材料を製造
するという方法も用いられる。電界または磁界方向が交
互に変化するマイクロ波を以って前記供給基板を照射す
ると、電磁誘導が生じられ前記供給基板内のキャリアに
よる強誘導電流が得られる。前記供給基板は抵抗の高い
半導体材であるので、抵抗熱によりその誘導電流を介し
てエネルギーが生じられる。該エネルギーは非弾性衝突
を介して前記注入イオンまたは分子イオンからなる分子
に伝導され該分子の運動エネルギーが増加される。従っ
て、結合構造を加熱して前記注入イオンまたは分子イオ
ンの運動エネルギーを間接に活性化するための熱処理を
必要とはしない。
【００５０】本発明によれば、表面有極分子群（例え
ば、RCA洗浄法のような表面洗浄処理を経て得られる水
分子化合物または酸素プラズマ処理を経て得られる酸素
イオン群）は両基板の表面原子を活性化させ、結合構造
の結合界面にある原子の反応能力が増強され、互に反応
し合って化学結合を形成することができて、結合構造の
結合エネルギーが増加され強さの非常に高い結合構造が
得られる。結合エネルギーの増加により、薄膜が前記供
給基板から分離する前に照射処理中微泡形成のための前
記供給基板が離脱することが防止される。
【００５１】また、本発明は前記注入イオンまたは分子
イオンの運動エネルギーが増加されることにより、その
周囲の原子との結合が破壊されるが、注入イオンは他の
分離した注入イオンと結合してガス分子を形成すること
ができるため、前記亀裂内にガス膜が形成される。前記
注入イオンまたは分子イオンの運動エネルギーが増加さ
れるのはマイクロ波のエネルギーの吸収によるばかり
か、また基板内キャリアとの非弾性衝突によるものであ
る。キャリアは電磁誘導によりエネルギーを大量に生成
し、また非弾性衝突を介してそれを分子運動エネルギー
に転換する。この分子運動エネルギーによりガス分子内
の衝突が増強され、基板から薄膜を分離するのに必要と
する圧力が生じられる。１９９９年公開された窒化シリ
コンと窒化シリコンとの結合に関する文献によると、腐
食法による薄膜製作において必要な結合強さを得るため
に窒化シリコン層に対し化学研磨処理及び後続の１１０
０℃のアニ―ル処理を施す必要がある。しかし、前記実
験例１から分かるように、本発明は表面有極分子群の電
磁誘導を以って薄膜を製造することができる。本発明の
メリットは明らかである。
【００５２】マイクロ波自体は一種の電磁波であって、
熱を発生するものではない。一方、シリコン基板はマイ
クロ波にとって透明体であってマイクロ波を吸収して熱
を発生するものではない。前記注入イオンまたは分子イ
オンの誘導変化を介して分子の運動エネルギーを活性化
させ、これらの活性化された分子と基板内の原子との結
合を破壊するのは交流電磁界によるものである。更に、
前記注入イオンまたは分子イオンは活性化された電子ま
たは正孔と基板内において非弾性衝突をし、電磁誘導に
よるエネルギーを吸収し、運動エネルギーを増加する。
このため、フリーの分子イオンが互いに結合し合ってガ
ス分子を生成し、前記亀裂の体積を拡大させる。電子ま
たは正孔の電流による熱は本発明に提案した冷却装置に
より発散される。従って、本発明方法は注入イオンの運
動エネルギーを増加するため基板に対し熱を供給すると
いう従来技術とは明かに相違する。前記実験例２はこの
ような方法を用いて薄膜を分離するものである。
【００５３】異種材質の両基板の結合の場合、残留基板
における熱応力を減少するために先ず高温状態でイオン
を注入して格子亀裂を発生させる。その後低温状態で高
注入量のイオンを注入する。そして前記供給基板が前記
需要基板と結合され前記供給基板内の前記注入イオンま
たは分子イオンはマイクロ波照射により十分なエネルギ
ーを生成して前記供給基板から薄膜を分離することがで
きる。この方法は前記実験例３に示されている。
【００５４】異種材質の両基板の結合の場合、残留基板
における熱応力を減少するための方法としては他にもあ
る。即ち、イオンが前記供給基板に注入されイオン分離
層が形成されてから前記供給基板に対し熱処理を施す
る。そして前記注入イオンまたは分子イオンが格子亀裂
を形成し前記供給基板表面が臨界分離状態にされる。そ
の後、前記供給基板が前記需要基板と結合されて結合構
造を生成し、更にマイクロ波を以って照射すると、薄膜
を分離且つ転移するのに必要とするエネルギーが吸収さ
れる。このような方法は前記実験例４に用いられた。
【００５５】異種材質の両基板の結合の場合、残留基板
における熱応力を減少するために、量の異なる原子添加
をしキャリアの濃度を変えてエネルギー量を段差的に伝
導するという方法がある。該方法によれば、前記供給基
板のイオン分離層内に所定の深さで大量な原子を添加す
る。そして前記供給基板をマイクロ波で照射するとき、
キャリアがエネルギーを吸収且つ伝導するが、キャリア
濃度には差異があるため、伝導のエネルギーが相違す
る。前記注入イオンまたは分子イオンはキャリア濃度が
高いため短時間で大量なエネルギーを吸収して格子亀裂
を生成することができる。一方、残留基板にあるキャリ
アの濃度が低いため、吸収したエネルギーがイオン分離
層より低くて、温度上昇が遅い。このように、薄膜転移
する際の温度応力が低減される。このような方法は実験
例５、６、７に用いられた。
【００５６】前記供給基板が絶縁基板である場合、先ず
高温状態でイオンを注入する。このとき、イオン分離層
内に格子亀裂が生じられるが、微泡が発生しない。その
後低温状態で二回目のイオンを注入し格子亀裂を充填す
る。その後、熱、電磁波または高エネルギー光源を以っ
て前記亀裂内のイオンを活性化させることにより、該イ
オンが互いに結合し合ってガス分子を形成することがで
きる。結果、エネルギーは活性化されたイオンからガス
分子に転移されイオン分離層内の圧力が増加されて、薄
膜が分離される。このような方法は実験例８に用いられ
た。
【図面の簡単な説明】
【図１】本発明による薄膜転移方法の製造工程を示す図
である。
【図２】本発明による薄膜転移方法の製造工程を示す図
である。
【図３】本発明による薄膜転移方法の製造工程を示す図
である。
【図４】本発明による薄膜転移方法の製造工程を示す図
である。
【図５】本発明による薄膜転移方法の製造工程を示す図
である。
【図６】本発明によるエネルギー供給を示す図である。
【図７】従来技術によるエネルギー供給を示す図であ
る。
【図８】本発明による薄膜分離方法の製造工程を示す図
である。
【図９】本発明による薄膜分離方法の製造工程を示す図
である。
【図１０】本発明による薄膜分離方法の製造工程を示す
図である。
【符号の説明】
１０ 供給基板 １２、３０、４０、５０ 薄膜 １４ 需要基板 １６ 注入イオンまたは分子イオン １８ 供給基板の表面 ２０、３２、４２、５２ イオン分離層 ２２ 残留基板 ２４ 高周波数交流電界または高周波数交流電磁界 ２６ 冷却装置

Claims (38)

    【特許請求の範囲】
  1. 【請求項１】 供給基板を提供する段階と、 イオン注入処理を施して、該供給基板をイオンを受ける
    部分としての薄膜と前記供給基板内の薄膜以外部分の残
    留基板とに分けるイオン分離層が形成される段階と、 ウェハー結合法を施して、前記供給基板と需要基板を結
    合させ結合構造を形成する段階と、 高周波数交流電界または高周波数交流電磁界を以って前
    記残留基板から前記薄膜を分離且つ前記薄膜を前記供給
    基板の表面から前記需要基板の表面に転移する段階とか
    らなる薄膜転移方法。
  2. 【請求項２】 注入イオンまたは分子イオン同士を結合
    させると共に格子亀裂を発生させ、前記供給基板内に泡
    が生成されるほどの応力が前記供給基板表面に形成され
    るために、イオン分離層の形成後に昇温処理を施す段階
    を含むことを特徴とする請求項１に記載の薄膜転移方
    法。
  3. 【請求項３】 前記イオン注入処理はプラズマ堆積イオ
    ン注入処理または段階毎に異なる温度状態で施す段階式
    イオン注入処理のような標準イオン注入処理であること
    を特徴とする請求項１に記載の薄膜転移方法。
  4. 【請求項４】 前記イオン注入処理に用いられるイオン
    は水素イオン、酸素イオン、窒素イオン、フッ素イオ
    ン、塩素イオン、ヘリウムイオンまたはネオンイオンで
    あることを特徴とする請求項１に記載の薄膜転移方法。
  5. 【請求項５】 前記イオン注入処理に用いられるイオン
    はイオンまたはイオン分子であることを特徴とする請求
    項１に記載の薄膜転移方法。
  6. 【請求項６】 前記ウェハー結合法は、直接結合法、陽
    極結合方法、低温結合法、真空結合法またはプラズマ強
    化結合法であることを特徴とする請求項１に記載の薄膜
    転移方法。
  7. 【請求項７】 前記ウェハー結合法は、前記供給基板と
    前記需要基板の結合に対し十分な結合強さを与えるため
    に前記供給基板表面に対し施されるイオン化処理を含む
    ことを特徴とする請求項１に記載の薄膜転移方法。
  8. 【請求項８】 前記高周波数交流電界または高周波数交
    流電磁界はマイクロ波生成装置、高周波生成装置、誘導
    電対装置、紫外線照射装置、またはその他の注入イオン
    と分子若しくは該イオンと前記結合構造の基板との反応
    から生成した反応物の運動エネルギーを増加することの
    できる照射装置であることを特徴とする請求項１に記載
    の薄膜転移方法。
  9. 【請求項９】 前記マイクロ波生成装置は高周波数交流
    電磁界の生成に用いられ、その周波数が２．４５−９０
    ０ＭＨｚの範囲内にあり且つ固定または可変であること
    を特徴とする請求項８に記載の薄膜転移方法。
  10. 【請求項１０】 前記結合構造は１分間以上のマイクロ
    波照射を受けられることを特徴とする請求項９に記載の
    薄膜転移方法。
  11. 【請求項１１】 前記イオン、分子または該イオンと前
    記結合構造の基板との反応から生成した反応物の運動エ
    ネルギーを増加させるのは前記結合構造の温度ではな
    く、直接活性化によるものであることを特徴とする請求
    項８に記載の薄膜転移方法。
  12. 【請求項１２】 前記マイクロ波生成装置は高周波数交
    流電界の生成に用いられ、その周波数が２．４５−９０
    ０ＭＨｚの範囲内にあり且つ固定または可変であること
    を特徴とする請求項１１に記載の薄膜転移方法。
  13. 【請求項１３】 前記結合構造は１分間以上のマイクロ
    波照射を受けられることを特徴とする請求項１２に記載
    の薄膜転移方法。
  14. 【請求項１４】 前記高周波数交流電界または高周波数
    交流電磁界はマイクロ波生成装置、高周波生成装置、誘
    導電対装置またはその他の前記結合構造内にあるキャリ
    アから誘導電流を生成することのできる装置であること
    を特徴とする請求項１に記載の薄膜転移方法。
  15. 【請求項１５】 前記供給基板は非均一キャリア濃度層
    を形成するための添加層を有し、該非均一キャリア濃度
    層は前記高周波数交流電界または高周波数交流電磁界に
    照射されるとき望ましい誘導エネルギーを生成すること
    を特徴とする請求項１に記載の薄膜転移方法。
  16. 【請求項１６】 前記供給基板内にある前記添加層はイ
    オン注入処理、分子線エピタクシャル（ＭＢＥ）成長処
    理、液相エピタクシャル（ＬＰＥ）成長処理または気相
    エピタクシャル（ＶＰＥ）成長処理を以って形成される
    ことを特徴とする請求項１１に記載の薄膜転移方法。
  17. 【請求項１７】 前記結合構造が前記高周波数交流電界
    または高周波数交流電磁界に照射されるとき、冷却装置
    を以って前記結合構造の温度を４００℃以下に維持する
    ことを特徴とする請求項１に記載の薄膜転移方法。
  18. 【請求項１８】 供給基板を提供する段階と、 イオン注入処理を施して、該供給基板をイオンを受ける
    部分としての薄膜と前記供給基板内の前記薄膜以外部分
    の残留基板とに分けるイオン分離層が形成される段階
    と、 ウェハー結合法を施して、前記供給基板と需要基板を結
    合させ結合構造を形成する段階と、 前記薄膜を前記供給基板表面から前記需要基板表面に転
    移させるために、イオン活性化装置を以って注入イオン
    または分子イオンを活性化させて分離膜を形成し、該分
    離膜に沿って前記薄膜と前記残留基板を分離させる薄膜
    転移方法。
  19. 【請求項１９】 前記供給基板はＡｌ２Ｏ３、ＳｒＴｉ
    Ｏ３、ＬａＡＬＯ３、ＳｉＯ２または絶縁酸化基板から
    なることを特徴とする請求項１８に記載の薄膜転移方
    法。
  20. 【請求項２０】 前記供給基板はＳｉ、Ｇｅ、ＳｉＧ
    ｅ、半導体、またはＩＩ−ＶＩ若しくはＩＩＩ−Ｖ化合
    物の半導体基板からなることを特徴とする請求項１８に
    記載の薄膜転移方法。
  21. 【請求項２１】 前記イオン注入処理は段階式イオン注
    入処理であり、該処理を以って少なくとも二種の温度状
    態で前記供給基板にイオンを注入することを特徴とする
    請求項１８に記載の薄膜転移方法。
  22. 【請求項２２】 前記供給基板はシリコンからなり、前
    記イオン注入処理は温度５００℃―８００℃及び注入量
    ８×１０１６／ｃｍ２以下の条件で施されるイオン化の
    水素原子（Ｈ＋）注入を含み、更に前記イオン注入処理
    は温度１５０℃以下及び注入量２×１０１６／ｃｍ２以
    上の条件で施されるイオン化の水素原子（Ｈ＋）注入ま
    たは温度１５０℃以下及び注入量１×１０１６／ｃｍ２
    以上の条件で施されるイオン化の水素分子（Ｈ２ ＋）注
    入を含むことを特徴とする請求項１８に記載の薄膜転移
    方法。
  23. 【請求項２３】 前記供給基板はシリコンからなり、前
    記イオン注入処理は温度５００℃―７００℃及び注入量
    ４×１０１６／ｃｍ２以下の条件で施されるイオン化の
    水素分子イオン（Ｈ２ ＋）注入を含み、更に前記イオン
    注入処理は温度１５０℃以下及び注入量２×１０１６／
    ｃｍ２以上の条件で施されるイオン化の水素原子イオン
    （Ｈ＋）注入または温度１５０℃以下及び注入量１×１
    ０１６／ｃｍ２以上の条件で施されるイオン化の水素分
    子（Ｈ２ ＋）注入を含むことを特徴とする請求項１８に
    記載の薄膜転移方法。
  24. 【請求項２４】 前記供給基板はサファイア（Ａｌ２Ｏ
    ３）からなり、前記イオン注入処理は温度５５０℃―８
    ００℃及び注入量４×１０１７／ｃｍ２以下の条件で施
    されるイオン化の水素原子（Ｈ＋）注入を含み、更に前
    記イオン注入処理は温度２００℃以下及び注入量６×１
    ０１６／ｃｍ２以上の条件で施されるイオン化の水素原
    子（Ｈ＋）注入または温度２００℃以下及び注入量３×
    １０１ ６／ｃｍ２以上の条件で施されるイオン化の水素
    分子（Ｈ２ ＋）注入を含むことを特徴とする請求項１８
    に記載の薄膜転移方法。
  25. 【請求項２５】 前記供給基板はサファイア（Ａｌ２Ｏ
    ３）からなり、前記イオン注入処理は温度５５０℃―８
    ００℃及び注入量７×１０１６／ｃｍ２以上の条件で施
    されるイオン化の水素分子（Ｈ２ ＋）注入を含み、更に
    前記イオン注入処理は温度２００℃以下及び注入量６×
    １０１６／ｃｍ２以上の条件で施されるイオン化の水素
    原子（Ｈ＋）注入または温度２００℃以下及び注入量３
    ×１０ １６／ｃｍ２以上の条件で施されるイオン化の水
    素分子（Ｈ２ ＋）注入を含むことを特徴とする請求項１
    ８に記載の薄膜転移方法。
  26. 【請求項２６】 前記イオン活性化装置はマイクロ波生
    成装置、高周波生成装置または誘導電対装置であること
    を特徴とする請求項１８に記載の薄膜転移方法。
  27. 【請求項２７】 前記イオン活性化装置は前記高周波数
    交流電界または高周波数交流電磁界を生成する装置であ
    ることを特徴とする請求項１８に記載の薄膜転移方法。
  28. 【請求項２８】 前記イオン活性化装置は紫外線、Ｘ線
    またはレーザー光を生成する高エネルギー光線活性化装
    置であることを特徴とする請求項１８に記載の薄膜転移
    方法。
  29. 【請求項２９】 前記イオン活性化装置は加熱装置であ
    ることを特徴とする請求項１８に記載の薄膜転移方法。
  30. 【請求項３０】 前記加熱装置を以って前記最高イオン
    注入温度と前記最低イオン注入温度との間の温度状態で
    前記結合構造に対しアニ―ル処理を施すことを特徴とす
    る請求項２９に記載の薄膜転移方法。
  31. 【請求項３１】 薄膜内に少なくとも一層のイオン分離
    層を形成するためにイオン注入処理を施す段階と、 分離膜を形成し、その後前記薄膜を分離するために前記
    薄膜を高周波数交流電界または高周波数交流電磁界に置
    く段階とからなる薄膜分離方法。
  32. 【請求項３２】 前記薄膜はＡｌ２Ｏ３、ＳｒＴｉ
    Ｏ３、ＬａＡＬＯ３、ＳｉＯ２または絶縁酸化基板から
    なることを特徴とする請求項３１に記載の薄膜分離方
    法。
  33. 【請求項３３】 前記供給基板はＳｉ、Ｇｅ、ＳｉＧ
    ｅ、半導体、またはＩＩ−ＶＩ若しくはＩＩＩ−Ｖ化合
    物の半導体基板からなることを特徴とする請求項３１に
    記載の薄膜分離方法。
  34. 【請求項３４】 前記イオン分離層は前記薄膜の水平表
    面と平行することを特徴とする請求項３１に記載の薄膜
    分離方法。
  35. 【請求項３５】 前記イオン分離層は前記薄膜の水平表
    面と垂直することを特徴とする請求項３１に記載の薄膜
    分離方法。
  36. 【請求項３６】 前記イオン注入処理はプラズマ堆積イ
    オン注入処理または段階毎に異なる温度状態で施される
    段階式イオン注入処理のような標準イオン注入処理であ
    ることを特徴とする請求項３１に記載の薄膜分離方法。
  37. 【請求項３７】 前記イオン注入処理に用いられるイオ
    ンは水素イオン、酸素イオン、窒素イオン、フッ素イオ
    ン、塩素イオン、ヘリウムイオン、ネオンイオンまたは
    これらのガスの分子イオンであることを特徴とする請求
    項３１に記載の薄膜分離方法。
  38. 【請求項３８】 前記高周波数交流電界または高周波数
    交流電磁界はマイクロ波フィールド、高周波フィールド
    または誘導電対フィールドであることを特徴とする請求
    項３１に記載の薄膜分離方法。
JP2000344701A 2000-02-25 2000-11-13 薄膜転移及び薄膜分離方法 Pending JP2001244444A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW089103407A TW452866B (en) 2000-02-25 2000-02-25 Manufacturing method of thin film on a substrate
TW89103407 2000-02-25

Publications (1)

Publication Number Publication Date
JP2001244444A true JP2001244444A (ja) 2001-09-07

Family

ID=21658911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000344701A Pending JP2001244444A (ja) 2000-02-25 2000-11-13 薄膜転移及び薄膜分離方法

Country Status (3)

Country Link
US (1) US6486008B1 (ja)
JP (1) JP2001244444A (ja)
TW (1) TW452866B (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343946A (ja) * 2001-03-16 2002-11-29 Canon Inc 半導体膜及びその製造方法
JP2004260170A (ja) * 2003-02-27 2004-09-16 Sharp Corp 結晶シリコンダイアレイ、および、基板への結晶シリコン薄膜のアセンブル方法
JP2005159350A (ja) * 2003-11-20 2005-06-16 Hewlett-Packard Development Co Lp 多層の記憶構造を形成する方法、クロスポイントメモリ構造、並びにメモリスタック
JP2006210898A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP2006210899A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP2006210900A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
WO2007074551A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
WO2007074550A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
WO2007074552A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
WO2007094232A1 (ja) * 2006-02-16 2007-08-23 Shin-Etsu Chemical Co., Ltd. Ｓｏｉ基板の製造方法
JP2009177154A (ja) * 2007-12-27 2009-08-06 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法、および半導体装置の作製方法
WO2010055857A1 (ja) * 2008-11-12 2010-05-20 信越化学工業株式会社 Ｓｏｉ基板の作製方法
JP2011524641A (ja) * 2008-06-20 2011-09-01 天錫 李 薄膜製造方法
JP2012517123A (ja) * 2009-02-04 2012-07-26 マイクロン テクノロジー， インク． 半導体材料の製造
DE112010000688T5 (de) 2009-01-29 2012-11-15 Murata Manufacturing Co. Ltd. Verfahren zur Herstellung elnes Verbundsubstrats
JP2015525964A (ja) * 2012-06-26 2015-09-07 ソイテックＳｏｉｔｅｃ 層を転写するためのプロセス

Families Citing this family (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100529742B1 (ko) * 2000-08-01 2005-11-17 존 울프 인터내셔날 인코포레이티드 기판상의 박막 제조 방법
US6956268B2 (en) * 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US7045878B2 (en) * 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
DE10128719A1 (de) * 2001-06-13 2002-12-19 Muehlbauer Ernst Gmbh & Co Kg Zahnärztlicher Abformlöffel
US6875671B2 (en) * 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US6638835B2 (en) * 2001-12-11 2003-10-28 Intel Corporation Method for bonding and debonding films using a high-temperature polymer
US6746902B2 (en) * 2002-01-31 2004-06-08 Sharp Laboratories Of America, Inc. Method to form relaxed sige layer with high ge content
WO2003103026A1 (en) * 2002-06-03 2003-12-11 Tien-Hsi Lee Methods for transferring a layer onto a substrate
FR2845518B1 (fr) * 2002-10-07 2005-10-14 Commissariat Energie Atomique Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur
DE60310026D1 (de) * 2003-01-24 2007-01-11 St Microelectronics Srl Pipeline Analog-Digital-Wandler mit Korrektion von Verstärkungsfehlern zwischen den Stufen
US7399681B2 (en) * 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7198974B2 (en) * 2003-03-05 2007-04-03 Micron Technology, Inc. Micro-mechanically strained semiconductor film
US6911379B2 (en) * 2003-03-05 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming strained silicon on insulator substrate
US6949451B2 (en) * 2003-03-10 2005-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. SOI chip with recess-resistant buried insulator and method of manufacturing the same
US6902962B2 (en) * 2003-04-04 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-on-insulator chip with multiple crystal orientations
US7041575B2 (en) * 2003-04-29 2006-05-09 Micron Technology, Inc. Localized strained semiconductor on insulator
US7115480B2 (en) * 2003-05-07 2006-10-03 Micron Technology, Inc. Micromechanical strained semiconductor by wafer bonding
US6864149B2 (en) * 2003-05-09 2005-03-08 Taiwan Semiconductor Manufacturing Company SOI chip with mesa isolation and recess resistant regions
US7273788B2 (en) * 2003-05-21 2007-09-25 Micron Technology, Inc. Ultra-thin semiconductors bonded on glass substrates
US7662701B2 (en) 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7008854B2 (en) * 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US7439158B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Strained semiconductor by full wafer bonding
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
EP1652230A2 (fr) * 2003-07-29 2006-05-03 S.O.I.Tec Silicon on Insulator Technologies Procede d' obtention d' une couche mince de qualite accrue par co-implantation et recuit thermique
US7153753B2 (en) 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
US6902965B2 (en) 2003-10-31 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Strained silicon structure
CN100342486C (zh) * 2003-12-24 2007-10-10 联合晶圆公司 一种在基板上转移制作薄膜的方法
US6992025B2 (en) * 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
CN1672883A (zh) * 2004-03-23 2005-09-28 富士胶片株式会社 切割聚合物膜的方法
US7418640B2 (en) * 2004-05-28 2008-08-26 Synopsys, Inc. Dynamically reconfigurable shared scan-in test architecture
US7279400B2 (en) * 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
US20100112780A1 (en) * 2005-07-12 2010-05-06 The Arizona Board Of Regents, A Body Corporate Acting On Behalf Of Arizona State University Microwave-Induced Ion Cleaving and Patternless Transfer of Semiconductor Films
US20080311686A1 (en) * 2005-08-03 2008-12-18 California Institute Of Technology Method of Forming Semiconductor Layers on Handle Substrates
US7268051B2 (en) * 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
JP2007174335A (ja) * 2005-12-22 2007-07-05 Fuji Xerox Co Ltd 画像読取装置および画像読取装置における電子文書作成方法および電子文書作成プログラム
JP5064692B2 (ja) * 2006-02-09 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
US7544584B2 (en) 2006-02-16 2009-06-09 Micron Technology, Inc. Localized compressive strained semiconductor
US20070264796A1 (en) * 2006-05-12 2007-11-15 Stocker Mark A Method for forming a semiconductor on insulator structure
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
US7579654B2 (en) * 2006-05-31 2009-08-25 Corning Incorporated Semiconductor on insulator structure made using radiation annealing
US8962447B2 (en) * 2006-08-03 2015-02-24 Micron Technology, Inc. Bonded strained semiconductor with a desired surface orientation and conductance direction
JP4820801B2 (ja) * 2006-12-26 2011-11-24 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
TWI469252B (zh) * 2007-07-20 2015-01-11 Tien Hsi Lee 薄膜製造方法
JP5442224B2 (ja) * 2007-07-23 2014-03-12 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
JP2009105315A (ja) * 2007-10-25 2009-05-14 Shin Etsu Chem Co Ltd 半導体基板の製造方法
US20090179160A1 (en) * 2008-01-16 2009-07-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate manufacturing apparatus
US8178419B2 (en) 2008-02-05 2012-05-15 Twin Creeks Technologies, Inc. Method to texture a lamina surface within a photovoltaic cell
US9095837B2 (en) 2008-06-18 2015-08-04 Broad of Trustees of the University of Arkansas Renewable resource-based metal oxide-containing materials and applications of the same
US8790615B2 (en) * 2008-06-18 2014-07-29 Board Of Trustees Of The University Of Arkansas Methods of synthesizing carbon-magnetite nanocomposites from renewable resource materials and application of same
US20110171108A1 (en) * 2008-06-18 2011-07-14 Board Of Trustees Of The University Of Arkansas Microwave-assisted synthesis of nanodiamonds from tannin, lignin, asphalt, and derivatives
US9643165B2 (en) 2008-06-18 2017-05-09 Board Of Trustees Of The University Of Arkansas Doped-carbon composites, synthesizing methods and applications of the same
US8753603B2 (en) * 2008-06-18 2014-06-17 Board Of Trustees Of The University Of Arkansas Microwave-assisted synthesis of carbon nanotubes from tannin, lignin, and derivatives
US8920688B2 (en) * 2008-06-18 2014-12-30 Board Of Trustees Of The University Of Arkansas Microwave-assisted synthesis of transition metal phosphide
US8647512B2 (en) * 2008-06-18 2014-02-11 Board Of Trustees Of The University Of Arkansas Use of magnetic carbon composites from renewable resource materials for oil spill clean up and recovery
US8574337B2 (en) 2008-06-18 2013-11-05 Board Of Trustees Of The University Of Arkansas Renewable resource-based metal-containing materials and applications of the same
WO2009155417A1 (en) * 2008-06-18 2009-12-23 Board Of Trustees Of The University Of Arkansas Microwave-assisted synthesis of carbon and carbon-metal composites from lignin, tannin and asphalt derivatives and applications of same
JP2010278337A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないｓｏｓ基板
JP2010278338A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 界面近傍における欠陥密度が低いｓｏｓ基板
US8148237B2 (en) 2009-08-07 2012-04-03 Varian Semiconductor Equipment Associates, Inc. Pressurized treatment of substrates to enhance cleaving process
JP5565768B2 (ja) * 2009-10-23 2014-08-06 独立行政法人日本原子力研究開発機構 基板加工方法および半導体装置の製造方法
US8299860B2 (en) * 2010-02-04 2012-10-30 Honeywell International Inc. Fabrication techniques to enhance pressure uniformity in anodically bonded vapor cells
US7935612B1 (en) 2010-02-05 2011-05-03 International Business Machines Corporation Layer transfer using boron-doped SiGe layer
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8435804B2 (en) * 2010-12-29 2013-05-07 Gtat Corporation Method and apparatus for forming a thin lamina
US8268645B2 (en) 2010-12-29 2012-09-18 Twin Creeks Technologies, Inc. Method and apparatus for forming a thin lamina
US8173452B1 (en) 2010-12-29 2012-05-08 Twin Creeks Technologies, Inc. Method to form a device by constructing a support element on a thin semiconductor lamina
US8536448B2 (en) 2010-12-29 2013-09-17 Gtat Corporation Zener diode within a diode structure providing shunt protection
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
US8916954B2 (en) 2012-02-05 2014-12-23 Gtat Corporation Multi-layer metal support
US8841161B2 (en) 2012-02-05 2014-09-23 GTAT.Corporation Method for forming flexible solar cells
US9336989B2 (en) * 2012-02-13 2016-05-10 Silicon Genesis Corporation Method of cleaving a thin sapphire layer from a bulk material by implanting a plurality of particles and performing a controlled cleaving process
US9329336B2 (en) 2012-07-06 2016-05-03 Micron Technology, Inc. Method of forming a hermetically sealed fiber to chip connection
US8785294B2 (en) 2012-07-26 2014-07-22 Gtat Corporation Silicon carbide lamina
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
US10662513B2 (en) 2016-07-26 2020-05-26 Verkko Biomedical, LLC Dynamic, non-homogenous shape memory alloys
TWI637481B (zh) 2017-11-29 2018-10-01 財團法人工業技術研究院 半導體結構、發光裝置及其製造方法
US11342498B2 (en) * 2018-01-08 2022-05-24 Integrated Silicon Solution (cayman) Inc. High density 3D magnetic random access memory (MRAM) cell integration using wafer cut and transfer
US10991617B2 (en) * 2018-05-15 2021-04-27 Applied Materials, Inc. Methods and apparatus for cleaving of semiconductor substrates
CN109904065B (zh) * 2019-02-21 2021-05-11 中国科学院上海微***与信息技术研究所 异质结构的制备方法
CN110718486B (zh) * 2019-10-17 2022-10-04 沈阳硅基科技有限公司 一种薄膜转移方法
CN114381808B (zh) * 2021-12-27 2023-03-28 济南晶正电子科技有限公司 微波加热制备复合薄膜的方法、复合薄膜及电子元器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343946A (ja) * 2001-03-16 2002-11-29 Canon Inc 半導体膜及びその製造方法
JP2004260170A (ja) * 2003-02-27 2004-09-16 Sharp Corp 結晶シリコンダイアレイ、および、基板への結晶シリコン薄膜のアセンブル方法
JP2005159350A (ja) * 2003-11-20 2005-06-16 Hewlett-Packard Development Co Lp 多層の記憶構造を形成する方法、クロスポイントメモリ構造、並びにメモリスタック
JP2006210899A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP2006210900A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
JP2006210898A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ
WO2007074551A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
WO2007074550A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
WO2007074552A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
WO2007094232A1 (ja) * 2006-02-16 2007-08-23 Shin-Etsu Chemical Co., Ltd. Ｓｏｉ基板の製造方法
JP2007220900A (ja) * 2006-02-16 2007-08-30 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
US7833878B2 (en) 2006-02-16 2010-11-16 Shin-Etsu Chemical Co., Ltd. Method for manufacturing SOI substrate
JP2009177154A (ja) * 2007-12-27 2009-08-06 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法、および半導体装置の作製方法
TWI508141B (zh) * 2007-12-27 2015-11-11 Semiconductor Energy Lab 半導體基板的製造方法和半導體裝置的製造方法
US7842583B2 (en) 2007-12-27 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
JP2011524641A (ja) * 2008-06-20 2011-09-01 天錫 李 薄膜製造方法
WO2010055857A1 (ja) * 2008-11-12 2010-05-20 信越化学工業株式会社 Ｓｏｉ基板の作製方法
US8563401B2 (en) 2008-11-12 2013-10-22 Shin-Etsu Chemical Co., Ltd. Method for fabricating SOI substrate
JP2010141305A (ja) * 2008-11-12 2010-06-24 Shin-Etsu Chemical Co Ltd Ｓｏｉ基板の作製方法
DE112010000688T5 (de) 2009-01-29 2012-11-15 Murata Manufacturing Co. Ltd. Verfahren zur Herstellung elnes Verbundsubstrats
US8764998B2 (en) 2009-01-29 2014-07-01 Murata Manufacturing Co., Ltd. Method for manufacturing composite substrate
DE112010000688B4 (de) 2009-01-29 2018-08-02 Murata Manufacturing Co., Ltd. Verfahren zur Herstellung elnes Verbundsubstrats
JP2012517123A (ja) * 2009-02-04 2012-07-26 マイクロン テクノロジー， インク． 半導体材料の製造
JP2015525964A (ja) * 2012-06-26 2015-09-07 ソイテックＳｏｉｔｅｃ 層を転写するためのプロセス

Also Published As

Publication number Publication date
TW452866B (en) 2001-09-01
US6486008B1 (en) 2002-11-26

Similar Documents

Publication Publication Date Title
JP2001244444A (ja) 薄膜転移及び薄膜分離方法
US6054363A (en) Method of manufacturing semiconductor article
CA2233096C (en) Substrate and production method thereof
US6100165A (en) Method of manufacturing semiconductor article
US6979630B2 (en) Method and apparatus for transferring a thin layer of semiconductor material
JP3257624B2 (ja) 半導体部材の製造方法
US6103597A (en) Method of obtaining a thin film of semiconductor material
JP3697106B2 (ja) 半導体基板の作製方法及び半導体薄膜の作製方法
CA2220600C (en) Method of manufacturing semiconductor article
US20030087503A1 (en) Process for production of semiconductor substrate
KR20090024220A (ko) 고순도 이온 샤워를 이용한 ｓｏｉ 구조의 제조
KR101952982B1 (ko) 복합 웨이퍼의 제조 방법
WO2001073848A1 (fr) Procede de production de plaquettes de liaison et plaquettes de liaison ainsi produites
JP2005109447A (ja) 応力を低減して層転位を介して緩和シリコン−ゲルマニウムを絶縁体上に作製する方法
JP2009130289A (ja) 貼り合わせ基板の製造方法
JP3697052B2 (ja) 基板の製造方法及び半導体膜の製造方法
KR100529742B1 (ko) 기판상의 박막 제조 방법
US20110207306A1 (en) Semiconductor structure made using improved ion implantation process
TW201807805A (zh) 一種在基板上製造薄膜的方法
JPH10200079A (ja) 半導体部材の製造方法および半導体部材
JP2002118242A (ja) 半導体部材の製造方法
TWI290342B (en) A method to fabricate a thin film on a substrate
JP3293766B2 (ja) 半導体部材の製造方法
Tan et al. Effect of annealing conditions on the formation of low-dose SIMOX structures implanted at 190 keV
JP2001291851A (ja) 半導体部材の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050621

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050920

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20051014

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061220

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070207

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070302