JP2006203091A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006203091A JP2006203091A JP2005014970A JP2005014970A JP2006203091A JP 2006203091 A JP2006203091 A JP 2006203091A JP 2005014970 A JP2005014970 A JP 2005014970A JP 2005014970 A JP2005014970 A JP 2005014970A JP 2006203091 A JP2006203091 A JP 2006203091A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- insulating film
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】縦構造のバイポーラトランジスタを用い、コレクタの電極取り出しを基板の裏面側で行うことで、バイポーラトランジスタのデバイス面積を縮小化するとともに高速動作化を可能とする。
【解決手段】バイポーラトランジスタ100とMOS型トランジスタ200とを同一基板10に搭載した半導体集積回路装置1であって、バイポーラトランジスタ100は、エミッタ層120、ベース層110、コレクタ層130が基板10主面に対して垂直方向に配列されたものからなり、ベース層110に接続されるベース取り出し電極111が基板10の主面側に設けられ、エミッタ層120に接続されるエミッタ取り出し電極121が基板10の主面側に設けられ、コレクタ層130に接続されるコレクタ取り出し電極131が基板10の主面とは反対の裏面側に設けられたものである。
【選択図】図1
【解決手段】バイポーラトランジスタ100とMOS型トランジスタ200とを同一基板10に搭載した半導体集積回路装置1であって、バイポーラトランジスタ100は、エミッタ層120、ベース層110、コレクタ層130が基板10主面に対して垂直方向に配列されたものからなり、ベース層110に接続されるベース取り出し電極111が基板10の主面側に設けられ、エミッタ層120に接続されるエミッタ取り出し電極121が基板10の主面側に設けられ、コレクタ層130に接続されるコレクタ取り出し電極131が基板10の主面とは反対の裏面側に設けられたものである。
【選択図】図1
Description
本発明は、セル面積を縮小することが容易な半導体集積回路装置およびその製造方法に関するものである。
バイポーラデバイスは高速動作が可能であるため、CMOSデバイスと混載させてBi−CMOSデバイスとして使用されている。また、バイポーラデバイスは電流の線形性(リニアリティー)が良いため、アナログの回路素子として広く使用されている。
通常のBi−CMOS構造を、図15の概略構成断面図によって説明する。
図15に示すように、半導体基板300にMOSトランジスタ形成領域とバイポーラトランジスタ形成領域とを分離する素子分離領域311が形成され、MOSトランジスタ形成領域には半導体基板300にソース・ドレイン領域321、322が形成されたMOSトランジスタ320が構成されている。またバイポーラトランジスタの形成領域には、半導体基板300に形成されたコレクタ層333の上部にベース層331が形成され、そのベース層331の上層にエミッタ層332が形成され、半導体基板300の表面側より、上記ベース層331、エミッタ層332、コレクタ層333に接続するベース取り出し電極334、エミッタ取り出し電極335、コレクタ取り出し電極336が形成されている。このため、バイポーラトランジスタ330のセル面積は、MOSトランジスタ320のセル面積と比較して広い面積が必要となっている。
また、SOI基板の絶縁層に形成した溝にコレクタを形成するとともに素子分離領域により分離されたSOI基板の第1のシリコン層にベース、エミッタを形成してバイポーラトランジスタを構成し、またSOI基板の絶縁層に形成した溝にバックゲートを形成するとともに上記素子分離領域により分離されたSOI基板の第2のシリコン層にソース・ドレイン領域を形成してバックゲート型MOSトランジスタを構成する技術が開示されている(例えば、特許文献1参照。)。この技術では、バイポーラトランジスタは縦構造となっているが、バイポーラトランジスタのコレクタを、SOI基板の絶縁層に形成した溝内に形成するという複雑な構造となっている。
また、バルクのシリコン基板の表面側にベース、エミッタが形成され、そのシリコン基板内部にコレクタが形成され、このコレクタに接続しかつシリコン基板の裏面側に達するように低抵抗領域が形成されたバイポーラトランジスタが開示されている(例えば、特許文献2参照。)。しかしながら、バイポーラトランジスタのコレクタの引き出し口は、ベースの引き出し口、エミッタの引き出し口と同様に、シリコン基板の表面側に形成され、各引き出し口には、ベース電極、エミッタ電極、コレクタ電極が形成されているため、バイポーラトランジスタのセル面積が大きくなっている。
解決しようとする問題点は、Bi−CMOS回路は、バイポーラトランジスタのセル面積をMOS型のトランジスタのセル面積と比較して小さくすることが困難なため、チップ面積を大幅に縮小させることが難しい点である。
本発明の半導体集積回路装置は、バイポーラトランジスタとMOS型トランジスタとを同一基板に搭載した半導体集積回路装置であって、前記バイポーラトランジスタは、エミッタ層、ベース層、コレクタ層が前記基板主面に対して垂直方向に配列されたものからなり、前記ベース層に接続されるベース取り出し電極が前記基板の主面側に設けられ、前記エミッタ層に接続されるエミッタ取り出し電極が前記基板の主面側に設けられ、前記コレクタ層に接続されるコレクタ取り出し電極が前記基板の主面とは反対の裏面側に設けられたことを最も主要な特徴とする。
本発明の半導体集積回路装置製造方法は、SOI基板のシリコン層のバイポーラトランジスタ形成領域にエミッタ層、ベース層、コレクタ層が前記SOI基板主面に対して垂直方向に配列されて垂直方向に駆動されるものからなるバイポーラトランジスタを形成するとともに、前記シリコン層のMOS型トランジスタ形成領域にMOS型トランジスタを形成する工程と、前記SOI基板の前記バイポーラトランジスタおよび前記MOS型トランジスタを形成した側に支持基板を固着する工程と、前記SOI基板の裏面を除去して前記SOI基板の埋め込み絶縁層を露出させる工程とを備えたことを最も主要な特徴とする。
本発明の半導体集積回路装置は、バイポーラトランジスタは、エミッタ層、ベース層、コレクタ層が基板主面に対して垂直方向に配列されたものからなるため、垂直方向に駆動できる方式となるので、デバイスの面積を大幅に縮小することができるという利点がある。さらに、エミッタ層、ベース層、コレクタ層の積層厚さを薄くすることで、バイポーラトランジスタ中のキャリア走行時間が短縮化されるので、高速動作が可能となるという利点がある。
本発明の半導体集積回路装置の製造方法は、SOI基板のバイポーラトランジスタおよびMOS型トランジスタを形成した側に支持基板を固着し、SOI基板の裏面を除去してSOI基板の埋め込み絶縁層を露出させるため、裏面側からバイポーラトランジスタのコレクタ層への電極取り出しが容易にできるという利点がある。また、埋め込み絶縁層上に絶縁膜を厚く形成することにより、裏面側の容量成分を大幅に低減することができるので、動作性能の高速化が図れる。この効果は、裏面側に形成される絶縁膜を誘電率の低いいわゆる低誘電率膜で形成することにより、より大きな容量低減効果が得られる。さらに、バイポーラトランジスタは、エミッタ層、ベース層、コレクタ層が基板主面に対して垂直方向に配列されたものからなるため、垂直方向に駆動できる方式となるので、デバイスの面積が大幅に縮小されたバイポーラトランジスタを製造することができるという利点がある。さらに、エミッタ層、ベース層、コレクタ層の積層厚さを薄くすることで、バイポーラトランジスタ中のキャリア走行時間が短縮化されるので、高速動作が可能なバイポーラトランジスタを製造することができるという利点がある。
バイポーラトランジスタとMOS型トランジスタとを同一基板上に搭載した半導体集積回路装置において、バイポーラトランジスタのデバイス面積を縮小化するとともに高速動作化を図るという目的を、縦構造のバイポーラトランジスタを用い、コレクタの電極取り出しを基板の裏面側で行うことで実現した。
本発明の半導体集積回路装置に係る第1実施例を、図1の概略構成断面図によって説明する。
図1に示すように、バイポーラトランジスタ100とMOS型トランジスタ200とを同一の基板10に搭載した半導体集積回路装置1である。上記基板10にはSOI(Silicon on insulator)基板が用いられ、SOI基板のシリコン層11にはバイポーラトランジスタ形成領域とMOS型トランジスタ形成領域とを分離する素子分離領域14が形成されている。上記シリコン層11のバイポーラトランジスタ形成領域には、バイポーラトランジスタ100が形成され、上記MOS型トランジスタ形成領域には、MOS型トランジスタ200が形成されている。なお、SOI基板は、シリコン層11と埋め込み絶縁層12の部分が基板10として用いられている。
上記バイポーラトランジスタ100は、バイポーラトランジスタ形成領域のシリコン層11の上層(基板10の主面側)に形成されたベース層110と、このベース層110の上層に形成されたエミッタ層120と、上記ベース層110の下層に接合するコレクタ層130とから構成されている。したがって、バイポーラトランジスタ100は、上記エミッタ層120、ベース層110およびコレクタ層130が上記基板10の主面(表面)に対して垂直方向に、かつ上記シリコン層11中に形成されたものからなる。
また、上記MOS型トランジスタ200には、MOS型トランジスタ形成領域のシリコン層11上(基板10の主面側)に形成されたゲート絶縁膜211を介してゲート電極212が設けられていて、また上記ゲート電極212両側のシリコン層11には低濃度拡散層領域(Extension/Halo領域)213、214をそれぞれに介してソース・ドレイン領域215、216が形成されている。したがって、MOS型トランジスタ200は、ゲート絶縁膜211、ゲート電極212、低濃度拡散層領域(Extension/Halo領域)213、214およびソース・ドレイン領域215、216とからなる。
また、シリコン層11上には、上記バイポーラトランジスタ100、MOS型トランジスタ200を被覆するエッチング停止層21が形成され、さらに層間絶縁膜22が形成されている。上記エッチング停止層21は、例えば窒化シリコン膜で形成されている。
この層間絶縁膜22には上記ベース層110に接続されるベース取り出し電極111が形成されている。この接続は、上記ベース層110上に形成されたシリサイド層112を介してなされている。同様に、層間絶縁膜22には上記エミッタ層120に接続されるエミッタ取り出し電極121が形成されている。この接続は、上記エミッタ層120上に形成されたシリサイド層122を介してなされている。また、上記ベース取り出し電極111、エミッタ取り出し電極121には、それぞれに配線31、配線32が接続されている。
また、上記層間絶縁膜22には、上記ソース・ドレイン領域215、216のそれぞれに接続するソース・ドレイン電極217、218が形成されている。この接続は、上記ソース・ドレイン領域215、216上に形成されたシリサイド層219、220を介してなされている。さらに、上記ソース・ドレイン電極217、218には、それぞれに配線33、34が形成されている。また、ゲート電極212上にもシリサイド層221が形成されていてもよい。
さらに各配線31、32、配線33、34を埋め込むように層間絶縁膜23が形成されている。
さらに層間絶縁膜23上に多層配線を構成する場合には、通常の多層配線技術により、層間絶縁膜に配線およびプラグを形成することで構成される。
一方、基板10の裏面側には、層間絶縁膜24が形成されている。
上記層間絶縁膜24には上記コレクタ層130に接続されるコレクタ取り出し電極131が形成されている。この接続は、上記コレクタ層130の下面側(図面においてシリコン層11の下面側)に形成されたシリサイド層132を介してなされている。また、上記コレクタ取り出し電極131には、配線41が接続されている。さらに、層間絶縁膜24面には上記配線41を埋め込むように層間絶縁膜25が形成されている。
さらに層間絶縁膜25上に多層配線を構成する場合には、通常の多層配線技術により、層間絶縁膜に配線およびプラグを形成することで構成される。
そして、上記基板10の主面側を被覆するように絶縁膜51が形成され、その絶縁膜51上に接着層52を介して支持基板53が形成されている。また、基板10の裏面側の層間絶縁膜25面には絶縁膜61が形成されている。
上記半導体集積回路装置1では、バイポーラトランジスタ100が基板の主面に対して垂直方向に、エミッタ層120と、ベース層110と、コレクタ層130とが配列された縦構造を成しており、表面側にエミッタ取り出し部となるエミッタ取り出し電極122、ベース取り出し部となるベース取り出し電極112が形成されている。また基板10の裏面側にコレクタ取り出し部となるコレクタ取り出し電極132が形成されているので、基板10の主面に対して垂直方向に駆動させるものとなっている。したがって、従来は基板10の主面側に形成していたコレクタ取り出し電極を基板10の裏面側に配置することにより、基板10の主面側にコレクタ取り出し部を形成する領域が不要となる分だけ、バイポーラトランジスタ形成領域の縮小化が可能になる。また、SOI基板のシリコン層11にバイポーラトランジスタのエミッタ層120、ベース層110、コレクタ層130が積層される状態に形成されていることから、シリコン層11の厚さを適切に薄くすることにより、バイポーラトランジスタ100中のキャリア走行時間を短縮することができるので、さらに高速動作が可能になる。
また、上記埋め込み絶縁層12面に層間絶縁膜24が形成されることから、埋め込み絶縁層12のみの場合と比較して容量成分を大幅に低減することができる。さらに、上記層間絶縁膜24に、有機絶縁膜や、炭素、窒素、フッ素等含有するシリコン酸化膜、さらにポーラスな有機、無機絶縁膜等、比誘電率が3.9以下のいわゆる低誘電率膜を採用することにより、容量の低減効果は、さらに高めることができる。
次に、本発明の半導体集積回路装置の製造方法に係る第1実施例を、図2および図3の製造工程断面図によって説明する。
図2(1)に示すように、バイポーラトランジスタ100とMOS型トランジスタ200とを搭載した基板10を用意する。上記基板10にはSOI(Silicon on insulator)基板が用いられ、SOI基板のシリコン層11にはバイポーラトランジスタ形成領域とMOS型トランジスタ形成領域とを分離する素子分離領域14が形成されている。この素子分離領域14は、例えばSTI(Shallow Trench Isolation)構造で形成されている。上記シリコン層11のバイポーラトランジスタ形成領域には、バイポーラトランジスタ100が形成され、上記MOS型トランジスタ形成領域には、MOS型トランジスタ200が形成されている。
上記バイポーラトランジスタ100は、バイポーラトランジスタ形成領域のシリコン層11の上層(基板10の主面側)に形成されたベース層110と、このベース層110の上層に形成されたエミッタ層120と、上記ベース層110の下層に接合するコレクタ層130とから構成されている。したがって、バイポーラトランジスタ100は、上記エミッタ層120、ベース層110およびコレクタ層130が上記基板10の主面(表面)に対して垂直方向に、かつ上記シリコン層11中に形成されたものからなる。
また、上記MOS型トランジスタ200には、MOS型トランジスタ形成領域のシリコン層11上(基板10の主面側)に形成されたゲート絶縁膜211を介してゲート電極212が設けられていて、また上記ゲート電極212両側のシリコン層11には低濃度拡散層領域(Extension/Halo領域)213、214をそれぞれに介してソース・ドレイン領域215、216が形成されている。したがって、MOS型トランジスタ200は、ゲート絶縁膜211、ゲート電極212、低濃度拡散層領域(Extension/Halo領域)213、214およびソース・ドレイン領域215、216とからなる。
さらに、上記ベース層110上、エミッタ層120上、ソース・ドレイン領域215、216上には、それぞれに、シリサイド層112、122、219、220が形成されている。なお、図面では、一つのMOS型トランジスタを記載したが、このMOS型トランジスタは、PMOSトランジスタおよびNMOSトランジスタで構成されるCMOS型トランジスタとすることもできる。またゲート電極212上にもシリサイド層221が形成されていてもよい。
上記バイポーラトランジスタ100とMOS型トランジスタ200とはどちらから作ってもよいが、一般的には熱処理に対して感度の高いMOS型トランジスタ200をバイポーラトランジスタ100の形成後に作製することが好ましい。また、SOI基板を使用する理由としては、SOI基板を薄膜化する際のエッチングストッパーとして、埋め込み絶縁層12〔例えば、埋め込み酸化膜(BOX:buried oxide)〕を利用するためである。
また、シリコン層11にSTI構造の素子分離領域14を形成した後、npnバイポーラトランジスタを形成する場合には、埋め込み絶縁層12上のシリコン層11にn型不純物、p型不純物、n型不純物のイオン注入を行って、n型のコレクタ層130、p型のベース層110、n型のエミッタ層120を形成することでnpnバイポーラトランジスタ100を作製する。その後、MOS型トランジスタ200の低濃度拡散層領域(Extension/Halo領域)213、214およびソース・ドレイン領域215、216を形成して、MOS型トランジスタを形成する。また、コンタクト抵抗を下げるためのシリサイド層112、122、219、220はバイポーラトランジスタ形成領域およびMOS型トランジスタ形成領域にて同時に形成する。シリサイド化の金属材料としては、ニッケル(Ni)、コバルト(Co)、チタン(Ti)等を用いることができ、低温形成の点ではニッケルシリサイド(NiSi)を形成することが好ましい。その後、コンタクトエッチングを停止させるためのエッチング停止層21を例えば窒化シリコン膜で形成する。
次に、図2(2)に示すように、基板10の主面側に層間絶縁膜22を形成する。続いて通常のコンタクト形成プロセスによって、層間絶縁膜22に接続孔を形成した後、タングステン(W)等の導電性材料によるベース層110にシリサイド層112を介して接続するベース取り出し電極111、エミッタ層120にシリサイド層122を介して接続するエミッタ取り出し電極121、ソース・ドレイン領域115、116にシリサイド層119、120を介して接続するソース・ドレイン電極217、218を形成する。さらに、層間絶縁膜22上に層間絶縁膜23を形成し、例えば溝配線技術によって、各電極に接続する配線31、32、配線33、34を形成する。この配線31〜34は、溝配線で形成される場合には、例えば配線材料に銅もしくは銅合金を用いることができる。当然、上記配線31〜34は層間絶縁膜22上に形成される通常の配線構造を採ることもでき、この場合には、タングステン(W)等の高融点金属、アルミニウム等を用いることができる。なお、図面では、配線層が一層の状態しか示していないが、通常の多層配線技術を用いて多層配線化も可能である。さらに、層間絶縁膜23上に絶縁膜51を形成する。
次に、図2(3)に示すように、SOI基板の裏面を除去する際における機械的強度を確保するため、絶縁膜51上に接着層52を介して支持基板53を接着する。上記接着層52には、例えば、ポリイミド、ベンゾシクロブテン(BCB)、ポリアリールエーテルのような樹脂を用いることができ、上記支持基板53にはシリコン基板、酸化シリコン基板等を用いることができる。
その後、図3(4)に示すように、上記基板10を反転させる。そして、SOI基板の埋め込み絶縁層12をストッパとして用いて、SOI基板の裏面側(シリコン層11とは反対側)の支持基板13を埋め込み絶縁層12が露出するまで除去する。この除去工程は、例えば研磨もしくはエッチング(例えば、ウエットエッチング)により行うことができる。
その結果、図3(5)に示すように、SOI基板の埋め込み絶縁層12をストッパとして利用して除去の選択比を取ることにより精度よく埋め込み絶縁層12で除去加工を停止することができる。通常、SOI基板の支持基板となる部分(除去される部分)はシリコンで形成され、埋め込み絶縁層12は酸化シリコンで形成されているため、除去加工をエッチングで行っても、研磨で行っても精度良く埋め込み絶縁層12表面で除去加工を停止させることができる。
次に、図3(6)に示すように、上記埋め込み絶縁層12上に層間絶縁膜24を形成する。次いで、通常のコンタクト形成プロセスによって、層間絶縁膜24に接続孔を形成した後、タングステン(W)等の導電性材料によるコレクタ取り出し電極131を形成する。その際、コンタクト部のコレクタ層130表面をシリサイド化してシリサイド層132を形成しておくことが好ましい。さらに、層間絶縁膜24上に層間絶縁膜25を形成し、例えば溝配線技術によって、コレクタ取り出し電極131に接続する配線41を形成する。この配線41は、溝配線で形成される場合には、例えば配線材料に銅もしくは銅合金を用いることができる。当然、上記配線41は層間絶縁膜24上に形成される通常の配線構造を採ることもでき、この場合には、タングステン(W)等の高融点金属、アルミニウム等を用いることができる。なお、図面では、配線層が一層の状態しか示していないが、通常の多層配線技術を用いて多層配線化も可能である。さらに、層間絶縁膜25上に絶縁膜61を形成する。
また、コレクタとの接続部分の抵抗を下げるため、上記シリサイド層132を形成する代わりに、図4に示すように、コレクタ層130を形成する際に、埋め込み絶縁層12側にコレクタ層130と同一導電型の不純物を高濃度に導入して高濃度領域133を形成してもよい。
次に、本発明の半導体集積回路装置に係る第2実施例を、図5の概略構成断面図によって説明する。第2実施例は、前記第1実施例において、バイポーラトランジスタ100のベース層110をシリコンゲルマニウム(SiGe)層または炭素を含むシリコンゲルマニウム(SiGeC)層で形成したものである。
図5に示すように、バイポーラトランジスタ100のベース層110は、シリコンゲルマニウム(SiGe)層または炭素を含むシリコンゲルマニウム(SiGeC)層で形成されている。その他の構成は、前記第1実施例と同様である。
すなわち、バイポーラトランジスタ100とMOS型トランジスタ200とを同一の基板10に搭載した半導体集積回路装置2である。上記基板10には、シリコン層の上層の一部にシリコンゲルマニウム(SiGe)層15(または炭素を含むシリコンゲルマニウム(SiGeC)層)を形成したSOI(Silicon on insulator)基板が用いられ、SOI基板のシリコン層11にはバイポーラトランジスタ形成領域とMOS型トランジスタ形成領域とを分離する素子分離領域14が形成されている。上記シリコン層11のバイポーラトランジスタ形成領域には、バイポーラトランジスタ100が形成され、上記MOS型トランジスタ形成領域には、MOS型トランジスタ200が形成されている。なお、SOI基板は、シリコン層11と埋め込み絶縁層12の部分が基板10として用いられている。
上記バイポーラトランジスタ100は、バイポーラトランジスタ形成領域のシリコンゲルマニウム層15に形成されたベース層110と、このベース層110の上層に形成されたエミッタ層120と、上記ベース層110の下層に接合するコレクタ層130とから構成されている。したがって、バイポーラトランジスタ100は、上記エミッタ層120、ベース層110およびコレクタ層130が上記基板10の主面(表面)に対して垂直方向に、かつ上記シリコンゲルマニウム層15およびシリコン層11中に形成されたものからなる。
また、上記MOS型トランジスタ200には、MOS型トランジスタ形成領域のシリコン層11上(基板10の主面側)に形成されたゲート絶縁膜211を介してゲート電極212が設けられていて、また上記ゲート電極212両側のシリコン層11には低濃度拡散層領域(Extension/Halo領域)213、214をそれぞれに介してソース・ドレイン領域215、216が形成されている。したがって、MOS型トランジスタ200は、ゲート絶縁膜211、ゲート電極212、低濃度拡散層領域(Extension/Halo領域)213、214およびソース・ドレイン領域215、216とからなる。
また、シリコン層11上には、上記バイポーラトランジスタ100、MOS型トランジスタ200を被覆するエッチング停止層21が形成され、さらに層間絶縁膜22が形成されている。上記エッチング停止層21は、例えば窒化シリコン膜で形成されている。
この層間絶縁膜22には上記ベース層110に接続されるベース取り出し電極111が形成されている。この接続は、上記ベース層110上に形成されたシリサイド層112を介してなされている。同様に、層間絶縁膜22には上記エミッタ層120に接続されるエミッタ取り出し電極121が形成されている。この接続は、上記エミッタ層120上に形成されたシリサイド層122を介してなされている。また、上記ベース取り出し電極111、エミッタ取り出し電極121には、それぞれに配線31、配線32が接続されている。
また、上記層間絶縁膜22には、上記ソース・ドレイン領域215、216のそれぞれに接続するソース・ドレイン電極217、218が形成されている。この接続は、上記ソース・ドレイン領域215、216上に形成されたシリサイド層219、220を介してなされている。さらに、上記ソース・ドレイン電極217、218には、それぞれに配線33、34が形成されている。また、ゲート電極212上にもシリサイド層221が形成されていてもよい。
さらに各配線31、32、配線33、34を埋め込むように層間絶縁膜23が形成されている。
さらに層間絶縁膜23上に多層配線を構成する場合には、通常の多層配線技術により、層間絶縁膜に配線およびプラグを形成することで構成される。
一方、基板10の裏面側には、層間絶縁膜24が形成されている。
上記層間絶縁膜24には上記コレクタ層130に接続されるコレクタ取り出し電極131が形成されている。この接続は、上記コレクタ層130の下面側(図面においてシリコン層11の下面側)に形成されたシリサイド層132を介してなされている。また、上記コレクタ取り出し電極131には、配線41が接続されている。さらに、層間絶縁膜24面には上記配線41を埋め込むように層間絶縁膜25が形成されている。
さらに層間絶縁膜25上に多層配線を構成する場合には、通常の多層配線技術により、層間絶縁膜に配線およびプラグを形成することで構成される。
上記半導体集積回路装置2は、バイポーラトランジスタ100のベース層110をシリコンゲルマニウム層15で形成したことから、シリコン層11からなるコレクタ層130とバンドオフセット(Valence band:価電子帯)が形成できるため、エミッタ接地電流増幅率βを大きくさせることができる。さらにベース濃度を高濃度にしてかつ薄膜化できるため高速化が可能となる。また、上下間を適切に薄膜化することで、バイポーラトランジスタ100中のキャリア走行時間を短縮化でき、さらに高速動作が可能となる。
次に、本発明の半導体集積回路装置に係る第3実施例を、図6の概略構成断面図によって説明する。第3実施例は、前記第3実施例において、MOS型トランジスタ200のソース・ドレイン領域215、216にストレッサーとしてシリコンゲルマニウム(SiGe)層を導入することで、歪シリコントランジスタを形成したものである。
図6に示すように、MOS型トランジスタ200のソース・ドレイン領域215、216にストレッサーとしてシリコンゲルマニウム(SiGe)層16を導入することで、歪シリコントランジスタとしたものである。その他の構成は、前記第3実施例と同様である。
すなわち、バイポーラトランジスタ100とMOS型トランジスタ200とを同一の基板10に搭載した半導体集積回路装置3である。上記基板10には、シリコン層の上層にシリコンゲルマニウム(SiGe)層15(または炭素を含むシリコンゲルマニウム(SiGeC)層)を形成したSOI(Silicon on insulator)基板が用いられ、SOI基板のシリコン層11にはバイポーラトランジスタ形成領域とMOS型トランジスタ形成領域とを分離する素子分離領域14が形成されている。上記シリコン層11のバイポーラトランジスタ形成領域には、バイポーラトランジスタ100が形成され、上記MOS型トランジスタ形成領域には、MOS型トランジスタ200が形成されている。なお、SOI基板は、シリコン層11と埋め込み絶縁層12の部分が基板10として用いられている。
上記バイポーラトランジスタ100は、バイポーラトランジスタ形成領域のシリコンゲルマニウム層15に形成されたベース層110と、このベース層110の上層に形成されたエミッタ層120と、上記ベース層110の下層に接合するコレクタ層130とから構成されている。したがって、バイポーラトランジスタ100は、上記エミッタ層120、ベース層110およびコレクタ層130が上記基板10の主面(表面)に対して垂直方向に、かつ上記シリコンゲルマニウム層15およびシリコン層11中に形成されたものからなる。
また、上記MOS型トランジスタ200には、MOS型トランジスタ形成領域のシリコンゲルマニウム層15上(基板10の主面側)に形成されたゲート絶縁膜211を介してゲート電極212が設けられていて、また上記ゲート電極212両側のシリコンゲルマニウム層15には低濃度拡散層領域(Halo領域)213、214をそれぞれに介してソース・ドレイン領域215、216が形成されている。したがって、MOS型トランジスタ200は、ゲート絶縁膜211、ゲート電極212、低濃度拡散層領域(Extension/Halo領域)213、214およびソース・ドレイン領域215、216とからなる。
また、シリコン層11上には、上記バイポーラトランジスタ100、MOS型トランジスタ200を被覆するエッチング停止層21が形成され、さらに層間絶縁膜22が形成されている。上記エッチング停止層21は、例えば窒化シリコン膜で形成されている。
この層間絶縁膜22には上記ベース層110に接続されるベース取り出し電極111が形成されている。この接続は、上記ベース層110上に形成されたシリサイド層112を介してなされている。同様に、層間絶縁膜22には上記エミッタ層120に接続されるエミッタ取り出し電極121が形成されている。この接続は、上記エミッタ層120上に形成されたシリサイド層122を介してなされている。また、上記ベース取り出し電極111、エミッタ取り出し電極121には、それぞれに配線31、配線32が接続されている。
また、上記層間絶縁膜22には、上記ソース・ドレイン領域215、216のそれぞれに接続するソース・ドレイン電極217、218が形成されている。この接続は、上記ソース・ドレイン領域215、216上に形成されたシリサイド層219、220を介してなされている。さらに、上記ソース・ドレイン電極217、218には、それぞれに配線33、34が形成されている。また、ゲート電極212上にもシリサイド層221が形成されていてもよい。
さらに各配線31、32、配線33、34を埋め込むように層間絶縁膜23が形成されている。
さらに層間絶縁膜23上に多層配線を構成する場合には、通常の多層配線技術により、層間絶縁膜に配線およびプラグを形成することで構成される。
一方、基板10の裏面側には、層間絶縁膜24が形成されている。
上記層間絶縁膜24には上記コレクタ層130に接続されるコレクタ取り出し電極131が形成されている。この接続は、上記コレクタ層130の下面側(図面においてシリコン層11の下面側)に形成されたシリサイド層132を介してなされている。また、上記コレクタ取り出し電極131には、配線41が接続されている。さらに、層間絶縁膜24面には上記配線41を埋め込むように層間絶縁膜25が形成されている。
さらに層間絶縁膜25上に多層配線を構成する場合には、通常の多層配線技術により、層間絶縁膜に配線およびプラグを形成することで構成される。
上記半導体集積回路装置3は、トランジスタのソースドレイン領域215、216にストレッサーとしてシリコンゲルマニウム層15を導入したことで、歪シリコン(Si)トランジスタを形成することができ、特にPMOSトランジスタを高速動作にできる。このシリコンゲルマニウム層15の導入により、さらに高速高機能なBi−CMOSデバイスを形成することができる。上記シリコンゲルマニウム層15は、バイポーラトランジスタ形成領域とMOS型トランジスタ形成領域とに同時に形成することもできるが、それぞれの領域に最適な膜厚、ゲルマニウム濃度等にして形成することもできる。
上記実施例4の構成においては、MOS型トランジスタのソース・ドレイン領域215、216のみ、シリコンゲルマニウム層15を導入することも可能である。
次に、本発明の半導体集積回路装置の製造方法に係る第2実施例を、図7の製造工程断面図によって説明する。図7では、バイポーラトランジスタ形成領域およびMOS型トランジスタ形成領域の両方にシリコンゲルマニウム層を導入する製造方法を示す。
図7(1)に示すように、SOI基板からなる基板10のシリコン層11に素子分離領域14を形成する。この素子分離領域14の形成方法は、例えば、通常のSTI(Shallow Trench Isolation)の形成方法によることができる。
まず、MOS型トランジスタ形成領域において、シリコン層11上にゲート絶縁膜211を介してゲート電極212を形成する。次いで、上記ゲート電極212両側のシリコン層11に低濃度拡散層領域(Halo領域)213、214を形成する。次いで、ゲート電極212の両側にサイドウォール絶縁膜231を形成する。このサイドウォール絶縁膜231は、通常のゲートサイドウォールを形成する技術によることができる。すなわち、サイドウォール絶縁膜を形成するための絶縁膜を、上記ゲート電極212を被覆するように全面に形成した後、ゲート電極212の両側のみにサイドウォール絶縁膜がのこるようにエッチバックすればよい。その後、素子分離領域14、ゲート電極212、サイドウォール絶縁膜231等をエッチングマスクに用いて、シリコン層11の上部を、例えばエッチングにより除去する。なお、このシリコン層11のリセス工程は、バイポーラトランジスタ形成領域にコレクタ層130を形成する工程、例えばコレクタ層130を形成するイオン注入工程の後に行うことができる。
上記リセス工程において、バイポーラトランジスタ形成領域とMOS型トランジスタ形成領域とでシリコン層11のリセス(除去)量がことなる場合には、浅く形成する領域にレジストマスク等を形成することでエッチング量を調整することも可能である。
なお、上記低濃度拡散層領域(Halo領域)213、214の形成は、後工程のシリコンゲルマニウム層を形成した後に行うことも可能である。
次に、図7(2)に示すように、シリコン層11上にシリコンゲルマニウム層15を選択的に成長させる。例えば、選択エピタキシャル成長法を用いることができる。その後、MOS型トランジスタ形成領域にのみ、ソース・ドレイン領域を形成するための不純物を導入する。この結果、上記ゲート電極212の両側に、上記低濃度拡散領域213、214を介して、シリコンゲルマニウム層15のMOS型トランジスタ形成領域にソース・ドレイン領域215、216が形成される。上記説明では、シリコンゲルマニウム層15をシリコンゲルマニウムの選択成長により形成したが、化学的気相成長法等の成膜技術により、シリコンゲルマニウム層を堆積して形成することもできる。なお、堆積して形成する場合、ゲート電極212上、素子分離領域14上等のシリコンゲルマニウム層が不要な領域のシリコンゲルマニウム層を除去する必要がある。
次に、図7(3)に示すように、全面に素子分離となる絶縁膜232を形成する。この絶縁膜232は、例えば酸化シリコン膜で形成することができ、例えば化学的気相成長法(例えば、減圧CVD法)により堆積形成することができる。次いで、通常のレジスト塗布を行い、リソグラフィー技術により、レジストからなるエッチングマスクを形成した後、そのエッチングマスクを用いて、上記絶縁膜232をエッチングして、ベース層の取り出し領域上およびエミッタ形成領域上に開口部233、234を形成する。このとき、MOS型トランジスタ形成領域は絶縁膜232に覆われた状態にしておく。
次に、図7(4)に示すように、シリコンゲルマニウム層15が露出している部分、すなわち、上記開口部233、234内にシリコンをさらに選択成長させる。このとき、MOS型トランジスタ形成領域は上記絶縁膜232に被覆されているため、選択成長は起こらない。
その後、選択成長させたシリコンのベース層110となる領域にP型不純物を導入し、選択成長させたシリコンのエミッタ層120となる領域にN型不純物を導入する。上記P型不純物の導入およびN型不純物の導入は、レジストマスクを用いたイオン注入法により行うことができる。このイオン注入では、MOS型トランジスタ形成領域は、レジストによりマスクしておくことが好ましい。その後、上記MOS型トランジスタ形成領域上の絶縁膜232を除去する。
次に、図7(5)に示すように、通常のシリサイド化技術によって、上記ゲート電極212上およびソース・ドレイン領域215、216上にシリサイド層を形成する。その後、絶縁膜上の余剰な金属膜を除去する。上記シリサイド化技術では、例えば、低温成膜が可能なニッケルシリサイド(NiSi)を形成する。もしくは、コバルトシリサイド、チタンシリサイド等を用いることもできる。その後、全面にエッチング停止層21を形成する。このエッチング停止層21は、例えば、プラズマCVD法によって、窒化シリコン膜で形成することができる。
その後、前記実施例2の製造方法の第1実施例で説明したように、前記図2(2)〜図3によって説明したような工程を行えばよい。
次に、本発明の半導体集積回路装置の製造方法に係る第3実施例を、図8および図9の製造工程断面図によって説明する。図8および図9では、バイポーラトランジスタ形成領域およびMOS型トランジスタ形成領域の両方にシリコンゲルマニウム層を導入する別の製造方法を示す。
図8(1)に示すように、SOI基板からなる基板10のシリコン層11に素子分離領域14を形成する。この素子分離領域14の形成方法は、例えば、通常のSTI(Shallow Trench Isolation)の形成方法によることができる。
まず、MOS型トランジスタ形成領域において、シリコン層11上にゲート絶縁膜211を介してゲート電極212を形成する。次いで、上記ゲート電極212両側のシリコン層11に低濃度拡散層領域(Halo領域)213、214を形成する。次いで、ゲート電極212の両側にサイドウォール絶縁膜231を形成する。このサイドウォール絶縁膜231は、通常のゲートサイドウォールを形成する技術によることができる。すなわち、サイドウォール絶縁膜を形成するための絶縁膜を、上記ゲート電極212を被覆するように全面に形成した後、ゲート電極212の両側のみにサイドウォール絶縁膜がのこるようにエッチバックすればよい。その後、素子分離領域14、ゲート電極212、サイドウォール絶縁膜231等をエッチングマスクに用いて、シリコン層11の上部を、例えばエッチングにより除去する。なお、このシリコン層11のリセス工程は、バイポーラトランジスタ形成領域にコレクタ層130を形成する工程、例えばコレクタ層130を形成するイオン注入工程の後に行うことができる。
上記リセス工程において、バイポーラトランジスタ形成領域とMOS型トランジスタ形成領域とでシリコン層11のリセス(除去)量がことなる場合には、浅く形成する領域にレジストマスク等を形成することでエッチング量を調整することも可能である。
なお、上記低濃度拡散層領域(Extension/Halo領域)213、214の形成は、後工程のシリコンゲルマニウム層を形成した後に行うことも可能である。
次に、図8(2)に示すように、シリコン層11上にシリコンゲルマニウム層15を選択的に成長させる。例えば、選択エピタキシャル成長法を用いることができる。その後、MOS型トランジスタ形成領域にのみ、ソース・ドレイン領域を形成するための不純物を導入する。この結果、上記ゲート電極212の両側に、上記低濃度拡散領域213、214を介して、シリコンゲルマニウム層15のMOS型トランジスタ形成領域にソース・ドレイン領域215、216が形成される。上記説明では、シリコンゲルマニウム層15をシリコンゲルマニウムの選択成長により形成したが、化学的気相成長法等の成膜技術により、シリコンゲルマニウム層を堆積して形成することもできる。なお、堆積して形成する場合、ゲート電極212上、素子分離領域14上等のシリコンゲルマニウム層が不要な領域のシリコンゲルマニウム層を除去する必要がある。
次に、図8(3)に示すように、全面に素子分離となる絶縁膜232を形成する。この絶縁膜232は、例えば酸化シリコン膜で形成することができ、例えば化学的気相成長法(例えば、減圧CVD法)により堆積形成することができる。次いで、通常のレジスト塗布を行い、リソグラフィー技術により、レジストからなるエッチングマスクを形成した後、そのエッチングマスクを用いて、上記絶縁膜232をエッチングして、ベース層の取り出し領域上およびエミッタ形成領域上に開口部233、234を形成する。このとき、MOS型トランジスタ形成領域は絶縁膜232に覆われた状態にしておく。
次に、図8(4)に示すように、シリコンゲルマニウム層15が露出している部分、すなわち、上記開口部233、234内にシリコンゲルマニウム層15を選択成長させる。このとき、MOS型トランジスタ形成領域は上記絶縁膜232に被覆されているため、選択成長は起こらない。
その後、選択成長させたシリコンゲルマニウム層15のベース層110となる領域にP型不純物を導入し、選択成長させたシリコンゲルマニウム層15のエミッタ層120となる領域にN型不純物を導入する。上記P型不純物の導入およびN型不純物の導入は、レジストマスクを用いたイオン注入法により行うことができる。このイオン注入では、MOS型トランジスタ形成領域は、レジストによりマスクしておくことが好ましい。その後、上記MOS型トランジスタ形成領域上の絶縁膜232を除去する。
次に、図9(5)に示すように、上記選択エピタキシャル成長させて得た各シリコンゲルマニウム層15からなるベース層110上およびエピタキシャル層120上に、ポリシリコンを選択成長させる。そして、このポリシリコン成長の後、例えばレジストマスクを用いたイオン注入により、ベース層110に接続するポリシリコンにはP型不純物を導入してP型ポリシリコンとしてベース電極113を形成し、エミッタ層120に接続するポリシリコンにはN型不純物を導入してN型ポリシリコンとしてエミッタ電極123を形成する。
次に、図9(6)に示すように、通常のシリサイド化技術によって、上記ソース・ドレイン電極215、216上にシリサイド層219、220を形成するとともに上記ゲート電極212上にシリサイド層221を形成する。同時に、ベース電極113、エミッタ電極123上にもシリサイド層114、124を形成する。その後、絶縁膜上の余剰な金属膜を除去する。上記シリサイド化技術では、例えば、低温成膜が可能なニッケルシリサイド(NiSi)を形成する。もしくは、コバルトシリサイド、チタンシリサイド等を用いることもできる。その後、全面にエッチング停止層21を形成する。このエッチング停止層21は、例えば、プラズマCVD法によって、窒化シリコン膜で形成することができる。
その後、前記実施例2の製造方法の第1実施例で説明したように、前記図2(2)〜図3によって説明したような工程を行えばよい。
上記シリコンゲルマニウム層を形成する二つの製造方法では、シリコンゲルマニウム層の代わりに、炭素を含むシリコンゲルマニウム(SiGeC)層を形成することもできる。この場合も、シリコンゲルマニウム層と同等な効果を得ることができる。
また、上記ポリシリコンからなるベース電極113、エミッタ電極123を形成する技術は、前記製造方法の第1実施例のようにシリコンゲルマニウム層15を形成しない製造方法においても採用することができる。すなわち、シリコン層11に形成したベース層110、エミッタ層120上に上記ポリシリコン層からなるベース電極、エミッタ電極を形成することができる。
上記シリコンゲルマニウム層15を形成する製造方法では、バイポーラトランジスタ100のベース層110をシリコンゲルマニウム層15で形成することから、シリコン層11からなるコレクタ層130とバンドオフセット(Valence band:価電子帯)を形成することができるため、エミッタ接地電流増幅率βを大きくさせることができる。さらに、ベース濃度を高濃度にしてかつ薄膜化できるため、高速化が可能となる。また、上下間を適切に薄膜化することで、バイポーラトランジスタ100中のキャリア走行時間を短縮化でき、さらに高速動作が可能となる。
また、上記MOS型トランジスタのソース・ドレイン領域215、216にストレッサーとしてシリコンゲルマニウム層15を導入することができ、それによって、歪シリコントランジスタを形成することができるので、特にPMOSトランジスタの高速動作化が図れる。このシリコンゲルマニウム層15の導入により、さらに高速高機能なBi−CMOSデバイスを形成することができる。上記シリコンゲルマニウム層15は、バイポーラトランジスタ形成領域とMOS型トランジスタ形成領域とに同時に形成することもできるが、それぞれの領域に最適な膜厚、ゲルマニウム濃度等にして形成することもできる。
上記実施例では、MOS型トランジスタをSOI型で説明してきた。このMOS型トランジスタをバルク型トランジスタとして構成することも可能である。
次に、本発明の半導体集積回路装置に係る第4実施例を、図10の概略構成断面図によって説明する。図10では、MOS型トランジスタをバルク型トランジスタとした構成について説明する。
図10に示すように、シリコン層11に形成される素子分離領域14は、SOI基板の埋め込み絶縁層12に達しない状態に形成されている。すなわち、素子分離領域14の下部にはシリコン層11がのこされている。また、バイポーラトランジスタ100のベース層110は、シリコンゲルマニウム(SiGe)層または炭素を含むシリコンゲルマニウム(SiGeC)層で形成されている。その他の構成は、前記第1実施例と同様である。
すなわち、バイポーラトランジスタ100とMOS型トランジスタ200とを同一の基板10に搭載した半導体集積回路装置4である。上記基板10には、シリコン層の上層の一部にシリコンゲルマニウム(SiGe)層15(または炭素を含むシリコンゲルマニウム(SiGeC)層)を形成したSOI(Silicon on insulator)基板が用いられ、SOI基板のシリコン層11にはバイポーラトランジスタ形成領域とMOS型トランジスタ形成領域とを分離する素子分離領域14が形成されている。この素子分離領域14は、SOI基板の埋め込み絶縁層12に達しないように形成されている。すなわち、素子分離領域14の下部にはシリコン層11が残された状態となっている。したがって、MOS型トランジスタ形成領域におけるウエルが繋がった状態となるので、このMOS型トランジスタ200はバルク型トランジスタとして動作する。
上記シリコン層11のバイポーラトランジスタ形成領域には、バイポーラトランジスタ100が形成され、上記MOS型トランジスタ形成領域には、MOS型トランジスタ200が形成されている。なお、SOI基板は、シリコン層11と埋め込み絶縁層12の部分が基板10として用いられている。
上記バイポーラトランジスタ100は、バイポーラトランジスタ形成領域のシリコンゲルマニウム層15に形成されたベース層110と、このベース層110の上層に形成されたエミッタ層120と、上記ベース層110の下層に接合するコレクタ層130とから構成されている。したがって、バイポーラトランジスタ100は、上記エミッタ層120、ベース層110およびコレクタ層130が上記基板10の主面(表面)に対して垂直方向に、かつ上記シリコンゲルマニウム層15およびシリコン層11中に形成されたものからなる。
また、上記MOS型トランジスタ200には、MOS型トランジスタ形成領域のシリコン層11上(基板10の主面側)に形成されたゲート絶縁膜211を介してゲート電極212が設けられていて、また上記ゲート電極212両側のシリコン層11には低濃度拡散層領域(Extension/Halo領域)213、214をそれぞれに介してソース・ドレイン領域215、216が形成されている。したがって、MOS型トランジスタ200は、ゲート絶縁膜211、ゲート電極212、低濃度拡散層領域(Extension/Halo領域)213、214およびソース・ドレイン領域215、216とからなる。
また、シリコン層11上には、上記バイポーラトランジスタ100、MOS型トランジスタ200を被覆するエッチング停止層21が形成され、さらに層間絶縁膜22が形成されている。上記エッチング停止層21は、例えば窒化シリコン膜で形成されている。
この層間絶縁膜22には上記ベース層110に接続されるベース取り出し電極111が形成されている。この接続は、上記ベース層110上に形成されたシリサイド層112を介してなされている。同様に、層間絶縁膜22には上記エミッタ層120に接続されるエミッタ取り出し電極121が形成されている。この接続は、上記エミッタ層120上に形成されたシリサイド層122を介してなされている。また、上記ベース取り出し電極111、エミッタ取り出し電極121には、それぞれに配線31、配線32が接続されている。
また、上記層間絶縁膜22には、上記ソース・ドレイン領域215、216のそれぞれに接続するソース・ドレイン電極217、218が形成されている。この接続は、上記ソース・ドレイン領域215、216上に形成されたシリサイド層219、220を介してなされている。さらに、上記ソース・ドレイン電極217、218には、それぞれに配線33、34が形成されている。また、ゲート電極212上にもシリサイド層221が形成されていてもよい。
さらに各配線31、32、配線33、34を埋め込むように層間絶縁膜23が形成されている。
さらに層間絶縁膜23上に多層配線を構成する場合には、通常の多層配線技術により、層間絶縁膜に配線およびプラグを形成することで構成される。
一方、基板10の裏面側には、層間絶縁膜24が形成されている。
上記層間絶縁膜24には上記コレクタ層130に接続されるコレクタ取り出し電極131が形成されている。この接続は、上記コレクタ層130の下面側(図面においてシリコン層11の下面側)に形成されたシリサイド層132を介してなされている。また、上記コレクタ取り出し電極131には、配線41が接続されている。さらに、層間絶縁膜24面には上記配線41を埋め込むように層間絶縁膜25が形成されている。
さらに層間絶縁膜25上に多層配線を構成する場合には、通常の多層配線技術により、層間絶縁膜に配線およびプラグを形成することで構成される。
上記第4実施例で説明した半導体集積回路装置4は、シリコン層11は素子分離領域14の深さよりも厚く形成されていることから、バルク型トランジスタとして動作させることが可能になる。また、前記第2実施例の半集積回路装置と同様に、バイポーラトランジスタ100のベース層110をシリコンゲルマニウム層15で形成したことから、シリコン層11からなるコレクタ層130とバンドオフセット(Valence band:価電子帯)が形成できるため、エミッタ接地電流増幅率βを大きくさせることができる。さらにベース濃度を高濃度にしてかつ薄膜化できるため高速化が可能となる。また、上下間を適切に薄膜化することで、バイポーラトランジスタ100中のキャリア走行時間を短縮化でき、さらに高速動作が可能となる。
また、前記第1実施例の半集積回路装置1においては、SOI基板のシリコン層11がMOS型トランジスタ200の空乏層が伸びる深さよりも浅い厚さに形成されている。この場合、MOS型トランジスタ200の空乏層がMOS型トランジスタ形成領域のシリコン層11の全域に広がるので、上記MOS型トランジスタ200を完全空乏型トランジスタとして動作させることが可能になる。このように完全空乏型とする場合、上記シリコン層11の膜厚は50nm以下とすることが求められている。例えば、一般的な65nmノードから45nmノードを有する半導体集積回路装置では、上記シリコン層11の厚さを20nm〜30nmとすることが好ましい。ただし、ウエル濃度やチャネル濃度によってシリコン層11の厚さは多少の変動を必要とする。
一方、上記SOI基板のシリコン層11が上記MOS型トランジスタ200の空乏層が延びた状態で中性領域を有する場合には、上記MOS型トランジスタ200は部分空乏型トランジスタとして動作する。
上記説明したように、MOS型トランジスタ200は、SOI構造のシリコン層11に形成されるため、スイッチング速度を大幅に向上できる。また、活性層となるシリコン層11の厚さの選択により完全空乏型トランジスタおよび部分空乏型トランジスタを形成することができ、MOS型トランジスタの用途によりSOI基板のシリコン層11の厚さを選択することで、完全空乏型のMOS型トランジスタにも部分空乏型のMOS型トランジスタにもできるという利点がある。
また、STI構造の素子分離領域14をシリコン層11の厚さより浅く形成するか、もしくは埋め込み絶縁層(BOX層)12上のシリコン層11の厚さを通常のバルクトランジスタとして利用できる程度に厚いSOI基板を使用することにより、バルク型のトランジスタとしてMOS型トランジスタの設計ができるので、MOS型トランジスタをSOI基板用に特別の設計をする必要が無いという利点がある。
次に、本発明の半導体集積回路装置に係る第5実施例を、図11の概略構成断面図および図12の回路図によって説明する。図11では、CMOS型トランジスタとバイポーラトランジスタとを同一のSOI基板に搭載してインバータ回路を構成した一例を示す。
図11に示すように、バイポーラトランジスタ(npnバイポーラトランジスタ)100とNMOS型トランジスタ200NとPMOS型トランジスタ200Pとを同一の基板10に搭載した半導体集積回路装置5である。上記基板10にはSOI(Silicon on insulator)基板が用いられ、SOI基板のシリコン層11にはバイポーラトランジスタ形成領域とNMOSトランジスタ形成領域とPMOSトランジスタ形成領域とを分離する素子分離領域14が形成されている。上記シリコン層11の二つのバイポーラトランジスタ形成領域には、それぞれにバイポーラトランジスタ100が形成され、上記二つのMOSトランジスタ形成領域には、一方にNMOSトランジスタ200Nが形成され、他方にPMOSトランジスタ200Pが形成されている。なお、SOI基板は、シリコン層11と埋め込み絶縁層12の部分が基板10として用いられている。
上記各バイポーラトランジスタ100は、各バイポーラトランジスタ形成領域のシリコン層11の上層(基板10の主面側)に形成されたベース層110と、このベース層110の上層に形成されたエミッタ層120と、上記ベース層110の下層に接合するコレクタ層130とから構成されている。したがって、各バイポーラトランジスタ100は、上記エミッタ層120、ベース層110およびコレクタ層130が上記基板10の主面(表面)に対して垂直方向に、かつ上記シリコン層11中に形成されたものからなる。
また、上記NMOSトランジスタ200Nには、NMOS型トランジスタ形成領域のシリコン層11上(基板10の主面側)に形成されたゲート絶縁膜211を介してゲート電極212Nが設けられていて、また上記ゲート電極212N両側のシリコン層11には低濃度拡散層領域(Extension/Halo領域)213N、214Nをそれぞれに介してソース・ドレイン領域215N、216Nが形成されている。したがって、NMO型トランジスタ200Nは、ゲート絶縁膜211、ゲート電極212N、低濃度拡散層領域(Extension/Halo領域)213N、214Nおよびソース・ドレイン領域215N、216Nとからなる。
また、上記PMOS型トランジスタ200Pには、PMOS型トランジスタ形成領域のシリコン層11上(基板10の主面側)に形成されたゲート絶縁膜211を介してゲート電極212Pが設けられていて、また上記ゲート電極212P両側のシリコン層11には低濃度拡散層領域(Extension/Halo領域)213P、214Pをそれぞれに介してソース・ドレイン領域215P、216Pが形成されている。したがって、PMOSトランジスタ200Pは、ゲート絶縁膜211、ゲート電極212P、低濃度拡散層領域(Extension/Halo領域)213P、214Pおよびソース・ドレイン領域215P、216Pとからなる。
また、シリコン層11上には、上記各バイポーラトランジスタ100、NMOSトランジスタ200N、PMOSトランジスタ200Pを被覆するエッチング停止層21が形成され、さらに層間絶縁膜22が形成されている。上記エッチング停止層21は、例えば窒化シリコン膜で形成されている。
この層間絶縁膜22には上記ベース層110に接続されるベース取り出し電極111が形成されている。この接続は、上記ベース層110上に形成されたシリサイド層112を介してなされている。同様に、層間絶縁膜22には上記エミッタ層120に接続されるエミッタ取り出し電極121が形成されている。この接続は、上記エミッタ層120上に形成されたシリサイド層122を介してなされている。また、上記ベース取り出し電極111、エミッタ取り出し電極121には、それぞれに配線31、配線32が接続されている。
また、上記層間絶縁膜22には、上記ソース・ドレイン領域215N、216Nのそれぞれに接続するソース・ドレイン電極217N、218Nが形成され、上記ソース・ドレイン領域215P、216Pのそれぞれに接続するソース・ドレイン電極217P、218Pが形成されている。この接続は、上記ソース・ドレイン領域215N、216N上および上記ソース・ドレイン領域215P、216P上に形成されたシリサイド層219、220およびシリサイド層219、220を介してなされている。さらに、上記ソース・ドレイン電極217N、218Nには、それぞれに配線33、34が形成され、上記ソース・ドレイン電極217P、218Pには、それぞれに配線33、34が形成されている。また、ゲート電極212N、212P上にもシリサイド層221が形成されていてもよい。
さらに各配線31、32、配線33、34を埋め込むように層間絶縁膜23が形成されている。
さらに層間絶縁膜23上に多層配線を構成する場合には、通常の多層配線技術により、層間絶縁膜に配線およびプラグを形成することで構成される。
一方、基板10の裏面側には、層間絶縁膜24が形成されている。
上記層間絶縁膜24には上記各コレクタ層130に接続されるコレクタ取り出し電極131が形成されている。この接続は、上記各コレクタ層130の下面側(図面においてシリコン層11の下面側)に形成されたシリサイド層132を介してなされている。また、上記各コレクタ取り出し電極131には、配線41が接続されている。さらに、層間絶縁膜24面には上記配線41を埋め込むように層間絶縁膜25が形成されている。
さらに層間絶縁膜25上に多層配線を構成する場合には、通常の多層配線技術により、層間絶縁膜に配線およびプラグを形成することで構成される。
図示はしないが、上記基板10の主面側を被覆するように絶縁膜が形成され、その絶縁膜上に接着層を介して支持基板が形成されている。また、基板10の裏面側の層間絶縁膜25面には絶縁膜が形成されている。
そして図12に示すように、MOS型トランジスタ200N、200Pの出力後にnpnのバイポーラトランジスタ100を直列接続することで、駆動能力を大幅に向上させたインバータ回路を実現している。
Bi−CMOSの構造はインバータ回路にとどまらず、通常のロジック回路として適用されるNAND回路やNOR回路に適用できる。また、図11では、MOSとバイポーラを隣接させたレイアウトを示しているが、この他のレイアウトにも適用できる。また、上記MOS型トランジスタ200は、その最大空乏層の延びる深さよりもシリコン層11の深さを浅く形成することで、完全空乏型の構成を成すことができるが、素子分離領域14をシリコン層11よりも浅く形成することによって、ウエル間が繋がるように形成することで、部分空乏型のような構成とすることも可能である。
次に、本発明の半導体集積回路装置に係る第6実施例を、図13の概略構成断面図によって説明する。図13では、CMOS型トランジスタとバイポーラトランジスタとを同一のSOI基板に搭載してインバータ回路を構成した一例を示す。
図13に示すように、npnバイポーラトランジスタ100Nとpnpバイポーラトランジスタ100PとNMOS型トランジスタ200NとPMOS型トランジスタ200Pとを同一の基板10に搭載した半導体集積回路装置6である。上記基板10にはSOI(Silicon on insulator)基板が用いられ、SOI基板のシリコン層11にはnpnバイポーラトランジスタ形成領域とpnpバイポーラトランジスタ形成領域とNMOSトランジスタ形成領域とPMOSトランジスタ形成領域とを分離する素子分離領域14が形成されている。上記シリコン層11の二つのバイポーラトランジスタ形成領域には、一方にnpnバイポーラトランジスタ100Nが形成され、他方にpnpバイポーラトランジスタ100Pが形成され、上記二つのMOSトランジスタ形成領域には、一方にNMOSトランジスタ200Nが形成され、他方にPMOSトランジスタ200Pが形成されている。なお、SOI基板は、シリコン層11と埋め込み絶縁層12の部分が基板10として用いられている。
上記npnバイポーラトランジスタ100Nは、バイポーラトランジスタ形成領域のシリコン層11の上層(基板10の主面側)に形成されたp型のベース層110Nと、このベース層110Nの上層に形成されたn型のエミッタ層120Nと、上記ベース層110Nの下層に接合するn型のコレクタ層130Nとから構成されている。したがって、npnバイポーラトランジスタ100Nは、上記n型のエミッタ層120N、p型のベース層110Nおよびn型のコレクタ層130Nが上記基板10の主面(表面)に対して垂直方向に、かつ上記シリコン層11中に形成されたものからなる。
また、上記pnpバイポーラトランジスタ100Pは、バイポーラトランジスタ形成領域のシリコン層11の上層(基板10の主面側)に形成されたn型のベース層110Pと、このベース層110Pの上層に形成されたp型のエミッタ層120Pと、上記ベース層110Pの下層に接合するp型のコレクタ層130Pとから構成されている。したがって、pnpバイポーラトランジスタ100Pは、上記p型のエミッタ層120P、n型のベース層110Pおよびp型のコレクタ層130Pが上記基板10の主面(表面)に対して垂直方向に、かつ上記シリコン層11中に形成されたものからなる。
また、上記NMOSトランジスタ200Nには、NMOS型トランジスタ形成領域のシリコン層11上(基板10の主面側)に形成されたゲート絶縁膜211を介してゲート電極212Nが設けられていて、また上記ゲート電極212N両側のシリコン層11には低濃度拡散層領域(Extension/Halo領域)213N、214Nをそれぞれに介してソース・ドレイン領域215N、216Nが形成されている。したがって、NMO型トランジスタ200Nは、ゲート絶縁膜211、ゲート電極212N、低濃度拡散層領域(Extension/Halo領域)213N、214Nおよびソース・ドレイン領域215N、216Nとからなる。
また、上記PMOS型トランジスタ200Pには、PMOS型トランジスタ形成領域のシリコン層11上(基板10の主面側)に形成されたゲート絶縁膜211を介してゲート電極212Pが設けられていて、また上記ゲート電極212P両側のシリコン層11には低濃度拡散層領域(Extension/Halo領域)213P、214Pをそれぞれに介してソース・ドレイン領域215P、216Pが形成されている。したがって、PMOSトランジスタ200Pは、ゲート絶縁膜211、ゲート電極212P、低濃度拡散層領域(Extension/Halo領域)213P、214Pおよびソース・ドレイン領域215P、216Pとからなる。
また、シリコン層11上には、上記npnバイポーラトランジスタ100N、pnpバイポーラトランジスタ100P、NMOSトランジスタ200N、PMOSトランジスタ200Pを被覆するエッチング停止層21が形成され、さらに層間絶縁膜22が形成されている。上記エッチング停止層21は、例えば窒化シリコン膜で形成されている。
上記層間絶縁膜22には上記ベース層110N、110Pに接続されるベース取り出し電極111N、111Pが形成されている。この接続は、上記ベース層110N、110P上に形成されたシリサイド層112、112を介してなされている。同様に、層間絶縁膜22には上記エミッタ層120N、120Pに接続されるエミッタ取り出し電極121N、121Pが形成されている。この接続は、上記エミッタ層120N、120P上に形成されたシリサイド層122、122を介してなされている。また、上記ベース取り出し電極111、エミッタ取り出し電極121には、それぞれに配線31、配線32が接続されている。
また、上記層間絶縁膜22には、上記ソース・ドレイン領域215N、216Nのそれぞれに接続するソース・ドレイン電極217N、218Nが形成され、上記ソース・ドレイン領域215P、216Pのそれぞれに接続するソース・ドレイン電極217P、218Pが形成されている。この接続は、上記ソース・ドレイン領域215N、216N上および上記ソース・ドレイン領域215P、216P上に形成されたシリサイド層219N、220Nおよびシリサイド層219P、220Pを介してなされている。さらに、上記ソース・ドレイン電極217N、218Nには、それぞれに配線33、34が形成され、上記ソース・ドレイン電極217P、218Pには、それぞれに配線33、34が形成されている。また、ゲート電極212N、212P上にもシリサイド層221が形成されていてもよい。
さらに各配線31、32、配線33、34を埋め込むように層間絶縁膜23が形成されている。
さらに層間絶縁膜23上に多層配線を構成する場合には、通常の多層配線技術により、層間絶縁膜に配線およびプラグを形成することで構成される。
一方、基板10の裏面側には、層間絶縁膜24が形成されている。
上記層間絶縁膜24には上記コレクタ層130N、130Pに接続されるコレクタ取り出し電極131、131が形成されている。この接続は、上記各コレクタ層130N、130Pの下面側(図面においてシリコン層11の下面側)に形成されたシリサイド層132、132を介してなされている。また、上記各コレクタ取り出し電極131には、配線41が接続されている。さらに、層間絶縁膜24面には上記各配線41を埋め込むように層間絶縁膜25が形成されている。
さらに層間絶縁膜25上に多層配線を構成する場合には、通常の多層配線技術により、層間絶縁膜に配線およびプラグを形成することで構成される。
そして、図示はしないが、上記基板10の主面側を被覆するように絶縁膜が形成され、その絶縁膜上に接着層を介して支持基板が形成されている。また、基板10の裏面側の層間絶縁膜25面には絶縁膜が形成されている。
また、上記各実施例で説明した素子分離領域14の深さは、上記素子分離領域14をSTI構造で形成した場合、200nm〜600nmとする。
上記実施例1〜7におけるMOS型トランジスタ100は、実施例8、9で説明したように、NMOSトランジスタ100NとPMOSトランジスタ100PとからなるCMOS構成を採ることができる。次に、CMOSトランジスタの製造方法の一例を、図14の製造工程断面図によって説明する。
図14(1)に示すように、SOI基板のシリコン層11にNMOSトランジスタ形成領域およびPMOSトランジスタ形成領域を分離する素子分離領域14を形成した後、ゲート絶縁膜211を介してNMOSトランジスタ形成領域にゲート電極212Nを形成するとともに、PMOSトランジスタ形成領域にゲート電極212Pを形成する。次いで、PMOSトランジスタ形成領域を被覆しNMOSトランジスタ形成領域上を開口したマスク(図示せず)を用いて、例えばイオン注入法によって、例えば、ヒ素(As)、リン(P)等のN型不純物を導入し、上記ゲート電極212Nの両側のシリコン層11に、ショートチャネルを抑制するために、Haloと呼ばれるP型のホウ素(B)、二フッ化ホウ素(BF2)をイオン注入して、さらにDeep領域よりは薄い濃度のExtension層をN型のヒ素(As)、リン(P)等をイオン注入して、低濃度拡散層領域(Extension/Halo領域)213N、214Nを形成する。その後、上記マスクを除去した後、NMOSトランジスタ形成領域を被覆しPMOSトランジスタ形成領域上を開口したマスク(図示せず)を用いて、例えばイオン注入法によって、ショートチャネルを抑制するために、Haloと呼ばれるN型のヒ素(As)、リン(P)をイオン注入して、さらにDeep領域よりは薄い濃度のExtension層をホウ素(B)、二フッ化ホウ素(BF2))等をイオン注入して、低濃度拡散層領域(Extension/Halo領域)213P、214Pを形成する。
次に、図14(2)に示すように、各ゲート電極212N、212Pの両側にサイドウォール絶縁膜231を形成する。このサイドウォール絶縁膜231は、通常のゲートサイドウォールを形成する技術によることができる。すなわち、サイドウォール絶縁膜を形成するための絶縁膜を、上記ゲート電極212N、212Pを被覆するように全面に形成した後、各ゲート電極212N、212Pの両側のみにサイドウォール絶縁膜が残るようにエッチバックすればよい。
次に、図14(3)に示すように、PMOSトランジスタ形成領域を被覆しNMOSトランジスタ形成領域上を開口したマスク(図示せず)を用いて、例えばイオン注入法によって、NMOSトランジスタ形成領域にのみ、ソース・ドレイン領域を形成するための不純物(例えば、ヒ素(As)、リン(P)等)を導入する。この結果、上記ゲート電極212Nの両側に、上記低濃度拡散領域213N、214Nを介して、シリコン層11のNMOSトランジスタ形成領域にソース・ドレイン領域215N、216Nが形成される。その後、上記マスクを除去した後、NMOSトランジスタ形成領域を被覆しPMOSトランジスタ形成領域上を開口したマスク(図示せず)を用いて、例えばイオン注入法によって、PMOSトランジスタ形成領域にのみ、ソース・ドレイン領域を形成するための不純物(例えば、ホウ素(B)、二フッ化ホウ素(BF2)等)を導入する。この結果、上記ゲート電極212Pの両側に、上記低濃度拡散領域213P、214Pを介して、シリコン層11のPMOSトランジスタ形成領域にソース・ドレイン領域215P、216Pが形成される。
次に、図14(4)に示すように、通常のシリサイド化技術によって、上記ソース・ドレイン領域215N、216N、215P、216P上および上記ゲート電極212N、212P上にシリサイド層219、220、219、220および221、221を形成する。その後、絶縁膜上の余剰なシリサイド化に用いた金属膜を除去する。上記シリサイド化技術では、例えば、低温成膜が可能なニッケルシリサイド(NiSi)を形成する。もしくは、コバルトシリサイド、チタンシリサイド等を用いることもできる。
本発明の半導体集積回路装置およびその製造方法は、各種電子機器のBi−CMOS型の半導体集積回路装置に適用できる。
1…半導体集積回路装置、10…基板、100…バイポーラトランジスタ、110…ベース層、111…ベース取り出し電極、120…エミッタ層、121…エミッタ取り出し電極、130…コレクタ層、131…コレクタ取り出し電極、200…MOS型トランジスタ
Claims (15)
- バイポーラトランジスタとMOS型トランジスタとを同一基板に搭載した半導体集積回路装置であって、
前記バイポーラトランジスタは、エミッタ層、ベース層、コレクタ層が前記基板主面に対して垂直方向に配列されたものからなり、
前記ベース層に接続されるベース取り出し電極が前記基板の主面側に設けられ、
前記エミッタ層に接続されるエミッタ取り出し電極が前記基板の主面側に設けられ、
前記コレクタ層に接続されるコレクタ取り出し電極が前記基板の主面とは反対の裏面側に設けられた
ことを特徴とする半導体集積回路装置。 - 前記基板はSOI基板からなり、
前記SOI基板のシリコン層は素子分離領域によりバイポーラトランジスタ形成領域とMOS型トランジスタ形成領域とに分離され、
前記バイポーラトランジスタ形成領域のシリコン層に前記バイポーラトランジスタが形成され、
前記MOS型トランジスタ形成領域のシリコン層に前記MOS型トランジスタが形成される
ことを特徴とする請求項1記載の半導体集積回路装置。 - 前記MOS型トランジスタ形成領域のシリコン層は、素子分離領域によりNMOSトランジスタ形成領域とPMOSトランジスタ形成領域とに分離され、前記NMOSトランジスタ形成領域にはNMOSトランジスタが形成され、前記PMOSトランジスタ形成領域にはPMOSトランジスタが形成される
ことを特徴とする請求項2記載の半導体集積回路装置。 - 前記バイポーラトランジスタのベースはSiGe層またはSiGeC層で形成されている
ことを特徴とする請求項1記載の半導体集積回路装置。 - 前記トランジスタのソース・ドレイン領域はSiGe層またはSiGeC層で形成されている
ことを特徴とする請求項3記載の半導体集積回路装置。 - 前記ベース層、エミッタ層、コレクタ層の各取り出し電極との接続領域にシリサイド層が形成されている
ことを特徴とする請求項1記載の半導体集積回路装置。 - 前記SOI基板のシリコン層は前記MOS型トランジスタの空乏層が延びる深さよりも浅い厚さを有する
ことを特徴とする請求項2記載の半導体集積回路装置。 - 前記SOI基板のシリコン層は前記MOS型トランジスタの空乏層が延びた状態で中性領域を有する
ことを特徴とする請求項2記載の半導体集積回路装置。 - 前記SOI基板のシリコン層は前記MOS型トランジスタの空乏層が延びた状態で中性領域を有し、ウエルが前記素子分離領域下で繋がっている
ことを特徴とする請求項2記載の半導体集積回路装置。 - 前記素子分離領域と前記SOI基板の埋め込み絶縁層との間に前記シリコン層を有する
ことを特徴とする請求項2記載の半導体集積回路装置。 - 前記SOI基板の埋め込み絶縁層の前記シリコン層とは反対側の面に層間絶縁膜が形成されている
ことを特徴とする請求項2記載の半導体集積回路装置。 - 前記層間絶縁膜は、比誘電率3.9以下の低誘電率膜が用いられている
ことを特徴とする請求項11記載の半導体集積回路装置。 - SOI基板のシリコン層のバイポーラトランジスタ形成領域にエミッタ層、ベース層、コレクタ層が前記SOI基板主面に対して垂直方向に配列されて垂直方向に駆動されるものからなるバイポーラトランジスタを形成するとともに、前記シリコン層のMOS型トランジスタ形成領域にMOS型トランジスタを形成する工程と、
前記SOI基板の前記バイポーラトランジスタおよび前記MOS型トランジスタを形成した側に支持基板を固着する工程と、
前記SOI基板の裏面を除去して前記SOI基板の埋め込み絶縁層を露出させる工程と
を備えたことを特徴とする半導体集積回路装置の製造方法。 - 前記埋め込み絶縁層上に層間絶縁膜を形成する工程と、
前記層間絶縁膜および前記埋め込み絶縁層を貫通して前記コレクタ層に達するコレクタ取り出し電極を形成する工程と
を備えたことを特徴とする請求項13記載の半導体集積回路装置の製造方法。 - 前記コレクタ取り出し電極を形成する前に、前記コレクタ層のコレクタ取り出し電極との接続領域にシリサイド層を形成する
ことを特徴とする請求項14記載の半導体集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005014970A JP2006203091A (ja) | 2005-01-24 | 2005-01-24 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005014970A JP2006203091A (ja) | 2005-01-24 | 2005-01-24 | 半導体集積回路装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006203091A true JP2006203091A (ja) | 2006-08-03 |
Family
ID=36960788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005014970A Pending JP2006203091A (ja) | 2005-01-24 | 2005-01-24 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006203091A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9219077B2 (en) | 2011-03-31 | 2015-12-22 | Sony Corporation | Semiconductor device and fabrication method therefor |
JP2018206870A (ja) * | 2017-05-31 | 2018-12-27 | 株式会社テンシックス | 半導体素子及びその製造方法 |
JP7029778B2 (ja) | 2017-05-31 | 2022-03-04 | 株式会社テンシックス | 半導体素子及びその製造方法 |
-
2005
- 2005-01-24 JP JP2005014970A patent/JP2006203091A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9219077B2 (en) | 2011-03-31 | 2015-12-22 | Sony Corporation | Semiconductor device and fabrication method therefor |
US9837534B2 (en) | 2011-03-31 | 2017-12-05 | Sony Corporation | Semiconductor device and fabrication method therefor |
JP2018206870A (ja) * | 2017-05-31 | 2018-12-27 | 株式会社テンシックス | 半導体素子及びその製造方法 |
JP7029778B2 (ja) | 2017-05-31 | 2022-03-04 | 株式会社テンシックス | 半導体素子及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10304830B2 (en) | Semiconductor device and method for manufacturing the same | |
US9837534B2 (en) | Semiconductor device and fabrication method therefor | |
CN108122831B (zh) | 形成保护层以防止形成泄漏路径 | |
KR101298403B1 (ko) | 반도체 장치 및 그 제조방법 | |
US7986008B2 (en) | SOI semiconductor components and methods for their fabrication | |
TW200822347A (en) | SOI device and method for its fabrication | |
US20050156250A1 (en) | Semiconductor device with smoothed pad portion | |
US20230187539A1 (en) | Vertically Stacked Transistor Structures | |
JP2003174101A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2011204745A (ja) | 半導体装置及びその製造方法 | |
JP2001110911A (ja) | Soi構造を有する半導体素子及びその製造方法 | |
WO2013171873A1 (ja) | 半導体装置 | |
US10686030B2 (en) | Resistor structure | |
JPH11145306A (ja) | 半導体装置の製造方法 | |
US7868412B2 (en) | Semiconductor device and method of fabricating the same | |
US6764923B2 (en) | Method for manufacturing components of an SOI wafer | |
JP2007299890A (ja) | 半導体装置の製造方法 | |
JP2006203091A (ja) | 半導体集積回路装置およびその製造方法 | |
WO2009113427A1 (ja) | 半導体装置、その製造方法及び表示装置 | |
CN101019223A (zh) | 半导体器件及其制造方法 | |
JP2007287813A (ja) | 半導体装置およびその製造方法 | |
JP6543392B2 (ja) | 半導体装置 | |
JP2011044494A (ja) | 半導体装置およびその製造方法 | |
US11508722B2 (en) | Semiconductor device structure with series-connected transistor and resistor and method for forming the same | |
CN101675512A (zh) | 半导体器件中的分隔层的形成 |