JP2011204745A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2011204745A JP2011204745A JP2010068148A JP2010068148A JP2011204745A JP 2011204745 A JP2011204745 A JP 2011204745A JP 2010068148 A JP2010068148 A JP 2010068148A JP 2010068148 A JP2010068148 A JP 2010068148A JP 2011204745 A JP2011204745 A JP 2011204745A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- layer
- group
- type
- gate electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 157
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000009792 diffusion process Methods 0.000 claims description 88
- 238000000034 method Methods 0.000 claims description 47
- 238000001459 lithography Methods 0.000 abstract description 14
- 230000010354 integration Effects 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 175
- 108091006146 Channels Proteins 0.000 description 32
- 229910004298 SiO 2 Inorganic materials 0.000 description 14
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 229910021332 silicide Inorganic materials 0.000 description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 11
- 238000002955 isolation Methods 0.000 description 9
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 5
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910005883 NiSi Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000027294 Fusi Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】集積度が高くリソグラフィーコストが低いn型及びp型FETの積層構造を有した半導体装置を提供すること。
【解決手段】半導体装置100は、半導体基板1上にそれぞれ離隔しつつ列状に形成された第1グループの複数の柱状ゲート電極10と、前記半導体基板1上であって前記第1グループの隣接する柱状ゲート電極10間に形成された第1導電型の第1半導体層12と、前記第1半導体層の上であって前記第1グループの隣接する柱状ゲート電極間に形成された第1絶縁層20と、前記第1絶縁層20の上であって前記第1グループの隣接する柱状ゲート電極10間に形成された前記第1導電型と異なる第2導電型の第2半導体層13とを備え、前記第1半導体層12をチャネルとする前記第1導電型の第1MOSFETが形成され、前記第2半導体層13をチャネルとする前記第2導電型の第2MOSFETが形成されている。
【選択図】図1
【解決手段】半導体装置100は、半導体基板1上にそれぞれ離隔しつつ列状に形成された第1グループの複数の柱状ゲート電極10と、前記半導体基板1上であって前記第1グループの隣接する柱状ゲート電極10間に形成された第1導電型の第1半導体層12と、前記第1半導体層の上であって前記第1グループの隣接する柱状ゲート電極間に形成された第1絶縁層20と、前記第1絶縁層20の上であって前記第1グループの隣接する柱状ゲート電極10間に形成された前記第1導電型と異なる第2導電型の第2半導体層13とを備え、前記第1半導体層12をチャネルとする前記第1導電型の第1MOSFETが形成され、前記第2半導体層13をチャネルとする前記第2導電型の第2MOSFETが形成されている。
【選択図】図1
Description
本発明は、半導体装置及びその製造方法に関し、特に集積度が要求される半導体装置及びその製造方法に関する。
ダブルゲートMOSFETは、半導体主面の表面をチャネルとして、その上面と下面にゲート電極を形成する方法以外にも、チャネルを半導体主面に対して垂直に(ひれ―fin―状に)形成して、その両側にゲートを形成した、FINFET構造が提案されている。しかし、従来のFINFET構造のMOSFET、いわゆるダブルゲート構造のMOSFETにおいては、ゲートパターンの合わせ余裕のためにソース・ドレイン領域に寄生抵抗の高い部分が生じてしまう問題があった。
これに対して、ダブルゲート構造の半導体装置のゲート電極の一部分を柱状ゲート電極により形成してチャネルを自己整合的に形成することにより、寄生抵抗の問題が生じないソース・ドレイン領域を有する半導体装置が既に提案されている(例えば、特許文献1参照。)。
一方、より小面積で多数のMISFET(MOSFET)素子を形成して、MISFET回路の集積度を上げることで、LSIの低価格化を実現する試みもなされてきた。集積度を上げる方法として微細化があるが、微細化の物理限界が存在するため、それ以外の方法としてn型とp型MISFETの積層化により素子面積を低減する方法が提案されている(例えば、非特許文献1参照。)。
この方法では、n型FETを通常のMOSFET形成方法で形成し、その上層にp型FETを通常の形成方法で形成し積層構造を実現している。これにより、ロジック(LOGIC)回路の素子面積を70%程度以下に縮小することが可能となっている。しかしながら、この方法では素子領域とゲート電極を形成するためのリソグラフィーは、n型とp型のそれぞれで必要となり、通常のCMOSFETの形成工程の2倍を必要とし、リソグラフィーのコストが高くなってしまうという問題がある。
P. Batude et al., 2009 symp. VLSI Tech. Dig., pp166-167
本発明は、集積度が高くリソグラフィーコストが低いn型及びp型FETの積層構造を有した半導体装置及びその製造方法を提供することを目的とする。
本願発明の一態様によれば、半導体基板上にそれぞれ離隔しつつ列状に形成された第1グループの複数の柱状ゲート電極と、前記半導体基板上であって前記第1グループの隣接する柱状ゲート電極間に形成された第1導電型の第1半導体層と、前記第1半導体層の上であって前記第1グループの隣接する柱状ゲート電極間に形成された第1絶縁層と、前記第1絶縁層の上であって前記第1グループの隣接する柱状ゲート電極間に形成された前記第1導電型と異なる第2導電型の第2半導体層とを備え、前記第1半導体層をチャネルとする前記第1導電型の第1MOSFETが形成され、前記第2半導体層をチャネルとする前記第2導電型の第2MOSFETが形成されていることを特徴とする半導体装置が提供される。
本発明によれば、集積度が高くリソグラフィーコストが低いn型及びp型FETの積層構造を有した半導体装置及びその製造方法を提供できるという効果を奏する。
以下に添付図面を参照して、本発明の実施の形態にかかる半導体装置及びその製造方法を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。
(第1の実施の形態)
図1は、本発明の第1の実施の形態にかかる半導体装置100を示す、上面図(図1(c))及び断面図(図1(a)、図1(b))である。図1の半導体装置100は、MISFETの積層構造であり、p型FETとn型FETが積層されており、ゲート電極10はp型FETのチャネル12とn型FETのチャネル13を突き抜ける円柱状の形状をしている。柱状ゲート電極10はn型FETとp型FETを貫通して共通であるため、この構造を形成した時点でインバータ(Inverter)回路の基本構造が形成されている。
図1は、本発明の第1の実施の形態にかかる半導体装置100を示す、上面図(図1(c))及び断面図(図1(a)、図1(b))である。図1の半導体装置100は、MISFETの積層構造であり、p型FETとn型FETが積層されており、ゲート電極10はp型FETのチャネル12とn型FETのチャネル13を突き抜ける円柱状の形状をしている。柱状ゲート電極10はn型FETとp型FETを貫通して共通であるため、この構造を形成した時点でインバータ(Inverter)回路の基本構造が形成されている。
図1の半導体装置100の構成を更に詳細に説明する。半導体装置100を上から見た図が上面図(図1(c))であり、柱状電極であるゲート電極10が列をなしている。ゲート電極10の周りはゲート絶縁膜11で覆われ、さらにゲート絶縁膜11を含んだ柱状列全体がSiN等の側壁(SW)絶縁膜15で覆われている。さらに、その外側はバリアSiN膜14に覆われており、その周りは層間SiO2膜16で埋め込まれ平坦化されている。
そして、ゲート電極10の列と平行な列をそれぞれ形成するように、n型MOSFETのソース及びドレインへのコンタクト(以下、n型FETコンタクトと呼ぶ)17の列、そしてさらにその外側の列を構成するp型MOSFETのソース及びドレインへのコンタクト(以下、p型FETコンタクトと呼ぶ)18の列が並んでいる。
半導体装置100の図1(c)のA−A’方向の断面図が図1(a)であり、B−B’方向の断面図が図1(b)である。図1(a)からわかるように、半導体基板1の上にそれぞれ離隔しつつ列状に形成された複数の柱状ゲート電極10及びそれを覆うゲート絶縁膜11に挟まれて下層にp型FETのチャネル層12、その上層にn型FETのチャネル層13が形成されている。図1(a)の紙面垂直方向がチャネル長の方向になっている。
半導体(シリコン)基板1とp型FETのチャネル層12の間、及びp型FETのチャネル層12とn型FETのチャネル層13の間にはそれぞれ、SiO2からなる熱酸化膜19、20が形成されており各層を分離している。また、バリアSiN膜14及び側壁絶縁膜15の下は、SiO2からなる素子分離層(STI:Shallow Trench Isolation)21となっている。
次に図1(b)をみると、p型FETのチャネル層12と同じ層はp+拡散層22、n型FETのチャネル層13と同じ層はn+拡散層23となっていることがわかる。さらに、p+拡散層22の上部にはp型FET S(ソース)/D(ドレイン)シリサイド層32、n+拡散層23の側面にはn型FET S(ソース)/D(ドレイン)シリサイド層33が形成されている。
p型FET S/Dシリサイド層32はp型FETコンタクト18に接続され、n型FET S/Dシリサイド層33はn型FETコンタクト17に接続されており、それぞれショットキー接合による抵抗を低減する機能を果たす。また、n型FETコンタクト17がp型FET領域に接触するのを防ぐために、コンタクトストッパー用の側壁酸化膜(SiO2)40も形成されている。
即ち、上記p型とn型MOSFETの積層構造において、ソース・ドレインの拡散層の接続領域は、上層のn型MOSFETは側面に接続領域33があり、下層のp型MOSFETは表面に接続領域32がある構造となっている。また、上層のn型MOSFETの素子領域は、下層のp型MOSFETの素子領域より小さくなっている。
以上説明したように、半導体装置100は、半導体基板1上にそれぞれ離隔しつつ列状に形成された第1グループの複数の柱状ゲート電極10と、半導体基板1上であって隣接する2つの柱状ゲート電極10の間に形成されたp型(第1導電型)のチャネル層12(第1半導体層)と、チャネル層12の上であって上記2つの柱状ゲート電極10の間に形成された熱酸化膜20(第1絶縁層)と、熱酸化膜20の上であって上記2つの柱状ゲート電極10の間に形成されたn型(第2導電型)のチャネル層13(第2半導体層)とを備えている。これにより、柱状ゲート電極10を共有したチャネル層12を有するp型MOSFET(第1MOSFET)と、チャネル層13を有するn型MOSFET(第2MOSFET)が積層された構造を形成している。
図1で示した半導体装置100の製造方法を、図2乃至23を用いて以下に説明する。まず、上面図である図2(c)のA−A’方向の断面図(図2(a))及びB−B’方向の断面図(図2(b))に示すように、Si基板1上に30%以上のGe濃度のSiGe層4を10nm程度エピタキシャル技術を用いて成膜する。なお、以下図23まで、分図(a)は上面図(c)のA−A’方向の断面図であり、分図(b)は上面図(c)のB−B’方向の断面図である。
さらに連続してp型FETのチャネル領域となるSi層2、または、30%以下程度のGeを含むSiGe層2を例えば100nm程度エピタキシャル成長で成膜する。さらに連続して、30%以上の高濃度GeのSiGe層5、そしてn型FETのチャネル領域となるSi層3を例えば50nm程度エピタキシャル成長させる。本膜構造はエピタキシャル成膜装置内で一度に行うのが望ましい。SiGe層4、5は、SiGe(またはSi)層2、Si層3と一貫してエピタキシャル成長させるために形成したものである。
なお、キャリア移動度のp型とn型の違いに起因して、インバータ構造を形成するためには、後にp型FETのチャネル領域となるSi又はSiGe層2の膜厚は、後にn型FETのチャネル領域となるSi層3の膜厚より一般に厚くなるように形成する。すなわち、p型FETのチャネル領域となるSi又はSiGe層2の柱状ゲート電極10の延伸方向(図2(c)の紙面垂直方向)の幅は、n型FETのチャネル領域となるSi層3の柱状ゲート電極10の延伸方向(図2(c)の紙面垂直方向)の幅より大きくなる。
次に、図3に示すように加工のハードマスクとなる例えばSiN膜6を成膜後、SiO2からなる素子分離領域(STI)21を形成する。この技術は従来の単層のMOSFET構造での形成方法で周知の技術である。
次に、図4に示すように後にゲート電極を埋め込むための穴(ゲートホール)7を、リソグラフィーとドライエッチング技術(例えば、RIE:反応性イオンエッチングなどで形成する。
次に、図5に示すように、30%以上の高濃度GeのSiGe層4、5を選択的に除去する。除去方法は種種提案されているが、ここでは例えばHClガスエッチング、ウェットエッチング等にて除去する。
次に、図6に示すように、熱酸化を行って、図4で高濃度GeのSiGe層4、5が成膜されていた領域をSiO2化する。Siを熱酸化すると約1.5倍の膜厚のSiO2が形成され、約0.5倍分の膜厚が元のSi表面よりも厚くなることを利用する。本実施の形態では30%GeのSiGe層4、5の膜厚は10nmであったので、15nm以上の熱酸化を行うことで、n型とp型のチャネルSiの間はSiO2で埋め込まれることになる。
次に、図7に示すように、図6で形成したSiO2をウェットエッチングなどの等方エッチングで15nm程度エッチングすることで、図7(a)及び(b)に示すような断面が形成される。
次に、図8に示すように、ゲート絶縁膜11’とゲート電極10’を埋め込む。ここでは、ゲート酸化膜11’として窒化酸化膜をCVD或いは熱酸化で形成した後、ゲート電極10’として多結晶(poly-)SiをCVDで埋め込む。
なお本発明では、ゲート電極10’は、後に一度除去してメタルゲート電極を埋めなおしたダマシンゲートとするため、ここで形成するのはダミーのゲート電極10’である。ゲート電極10’の埋め込みは多結晶Siを全面に成膜後、CMP技術で平坦化を行えばよい。
次に、図9に示すように、素子分離酸化膜21の高さを下げるために、ウェット技術などで素子分離酸化膜21をn型FETのチャネル13表面程度までエッチングする(図9(a)(b))。後の側壁形成工程で、必要の無い領域に側壁が形成されないようにするためである。
次に、図10に示すように、加工のハードマスクとして用いていたSiN膜6をホット燐酸などで除去する。
次に、図11に示すように、ゲート電極10’の側壁絶縁膜15を例えばSiNで形成する。このときに、側壁絶縁膜15の厚みは隣接するゲート電極10’とゲート電極10’の間が埋まる以上の膜厚としなければならない。
次に、図12に示すように、形成した側壁絶縁膜15をマスクにn型チャネルのSi層3をRIE(エッチバック)する。このときにダミーゲート電極10’の多結晶Siもエッチングされてしまう。
次に、図13に示すように、ゲート側壁絶縁膜15のSiNをホット燐酸で少しエッチングすることで、ゲート電極10’がなくなった領域の側壁を除去する。
次に、図14に示すように、プラズマ不純物ドーピング技術などを用いて、n型FETとなるSi層3の側面にn型不純物、例えば砒素をドーピングする。
次に、図15に示すように、n型FETとなるSi層3とp型FETとなるSiGe(或いはSi)層2を分離しているSiO2膜20をRIEエッチングして、p型不純物、例えばボロンをp型FETとなるSiGe(或いはSi)層2にイオン打ち込み(I/I)でドーピングする。
次に、図16に示すように、不純物の活性化熱処理を行うことで、n型のソース・ドレイン層23とp型のソース・ドレイン層22が形成される。
次に、図17に示すように、Ni等のメタルのCVDを用いた一般的なサリサイド(Salicide:Self-ALIgn siliCIDE)技術を用いて、例えばNiSi(シリサイド)をn型のソース・ドレイン層23の側面とp型のソース・ドレイン層22の表面に形成する。これによりn型のソース・ドレイン層23の側面には、n型FET S/Dシリサイド層33が、p型のソース・ドレイン層22の表面にはp型FET S/Dシリサイド層32がそれぞれ形成される。
次に、図18に示すように、後のn型MOSFETソース・ドレインのコンタクト電極加工のストッパーとなる、SiO2膜40を成膜する。
次に、図19に示すように、ストッパーとなるSiO2膜40を側壁加工して、n型MOSFETソース・ドレインのコンタクト電極加工のストッパーとなる側壁40を形成する。この側壁加工時に、素子分離層21も同時にエッチングして、p型MOSFETのチャネル表面高さ程度に素子分離層21がなるようにする。
次に、図20に示すように、コンタクト加工ストッパー40、および、n型MOSFETに応力を印可してチャネルの移動度を向上させるためのバリアSiN膜14を成膜する。続いて層間SiO2膜16を成膜して、さらに平坦化を行ってゲート電極表面を露出させる。
次に、図21に示すように、ダマシンゲート技術を用いて、ダミーのゲート電極10’である多結晶Siとダミーゲート絶縁膜11’を除去してゲート絶縁膜11とメタルゲート電極10を埋め込む。例えばメタルゲート電極10としてTiNを埋め込む。あるいは、既に形成されている多結晶Siゲート電極10’をサリサイド技術を用いて完全にNiSi化させて、メタルゲート電極10を形成してもよい(ゲート電極10’のNi FUSI化)。
次に、図22に示すように、n型MISFETのソースドレインコンタクトとなる穴50を、RIEで加工する(図22(b))。コンタクトストッパー用の側壁酸化膜40で加工は止るので、p型FET領域には接触せずに、n型FET S/Dシリサイド層33まで貫通する。
次に、図23に示すように、p型MISFETのソースドレインコンタクトとなる穴51をRIEで加工し、p型FET S/Dシリサイド層32まで貫通させる(図23(b))。
最後に、図23のコンタクトの穴50、51にコンタクト電極となる金属、例えば、TiとWを埋め込み、n型FETコンタクト17及びp型FETコンタクト18を形成する。これにより、図1に示した本実施の形態のMISFET構造の半導体装置100が形成される。
リソグラフィーの限界距離をHP(ハーフピッチ)=F、即ちライン/スペース=F/F(合計2F)として、CMOS設計ルールを従来技術と本実施の形態とで比較してみる。従来のCMOSを構成する単体MOSFETはn型、p型いずれも図24に示すような設計サイズになるのに対し、本実施の形態のn型/p型MOSFET積層構造は図25に示すような設計サイズとなる。
即ち、従来のCMOS設計ルールでは、n型MOSFETのnウェル(Well)とp型MOSFETのpウェルとの間は図24に示すようにウェル分離層として2Fの距離が最低でも必要となるが、本実施の形態の場合はn型/p型の積層構造であるためウェル間距離が不要となり、集積度が向上する。
以上説明した、本実施の形態にかかる半導体装置及びその製造方法の特徴は以下の通りである。
まず、n型/p型のMOSFETの積層構造となっていることが挙げられる。さらには、ゲート長の微細化に対して動作上有利となるFINFET構造のMOSFETで積層することが可能である。即ち、2次元的な集積度を維持したまま、柱状ゲート電極の延伸方向(深さ方向)にMOSFET層の幅を広げることで電流量を増大させることができるという利点を有している。
そして、n型及びp型MOSFETのそれぞれのゲート(Gate)配線は、あらかじめ接続された構造になる。従って、インバータ構成のために新たにn型及びp型MOSFETのゲート配線を接続する必要が無い。即ち、本実施の形態にかかる半導体装置100はインバータ素子の基本構成要素となっている。
また、従来技術と異なり、素子領域形成とゲート電極形成のためのリソグラフィー工程はそれぞれ1回で、n型及びp型MOSFETを形成することができる。従って、従来のCMOSプロセスに比べて、リソグラフィー工程の回数を削減できる。
なお、本実施の形態においては、図1の下層の第1半導体層であるチャネル層12は導電型がp型で、上層の第2半導体層であるチャネル層13は導電型がn型の場合について説明したが、導電型を上下逆にしても上記と同様な効果が得られる。
(第2の実施の形態)
図26は、本発明の第2の実施の形態にかかるNAND回路を構成する半導体装置200を示す上面図である。半導体装置200は、インバータ素子の基本構成である第1の実施の形態の図1の半導体装置100を2つ、それぞれの柱状のゲート電極211の列(第1グループ)とゲート電極212の列(第2グループ)が図26に示すように例えば平行に並ぶように含んでいる。
図26は、本発明の第2の実施の形態にかかるNAND回路を構成する半導体装置200を示す上面図である。半導体装置200は、インバータ素子の基本構成である第1の実施の形態の図1の半導体装置100を2つ、それぞれの柱状のゲート電極211の列(第1グループ)とゲート電極212の列(第2グループ)が図26に示すように例えば平行に並ぶように含んでいる。
従って図26の上面図の紙面垂直下方向の下層及び上層に、ゲート電極211を共通とするp型(第1導電型)の第1MOSFETとn型(第2導電型)の第2MOSFETがそれぞれ積層して形成されている。同様に、紙面垂直下方向の下層及び上層に、ゲート電極212を共通とするp型の第3MOSFETとn型の第4MOSFETがそれぞれ積層して形成されている。
上記した構造を有する図26に示した半導体装置200は第1の実施の形態で説明したのと同様な製造方法で形成することができる。従って、第1及び第3MOSFETのp型チャネル層は同時に形成することができ、第2及び第4MOSFETのn型チャネル層も同時に形成することができる。
そして、半導体装置200は、図27の回路図で示したNAND回路を構成している。具体的には、図26に示すように第1グループの隣接する柱状ゲート電極211がNAND回路の第1入力端子Aに接続し、第2グループの隣接する柱状ゲート電極212がNAND回路の第2入力端子Bに接続している。
さらに、第1MOSFETの一方の拡散層に接続されたコンタクト213と第2MOSFETの一方の拡散層に接続されたコンタクト214とが共に出力端子OUTに接続し、第1MOSFETの他方の拡散層に接続されたコンタクト215と第3MOSFETの一方の拡散層に接続されたコンタクト216が共にVDDに接続し、第2MOSFETの他方の拡散層に接続されたコンタクト217と第4MOSFETの一方の拡散層に接続されたコンタクト218が接続し、第3MOSFETの他方の拡散層がさらにコンタクト213を介して出力端子OUTに接続し、第4MOSFETの他方の拡散層に接続されたコンタクト219がGNDに接続することによりNAND回路が形成されている。
上記では、下層に形成される第1及び第3MOSFETの導電型がp型、上層に形成される第2及び第4MOSFETの導電型がn型の場合について説明したが、導電型が上層と下層で逆、即ち第1及び第3MOSFETがn型、第2及び第4MOSFETがp型の場合もNAND回路を構成可能である。
即ち、第1グループの隣接する柱状ゲート電極がNAND回路の第1入力端子Aに接続し、第2グループの隣接する柱状ゲート電極がNAND回路の第2入力端子Bに接続し、第1MOSFETの一方の拡散層と第2MOSFETの一方の拡散層とが共に出力端子OUTに接続し、第1MOSFETの他方の拡散層と第3MOSFETの一方の拡散層が接続し、第2MOSFETの他方の拡散層と第4MOSFETの一方の拡散層が共にVDDに接続し、第4MOSFETの他方の拡散層がさらに出力端子OUTに接続し、第3MOSFETの他方の拡散層がGNDに接続することによりNAND回路が構成することができる(図示せず)。
以上説明した本実施の形態にかかる半導体装置は、第1の実施の形態と同様の理由により従来に比べて集積度が高く、リソグラフィーコストの小さいNAND回路を形成することができる。
(第3の実施の形態)
図28は、本発明の第3の実施の形態にかかるNOR回路を構成する半導体装置300を示す上面図である。半導体装置300は、インバータ素子の基本構成である第1の実施の形態の図1の半導体装置100を2つ、それぞれの柱状のゲート電極311の列(第1グループ)とゲート電極312の列(第2グループ)が図28に示すように例えば平行に並ぶように含んでいる。
図28は、本発明の第3の実施の形態にかかるNOR回路を構成する半導体装置300を示す上面図である。半導体装置300は、インバータ素子の基本構成である第1の実施の形態の図1の半導体装置100を2つ、それぞれの柱状のゲート電極311の列(第1グループ)とゲート電極312の列(第2グループ)が図28に示すように例えば平行に並ぶように含んでいる。
従って図28の上面図の紙面垂直下方向の下層及び上層に、ゲート電極311を共通とするp型(第1導電型)の第1MOSFETとn型(第2導電型)の第2MOSFETがそれぞれ積層して形成されている。同様に、紙面垂直下方向の下層及び上層に、ゲート電極312を共通とするp型の第3MOSFETとn型の第4MOSFETがそれぞれ積層して形成されている。
上記した構造を有する図28に示した半導体装置300は第1の実施の形態で説明したのと同様な製造方法で形成することができる。従って、第1及び第3MOSFETのp型チャネル層は同時に形成することができ、第2及び第4MOSFETのn型チャネル層も同時に形成することができる。
そして、半導体装置300は、図29の回路図で示したNOR回路を構成している。具体的には、図28に示すように第1グループの隣接する柱状ゲート電極311がNOR回路の第1入力端子Aに接続し、第2グループの隣接する柱状ゲート電極312がNOR回路の第2入力端子Bに接続している。
さらに、第1MOSFETの一方の拡散層に接続されたコンタクト313と第2MOSFETの一方の拡散層に接続されたコンタクト314とが共に出力端子OUTに接続し、第1MOSFETの他方の拡散層と第3MOSFETの一方の拡散層が紙面下方にて接続し(図示されず)、第2MOSFETの他方の拡散層に接続されたコンタクト315と第4MOSFETの一方の拡散層に接続されたコンタクト316が共にGNDに接続し、第4MOSFETの他方の拡散層がさらにコンタクト317を介して出力端子OUTに接続し、第3MOSFETの他方の拡散層に接続されたコンタクト318がVDDに接続することによりNOR回路が形成されている。
上記では、下層に形成される第1及び第3MOSFETの導電型がp型、上層に形成される第2及び第4MOSFETの導電型がn型の場合について説明したが、導電型が上層と下層で逆、即ち第1及び第3MOSFETがn型、第2及び第4MOSFETがp型の場合もNOR回路を構成可能である。
即ち、第1グループの隣接する柱状ゲート電極がNOR回路の第1入力端子Aに接続し、第2グループの隣接する柱状ゲート電極がNOR回路の第2入力端子Bに接続し、第1MOSFETの一方の拡散層と第2MOSFETの一方の拡散層とが共に出力端子OUTに接続し、第1MOSFETの他方の拡散層と第3MOSFETの一方の拡散層が共にGNDに接続し、第2MOSFETの他方の拡散層と第4MOSFETの一方の拡散層が接続し、第3MOSFETの他方の拡散層がさらに出力端子OUTに接続し、第4MOSFETの他方の拡散層がVDDに接続することによりNOR回路が構成することができる(図示せず)。
以上説明した本実施の形態にかかる半導体装置は、第1の実施の形態と同様の理由により従来に比べて集積度が高く、リソグラフィーコストの小さいNOR回路を形成することができる。
(第4の実施の形態)
図30は、本発明の第4の実施の形態にかかる6トランジスタのSRAMセル回路を構成する半導体装置400を示す上面図である。半導体装置400は、インバータ素子の基本構成である第1の実施の形態の図1の半導体装置100を4つ備えている。
図30は、本発明の第4の実施の形態にかかる6トランジスタのSRAMセル回路を構成する半導体装置400を示す上面図である。半導体装置400は、インバータ素子の基本構成である第1の実施の形態の図1の半導体装置100を4つ備えている。
半導体装置400は、4つの半導体装置100それぞれに対応する柱状ゲート電極401の列(第1グループ)、柱状ゲート電極402の列(第2グループ)、柱状ゲート電極403の列(第3グループ)、柱状ゲート電極404の列(第4グループ)が図30に示すように例えば平行に並ぶように構成されている。しかし、ゲート電極401の列(第1グループ)とゲート電極404の列(第4グループ)はずれて並んでおり、ゲート電極402の列(第2グループ)とゲート電極403の列(第3グループ)もずれて並んでいる。
即ち、図30において素子分離領域(STI)450で分離された、ゲート電極401、403を含む長方形の構造とゲート電極402、404を含む長方形の構造は互いに左右にずれている。この1つの長方形の構造は、図1の半導体装置100がゲート電極列を平行にして2個分並んだ構造である。
しかし、ゲート電極403の列(第3グループ)とゲート電極404の列(第4グループ)については、図30の紙面垂直下方向にはそれぞれn型MOSFETが形成されていればよく、必ずしもp型MOSFETは形成されている必要はない。半導体装置400が構成する図33の回路図の6トランジスタのSRAMセル回路は、4つのn型MOSFETと2つのp型MOSFETで構成されるからである。
従って図30の上面図の紙面垂直下方向の下層及び上層に、ゲート電極401を共通とするp型(第1導電型)の第1MOSFETとn型(第2導電型)の第2MOSFETがそれぞれ積層して形成されている。同様に、紙面垂直下方向の下層及び上層に、ゲート電極402を共通とするp型の第3MOSFETとn型の第4MOSFETがそれぞれ積層して形成されている。さらに、紙面垂直下方向の第2及び第4MOSFETと同じ層に、ゲート電極403及び404をそれぞれゲート電極とするn型の第5及び第6MOSFETが形成されている。
図31及び32に、図30のゲート電極401、403を含む長方形の構造の紙面垂直方向の断面図を示す。図31はA−A’方向のゲート電極401、403を切断する面の断面図で、図32はB−B’方向のp型チャネル層411、413、n型チャネル層421、423を切断する面の断面図である。両図からわかるように、ゲート電極403が貫通しているp型拡散層460の一方(図31のゲート電極403の左側)にはコンタクトが無いのでp型MOSFETは形成されていない。
上記した構造を有する図30に示した半導体装置400は第1の実施の形態で説明したのと同様な製造方法で形成することができる。従って、第1及び第3MOSFETのp型チャネル層は同時に形成することができ、第2、第4、第5及び第6MOSFETのn型チャネル層も同時に形成することができる。
そして、半導体装置400は、図33の回路図で示した6トランジスタのSRAMセル回路を構成している。具体的には、第3MOSFETの一方の拡散層と第4MOSFETの一方の拡散層と第6MOSFETの一方の拡散層とが図30に示すコンタクト471を介して接続している。そのコンタクト471は第1グループの柱状ゲート電極401と図30の破線で示した第1多層配線472によって接続されている。
さらに、第1MOSFETの一方の拡散層と第2MOSFETの一方の拡散層と第5MOSFETの一方の拡散層とが図30乃至図32に示すコンタクト473を介して接続している。そのコンタクト473は第2グループの柱状ゲート電極402と図30の破線で示した第1多層配線474によって接続されている。実際の第1多層配線472、474は、図30で示された層より紙面垂直上方に存在する。
そして、第1MOSFETの他方の拡散層は図30乃至図32に示すコンタクト475を介してVDDに接続し、第3MOSFETの他方の拡散層は図30に示すコンタクト476を介してVDDに接続している。さらに、第2MOSFETの他方の拡散層は図30乃至図32に示すコンタクト477を介してGNDに接続し、第4MOSFETの他方の拡散層は図30に示すコンタクト478を介してGNDに接続している。
さらに、第5MOSFETの他方の拡散層は図30乃至図32に示すコンタクト479を介して「 ̄付きのQ」端子に接続し、第6MOSFETの他方の拡散層は図30に示すコンタクト480を介して「Q」端子に接続している。
そして、第3グループの柱状ゲート電極403と図30の破線で示した第1多層配線481が接続し、第4グループの柱状ゲート電極404と図30の破線で示した第1多層配線482が接続し、第1多層配線481、482が共にWL(ワード線)に接続することにより図33に示したSRAMセル回路を構成する。
なお、前述したように実際の第1多層配線481、482は、図30で示された層より紙面垂直上方に存在する。また、図30で示したSRAMセル構造が紙面2次元方向に周期的に複数形成されいて、第1多層配線481、482がそれぞれ別のn型MOSFETの柱状ゲート電極と接続していてもよい。
本実施の形態にかかる図30のSRAMセル構造を例に、リソグラフィーの限界距離をHP(ハーフピッチ)=F、即ちライン/スペース=F/F(合計2F)として回路の面積を見積もった設計サイズを示したのが図34である。ラインアンドスペースが合計2Fの場合のセルの最小単位面積は4F2であるが、本実施の形態のSRAMセルのサイズは図34に示すように68F2となり、通常の積層しないMOSFET回路に比べて素子面積の低減が可能となる。
上記では、下層に形成される第1及び第3MOSFETの導電型がp型、上層に形成される第2、第4、第5、第6MOSFETの導電型がn型の場合について説明したが、導電型が上層と下層で逆、即ち下層に第1、第3、第5及び第6MOSFETがn型MOSFET、上層に第2及び第4MOSFETがp型MOSFETとなるように形成した場合もSRAMセル回路を構成可能である。この場合、第5及び第6MOSFETは下層に形成されることになるが、n型MOSFETであることに変わりはない。
即ち、第1グループの隣接する柱状ゲート電極と第3MOSFETの一方の拡散層と第4MOSFETの一方の拡散層と第6MOSFETの一方の拡散層とが接続し、第2グループの隣接する柱状ゲート電極と第1MOSFETの一方の拡散層と第2MOSFETの一方の拡散層と第5MOSFETの一方の拡散層とが接続し、第1MOSFETの他方の拡散層と第3MOSFETの他方の拡散層とが共にGNDに接続し、第2MOSFETの他方の拡散層と第4MOSFETの他方の拡散層とが共にVDDに接続し、第5MOSFETの他方の拡散層は「 ̄付きのQ」端子に接続し、第6MOSFETの他方の拡散層は「Q」端子に接続し、第3グループの隣接する柱状ゲート電極と第4グループの隣接する柱状ゲート電極とが共にWL(ワード線)接続することによりSRAMセル回路を構成することができる(図示せず)。
以上説明した本実施の形態にかかる半導体装置は、第1の実施の形態と同様の理由により従来に比べて集積度が高く、リソグラフィーコストの小さいSRAMセル回路を形成することができる。
上記した実施の形態にかかる半導体装置及びその製造方法においては、素子領域とゲート電極のリソグラフィーをそれぞれ1回行うことによりn型とp型のMISFET(MOSFET)を積層させて回路集積度の向上を実現することが可能である。
具体的には、n型とp型の積層した素子領域を加工後に例えば円柱状のゲート電極を素子領域を貫通させて形成する。これにより、ダブルゲート(Double Gate)動作のFiNFET構造を積層構造にて形成することができる。上記実施の形態においては、n型及びp型FETのゲート電極がMOSFET形成時に既に接続されているため、MOSFET形成と同時にインバータ回路を形成することが可能となる。これにより、集積度の高いNAND回路、NOR回路、6トランジスタのSRAMセル回路等を形成することが可能となる。
さらに、本願発明は上記実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。更に、異なる実施の形態にわたる構成要素を適宜組み合わせてもよい。
1 半導体基板、10、211、212、311、312、401、402、403、404 柱状ゲート電極、10’ ダミーゲート電極、11 ゲート絶縁膜、11’ ダミーゲート絶縁膜、12 p型FETのチャネル、13 n型FETのチャネル、14 バリアSiN膜、15 側壁絶縁膜、16 層間SiO2膜、17、18、213、214、215、216、217、218、219、313、314、315、316、317、318 コンタクト、19、20 熱酸化膜、21 素子分離層、22 p+拡散層、23 n+拡散層、32 p型FET S/Dシリサイド層、33 n型FET S/Dシリサイド層、40 側壁酸化膜、100、200、300、400 半導体装置、472、474、481、482 第1多層配線。
Claims (7)
- 半導体基板上にそれぞれ離隔しつつ列状に形成された第1グループの複数の柱状ゲート電極と、
前記半導体基板上であって前記第1グループの隣接する柱状ゲート電極間に形成された第1導電型の第1半導体層と、
前記第1半導体層の上であって前記第1グループの隣接する柱状ゲート電極間に形成された第1絶縁層と、
前記第1絶縁層の上であって前記第1グループの隣接する柱状ゲート電極間に形成された前記第1導電型と異なる第2導電型の第2半導体層とを備え、
前記第1半導体層をチャネルとする前記第1導電型の第1MOSFETが形成され、
前記第2半導体層をチャネルとする前記第2導電型の第2MOSFETが形成されている
ことを特徴とする半導体装置。 - 前記第1半導体層及び前記第2半導体層の前記柱状ゲート電極の延伸方向の幅は、導電型がp型の半導体層の幅が導電型がn型の半導体層の幅より大きい
ことを特徴とする請求項1に記載の半導体装置。 - 前記半導体基板上にそれぞれ離隔しつつ列状に形成された第2グループの複数の柱状ゲート電極と、
前記半導体基板上であって前記第2グループの隣接する柱状ゲート電極間に形成された前記第1導電型の第3半導体層と、
前記第3半導体層の上であって前記第2グループの隣接する柱状ゲート電極間に形成された第2絶縁層と、
前記第2絶縁層の上であって前記第2グループの隣接する柱状ゲート電極間に形成された前記第2導電型の第4半導体層とをさらに備え、
前記第3半導体層をチャネルとする前記第1導電型の第3MOSFETが形成され、
前記第4半導体層をチャネルとする前記第2導電型の第4MOSFETが形成され、
前記第1グループの隣接する柱状ゲート電極が第1入力端子に接続し、
前記第2グループの隣接する柱状ゲート電極が第2入力端子に接続し、
前記第1MOSFETの一方の拡散層と前記第2MOSFETの一方の拡散層とが共に出力端子に接続し、
前記第1MOSFETの他方の拡散層と前記第3MOSFETの一方の拡散層が接続し、
前記第2MOSFETの他方の拡散層と前記第4MOSFETの一方の拡散層が接続し、
前記第3或いは第4MOSFETのうち導電型がp型である方のMOSFETの他方の拡散層がさらに出力端子に接続することによりNAND回路を構成する
ことを特徴とする請求項1または2に記載の半導体装置。 - 前記半導体基板上にそれぞれ離隔しつつ列状に形成された第2グループの複数の柱状ゲート電極と、
前記半導体基板上であって前記第2グループの隣接する柱状ゲート電極間に形成された前記第1導電型の第3半導体層と、
前記第3半導体層の上であって前記第2グループの隣接する柱状ゲート電極間に形成された第2絶縁層と、
前記第2絶縁層の上であって前記第2グループの隣接する柱状ゲート電極間に形成された前記第2導電型の第4半導体層とをさらに備え、
前記第3半導体層をチャネルとする前記第1導電型の第3MOSFETが形成され、
前記第4半導体層をチャネルとする前記第2導電型の第4MOSFETが形成され、
前記第1グループの隣接する柱状ゲート電極が第1入力端子に接続し、
前記第2グループの隣接する柱状ゲート電極が第2入力端子に接続し、
前記第1MOSFETの一方の拡散層と前記第2MOSFETの一方の拡散層とが共に出力端子に接続し、
前記第1MOSFETの他方の拡散層と前記第3MOSFETの一方の拡散層が接続し、
前記第2MOSFETの他方の拡散層と前記第4MOSFETの一方の拡散層が接続し、
前記第3或いは第4MOSFETのうち導電型がn型である方のMOSFETの他方の拡散層がさらに出力端子に接続することによりNOR回路を構成する
ことを特徴とする請求項1または2に記載の半導体装置。 - 前記半導体基板上にそれぞれ離隔しつつ列状に形成された第2グループの複数の柱状ゲート電極と、
前記半導体基板上であって前記第2グループの隣接する柱状ゲート電極間に形成された前記第1導電型の第3半導体層と、
前記第3半導体層の上であって前記第2グループの隣接する柱状ゲート電極間に形成された第2絶縁層と、
前記第2絶縁層の上であって前記第2グループの隣接する柱状ゲート電極間に形成された前記第2導電型の第4半導体層と、
前記半導体基板上にそれぞれ離隔しつつ列状に形成された第3グループの複数の柱状ゲート電極と、
前記半導体基板上であって前記第3グループの隣接する柱状ゲート電極間に形成された前記第1導電型の第5半導体層と、
前記第5半導体層の上であって前記第3グループの隣接する柱状ゲート電極間に形成された第3絶縁層と、
前記第3絶縁層の上であって前記第3グループの隣接する柱状ゲート電極間に形成された前記第2導電型の第6半導体層と、
前記半導体基板上にそれぞれ離隔しつつ列状に形成された第4グループの複数の柱状ゲート電極と、
前記半導体基板上であって前記第4グループの隣接する柱状ゲート電極間に形成された前記第1導電型の第7半導体層と、
前記第7半導体層の上であって前記第4グループの隣接する柱状ゲート電極間に形成された第4絶縁層と、
前記第4絶縁層の上であって前記第4グループの隣接する柱状ゲート電極間に形成された前記第2導電型の第8半導体層とをさらに備え、
前記第3半導体層をチャネルとする前記第1導電型の第3MOSFETが形成され、
前記第4半導体層をチャネルとする前記第2導電型の第4MOSFETが形成され、
前記第5或いは第6半導体層のうち導電型がn型である方をチャネルとする第5MOSFETが形成され、
前記第7或いは第8半導体層のうち導電型がn型である方をチャネルとする第6MOSFETが形成され、
前記第1グループの隣接する柱状ゲート電極と前記第3MOSFETの一方の拡散層と前記第4MOSFETの一方の拡散層と前記第6MOSFETの一方の拡散層とが接続し、
前記第2グループの隣接する柱状ゲート電極と前記第1MOSFETの一方の拡散層と前記第2MOSFETの一方の拡散層と前記第5MOSFETの一方の拡散層とが接続し、
前記第1MOSFETの他方の拡散層と前記第3MOSFETの他方の拡散層とが接続し、
前記第2MOSFETの他方の拡散層と前記第4MOSFETの他方の拡散層とが接続し、
前記第3グループの隣接する柱状ゲート電極と前記第4グループの隣接する柱状ゲート電極とが接続することによりSRAM回路を構成する
ことを特徴とする請求項1または2に記載の半導体装置。 - 前記第1導電型がp型で、前記第2導電型がn型である
ことを特徴とする請求項1乃至5のいずれか1つに記載の半導体装置。 - 半導体基板の上に第1絶縁層を形成する工程と、
前記第1絶縁層の上に第1半導体層を形成する工程と、
前記第1半導体層の上に第2絶縁層を形成する工程と、
前記第2絶縁層の上に前記第1半導体層と導電型が異なる第2半導体層を形成する工程と、
前記第2半導体層と前記第2絶縁層と前記第1半導体層とを全て貫通し、少なくとも前記第1絶縁層の上面に達する複数の柱状ゲート電極を離隔しつつ列状に形成する工程とを具備する
ことを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010068148A JP2011204745A (ja) | 2010-03-24 | 2010-03-24 | 半導体装置及びその製造方法 |
US13/049,418 US20110233681A1 (en) | 2010-03-24 | 2011-03-16 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010068148A JP2011204745A (ja) | 2010-03-24 | 2010-03-24 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011204745A true JP2011204745A (ja) | 2011-10-13 |
Family
ID=44655398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010068148A Pending JP2011204745A (ja) | 2010-03-24 | 2010-03-24 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110233681A1 (ja) |
JP (1) | JP2011204745A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014141485A1 (ja) * | 2013-03-15 | 2014-09-18 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Sgtを有する半導体装置の製造方法 |
KR20150020172A (ko) * | 2012-04-13 | 2015-02-25 | 샌디스크 테크놀로지스, 인코포레이티드 | 박막 트랜지스터 |
US10083979B2 (en) | 2016-09-16 | 2018-09-25 | Toshiba Memory Corporation | Semiconductor device, manufacturing method and controlling method of semiconductor device |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9165933B2 (en) | 2013-03-07 | 2015-10-20 | Sandisk 3D Llc | Vertical bit line TFT decoder for high voltage operation |
US8860123B1 (en) | 2013-03-28 | 2014-10-14 | Stmicroelectronics, Inc. | Memory device having multiple dielectric gate stacks with first and second dielectric layers and related methods |
US9006816B2 (en) | 2013-03-28 | 2015-04-14 | Stmicroelectronics, Inc. | Memory device having multiple dielectric gate stacks and related methods |
US9240420B2 (en) | 2013-09-06 | 2016-01-19 | Sandisk Technologies Inc. | 3D non-volatile storage with wide band gap transistor decoder |
EP3909048A4 (en) | 2019-05-17 | 2022-08-17 | Yangtze Memory Technologies Co., Ltd. | PROGRAM CACHE OPERATION OF A THREE-DIMENSIONAL STORAGE DEVICE WITH STATIC RANDOM ACCESS MEMORY |
EP3909075A4 (en) * | 2019-05-17 | 2022-09-07 | Yangtze Memory Technologies Co., Ltd. | THREE-DIMENSIONAL STATIC RAM MEMORY DEVICE |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4237332B2 (ja) * | 1999-04-30 | 2009-03-11 | 株式会社東芝 | 半導体装置の製造方法 |
JP2006245417A (ja) * | 2005-03-04 | 2006-09-14 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2008066562A (ja) * | 2006-09-08 | 2008-03-21 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2010
- 2010-03-24 JP JP2010068148A patent/JP2011204745A/ja active Pending
-
2011
- 2011-03-16 US US13/049,418 patent/US20110233681A1/en not_active Abandoned
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150020172A (ko) * | 2012-04-13 | 2015-02-25 | 샌디스크 테크놀로지스, 인코포레이티드 | 박막 트랜지스터 |
KR101961982B1 (ko) * | 2012-04-13 | 2019-07-17 | 샌디스크 테크놀로지스 엘엘씨 | 박막 트랜지스터 |
WO2014141485A1 (ja) * | 2013-03-15 | 2014-09-18 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Sgtを有する半導体装置の製造方法 |
US9111794B2 (en) | 2013-03-15 | 2015-08-18 | Unisantis Electronics Singapore Pte. Ltd. | Method for producing a semiconductor device having SGTS |
US10083979B2 (en) | 2016-09-16 | 2018-09-25 | Toshiba Memory Corporation | Semiconductor device, manufacturing method and controlling method of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US20110233681A1 (en) | 2011-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11282859B2 (en) | Semiconductor circuit with metal structure and manufacturing method | |
JP5754881B2 (ja) | 性能を改善する新しいレイアウト構造 | |
US11257761B2 (en) | Logic cell structure and method | |
US9443768B2 (en) | Method of making a FinFET device | |
KR102401486B1 (ko) | 콘택 구조물을 포함하는 반도체 소자 및 그 제조 방법. | |
JP2011204745A (ja) | 半導体装置及びその製造方法 | |
TWI639218B (zh) | 半導體元件與其製造方法 | |
TWI807104B (zh) | 半導體裝置及其製造方法 | |
US20150145041A1 (en) | Substrate local interconnect integration with finfets | |
US10658490B2 (en) | Structure and formation method of isolation feature of semiconductor device structure | |
JP5989238B2 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
JP2007294857A (ja) | 半導体装置及びその製造方法 | |
JP2011003710A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6310500B2 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
CN221008951U (zh) | 集成电路 | |
US20240170535A1 (en) | Semiconductor structure and manufacturing method thereof | |
US20240250027A1 (en) | Semiconductor structure and manufacturing method thereof | |
US20240194567A1 (en) | Semiconductor structure and manufacturing method thereof | |
US20230369133A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2007214161A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5214909B2 (ja) | 半導体装置の製造方法 | |
TW202416450A (zh) | 積體電路及其製造方法 | |
TW202320344A (zh) | 半導體結構 | |
JP2005303170A (ja) | 半導体装置の製造方法 | |
JP2010010169A (ja) | 半導体装置およびその製造方法 |