JP2006196891A - フラッシュメモリ素子の製造方法 - Google Patents
フラッシュメモリ素子の製造方法 Download PDFInfo
- Publication number
- JP2006196891A JP2006196891A JP2005376244A JP2005376244A JP2006196891A JP 2006196891 A JP2006196891 A JP 2006196891A JP 2005376244 A JP2005376244 A JP 2005376244A JP 2005376244 A JP2005376244 A JP 2005376244A JP 2006196891 A JP2006196891 A JP 2006196891A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon film
- film
- flash memory
- doped polysilicon
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 69
- 229920005591 polysilicon Polymers 0.000 claims abstract description 69
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 22
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 19
- 239000011574 phosphorus Substances 0.000 claims abstract description 19
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 238000009832 plasma treatment Methods 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 230000008878 coupling Effects 0.000 abstract description 11
- 238000010168 coupling process Methods 0.000 abstract description 11
- 238000005859 coupling reaction Methods 0.000 abstract description 11
- 230000001131 transforming effect Effects 0.000 abstract 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】フラッシュメモリ素子の製造方法は、半導体基板上の所定の領域に、トンネル酸化膜、フローティングゲートおよび誘電体膜を形成する段階と、そこまでの全体構造の上部に非ドープポリシリコン膜を形成した後、窒素プラズマ処理を施して前記非ドープポリシリコン膜と前記誘電体膜との間に窒素層を形成する段階と、そこまでの全体構造の上部に高濃度ドープポリシリコン膜を形成する段階と、後続の熱処理工程によって前記高濃度ドープポリシリコン膜の不純物を前記非ドープポリシリコン膜に拡散させて前記非ドープポリシリコン膜をドープポリシリコン膜に変化させる段階とを含んでなる。
【選択図】図1d
Description
また、ポリシリコン膜のリン濃度を低めると、電子の空乏(depletion)域が発生し、カップリング比が変化してプログラム速度が減少する。したがって、コントロールゲートとして用いられるポリシリコン膜によるプログラム速度の向上は、新しい工程の導入を必要とする。
12 … トンネル酸化膜
13 … ドープポリシリコン膜
14 … 誘電体膜
14a … 酸化膜
14b … 窒化膜
14c … 酸化膜
15 … 非ドープポリシリコン膜
16 … 窒素層
17 … 高濃度ドープポリシリコン膜
18 … ドープポリシリコン膜
Claims (4)
- 半導体基板上の所定の領域に、トンネル酸化膜、フローティングゲートおよび誘電体膜を形成する段階と、
以上を形成した全体構造の上部に非ドープポリシリコン膜を形成した後、窒素プラズマ処理を施して前記非ドープポリシリコン膜と前記誘電体膜との間に窒素層を形成する段階と、
以上を形成した全体構造の上部に高濃度ドープポリシリコン膜を形成する段階と、
後続の熱処理工程によって前記高濃度ドープポリシリコン膜の不純物を前記非ドープポリシリコン膜に拡散させて前記非ドープポリシリコン膜をドープポリシリコン膜に変化させる段階と
を含んでなるフラッシュメモリ素子の製造方法。 - 請求項1に記載のフラッシュメモリ素子の製造方法において、
前記誘電体膜は、酸化膜、窒化膜および酸化膜を積層して形成する
ことを特徴とする製造方法。 - 請求項1に記載のフラッシュメモリ素子の製造方法において、
前記高濃度ドープポリシリコン膜は、2.0E20イオン/cm3のリン濃度を維持する
ことを特徴とする製造方法。 - 請求項1に記載のフラッシュメモリ素子の製造方法において、
前記非ドープポリシリコン膜と前記高濃度ドープポリシリコン膜は、1:4〜1:7の厚さ比で形成する
ことを特徴とする製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050003319A KR100607346B1 (ko) | 2005-01-13 | 2005-01-13 | 플래쉬 메모리 소자의 제조 방법 |
KR10-2005-0003319 | 2005-01-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006196891A true JP2006196891A (ja) | 2006-07-27 |
JP4917311B2 JP4917311B2 (ja) | 2012-04-18 |
Family
ID=36653788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005376244A Expired - Fee Related JP4917311B2 (ja) | 2005-01-13 | 2005-12-27 | フラッシュメモリ素子の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7449384B2 (ja) |
JP (1) | JP4917311B2 (ja) |
KR (1) | KR100607346B1 (ja) |
CN (1) | CN100378964C (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20090025780A (ko) * | 2007-09-07 | 2009-03-11 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
US9337047B2 (en) * | 2007-09-17 | 2016-05-10 | Infineon Technologies Ag | Semiconductor device and method of making semiconductor device |
KR100990534B1 (ko) | 2008-05-29 | 2010-10-29 | 주식회사 동부하이텍 | 비휘발성 메모리 소자, 그 제조 방법 및 비휘발성 메모리소자가 내장된 평판 표시 장치의 제조 방법 |
US20110159674A1 (en) * | 2009-12-30 | 2011-06-30 | Hynix Semiconductor Inc. | Method of Manufacturing Nonvolatile Memory Devices |
KR101194884B1 (ko) * | 2010-07-23 | 2012-10-25 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 형성방법 |
CN107331665B (zh) * | 2016-04-27 | 2019-09-24 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体结构的制作方法 |
CN112582259A (zh) * | 2019-09-30 | 2021-03-30 | 扬州扬杰电子科技股份有限公司 | 一种新式的n型层磷掺杂工艺方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08316348A (ja) * | 1995-03-14 | 1996-11-29 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH10321840A (ja) * | 1997-03-13 | 1998-12-04 | Lsi Logic Corp | Mos素子のポリシリコンゲート電極及びその製造方法 |
JP2000174149A (ja) * | 1998-12-09 | 2000-06-23 | Toshiba Corp | 不揮発性半導体記憶装置 |
US20030232507A1 (en) * | 2002-06-12 | 2003-12-18 | Macronix International Co., Ltd. | Method for fabricating a semiconductor device having an ONO film |
US6812515B2 (en) * | 2001-11-26 | 2004-11-02 | Hynix Semiconductor, Inc. | Polysilicon layers structure and method of forming same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3312102B2 (ja) * | 1996-11-27 | 2002-08-05 | シャープ株式会社 | 不揮発性半導体記憶装置の製造方法 |
JP2001015619A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法 |
KR20030001911A (ko) * | 2001-06-28 | 2003-01-08 | 주식회사 하이닉스반도체 | 이이피롬의 스택 게이트 전극 형성 방법 |
KR100426482B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
JP2004095918A (ja) * | 2002-08-30 | 2004-03-25 | Fasl Japan Ltd | 半導体記憶装置及び半導体装置の製造方法 |
US6767791B1 (en) * | 2003-02-10 | 2004-07-27 | Advanced Micro Devices, Inc. | Structure and method for suppressing oxide encroachment in a floating gate memory cell |
-
2005
- 2005-01-13 KR KR1020050003319A patent/KR100607346B1/ko not_active IP Right Cessation
- 2005-12-08 US US11/298,276 patent/US7449384B2/en not_active Expired - Fee Related
- 2005-12-23 CN CNB2005101362424A patent/CN100378964C/zh not_active Expired - Fee Related
- 2005-12-27 JP JP2005376244A patent/JP4917311B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08316348A (ja) * | 1995-03-14 | 1996-11-29 | Toshiba Corp | 半導体装置およびその製造方法 |
JPH10321840A (ja) * | 1997-03-13 | 1998-12-04 | Lsi Logic Corp | Mos素子のポリシリコンゲート電極及びその製造方法 |
JP2000174149A (ja) * | 1998-12-09 | 2000-06-23 | Toshiba Corp | 不揮発性半導体記憶装置 |
US6812515B2 (en) * | 2001-11-26 | 2004-11-02 | Hynix Semiconductor, Inc. | Polysilicon layers structure and method of forming same |
US20030232507A1 (en) * | 2002-06-12 | 2003-12-18 | Macronix International Co., Ltd. | Method for fabricating a semiconductor device having an ONO film |
Also Published As
Publication number | Publication date |
---|---|
CN100378964C (zh) | 2008-04-02 |
KR20060082946A (ko) | 2006-07-20 |
KR100607346B1 (ko) | 2006-07-31 |
US20060154420A1 (en) | 2006-07-13 |
US7449384B2 (en) | 2008-11-11 |
JP4917311B2 (ja) | 2012-04-18 |
CN1832148A (zh) | 2006-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6486028B1 (en) | Method of fabricating a nitride read-only-memory cell vertical structure | |
KR101618160B1 (ko) | 불휘발성 반도체 메모리 및 불휘발성 반도체 메모리의 제조 방법 | |
JP4885420B2 (ja) | Sonos型装置の分離を改善するためのono形成中のソース・ドレイン注入 | |
US7087955B2 (en) | Semiconductor device and a method of manufacturing the same | |
JP2006114905A (ja) | 不揮発性の半導体メモリ素子 | |
JP4917311B2 (ja) | フラッシュメモリ素子の製造方法 | |
TWI413261B (zh) | 半導體裝置 | |
JP2010282987A (ja) | 半導体装置およびその製造方法 | |
JP2005347679A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2007311695A (ja) | 半導体装置の製造方法 | |
US7687345B2 (en) | Flash memory device and method of manufacturing the same | |
KR20030086823A (ko) | 평탄하지 않은 게이트 절연막을 구비하는 비휘발성 메모리장치 및 그 제조 방법 | |
JP2010087046A (ja) | 不揮発性半導体装置及び不揮発性半導体装置の製造方法 | |
JP5161494B2 (ja) | 半導体記憶装置 | |
US6797567B2 (en) | High-K tunneling dielectric for read only memory device and fabrication method thereof | |
JP2008244108A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009141248A (ja) | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 | |
JP2009065094A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2008258286A (ja) | 半導体装置及びその製造方法 | |
JP2005026696A (ja) | Eeprom素子およびその製造方法 | |
TW200425524A (en) | Method of forming a non-volatile memory device | |
US7544991B2 (en) | Non-volatile memory device and methods of manufacturing and operating the same | |
CN109903797B (zh) | 分栅快闪存储器的制造方法及分栅快闪存储器 | |
US6908813B2 (en) | Method of forming tiny silicon nitride spacer for flash EPROM by fully wet etching technology | |
TWI406397B (zh) | 非揮發性記憶體 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080929 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |