JP2006114905A - 不揮発性の半導体メモリ素子 - Google Patents

不揮発性の半導体メモリ素子 Download PDF

Info

Publication number
JP2006114905A
JP2006114905A JP2005296725A JP2005296725A JP2006114905A JP 2006114905 A JP2006114905 A JP 2006114905A JP 2005296725 A JP2005296725 A JP 2005296725A JP 2005296725 A JP2005296725 A JP 2005296725A JP 2006114905 A JP2006114905 A JP 2006114905A
Authority
JP
Japan
Prior art keywords
memory device
layer
semiconductor memory
gate electrode
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005296725A
Other languages
English (en)
Inventor
Sang-Hun Jeon
▲尚▼ 勳 田
Teiki Kan
▲偵▼ 希 韓
Chung-Woo Kim
▲偵▼ 雨 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006114905A publication Critical patent/JP2006114905A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】ゲート電極層から電荷蓄積層への電子のバックトンネリング現象を防止し、記録の消去速度を速めた不揮発性の半導体メモリ素子を提供する。
【解決手段】半導体基板２１と、基板に形成されたソース領域２２ａ及びドレイン領域２２ｂ、及びソース及びドレイン領域と接触して半導体基板上に形成されたゲート構造体２４とを備える半導体メモリ素子において、ゲート構造体は、４．４ｅＶ以上の高い仕事関数を有する物質を含んで形成されたゲート電極層２８を備える。
【選択図】図２

Description

本発明は、半導体メモリ素子に係り、より詳細には、従来のｎ＋ポリシリコンの仕事関数（４．１ｅＶ）より高い仕事関数を有する物質からゲート電極層を形成して性能を向上させた不揮発性の半導体メモリ素子に関する。
半導体メモリ素子は、情報保存容量とその情報の記録及び消去速度を向上させることを目標に開発されてきた。半導体メモリは、回路上連結した多くのメモリ単位セルから構成され、半導体メモリの情報保存容量は、単位面積当りのメモリセルの数、すなわち、メモリ素子集積度に比例する。
ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のような半導体メモリ素子の単位セルは、一つのトランジスタ及び一つのキャパシタを備える。したがって、集積度を向上させるためには、トランジスタまたはキャパシタの体積を減少させる必要がある。
半導体メモリ素子の集積度を向上させる多くの研究の結果、半導体処理技術が発達してきた。また、新たな形式及び動作原理を有する半導体メモリ素子が開発されている。
トランジスタの上部にＧＭＲ（巨大磁気抵抗）またはＴＭＲ（トンネル磁気抵抗）構造を形成した半導体メモリ素子が開発されている。また最近、相移転物質の特性を利用したＰＲＡＭ（相変化型ＲＡＭ）と、トンネル（ｔｕｎｎｅｌｉｎｇ）酸化層、電荷蓄積層及びブロッキング層の構造を有するＳＯＮＯＳ（Ｓｉｌｉｃｏｎ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）等の新たな構造の不揮発性の半導体メモリ素子が登場している。
図１Ａは、従来の不揮発性メモリ素子のうち、ＳＯＮＯＳメモリ素子の一般的な構造を示す。半導体基板１１には、ドーパントでドーピングされたソース１２ａ及びドレイン１２ｂが備わっている。半導体基板１１が、ｐ型である場合、ソース１２ａ及びドレイン１２ｂは、ｎ型のドーパントでドーピングされる。半導体基板１１において、ソース１２ａとドレイン１２ｂとの間には、チャンネル領域１３が設けられる。ここで、チャンネル領域１３上には、ゲート構造体１４が設けられる。ゲート構造体１４は、トンネル層１５、窒化物（Ｓｉ3Ｎ4）等の誘電物質から形成された電荷蓄積層１６、ブロッキング層１７及び導電性物質から形成されたゲート電極層１８がこの順に設けられた構造を有する。
トンネル層１５は、その下部でソース１２ａ及びドレイン１２ｂと接触し、電荷蓄積層１６は、トンネル層１５を通過する電荷を蓄積するトラップサイトを含む。ＳＯＮＯＳメモリ素子の情報記録は、トンネル層１５を通過した電子が、電荷蓄積層１６のトラップサイトにトラップされるように電圧を印加することで行う。
ゲート構造体がゲート絶縁層及びゲート電極層から形成されたＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ）トランジスタとは異なり、ＳＯＮＯＳメモリ素子のスレショルド電圧（Ｖth）は、電荷蓄積層１６に電子がトラップされた場合とトラップされていない場合とでは変化する。
ブロッキング層１７は、電子が電荷蓄積層１６のトラップサイトにトラップされる過程で、ゲート電極層１８へ電子が抜け出るのを遮断し、ゲート電極層１８の電荷が電荷蓄積層１６へ注入されるのを遮断する役割を担う。しかし、消去動作のために、ＳＯＮＯＳメモリ素子のゲート電極層１８に大きい負電圧を印加する場合、ブロッキング層１７を介して電荷蓄積層１６に電子がトンネリングする現象、いわゆる、バックトンネリング効果が発生する。このように、バックトンネリングされた負電荷は、トランジスタ構造体のスレショルド電圧を陽極方向に変化させる。これは、ＳＯＮＯＳメモリ素子の大きな問題点として知られている。
ゲート電極層１８の電子がブロッキング層１７をトンネリングする現象を防止するためには、ブロッキング層１７の厚さを厚く形成しなければならない。しかし、ブロッキング層１７の厚さが厚くなれば、ゲート電極層１８によるチャンネル領域１３の制御が難しくなるという問題点がある。したがって、ブロッキング層１８の厚さを最適なものに調節することが要求される。
このようなバックトンネリング効果は、ＳＯＮＯＳメモリ素子の動作のうち、記録の消去速度に悪影響を及ぼす。これを、図１Ｂを参照して説明する。図１Ｂは、従来のＳＯＮＯＳメモリ素子において、ゲート電極層に印加する消去電圧として−１４〜−２０Ｖの消去電圧を用いた場合の記録消去時間に対するスレショルド電圧（Ｖth）の変化を示すグラフである。
初期においては、相対的に大きな負電圧を印加するほど、スレショルド電圧の減少率が大きいということが確認できる。しかし、スレショルド電圧値の飽和現象は、むしろ大きな負電圧を印加するほど、早く発生することが確認できる。結果的に、低い消去電圧を印加するほど、スレショルド電圧の減少率が大きくなる逆転現象が発生する。これは、バックトンネリング効果によるものである。
詳細に説明すると、次の通りである。ゲート電極層１８を介して消去電圧を印加すれば、消去電圧のサイズに比例して、電荷蓄積層１６にトラップされた電子が抜け出る。すなわち、初期においては、高い消去電圧を印加するほど、記録の消去速度が速くなる。しかし、高い消去電圧を印加するほど、バックトンネリング現象が発生しやすくなり、ゲート電極層１８から電荷蓄積層１６に電子が流入されることにより、完全に記録が消去されずに、むしろ記録の消去速度が遅くなる。
本発明は、前記問題点を解決するためになされたものであって、ゲート電極層から電荷蓄積層への電子のバックトンネリング現象を防止することにより、記録の消去速度を速めた不揮発性の半導体メモリ素子を提供することを目的とする。
本発明では、前記目的を達成するために、ソース領域、ドレイン領域及び前記ソース領域と前記ドレイン領域との間に形成されたチャンネル領域を備える半導体基板と、前記チャンネル領域上に順次に形成されたトンネル層、電荷蓄積層、ブロッキング層及びゲート電極層を有するゲート構造体と、を備える不揮発性メモリ素子において、前記ゲート電極層は、４．４ｅＶ以上の仕事関数を有する物質を含んで形成された不揮発性の半導体メモリ素子を提供する。
本発明において、前記不揮発性メモリ素子は、フローティングゲート型のメモリ素子であり、前記電荷蓄積層は、フローティングゲートであることが好ましい。
あるいは前記不揮発性メモリ素子は、電荷トラップ型のフラッシュメモリ素子であり、前記電荷蓄積層は、電荷トラップ型の誘電体から形成されていることが好ましい。
前記トンネル層は、ＳｉＯ2、Ａｌ2Ｏ3、ＭｇＯ、ＳｒＯ、ＳｉＮ、ＢａＯ、ＴｉＯ、Ｓｉ3Ｎ4、Ｔａ2Ｏ5、ＢａＴｉＯ3、ＢａＺｒＯ、ＺｒＯ2、ＨｆＯ2、Ａｌ2Ｏ3、Ｙ2Ｏ3、ＺｒＳｉＯ、ＨｆＳｉＯまたはＬａＡｌＯ3のうち、少なくとも何れか一つを含んで形成されるのが好ましい。
本発明において、前記フローティングゲートは、ポリシリコン、Ｐｔ、Ａｕ、ＴｉＡｌＮ、Ｐｄ、金属窒化物、金属ボロン窒化物、金属シリコン窒化物、金属アルミニウム窒化物または金属シリサイドのうち、少なくとも何れか一つを含んで形成されるのが好ましい。
あるいは本発明において、前記電荷トラップ型誘電体は、ＳｉＮ、ＳｉＯＮ、ＳｉＯｘ、ＧｅＯＮ、ＧｅＮ、ＧｅＯのうち、少なくとも何れか一つの物質を含んで形成されるのが好ましい。
本発明において、前記基板は、Ｓｉ基板であるのが好ましい。
また、本発明では、ソース領域、ドレイン領域及び前記ソース領域と前記ドレイン領域との間に形成されたチャンネル領域を備える半導体基板と、前記チャンネル領域上に順次に形成されたトンネル層、電荷蓄積層、ブロッキング層及びゲート電極層を有するゲート構造体と、を備える不揮発性メモリ素子において、前記ブロッキング層は、４．２以上の誘電定数を有するｈｉｇｈ−ｋ物質から形成されたものであって、前記ゲート電極層は、４．９〜５．５ｅＶの仕事関数を有する不揮発性の半導体メモリ素子を提供する。
また、本発明では、ソース領域、ドレイン領域及び前記ソース領域と前記ドレイン領域との間に形成されたチャンネル領域を備える半導体基板と、前記チャンネル領域上に順次に形成されたトンネル層、フローティングゲート層、ブロッキング層及びゲート電極層を有するゲート構造体と、を備える不揮発性メモリ素子において、前記トンネル層は、ｈｉｇｈ−ｋ物質から形成されたものであって、前記ゲート電極層は、４．９〜５．５ｅＶの仕事関数を有する不揮発性の半導体メモリ素子を提供する。
本発明によれば、不揮発性の半導体メモリ素子で、ブロッキング層の厚さを最適化せずとも、ゲート絶縁層に使用される物質を、仕事関数値を基準に選択することにより、バックトンネリング現象を防止できる。さらに、不揮発性の半導体メモリ素子に保存された情報を除去する消去速度を速めうる。
以下、図面を参照して、本発明に係る不揮発性の半導体メモリ素子について詳細に説明する。
図２は、本発明の実施形態に係る不揮発性の半導体メモリ素子の構造を示す断面図である。
図２に示すように、半導体基板２１に、不純物ドーパントを含むソース２２ａ及びドレイン２２ｂが形成されている。半導体基板２１において、ソース２２ａとドレイン２２ｂとの間には、チャンネル領域２３が形成される。そして、チャンネル領域２３上には、ソース２２ａ及びドレイン２２ｂと接触するゲート構造体２４が形成されている。ゲート構造体２４は、トンネル層２５、電荷蓄積層２６ａ、ブロッキング層２７及びゲート電極層２８がこの順に積層された構造を有する。
本発明の実施形態に係る不揮発性の半導体メモリ素子は、フローティングゲート型のメモリ素子及び電荷トラップ型のフラッシュメモリ素子に何れにも適用可能である。本発明の実施形態に係る不揮発性の半導体メモリ素子がフローティングゲート型のメモリ素子である場合には、電荷蓄積層２６ａは、フローティングゲートであり、ゲート電極層２８は、コントロールゲートである。本発明の実施形態に係る不揮発性の半導体メモリ素子が電荷トラップ型のフラッシュメモリ素子である場合に、電荷蓄積層２６ａは、トラップサイト２６ｂが形成された電荷トラップ型の誘電体から形成される。
以下、本発明の実施形態に係る不揮発性の半導体メモリ素子の各層に使用可能な物質について説明する。
半導体基板２１の材料及び形状については、得られる半導体メモリ素子の機能を損なうものでなければ特に制限はなく、Ｓｉ基板のように、一般的な不揮発性の半導体メモリ素子の基板として使用される物質を用いることができる。
ソース２２ａ、ドレイン２２ｂを形成するための材料やその形状については、得られる半導体メモリ素子の機能を損なうものでなければ特に制限はなく、従来公知のものを用いることができる。
トンネル層２５は酸化物から形成され、例えば、ＳｉＯ2、Ａｌ2Ｏ3、ＭｇＯ、ＳｒＯ、ＳｉＮ、ＢａＯ、ＴｉＯ、Ｓｉ3Ｎ4、Ｔａ2Ｏ5、ＢａＴｉＯ3、ＢａＺｒＯ、ＺｒＯ2、ＨｆＯ2、Ａｌ2Ｏ3、Ｙ2Ｏ3、ＺｒＳｉＯ、ＨｆＳｉＯまたはＬａＡｌＯ3のうち、少なくとも何れか一つを含んで形成される。すなわち、ＳｉＯ2や、ＳｉＯ2の誘電定数である４．０より誘電定数が大きい誘電物質（ｈｉｇｈ−ｋ物質）から形成することができる。その形状については、得られる半導体メモリ素子の機能を損なうものでなければ特に制限はないが、例えば、約５０Å以下の厚さに形成することができる。これらの条件は、フローティングゲート型のメモリ素子及び電荷トラップ型のフラッシュメモリ素子の何れにもあてはまる。
電荷蓄積層２６ａは、本発明の実施形態に係る不揮発性の半導体メモリ素子がフローティングゲート型のメモリ素子である場合には、ポリシリコン、Ｐｔ、Ａｕ、ＴｉＡｌＮ、Ｐｄ、金属窒化物、金属ボロン窒化物、金属シリコン窒化物、金属アルミニウム窒化物または金属シリサイドのうち、少なくとも何れか一つを含んで形成できる。具体例として高誘電率を有する物質を挙げることができ、さらに具体的には、Ｓｉ3Ｎ4が挙げられる。そして、電荷トラップ型のフラッシュメモリ素子の場合、電荷蓄積層２６ａは、ＳｉＮ、ＳｉＯＮ、ＳｉＯｘ、ＧｅＯＮ、ＧｅＮ、ＧｅＯのうち、少なくとも何れか一つの物質を含んで形成可能である。なお、電荷蓄積層の形状については、得られる半導体メモリ素子の機能を損なうものでなければ特に制限はないが、例えば約２００Å以下の厚さに形成することができる。
ブロッキング層２７の材料及び形状としては、得られる半導体メモリ素子の機能を損なうものでなければ特に制限はなく、ブロッキング層２７は、従来公知のものを用いることができるが、ＳｉＯ2又は４．２以上の誘電定数を有するｈｉｇｈ−ｋ物質から形成することもでき、また、約１００Åの厚さに形成することができる。
ゲート電極層２８は、本発明の実施形態に係る不揮発性の半導体メモリ素子の特徴部であって、導電率が大きく、高い仕事関数を有する物質から形成されたものが好ましい。具体的には、仕事関数が４．４ｅＶ以上の物質から形成される。但し、ブロッキング層２７が、４．２以上の誘電定数を有するｈｉｇｈ−ｋ物質から形成された場合には、４．９ｅＶ以上、例えば、４．９〜５．５ｅＶの仕事関数を有する物質から形成されることが好ましい。また、トンネル層２５が、ｈｉｇｈ−ｋ物質から形成された場合、４．９ｅＶ以上、例えば、４．９〜５．５ｅＶの仕事関数を有する物質から形成されることが好ましい。なお、仕事関数とは、物質から一つの電子を除去するのに必要なエネルギーを意味する。ゲート電極層２８の形状については、得られる半導体メモリ素子の機能を損なうものでなければ特に制限はない。
ゲート電極層２８を形成させる物質の仕事関数の範囲について具体的に説明すれば、次の通りである。トンネル層２５／電荷蓄積層２６ａ／ブロッキング層２７をＳｉＯ2／ＳｉＮ（ｈｉｇｈ−ｋ）／ＳｉＯ2のような構造に形成させた場合に比べて、ブロッキング層２７をｈｉｇｈ−ｋ物質から形成させたＯＮＨ（Ｈ＝ｈｉｇｈ−ｋ）素子の場合、電子が、ブロッキング層２７を介してバックトンネリングすることが容易である。なぜなら、誘電定数が大きいほど、電子トンネリングの観点での量子障壁が低くなるためである。したがって、ブロッキング層２７をｈｉｇｈ−ｋ物質から形成させる場合、ゲート電極層２８の電子のバックトンネリングを防止するためには、更に高い仕事関数を有する物質からゲート電極層２８を形成しなければならない。
結果的に、Ｏ／ｈｉｇｈ−ｋ／Ｏ構造のメモリ素子では、４．４ｅＶ以上の仕事関数を有する物質でゲート電極層２８を形成し、ＯＮＨ構造のメモリ素子では、４．９ｅＶ以上の仕事関数を有する物質でゲート電極層２８を形成することが好ましい。
フローティングゲート型不揮発性半導体メモリ素子において、トンネリング層２５がｈｉｇｈ−ｋ物質から形成され、電荷蓄積層２６ａ、すなわちフローティングゲート層を金属で形成させる場合、リテンション特性を向上させるためにフローティングゲート層を４．９ｅＶ以上の仕事関数を有する物質で形成することが望ましい。
仕事関数が４．４ｅＶ（４．９ｅＶ）以上の物質を例として挙げれば、Ａｕ以上の仕事関数を有するＰｔのような貴金属系列及び貴金属酸化物を挙げることができる。あるいはゲート電極層２８はＭＯ、ＭＳｉＮ、ＭＡｌＮ、ＭＢＮ（ここでＭ＝金属、Ｓｉ＝シリコン、Ａｌ＝アルミニウム、Ｂ＝ボロンである）などの積層体や混合体、仕事関数を向上させるために、別途の処理、例えば、酸化処理などを施した金属物質等から形成することもできる。あるいは、仕事関数が４．４ｅＶ（４．９ｅＶ）以上の物質層をブロッキング層２７の上部に形成し、物質層の上部に、仕事関数に関係なく金属層などを形成させて、ゲート電極層２８を複数層に形成することもできる。具体的に金属物質の例としては、Ｈｆ（３．９）、Ｚｒ（４．０５）、Ｔａ（４．２５）、Ａｌ（４．２８）、Ｎｂ（４．３）、Ｔｉ（４．３３）、Ｗ（４．５５）、Ｍｏ（４．６）、Ｒｕ（４．７１）、Ａｕ（５．１）、Ｎｉ（５．１５）、Ｉｒ（５．２７）、Ｐｔ（５．６５）が挙げられる（括弧内はそれぞれの仕事関数を示す）。
なお、上記した各層の形成方法については特に制限はないが、ＣＶＤ（化学蒸着）法、ＡＬＤ（原子層堆積）法といった従来公知の方法を用いることができる。
図３Ａ及び図３Ｂは、従来技術及び本発明に係る半導体メモリ素子において、ゲート電極層２８からブロッキング層２７を通過して、電荷蓄積層２６ａにトンネリングされる電子を示したエネルギーバンドダイヤグラムを示す。図３Ａ及び図３ＢにおけるＩ領域は、ブロッキング層であり、ＩＩ領域は、電荷蓄積層であり、ＩＩＩ領域は、トンネル層を示す。
半導体メモリ素子の電荷蓄積層２６ａに蓄積された電荷を除去するために、例えば、ファウラー・ノルトハイム（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）方式を使用する場合を説明すれば、次の通りである。
図３Ａに示すエネルギーバンドダイヤグラムは、従来技術による半導体メモリ素子に係り、ゲート電極層を４．１ｅＶの仕事関数を有するｎ＋型のポリシリコンから形成したものである。ゲート電極層を介して電源を印加すれば、ブロッキング層であるＩ領域のエネルギー障壁が低くなる。エネルギー障壁が低くなれば、ゲート電極層の電子が、ブロッキング層であるＩ領域を介して電荷蓄積層であるＩＩ領域に電子のバックトンネリング現象が発生する。
図３Ｂは、本発明のように、４．４ｅＶ以上の仕事関数を有する物質からゲート電極層を形成させたメモリ素子のエネルギーバンドダイヤグラムを示す。
図３Ｂに示すように、高い仕事関数を有する物質をゲート電極層として使用して、エネルギー障壁層を高くしたため、バックトンネリング現象ではなくダイレクトトンネリング現象のみによってトンネリングが発生する。一般的にダイレクトトンネリング現象は、バックトンネリング現象に比べて発生確率が非常に低い。したがって、不揮発性の半導体メモリ素子の場合、ゲート電極層を４．４ｅＶ以上の仕事関数を有する物質から形成させることにより、バックトンネリング現象を防止できる。但し、量子障壁の低いｈｉｇｈ−ｋ物質からブロッキング層を形成させた場合には、ゲート電極層を４．９ｅＶ以上の物質から形成させることが好ましい。
図４Ａ〜図４Ｅは、本発明に係る高い仕事関数を有するゲート電極層を備える半導体メモリ素子の製造方法を示す。具体的に、ＳＯＮＯＳメモリ素子のように、ＯＮＯ構造の不揮発性の半導体メモリ素子の製造方法について説明する。
図４Ａ及び図４Ｂに示すように、半導体基板２１上に、トンネル層２５、電荷蓄積層２６ａ及びブロッキング層２７をＣＶＤまたはＡＬＤ法で順に形成する。このとき、トンネル層２５は、絶縁体物質、例えば、ＳｉＯ2のような物質で形成する。そして、電荷蓄積層２６ａは、ｈｉｇｈ−ｋ物質、すなわち、高誘電率を有する物質から形成させ、通常、Ｓｉ3Ｎ4を使用する。各層の厚さは、トンネル層２５を約５０Å以下に形成させ、電荷蓄積層２６ａを約２００Å以下に形成させ、ブロッキング層２７は、ＳｉＯ2またはＨｉｇｈ−ｋ物質を約１００Åの厚さに塗布して形成させることが好ましい。
次に、図４Ｃに示すように、ブロッキング層２７上に、４．４ｅＶ以上の仕事関数を有する導電性物質からゲート電極層２８を形成する。このとき、ブロッキング層２７をＳｉＯ2ではないＨｉｇｈ−ｋ物質から形成させた場合には、４．９ｅＶ以上の仕事関数を有する導電性物質から形成する。このように、仕事関数が４．４ｅＶ（４．９ｅＶ）以上である物質の例としては、Ａｕ以上の仕事関数を有するＰｔのような貴金属系列及び貴金属酸化物が挙げられる。あるいはゲート電極層２８はＭＯ、ＭＳｉＮ、ＭＡｌＮ、ＭＢＮ（ここでＭ＝金属、Ｓｉ＝シリコン、Ａｌ＝アルミニウム、Ｂ＝ボロンである）などの積層体や混合体、仕事関数を向上させるために、別途の処理、例えば、酸化処理などを施した金属物質等から形成することもできる。
次に、図４Ｄに示すように、トンネル層２５、電荷蓄積層２６ａ、ブロッキング層２７及びゲート電極層２８の両側部をエッチングして、ゲート構造体２４を完成させる。これにより、半導体基板２１の両側面が露出される。
次に、図４Ｅに示すように、露出した半導体基板２１の両側面に不純物ドーパントをドーピングして、ソース２２ａ及びドレイン２２ｂ領域を形成する。最後に、熱処理によりソース２２ａ及びドレイン２２ｂ領域を活性化させて、所望の形態の高い仕事関数を有するゲート電極層を備える半導体メモリ素子を完成する。
図５Ａ〜図５Ｃは、半導体基板上にトンネル層（ＳｉＯ2：２０Å）、電荷蓄積層（Ｓｉ3Ｎ4：５２Å）及びブロッキング層（ＳｉＯ2：６５Å）を同じ厚さに形成させ、ゲート電極層を、仕事関数の異なる物質から構成した半導体メモリ素子に対してゲート電圧を印加した場合の消去時間に対するスレショルド電圧の変化を示すグラフである。
図５Ａ〜図５Ｃで、３．１ｅＶ、３．６ｅＶ及び４．１ｅＶと表したものは、電子障壁の高さであり、これを仕事関数値に変換すれば、それぞれ４．１ｅＶ、４．６ｅＶ、５．１ｅＶとなる。
図５Ａは、−１０Ｖの電圧を、ゲート電極層を介して印加した場合を示し、図５Ｂ及び図５Ｃは、それぞれ−１２Ｖ及び−１４Ｖの電圧を、ゲート電極層を介して印加した場合を示した図面である。
図５Ａ〜図５Ｃに示すように、３．１ｅＶの電子障壁の高さを有するゲート電極層を備える半導体メモリ素子に比べて、３．６ｅＶ及び４．１ｅＶの電子障壁の高さ（それぞれ４．６及び５．１ｅＶの仕事関数）を有するゲート電極層を使用した場合、スレショルド電圧の減少率が大きくなることが確認できる。界面でのエレクトロンダイポールの影響により発生する０．１〜０．２ｅＶのエラーを考慮すれば、ＯＮＯ素子の場合、約４．４ｅＶ以上の仕事関数を有する物質を使用することが好ましい。
図６は、ＯＮＨ構造を有する半導体メモリ素子における消去時間に対するスレショルド電圧の変化を示すグラフである。
図６の測定対象である試片は、図５Ａないし図５Ｃの場合とは異なり、ブロッキング層２７は、Ｈｉｇｈ−ｋ物質から形成し、ゲート電極層２８は、それぞれ４．１ｅＶ、４．４ｅＶ、４．８ｅＶ及び５．１ｅＶの仕事関数を有する物質から形成したものである。
図６に示すように、４．１ｅＶ、４．４ｅＶ及び４．８ｅＶの仕事関数を有するゲート電極層を備える半導体メモリ素子に比べて、５．１ｅＶの仕事関数を有するゲート電極層を使用した本発明のメモリ素子のスレショルド電圧の減少率が更に大きいということが確認できる。界面でのエレクトロンダイポールの影響により発生する０．１〜０．２ｅＶのエラーを考慮すれば、ＯＮＨ素子の場合、約４．９ｅＶ以上の仕事関数を有する物質を使用することが好ましい。
結果的に、高い仕事関数を有する物質からゲート電極層を形成する場合、バックトンネリング現象を著しく減少させたことを確認できる。
前記の説明で、多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものではなく、好ましい実施形態の例示として解釈されねばならない。したがって、本発明の範囲は、説明された実施形態によって決まらず、特許請求の範囲に記載された技術的思想により定められるものである。
本発明は、半導体メモリ素子に関連した技術分野に好適に適用され得る。
従来技術による不揮発性の半導体メモリ素子の構造を示す図面である。 トンネル層／電荷蓄積層／ブロッキング層の厚さを２７Å／６３Å／６５Åに形成させたＳＯＮＯＳメモリ素子において、ゲート電極層１８に印加する消去電圧として様々な値を用いた場合の、記録消去時間に対するスレショルド電圧（Ｖth）の変化を示すグラフである。 本発明に係る高い仕事関数を有するゲート電極層を備える半導体メモリ素子の構造を示す断面図である。 従来技術の半導体メモリ素子において、消去動作時に、ゲート電極層でブロッキング層を通過して電荷蓄積層にトンネリングされる電子を表したエネルギーバンドダイヤグラムを示す図面である。 本発明に係る半導体メモリ素子において、消去動作時に、ゲート電極層でブロッキング層を通過して電荷蓄積層にトンネリングされる電子を表したエネルギーバンドダイヤグラムを示す図面である。 本発明に係る高い仕事関数を有するゲート電極層を備える半導体メモリ素子の製造方法を示す図面である。 本発明に係る高い仕事関数を有するゲート電極層を備える半導体メモリ素子の製造方法を示す図面である。 本発明に係る高い仕事関数を有するゲート電極層を備える半導体メモリ素子の製造方法を示す図面である。 本発明に係る高い仕事関数を有するゲート電極層を備える半導体メモリ素子の製造方法を示す図面である。 本発明に係る高い仕事関数を有するゲート電極層を備える半導体メモリ素子の製造方法を示す図面である。 半導体基板上にトンネル層、電荷蓄積層及びブロッキング層をそれぞれ同じ物質、同じ厚さで形成し、ゲート電極層を仕事関数の異なる物質から構成した半導体メモリ素子に対し、ゲート電圧を印加して消去時間に対するスレショルド電圧の変化を示すグラフである。 半導体基板上にトンネル層、電荷蓄積層及びブロッキング層をそれぞれ同じ物質、同じ厚さで形成し、ゲート電極層を仕事関数の異なる物質から構成した複数の半導体メモリ素子に対し、ゲート電圧を印加した場合の、消去時間に対するスレショルド電圧の変化を示すグラフである。 半導体基板上にトンネル層、電荷蓄積層及びブロッキング層をそれぞれ同じ物質、同じ厚さで形成し、ゲート電極層を仕事関数の異なる物質から構成した複数の半導体メモリ素子に対し、ゲート電圧を印加した場合の、消去時間に対するスレショルド電圧の変化を示すグラフである。 ブロッキング層をＨｉｇｈ−ｋ物質から形成させ、ゲート電極層を仕事関数の異なる物質から構成した半導体メモリ素子において、ゲート電圧を印加した場合の、消去時間に対するスレショルド電圧の変化を示すグラフである。
符号の説明
１１、２１ 半導体基板
１２ａ、２２ａ ソース
１２ｂ、２２ｂ ドレイン
１３、２３ チャンネル領域
１４、２４ ゲート構造体
１５、２５ トンネル層
１６、２６ａ 電荷蓄積層
２６ｂ トラップサイト
１７、２７ ブロッキング層
１８、２８ ゲート電極層

Claims (16)

  1. ソース領域、ドレイン領域及び前記ソース領域と前記ドレイン領域との間に形成されたチャンネル領域を備える半導体基板と、前記チャンネル領域上に順次に形成されたトンネル層、電荷蓄積層、ブロッキング層及びゲート電極層を有するゲート構造体と、を備える不揮発性メモリ素子において、
    前記ゲート電極層は、４．４ｅＶ以上の仕事関数を有する物質を含んで形成されたことを特徴とする不揮発性の半導体メモリ素子。
  2. 前記不揮発性メモリ素子は、フローティングゲート型のメモリ素子であり、
    前記電荷蓄積層は、フローティングゲートである
    ことを特徴とする請求項１に記載の不揮発性の半導体メモリ素子。
  3. 前記不揮発性メモリ素子は、電荷トラップ型のフラッシュメモリ素子であり、
    前記電荷蓄積層は、電荷トラップ型の誘電体から形成された
    ことを特徴とする請求項１に記載の不揮発性の半導体メモリ素子。
  4. 前記トンネル層は、ＳｉＯ2、Ａｌ2Ｏ3、ＭｇＯ、ＳｒＯ、ＳｉＮ、ＢａＯ、ＴｉＯ、Ｓｉ3Ｎ4、Ｔａ2Ｏ5、ＢａＴｉＯ3、ＢａＺｒＯ、ＺｒＯ2、ＨｆＯ2、Ａｌ2Ｏ3、Ｙ2Ｏ3、ＺｒＳｉＯ、ＨｆＳｉＯまたはＬａＡｌＯ3のうち、少なくとも何れか一つを含んで形成されたことを特徴とする請求項１に記載の不揮発性の半導体メモリ素子。
  5. 前記フローティングゲートは、ポリシリコン、Ｐｔ、Ａｕ、ＴｉＡｌＮ、Ｐｄ、金属窒化物、金属ボロン窒化物、金属シリコン窒化物、金属アルミニウム窒化物または金属シリサイドのうち、少なくとも何れか一つを含んで形成されたことを特徴とする請求項２に記載の不揮発性の半導体メモリ素子。
  6. 前記電荷トラップ型の誘電体は、ＳｉＮ、ＳｉＯＮ、ＳｉＯｘ、ＧｅＯＮ、ＧｅＮ、ＧｅＯのうち、少なくとも何れか一つの物質を含んで形成されたことを特徴とする請求項３に記載の不揮発性の半導体メモリ素子。
  7. 前記基板は、Ｓｉ基板であることを特徴とする請求項１に記載の不揮発性の半導体メモリ素子。
  8. ソース領域、ドレイン領域及び前記ソース領域と前記ドレイン領域との間に形成されたチャンネル領域を備える半導体基板と、前記チャンネル領域上に順次に形成されたトンネル層、電荷蓄積層、ブロッキング層及びゲート電極層を有するゲート構造体と、を備える不揮発性メモリ素子において、
    前記ブロッキング層は、４．２以上の誘電定数を有するｈｉｇｈ−ｋ物質から形成されたものであり、
    前記ゲート電極層は、４．９〜５．５ｅＶの仕事関数を有する
    ことを特徴とする不揮発性の半導体メモリ素子。
  9. 前記不揮発性メモリ素子は、フローティングゲート型のメモリ素子であり、
    前記電荷蓄積層は、フローティングゲートである
    ことを特徴とする請求項８に記載の不揮発性の半導体メモリ素子。
  10. 前記不揮発性メモリ素子は、電荷トラップ型のフラッシュメモリ素子であり、
    前記電荷蓄積層は、電荷トラップ型の誘電体から形成された
    ことを特徴とする請求項８に記載の不揮発性の半導体メモリ素子。
  11. 前記トンネル層は、ＳｉＯ2、Ａｌ2Ｏ3、ＭｇＯ、ＳｒＯ、ＳｉＮ、ＢａＯ、ＴｉＯ、Ｓｉ3Ｎ4、Ｔａ2Ｏ5、ＢａＴｉＯ3、ＢａＺｒＯ、ＺｒＯ2、ＨｆＯ2、Ａｌ2Ｏ3、Ｙ2Ｏ3、ＺｒＳｉＯ、ＨｆＳｉＯまたはＬａＡｌＯ3のうち、少なくとも何れか一つを含んで形成されたことを特徴とする請求項８に記載の不揮発性の半導体メモリ素子。
  12. 前記フローティングゲートは、ポリシリコン、Ｐｔ、Ａｕ、ＴｉＡｌＮ、Ｐｄ、金属窒化物、金属ボロン窒化物、金属シリコン窒化物、金属アルミニウム窒化物または金属シリサイドのうち、少なくとも何れか一つを含んで形成されたことを特徴とする請求項９に記載の不揮発性の半導体メモリ素子。
  13. 前記電荷トラップ型の誘電体は、ＳｉＮ、ＳｉＯＮ、ＳｉＯｘ、ＧｅＯＮ、ＧｅＮ、ＧｅＯのうち、少なくとも何れか一つの物質を含んで形成されたことを特徴とする請求項１０に記載の不揮発性の半導体メモリ素子。
  14. 前記基板は、Ｓｉ基板であることを特徴とする請求項８に記載の不揮発性の半導体メモリ素子。
  15. 前記トンネル層がｈｉｇｈ−ｋ物質から形成されたものであり、前記フローティングゲートは４．９ｅＶ以上の仕事関数を有する金属で形成されることを特徴とする請求項２に記載の不揮発性のメモリ素子。
  16. 前記トンネル層がｈｉｇｈ−ｋ物質から形成されたものであり、前記フローティングゲートは４．９ｅＶ以上の仕事関数を有する金属で形成されることを特徴とする請求項９に記載の不揮発性のメモリ素子。
JP2005296725A 2004-10-08 2005-10-11 不揮発性の半導体メモリ素子 Pending JP2006114905A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20040080354 2004-10-08

Publications (1)

Publication Number Publication Date
JP2006114905A true JP2006114905A (ja) 2006-04-27

Family

ID=36383108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005296725A Pending JP2006114905A (ja) 2004-10-08 2005-10-11 不揮発性の半導体メモリ素子

Country Status (4)

Country Link
US (2) US7391075B2 (ja)
JP (1) JP2006114905A (ja)
KR (1) KR100688575B1 (ja)
CN (1) CN100533742C (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007288178A (ja) * 2006-03-21 2007-11-01 Semiconductor Energy Lab Co Ltd 不揮発性半導体記憶装置
JP2007288177A (ja) * 2006-03-21 2007-11-01 Semiconductor Energy Lab Co Ltd 不揮発性半導体記憶装置
JP2007288176A (ja) * 2006-03-21 2007-11-01 Semiconductor Energy Lab Co Ltd 不揮発性半導体記憶装置
JP2008010842A (ja) * 2006-06-01 2008-01-17 Semiconductor Energy Lab Co Ltd 不揮発性半導体記憶装置
WO2008075656A1 (ja) * 2006-12-19 2008-06-26 Nec Corporation 半導体装置
JP2008210969A (ja) * 2007-02-26 2008-09-11 Renesas Technology Corp 半導体装置およびその製造方法並びに半導体記憶装置およびその製造方法
JP2009033118A (ja) * 2007-06-25 2009-02-12 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009224468A (ja) * 2008-03-14 2009-10-01 Toshiba Corp 不揮発性半導体記憶装置
US7692232B2 (en) 2006-03-21 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7723773B2 (en) 2006-02-10 2010-05-25 Semiconductor Energy Laboratory Co., Ltd Nonvolatile semiconductor storage device and manufacturing method thereof
US7786526B2 (en) 2006-03-31 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7842992B2 (en) 2006-03-31 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device having floating gate that includes two layers
US8022460B2 (en) 2006-03-31 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US8227863B2 (en) 2006-03-21 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
JP2015070265A (ja) * 2013-09-27 2015-04-13 力旺電子股▲ふん▼有限公司 不揮発性メモリの製造方法
JP2016535932A (ja) * 2013-11-08 2016-11-17 ユ−ジーン テクノロジー カンパニー．リミテッド サイクリック薄膜蒸着方法及び半導体製造方法及び半導体素子

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7274601B2 (en) * 2004-09-27 2007-09-25 Macronix International Co., Ltd. Programming and erasing method for charge-trapping memory devices
US7642585B2 (en) * 2005-01-03 2010-01-05 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US20060198189A1 (en) * 2005-01-03 2006-09-07 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US8264028B2 (en) * 2005-01-03 2012-09-11 Macronix International Co., Ltd. Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US8482052B2 (en) 2005-01-03 2013-07-09 Macronix International Co., Ltd. Silicon on insulator and thin film transistor bandgap engineered split gate memory
US7315474B2 (en) * 2005-01-03 2008-01-01 Macronix International Co., Ltd Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays
US7636257B2 (en) * 2005-06-10 2009-12-22 Macronix International Co., Ltd. Methods of operating p-channel non-volatile memory devices
US7763927B2 (en) 2005-12-15 2010-07-27 Macronix International Co., Ltd. Non-volatile memory device having a nitride-oxide dielectric layer
KR100771923B1 (ko) * 2005-09-12 2007-11-01 삼성전자주식회사 소노스 타입의 비휘발성 메모리 장치 및 그 제조 방법
US7462907B1 (en) * 2005-11-07 2008-12-09 Spansion Llc Method of increasing erase speed in memory arrays
EP1837917A1 (en) * 2006-03-21 2007-09-26 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
TWI416738B (zh) * 2006-03-21 2013-11-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
US7554854B2 (en) * 2006-03-31 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Method for deleting data from NAND type nonvolatile memory
US7391652B2 (en) * 2006-05-05 2008-06-24 Macronix International Co., Ltd. Method of programming and erasing a p-channel BE-SONOS NAND flash memory
US7948799B2 (en) * 2006-05-23 2011-05-24 Macronix International Co., Ltd. Structure and method of sub-gate NAND memory with bandgap engineered SONOS devices
TWI431726B (zh) * 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
TWI300931B (en) * 2006-06-20 2008-09-11 Macronix Int Co Ltd Method of operating non-volatile memory device
US7746694B2 (en) * 2006-07-10 2010-06-29 Macronix International Co., Ltd. Nonvolatile memory array having modified channel region interface
KR100823712B1 (ko) * 2006-07-21 2008-04-21 삼성전자주식회사 반도체 장치의 제조 방법
US20080032475A1 (en) * 2006-08-02 2008-02-07 Spansion Llc Memory cell system with gradient charge isolation
JP4250642B2 (ja) * 2006-08-16 2009-04-08 株式会社東芝 不揮発性半導体メモリ
KR100843055B1 (ko) 2006-08-17 2008-07-01 주식회사 하이닉스반도체 플래쉬 메모리 소자 및 그의 제조방법
KR100759845B1 (ko) * 2006-09-11 2007-09-18 삼성전자주식회사 불휘발성 메모리 장치 및 이의 제조 방법
JP4314259B2 (ja) * 2006-09-29 2009-08-12 株式会社東芝 不揮発性半導体メモリ
US7811890B2 (en) 2006-10-11 2010-10-12 Macronix International Co., Ltd. Vertical channel transistor structure and manufacturing method thereof
KR100890040B1 (ko) * 2006-10-23 2009-03-25 주식회사 하이닉스반도체 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
US7994564B2 (en) * 2006-11-20 2011-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory cells formed in back-end-of line processes
US8686490B2 (en) 2006-12-20 2014-04-01 Sandisk Corporation Electron blocking layers for electronic devices
KR101177277B1 (ko) 2006-12-29 2012-08-24 삼성전자주식회사 금속-부도체 전이 물질을 이용한 비휘발성 메모리 소자
CN102522430B (zh) * 2007-03-23 2014-10-22 株式会社半导体能源研究所 半导体装置及其制造方法
WO2008147710A1 (en) * 2007-05-23 2008-12-04 Nanosys, Inc. Gate electrode for a nonvolatile memory cell
KR20080104854A (ko) * 2007-05-29 2008-12-03 삼성전자주식회사 ＬａＡＩＯ막의 형성방법 및 이 방법으로 형성된ＬａＡＩＯ막을 포함하는 적층 구조물
US7737488B2 (en) * 2007-08-09 2010-06-15 Macronix International Co., Ltd. Blocking dielectric engineered charge trapping memory cell with high speed erase
US7851307B2 (en) * 2007-08-17 2010-12-14 Micron Technology, Inc. Method of forming complex oxide nanodots for a charge trap
JP2009049300A (ja) * 2007-08-22 2009-03-05 Toshiba Corp 半導体記憶装置の製造方法
US7816727B2 (en) 2007-08-27 2010-10-19 Macronix International Co., Ltd. High-κ capped blocking dielectric bandgap engineered SONOS and MONOS
KR20090025629A (ko) * 2007-09-06 2009-03-11 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
US7848148B2 (en) 2007-10-18 2010-12-07 Macronix International Co., Ltd. One-transistor cell semiconductor on insulator random access memory
US7643349B2 (en) * 2007-10-18 2010-01-05 Macronix International Co., Ltd. Efficient erase algorithm for SONOS-type NAND flash
EP2063459A1 (en) * 2007-11-22 2009-05-27 Interuniversitair Microelektronica Centrum vzw Interpoly dielectric for a non-volatile memory device with a metal or p-type control gate
KR20090103049A (ko) * 2008-03-27 2009-10-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US8068370B2 (en) * 2008-04-18 2011-11-29 Macronix International Co., Ltd. Floating gate memory device with interpoly charge trapping structure
US7867899B2 (en) * 2008-04-29 2011-01-11 Spansion, Llc Wordline resistance reduction method and structure in an integrated circuit memory device
JP2009272565A (ja) * 2008-05-09 2009-11-19 Toshiba Corp 半導体記憶装置、及びその製造方法
US8120072B2 (en) 2008-07-24 2012-02-21 Micron Technology, Inc. JFET devices with increased barrier height and methods of making same
JP5459650B2 (ja) * 2008-09-22 2014-04-02 株式会社東芝 不揮発性半導体記憶装置のメモリセル
CN102187460B (zh) * 2008-10-23 2013-05-22 Nxp股份有限公司 多晶体管存储单元
US8081516B2 (en) * 2009-01-02 2011-12-20 Macronix International Co., Ltd. Method and apparatus to suppress fringing field interference of charge trapping NAND memory
US8861273B2 (en) * 2009-04-21 2014-10-14 Macronix International Co., Ltd. Bandgap engineered charge trapping memory in two-transistor nor architecture
EP2251907B1 (en) * 2009-05-14 2015-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Storage Device and Manufacturing Method
KR101149572B1 (ko) * 2009-06-08 2012-05-29 광운대학교 산학협력단 스태거 터널 배리어를 가지는 비휘발성 메모리 소자
TWI426610B (zh) * 2009-07-22 2014-02-11 Nat Univ Tsing Hua 電荷儲存元件及其製造方法
US20110101442A1 (en) * 2009-11-02 2011-05-05 Applied Materials, Inc. Multi-Layer Charge Trap Silicon Nitride/Oxynitride Layer Engineering with Interface Region Control
KR101102406B1 (ko) * 2010-06-15 2012-01-05 서울대학교산학협력단 전하 저장층을 구비한 단전자 트랜지스터 및 그 제조방법
US8399310B2 (en) 2010-10-29 2013-03-19 Freescale Semiconductor, Inc. Non-volatile memory and logic circuit process integration
US8829592B2 (en) 2010-12-14 2014-09-09 Intel Corporation Non-volatile storage element having dual work-function electrodes
CN102544099B (zh) * 2010-12-31 2014-12-24 中国科学院微电子研究所 隧穿场效应晶体管及其制造方法
US8389365B2 (en) 2011-03-31 2013-03-05 Freescale Semiconductor, Inc. Non-volatile memory and logic circuit process integration
US8564044B2 (en) 2011-03-31 2013-10-22 Freescale Semiconductor, Inc. Non-volatile memory and logic circuit process integration
US9318336B2 (en) 2011-10-27 2016-04-19 Globalfoundries U.S. 2 Llc Non-volatile memory structure employing high-k gate dielectric and metal gate
US8906764B2 (en) 2012-01-04 2014-12-09 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and logic integration
US8658497B2 (en) 2012-01-04 2014-02-25 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and logic integration
US8669158B2 (en) 2012-01-04 2014-03-11 Mark D. Hall Non-volatile memory (NVM) and logic integration
US8951863B2 (en) 2012-04-06 2015-02-10 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and logic integration
US9087913B2 (en) 2012-04-09 2015-07-21 Freescale Semiconductor, Inc. Integration technique using thermal oxide select gate dielectric for select gate and apartial replacement gate for logic
US8722493B2 (en) 2012-04-09 2014-05-13 Freescale Semiconductor, Inc. Logic transistor and non-volatile memory cell integration
US8574987B1 (en) 2012-06-08 2013-11-05 Freescale Semiconductor, Inc. Integrating formation of a replacement gate transistor and a non-volatile memory cell using an interlayer dielectric
US8728886B2 (en) 2012-06-08 2014-05-20 Freescale Semiconductor, Inc. Integrating formation of a replacement gate transistor and a non-volatile memory cell using a high-k dielectric
US9111865B2 (en) 2012-10-26 2015-08-18 Freescale Semiconductor, Inc. Method of making a logic transistor and a non-volatile memory (NVM) cell
US8716089B1 (en) 2013-03-08 2014-05-06 Freescale Semiconductor, Inc. Integrating formation of a replacement gate transistor and a non-volatile memory cell having thin film storage
US8741719B1 (en) 2013-03-08 2014-06-03 Freescale Semiconductor, Inc. Integrating formation of a logic transistor and a non-volatile memory cell using a partial replacement gate technique
US9006093B2 (en) 2013-06-27 2015-04-14 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and high voltage transistor integration
US8871598B1 (en) 2013-07-31 2014-10-28 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and high-k and metal gate integration using gate-first methodology
US9129996B2 (en) 2013-07-31 2015-09-08 Freescale Semiconductor, Inc. Non-volatile memory (NVM) cell and high-K and metal gate transistor integration
US8877585B1 (en) 2013-08-16 2014-11-04 Freescale Semiconductor, Inc. Non-volatile memory (NVM) cell, high voltage transistor, and high-K and metal gate transistor integration
US9082837B2 (en) 2013-08-08 2015-07-14 Freescale Semiconductor, Inc. Nonvolatile memory bitcell with inlaid high k metal select gate
US9252246B2 (en) 2013-08-21 2016-02-02 Freescale Semiconductor, Inc. Integrated split gate non-volatile memory cell and logic device
US9082650B2 (en) 2013-08-21 2015-07-14 Freescale Semiconductor, Inc. Integrated split gate non-volatile memory cell and logic structure
US9275864B2 (en) 2013-08-22 2016-03-01 Freescale Semiconductor,Inc. Method to form a polysilicon nanocrystal thin film storage bitcell within a high k metal gate platform technology using a gate last process to form transistor gates
US8932925B1 (en) 2013-08-22 2015-01-13 Freescale Semiconductor, Inc. Split-gate non-volatile memory (NVM) cell and device structure integration
US8883624B1 (en) * 2013-09-27 2014-11-11 Cypress Semiconductor Corporation Integration of a memory transistor into high-K, metal gate CMOS process flow
US9136129B2 (en) 2013-09-30 2015-09-15 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and high-k and metal gate integration using gate-last methodology
US8901632B1 (en) 2013-09-30 2014-12-02 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and high-K and metal gate integration using gate-last methodology
US9129855B2 (en) 2013-09-30 2015-09-08 Freescale Semiconductor, Inc. Non-volatile memory (NVM) and high-k and metal gate integration using gate-first methodology
JP2015122343A (ja) * 2013-12-20 2015-07-02 株式会社東芝 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置
US9231077B2 (en) 2014-03-03 2016-01-05 Freescale Semiconductor, Inc. Method of making a logic transistor and non-volatile memory (NVM) cell
US9112056B1 (en) 2014-03-28 2015-08-18 Freescale Semiconductor, Inc. Method for forming a split-gate device
US9252152B2 (en) 2014-03-28 2016-02-02 Freescale Semiconductor, Inc. Method for forming a split-gate device
US9472418B2 (en) 2014-03-28 2016-10-18 Freescale Semiconductor, Inc. Method for forming a split-gate device
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9343314B2 (en) 2014-05-30 2016-05-17 Freescale Semiconductor, Inc. Split gate nanocrystal memory integration
US9379222B2 (en) 2014-05-30 2016-06-28 Freescale Semiconductor, Inc. Method of making a split gate non-volatile memory (NVM) cell
US9257445B2 (en) 2014-05-30 2016-02-09 Freescale Semiconductor, Inc. Method of making a split gate non-volatile memory (NVM) cell and a logic transistor
CN105514106B (zh) * 2014-09-22 2018-12-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
KR102446409B1 (ko) * 2015-09-18 2022-09-22 삼성전자주식회사 시냅스 메모리 소자의 제조방법
US9515158B1 (en) * 2015-10-20 2016-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with insertion layer and method for manufacturing the same
US10553708B2 (en) * 2017-08-29 2020-02-04 International Business Machines Corporation Twin gate tunnel field-effect transistor (FET)
CN108735753B (zh) * 2018-07-18 2023-10-13 长鑫存储技术有限公司 非易失性半导体存储器件
CN109950316B (zh) * 2019-03-26 2020-03-20 湘潭大学 一种氧化铪基铁电栅场效应晶体管及其制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302848A (ja) * 1994-04-29 1995-11-14 Internatl Business Mach Corp <Ibm> 低電圧メモリ
JP2000049245A (ja) * 1998-07-31 2000-02-18 Sony Corp 不揮発性半導体メモリセル、及び不揮発性半導体メモリセルにおけるデータ書き込み制御方法
JP2002110824A (ja) * 2000-09-29 2002-04-12 Fujitsu Ltd 半導体装置およびその製造方法
US6559007B1 (en) * 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
JP2003209247A (ja) * 2002-01-17 2003-07-25 Toshiba Corp 半導体装置
JP2003229426A (ja) * 2001-12-22 2003-08-15 Hynix Semiconductor Inc 五酸化タンタル−酸化アルミニウム膜の製造方法及びこれを適用した半導体素子
JP2004023044A (ja) * 2002-06-20 2004-01-22 Toshiba Corp 不揮発性半導体記憶装置
JP2004221309A (ja) * 2003-01-15 2004-08-05 Fujitsu Ltd 半導体装置及びその製造方法
US20040169238A1 (en) * 2001-06-28 2004-09-02 Chang-Hyun Lee Non-volatile semiconductor memory devices with a gate electrode having a higher work-function than a polysilicon layer
JP2005537662A (ja) * 2002-08-29 2005-12-08 フリースケール セミコンダクター インコーポレイテッド 高誘電率の上部誘電体を有する誘電体蓄積メモリセル（ｍｏｎｏｓ）およびそのための方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4023576A1 (de) * 1990-07-25 1992-01-30 Basf Ag Verfahren zur herstellung von l-lysin produzierenden mikroorganismen
US7042043B2 (en) * 2001-08-30 2006-05-09 Micron Technology, Inc. Programmable array logic or memory devices with asymmetrical tunnel barriers
US6509282B1 (en) 2001-11-26 2003-01-21 Advanced Micro Devices, Inc. Silicon-starved PECVD method for metal gate electrode dielectric spacer
US7154140B2 (en) * 2002-06-21 2006-12-26 Micron Technology, Inc. Write once read only memory with large work function floating gates
US7154779B2 (en) * 2004-01-21 2006-12-26 Sandisk Corporation Non-volatile memory cell using high-k material inter-gate programming
US7133316B2 (en) * 2004-06-02 2006-11-07 Macronix International Co., Ltd. Program/erase method for P-channel charge trapping memory device
KR100597642B1 (ko) * 2004-07-30 2006-07-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302848A (ja) * 1994-04-29 1995-11-14 Internatl Business Mach Corp <Ibm> 低電圧メモリ
JP2000049245A (ja) * 1998-07-31 2000-02-18 Sony Corp 不揮発性半導体メモリセル、及び不揮発性半導体メモリセルにおけるデータ書き込み制御方法
US6559007B1 (en) * 2000-04-06 2003-05-06 Micron Technology, Inc. Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide
JP2002110824A (ja) * 2000-09-29 2002-04-12 Fujitsu Ltd 半導体装置およびその製造方法
US20040169238A1 (en) * 2001-06-28 2004-09-02 Chang-Hyun Lee Non-volatile semiconductor memory devices with a gate electrode having a higher work-function than a polysilicon layer
JP2003229426A (ja) * 2001-12-22 2003-08-15 Hynix Semiconductor Inc 五酸化タンタル−酸化アルミニウム膜の製造方法及びこれを適用した半導体素子
JP2003209247A (ja) * 2002-01-17 2003-07-25 Toshiba Corp 半導体装置
JP2004023044A (ja) * 2002-06-20 2004-01-22 Toshiba Corp 不揮発性半導体記憶装置
JP2005537662A (ja) * 2002-08-29 2005-12-08 フリースケール セミコンダクター インコーポレイテッド 高誘電率の上部誘電体を有する誘電体蓄積メモリセル（ｍｏｎｏｓ）およびそのための方法
JP2004221309A (ja) * 2003-01-15 2004-08-05 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8338257B2 (en) 2006-02-10 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device and manufacturing method thereof
US7723773B2 (en) 2006-02-10 2010-05-25 Semiconductor Energy Laboratory Co., Ltd Nonvolatile semiconductor storage device and manufacturing method thereof
US7692232B2 (en) 2006-03-21 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
JP2007288177A (ja) * 2006-03-21 2007-11-01 Semiconductor Energy Lab Co Ltd 不揮発性半導体記憶装置
JP2007288176A (ja) * 2006-03-21 2007-11-01 Semiconductor Energy Lab Co Ltd 不揮発性半導体記憶装置
US8227863B2 (en) 2006-03-21 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
JP2007288178A (ja) * 2006-03-21 2007-11-01 Semiconductor Energy Lab Co Ltd 不揮発性半導体記憶装置
US8022460B2 (en) 2006-03-31 2011-09-20 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7786526B2 (en) 2006-03-31 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US7842992B2 (en) 2006-03-31 2010-11-30 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device having floating gate that includes two layers
JP2008010842A (ja) * 2006-06-01 2008-01-17 Semiconductor Energy Lab Co Ltd 不揮発性半導体記憶装置
WO2008075656A1 (ja) * 2006-12-19 2008-06-26 Nec Corporation 半導体装置
US8278701B2 (en) 2006-12-19 2012-10-02 Nec Corporation Nonvolatile memory device
JP2008210969A (ja) * 2007-02-26 2008-09-11 Renesas Technology Corp 半導体装置およびその製造方法並びに半導体記憶装置およびその製造方法
JP2009033118A (ja) * 2007-06-25 2009-02-12 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009224468A (ja) * 2008-03-14 2009-10-01 Toshiba Corp 不揮発性半導体記憶装置
JP2015070265A (ja) * 2013-09-27 2015-04-13 力旺電子股▲ふん▼有限公司 不揮発性メモリの製造方法
JP2016535932A (ja) * 2013-11-08 2016-11-17 ユ−ジーン テクノロジー カンパニー．リミテッド サイクリック薄膜蒸着方法及び半導体製造方法及び半導体素子

Also Published As

Publication number Publication date
US7391075B2 (en) 2008-06-24
US20080217677A1 (en) 2008-09-11
US20060118858A1 (en) 2006-06-08
KR100688575B1 (ko) 2007-03-02
CN100533742C (zh) 2009-08-26
KR20060052126A (ko) 2006-05-19
CN1790718A (zh) 2006-06-21

Similar Documents

Publication Publication Date Title
JP2006114905A (ja) 不揮発性の半導体メモリ素子
JP5027381B2 (ja) ゲート積層物にｏｈａ膜を備える不揮発性半導体メモリ装置及びその製造方法
JP4733398B2 (ja) Ｓｏｎｏｓ型メモリ素子
US8816424B2 (en) Nonvolatile memory device
TWI415269B (zh) 高介電常數上蓋阻障介電層之能隙工程矽－氧化矽－氮化矽－氧化矽－矽與金屬－氧化矽－氮化矽－氧化矽－矽裝置
KR100890040B1 (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
JP5285894B2 (ja) 実質的に高いカップリングレシオをもつ円筒型チャンネル電荷トラッピング装置
JP2008034814A (ja) 不揮発性半導体メモリ素子及びその製造方法
JP2009027134A (ja) Ｍｏｓ型半導体メモリ装置
JP4965878B2 (ja) 不揮発性半導体メモリ装置
JP2006114902A (ja) 複数層のトンネリング障壁層を備える不揮発性メモリ素子及びその製造方法
US20050205923A1 (en) Non-volatile memory device having an asymmetrical gate dielectric layer and method of manufacturing the same
US20080093660A1 (en) Flash memory device and method for manufacturing the same
US8975687B2 (en) Nonvolatile memory array with continuous charge storage dielectric stack
US7586137B2 (en) Non-volatile memory device and method of fabricating the same
KR100827201B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR20070082509A (ko) 합금으로 형성된 게이트 전극층을 포함하는 반도체 메모리소자
US7851847B2 (en) Flash memory device and method of erasing the same
KR101231456B1 (ko) 플래시 메모리 소자
US20090114977A1 (en) Nonvolatile memory device having charge trapping layer and method for fabricating the same
JP2007305788A (ja) 半導体記憶装置
US20090050954A1 (en) Non-volatile memory device including charge trap layer and method of manufacturing the same
KR100609067B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
US8604537B2 (en) Nonvolatile memory device and method of fabricating the same
KR20080041478A (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070119

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130528